JP6490552B2 - 情報処理装置、電子機器、制御プログラム、および情報処理装置の制御方法 - Google Patents
情報処理装置、電子機器、制御プログラム、および情報処理装置の制御方法 Download PDFInfo
- Publication number
- JP6490552B2 JP6490552B2 JP2015192091A JP2015192091A JP6490552B2 JP 6490552 B2 JP6490552 B2 JP 6490552B2 JP 2015192091 A JP2015192091 A JP 2015192091A JP 2015192091 A JP2015192091 A JP 2015192091A JP 6490552 B2 JP6490552 B2 JP 6490552B2
- Authority
- JP
- Japan
- Prior art keywords
- cores
- refresh rate
- upper limit
- information processing
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
図1に基づき、本発明の実施形態1に係る電子機器10aの概要構成について説明する。図1は、電子機器10aの概要構成を示すブロック図である。同図に示すように、電子機器10aは、AP(情報処理装置)1a、記憶部2、および画像表示装置3aを備える。
次に、図4に基づき、本発明の実施形態2に係る電子機器10bの概要構成について説明する。図4は、電子機器10bの概要構成を示すブロック図である。本実施形態の電子機器10bは、画像表示装置3bのリフレッシュレートに紐付けて、CPU11を動的に制御する点で、実施形態1と異なっている。
次に、図7に基づき、本発明の実施形態3に係る電子機器10cの概要構成について説明する。図7は、電子機器10cの概要構成を示すブロック図である。本実施形態の電子機器10cは、画像表示装置3aのリフレッシュレートに紐付けて、CPU11を動的に制御する点で、実施形態1と異なっている。また、本実施形態の電子機器10cは、リフレッシュレート特定部17をAP1cに設けた(AP1cの内部で、一連の処理を完結させたシステムである)点で、実施形態2と異なっている。
AP1a,1b,1cの制御ブロック(特にCPU制御部16)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、CPU(Central Processing Unit)を用いてソフトウェアによって実現してもよい。
本発明の態様1に係る情報処理装置は、複数のコア(CPUコア111〜118)を有する中央処理装置(CPU11)が搭載された電子機器(10a,10b,10c)に実装される情報処理装置(AP1a,1b,1c)であって、上記電子機器における画像表示装置のリフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御部(CPU制御部16)を備えた構成である。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
3a,3b 画像表示装置
10a,10b,10c 電子機器
11 CPU(中央処理装置)
16 CPU制御部(中央処理装置制御部)
17 リフレッシュレート特定部
111〜118 CPUコア(コア)
311 リフレッシュレート特定部
Claims (10)
- リフレッシュレートを変更可能な画像表示装置と、複数のコアを有する中央処理装置と、が搭載された電子機器に実装される情報処理装置であって、
上記電子機器における上記画像表示装置の上記リフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御部を備えたことを特徴とする情報処理装置。 - 上記電子機器が、上記画像表示装置の表示データの更新周期に基づき、上記リフレッシュレートを特定するリフレッシュレート特定部を備えることを特徴とする請求項1に記載の情報処理装置。
- 複数のコアを有する中央処理装置が搭載された電子機器に実装される情報処理装置であって、
上記電子機器における画像表示装置のリフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御部を備え、
上記中央処理装置制御部は、上記リフレッシュレートが高い場合、上記動作周波数の上限、および上記動作させるコアの数の上限、の少なくとも一方を大きくし、上記リフレッシュレートが低い場合、上記動作周波数の上限、および上記動作させるコアの数の上限、の少なくとも一方を小さくすることを特徴とする情報処理装置。 - 複数のコアを有する中央処理装置が搭載された電子機器に実装される情報処理装置であって、
上記電子機器における画像表示装置のリフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御部を備え、
上記複数のコアのそれぞれは、パフォーマンスの高低で分類された複数のコアグループの何れかに属しており、
上記中央処理装置制御部は、上記リフレッシュレート情報に応じて、複数のコアグループのうちの何れのコアグループに属するコアを動作させるかを決定することを特徴とする情報処理装置。 - 上記中央処理装置制御部は、上記リフレッシュレートが高い場合、パフォーマンスの高いコアグループに属するコアを動作させ、上記リフレッシュレートが低い場合、パフォーマンスの低いコアグループに属するコアを動作させることを特徴とする請求項4に記載の情報処理装置。
- 複数のコアを有する中央処理装置が搭載された電子機器に実装される情報処理装置であって、
上記電子機器における画像表示装置のリフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御部を備え、
上記中央処理装置制御部は、外部から受信した上記リフレッシュレートに応じて決定される制御信号に従って、上記動作周波数の上限、および上記動作させるコアの数の上限、の少なくとも一方を制御することを特徴とする情報処理装置。 - 複数のコアを有する中央処理装置が搭載された電子機器に実装される情報処理装置であって、
上記電子機器における画像表示装置のリフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御部と、
上記画像表示装置の上記リフレッシュレートを特定するリフレッシュレート特定部と、を備え、
上記中央処理装置制御部は、上記リフレッシュレート特定部が特定した上記リフレッシュレートに応じて、上記動作周波数の上限、および上記動作させるコアの数の上限、の少なくとも一方を制御することを特徴とする情報処理装置。 - 請求項1から7までの何れか1項に記載の情報処理装置が実装されていることを特徴とする電子機器。
- 請求項1に記載の情報処理装置としてコンピュータを機能させるための制御プログラムであって、上記中央処理装置制御部としてコンピュータを機能させるための制御プログラム。
- リフレッシュレートを変更可能な画像表示装置と、複数のコアを有する中央処理装置と、が搭載された電子機器に実装される情報処理装置の制御方法であって、
上記電子機器における上記画像表示装置の上記リフレッシュレートを示すリフレッシュレート情報に応じて、上記複数のコアのうちの動作させるコアの動作周波数の上限、および上記複数のコアのうちの動作させるコアの数の上限、の少なくとも一方を制御する中央処理装置制御ステップを含むことを特徴とする情報処理装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015192091A JP6490552B2 (ja) | 2015-09-29 | 2015-09-29 | 情報処理装置、電子機器、制御プログラム、および情報処理装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015192091A JP6490552B2 (ja) | 2015-09-29 | 2015-09-29 | 情報処理装置、電子機器、制御プログラム、および情報処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017068498A JP2017068498A (ja) | 2017-04-06 |
JP6490552B2 true JP6490552B2 (ja) | 2019-03-27 |
Family
ID=58494891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015192091A Expired - Fee Related JP6490552B2 (ja) | 2015-09-29 | 2015-09-29 | 情報処理装置、電子機器、制御プログラム、および情報処理装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6490552B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4922418B2 (ja) * | 2010-02-16 | 2012-04-25 | 株式会社東芝 | 再生装置および再生装置の制御方法 |
WO2011114496A1 (ja) * | 2010-03-18 | 2011-09-22 | 富士通株式会社 | マルチコアプロセッサシステム、調停回路制御方法、および調停回路制御プログラム |
KR102147243B1 (ko) * | 2013-11-04 | 2020-08-24 | 삼성전자 주식회사 | 전자장치의 충전 장치 및 방법 |
US8972760B1 (en) * | 2013-12-20 | 2015-03-03 | Futurewei Technologies, Inc. | Method and apparatus for reducing power consumption in a mobile electronic device using a second launcher |
-
2015
- 2015-09-29 JP JP2015192091A patent/JP6490552B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017068498A (ja) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110637271B (zh) | 用于对便携式计算设备中的沉浸式多媒体工作负载的智能调整的系统和方法 | |
CN107851042B (zh) | 使用命令流提示来表征gpu工作负载和电力管理 | |
JP6038699B2 (ja) | 電子機器 | |
KR102193918B1 (ko) | 표시 장치의 동작 방법 | |
TWI489277B (zh) | 混合直寫式/回寫式快取策略管理器及相關系統及方法 | |
US10372494B2 (en) | Thread importance based processor core partitioning | |
CN107924225B (zh) | 用于动态地调整存储器状态转变定时器的系统和方法 | |
KR101930752B1 (ko) | 멀티 코어를 포함하는 전자 기기의 전력 제어 방법 및 장치 | |
TWI627526B (zh) | 用於節約記憶體系統中的功耗的方法、系統及電腦程式 | |
US8310488B2 (en) | Dynamic context switching between architecturally distinct graphics processors | |
KR20160042003A (ko) | 와트당 최적 성능을 위한 지능형 멀티코어 제어 | |
JP2012150815A (ja) | 複数の回路における性能パラメータの整合 | |
US10296069B2 (en) | Bandwidth-monitored frequency hopping within a selected DRAM operating point | |
JP6151465B1 (ja) | プロセッサコアの電力モードを制御するためのレイテンシベースの電力モードユニット、ならびに関連する方法およびシステム | |
WO2018085097A1 (en) | Thread importance based processor core parking and frequency selection | |
JP2012256223A (ja) | 情報処理装置および情報処理方法 | |
US10102828B2 (en) | Method and apparatus for adaptive graphics compression and display buffer switching | |
JP6490552B2 (ja) | 情報処理装置、電子機器、制御プログラム、および情報処理装置の制御方法 | |
US20140157022A1 (en) | Electronic device and method for reducing cpu power consumption | |
US9354812B1 (en) | Dynamic memory utilization in a system on a chip | |
CN107610035B (zh) | 一种处理图像的方法及系统 | |
JP2008158718A (ja) | 情報処理装置および情報処理方法 | |
EP3646162B1 (en) | System and method for dynamic buffer sizing in a computing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6490552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |