JP6488432B1 - Overcurrent protection circuit - Google Patents
Overcurrent protection circuit Download PDFInfo
- Publication number
- JP6488432B1 JP6488432B1 JP2018555550A JP2018555550A JP6488432B1 JP 6488432 B1 JP6488432 B1 JP 6488432B1 JP 2018555550 A JP2018555550 A JP 2018555550A JP 2018555550 A JP2018555550 A JP 2018555550A JP 6488432 B1 JP6488432 B1 JP 6488432B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- protection circuit
- overcurrent protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 156
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 32
- 238000012544 monitoring process Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 230000020169 heat generation Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
本発明の一形態に係る過電流保護回路は、電流供給ラインと、保護用トランジスタと、電圧発生部とを具備する。前記電流供給ラインは、第1のスイッチと、電流検出抵抗とを有する。前記第1のスイッチは、電界効果型トランジスタ又は絶縁ゲート型バイポーラトランジスタで構成される。前記電流検出抵抗は、負荷への過電流を検出する。前記電流供給ラインは、第1の電流供給源から前記負荷へ電流を供給する。前記保護用トランジスタは、前記電流検出抵抗と並列に接続される。前記保護用トランジスタは、前記電流供給ラインに接続されるエミッタと前記第1のスイッチのゲートに接続されるコレクタとを有し、前記負荷への過電流を制限するオフ状態へ前記第1のスイッチを切り替えることが可能に構成される。 An overcurrent protection circuit according to an embodiment of the present invention includes a current supply line, a protection transistor, and a voltage generation unit. The current supply line includes a first switch and a current detection resistor. The first switch includes a field effect transistor or an insulated gate bipolar transistor. The current detection resistor detects an overcurrent to the load. The current supply line supplies a current from a first current supply source to the load. The protection transistor is connected in parallel with the current detection resistor. The protection transistor has an emitter connected to the current supply line and a collector connected to a gate of the first switch, and the first switch is turned off to limit an overcurrent to the load. It is possible to switch between.
Description
本発明は、過電流の検出時に負荷への通電を制限する過電流保護回路に関する。 The present invention relates to an overcurrent protection circuit that limits energization to a load when an overcurrent is detected.
例えば負荷側の回路の地絡が原因で過電流を検出した場合に、負荷への通電を制限する保護回路が知られている。例えば特許文献1には、電源と負荷との間に接続される主トランジスタと、負荷への過電流を検出する負荷電流検出抵抗と、負荷電流抵抗における電圧降下が予め決められた過電流検出電圧に達したときに動作して主トランジスタをオフ状態に切り替える第1トランジスタと、を備えた過電流保護回路が開示されている。
For example, a protection circuit that limits energization to a load when an overcurrent is detected due to a ground fault in a circuit on the load side is known. For example,
従来の過電流保護回路においては、第1トランジスタの閾値電圧が負荷電流検出抵抗における過電流検出電圧に相当する大きさに設定されている。このため、第1トランジスタの動作により過電流保護機能が働くときの過電流検出抵抗の発熱量を低減することが難しく、その結果、発熱量を考慮して過電流検出抵抗に比較的大型の抵抗を使用したり、過電流検出抵抗の放熱のための機構部を大きくしたりする必要があった。 In the conventional overcurrent protection circuit, the threshold voltage of the first transistor is set to a magnitude corresponding to the overcurrent detection voltage in the load current detection resistor. For this reason, it is difficult to reduce the amount of heat generated by the overcurrent detection resistor when the overcurrent protection function is activated by the operation of the first transistor, and as a result, a relatively large resistance is added to the overcurrent detection resistor in consideration of the amount of heat generation. Need to be used, or the mechanism for heat dissipation of the overcurrent detection resistor must be enlarged.
以上のような事情に鑑み、本発明の目的は、負荷電流検出抵抗の発熱量を低減することができる過電流保護回路を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide an overcurrent protection circuit that can reduce the amount of heat generated by a load current detection resistor.
上記目的を達成するため、本発明の一形態に係る過電流保護回路は、電流供給ラインと、保護用トランジスタと、電圧発生部とを具備する。
前記電流供給ラインは、第1のスイッチと、電流検出抵抗とを有する。前記第1のスイッチは、電界効果型トランジスタ又は絶縁ゲート型バイポーラトランジスタで構成される。前記電流検出抵抗は、負荷への過電流を検出する。前記電流供給ラインは、第1の電流供給源から前記負荷へ電流を供給する。
前記保護用トランジスタは、前記電流検出抵抗と並列に接続される。前記保護用トランジスタは、前記電流供給ラインに接続されるエミッタと前記第1のスイッチのゲートに接続されるコレクタとを有し、前記負荷への過電流を制限するオフ状態へ前記第1のスイッチを切り替えることが可能に構成される。
前記電圧発生部は、前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する。In order to achieve the above object, an overcurrent protection circuit according to an aspect of the present invention includes a current supply line, a protection transistor, and a voltage generator.
The current supply line includes a first switch and a current detection resistor. The first switch includes a field effect transistor or an insulated gate bipolar transistor. The current detection resistor detects an overcurrent to the load. The current supply line supplies a current from a first current supply source to the load.
The protection transistor is connected in parallel with the current detection resistor. The protection transistor has an emitter connected to the current supply line and a collector connected to a gate of the first switch, and the first switch is turned off to limit an overcurrent to the load. It is possible to switch between.
The voltage generator is connected to a base of the protection transistor and generates a reference voltage lower than a threshold voltage at which the protection transistor is switched on.
上記過電流保護回路は、電圧発生部を備えているため、電流検出抵抗の抵抗値を従来よりも小さくすることができる。これにより、過電流保護機能が働くときの電流検出抵抗の発熱量の低減を図ることができる。 Since the overcurrent protection circuit includes a voltage generator, the resistance value of the current detection resistor can be made smaller than that of the conventional one. Thereby, it is possible to reduce the amount of heat generated by the current detection resistor when the overcurrent protection function is activated.
前記電圧発生部は、前記閾値電圧以上の第1の電圧を発生する基準電圧発生源と、前記第1の電圧を前記基準電圧に相当する第2の電圧に分圧する分圧回路部とを有してもよい。
これにより、過電流が生じた時に第1のスイッチをオフ状態に安定に切り替えることができる。The voltage generation unit includes a reference voltage generation source that generates a first voltage that is equal to or higher than the threshold voltage, and a voltage dividing circuit unit that divides the first voltage into a second voltage corresponding to the reference voltage. May be.
As a result, when an overcurrent occurs, the first switch can be stably switched to the off state.
前記第1のスイッチは、前記電流検出抵抗と前記負荷との間に接続されたP型電界効果型トランジスタで構成されてもよい。この場合、前記基準電圧発生源は、前記電流検出抵抗の出力端とグランド端子との間に接続され、前記保護用トランジスタは、前記第1の電流供給源に接続されるエミッタと、前記第1のスイッチのゲートに接続されるコレクタと、前記分圧回路部に接続されるベースとを有するPNP型バイポーラトランジスタで構成される。
この構成により、過電流検出時において、保護用トランジスタのベース−エミッタ間に、保護用トランジスタの閾値電圧以上の電圧を発生させることができる。The first switch may be composed of a P-type field effect transistor connected between the current detection resistor and the load. In this case, the reference voltage generation source is connected between an output terminal of the current detection resistor and a ground terminal, the protection transistor is an emitter connected to the first current supply source, and the first And a PNP bipolar transistor having a collector connected to the gate of the switch and a base connected to the voltage dividing circuit section.
With this configuration, it is possible to generate a voltage equal to or higher than the threshold voltage of the protection transistor between the base and the emitter of the protection transistor when an overcurrent is detected.
前記分圧回路部は、第1の抵抗素子と、第2の抵抗素子とを有してもよい。前記第1の抵抗素子は、前記電流検出抵抗の出力端と前記グランド端子との間に接続される。前記第2の抵抗素子は、前記第1の抵抗素子と前記グランド端子との間に接続され、前記電流検出抵抗よりも大きな抵抗値を有する The voltage dividing circuit unit may include a first resistance element and a second resistance element. The first resistance element is connected between an output terminal of the current detection resistor and the ground terminal. The second resistance element is connected between the first resistance element and the ground terminal, and has a larger resistance value than the current detection resistance.
前記基準電圧発生源は、前記電流検出抵抗の出力端と前記グランド端子との間に前記第1の抵抗素子及び前記第2の抵抗素子と並列的に接続された整流素子を含み、前記電圧発生部は、前記第2の抵抗素子と前記グランド端子との間に接続された第3の抵抗素子をさらに有してもよい。 The reference voltage generation source includes a rectifier element connected in parallel with the first resistance element and the second resistance element between an output terminal of the current detection resistor and the ground terminal, and generates the voltage The unit may further include a third resistance element connected between the second resistance element and the ground terminal.
前記基準電圧発生源は、前記整流素子と直列に接続された第4の抵抗素子をさらに有してもよい。
これにより、電圧発生部の回路特性を調整することができる。The reference voltage generation source may further include a fourth resistance element connected in series with the rectifying element.
Thereby, the circuit characteristic of a voltage generation part can be adjusted.
前記電圧発生部は、前記第3の抵抗素子と前記グランド端子との間の接続を遮断可能な第2のスイッチを含む切替回路部をさらに有してもよい。
これにより、過電流の検出時以外にも第1のスイッチをオフ状態に維持して負荷へ流れる電流を制限するスタンバイモードを実現することができるとともに、当該スタンバイモード時における電圧発生部における電流の消費を抑えることができる。The voltage generation unit may further include a switching circuit unit including a second switch that can cut off a connection between the third resistance element and the ground terminal.
As a result, it is possible to realize a standby mode that limits the current flowing to the load by maintaining the first switch in an off state other than when an overcurrent is detected, and the current in the voltage generator in the standby mode is Consumption can be suppressed.
前記第2のスイッチは、電界効果型トランジスタで構成され、前記切替回路部は、前記第1のスイッチのゲートと前記第2のスイッチのソースとの間に接続された第5の抵抗素子をさらに有してもよい。 The second switch includes a field effect transistor, and the switching circuit unit further includes a fifth resistance element connected between a gate of the first switch and a source of the second switch. You may have.
この場合、前記第5の抵抗素子は、前記第3の抵抗素子よりも大きな抵抗値を有してもよい。
これにより、電流検出抵抗を流れる電流のピーキングの発生を抑制し、例えば、負荷への電力投入時における過剰な電流供給を防止することができる。In this case, the fifth resistance element may have a larger resistance value than the third resistance element.
As a result, the occurrence of peaking of the current flowing through the current detection resistor can be suppressed, and for example, excessive supply of current when power is supplied to the load can be prevented.
前記過電流保護回路は、前記第1のスイッチのソースとゲートとの間に接続されたインピーダンス素子をさらに具備してもよい。
これにより、過電流検出時において第1のスイッチをサージ電流から保護することができる。The overcurrent protection circuit may further include an impedance element connected between a source and a gate of the first switch.
Thereby, the first switch can be protected from the surge current when the overcurrent is detected.
前記整流素子は、前記保護用トランジスタの閾値電圧と実質的に同一の閾値電圧を有する、ダイオード接続されたトランジスタで構成されてもよい。
あるいは、前記整流素子は、前記保護用トランジスタの閾値電圧と実質的に同一の動作電圧を有するダイオードで構成されてもよい。The rectifying element may be a diode-connected transistor having a threshold voltage substantially the same as the threshold voltage of the protection transistor.
Alternatively, the rectifying element may be composed of a diode having an operating voltage substantially the same as the threshold voltage of the protection transistor.
一方、前記第1のスイッチは、前記第1の電流供給源と前記電流検出抵抗との間に接続されたN型電界効果トランジスタで構成されてもよい。この場合、前記基準電圧発生源は、第2の電流供給源と前記電流検出抵抗の入力端との間に接続され、前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記第1のスイッチのゲートに接続されるコレクタと、前記分圧回路部に接続されるベースとを有するNPN型バイポーラトランジスタで構成される。
この構成により、過電流検出時において、保護用トランジスタのベース−エミッタ間に、保護用トランジスタの閾値電圧以上の電圧を発生させることができる。On the other hand, the first switch may be composed of an N-type field effect transistor connected between the first current supply source and the current detection resistor. In this case, the reference voltage generation source is connected between a second current supply source and the input terminal of the current detection resistor, and the protection transistor is an emitter connected to the output terminal of the current detection resistor. And an NPN bipolar transistor having a collector connected to the gate of the first switch and a base connected to the voltage dividing circuit section.
With this configuration, it is possible to generate a voltage equal to or higher than the threshold voltage of the protection transistor between the base and the emitter of the protection transistor when an overcurrent is detected.
前記分圧回路部は、第1の抵抗素子と、第2の抵抗素子とを有してもよい。前記第1の抵抗素子は、前記第2の電流供給源と前記電流検出抵抗の入力端との間に接続される。前記第2の抵抗素子は、前記第1の抵抗素子と前記第2の電流供給源との間に接続され、前記電流検出抵抗よりも大きな抵抗値を有する。 The voltage dividing circuit unit may include a first resistance element and a second resistance element. The first resistance element is connected between the second current supply source and an input terminal of the current detection resistor. The second resistance element is connected between the first resistance element and the second current supply source, and has a larger resistance value than the current detection resistance.
前記基準電圧発生源は、前記第2の電流供給源と前記電流検出抵抗の入力端との間に前記第1の抵抗素子及び前記第2の抵抗素子と並列的に接続された整流素子を含み、前記電圧発生部は、前記第2の電流供給源と前記第2の抵抗素子との間に接続された第3の抵抗素子をさらに有してもよい。 The reference voltage generation source includes a rectifying element connected in parallel with the first resistance element and the second resistance element between the second current supply source and an input terminal of the current detection resistor. The voltage generation unit may further include a third resistance element connected between the second current supply source and the second resistance element.
前記電圧発生部は、前記第2の電流供給源と前記第3の抵抗素子との間の接続を遮断可能な第2のスイッチを含む切替回路部をさらに有してもよい。
これにより、過電流の検出時以外にも第1のスイッチをオフ状態に維持して負荷へ流れる電流を制限するスタンバイモードを実現することができるとともに、当該スタンバイモード時における電圧発生部における電流の消費を抑えることができる。The voltage generation unit may further include a switching circuit unit including a second switch that can cut off a connection between the second current supply source and the third resistance element.
As a result, it is possible to realize a standby mode that limits the current flowing to the load by maintaining the first switch in an off state other than when an overcurrent is detected, and the current in the voltage generator in the standby mode is Consumption can be suppressed.
一方、前記第1のスイッチは、前記負荷と前記電流検出抵抗との間に接続されたN型電界効果トランジスタで構成されてもよい。この場合、前記電流検出抵抗は、前記負荷と前記グランド端子との間に接続され、前記基準電圧発生源は、第2の電流供給源と前記電流検出抵抗の入力端との間に接続され、前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記第1のスイッチのゲートに接続されるコレクタと、前記分圧回路部に接続されるベースとを有するNPN型バイポーラトランジスタで構成される。 On the other hand, the first switch may be composed of an N-type field effect transistor connected between the load and the current detection resistor. In this case, the current detection resistor is connected between the load and the ground terminal, and the reference voltage generation source is connected between a second current supply source and an input terminal of the current detection resistor, The protection transistor includes an emitter connected to the output terminal of the current detection resistor, a collector connected to the gate of the first switch, and a base connected to the voltage dividing circuit section. It is composed of transistors.
この場合も、前記分圧回路部は、第1の抵抗素子と、第2の抵抗素子とを有してもよい。前記第1の抵抗素子は、前記第2の電流供給源と前記電流検出抵抗の入力端との間に接続される。前記第2の抵抗素子は、前記第1の抵抗素子と前記第2の電流供給源との間に接続され、前記電流検出抵抗よりも大きな抵抗値を有する。 Also in this case, the voltage dividing circuit unit may include a first resistance element and a second resistance element. The first resistance element is connected between the second current supply source and an input terminal of the current detection resistor. The second resistance element is connected between the first resistance element and the second current supply source, and has a larger resistance value than the current detection resistance.
前記基準電圧発生源は、前記第2の電流供給源と前記電流検出抵抗の入力端との間に前記第1の抵抗素子及び前記第2の抵抗素子と並列的に接続された整流素子を含んでもよい。この場合、前記電圧発生部は、前記第2の電流供給源と前記整流素子との間に接続された第3の抵抗素子をさらに有し、前記基準電圧発生源は、前記整流素子と直列に接続された第4の抵抗素子をさらに有する。 The reference voltage generation source includes a rectifying element connected in parallel with the first resistance element and the second resistance element between the second current supply source and an input terminal of the current detection resistor. But you can. In this case, the voltage generating unit further includes a third resistance element connected between the second current supply source and the rectifying element, and the reference voltage generating source is in series with the rectifying element. A fourth resistance element connected is further included.
前記過電流保護回路は、前記保護用トランジスタと前記電圧発生源との間を熱的に接続する伝熱部材をさらに具備してもよい。
あるいは、前記過電流保護回路は、前記保護用トランジスタおよび前記電圧発生源を共通に封止するパッケージ体をさらに具備してもよい。
これにより、保護用トランジスタと電圧発生源とを共通の温度環境に維持することができる。The overcurrent protection circuit may further include a heat transfer member that thermally connects the protection transistor and the voltage generation source.
Alternatively, the overcurrent protection circuit may further include a package body that seals the protection transistor and the voltage generation source in common.
As a result, the protection transistor and the voltage generation source can be maintained in a common temperature environment.
以下、図面を参照しながら、本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<第1の実施形態>
[基本構成]
図1は、本発明の一実施形態に係る過電流保護回路の基本構成を示す回路図である。<First Embodiment>
[Basic configuration]
FIG. 1 is a circuit diagram showing a basic configuration of an overcurrent protection circuit according to an embodiment of the present invention.
本実施形態の過電流保護回路100は、電流供給ライン21と、保護用トランジスタQ11と、電圧発生部X10とを有する。
The
電流供給ライン21は、電源10(第1の電流供給源)と負荷Lに接続される出力ポート11との間に接続されたメインスイッチ(第1のスイッチ)M11と、負荷Lへの過電流を検出する電流検出抵抗Rsとを有する。
保護用トランジスタQ11は、電源10と負荷L(出力ポート11)との間に電流検出抵抗Rsと並列に接続される。
電圧発生部X10は、保護用トランジスタQ11のベースに接続され、保護用トランジスタQ11がオン状態に切り替わる閾値電圧(Vbe)よりも小さい基準電圧(Vref)を発生することが可能に構成される。The
The protection transistor Q11 is connected in parallel with the current detection resistor Rs between the
The voltage generator X10 is connected to the base of the protection transistor Q11, and is configured to be able to generate a reference voltage (Vref) that is smaller than the threshold voltage (Vbe) at which the protection transistor Q11 switches to the on state.
以下、各部の詳細について説明する。 Details of each part will be described below.
電源10は、本実施形態では、バッテリ等の直流電源で構成される。
メインスイッチM11は、電流検出抵抗Rsと出力ポート11(負荷L)との間に接続される。メインスイッチM11は、制御ライン22を介して保護用トランジスタQ11のコレクタと接続されるゲートと、電流検出抵抗Rsに接続されるソースと、出力ポート11に接続されるドレインとを有するP型のMOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor)で構成される。
保護用トランジスタQ11は、電圧発生部X10に接続されるベースと、電源10と電流検出抵抗Rsとの間の電流供給ライン21に接続されるエミッタと、制御ライン22を介してメインスイッチM11のゲートに接続されるコレクタとを有するPNP型バイポーラトランジスタで構成される。In the present embodiment, the
The main switch M11 is connected between the current detection resistor Rs and the output port 11 (load L). The main switch M11 is a P-type MOSFET having a gate connected to the collector of the protection transistor Q11 via the
The protection transistor Q11 includes a base connected to the voltage generator X10, an emitter connected to the
メインスイッチM11は、保護用トランジスタQ11によって、電源10から負荷Lへ電流を供給するオン状態と、電源10から負荷Lへ供給される電流を制限するオフ状態とを切り替え可能に構成される。
ここで、「電流を制限する」とは、本実施形態では、負荷Lへ供給される電流を所定の電流値以下に規制することをいうが、これに限られず、負荷Lへ供給される電流を遮断する(出力電流をゼロにする)ようにメインスイッチM11が構成されてもよい。The main switch M11 is configured to be switchable between an on state in which current is supplied from the
Here, “limit the current” means that the current supplied to the load L is restricted to a predetermined current value or less in the present embodiment, but is not limited thereto, and the current supplied to the load L is not limited thereto. The main switch M11 may be configured to shut off the output current (set the output current to zero).
過電流保護回路100は、制御ライン22を介してメインスイッチM11のゲートに接続される入力ポート12を有する。入力ポート12には、メインスイッチM11をオンオフ制御することが可能な入力信号が入力可能に構成される。
メインスイッチM11のゲートは、メインスイッチM11のソースとドレイン間のインピーダンスを調整する。入力ポート12に与える入力信号(電圧)のインピーダンスは、保護用トランジスタQ11のエミッタとコレクタ間が導通した際のインピーダンスに比べて高く、保護用トランジスタQ11の動作が優先的に働くように構成される。The
The gate of the main switch M11 adjusts the impedance between the source and drain of the main switch M11. The impedance of the input signal (voltage) applied to the
保護用トランジスタQ11は、電流検出抵抗Rsの電圧降下が所定の過電流検出電圧に達したときにオン状態に切り替わる閾値電圧(Vbe)を有し、ベース−エミッタ間の電圧が当該閾値電圧(Vbe)以上のときにメインスイッチM11を上記オフ状態へ切り替えることが可能に構成される。 The protection transistor Q11 has a threshold voltage (Vbe) that is switched on when the voltage drop of the current detection resistor Rs reaches a predetermined overcurrent detection voltage, and the voltage between the base and the emitter is the threshold voltage (Vbe). ) The main switch M11 can be switched to the off state at the above time.
電圧発生部X10は、電流検出抵抗RsとメインスイッチM11との間の電流供給ライン21と、保護用トランジスタQ11のベースとの間に接続される。電圧発生部X10は、基準電圧(Vref)を発生する。基準電圧(Vref)は、保護用トランジスタQ11の閾値電圧(Vbe)に満たない適宜の大きさに設定される。さらに、基準電圧(Vref)は、電流検出抵抗Rsにおける電圧降下が所定の大きさ(以下、過電流検出電圧(ΔVrs)ともいう)に達したとき、その過電流検出電圧(ΔVrs)と基準電圧(Vref)との加算値が保護用トランジスタQ11の閾値電圧(Vbe)以上となる値に設定される。
The voltage generator X10 is connected between the
これにより、負荷Lへ所定量の(過電流ではない)電流が供給される通常時においては、保護用トランジスタQ11はオフ状態に維持される。一方、電流検出抵抗Rsの電圧降下が所定の過電流検出電圧(ΔVrs)に達したときは、その過電流検出電圧(ΔVrs)と基準電圧(Vref)との加算値が保護用トランジスタQ11のベース−エミッタ間に入力されることで、保護用トランジスタQ11がオン状態に切り替えられるように構成される。 Thereby, in a normal time when a predetermined amount of current (not an overcurrent) is supplied to the load L, the protection transistor Q11 is maintained in the off state. On the other hand, when the voltage drop of the current detection resistor Rs reaches a predetermined overcurrent detection voltage (ΔVrs), the sum of the overcurrent detection voltage (ΔVrs) and the reference voltage (Vref) is the base of the protection transistor Q11. -The protection transistor Q11 is configured to be turned on by being input between the emitters.
このように本実施形態の過電流保護回路100においては、保護用トランジスタQ11のベースに基準電圧(Vref)を入力する電圧発生部X10を備えているため、電流検出抵抗Rsでの電圧降下が比較的小さい場合でも保護用トランジスタQ11をオン状態に切り替えて、メインスイッチM11をオフ状態へ切り替えることが可能となる。
As described above, the
比較例として、電圧発生部X10を備えていない過電流保護回路1を図2に示す。
As a comparative example, an
同図に示すように、比較例の過電流保護回路1は、電流検出抵抗Rsの出力端(電流供給ライン10)と保護用トランジスタQ11のベースとがダイレクトに接続されている。過電流保護回路1においては、電流検出抵抗Rsでの電圧降下が、保護用トランジスタQ11の閾値電圧(Vbe)以上になったときに、保護用トランジスタQ11がオン状態に切り替わる。これによりメインスイッチM11が、電源10から負荷Lへ供給される電流を制限するオフ状態に切り替えられる。
As shown in the figure, in the
比較例の過電流保護回路1においては、過電流が生じたときの電流検出抵抗Rsの発熱量が問題となる。過電流の電流値をImax[A]、電流検出抵抗Rsの抵抗値をRs1[Ω]、保護用トランジスタQ11の閾値電圧をVbe[V]、過電流発生時における電流検出抵抗Rsの発熱量をPmax1[W]とすると、過電流保護回路1においては以下の関係を満たす。
In the
Imax=Vbe/Rs1 …(1)
Pmax1=(Imax)2・Rs1
=(Vbe)2/Rs1 …(2)Imax = Vbe / Rs1 (1)
Pmax1 = (Imax) 2・ Rs1
= (Vbe) 2 / Rs1 (2)
比較例の過電流保護回路1において、保護用トランジスタQ11の閾値電圧(Vbe)が0.6[v]である条件下での電流、電流検出抵抗Rsの抵抗値、電流検出抵抗Rsでの損失電力の関係を表1に示す。
In the
一方、本実施形態の過電流保護回路100は、電流検出抵抗Rsにおける過電流検出電圧を保護用トランジスタQ11の閾値電圧(Vbe)以上の電圧(Vref)に変換することが可能な電圧発生部X10を有する。このため、電流検出抵抗Rsに、比較例よりも低い抵抗値の抵抗素子を用いることが可能となり、これにより過電流発生時における電流検出抵抗Rsの発熱量を比較例における発熱量よりも低く抑えることができる。
On the other hand, the
例えば、本実施形態の過電流保護回路100における電流検出抵抗Rsの抵抗値をRs100(=Rs1/(1+a)[Ω](係数aは正数))、過電流発生時における電流検出抵抗Rsの発熱量をPmax100[W]とすると、以下のように、発熱量Pmax100は、比較例における発熱量Pmax1の1/(1+a)倍に低下する。
For example, the resistance value of the current detection resistor Rs in the
Imax=Vbe/Rs100=Vbe/Rs1/(1+a) …(3)
Pmax100=(Imax)2・Rs100
=[Vbe/{Rs1/(1+a)}]2・Rs1/(1+a)
=Pmax1/(1+a) …(4)Imax = Vbe / Rs100 = Vbe / Rs1 / (1 + a) (3)
Pmax100 = (Imax) 2・ Rs100
= [Vbe / {Rs1 / (1 + a)}] 2 · Rs1 / (1 + a)
= Pmax1 / (1 + a) (4)
[電圧発生部]
以下、電圧発生部X10の詳細について説明する。[Voltage generator]
Details of the voltage generator X10 will be described below.
図3は、本実施形態の電圧発生部X11を備えた過電流保護回路101を示す回路図である。図において図1と対応する部分については同一の符号を付し、その詳細な説明は省略する。以下、保護用トランジスタQ11の閾値電圧を「Vbe1」として説明する。
FIG. 3 is a circuit diagram showing an
電圧発生部X11は、電流検出抵抗Rsの出力端と保護用トランジスタQ11のベースとの間に接続される。電圧発生部X11は、基準電圧発生源VSと、分圧回路部VDとを有する。 The voltage generator X11 is connected between the output terminal of the current detection resistor Rs and the base of the protection transistor Q11. The voltage generation unit X11 includes a reference voltage generation source VS and a voltage dividing circuit unit VD.
基準電圧発生源VSは、保護用トランジスタQ11の閾値電圧(Vbe1)以上の第1の電圧を発生することが可能に構成される。分圧回路部VDは、上記第1の電圧を基準電圧(Vref)に相当する第2の電圧に分圧することが可能に構成される。 The reference voltage generation source VS is configured to be able to generate a first voltage that is equal to or higher than the threshold voltage (Vbe1) of the protection transistor Q11. The voltage dividing circuit unit VD is configured to be able to divide the first voltage into a second voltage corresponding to the reference voltage (Vref).
本実施形態において、基準電圧発生源VSは、上記第1の電圧として、保護用トランジスタQ11の閾値電圧(Vbe1)に相当する電圧(以下、標準電圧ともいう)を発生することが可能に構成される。基準電圧発生源VSは、電流検出抵抗Rsの出力端とグランド端子(GND)との間に接続された電圧発生用トランジスタQ12を含む。電圧発生用トランジスタQ12は、整流素子で構成され、本実施形態では、ダイオード接続されたバイポーラトランジスタで構成される。 In the present embodiment, the reference voltage generation source VS is configured to be able to generate a voltage (hereinafter also referred to as a standard voltage) corresponding to the threshold voltage (Vbe1) of the protection transistor Q11 as the first voltage. The The reference voltage generation source VS includes a voltage generation transistor Q12 connected between the output terminal of the current detection resistor Rs and the ground terminal (GND). The voltage generating transistor Q12 is composed of a rectifying element, and in this embodiment is composed of a diode-connected bipolar transistor.
より具体的に、電圧発生用トランジスタQ12は、電流供給ライン21(電流検出抵抗Rsの出力端)に接続されるエミッタと、グランド端子(GND)に抵抗R3を介して接続されたコレクタと、コレクタに接続されたベースとを有するPNP型バイポーラトランジスタで構成される。 More specifically, the voltage generating transistor Q12 includes an emitter connected to the current supply line 21 (the output terminal of the current detection resistor Rs), a collector connected to the ground terminal (GND) via the resistor R3, a collector And a PNP bipolar transistor having a base connected to.
上記標準電圧は、電圧発生用トランジスタQ12がオン動作する閾値電圧(Vbe2)に相当し、本実施形態では、保護用トランジスタQ11の閾値電圧(Vbe1)と同一の値に設定される(以下、上記標準電圧を標準電圧(Vbe2)ともいう)。電圧発生用トランジスタQ12は、典型的には、保護用トランジスタQ11と同一のトランジスタ素子で構成される。これにより、周囲温度の変化等による両トランジスタQ11,Q12間における特性のバラツキを防ぐことができる。 The standard voltage corresponds to a threshold voltage (Vbe2) at which the voltage generating transistor Q12 is turned on. In this embodiment, the standard voltage is set to the same value as the threshold voltage (Vbe1) of the protection transistor Q11 (hereinafter referred to as the above-mentioned standard voltage). Standard voltage is also called standard voltage (Vbe2). The voltage generating transistor Q12 is typically composed of the same transistor element as the protecting transistor Q11. As a result, variations in characteristics between the transistors Q11 and Q12 due to changes in ambient temperature or the like can be prevented.
分圧回路部VDは、電流供給ライン21(電流検出抵抗Rsの出力端)とグランド端子(GND)との間に基準電圧発生源VSと並列的に接続される。分圧回路部VDは、相互に直列接続された2つの抵抗R1(第1の抵抗素子)及び抵抗R2(第2の抵抗素子)を含み、これら2つの抵抗R1,R2の接続点が保護用トランジスタQ11のベースに接続される。これにより、分圧回路部VDにおいて、標準電圧(Vbe2)が基準電圧(Vref)に分圧される。 The voltage dividing circuit VD is connected in parallel with the reference voltage generation source VS between the current supply line 21 (the output terminal of the current detection resistor Rs) and the ground terminal (GND). The voltage dividing circuit unit VD includes two resistors R1 (first resistor element) and resistor R2 (second resistor element) connected in series with each other, and a connection point between these two resistors R1 and R2 is for protection. Connected to the base of transistor Q11. As a result, the standard voltage (Vbe2) is divided into the reference voltage (Vref) in the voltage dividing circuit unit VD.
抵抗R1は、電流検出抵抗Rsの出力端とグランド端子(GND)との間に接続され、抵抗R2は、抵抗R1とグランド端子(GND)との間に接続される。抵抗R1,R2の抵抗値は、過電流検出時に保護用トランジスタQ11の閾値電圧(Vbe1)以上の電圧を保護用トランジスタQ11のベースへ入力できる値であれば、特に限定されない。典型的には、抵抗R1の抵抗値(R1)は、抵抗R2の抵抗値(R2)よりも大きく設定される。本実施形態において、抵抗R2の抵抗値は、電流検出抵抗Rsの抵抗値よりも大きな値に設定される。抵抗R2の抵抗値は、電流検出抵抗Rsに流れる電流が大きくなっていき、抵抗R2に生じる電位差に対して、電流検出抵抗Rsの電位差の方が大きくなった場合に保護機能が働く(保護用トランジスタQ11がオンになる)値に設定されるのが好ましい。 The resistor R1 is connected between the output terminal of the current detection resistor Rs and the ground terminal (GND), and the resistor R2 is connected between the resistor R1 and the ground terminal (GND). The resistance values of the resistors R1 and R2 are not particularly limited as long as they can input a voltage equal to or higher than the threshold voltage (Vbe1) of the protection transistor Q11 to the base of the protection transistor Q11 when overcurrent is detected. Typically, the resistance value (R1) of the resistor R1 is set larger than the resistance value (R2) of the resistor R2. In the present embodiment, the resistance value of the resistor R2 is set to a value larger than the resistance value of the current detection resistor Rs. The resistance value of the resistor R2 works when the current flowing through the current detection resistor Rs increases and the potential difference of the current detection resistor Rs becomes larger than the potential difference generated at the resistor R2 (protection function) It is preferably set to a value that turns on transistor Q11.
一例として、保護用トランジスタQ11の閾値電圧(Vbe1)及び標準電圧(Vbe2)がいずれも0.6[v]、電流検出抵抗Rsにおける過電流検出電圧が0.1[v]の場合、抵抗R1,R2は、0.5[v]以上0.6[v]未満の基準電圧(Vref)が得られるように標準電圧(Vbe2)を分圧することが可能な抵抗値に設定される。これにより、電圧検出抵抗Rsに0.1[v]の電圧降下が生じたときに、その電圧検出抵抗Rsの両端電位差が基準電圧(Vref)に加算されることで、保護用トランジスタQ11がオン状態に切り替えられる。 As an example, when the threshold voltage (Vbe1) and the standard voltage (Vbe2) of the protection transistor Q11 are both 0.6 [v] and the overcurrent detection voltage in the current detection resistor Rs is 0.1 [v], the resistor R1 , R2 are set to resistance values that can divide the standard voltage (Vbe2) so that a reference voltage (Vref) of 0.5 [v] or more and less than 0.6 [v] is obtained. As a result, when a voltage drop of 0.1 [v] occurs in the voltage detection resistor Rs, the potential difference between both ends of the voltage detection resistor Rs is added to the reference voltage (Vref), so that the protection transistor Q11 is turned on. Switch to state.
電圧発生部X11は、抵抗R3(第3の抵抗素子)を有する。抵抗R3は、抵抗R2とグランド端子(GND)との間に接続される。抵抗R3の抵抗値は、基準電圧発生源VSが上述の標準電圧(Vbe2)を発生させることができる値であれば、特に限定されない。 The voltage generator X11 includes a resistor R3 (third resistor element). The resistor R3 is connected between the resistor R2 and the ground terminal (GND). The resistance value of the resistor R3 is not particularly limited as long as the reference voltage generation source VS can generate the above-described standard voltage (Vbe2).
[過電流保護回路の動作]
続いて、以上のように構成される本実施形態の過電流保護回路101の典型的な動作について説明する。[Operation of overcurrent protection circuit]
Subsequently, a typical operation of the
電源10から負荷Lへ所定量の電流を供給する通常状態では、入力ポート12にはメインスイッチM11をオン状態に維持する信号電圧が入力される。これにより、電源10から投入された電流は、電流検出抵抗Rs及びメインスイッチM11を含む電流供給ライン21を介して出力ポート11及びこれに接続される負荷Lへ上記所定量の電流が供給される。
In a normal state in which a predetermined amount of current is supplied from the
電圧発生部X11は、電流検出端子Rsの出力端からグランド端子(GND)へ流れる電流から基準電圧(Vref)を発生する。より具体的に、電圧発生部X11は、基準電圧発生源VSにおいて標準電圧(Vbe2)を生成し、これを分圧回路部VDにおいて基準電圧(Vref)に分圧する。このようにして得られた基準電圧(Vref)は、保護用トランジスタQ11のベース(ベース−エミッタ間)に入力される。 The voltage generator X11 generates a reference voltage (Vref) from the current flowing from the output terminal of the current detection terminal Rs to the ground terminal (GND). More specifically, the voltage generation unit X11 generates a standard voltage (Vbe2) in the reference voltage generation source VS, and divides it into the reference voltage (Vref) in the voltage dividing circuit unit VD. The reference voltage (Vref) thus obtained is input to the base (between the base and the emitter) of the protection transistor Q11.
負荷Lが地絡すると、負荷Lに対する電源電位(Vcc)が上昇し、出力電流(Iout)が増大する結果、電流検出抵抗Rsでの電圧降下も増加する。保護用トランジスタQ11のベース−エミッタ間にはあらかじめ基準電圧(Vref)が入力されており、この基準電圧(Vref)は、過電流検出電圧(ΔVrs)との加算時に上記ベース−エミッタ間電圧が保護用トランジスタQ11の閾値電圧(Vbe1)以上となる値に設定されている。 When the load L is grounded, the power supply potential (Vcc) with respect to the load L is increased and the output current (Iout) is increased. As a result, the voltage drop at the current detection resistor Rs is also increased. A reference voltage (Vref) is input in advance between the base and emitter of the protection transistor Q11, and this reference voltage (Vref) is protected by the base-emitter voltage when added to the overcurrent detection voltage (ΔVrs). Is set to a value equal to or higher than the threshold voltage (Vbe1) of the transistor Q11.
したがって、電流検出抵抗Rsにおける電圧降下が所定の過電流検出電圧(ΔVrs)にまで増加すると、電圧発生部X11における基準電圧(Vref)と電流検出抵抗Rsにおける電圧降下分との加算値が保護用トランジスタQ11の閾値電圧(Vbe1)に達する。その結果、保護用トランジスタQ11がオン状態に切り替えられ、メインスイッチM11をオフ状態に切り替えるための制御信号(コレクタ電流)が制御ライン22を介してメインスイッチM11のゲートに入力される。これにより、電源10から負荷Lへ供給される電流値が制限されるため、負荷Lを過電流から保護することが可能となる。
Therefore, when the voltage drop in the current detection resistor Rs increases to a predetermined overcurrent detection voltage (ΔVrs), the added value of the reference voltage (Vref) in the voltage generator X11 and the voltage drop in the current detection resistor Rs is for protection. The threshold voltage (Vbe1) of transistor Q11 is reached. As a result, the protection transistor Q11 is turned on, and a control signal (collector current) for switching the main switch M11 to the off state is input to the gate of the main switch M11 via the
負荷Lの地絡が解消した場合、負荷Lに対する電源電位(Vcc)は通常時の電位に復帰するため、電源10から負荷Lへ供給される電流の大きさは通常時の所定量に減少し、したがって電流検出抵抗Rsにおける電圧降下分も減少する。その結果、保護用トランジスタQ11がオフ状態となり、メインスイッチM11が再びオン状態に切り替えられる。これにより、過電流保護回路101を電流出力停止(制限)モードから通常の電流出力動作モードへ自動的に復帰させることができる。
When the ground fault of the load L is resolved, the power supply potential (Vcc) with respect to the load L returns to the normal potential, so the magnitude of the current supplied from the
以上のように本実施形態の過電流保護回路101は、電圧発生部X11を備えているため、電流検出抵抗Rsの抵抗値を比較例の過電流保護回路1(図2参照)よりも小さくすることができる。これにより、過電流保護機能が働くときの電流検出抵抗Rsの発熱量の低減を図ることができる。
As described above, since the
例えば、保護用トランジスタQ11の閾値電圧(Vbe1)及び標準電圧(Vbe2)がいずれも0.6[v]、抵抗R1と抵抗R2との比が9:1である条件下での電流と、電流検出抵抗Rsと、電流検出抵抗Rsでの損失電力の関係を表2に示す。 For example, the current under the condition that the threshold voltage (Vbe1) and the standard voltage (Vbe2) of the protection transistor Q11 are both 0.6 [v] and the ratio of the resistor R1 to the resistor R2 is 9: 1, Table 2 shows the relationship between the detection resistor Rs and the power loss in the current detection resistor Rs.
表2に示すように、本実施形態によれば、図2の過電流保護回路1と比較して、電流検出抵抗Rsでの損失電力を1/10にまで低下させることができる。これにより、電流検出抵抗Rsでの発熱量の大幅な削減を図ることができるため、電流検出抵抗Rsをより小型の抵抗素子で構成することができる。また、放熱機構の小型化や簡素化を図ることが可能となる。
As shown in Table 2, according to the present embodiment, compared with the
<第2の実施形態>
図4は、本発明の第2の実施形態に係る過電流保護回路102を示す回路図である。以下、第1の実施形態と異なる構成について主に説明し、第1の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Second Embodiment>
FIG. 4 is a circuit diagram showing an
本実施形態の過電流保護回路102は、電圧発生部X12の構成が第1の実施形態と異なる。本実施形態において電圧発生部X12の基準電圧発生源VSは、電圧発生用トランジスタQ12と直列に接続された抵抗R4(第4の抵抗素子)をさらに有する。本実施形態では、抵抗R4は、電圧発生用トランジスタQ12と抵抗R3との間に接続されるが、これに限られず、電圧発生用トランジスタQ12のエミッタ側に接続されてもよい。
The
保護用トランジスタQ11及び電圧発生用トランジスタQ12各々の閾値電圧(Vbe1,Vbe2)は、温度依存性を有し、低温になるほど上昇(増加)する傾向にある。電圧発生部X12は、抵抗R4の抵抗値の大きさによって、負荷Lに対する電源電圧(Vcc)の上昇に応じた基準電圧発生源VSの標準電圧(Vbe2)の変化を調整することができる。 The threshold voltages (Vbe1, Vbe2) of the protection transistor Q11 and the voltage generation transistor Q12 have temperature dependency and tend to increase (increase) as the temperature decreases. The voltage generation unit X12 can adjust the change in the standard voltage (Vbe2) of the reference voltage generation source VS according to the increase of the power supply voltage (Vcc) with respect to the load L, depending on the resistance value of the resistor R4.
図5A〜Cは、過電流保護回路102における負荷Lに対する電源電圧(Vcc)と出力電流(Iout)との関係を示す実験結果である。ここでは、簡易的に、抵抗R4の抵抗値が「小」、「中」、「大」の3つを用い、それぞれについて環境温度(周囲の空気の温度:ta)が−40℃、25℃、85℃のときの出力電流の測定値をプロットした。
5A to 5C show experimental results showing the relationship between the power supply voltage (Vcc) and the output current (Iout) with respect to the load L in the
図5A〜Cに示すように、抵抗R4の大きさに関係なく、環境温度が低温になるほど、電源電圧(Vcc)の上昇に応じて出力電流(Iout)が増加する傾向にある。また、抵抗R4の抵抗値が大きくなるに従い、電源電圧(Vcc)の上昇に伴って出力電流(Iout)が低下する傾向にある。 As shown in FIGS. 5A to 5C, regardless of the size of the resistor R4, the output current (Iout) tends to increase as the power supply voltage (Vcc) increases as the environmental temperature decreases. Further, as the resistance value of the resistor R4 increases, the output current (Iout) tends to decrease as the power supply voltage (Vcc) increases.
出力電流(Iout)は、メインスイッチM11の出力特性に依存し、メインスイッチM11の出力特性は、保護用トランジスタQ11の出力特性に依存する。さらに、保護用トランジスタQ11の出力特性は、過電流検出時における電圧発生部X12の回路特性に強い相関を有する。このため、例えば、電圧発生部X12の出力特性が電源10と負荷Lとの間の電圧に大きく依存する場合等において、抵抗R4の抵抗値を最適化することで、電圧発生部X12の出力特性の調整が可能となる。
The output current (Iout) depends on the output characteristic of the main switch M11, and the output characteristic of the main switch M11 depends on the output characteristic of the protection transistor Q11. Furthermore, the output characteristics of the protection transistor Q11 have a strong correlation with the circuit characteristics of the voltage generation unit X12 when overcurrent is detected. For this reason, for example, when the output characteristics of the voltage generator X12 greatly depend on the voltage between the
以上のように構成される本実施形態の過電流保護回路102においても、上述の第1の実施形態と同様の作用効果を得ることができる。本実施形態によれば、基準電圧発生源VSが抵抗R4を有しているため、この抵抗R4の値を調整することで、電圧発生部X12の所望とする回路特性を得ることができる。
Also in the
<第3の実施形態>
図6は、本発明の第3の実施形態に係る過電流保護回路103を示す回路図である。以下、第2の実施形態と異なる構成について主に説明し、第2の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Third Embodiment>
FIG. 6 is a circuit diagram showing an
本実施形態の過電流保護回路103は、電圧発生部X13の構成が第2の実施形態と異なる。本実施形態の電圧発生部X13は、切替スイッチM12(第2のスイッチ)を含む切替回路部SCをさらに有する。そして、過電流保護回路103はさらに、スタンバイポート13をさらに有する。
The
切替スイッチM12は、抵抗R3とグランド端子(GND)との間の接続を遮断可能なスイッチング素子で構成される。本実施形態において切替スイッチM12は、抵抗R3とグランド端子(GND)との間に接続されたN型のMOSFETで構成される。切替スイッチM12は、スタンバイポート13に接続されるゲートと、抵抗R3に接続されるドレインと、グランド端子(GND)に接続されるソースとを有する。
スタンバイポート13は、切替スイッチM12をオンオフ制御することが可能なスタンバイ信号が入力可能に構成される。The changeover switch M12 is formed of a switching element that can cut off the connection between the resistor R3 and the ground terminal (GND). In the present embodiment, the changeover switch M12 is configured by an N-type MOSFET connected between a resistor R3 and a ground terminal (GND). The changeover switch M12 has a gate connected to the
The
本実施形態の過電流保護回路103は、入力ポート12及びスタンバイポート13へ入力される外部信号の電位を調整することにより、待機状態モードと、電流出力動作モードと、電流出力停止モードとを切り替えることが可能に構成される。入力信号及びスタンバイ信号と電流出力との関係を表3に示す。
The
待機状態モードでは、入力ポート12へ入力される信号(I信号)はメインスイッチM11をオフにさせる電位に調整され、スタンバイポート13へ入力される信号(Standby信号)は切替スイッチM12をオフにしてグランド端子(GND)に流れる電流を制限する電位に調整される。このモードでは、出力ポート11から出力される電源電流がメインスイッチM11によって制限され、抵抗R3の暗電流も抑制される。このため、機器の非動作時等において電源10の電流消費を最小限に抑えることができる。
In the standby mode, the signal (I signal) input to the
電流出力動作モードでは、入力ポート12へ入力される信号(I信号)がメインスイッチM11をオンにさせる電位に調整され、スタンバイポート13へ入力される信号(Standby信号)は切替スイッチM12をオンにさせる電位に調整される。このモードでは、機器の動作時において過電流保護回路103は有効となり、地絡の発生時においては電圧発生部X13の動作によりメインスイッチM11がオフ状態に切り替わることで、適正な過電流保護機能が得られる。
In the current output operation mode, the signal (I signal) input to the
電流出力停止モードでは、入力ポート12へ入力される信号(I信号)がメインスイッチM11をオフにさせる電位に調整され、スタンバイポート13へ入力される信号(Standby信号)は切替スイッチM12をオンにさせる電位に調整される。このモードでは、例えば、地絡以外の他の理由で機器の動作を停止させたい場合に入力ポート12からの入力信号によってメインスイッチM11をオフ状態に遷移させて負荷への電流供給を制限する場合に適用される。
In the current output stop mode, the signal (I signal) input to the
以上のように本実施形態によれば、第2の実施形態と同様の作用効果を得ることができるとともに、過電流保護回路103が外部の制御回路に接続されることで、通常モード(電流出力動作モード)以外の他の動作モードを実行することが可能となる。
As described above, according to the present embodiment, the same operational effects as those of the second embodiment can be obtained, and the normal mode (current output) can be obtained by connecting the
なお、入力ポート12は、上記制御回路へ接続されていなくてもよい。この場合、入力ポート12は、適宜の抵抗素子を介してグランド端子に接続される。
Note that the
切替スイッチM12は、FETで構成される場合に限られず、バイポーラトランジスタ、フォトカプラ、フォトMOS等のスイッチング素子で構成されてもよい。あるいは、切替スイッチM12は、CPUで制御しやすいスイッチ素子であれば、メカニカルなリレーで構成されてもよい。 The change-over switch M12 is not limited to being configured by an FET, and may be configured by a switching element such as a bipolar transistor, a photocoupler, or a photoMOS. Alternatively, the changeover switch M12 may be configured by a mechanical relay as long as it is a switch element that can be easily controlled by the CPU.
<第4の実施形態>
図7は、本発明の第4の実施形態に係る過電流保護回路104を示す回路図である。以下、第3の実施形態と異なる構成について主に説明し、第3の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Fourth Embodiment>
FIG. 7 is a circuit diagram showing an
本実施形態の過電流保護回路104においては、入力ポート12の設置が省略され、スタンバイポート13に入力ポート12の機能が付加されている点で、第3の実施形態と異なる。図7の回路例では、スタンバイポート13に切替スイッチM12をオフにさせるスタンバイ信号は、メインスイッチM11をオフにさせる入力信号を兼ねる。これにより、メインスイッチM11及び切替スイッチM12を切替制御するための外部の制御回路の構成を簡素化することができる。
The
本実施形態における電圧発生部X14の切替回路部SCは、抵抗R5(第5の抵抗素子)をさらに有する。抵抗R5は、制御ライン22と切替スイッチM12のソースとの間に接続される。抵抗R5は、メインスイッチM11のベースにグランドに対して所定のバイアス電位を与えるためのものである。
The switching circuit unit SC of the voltage generation unit X14 in this embodiment further includes a resistor R5 (fifth resistance element). The resistor R5 is connected between the
さらに電圧発生部X14は、メインスイッチM11のソースとベースとの間に接続された抵抗R6(第6の抵抗素子)をさらに有する。抵抗R6は、メインスイッチM11をオフ状態に切り替えた際の電流供給ライン21に生じるサージを吸収するインピーダンス素子として構成される。これにより過電流検出時においてメインスイッチM11をサージ電流から保護することができる。
Furthermore, the voltage generation unit X14 further includes a resistor R6 (sixth resistor element) connected between the source and base of the main switch M11. The resistor R6 is configured as an impedance element that absorbs a surge generated in the
スタンバイポート13へ切替スイッチM12をオンにする電位が入力されると、メインスイッチM11がオンになる電流出力動作モードに切り替えられる。これにより、出力ポート11を介して電源10から負荷へ所定の値の電流が供給される。
When a potential for turning on the changeover switch M12 is input to the
図8A〜Dは、過電流保護回路104の各部における電源電圧との関係の一例を示す図である。Aは、電流検出抵抗Rsを流れる電流(IRS)を、Bは、保護用トランジスタQ11のコレクタ電流(IQ1)を、Cは、電流検出抵抗Rsおよび分圧回路部VDにおける抵抗R1,R2の電圧(VRS、VR1、VR2)を、そしてDは、抵抗R4の電圧(VR4)をそれぞれ示している。8A to 8D are diagrams illustrating an example of the relationship with the power supply voltage in each part of the
ここでは、保護用トランジスタQ11及び電圧発生用トランジスタQ12の閾値電圧(Vbe1,Vbe2)がいずれも0.6Vであり、過電流検出時における電流検出抵抗Rsの電流値が5Aになるように抵抗R1〜R6がそれぞれ設定された例を示す。本例においては、基準電圧発生源VS(電圧発生用トランジスタQ12)の動作点は約4Vであり、保護用トランジスタQ11による電流制限開始電圧は約8Vである。 Here, the threshold voltages (Vbe1, Vbe2) of the protection transistor Q11 and the voltage generation transistor Q12 are both 0.6 V, and the resistance R1 is set so that the current value of the current detection resistor Rs at the time of overcurrent detection is 5A. An example in which .about.R6 is set is shown. In this example, the operating point of the reference voltage generation source VS (voltage generation transistor Q12) is about 4V, and the current limit start voltage by the protection transistor Q11 is about 8V.
図8A〜Dに示した過電流保護回路104において、抵抗R3と抵抗R5の抵抗値の大小関係を異ならせて測定したRs電流(IRS)の電源電圧依存特性を図9A〜Cに示す。In the
同図において、Aは、抵抗R3の抵抗値(R3)が抵抗R5の抵抗値(R5)より大きい(R3>R5)ときを示し、Bは、R3=R5のとき、そしてCは、R3<R5のときをそれぞれ示している。具体的に、Aは、R3=100kΩ、R5=82kΩ、Bは、R3=R5=100kΩ、Cは、R3=82kΩ、R5=100kΩである。図中、二点鎖線、実線及び破線は、環境温度(ta)がそれぞれ−25℃、25℃、75℃のときを示す。電流検出抵抗Rsは、25℃、電源電圧(Vcc)14Vのとき、Rs電流が5Aとなるように調整した。また、出力ポート11に接続される負荷L(図1参照)の抵抗値は0.1Ωとした。
In the figure, A indicates when the resistance value (R3) of the resistor R3 is greater than the resistance value (R5) of the resistor R5 (R3> R5), B indicates when R3 = R5, and C indicates that R3 < Each time is R5. Specifically, A is R3 = 100 kΩ, R5 = 82 kΩ, B is R3 = R5 = 100 kΩ, and C is R3 = 82 kΩ and R5 = 100 kΩ. In the figure, a two-dot chain line, a solid line, and a broken line indicate when the environmental temperature (ta) is −25 ° C., 25 ° C., and 75 ° C., respectively. The current detection resistor Rs was adjusted so that the Rs current was 5 A when the temperature was 25 ° C. and the power supply voltage (Vcc) was 14V. The resistance value of the load L (see FIG. 1) connected to the
図9A〜Cに示すように、環境温度が低温になるほど、Rs電流が上昇する傾向にある。これは、保護用トランジスタQ11及び電圧発生用トランジスタQ12の閾値電圧(Vbe1、Vbe2)の温度特性に依るものであり、図5A〜Cを参照して説明した出力電流(Iout)の電流特性と一致する。 As shown in FIGS. 9A to 9C, the Rs current tends to increase as the environmental temperature becomes lower. This depends on the temperature characteristics of the threshold voltages (Vbe1, Vbe2) of the protection transistor Q11 and the voltage generation transistor Q12, and matches the current characteristics of the output current (Iout) described with reference to FIGS. To do.
また、抵抗R3,R5の抵抗値がR3>R5の関係にあるとき、低温時(−25℃)におけるRs電流にピーキングが発生することが確認された(図9AのPで示す領域参照)。ピーキングの発生により、電流検出抵抗Rsには大電流が流れることになるため、負荷への電流供給が過剰となり、負荷(機器)の誤作動や動作不良を招くおそれがある。 Further, when the resistance values of the resistors R3 and R5 are in the relationship of R3> R5, it was confirmed that peaking occurred in the Rs current at low temperature (−25 ° C.) (see the region indicated by P in FIG. 9A). Due to the occurrence of peaking, a large current flows through the current detection resistor Rs, so that the supply of current to the load becomes excessive, which may cause malfunction or malfunction of the load (device).
これに対して、抵抗R3,R5の抵抗値がR3≦R5の関係にあるとき、ピーキングの発生が阻止される。特に、R3<R5の場合、Rs電流の立ち上がりが緩やかとなる。これにより、負荷への電力投入時における過剰な電流供給を確実に防止することができる。 On the other hand, when the resistance values of the resistors R3 and R5 are in the relationship of R3 ≦ R5, the occurrence of peaking is prevented. In particular, when R3 <R5, the Rs current rises slowly. As a result, it is possible to reliably prevent excessive current supply when power is supplied to the load.
Rs電流(IRS)と抵抗R4の抵抗値(R4)との関係を図10A〜Cに示す。Aは、R4=0Ωのときを、Bは、R4=30Ωのときを、Cは、R4=100Ωのときをそれぞれ示している。The relationship between the Rs current (I RS ) and the resistance value (R4) of the resistor R4 is shown in FIGS. A shows when R4 = 0Ω, B shows when R4 = 30Ω, and C shows when R4 = 100Ω.
図10A〜Cにおいて、抵抗R3及び抵抗R5の抵抗値はR3<R5の関係にあり、ここでは、R3=82kΩ、R5=100kΩとした。図中、二点鎖線、実線及び破線は、環境温度(ta)がそれぞれ−25℃、25℃、75℃のときを示す。電流検出抵抗Rsは、25℃、電源電圧(Vcc)14Vのとき、Rs電流が5Aとなるように調整した。 10A to 10C, the resistance values of the resistor R3 and the resistor R5 have a relationship of R3 <R5, and here, R3 = 82 kΩ and R5 = 100 kΩ. In the figure, a two-dot chain line, a solid line, and a broken line indicate when the environmental temperature (ta) is −25 ° C., 25 ° C., and 75 ° C., respectively. The current detection resistor Rs was adjusted so that the Rs current was 5 A when the temperature was 25 ° C. and the power supply voltage (Vcc) was 14V.
図10A〜Cに示すように、抵抗R4の抵抗値が大きくなるに従い、電源電圧(Vcc)の上昇に伴ってRs電流(IRS)が低下する傾向にある点は、図5A〜Cを参照して説明した出力電流(Iout)の電流特性と一致する。抵抗R3及び抵抗R5の抵抗値がR3<R5の関係にある場合、抵抗R4の抵抗値(R4)の大きさに関係なく、Rs電流のピーキングが抑えられる。As shown in FIGS. 10A to 10C, refer to FIGS. 5A to 5C for the fact that the Rs current (I RS ) tends to decrease as the power supply voltage (Vcc) increases as the resistance value of the resistor R4 increases. This matches the current characteristic of the output current (Iout) described above. When the resistance values of the resistors R3 and R5 are in a relationship of R3 <R5, the peaking of the Rs current can be suppressed regardless of the resistance value (R4) of the resistor R4.
<第5の実施形態>
図11は、本発明の第5の実施形態に係る過電流保護回路105を示す回路図である。以下、第4の実施形態と異なる構成について主に説明し、第4の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Fifth Embodiment>
FIG. 11 is a circuit diagram showing an
本実施形態の過電流保護回路105は、第4の実施形態と同様に、電圧発生部X15と、切替回路部SCとを有する。本実施形態の過電流保護回路105は、さらに、第1及び第2のインピーダンス素子Z1、Z2と抵抗R7(第7の抵抗素子)を有する点で、第4の実施形態と異なる。
Similar to the fourth embodiment, the
第1のインピーダンス素子Z1は、第4の実施形態の抵抗R6に代わって、メインスイッチM11のソースとゲートとの間に接続される。第2のインピーダンス素子Z2は、切替スイッチM12のゲートとソースとの間に接続される。抵抗R7は、保護用トランジスタQ11のコレクタとメインスイッチM11のゲートとの間に接続される。 The first impedance element Z1 is connected between the source and gate of the main switch M11 in place of the resistor R6 of the fourth embodiment. The second impedance element Z2 is connected between the gate and the source of the changeover switch M12. The resistor R7 is connected between the collector of the protection transistor Q11 and the gate of the main switch M11.
第1及び第2のインピーダンス素子Z1,Z2は、メインスイッチM11及び切替スイッチM12を外来ノイズや使用環境の負荷から守るために設けられる。特に、第1のインピーダンス素子Z1及び抵抗R7により、メインスイッチM11をオフ状態に切り替えた際の電流供給ライン21に生じるサージを吸収することができる時定数が設定される。これにより過電流検出時においてメインスイッチM11をサージ電流から保護することができる。
The first and second impedance elements Z1 and Z2 are provided in order to protect the main switch M11 and the changeover switch M12 from external noise and the load of the use environment. In particular, the first impedance element Z1 and the resistor R7 set a time constant capable of absorbing a surge generated in the
第1及び第2のインピーダンス素子は、抵抗素子、容量素子、整流素子等の2以上の受動素子を適宜組み合わせた並列回路で構成される。なお図示せずとも、メインスイッチM11のドレインと出力ポート11との間にフェライトビーズ等の電波吸収材が別途設置されてもよい。
The first and second impedance elements are constituted by a parallel circuit in which two or more passive elements such as a resistance element, a capacitance element, and a rectifying element are appropriately combined. Although not shown, a radio wave absorber such as a ferrite bead may be separately provided between the drain of the main switch M11 and the
<第6の実施形態>
図12は、本発明の第6の実施形態に係る過電流保護回路を示す回路図である。以下、第1の実施形態と異なる構成について主に説明し、第1の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Sixth Embodiment>
FIG. 12 is a circuit diagram showing an overcurrent protection circuit according to the sixth embodiment of the present invention. Hereinafter, the configuration different from the first embodiment will be mainly described, and the same configuration as the first embodiment will be denoted by the same reference numeral, and the description thereof will be omitted or simplified.
[基本構成]
本実施形態の過電流保護回路200は、電流供給ライン21と、保護用トランジスタQ21と、電圧発生部X20とを有する。[Basic configuration]
The
電流供給ライン21は、電源10(第1の電流供給源)と負荷Lに接続される出力ポート11との間に接続されたメインスイッチ(第1のスイッチ)M21と、負荷Lへの過電流を検出する電流検出抵抗Rsとを有する。
保護用トランジスタQ21は、電源10と負荷L(出力ポート11)との間に電流検出抵抗Rsと並列に接続される。
電圧発生部X20は、保護用トランジスタQ21のベースに接続され、保護用トランジスタQ21がオン状態に切り替わる閾値電圧(Vbe)よりも小さい基準電圧(Vref)を発生することが可能に構成される。The
The protection transistor Q21 is connected in parallel with the current detection resistor Rs between the
The voltage generator X20 is connected to the base of the protection transistor Q21 and is configured to be able to generate a reference voltage (Vref) that is smaller than the threshold voltage (Vbe) at which the protection transistor Q21 switches to the on state.
以下、各部の詳細について説明する。 Details of each part will be described below.
メインスイッチM21は、電源10と電流検出抵抗Rsとの間に接続される。メインスイッチM21は、制御ライン22を介して保護用トランジスタQ21のコレクタと接続されるゲートと、電流検出抵抗Rsに接続されるソースと、電源10に接続されるドレインとを有するN型のMOSFETで構成される。
保護用トランジスタQ21は、電圧発生部X20に接続されるベースと、電流検出抵抗Rsと出力ポート11との間の電流供給ライン21に接続されるエミッタと、制御ライン22を介してメインスイッチM21のゲートに接続されるコレクタとを有するNPN型バイポーラトランジスタで構成される。The main switch M21 is connected between the
The protection transistor Q21 includes a base connected to the voltage generator X20, an emitter connected to the
メインスイッチM21は、保護用トランジスタQ21によって、電源10から負荷Lへ電流を供給するオン状態と、電源10から負荷Lへ供給される電流を制限するオフ状態とを切り替え可能に構成される。
ここで、「電流を制限する」とは、第1の実施形態と同様に、負荷Lへ供給される電流を所定の電流値以下に規制することをいうが、これに限られず、負荷Lへ供給される電流を遮断する(出力電流をゼロにする)ようにメインスイッチM21が構成されてもよい。The main switch M21 is configured to be switchable between an on state in which a current is supplied from the
Here, “limit the current” means that the current supplied to the load L is regulated to a predetermined current value or less as in the first embodiment, but is not limited to this, and the load L is not limited to this. The main switch M21 may be configured to cut off the supplied current (set the output current to zero).
過電流保護回路200は、制御ライン22を介してメインスイッチM21のゲートに接続される入力ポート12を有する。入力ポート12には、メインスイッチM21をオンオフ制御することが可能な入力信号が入力可能に構成される。
The
保護用トランジスタQ21は、電流検出抵抗Rsの電圧降下が所定の過電流検出電圧(ΔVrs)に達したときにオン状態に切り替わる閾値電圧(Vbe)を有し、ベース−エミッタ間の電圧が当該閾値電圧(Vbe)以上のときにメインスイッチM21を上記オフ状態へ切り替えることが可能に構成される。 The protection transistor Q21 has a threshold voltage (Vbe) that switches to an ON state when the voltage drop of the current detection resistor Rs reaches a predetermined overcurrent detection voltage (ΔVrs), and the voltage between the base and the emitter is the threshold value The main switch M21 can be switched to the off state when the voltage (Vbe) or higher.
電圧発生部X20は、電流検出抵抗RsとメインスイッチM21との間の電流供給ライン21と、保護用トランジスタQ21のベースとの間に接続される。電圧発生部X20はさらに、基準電圧(Vref)を発生するための補助電源20(第2の電流供給源)に接続される。基準電圧(Vref)は、保護用トランジスタQ21の閾値電圧(Vbe)に満たない適宜の大きさに設定される。さらに、基準電圧(Vref)は、電流検出抵抗Rsにおける電圧降下が所定の大きさ(過電流検出電圧(ΔVrs))に達したとき、その過電流検出電圧(ΔVrs)と基準電圧(Vref)との加算値が保護用トランジスタQ21の閾値電圧(Vbe)以上となる値に設定される。
The voltage generator X20 is connected between the
これにより、負荷Lへ所定量の(過電流ではない)電流が供給される通常時においては、保護用トランジスタQ21はオフ状態に維持される。一方、電流検出抵抗Rsの電圧降下が所定の過電流検出電圧(ΔVrs)に達したときは、その過電流検出電圧(ΔVrs)と基準電圧(Vref)との加算値が保護用トランジスタQ21のベース−エミッタ間に入力されることで、保護用トランジスタQ21がオン状態に切り替えられるように構成される。 Thereby, in a normal time when a predetermined amount of current (not an overcurrent) is supplied to the load L, the protection transistor Q21 is maintained in the OFF state. On the other hand, when the voltage drop of the current detection resistor Rs reaches a predetermined overcurrent detection voltage (ΔVrs), the sum of the overcurrent detection voltage (ΔVrs) and the reference voltage (Vref) is the base of the protection transistor Q21. The protection transistor Q21 is configured to be turned on by being input between the emitters.
[電圧発生部]
以下、電圧発生部X20の詳細について説明する。[Voltage generator]
Details of the voltage generator X20 will be described below.
図13は、本実施形態の電圧発生部X21を備えた過電流保護回路201を示す回路図である。図において図12と対応する部分については同一の符号を付し、その詳細な説明は省略する。以下、保護用トランジスタQ21の閾値電圧を「Vbe1」として説明する。
FIG. 13 is a circuit diagram illustrating an
電圧発生部X21は、電流検出抵抗Rsの入力端と保護用トランジスタQ21のベースとの間に接続される。電圧発生部X21は、第1の実施形態と同様に、基準電圧発生源VSと、分圧回路部VDとを有する。 The voltage generator X21 is connected between the input terminal of the current detection resistor Rs and the base of the protection transistor Q21. Similar to the first embodiment, the voltage generation unit X21 includes a reference voltage generation source VS and a voltage dividing circuit unit VD.
基準電圧発生源VSは、保護用トランジスタQ21の閾値電圧(Vbe1)以上の第1の電圧を発生することが可能に構成される。分圧回路部VDは、上記第1の電圧を基準電圧(Vref)に相当する第2の電圧に分圧することが可能に構成される。 The reference voltage generation source VS is configured to be able to generate a first voltage that is equal to or higher than the threshold voltage (Vbe1) of the protection transistor Q21. The voltage dividing circuit unit VD is configured to be able to divide the first voltage into a second voltage corresponding to the reference voltage (Vref).
本実施形態において、基準電圧発生源VSは、上記第1の電圧として、保護用トランジスタQ21の閾値電圧(Vbe1)に相当する電圧(標準電圧)を発生させることが可能に構成される。基準電圧発生源VSは、補助電源20と電流検出抵抗Rsの入力端との間に接続された電圧発生用トランジスタQ22を含む。電圧発生用トランジスタQ22は、整流素子で構成され、本実施形態では、ダイオード接続されたバイポーラトランジスタで構成される。
In the present embodiment, the reference voltage generation source VS is configured to be able to generate a voltage (standard voltage) corresponding to the threshold voltage (Vbe1) of the protection transistor Q21 as the first voltage. The reference voltage generation source VS includes a voltage generation transistor Q22 connected between the
より具体的に、電圧発生用トランジスタQ22は、電流供給ライン21(電流検出抵抗Rsの入力端)に接続されるエミッタと、補助電源20に抵抗R3を介して接続されたコレクタと、コレクタに接続されたベースとを有するNPN型バイポーラトランジスタで構成される。
More specifically, the voltage generating transistor Q22 is connected to the emitter connected to the current supply line 21 (the input terminal of the current detection resistor Rs), the collector connected to the
補助電源20は、図13に示すように、電圧発生部X21の抵抗R3と出力ポート11との間に接続された直流電源で構成される。補助電源20の電圧(Vp)は、典型的には、電源10の電圧(Vcc)よりも高い。一例を挙げると、電源10が12Vの場合、補助電源20には22Vの直流電源が用いられる。補助電源20の回路構成は特に限定されず、典型的には、チャージポンプあるいはDC−DCコンバータで構成される。
As shown in FIG. 13, the
上記標準電圧は、電圧発生用トランジスタQ22がオン動作する閾値電圧(Vbe2)に相当し、本実施形態では、保護用トランジスタQ21の閾値電圧(Vbe1)と同一の値に設定される(以下、上記標準電圧を標準電圧(Vbe2)ともいう)。電圧発生用トランジスタQ22は、第1の実施形態と同様に、保護用トランジスタQ21と同一のトランジスタ素子で構成される。 The standard voltage corresponds to a threshold voltage (Vbe2) at which the voltage generating transistor Q22 is turned on. In this embodiment, the standard voltage is set to the same value as the threshold voltage (Vbe1) of the protection transistor Q21 (hereinafter referred to as the above-mentioned standard voltage). Standard voltage is also called standard voltage (Vbe2). Similarly to the first embodiment, the voltage generation transistor Q22 is configured by the same transistor element as the protection transistor Q21.
分圧回路部VDは、電流供給ライン21(電流検出抵抗Rsの入力端)と補助電源20との間に基準電圧発生源VSと並列的に接続される。分圧回路部VDは、相互に直列接続された2つの抵抗R1(第1の抵抗素子)及び抵抗R2(第2の抵抗素子)を含み、これら2つの抵抗R1,R2の接続点が保護用トランジスタQ21のベースに接続される。これにより、分圧回路部VDにおいて、標準電圧(Vbe2)が基準電圧(Vref)に分圧される。
The voltage dividing circuit unit VD is connected in parallel with the reference voltage generation source VS between the current supply line 21 (the input terminal of the current detection resistor Rs) and the
抵抗R1は、電流検出抵抗Rsの入力端と補助電源20との間に接続され、抵抗R2は、抵抗R1と補助電源20との間に接続される。抵抗R1,R2の抵抗値は、過電流検出時に保護用トランジスタQ21の閾値電圧(Vbe1)以上の電圧を保護用トランジスタQ21のベースへ入力できる値であれば、特に限定されない。典型的には、抵抗R1の抵抗値(R1)は、抵抗R2の抵抗値(R2)よりも大きく設定され、抵抗R2の抵抗値は、電流検出抵抗Rsの抵抗値よりも大きな値に設定される。抵抗R2の抵抗値は、電流検出抵抗Rsに流れる電流が大きくなっていき、抵抗R2に生じる電位差に対して、電流検出抵抗Rsの電位差の方が大きくなった場合に保護機能が働く(保護用トランジスタQ21がオンになる)値に設定されるのが好ましい。
The resistor R1 is connected between the input terminal of the current detection resistor Rs and the
電圧発生部X21は、抵抗R3(第3の抵抗素子)を有する。抵抗R3は、抵抗R2と補助電源20との間に接続される。抵抗R3の抵抗値は、基準電圧発生源VSが上述の標準電圧(Vbe2)を発生させることができる値であれば、特に限定されない。
The voltage generator X21 has a resistor R3 (third resistor element). The resistor R3 is connected between the resistor R2 and the
[過電流保護回路の動作]
続いて、以上のように構成される本実施形態の過電流保護回路201の典型的な動作について説明する。[Operation of overcurrent protection circuit]
Next, a typical operation of the
電源10から負荷Lへ所定量の電流を供給する通常状態では、入力ポート12にはメインスイッチM21をオン状態に維持する信号電圧が入力される。これにより、電源10から投入された電流は、メインスイッチM21及び電流検出抵抗Rsを含む電流供給ライン21を介して出力ポート11及びこれに接続される負荷Lへ上記所定量の電流が供給される。
In a normal state in which a predetermined amount of current is supplied from the
一方、電圧発生部X21は、補助電源20から供給される電流から基準電圧(Vref)を発生させる。より具体的に、電圧発生部X21は、基準電圧発生源VSにおいて標準電圧(Vbe2)を生成し、これを分圧回路部VDにおいて基準電圧(Vref)に分圧する。このようにして得られた基準電圧(Vref)は、保護用トランジスタQ21のベース(ベース−エミッタ間)に入力される。
On the other hand, the voltage generator X21 generates a reference voltage (Vref) from the current supplied from the
負荷Lが地絡すると、出力電流(Iout)が増大する結果、電流検出抵抗Rsでの電圧降下も増加する。保護用トランジスタQ21のベース−エミッタ間にはあらかじめ基準電圧(Vref)が入力されており、この基準電圧(Vref)は、過電流検出電圧(ΔVrs)との加算時に上記ベース−エミッタ間電圧が保護用トランジスタQ21の閾値電圧(Vbe1)以上となる値に設定される。 When the load L is grounded, the output current (Iout) increases, and as a result, the voltage drop at the current detection resistor Rs also increases. A reference voltage (Vref) is input in advance between the base and emitter of the protection transistor Q21. The reference voltage (Vref) is protected by the base-emitter voltage when added to the overcurrent detection voltage (ΔVrs). Is set to a value equal to or higher than the threshold voltage (Vbe1) of the transistor Q21.
したがって、電流検出抵抗Rsにおける電圧降下が所定の過電流検出電圧(ΔVrs)にまで増加すると、電圧発生部X21における基準電圧(Vref)と電流検出抵抗Rsにおける電圧降下分との加算値が保護用トランジスタQ21の閾値電圧(Vbe1)に達する。その結果、保護用トランジスタQ21がオン状態に切り替わり、メインスイッチM21のゲート電位が制御ライン22を介して電流供給ライン21へ放電されることで、メインスイッチM21がオフ状態に切り替えられる。これにより、電源10から負荷Lへ供給される電流値が制限されるため、負荷Lを過電流から保護することが可能となる。
Therefore, when the voltage drop in the current detection resistor Rs increases to a predetermined overcurrent detection voltage (ΔVrs), the added value of the reference voltage (Vref) in the voltage generator X21 and the voltage drop in the current detection resistor Rs is for protection. The threshold voltage (Vbe1) of transistor Q21 is reached. As a result, the protection transistor Q21 is turned on, and the gate potential of the main switch M21 is discharged to the
負荷Lの地絡が解消した場合、電源10から負荷Lへ供給される電流の大きさは通常時の所定量に減少し、したがって電流検出抵抗Rsにおける電圧降下分も減少する。その結果、保護用トランジスタQ21がオフ状態となり、メインスイッチM21が再びオン状態に切り替えられる。これにより、過電流保護回路201を電流出力停止(制限)モードから通常の電流出力動作モードへ自動的に復帰させることができる。
When the ground fault of the load L is eliminated, the magnitude of the current supplied from the
本実施形態の過電流保護回路201においても第1の実施形態と同様の作用効果を得ることができ、電流検出抵抗Rsの抵抗値を比較例の過電流保護回路1(図2参照)よりも小さくすることができる。これにより、過電流保護機能が働くときの電流検出抵抗Rsの発熱量の低減を図ることができる。
In the
<第7の実施形態>
図14は、本発明の第7の実施形態に係る過電流保護回路を示す回路図である。以下、第6の実施形態と異なる構成について主に説明し、第6の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Seventh Embodiment>
FIG. 14 is a circuit diagram showing an overcurrent protection circuit according to the seventh embodiment of the present invention. Hereinafter, the configuration different from the sixth embodiment will be mainly described, and the same configuration as the sixth embodiment will be denoted by the same reference numeral, and the description thereof will be omitted or simplified.
本実施形態の過電流保護回路202は、電圧発生部X22の構成が第6の実施形態と異なる。本実施形態において電圧発生部X22の基準電圧発生源VSは、電圧発生用トランジスタQ22と直列に接続された抵抗R4(第4の抵抗素子)をさらに有する。本実施形態では、抵抗R4は、電圧発生用トランジスタQ22と抵抗R3との間に接続されるが、これに限られず、電圧発生用トランジスタQ22のエミッタ側に接続されてもよい。
The
本実施形態の過電流保護回路202においても、上述の第6の実施形態と同様の作用効果を得ることができる。また、本実施形態によれば、基準電圧発生源VSが抵抗R4を有しているため、図4を参照して説明した第2の実施形態と同様に、抵抗R4の値を調整することで電圧発生部X22の所望とする回路特性を得ることができる。
Also in the
<第8の実施形態>
図15は、本発明の第8の実施形態に係る過電流保護回路を示す回路図である。以下、第7の実施形態と異なる構成について主に説明し、第7の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Eighth Embodiment>
FIG. 15 is a circuit diagram showing an overcurrent protection circuit according to the eighth embodiment of the present invention. Hereinafter, the configuration different from the seventh embodiment will be mainly described, and the same configuration as the seventh embodiment will be denoted by the same reference numeral, and the description thereof will be omitted or simplified.
本実施形態の過電流保護回路203は、電圧発生部X23の構成が第7の実施形態と異なる。本実施形態の電圧発生部X23は、切替スイッチM22(第2のスイッチ)を含む切替回路部SCをさらに有する。そして、過電流保護回路203はさらに、スタンバイポート13をさらに有する。
The
切替スイッチM22は、補助電源20と抵抗R3との間の接続を遮断可能なスイッチング素子で構成される。本実施形態において切替スイッチM22は、スタンバイポート13に接続されるゲートと、補助電源20に接続されるソースと、抵抗R3に接続されるドレインとを有するP型のMOSFETで構成される。
スタンバイポート13は、切替スイッチM22をオンオフ制御することが可能なスタンバイ信号が入力可能に構成される。The changeover switch M22 is formed of a switching element that can cut off the connection between the
The
本実施形態の過電流保護回路203は、入力ポート12及びスタンバイポート13へ入力される外部信号の電位を調整することにより、待機状態モードと、電流出力動作モードと、電流出力停止モードとを切り替えることが可能に構成される。入力信号及びスタンバイ信号と電流出力との関係を表4に示す。
The
待機状態モードでは、入力ポート12へ入力される信号(I信号)はメインスイッチM21をオフにさせる電位に調整され、スタンバイポート13へ入力される信号(Standby信号)は切替スイッチM22をオフにして補助電源20から電圧発生部X23へ流れる電流を制限する電位に調整される。このモードでは、出力ポート11から出力される電源電流がメインスイッチM21によって制限され、抵抗R3の暗電流も抑制される。このため、機器の非動作時等において補助電源20の電流消費を最小限に抑えることができる。
In the standby mode, the signal (I signal) input to the
電流出力動作モードでは、入力ポート12へ入力される信号(I信号)がメインスイッチM21をオンにさせる電位に調整され、スタンバイポート13へ入力される信号(Standby信号)は切替スイッチM22をオンにさせる電位に調整される。このモードでは、機器の動作時において過電流保護回路203は有効となり、地絡の発生時においては電圧発生部X23の動作によりメインスイッチM21がオフ状態に切り替わることで、適正な過電流保護機能が得られる。
In the current output operation mode, the signal (I signal) input to the
電流出力停止モードでは、入力ポート12へ入力される信号(I信号)がメインスイッチM21をオフにさせる電位に調整され、スタンバイポート13へ入力される信号(Standby信号)は切替スイッチM22をオンにさせる電位に調整される。このモードでは、例えば、地絡以外の他の理由で機器の動作を停止させたい場合に入力ポート12からの入力信号によってメインスイッチM21をオフ状態に遷移させて負荷への電流供給を制限する場合に適用される。
In the current output stop mode, the signal (I signal) input to the
以上のように本実施形態によれば、第7の実施形態と同様の作用効果を得ることができるとともに、過電流保護回路203が外部の制御回路に接続されることで、通常モード(電流出力動作モード)以外の他の動作モードを実行することが可能となる。
As described above, according to the present embodiment, the same operational effects as those of the seventh embodiment can be obtained, and the normal mode (current output) can be obtained by connecting the
切替スイッチM22は、FETで構成される場合に限られず、バイポーラトランジスタ、フォトカラ、フォトMOS等のスイッチング素子で構成されてもよい。あるいは、切替スイッチM22は、CPUで制御しやすいスイッチ素子であれば、メカニカルなリレーで構成されてもよい。 The change-over switch M22 is not limited to being configured by an FET, and may be configured by a switching element such as a bipolar transistor, a photo color, or a photo MOS. Alternatively, the changeover switch M22 may be configured by a mechanical relay as long as it is a switch element that can be easily controlled by the CPU.
<第9の実施形態>
図16は、本発明の第9の実施形態に係る過電流保護回路を示す回路図である。以下、第8の実施形態と異なる構成について主に説明し、第8の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Ninth Embodiment>
FIG. 16 is a circuit diagram showing an overcurrent protection circuit according to the ninth embodiment of the present invention. Hereinafter, configurations different from those of the eighth embodiment will be mainly described, and configurations similar to those of the eighth embodiment will be denoted by the same reference numerals, and description thereof will be omitted or simplified.
本実施形態の過電流保護回路204においては、入力ポート12の設置が省略され、スタンバイポート13に入力ポート12の機能が付加されている点で、第8の実施形態と異なる。図16の回路例では、スタンバイポート13に切替スイッチM22をオフにさせるスタンバイ信号は、メインスイッチM21をオフにさせる入力信号を兼ねる。これにより、メインスイッチM21及び切替スイッチM22を切替制御するための外部の制御回路の構成を簡素化することができる。
The
本実施形態における電圧発生部X24の切替回路部SCは、抵抗R5(第5の抵抗素子)をさらに有する。抵抗R5は、制御ライン22と切替スイッチM22のソースとの間に接続される。抵抗R5は、メインスイッチM21のゲートに入力される切替スイッチM22からの出力電流を適宜の値に調整するためのものである。
The switching circuit SC of the voltage generator X24 in the present embodiment further includes a resistor R5 (fifth resistor element). The resistor R5 is connected between the
スタンバイポート13へ切替スイッチM22をオンにする電位が入力されると、メインスイッチM21がオンになる電流出力動作モードに切り替えられる。これにより、出力ポート11を介して電源10から負荷へ所定の値の電流が供給される。
When a potential for turning on the changeover switch M22 is input to the
本実施形態の過電流保護回路204は、さらに、第1及び第2のインピーダンス素子Z1、Z2と抵抗R7(第7の抵抗素子)を有する点で、第8の実施形態と異なる。第1のインピーダンス素子Z1は、メインスイッチM21のソースとゲートとの間に接続される。第2のインピーダンス素子Z2は、切替スイッチM22のゲートとソースとの間に接続される。抵抗R7は、保護用トランジスタQ21のコレクタとメインスイッチM21のゲートとの間に接続される。
The
第1及び第2のインピーダンス素子Z1,Z2は、抵抗素子、容量素子、整流素子等の2以上の受動素子を適宜組み合わせた並列回路で構成される。第1及び第2のインピーダンス素子Z1,Z2は、メインスイッチM21及び切替スイッチM22を外来ノイズや使用環境の負荷から守るために設けられる。特に、第1のインピーダンス素子Z1及び抵抗R7により、メインスイッチM21をオフ状態に切り替えた際の電流供給ライン21に生じるサージを吸収することができる時定数が設定される。これにより、過電流検出時においてメインスイッチM21をサージ電流から保護することができる。
The first and second impedance elements Z1 and Z2 are configured by a parallel circuit in which two or more passive elements such as a resistance element, a capacitance element, and a rectifying element are appropriately combined. The first and second impedance elements Z1 and Z2 are provided in order to protect the main switch M21 and the changeover switch M22 from external noise and load of the use environment. In particular, the first impedance element Z1 and the resistor R7 set a time constant that can absorb a surge generated in the
<第10の実施形態>
図17は、本発明の第10の実施形態に係る過電流保護回路を示す回路図である。以下、第6の実施形態と異なる構成について主に説明し、第6の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Tenth Embodiment>
FIG. 17 is a circuit diagram showing an overcurrent protection circuit according to the tenth embodiment of the present invention. Hereinafter, the configuration different from the sixth embodiment will be mainly described, and the same configuration as the sixth embodiment will be denoted by the same reference numeral, and the description thereof will be omitted or simplified.
本実施形態の過電流保護回路301は、メインスイッチM31がIGBT(絶縁ゲート型バイポーラトランジスタ)で構成されている点で、第6の実施形態と異なる。
The
すなわち、メインスイッチM31は、電源10と電流検出抵抗Rsとの間に接続され、制御ライン22を介して保護用トランジスタQ21のコレクタと接続されるゲートと、電流検出抵抗Rsに接続されるエミッタと、電源10に接続されるコレクタとを有するN型のIGBTで構成される。
That is, the main switch M31 is connected between the
メインスイッチM31は、保護用トランジスタQ21によって、電源10から負荷Lへ電流を供給するオン状態と、電源10から負荷Lへ供給される電流を制限するオフ状態とを切り替え可能に構成される。
ここで、「電流を制限する」とは、第1の実施形態と同様に、負荷Lへ供給される電流を所定の電流値以下に規制することをいうが、これに限られず、負荷Lへ供給される電流を遮断する(出力電流をゼロにする)ようにメインスイッチM31が構成されてもよい。The main switch M31 is configured to be switchable between an on state in which current is supplied from the
Here, “limit the current” means that the current supplied to the load L is regulated to a predetermined current value or less as in the first embodiment, but is not limited to this, and the load L is not limited to this. The main switch M31 may be configured to cut off the supplied current (set the output current to zero).
以上のように構成される本実施形態の過電流保護回路301においても上述の第6の実施形態と同様の作用効果を得ることができる。本実施形態においてメインスイッチM31がIGBTで構成されているため、比較的大電流が流れる電流供給ラインに設けられる過電流保護回路として好適に用いることができる。
Also in the
上述の第7〜第10の実施形態についても同様に、N型MOSFETで構成されたメインスイッチM21をN型IGBTで構成されたメインスイッチM31に置き換えて過電流保護回路202〜204を構成してもよい。
Similarly, in the seventh to tenth embodiments described above, the
<第11の実施形態>
図18は、本発明の第11の実施形態に係る過電流保護回路を示す回路図である。以下、第5の実施形態と異なる構成について主に説明し、第5の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。<Eleventh embodiment>
FIG. 18 is a circuit diagram showing an overcurrent protection circuit according to the eleventh embodiment of the present invention. Hereinafter, configurations different from those of the fifth embodiment will be mainly described, and configurations similar to those of the fifth embodiment will be denoted by the same reference numerals, and description thereof will be omitted or simplified.
本実施形態の過電流保護回路106は、図11を参照して説明した第5の実施形態に係る過電流保護回路105に、監視回路MCを設置することで構成される。
The
監視回路MCは、電源10とメインスイッチM11との間に保護用トランジスタQ11に対して並列的に接続される監視用トランジスタQ13を有する。監視用トランジスタQ13は、監視ポート14と接続されるベースと、電源10に接続されるエミッタと、制御ライン22を介してメインスイッチM11のゲートに接続されるコレクタとを有するPNP型バイポーラトランジスタで構成される。
The monitoring circuit MC has a monitoring transistor Q13 connected in parallel to the protection transistor Q11 between the
監視回路MCは、メインスイッチM11からの出力電流(Iout)の大きさを監視し、これが所定の過電流に相当する電流値であることを検出したとき、監視ポート14から監視用トランジスタQ13をオン状態に切り替える入力信号が監視用トランジスタQ13のベースに入力される。これにより、メインスイッチM11がオフ状態へ切り替えられ、負荷Lを過電流から保護することができる。
The monitoring circuit MC monitors the magnitude of the output current (Iout) from the main switch M11, and turns on the monitoring transistor Q13 from the
監視用トランジスタQ13がオン状態に切り替わるタイミングは、電流検出抵抗Rsにおける過電流検出電圧の検出時に保護用トランジスタQ11がオン状態へ切り替わるタイミングと同一であってもよいし、これよりも早いタイミングであってもよい。監視回路MCを併用することにより、過電流検出時において負荷Lを過電流から速やかに保護することができる。また、第1のインピーダンス素子Z1及び抵抗R7により、過電流検出時においてメインスイッチM11をサージ電流から効果的に保護することができる。 The timing at which the monitoring transistor Q13 is turned on may be the same as or earlier than the timing at which the protection transistor Q11 is turned on when the overcurrent detection voltage is detected by the current detection resistor Rs. May be. By using the monitoring circuit MC together, the load L can be quickly protected from overcurrent when overcurrent is detected. Further, the main switch M11 can be effectively protected from the surge current when the overcurrent is detected by the first impedance element Z1 and the resistor R7.
図19に示す過電流保護回路205は、図16を参照して説明した第10の実施形態に係る過電流保護回路204に、監視回路MCを設置したものに相当する。
本例において監視回路MCは、補助電源20と負荷L(出力ポート11)との間に保護用トランジスタQ21に対して並列的に接続される監視用トランジスタQ23を有する。監視用トランジスタQ23は、監視ポート14と接続されるベースと、出力ポート11に接続されるエミッタと、補助電源20に接続されるコレクタとを有するNPN型バイポーラトランジスタで構成される。
本例においても上述と同様の作用効果を得ることができる。An
In this example, the monitoring circuit MC includes a monitoring transistor Q23 connected in parallel to the protection transistor Q21 between the
In this example as well, the same effect as described above can be obtained.
図20に示す過電流保護回路302は、図19に示した過電流保護回路205のメインスイッチが、N型IGBTで構成されたメインスイッチM31に置き換えられたものに相当する。それ以外の構成は図19の構成と同様であり、本例においても上述と同様の作用効果を得ることができる。
An
監視用トランジスタQ13,Q23は、バイポーラトランジスタで構成される場合に限られず、FET、フォトカプラ、フォトMOS等のスイッチング素子で構成されてもよい。 The monitoring transistors Q13 and Q23 are not limited to being configured with bipolar transistors, but may be configured with switching elements such as FETs, photocouplers, and photoMOSs.
<第12の実施形態>
上述の各実施形態の過電流保護回路において、保護用トランジスタQ11,Q21(以下、Q1と総称する)及び電圧発生用トランジスタQ12,Q22(以下、Q2と総称する)は、各々の閾値電圧(Vbe1、Vbe2)に温度特性を有する(例えば、約−2mV/℃)。このため、これら温度特性による両トランジスタの素子特性のバラツキを防ぐには、両トランジスタを共通のトランジスタ素子で構成するのが好ましい。<Twelfth Embodiment>
In the overcurrent protection circuit of each of the embodiments described above, the protection transistors Q11 and Q21 (hereinafter collectively referred to as Q1) and the voltage generation transistors Q12 and Q22 (hereinafter collectively referred to as Q2) have their threshold voltages (Vbe1 Vbe2) has temperature characteristics (for example, about -2 mV / ° C). For this reason, in order to prevent variations in the element characteristics of both transistors due to these temperature characteristics, it is preferable that both transistors be formed of a common transistor element.
一方、上記過電流保護回路における電圧発生部は、図1及び図12に示したように、例えば図2に示す過電流保護回路1に対して外付けされる別途の回路部品として構成することが可能である。この場合、保護用トランジスタQ1と電圧発生用トランジスタQ2とは異なるパッケージ部品で構成されることが多い。このため、両トランジスタ間において温度差が発生し易く、これが原因で、両トランジスタの閾値電圧に差異が生じ、その差異が大きくなると、過電流保護回路としての目的とする動作を確保することができなくなるおそれがある。
On the other hand, the voltage generator in the overcurrent protection circuit may be configured as a separate circuit component externally attached to the
そこで本実施形態の過電流保護回路601は、図21に示すように、保護用トランジスタQ1を内蔵する第1のパッケージ部品61と、電圧発生用トランジスタQ2を内蔵する第2のパッケージ部62と、これら2つのパッケージ部品61,62との間を熱的に接続する伝熱部材63とを備える。
Therefore, as shown in FIG. 21, the
第1のパッケージ部品61は、保護用トランジスタQ1を封止するパッケージ体610と、保護用トランジスタQ1のベース、エミッタ及びコレクタにそれぞれ接続される外部端子611〜613とを有する。
同様に、第2のパッケージ部品62は、電圧発生用トランジスタQ2を封止するパッケージ体620と、電圧発生用トランジスタQ2のベース、エミッタ及びコレクタにそれぞれ接続される外部端子621〜623とを有する。
なお、各パッケージ部品61,62の外部端子の配置は図示の例に限られず、任意の位置に変更可能である。また、同一パッケージ内の素子の端子配置を変えてもよい。The
Similarly, the
The arrangement of the external terminals of the
伝熱部材63は、典型的には、銅やアルミニウム等の伝熱性が比較的高い金属材料で構成される。伝熱部材63は、典型的には板状に形成されるが、これに限られず、箱状、棒状、メッシュ状等であってもよい。各パッケージ部品61,62と伝熱部材63との間の接続には、例えば熱伝導性接着剤が用いられるが、これに限られず、例えば二色成形法等によってパッケージ体610,620と一体的に形成されてもよい。
The
本実施形態の過電流保護回路601は、両パッケージ部品61,62が伝熱部材63によって相互に接続されているため、両パッケージ部品61,62間における温度差の発生が抑制される。これにより、保護用トランジスタQ1及び電圧発生用トランジスタQ2を共通の温度環境に維持することができるため、温度差に起因する動作バラツキが抑えられ、目的とする過電流保護動作を安定に確保することができる。
In the
一方、第1及び第2のパッケージ部品61,62は、共通の1つのパッケージ部品で構成されてもよい。例えば図22A,Bに示すパッケージ部品64は、保護用トランジスタQ1及び電圧発生用トランジスタQ2を封止するパッケージ体640と、保護用トランジスタQ1及び電圧発生用トランジスタQ2各々のベース、エミッタ及びコレクタにそれぞれ接続される外部端子611〜613,621〜623とを有する。
On the other hand, the first and
上記構成によれば、保護用トランジスタQ1及び電圧発生用トランジスタQ2が共通のパッケージ体640に収容されているため、保護用トランジスタQ1及び電圧発生用トランジスタQ2の温度差の発生を極力阻止することができる。また、パッケージ本体64に温度分布が生じ得るような場合、図22Bに示すように、パッケージ本体64の表面を銅板や銅箔等で構成された伝熱部材65で被覆することで、パッケージ本体64での温度分布の発生を抑えることができる。
According to the above configuration, since the protection transistor Q1 and the voltage generation transistor Q2 are accommodated in the
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。 As mentioned above, although embodiment of this invention was described, this invention is not limited only to the above-mentioned embodiment, Of course, a various change can be added.
例えば以上の第2〜5、7〜9及び11の実施形態では、電圧発生部における抵抗R4が電圧発生用トランジスタQ12,Q22と抵抗R3との間に接続されたが、これに限られない。例えば図23に示す電圧発生部X16のように、電圧発生用トランジスタQ12が抵抗R4と抵抗R3との間に接続されてもよい。この構成は、図24及び図25を参照して後述する回路例についても同様に適用可能である。 For example, in the second to fifth, seventh to ninth, and eleventh embodiments described above, the resistor R4 in the voltage generating unit is connected between the voltage generating transistors Q12 and Q22 and the resistor R3, but the present invention is not limited to this. For example, a voltage generating transistor Q12 may be connected between the resistor R4 and the resistor R3 as in the voltage generating unit X16 shown in FIG. This configuration can be similarly applied to circuit examples described later with reference to FIGS.
基準電圧発生源VSを構成する電圧発生用トランジスタQ12は、PNP型のバイポーラトランジスタで構成される例に限られない。例えば図24に示す電圧発生部X17のように、電圧発生用トランジスタQ14がNPN型のバイポーラトランジスタで構成されてもよい。この場合も、電圧発生用トランジスタQ14は、保護用トランジスタQ11と同一の閾値電圧を有するとともに、ベース−コレクタ間が接続(ダイオード接続)されることで整流素子として構成される。これにより、上述の各実施形態と同様の作用効果を得ることができる。
同様に、NPN型バイポーラトランジスタで構成される電圧発生用トランジスタQ22(例えば図12参照)は、PNP型バイポーラトランジスタで構成されてもよい。The voltage generating transistor Q12 constituting the reference voltage generating source VS is not limited to an example constituted by a PNP bipolar transistor. For example, as in the voltage generation unit X17 shown in FIG. 24, the voltage generation transistor Q14 may be formed of an NPN bipolar transistor. Also in this case, the voltage generation transistor Q14 has the same threshold voltage as that of the protection transistor Q11, and is configured as a rectifying element by connecting the base and the collector (diode connection). Thereby, the same effect as each above-mentioned embodiment can be acquired.
Similarly, the voltage generating transistor Q22 (see, for example, FIG. 12) configured by an NPN bipolar transistor may be configured by a PNP bipolar transistor.
基準電圧発生源VSを構成する整流素子は、トランジスタに限られない。例えば図25に示す電圧発生部X18のように、基準電圧発生源VSを構成する整流素子は、ダイオードD1で構成されてもよい。ダイオードは、第1のトランジスタQ1の閾値電圧(Vbe)と同等の動作電圧(Vf)を有し、電流供給ライン21(電流検出抵抗Rs)から抵抗R4に向かう電流の流れが順方向となるように接続される。このような構成によっても、上述の各実施形態と同様の作用効果を得ることができる。 The rectifying element constituting the reference voltage generation source VS is not limited to a transistor. For example, like the voltage generation unit X18 shown in FIG. 25, the rectifying element that configures the reference voltage generation source VS may be configured by a diode D1. The diode has an operating voltage (Vf) equivalent to the threshold voltage (Vbe) of the first transistor Q1, so that the current flow from the current supply line 21 (current detection resistor Rs) to the resistor R4 is in the forward direction. Connected to. Even with such a configuration, it is possible to obtain the same effects as those of the above-described embodiments.
以上の各実施形態では、メインスイッチM1,M2としてP型のMOSFETあるいはN型のMOSFETで構成されたが、各メインスイッチが相補型のMOSFET(CMOS:Complementary MOS)に置き換えられてもよい。また、各メインスイッチを相補型のMOSFETに置き換えるとともに、高電位(電源端子)側を低電位(グランド端子)側に、低電位(グランド端子)側を高電位(電源端子)側に置き換えることで、同様の機能をもつ過電流保護回路を実現してもよい。 In each of the above embodiments, the main switches M1 and M2 are configured by P-type MOSFETs or N-type MOSFETs. However, each main switch may be replaced by a complementary MOSFET (CMOS: Complementary MOS). Also, by replacing each main switch with a complementary MOSFET, the high potential (power supply terminal) side is replaced with a low potential (ground terminal) side, and the low potential (ground terminal) side is replaced with a high potential (power supply terminal) side. An overcurrent protection circuit having a similar function may be realized.
さらに以上の各実施形態では、メインスイッチが負荷Lに対して電源20側に設置されるハイサイド駆動方式の過電流保護回路を例に挙げて説明したが、これに限られず、メインスイッチが負荷Lに対してグランド側に設置されるローサイド駆動方式の過電流保護回路にも本発明は適用可能である。
この場合、図26に示す過電流保護回路107のように、メインスイッチM3は、N型のMOSFETで構成される。保護用トランジスタQ31は、NPN型のバイポーラトランジスタで構成され、電圧発生部X19における電圧発生用トランジスタQ32もまた、NPN型のバイポーラトランジスタで構成される。Further, in each of the above-described embodiments, the high-side drive type overcurrent protection circuit in which the main switch is installed on the
In this case, like the
過電流保護回路107において、メインスイッチM3及び電流検出抵抗Rsは、負荷Lとグランド端子(GND)との間の直列に接続され、メインスイッチM3は負荷Lと電流検出抵抗Rsとの間に接続される。
保護用トランジスタQ31は、前記電流検出抵抗Rsと並列に接続され、電流供給ライン21に接続されるエミッタとメインスイッチM3のゲートに接続されるコレクタとを有し、負荷Lへの過電流を制限するオフ状態へメインスイッチM3を切り替えることが可能に構成される。
電圧発生部X19は、保護用トランジスタQ31のベースに接続され、保護用トランジスタQ31がオン状態に切り替わる閾値電圧(Vbe1)より小さい基準電圧(Vref)を発生する。本例において、電圧発生部X19は、図16を参照して説明した第9の実施形態における電圧発生部X24と同様な構成を有し、補助電源20から供給される電流から標準電圧(Vbe2)を発生させる電圧発生用トランジスタQ32を含む。
その他の構成については、図16と同様であるため、その詳細な説明は省略する。
このような構成においても、上述の各実施形態と同様の作用効果を得ることができる。In the
The protection transistor Q31 is connected in parallel with the current detection resistor Rs, has an emitter connected to the
The voltage generator X19 is connected to the base of the protection transistor Q31 and generates a reference voltage (Vref) that is smaller than the threshold voltage (Vbe1) at which the protection transistor Q31 switches to the on state. In this example, the voltage generation unit X19 has the same configuration as the voltage generation unit X24 in the ninth embodiment described with reference to FIG. Includes a voltage generating transistor Q32.
Other configurations are the same as those in FIG. 16, and thus detailed description thereof is omitted.
Even in such a configuration, it is possible to obtain the same effects as those of the above-described embodiments.
Claims (20)
前記電流検出抵抗と並列に接続され、前記電流供給ラインに接続されるエミッタと前記第1のスイッチのゲートに接続されるコレクタとを有し、前記負荷への過電流を制限するオフ状態へ前記第1のスイッチを切り替えることが可能な保護用トランジスタと、
前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する電圧発生部と
を具備し、
前記電圧発生部は、前記閾値電圧以上の第1の電圧を発生する基準電圧発生源と、前記第1の電圧を前記基準電圧に相当する第2の電圧に分圧する分圧回路部とを有する
過電流保護回路。 A first switch configured by a field effect transistor or an insulated gate bipolar transistor; and a current detection resistor for detecting an overcurrent to the load, and supplying a current from the first current supply source to the load. A current supply line;
An emitter connected in parallel with the current sensing resistor, connected to the current supply line, and a collector connected to the gate of the first switch, to the off state for limiting overcurrent to the load; A protective transistor capable of switching the first switch;
A voltage generation unit connected to a base of the protection transistor and generating a reference voltage lower than a threshold voltage at which the protection transistor switches to an on state,
The voltage generation unit includes a reference voltage generation source that generates a first voltage that is equal to or higher than the threshold voltage, and a voltage dividing circuit unit that divides the first voltage into a second voltage corresponding to the reference voltage. Overcurrent protection circuit.
前記第1のスイッチは、前記電流検出抵抗と前記負荷との間に接続されたP型電界効果型トランジスタで構成され、
前記基準電圧発生源は、前記電流検出抵抗の出力端とグランド端子との間に接続され、
前記保護用トランジスタは、前記第1の電流供給源に接続されるエミッタと、前記第1のスイッチのゲートに接続されるコレクタと、前記分圧回路部に接続されるベースとを有するPNP型バイポーラトランジスタで構成される
過電流保護回路。 The overcurrent protection circuit according to claim 1,
The first switch includes a P-type field effect transistor connected between the current detection resistor and the load.
The reference voltage generation source is connected between an output terminal of the current detection resistor and a ground terminal,
The protection transistor includes a PNP bipolar having an emitter connected to the first current supply source, a collector connected to the gate of the first switch, and a base connected to the voltage dividing circuit section. Overcurrent protection circuit composed of transistors.
前記分圧回路部は、
前記電流検出抵抗の出力端と前記グランド端子との間に接続された第1の抵抗素子と、
前記第1の抵抗素子と前記グランド端子との間に接続され、前記電流検出抵抗よりも大きな抵抗値を有する第2の抵抗素子とを有する
過電流保護回路。 The overcurrent protection circuit according to claim 2,
The voltage dividing circuit section is
A first resistance element connected between the output terminal of the current detection resistor and the ground terminal;
An overcurrent protection circuit comprising: a second resistance element connected between the first resistance element and the ground terminal and having a resistance value larger than the current detection resistance.
前記基準電圧発生源は、前記電流検出抵抗の出力端と前記グランド端子との間に前記第1の抵抗素子及び前記第2の抵抗素子と並列的に接続された整流素子を含み、
前記電圧発生部は、前記第2の抵抗素子と前記グランド端子との間に接続された第3の抵抗素子をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 3,
The reference voltage generation source includes a rectifier element connected in parallel with the first resistor element and the second resistor element between an output terminal of the current detection resistor and the ground terminal,
The voltage generation unit further includes a third resistance element connected between the second resistance element and the ground terminal.
前記基準電圧発生源は、前記整流素子と直列に接続された第4の抵抗素子をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 4,
The reference voltage generation source further includes a fourth resistance element connected in series with the rectifying element.
前記電圧発生部は、前記第3の抵抗素子と前記グランド端子との間の接続を遮断可能な第2のスイッチを含む切替回路部をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 4,
The voltage generation unit further includes a switching circuit unit including a second switch that can cut off a connection between the third resistance element and the ground terminal.
前記第2のスイッチは、電界効果型トランジスタで構成され、
前記切替回路部は、前記第1のスイッチのゲートと前記第2のスイッチのソースとの間に接続された第5の抵抗素子をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 6,
The second switch includes a field effect transistor,
The switching circuit unit further includes a fifth resistance element connected between a gate of the first switch and a source of the second switch.
前記第5の抵抗素子は、前記第3の抵抗素子よりも大きな抵抗値を有する
過電流保護回路。 The overcurrent protection circuit according to claim 7,
The fifth resistance element has a larger resistance value than the third resistance element.
前記第1のスイッチのソースとゲートとの間に接続されたインピーダンス素子をさらに具備する
過電流保護回路。 The overcurrent protection circuit according to claim 2,
An overcurrent protection circuit, further comprising an impedance element connected between a source and a gate of the first switch.
前記整流素子は、前記保護用トランジスタの閾値電圧と実質的に同一の閾値電圧を有する、ダイオード接続されたバイポーラトランジスタで構成される
過電流保護回路。 The overcurrent protection circuit according to claim 4,
The rectifying element is formed of a diode-connected bipolar transistor having a threshold voltage substantially the same as the threshold voltage of the protection transistor.
前記整流素子は、前記保護用トランジスタの閾値電圧と実質的に同一の動作電圧を有するダイオードで構成される
過電流保護回路。 The overcurrent protection circuit according to claim 4,
The rectifying element is configured by a diode having an operating voltage substantially the same as a threshold voltage of the protection transistor.
前記第1のスイッチは、前記第1の電流供給源と前記電流検出抵抗との間に接続されたN型電界効果トランジスタで構成され、
前記基準電圧発生源は、第2の電流供給源と前記電流検出抵抗の入力端との間に接続され、
前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記第1のスイッチのゲートに接続されるコレクタと、前記分圧回路部に接続されるベースとを有するNPN型バイポーラトランジスタで構成される
過電流保護回路。 The overcurrent protection circuit according to claim 1,
The first switch includes an N-type field effect transistor connected between the first current supply source and the current detection resistor,
The reference voltage generation source is connected between a second current supply source and an input terminal of the current detection resistor,
The protection transistor includes an emitter connected to the output terminal of the current detection resistor, a collector connected to the gate of the first switch, and a base connected to the voltage dividing circuit section. Overcurrent protection circuit composed of transistors.
前記分圧回路部は、
前記第2の電流供給源と前記電流検出抵抗の入力端との間に接続された第1の抵抗素子と、
前記第1の抵抗素子と前記第2の電流供給源との間に接続され、前記電流検出抵抗よりも大きな抵抗値を有する第2の抵抗素子とを有する
過電流保護回路。 The overcurrent protection circuit according to claim 12,
The voltage dividing circuit section is
A first resistance element connected between the second current supply source and an input end of the current detection resistor;
An overcurrent protection circuit comprising: a second resistance element connected between the first resistance element and the second current supply source and having a resistance value larger than the current detection resistance.
前記基準電圧発生源は、前記第2の電流供給源と前記電流検出抵抗の入力端との間に前記第1の抵抗素子及び前記第2の抵抗素子と並列的に接続された整流素子を含み、
前記電圧発生部は、前記第2の電流供給源と前記第2の抵抗素子との間に接続された第3の抵抗素子をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 13,
The reference voltage generation source includes a rectifying element connected in parallel with the first resistance element and the second resistance element between the second current supply source and an input terminal of the current detection resistor. ,
The voltage generation unit further includes a third resistance element connected between the second current supply source and the second resistance element.
前記電圧発生部は、前記第2の電流供給源と前記第3の抵抗素子との間の接続を遮断可能な第2のスイッチを含む切替回路部をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 14,
The voltage generation unit further includes a switching circuit unit including a second switch capable of disconnecting a connection between the second current supply source and the third resistance element.
前記第1のスイッチは、前記負荷と前記電流検出抵抗との間に接続されたN型電界効果トランジスタで構成され、
前記電流検出抵抗は、前記負荷とグランド端子との間に接続され、
前記基準電圧発生源は、第2の電流供給源と前記電流検出抵抗の入力端との間に接続され、
前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記第1のスイッチのゲートに接続されるコレクタと、前記分圧回路部に接続されるベースとを有するNPN型バイポーラトランジスタで構成される
過電流保護回路。 The overcurrent protection circuit according to claim 1,
The first switch includes an N-type field effect transistor connected between the load and the current detection resistor,
The current detection resistor is connected between the load and the ground terminal,
The reference voltage generation source is connected between a second current supply source and an input terminal of the current detection resistor,
The protection transistor includes an emitter connected to the output terminal of the current detection resistor, a collector connected to the gate of the first switch, and a base connected to the voltage dividing circuit section. Overcurrent protection circuit composed of transistors.
前記分圧回路部は、
前記第2の電流供給源と前記電流検出抵抗の入力端との間に接続された第1の抵抗素子と、
前記第1の抵抗素子と前記第2の電流供給源との間に接続され、前記電流検出抵抗よりも大きな抵抗値を有する第2の抵抗素子とを有する
過電流保護回路。 The overcurrent protection circuit according to claim 16,
The voltage dividing circuit section is
A first resistance element connected between the second current supply source and an input end of the current detection resistor;
An overcurrent protection circuit comprising: a second resistance element connected between the first resistance element and the second current supply source and having a resistance value larger than the current detection resistance.
前記基準電圧発生源は、前記第2の電流供給源と前記電流検出抵抗の入力端との間に前記第1の抵抗素子及び前記第2の抵抗素子と並列的に接続された整流素子を含み、
前記電圧発生部は、前記第2の電流供給源と前記整流素子との間に接続された第3の抵抗素子をさらに有し、
前記基準電圧発生源は、前記整流素子と直列に接続された第4の抵抗素子をさらに有する
過電流保護回路。 The overcurrent protection circuit according to claim 17,
The reference voltage generation source includes a rectifying element connected in parallel with the first resistance element and the second resistance element between the second current supply source and an input terminal of the current detection resistor. ,
The voltage generation unit further includes a third resistance element connected between the second current supply source and the rectifying element,
The reference voltage generation source further includes a fourth resistance element connected in series with the rectifying element.
前記電流検出抵抗と並列に接続され、前記電流供給ラインに接続されるエミッタと前記第1のスイッチのゲートに接続されるコレクタとを有し、前記負荷への過電流を制限するオフ状態へ前記第1のスイッチを切り替えることが可能な保護用トランジスタと、
前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する電圧発生部と、
前記保護用トランジスタと前記電圧発生部との間を熱的に接続する伝熱部材と
を具備する過電流保護回路。 A first switch configured by a field effect transistor or an insulated gate bipolar transistor; and a current detection resistor for detecting an overcurrent to the load, and supplying a current from the first current supply source to the load. A current supply line;
An emitter connected in parallel with the current sensing resistor, connected to the current supply line, and a collector connected to the gate of the first switch, to the off state for limiting overcurrent to the load; A protective transistor capable of switching the first switch;
A voltage generator that is connected to a base of the protection transistor and generates a reference voltage lower than a threshold voltage at which the protection transistor switches to an on state;
An overcurrent protection circuit comprising: a heat transfer member that thermally connects the protection transistor and the voltage generator.
前記保護用トランジスタおよび前記電圧発生部を共通に封止するパッケージ体をさらに具備する
過電流保護回路。 The overcurrent protection circuit according to any one of claims 1 to 19,
An overcurrent protection circuit, further comprising a package body that seals the protection transistor and the voltage generator in common.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017173769 | 2017-09-11 | ||
JP2017173769 | 2017-09-11 | ||
PCT/JP2018/026561 WO2019049512A1 (en) | 2017-09-11 | 2018-07-13 | Overcurrent protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6488432B1 true JP6488432B1 (en) | 2019-03-20 |
JPWO2019049512A1 JPWO2019049512A1 (en) | 2019-11-07 |
Family
ID=65633943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018555550A Active JP6488432B1 (en) | 2017-09-11 | 2018-07-13 | Overcurrent protection circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6488432B1 (en) |
WO (1) | WO2019049512A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102219433B1 (en) * | 2019-11-26 | 2021-02-24 | 현대모비스 주식회사 | Over current detection circuit for power semiconductor |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7264696B2 (en) * | 2019-04-01 | 2023-04-25 | Kyb株式会社 | Overcurrent protection circuit |
GB2588215A (en) * | 2019-10-16 | 2021-04-21 | Continental Automotive Romania Srl | An overcurrent protecting circuit |
CN114440998B (en) * | 2021-12-20 | 2024-07-23 | 重庆川仪自动化股份有限公司 | Fluid mass flow measuring circuit and fluid mass flow meter |
CN116865203B (en) * | 2023-06-01 | 2024-05-07 | 湖南恩智测控技术有限公司 | Electronic load overcurrent protection method, electronic load and computer readable storage medium |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012157088A (en) * | 2011-01-21 | 2012-08-16 | Rinnai Corp | Overcurrent protection device |
-
2018
- 2018-07-13 WO PCT/JP2018/026561 patent/WO2019049512A1/en active Application Filing
- 2018-07-13 JP JP2018555550A patent/JP6488432B1/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012157088A (en) * | 2011-01-21 | 2012-08-16 | Rinnai Corp | Overcurrent protection device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102219433B1 (en) * | 2019-11-26 | 2021-02-24 | 현대모비스 주식회사 | Over current detection circuit for power semiconductor |
Also Published As
Publication number | Publication date |
---|---|
WO2019049512A1 (en) | 2019-03-14 |
JPWO2019049512A1 (en) | 2019-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6488432B1 (en) | Overcurrent protection circuit | |
JP7069283B2 (en) | Overcurrent protection device | |
US8502513B2 (en) | Voltage regulator | |
US7852054B2 (en) | Low dropout regulator and the over current protection circuit thereof | |
US7511978B2 (en) | System and method for providing switching to power regulators | |
JP2007228180A (en) | Power supply control apparatus | |
US8063624B2 (en) | High side high voltage switch with over current and over voltage protection | |
JP2006054997A (en) | Starting circuit for applying starting voltage to application circuit | |
US8237420B2 (en) | Inrush current suppressing circuit and electronic device using the same | |
JP7120845B2 (en) | Overcurrent protection circuit | |
JP4947897B2 (en) | Power supply configuration of protected dual voltage microelectronic circuit | |
WO2017061192A1 (en) | Power receiving device | |
JP6852471B2 (en) | Inrush current suppression circuit and power supply circuit | |
US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
US20230246640A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
JP4820257B2 (en) | Boost converter | |
US20030067340A1 (en) | Semiconductor integrated circuit | |
US7301745B2 (en) | Temperature dependent switching circuit | |
JP7264696B2 (en) | Overcurrent protection circuit | |
JP5752496B2 (en) | Constant voltage power supply | |
US20160126238A1 (en) | Power source circuit, electronic circuit, and integrated circuit | |
JP2005312099A (en) | Intelligent power device and its load short circuit protection method | |
JP2002368593A (en) | Semiconductor circuit | |
JP6758221B2 (en) | Switching circuit | |
JP6863571B2 (en) | Output driver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181022 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181022 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6488432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |