JP6485152B2 - Multi-CPU system and CPU upgrade method - Google Patents

Multi-CPU system and CPU upgrade method Download PDF

Info

Publication number
JP6485152B2
JP6485152B2 JP2015060927A JP2015060927A JP6485152B2 JP 6485152 B2 JP6485152 B2 JP 6485152B2 JP 2015060927 A JP2015060927 A JP 2015060927A JP 2015060927 A JP2015060927 A JP 2015060927A JP 6485152 B2 JP6485152 B2 JP 6485152B2
Authority
JP
Japan
Prior art keywords
cpu
firmware
identification information
upgrade
acquisition unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015060927A
Other languages
Japanese (ja)
Other versions
JP2016181117A (en
Inventor
幸治 関
幸治 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015060927A priority Critical patent/JP6485152B2/en
Priority to CN201610171942.5A priority patent/CN106020855B/en
Publication of JP2016181117A publication Critical patent/JP2016181117A/en
Application granted granted Critical
Publication of JP6485152B2 publication Critical patent/JP6485152B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Description

本発明は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を複数具備するマルチＣＰＵシステム及びＣＰＵのアップグレード方法に関する。   The present invention relates to a multi-CPU system including a plurality of CPUs (Central Processing Units) and a CPU upgrade method.

４０Ｇｂｐｓ、１００Ｇｂｐｓのアプリケーションを実現するホットプラガブル光トランシーバの形状を規定する目的で策定されたＣＦＰ（Ｃ Ｆｏｒｍ−ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅ）の業界合意ＭＳＡ（Ｍｕｌｔｉ Ｓｏｕｒｃｅ Ａｇｒｅｅｍｅｎｔ）において、オンライン・アップグレードの方法はオプション機能として規定されている。すなわち、１つのＣＰＵに対して、このＣＰＵで動作するファームウェア（ＣＰＵのファームウェア）を、１つの不揮発メモリ内に２面管理しながらオンライン・アップグレードする方法は、当業者によって広く知られるところである。   In the industry agreement MSA (Multi Source Agreement) of CFP (C Form-factor Pluggable) formulated for the purpose of defining the shape of hot-pluggable optical transceiver that realizes 40 Gbps and 100 Gbps applications, the method of online upgrade is an optional function It is prescribed. That is, a method for performing online upgrade on one CPU while managing two firmware (CPU firmware) operating on this CPU in one nonvolatile memory is widely known by those skilled in the art.

上述の方法において、図５に、２つのＣＰＵを含む、関連するマルチＣＰＵシステムの構成を示す。また、図６に、各ＣＰＵのファームウェアのオンライン・アップグレード（ＣＰＵオンライン・アップグレード）の動作を示す。図５において、ＣＰＵオンライン・アップグレードが必要な場合、外部システム１００は、ＣＰＵ４０１の新規のファームウェア８００又はＣＰＵ４１１の新規のファームウェア９００のいずれか一方若しくは両方を、バス切り替えスイッチ２００を介して、アップグレードの必要なＣＰＵに送信する。各ＣＰＵのファームウェアは、図６におけるステップＳ１０〜Ｓ８０の処理により、対応する新規のファームウェアでアップグレードされる。   In the above method, FIG. 5 shows a configuration of a related multi-CPU system including two CPUs. FIG. 6 shows an operation of online upgrade (CPU online upgrade) of firmware of each CPU. In FIG. 5, when the CPU online upgrade is necessary, the external system 100 needs to upgrade one or both of the new firmware 800 of the CPU 401 and the new firmware 900 of the CPU 411 via the bus changeover switch 200. To the correct CPU. The firmware of each CPU is upgraded with the corresponding new firmware by the processing of steps S10 to S80 in FIG.

上述の例は、ＣＰＵ数が２の場合である。アップグレードの必要なＣＰＵ数が３以上存在する場合、容易に理解されるように、ＣＰＵオンライン・アップグレードはアップグレードが必要なＣＰＵの数だけ、３以上繰り返される。すなわち、外部システムは、システム内のＣＰＵの数だけ、ＣＰＵとこのＣＰＵのファームウェアとの版数の組み合わせを管理しなければならない。   In the above example, the number of CPUs is two. If there are three or more CPUs that need to be upgraded, as will be readily understood, the CPU online upgrade is repeated three or more times as many as the number of CPUs that require an upgrade. In other words, the external system must manage the combination of the version number of the CPU and the firmware of this CPU by the number of CPUs in the system.

上述のファームウェアの版数管理を簡素化する方法として、例えば、特許文献１には、各ユニットの複数のファームウェアを１つの統合ファームウェアとし、全ユニットのバージョンアップを可能に、またバージョン管理を容易にし、バージョンアップ処理の効率化を図るシステムについて記載されている。   As a method for simplifying the above-described firmware version management, for example, Patent Document 1 discloses that a plurality of firmware of each unit is integrated into a single integrated firmware so that all units can be upgraded, and version management is facilitated. A system for improving the efficiency of version upgrade processing is described.

特開２０１１−０１５３８２号公報JP 2011-015382 A

しかしながら、上述した技術において、アップグレードされるべきＣＰＵを含んで構成されるマルチＣＰＵシステムの各ＣＰＵは、それに対応するファームウェアの版数等を管理しなければならず、ＣＰＵとそれに対応するファームウェアの版数との組み合わせを管理する負担は、ＣＰＵ数に応じて増大する。つまり、マルチＣＰＵシステムにおいては、ＣＰＵ数の増大に応じて、ＣＰＵとそれに対応するファームウェアの版数との組み合わせを管理する負担が増大するという問題がある。また、マルチＣＰＵシステムの管理の人為的過誤により、ＣＰＵが、誤ったファームウェアでアップグレードされることが想定される。その場合、誤ってアップグレードされたＣＰＵは、正常に起動できないという問題がある。   However, in the above-described technology, each CPU of the multi-CPU system configured to include the CPU to be upgraded must manage the firmware version number corresponding to the CPU and the firmware version corresponding to the CPU. The burden of managing combinations with numbers increases with the number of CPUs. In other words, in the multi-CPU system, there is a problem that the burden of managing the combination of the CPU and the corresponding firmware version increases as the number of CPUs increases. It is also assumed that the CPU is upgraded with wrong firmware due to human error in managing the multi-CPU system. In that case, there is a problem that a CPU that has been upgraded by mistake cannot be started normally.

本発明は、このような事情に鑑みてなされたもので、その目的は、マルチＣＰＵシステムにおいて、ＣＰＵとそれに対応するファームウェアの版数との組み合わせの管理の煩雑さを解消し、ＣＰＵが、誤ったファームウェアでアップグレードされることを回避することができる、マルチＣＰＵシステム及びＣＰＵのアップグレード方法を提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to eliminate the complexity of managing the combination of the CPU and the corresponding firmware version number in a multi-CPU system, and the CPU An object of the present invention is to provide a multi-CPU system and a CPU upgrade method capable of avoiding upgrading with a new firmware.

上述した課題を解決するために、本発明の一態様は、複数のＣＰＵを含んで構成され、外部システムに接続可能なマルチＣＰＵシステムにおいて、ファームウェアと当該ファームウェアを識別する識別情報を含む識別ファイルとを結合した結合ファイルを取得する取得部と、前記取得部が取得した結合ファイルに含まれる識別情報を取得する識別情報取得部と、識別情報と、動作対象のＣＰＵの指定、及び、そのＣＰＵに対して動作させる内容を表す動作情報とを記憶する記憶部と、前記外部システムから送信される前記複数のＣＰＵのうち少なくともいずれか１つに対するアップグレードの指示に基づいて、前記識別情報取得部が取得した識別情報に対応する動作情報を前記記憶部から読み出して実行する更新制御部と、を有することを特徴とする。 In order to solve the above-described problem, an aspect of the present invention is an identification file including a firmware and identification information for identifying the firmware in a multi-CPU system configured to include a plurality of CPUs and connectable to an external system. An acquisition unit for acquiring a combined file obtained by combining the identification information, an identification information acquisition unit for acquiring identification information included in the combined file acquired by the acquisition unit, identification information , designation of an operation target CPU , and the CPU Acquired by the identification information acquisition unit based on an upgrade instruction for at least one of the plurality of CPUs transmitted from the external system, and a storage unit that stores operation information representing contents to be operated on And an update control unit that reads out and executes operation information corresponding to the identified identification information from the storage unit. To.

また、本発明の一態様は、外部システムから送信されるマルチＣＰＵシステムに含まれるＣＰＵのアップグレードの指示に基づいて、取得部は、前記外部システムから送信されるファームウェアと当該ファームウェアを識別する識別情報を含む識別ファイルとを結合した結合ファイルを取得し、識別情報取得部は、前記取得部が取得した結合ファイルに結合された識別ファイルが含む識別情報を取得し、更新制御部は、識別情報と、動作対象のＣＰＵの指定、及び、そのＣＰＵに対して動作させる内容を表す動作情報とを記憶する記憶部から前記識別情報取得部が取得した識別情報に対応する動作情報読み出して実行することを特徴とする。 Further, according to one embodiment of the present invention, based on an instruction to upgrade a CPU included in a multi-CPU system transmitted from an external system, the acquisition unit can identify firmware transmitted from the external system and identification information for identifying the firmware The identification information acquisition unit acquires the identification information included in the identification file combined with the combined file acquired by the acquisition unit, and the update control unit acquires the identification information and The operation information corresponding to the identification information acquired by the identification information acquisition unit is read from the storage unit that stores the designation of the CPU to be operated and the operation information representing the contents to be operated by the CPU . Features.

以上説明したように、本発明によれば、マルチＣＰＵシステムにおいて、ＣＰＵとそれに対応するファームウェアの版数との組み合わせの管理の煩雑さを解消し、ＣＰＵが、誤ったファームウェアでアップグレードされることを回避することができる。   As described above, according to the present invention, in the multi-CPU system, the complexity of managing the combination of the CPU and the corresponding firmware version is eliminated, and the CPU is upgraded with incorrect firmware. It can be avoided.

本発明の一実施形態におけるマルチＣＰＵシステムの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the multi CPU system in one Embodiment of this invention. アップグレードＩＤ判定テーブル１００の一例を示す図である。5 is a diagram illustrating an example of an upgrade ID determination table 100. FIG. 本発明の一実施形態におけるマルチＣＰＵシステムのオンライン・アップグレードの動作を示すフローチャートである。It is a flowchart which shows the operation | movement of online upgrade of the multi CPU system in one Embodiment of this invention. 第２実施形態におけるマルチＣＰＵシステムの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the multi CPU system in 2nd Embodiment. 関連するマルチＣＰＵシステムの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of a related multi CPU system. 関連するマルチＣＰＵシステムのオンライン・アップグレードの動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the online upgrade of a related multi CPU system.

以下、本発明の一実施形態による、マルチＣＰＵシステム及びＣＰＵオンライン・アップグレード方法について図面を参照して説明する。   Hereinafter, a multi-CPU system and a CPU online upgrade method according to an embodiment of the present invention will be described with reference to the drawings.

図１は、本実施形態によるマルチＣＰＵシステムの構成を示す概略ブロック図である。図１を参照して本実施形態の構成を説明する。
外部システム１は、通信回線２により、マルチＣＰＵシステム３と接続する。マルチＣＰＵシステム３のＣＰＵオンライン・アップグレードを行う場合には、外部システム１は、ＣＰＵアップグレード命令とオンライン・アップグレード用ファイル７とを、通信回線２を介してマルチＣＰＵシステム３に送信する。 FIG. 1 is a schematic block diagram showing the configuration of the multi-CPU system according to the present embodiment. The configuration of this embodiment will be described with reference to FIG.
The external system 1 is connected to the multi CPU system 3 through the communication line 2. When performing the CPU online upgrade of the multi-CPU system 3, the external system 1 transmits the CPU upgrade command and the online upgrade file 7 to the multi-CPU system 3 via the communication line 2.

オンライン・アップグレード用ファイル７は、オンライン・アップグレード用の結合ファイルである。オンライン・アップグレード用ファイル７は、ファームウェア５と、アップグレードＩＤファイル５０１と、ファームウェア６と、アップグレードＩＤファイル６０１とを含んで構成される。ファームウェア５は、ＣＰＵ３０１をアップグレードするためのファームウェアである。アップグレードＩＤファイル５０１は、ファームウェア５の種類を表すファームウェア種別と、ファームウェア５のファイルのサイズを表すファームウェアサイズ情報とを含むファイルである。ファームウェア６は、ＣＰＵ３１１をアップグレードするためのファームウェアである。アップグレードＩＤファイル６０１は、ファームウェア６の種類を表すファームウェア種別と、ファームウェア６のファイルのサイズを表すファームウェアサイズ情報とを含むファイルである。   The online upgrade file 7 is a combined file for online upgrade. The online upgrade file 7 includes firmware 5, an upgrade ID file 501, firmware 6, and an upgrade ID file 601. Firmware 5 is firmware for upgrading the CPU 301. The upgrade ID file 501 is a file including a firmware type indicating the type of the firmware 5 and firmware size information indicating the size of the firmware 5 file. The firmware 6 is firmware for upgrading the CPU 311. The upgrade ID file 601 is a file including a firmware type indicating the type of the firmware 6 and firmware size information indicating the size of the firmware 6 file.

マルチＣＰＵシステム３は、ＣＰＵ３０１と、ＣＰＵ３０１のファームウェア３０４と、ファームウェア３０４を格納する不揮発メモリ３０２と、ＣＰＵ３０１で動作するファームウェア３０５と、ファームウェア３０５を格納する揮発メモリ３０３とを含んで構成される。ここで、ファームウェア３０５は、例えば、マルチＣＰＵシステム３を起動したときにＣＰＵ３０１が不揮発メモリ３０２からファームウェア３０４を読み出して揮発メモリ３０３に格納したものであり、実際にＣＰＵ３０１で動作するものである。
ＣＰＵ３０１は不揮発メモリ３０２及び揮発メモリ３０３と接続する。 The multi CPU system 3 includes a CPU 301, firmware 304 for the CPU 301, nonvolatile memory 302 that stores the firmware 304, firmware 305 that operates on the CPU 301, and volatile memory 303 that stores the firmware 305. Here, the firmware 305 is, for example, the one that the CPU 301 reads the firmware 304 from the nonvolatile memory 302 and stores it in the volatile memory 303 when the multi-CPU system 3 is activated, and the firmware 305 actually operates on the CPU 301.
The CPU 301 is connected to the nonvolatile memory 302 and the volatile memory 303.

また、マルチＣＰＵシステム３は、ＣＰＵ３１１と、ＣＰＵ３１１のファームウェア３１４と、ファームウェア３１４を格納する不揮発メモリ３１２と、ＣＰＵ３１１のファームウェア３１５と、ファームウェア３１５を格納する揮発メモリ３１３とを含んで構成される。ここで、ファームウェア３１５は、例えば、マルチＣＰＵシステム３を起動したときにＣＰＵ３１１が不揮発メモリ３１２からファームウェア３１４を読み出して揮発メモリ３１３に格納したものであり、実際にＣＰＵ３１１で動作するものである。
ＣＰＵ３１１は不揮発メモリ３１２及び揮発メモリ３１３と接続する。
さらに、ＣＰＵ３０１は通信回線４を介してＣＰＵ３１１と接続する。ＣＰＵ３０１は通信回線２を介して外部システム１と接続する。 The multi-CPU system 3 includes a CPU 311, firmware 314 for the CPU 311, nonvolatile memory 312 for storing the firmware 314, firmware 315 for the CPU 311, and volatile memory 313 for storing the firmware 315. Here, the firmware 315 is, for example, the one that the CPU 311 reads out the firmware 314 from the nonvolatile memory 312 and stores it in the volatile memory 313 when the multi-CPU system 3 is activated, and actually operates on the CPU 311.
The CPU 311 is connected to the nonvolatile memory 312 and the volatile memory 313.
Further, the CPU 301 is connected to the CPU 311 via the communication line 4. The CPU 301 is connected to the external system 1 via the communication line 2.

揮発メモリ３０３はアップグレードＩＤ判定テーブル１０を有する。アップグレードＩＤ判定テーブル１０については、図２で説明する。   The volatile memory 303 has an upgrade ID determination table 10. The upgrade ID determination table 10 will be described with reference to FIG.

ＣＰＵ３０１は、外部システム１からＣＰＵアップグレード命令とオンライン・アップグレード用ファイル７とを受信して、アップグレードＩＤ判定テーブル１０の予め定めるところに従い処理を行う。オンライン・アップグレードを行う場合にＣＰＵ３０１が実行する処理については、後述する。   The CPU 301 receives the CPU upgrade command and the online upgrade file 7 from the external system 1, and performs processing according to a predetermined place in the upgrade ID determination table 10. The processing executed by the CPU 301 when performing online upgrade will be described later.

図２は、本実施形態における、アップグレードＩＤ判定テーブル１０の一例を示す図である。
アップグレードＩＤ判定テーブル１０は、ファームウェア種別とファームウェア種別判定後の処理の内容とを含んで構成される。ファームウェア種別とは、ファームウェアの種類を表す情報であり、ファームウェアの種類毎に異なる種類のファームウェア種別が与えられる。ファームウェア種別のうち、ＦＷａは、ＣＰＵ３０１のファームウェアのファームウェア種別を表す。ＣＰＵ３０１のファームウェア３０４とファームウェア５には、ファームウェア種別として、ＦＷａが割り当てられている。ＦＷｂは、ＣＰＵ３１１のファームウェアのファームウェア種別を表す。ＣＰＵ３１１のファームウェア３１４とファームウェア６には、ファームウェア種別として、ＦＷｂが割り当てられている。ファームウェア種別判定後の処理は、ファームウェア種別に対応付けられた処理である。ファームウェア種別判定後の処理は、ＣＰＵ３０１によって実行される。ＣＰＵ３０１は、ファームウェア種別を取得した後に、ファームウェア種別判定後の処理を実行する。 FIG. 2 is a diagram illustrating an example of the upgrade ID determination table 10 in the present embodiment.
The upgrade ID determination table 10 includes a firmware type and details of processing after the firmware type determination. The firmware type is information indicating the type of firmware, and a different type of firmware is given for each type of firmware. Of the firmware types, FWa represents the firmware type of the CPU 301 firmware. FWa is assigned to the firmware 304 and the firmware 5 of the CPU 301 as the firmware type. FWb represents the firmware type of the CPU 311 firmware. FWb is assigned as the firmware type to the firmware 314 and the firmware 6 of the CPU 311. The process after the firmware type determination is a process associated with the firmware type. The processing after the firmware type determination is executed by the CPU 301. After acquiring the firmware type, the CPU 301 executes processing after determining the firmware type.

図３は、本実施形態における、マルチＣＰＵシステムのオンライン・アップグレードの動作を示すフローチャートである。図３を参照して本実施形態の動作を説明する。
本実施形態におけるマルチＣＰＵシステムのオンライン・アップグレードが開始されると、ステップＳ１において、外部システム１はＣＰＵ３０１に対してＣＰＵアップグレード命令を送る。
ステップＳ２において、外部システム１は、このＣＰＵアップグレード命令に対応するオンライン・アップグレード用ファイル７をＣＰＵ３０１へ送信する。 FIG. 3 is a flowchart showing the online upgrade operation of the multi-CPU system in the present embodiment. The operation of this embodiment will be described with reference to FIG.
When the online upgrade of the multi-CPU system in this embodiment is started, the external system 1 sends a CPU upgrade command to the CPU 301 in step S1.
In step S <b> 2, the external system 1 transmits the online upgrade file 7 corresponding to the CPU upgrade command to the CPU 301.

ステップＳ３において、ＣＰＵアップグレード命令を受けたＣＰＵ３０１は、揮発メモリ３０３に格納されたファームウェア３０５を実行することにより、オンライン・アップグレード用ファイル７に含まれるアップグレードＩＤファイル５０１を検出する。
さらに、ＣＰＵ３０１は、ファームウェア３０５を実行することにより、アップグレードＩＤファイル５０１が有するファームウェア種別を判定する。ここでは、ＣＰＵ３０１は、ファームウェア種別をＦＷａと判定する。 In step S <b> 3, the CPU 301 that has received the CPU upgrade command detects the upgrade ID file 501 included in the online upgrade file 7 by executing the firmware 305 stored in the volatile memory 303.
Furthermore, the CPU 301 determines the firmware type included in the upgrade ID file 501 by executing the firmware 305. Here, the CPU 301 determines that the firmware type is FWa.

ステップＳ４において、ＣＰＵ３０１は、アップグレードＩＤ判定テーブル１０を参照し、ＦＷａで示されるファームウェア種別に対応付けられた、ファームウェア種別判定後の処理として定められている処理を実行する。具体的には、ＣＰＵ３０１は、ファームウェア３０５を実行することにより、不揮発メモリ３０２に格納されているファームウェア３０４をオンライン・アップグレード用ファイル７に含まれるファームウェア５でアップグレードする処理を行う。   In step S <b> 4, the CPU 301 refers to the upgrade ID determination table 10 and executes a process defined as a process after the firmware type determination that is associated with the firmware type indicated by FWa. Specifically, the CPU 301 executes the firmware 305 to perform the process of upgrading the firmware 304 stored in the nonvolatile memory 302 with the firmware 5 included in the online upgrade file 7.

ステップＳ５において、ＣＰＵ３０１は、揮発メモリ３０３に格納されたファームウェア３０５を実行することにより、オンライン・アップグレード用ファイル７に含まれるアップグレードＩＤファイル６０１を検出する。
さらに、ＣＰＵ３０１は、ファームウェア３０５を実行することにより、アップグレードＩＤファイル６０１が有するファームウェア種別を判定する。ここでは、ＣＰＵ３０１は、ファームウェア種別をＦＷｂと判定する。 In step S <b> 5, the CPU 301 detects the upgrade ID file 601 included in the online upgrade file 7 by executing the firmware 305 stored in the volatile memory 303.
Further, the CPU 301 determines the firmware type included in the upgrade ID file 601 by executing the firmware 305. Here, the CPU 301 determines that the firmware type is FWb.

ステップＳ６において、ＣＰＵ３０１は、アップグレードＩＤ判定テーブル１０を参照し、ＦＷｂで示されるファームウェア種別に対応付けられた、ファームウェア種別判定後の処理として定められている処理を実行する。具体的には、ＣＰＵ３０１は、通信回線４を介して接続するＣＰＵ３１１に対して、ＣＰＵ３１１のファームウェア３１５を実行して、不揮発メモリ３１２に格納されているファームウェア３１４をオンライン・アップグレード用ファイル７に含まれるファームウェア６でアップグレードするようにＣＰＵアップグレード命令を送る処理を行う。
ＣＰＵ３０１は、ＣＰＵ３１１にＣＰＵアップグレード命令を送信する際に、ＣＰＵアップグレード命令とともに、オンライン・アップグレード用ファイル７をＣＰＵ３１１に送信してもよい。
ＣＰＵ３０１は、ＣＰＵ３１１にＣＰＵアップグレード命令を送信する際に、ＣＰＵアップグレード命令とともにオンライン・アップグレード用ファイル７に含まれるファームウェア６をＣＰＵ３１１に送信してもよい。
ＣＰＵ３０１は、ＣＰＵ３１１にＣＰＵアップグレード命令を送信した後、ステップＳ７の処理を実行するまでの間に、オンライン・アップグレード用ファイル７あるいはオンライン・アップグレード用ファイル７に含まれるファームウェア６をＣＰＵ３１１に送ってもよい。 In step S <b> 6, the CPU 301 refers to the upgrade ID determination table 10 and executes a process defined as a process after the firmware type determination that is associated with the firmware type indicated by FWb. Specifically, the CPU 301 executes the firmware 315 of the CPU 311 for the CPU 311 connected via the communication line 4, and the firmware 314 stored in the nonvolatile memory 312 is included in the online upgrade file 7. Processing to send a CPU upgrade command is performed so that the firmware 6 upgrades.
The CPU 301 may transmit the online upgrade file 7 to the CPU 311 together with the CPU upgrade command when transmitting the CPU upgrade command to the CPU 311.
When transmitting the CPU upgrade command to the CPU 311, the CPU 301 may transmit the firmware 6 included in the online upgrade file 7 to the CPU 311 together with the CPU upgrade command.
The CPU 301 may send the online upgrade file 7 or the firmware 6 included in the online upgrade file 7 to the CPU 311 after the CPU upgrade command is transmitted to the CPU 311 until the processing of step S7 is executed. .

ステップＳ７において、ステップＳ６におけるＣＰＵアップグレード命令を受けたＣＰＵ３１１は、ＣＰＵアップグレード命令に基づき処理を実行する。具体的には、ＣＰＵ３１１は、ファームウェア３１５を実行することにより、不揮発メモリ３１２に格納されているファームウェア３１４をオンライン・アップグレード用ファイル７に結合されているファームウェア６でアップグレードする処理を行う。
このようにして、マルチＣＰＵシステム３の有するＣＰＵ３０１及びＣＰＵ３１１のオンライン・アップグレード処理が完了する。 In step S7, the CPU 311 that has received the CPU upgrade command in step S6 executes processing based on the CPU upgrade command. Specifically, the CPU 311 executes the firmware 315 to perform the process of upgrading the firmware 314 stored in the nonvolatile memory 312 with the firmware 6 coupled to the online upgrade file 7.
In this way, the online upgrade process for the CPU 301 and CPU 311 of the multi-CPU system 3 is completed.

図３のステップＳ３又はステップＳ５において、オンライン・アップグレード用ファイル７に含まれるアップグレードＩＤファイル５０１又はアップグレードＩＤファイル６０１が、ファームウェア種別としてＦＷａとＦＷｂのいずれも含まず、ファームウェア６又はファームウェア７のファームウェア種別が、ＦＷａとＦＷｂのいずれも該当しない場合は、ＣＰＵ３０１は、オンライン・アップグレード処理を実行せず、実行できない旨を外部システム１に通知するようにしてもよい。   In step S3 or S5 of FIG. 3, the upgrade ID file 501 or the upgrade ID file 601 included in the online upgrade file 7 does not include either FWa or FWb as the firmware type, and the firmware type of the firmware 6 or 7 However, if neither FWa nor FWb is applicable, the CPU 301 may not execute the online upgrade process and may notify the external system 1 that it cannot be executed.

なお、上述した実施形態では、説明が理解しやすいように、アップグレードされるＣＰＵ数を２としたが、ＣＰＵ数は２に限られるものではなく３以上であってもよい。その場合、外部システムと通信可能なＣＰＵ数も、１に限定されるものではなく、複数としてもよい。同様に、アップグレードされるファームウェアの種別数も、２に限られるものでないことは明白である。   In the above-described embodiment, the number of CPUs to be upgraded is set to 2 so that the description can be easily understood. However, the number of CPUs is not limited to 2, and may be 3 or more. In that case, the number of CPUs that can communicate with the external system is not limited to one, and may be plural. Similarly, it is clear that the number of types of firmware to be upgraded is not limited to two.

次に、第２の実施形態について説明する。図４は、第２実施形態におけるマルチＣＰＵシステム３Ａの構成を示す概略ブロック図である。この図において、マルチＣＰＵシステム３Ａの外部には、外部システム１Ａが接続される。このマルチＣＰＵシステム３Ａは、複数のＣＰＵを含んで構成され、また、マルチＣＰＵシステム３Ａは、取得部１１と、識別情報取得部１２と、記憶部１３と、更新制御部１４とを含んで構成される。   Next, a second embodiment will be described. FIG. 4 is a schematic block diagram showing the configuration of the multi-CPU system 3A in the second embodiment. In this figure, an external system 1A is connected to the outside of the multi-CPU system 3A. The multi-CPU system 3A includes a plurality of CPUs, and the multi-CPU system 3A includes an acquisition unit 11, an identification information acquisition unit 12, a storage unit 13, and an update control unit 14. Is done.

取得部１１は、ファームウェアと当該ファームウェアを識別する識別情報を含む識別ファイルとを結合した結合ファイルを外部システムから取得する。識別情報取得部１２は、取得部１１が取得した結合ファイルに含まれる識別情報を取得する。記憶部１３は、識別情報と動作対象のＣＰＵに対して動作させる内容を表す動作情報とを記憶する。更新制御部１４は、外部システム１Ａから送信される複数のＣＰＵのうち少なくともいずれか１つに対するアップグレードの指示に基づいて、識別情報取得部１２が取得した識別情報に対応する動作情報を記憶部１３から読み出して実行する。   The acquisition unit 11 acquires a combined file obtained by combining firmware and an identification file including identification information for identifying the firmware from an external system. The identification information acquisition unit 12 acquires identification information included in the combined file acquired by the acquisition unit 11. The storage unit 13 stores identification information and operation information representing contents to be operated by the operation target CPU. The update control unit 14 stores operation information corresponding to the identification information acquired by the identification information acquisition unit 12 based on an upgrade instruction for at least one of the plurality of CPUs transmitted from the external system 1A. Read from and execute.

以上説明した各実施形態における構成は、通信事業者の商用の光ネットワーク網にて、ＣＦＰ ＭＳＡ １００Ｇ／４００Ｇ ＴＲＡＮＳＰＯＮＤＥＲデジタルコヒーレントモジュールの光ケーブルを終端するネットワーク機器の保守運用分野にも適用することができる。   The configuration in each of the embodiments described above can also be applied to the maintenance operation field of a network device that terminates an optical cable of a CFP MSA 100G / 400G TRANSPONDER digital coherent module in a commercial optical network of a communication carrier.

上述した実施形態におけるマルチＣＰＵシステムの機能をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ（Field Programmable Gate Array）等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。   You may make it implement | achieve the function of the multi CPU system in embodiment mentioned above with a computer. In that case, a program for realizing this function may be recorded on a computer-readable recording medium, and the program recorded on this recording medium may be read into a computer system and executed. Here, the “computer system” includes an OS and hardware such as peripheral devices. The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory inside a computer system serving as a server or a client in that case may be included and a program held for a certain period of time. Further, the program may be a program for realizing a part of the above-described functions, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system. You may implement | achieve using programmable logic devices, such as FPGA (Field Programmable Gate Array).

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。   The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes designs and the like that do not depart from the gist of the present invention.

１、１Ａ 外部システム
２、４ 通信回線
３、３Ａ マルチＣＰＵシステム
５、６ ファームウェアのアップグレードファイル
７ オンライン・アップグレード用ファイル
１０ アップグレードＩＤ判定テーブル
１１ 取得部
１２ 識別情報取得部
１３ 記憶部
１４ 更新制御部
３０１、３１１ ＣＰＵ
３０２、３１２ 不揮発メモリ
３０３、３１３ 揮発メモリ
３０４、３０５、３１４、３０５ ファームウェア
５０１、５０２ アップグレードファイルのアップグレードＩＤファイル DESCRIPTION OF SYMBOLS 1, 1A External system 2, 4 Communication line 3, 3A Multi CPU system 5, 6 Firmware upgrade file 7 Online upgrade file 10 Upgrade ID determination table 11 Acquisition part 12 Identification information acquisition part 13 Storage part 14 Update control part 301 311 CPU
302, 312 Non-volatile memory 303, 313 Volatile memory 304, 305, 314, 305 Firmware 501, 502 Upgrade ID file of upgrade file

Claims (5)

複数のＣＰＵを含んで構成され、外部システムに接続可能なマルチＣＰＵシステムにおいて、
ファームウェアと当該ファームウェアを識別する識別情報を含む識別ファイルとを結合した結合ファイルを前記外部システムから取得する取得部と、
前記取得部が取得した結合ファイルに含まれる識別情報を取得する識別情報取得部と、
識別情報と、動作対象のＣＰＵの指定、及び、そのＣＰＵに対して動作させる内容を表す動作情報とを記憶する記憶部と、
前記外部システムから送信される前記複数のＣＰＵのうち少なくともいずれか１つに対するアップグレードの指示に基づいて、前記識別情報取得部が取得した識別情報に対応する動作情報を前記記憶部から読み出して実行する更新制御部と、
を有することを特徴とするマルチＣＰＵシステム。 In a multi-CPU system that includes a plurality of CPUs and can be connected to an external system,
An acquisition unit for acquiring a combined file obtained by combining firmware and an identification file including identification information for identifying the firmware from the external system;
An identification information acquisition unit that acquires identification information included in the combined file acquired by the acquisition unit;
A storage unit that stores identification information , operation target CPU designation, and operation information representing the content of the CPU to be operated;
Based on the upgrade instruction for at least one of the plurality of CPUs transmitted from the external system, the operation information corresponding to the identification information acquired by the identification information acquisition unit is read from the storage unit and executed. An update controller;
A multi-CPU system comprising: 前記記憶部は、前記記憶部から前記動作情報を読み出したＣＰＵに対して動作させる内容を表す前記動作情報を記憶する  The storage unit stores the operation information representing the content to be operated by the CPU that has read the operation information from the storage unit.
ことを特徴とする請求項１に記載のマルチＣＰＵシステム。  The multi-CPU system according to claim 1. 前記更新制御部は前記複数のＣＰＵのうち第１のＣＰＵが実行することによって行われるものであり、
前記識別情報が第1のＣＰＵで動作するファームウェアの識別情報である場合は、前記更新制御部は、第１のＣＰＵに接続される不揮発メモリに記憶されたファームウェアを前記結合ファイルに含まれる対応するファームウェアで更新し、
前記識別情報が前記複数のＣＰＵのうち第２のＣＰＵで動作するファームウェアの識別情報である場合は、前記更新制御部は、前記第１のＣＰＵに接続される不揮発メモリとは異なる不揮発メモリであり第２のＣＰＵに接続される不揮発メモリに記憶されたファームウェアを前記結合ファイルに含まれる対応するファームウェアで更新するよう前記第２のＣＰＵに命令を与えて実行させる、
ことを特徴とする請求項２に記載のマルチＣＰＵシステム。 The update control unit is performed by the first CPU among the plurality of CPUs,
When the identification information is identification information of firmware operating on the first CPU, the update control unit corresponds to the firmware stored in the nonvolatile memory connected to the first CPU included in the combined file. Update with firmware,
When the identification information is identification information of firmware operating on the second CPU among the plurality of CPUs, the update control unit is a non-volatile memory different from the non-volatile memory connected to the first CPU. Instructing and executing the second CPU to update the firmware stored in the non-volatile memory connected to the second CPU with the corresponding firmware included in the combined file;
The multi-CPU system according to claim 2 . 前記識別情報取得部が取得した識別情報が前記記憶部に記憶された識別情報にいずれも対応しない場合、前記更新制御部は、前記外部システムからの指示に基づいた前記マルチＣＰＵシステムに含まれるＣＰＵのアップグレードを実行せず、実行できない旨を前記外部システムに通知する
ことを特徴とする請求項１から３の何れか一項に記載のマルチＣＰＵシステム。 When none of the identification information acquired by the identification information acquisition unit corresponds to the identification information stored in the storage unit, the update control unit is a CPU included in the multi-CPU system based on an instruction from the external system. The multi-CPU system according to any one of claims 1 to 3, wherein the upgrade is not performed and the external system is notified that the upgrade cannot be performed. 外部システムから送信される、マルチＣＰＵシステムに含まれる複数のＣＰＵのうち少なくともいずれか１つに対応するアップグレードの指示に基づいて、
取得部は、前記外部システムから送信されるファームウェアと当該ファームウェアを識別する識別情報を含む識別ファイルとを結合した結合ファイルを取得し、
識別情報取得部は、前記取得部が取得した結合ファイルに含まれる識別情報を取得し、
更新制御部は、識別情報と、動作対象のＣＰＵの指定、及び、そのＣＰＵに対して動作させる内容を表す動作情報とを記憶する記憶部から前記識別情報取得部が取得した識別情報に対応する動作情報読み出して実行する
ことを特徴とするＣＰＵのアップグレード方法。 Based on the upgrade instruction corresponding to at least one of the plurality of CPUs included in the multi-CPU system transmitted from the external system,
The obtaining unit obtains a combined file obtained by combining firmware transmitted from the external system and an identification file including identification information for identifying the firmware,
The identification information acquisition unit acquires the identification information included in the combined file acquired by the acquisition unit,
Update control unit, the identification information, specifying the operation target CPU, and, corresponding to the identification information acquisition unit acquires the identification information from the storage unit for storing the operation information indicating the content to be operated for the CPU A CPU upgrade method comprising: reading and executing operation information.
JP2015060927A 2015-03-24 2015-03-24 Multi-CPU system and CPU upgrade method Active JP6485152B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015060927A JP6485152B2 (en) 2015-03-24 2015-03-24 Multi-CPU system and CPU upgrade method
CN201610171942.5A CN106020855B (en) 2015-03-24 2016-03-24 Multi-CPU system and method for upgrading CPU

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060927A JP6485152B2 (en) 2015-03-24 2015-03-24 Multi-CPU system and CPU upgrade method

Publications (2)

Publication Number Publication Date
JP2016181117A JP2016181117A (en) 2016-10-13
JP6485152B2 true JP6485152B2 (en) 2019-03-20

Family

ID=57082982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060927A Active JP6485152B2 (en) 2015-03-24 2015-03-24 Multi-CPU system and CPU upgrade method

Country Status (2)

Country Link
JP (1) JP6485152B2 (en)
CN (1) CN106020855B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526617B (en) * 2017-09-04 2020-12-29 井冈山电器有限公司 CPU updating method and system
JP2020017059A (en) * 2018-07-25 2020-01-30 日本電気株式会社 Information processing device, information processing system, information processing method and program
CN110851183B (en) * 2018-08-20 2024-04-12 联想企业解决方案(新加坡)有限公司 Method for fast booting a processor in a multiprocessor architecture
CN113094061A (en) * 2019-12-23 2021-07-09 瑞昱半导体股份有限公司 Gateway and firmware upgrading method thereof
CN111399878A (en) * 2020-03-10 2020-07-10 珠海格力电器股份有限公司 Data transmission method and device and method and device for upgrading multi-connected cluster system unit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199258A (en) * 1990-11-26 1992-07-20 Oki Electric Ind Co Ltd System for collecting measuring data of multiprocessor
JP4054802B2 (en) * 2004-12-20 2008-03-05 キヤノン株式会社 Data processing apparatus and program updating method thereof
JP4449008B2 (en) * 2007-03-05 2010-04-14 株式会社日立製作所 Computer initialization system
CN101924607B (en) * 2010-08-27 2013-01-23 华为终端有限公司 Firmware processing method based on firmware air transmission technology, device and system thereof
CN102231114A (en) * 2011-05-26 2011-11-02 福建星网锐捷网络有限公司 System and method for upgrading chip as well as method and device for transmitting upgrade file
JP2013077085A (en) * 2011-09-29 2013-04-25 Fujitsu Ltd Generation apparatus, generation method, generation program and execution program
US8930932B2 (en) * 2012-10-09 2015-01-06 Futurewei Technologies, Inc. In-service software patch
JP2014150426A (en) * 2013-02-01 2014-08-21 Sumitomo Electric Ind Ltd Optical transceiver
US9792112B2 (en) * 2013-08-28 2017-10-17 Via Technologies, Inc. Propagation of microcode patches to multiple cores in multicore microprocessor
CN104021014B (en) * 2014-05-23 2018-09-25 艾思玛新能源技术（扬中）有限公司 A kind of firmware upgrade method based on dual-CPU system
CN104090795B (en) * 2014-07-08 2017-05-24 三星电子（中国）研发中心 Method, system and device for upgrading multi-core mobile terminal
CN104199706B (en) * 2014-09-11 2018-02-13 福州瑞芯微电子股份有限公司 A kind of eMMC firmware upgrade method and its equipment

Also Published As

Publication number Publication date
CN106020855A (en) 2016-10-12
CN106020855B (en) 2021-09-24
JP2016181117A (en) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6485152B2 (en) Multi-CPU system and CPU upgrade method
US9311110B2 (en) Techniques to initialize from a remotely accessible storage device
EP3276481A1 (en) Nvme networked storage implementation method, terminal, server, and system
US10430228B1 (en) Method and system of hydrating of virtual machines
JP6527943B2 (en) Software upgrade method and device
US20170134884A1 (en) Technologies for Remote Management of Patient Healthcare
EP2974137A1 (en) Host device coupled to a mobile phone and method of operating the same
US10534563B2 (en) Method and system for handling an asynchronous event request command in a solid-state drive
CN108241496A (en) The smooth upgrading method and device of application program
JPWO2018154967A1 (en) Control device
CN106325563B (en) Data storage device for identifying electronic devices and corresponding method
JP2016163293A5 (en)
JP5518950B2 (en) Virtual machine management system and management method
US9501303B1 (en) Systems and methods for managing computing resources
CN104917800A (en) Method and device for establishing redundancy connection for virtual machine
EP3499365A1 (en) Method and device for use in accessing container
JP6912163B2 (en) Firmware boot device, firmware boot method, and firmware boot program
CN108604115B (en) Distributed operating system functionality for nodes in a chassis
US20210365331A1 (en) Operating system repairs via electronic devices
JP6350308B2 (en) Optical transceiver
JP6243259B2 (en) Programmable controller sequence program replacement method
US10664342B2 (en) Leak protection of executables with debug information
WO2020129324A1 (en) Module, information processing device equipped with same, and program data updating method for updating program data of module
JP5223612B2 (en) Disk controller and firmware update method
JP2020017059A (en) Information processing device, information processing system, information processing method and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150