JP6483679B2 - 集積回路および集積回路アレイを製造する方法 - Google Patents

集積回路および集積回路アレイを製造する方法 Download PDF

Info

Publication number
JP6483679B2
JP6483679B2 JP2016530897A JP2016530897A JP6483679B2 JP 6483679 B2 JP6483679 B2 JP 6483679B2 JP 2016530897 A JP2016530897 A JP 2016530897A JP 2016530897 A JP2016530897 A JP 2016530897A JP 6483679 B2 JP6483679 B2 JP 6483679B2
Authority
JP
Japan
Prior art keywords
integrated circuit
array
circuit elements
electrical interconnect
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016530897A
Other languages
English (en)
Other versions
JP2017503534A (ja
Inventor
デッケル，ロナルト
アドリアニュス ハンネケン，フィンセント
アドリアニュス ハンネケン，フィンセント
メトディエフ サヴォフ，アンゲル
メトディエフ サヴォフ，アンゲル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2017503534A publication Critical patent/JP2017503534A/ja
Application granted granted Critical
Publication of JP6483679B2 publication Critical patent/JP6483679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A61B8/4494—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer characterised by the arrangement of the transducer elements
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/12—Diagnosis using ultrasonic, sonic or infrasonic waves in body cavities or body tracts, e.g. by using catheters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/02—Details of sensors specially adapted for in-vivo measurements
    • A61B2562/0204—Acoustic sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Veterinary Medicine (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Public Health (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Gynecology & Obstetrics (AREA)
  • Sustainable Development (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Description

本発明は、集積回路アレイに関し、より特定的には、超音波画像化システムといった２次元センサアレイに関する。そして、対応する集積回路アレイを製造する方法に関する。本発明は、さらに、超音波トランスデューサに関する。例えば、血管内超音波システムである。
２次元センサアレイの技術分野においては、柔軟及び/又は伸縮可能なセンサアレイを提供するために、回路とセンサを、折り曲げ可能及び/又は伸縮可能な電気的インターコネクト（ｉｎｔｅｒｃｏｎｎｅｃｔ）を用いて接続することが一般的に知られている。そうした伸縮可能及び/又は折り曲げ可能な回路とセンサは、バイオ医療システムの技術分野において重要性が増している。回路とセンサが、人間の体と調和するようなやり方で形成または加工され得るからである。円筒形血管内超音波トランスデューサ、または、網膜インプラント光センサといったインプラントセンサアレイ、といったものである。
低侵襲医療装置の技術分野においては、柔軟かつ伸縮可能な回路が、円筒形または球形の装置に取り付けることができる画像化システムのように、高性能なセンサシステムを形成するために重要である。伸縮可能な静電容量型マイクロマシン超音波トランスデューサ（ＣＭＵＴ）アレイのために、固いチップは薄くされて、装置の周りに曲げられて、トランスデューサアレイの中で機械的なストレスを生じる。伸縮可能なＣＭＵＴアレイを製造するために、個々のトランスデューサエレメントは、たいてい、シリコン製ウェファ上で製作されて、柔軟なレイヤまたはフォイル（ｆｏｉｌ）に取り付けられ、そして、エッチングプロセスによって相互に分離される。個々のセンサデバイスは、たいてい、相互に電気的に接続されている。別のプロセスステップにおいて、センサデバイスそれぞれに対して接続された電気的インターコネクトを用いるものである。カテーテルのための対応する静電容量型マイクロマシン超音波トランスデューサアレイは、例えば、国際公開第２０１２／０６６４７７号から知られるものである。
既知の回路アレイおよびセンサアレイの不利な点は、ポストプロセス段階の最中の電気的インターコネクトの接続が複雑であり、回路アレイ及び/又はセンサアレイの製造のための技術的労力が増加することである。
国際公開第９８／３２５９５号から、マイクロエレクトロメカニカルデバイスを組み込んでいる柔軟な皮膚（ｆｌｅｘｉｂｌｅ ｓｋｉｎ）が知られている。ここで、柔軟な皮膚は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）フィルムでカプセル化されたシリコン（ｓｉｌｉｃｏｎ）アイランドを含む。シリコンアイランドは、ウェットエッチングにより所望の厚さまでシリコン製ウェファをエッチングすること、および、反応性イオンエッチングにより背面からパターニングすることによって形成される。
米国特許出願公開第２００６／０２５５４３３Ａ１号から、半導体を含んでいる柔軟な皮膚が知られている。インテリジェントな織物アプリケーションにおける使用に適したものであり、金属レイヤ、絶縁層、および、第１フレキシブルポリマーレイヤと第２フレキシブルポリマーレイヤとの間に挟まれた一つまたはそれ以上の半導体アイランドを含んでいる。
Ｊ．Ｃｈｅｎ著、”Ｔｏｐｉｃａｌ Ｒｅｖｉｅｗ；Ｃａｐａｃｉｔｉｖｅ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ ａｒｒａｙ ｆｏｒ ｍｉｎｉｍａｌｌｙ ｉｎｖａｓｉｖｅ ｍｅｄｉｃａｌ ｕｌｔｒａｓｏｕｎｄ”、Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｍｅｃｈａｎｉｃｓ ａｎｄ Ｍｉｃｒｏｅｎｇｉｎｅｅｒｉｎｇ、Ｖｏｌ，２０、Ｎｏ．２、１ Ｆｅｂｒｕａｒｙ ２０１０、ｐａｇｅ２３００１、から、平面モノリシック（ｐｌａｎａｒ ｍｏｎｏｌｉｔｈｉｃ）ＣＭＵＴアレイが知られている。ここで、イメージャ（ｉｍａｇｅｒ）プレートは、トランスデューサを伴なってモノリシックに製作された柔軟な絶縁膜（ｄｉｅｌｅｃｔｒｉｃ ｍｅｍｂｒａｎｅ）によって相互に接続されている。欧州特許出願公開第１８８３１０７Ａ２号から、パッケージされたマイクロエレクトロニックデバイスが知られている。パッケージの中にエンベッドされたチップを含む少なくとも一つの電極を有しており、チップは、柔軟な電気的インターコネクトによって相互に接続されている。
改善された柔軟または伸縮可能な集積回路アレイであって、少ない技術的労力で製作できるもの、を提供することが本発明の目的である。さらに、少ない技術的労力を用いて柔軟及び/又は伸縮可能な集積回路アレイを製造するための改善された方法を提供することも本発明の目的である。最終的には、少ない技術的労力で製作できる柔軟及び/又は伸縮可能な超音波トランスデューサアセンブリを提供することが本発明の目的である。
本発明の第１の態様において、特には、超音波画像化システムといった２次元センサアレイのための集積回路アレイが提供される。本集積回路アレイは、
−それぞれがサブストレート部分において形成されている複数の集積回路エレメントであり、サブストレート部分は相互に分離されている複数の集積回路エレメントと、
−集積回路エレメントを相互に柔軟に接続するために集積回路エレメントに対して結合されている柔軟及び/又は伸縮可能な接続レイヤと、
−集積回路エレメントを相互に電気的に接続するための複数の電気的インターコネクトであり、集積回路エレメントの統合されたインターコネクトと一体に金属ラインとして形成される電気的インターコネクトと、を含む。
本発明のさらなる態様において、超音波画像化システムといった２次元センサアレイのための集積回路エレメントのアレイを製造する方法が提供される。本方法は、
−統合された金属ラインとして形成された電気的インターコネクトを用いて相互に電気的に接続された複数の集積回路エレメントを含んでいるサブストレートを提供するステップと、
−電気的インターコネクトを露出させるステップと、
−集積回路エレメント間において柔軟な接続を提供するために集積回路エレメントに対して柔軟及び/又は伸縮可能な接続レイヤを結合するステップと、
−集積回路エレメントを含んでいるサブストレート部分を相互に機械的に分離するステップであり、柔軟及び/又は伸縮可能な接続レイヤを用いて集積回路エレメントが柔軟に接続されているステップと、を含む。
本発明のさらなる態様においては、例えば、血管内超音波システムのための、超音波トランスデューサが提供される。超音波を放射及び/又は受信するための複数の超音波トランスデューサエレメントを含んでいるトランスデューサアレイと、トランスデューサエレメントを駆動するための本発明に従った集積回路アレイとを含むものである。
本発明の望ましい実施例は、独立請求項において定められる。請求される方法は、請求されるデバイスおよび従属請求項において定められるものと同様及び/又は同一な望ましい実施例を有していることが理解されるべきである。
本発明は、集積回路を柔軟に相互に接続するように分離された集積回路を相互に電気的に接続するために、統合されたインターコネクトを使用するためのアイデアに基づいている。統合されたインターコネクトは、ＩＣプロセスにおいて集積回路と一緒に統合された金属ラインとして形成され、そして、サブストレート部分が相互に分離されるときに露出される。電気的インターコネクトはＩＣプロセスの最中に既に処理されているので、フレキシブル接続レイヤに接続した後のポストプロセスにおける集積回路の電気的接続を省略することができる。従って、集積回路アレイを製作するための製造労力が低減され得る。本発明に従って、用語「柔軟（ｆｌｅｘｉｂｌｅ）」は、集積回路がお互いに関してあらゆる方向において移動可能であることを意味している。例えば、お互いに関して、折り曲げ可能及び/又は伸縮可能であってよい。電気的インターコネクトは、製造プロセスの最中、部分的または全体的に露出されてよい。
望ましい実施例において、電気的インターコネクトは接続レイヤから絶縁されている。これにより、少ない技術的労力で、集積回路エレメント間において折り曲げ可能及び/又は伸縮可能な電気的接続を形成することが可能である。
望ましい実施例において、電気的インターコネクトは、絶縁層を用いて相互に電気的に絶縁されている。これにより、集積回路エレメントの電子的機能を保証しながら、相互に短い距離にある複数の電気的インターコネクトを提供することが、簡単にできる。
さらなる望ましい実施例において、絶縁層は、パリレン層を含んでいる。これにより、少ない技術的労力で、電気的インターコネクトに対して均一でピンホールの無い絶縁層を適用することが可能であり、そして、さらに、集積回路アレイが医療アプリケーションに対して使用され得るように、さらに、生体適合性（ｂｉｏｃｏｍｐａｔｉｂｌｅ）がある。
さらなる実施例において、絶縁層は、原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）によってデポジットされたレイヤである。
望ましい実施例において、集積回路エレメントは、測定値を検出するために、センサエレメントに対してそれぞれ接続されている。これにより、例えば、血管内アプリケーションのための、小さな寸法の２次元測定アレイを提供することが可能である。集積回路エレメントは、センサエレメントを駆動するため、および、検出された測定データを評価するために使用され得るからである。
さらに望ましい実施例において、センサエレメントは、超音波を放射及び/又は受信するための超音波トランスデューサエレメントである。これにより、例えば、血管内超音波システムのための折り曲げ可能及び/又は伸縮可能な超音波トランスデューサアレイを提供することが可能であり、例えば、円筒形または球形の装置に対して適合され得る。
さらなる望ましい実施例において、電気的インターコネクトは、サブミクロン単位の金属ラインとして形成されている。これにより、低減されたサイズを伴う集積回路間で高速または大容量のデータ接続を実現することが可能である。集積回路エレメント間において多くの平行な金属ラインが接続され得るからである。
望ましい実施例において、電気的インターコネクトは、集積回路エレメントを相互に柔軟及び/又は伸縮可能に接続するために、立面図において少なくとも区分ごと（ｓｅｃｔｉｏｎ−ｗｉｓｅ）に曲線形状である。これにより、集積回路エレメント間において折り曲げ可能または伸縮可能な電気的インターコネクトを発生することが可能である。集積回路アレイが、異なる表面に対する高い柔軟性を伴って適用され得るようにである。
望ましい実施例において、電気的インターコネクトは、相互に上に配置された複数のレベルにおいて形成されており、ここで、異なるレベルの電気的インターコネクトは、絶縁層によって、特には酸化層を用いて、相互に少なくとも部分的に機械的に接続されている。電気的インターコネクトは、絶縁層が電気的インターコネクト間においてピラーを形成するように、相互に区分ごとに接続されてよい。これにより、電気的インターコネクトの機械的安定性を増加することが可能である。
方法に係る望ましい実施例において、電気的インターコネクトは、パリレンを含む絶縁層を用いてコーティングされている。これにより、少ない技術的労力で、信頼性のあるピンホール無しのレイヤを用いて電気的インターコネクトを相互に絶縁することが可能であり、集積回路アレイが医療アプリケーションに対して使用され得るように生体適合性がある。
方法に係るさらに望ましい実施例において、インターコネクトは、フレキシブル接続レイヤを結合する以前に、除去可能な保護モールドを用いてエンベッド又はオーバーモールドされている。これにより、集積回路アレイの信頼性のある製造方法が提供できるように、電気的インターコネクトが、柔軟及び/又は伸縮可能な接続レイヤに対して統合され又は取り付けられるのを避けることが可能である。
望ましい実施例において、保護モールドは、電気的インターコネクトを露出するために除去される。これにより、信頼性のある柔軟な集積回路アレイが提供され得るように、曲げ伸ばしされ得る独立して立っている（ｆｒｅｅ ｓｔａｎｄｉｎｇ）電気的インターコネクトを提供することが可能である。
望ましい実施例において、本方法は、さらに、測定値を検出するために、集積回路エレメントそれぞれに対してセンサエレメントを接続するステップを含む。これにより、小さいサイズの２次元センサアレイを提供することが可能である。集積回路エレメントは、センサエレメントを駆動するため、および、検出された測定データを評価するために使用され得るからである。
望ましい実施例において、センサエレメントは、超音波を放射及び/又は受信するための超音波トランスデューサエレメントである。これにより、柔軟または伸縮可能な超音波トランスデューサアレイを提供することが可能である。
集積回路が、露出されたインターコネクトの位置に対応する位置においてサブストレート部分を切断することによって、相互に機械的に分離されるとすれば、さらに望ましい。これにより、集積回路エレメントを相互に切断し、そして、集積回路の柔軟な２次元アレイを提供することが簡単にできる。
上述のように、電気的インターコネクトを用いた集積回路エレメントの電気的な接続のおかげで、集積回路の柔軟なアレイを製造するための全体の技術的労力が低減され得るように、フレキシブル接続レイヤの取付けに先立って少ない技術的労力で電気的インターコネクトを製造することができる。電気的インターコネクトは、集積回路エレメントの集積回路プロセスの最中に、集積回路エレメントの統合されたインターコネクトと一体に形成されるものである。
本発明に係るこれら及び他の態様は、以降に説明される実施例から自明であり、実施例に関して明確にされる。
図１は、柔軟な集積回路アレイの模式的な断面図である。 図２は、図１に示された柔軟な集積回路アレイの部分的な立面図である。 図３ａは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｂは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｃは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｄは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｅは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｆは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｇは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｈは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図３ｉは、図１の柔軟な集積回路アレイを製作するための製造段階のシーケンスを示している。 図４ａは、露出された電気的インターコネクトの異なる実施例を模式的な斜視図において示している。 図４ｂは、露出された電気的インターコネクトの異なる実施例を模式的な斜視図において示している。 図４ｃは、露出された電気的インターコネクトの異なる実施例を模式的な斜視図において示している。
図１は、柔軟な集積回路アレイの模式的な断面図であり、１０として広く示されている。集積回路アレイ１０は、それぞれがサブストレート１４において形成された、複数の集積回路エレメント１２を含んでいる。集積回路エレメント１２は、センサデバイス１６に対してそれぞれ接続されている。センサデバイスは、所定の実施例において、静電容量型マイクロマシン超音波トランスデューサ（ＣＭＵＴ）エレメントといった超音波トランスデューサエレメント１６として形成されている。集積回路エレメント１２は、ＣＯＭＳ製造の最中に形成される複数のレイヤにおける集積回路を含んでいる。集積回路は、シリコン製サブストレート１４の中で集積回路プロセスによって形成される。集積回路エレメントのサブストレート１４は、相互に分離されている。ここで、集積回路エレメント１２または集積回路エレメント１２の集積回路は、複数の電気的インターコネクト１８を用いて相互に電気的に接続されている。電気的インターコネクト１８は、金属ライン（ｍｅｔａｌ ｌｉｎｅ）であり、集積回路製造プロセスの最中に集積回路エレメント１２の統合された電気的インターコネクト１９と一緒に形成される。従って、統合された電気的インターコネクト１９と一体でモノリシックに形成される。電気的インターコネクト１８は、絶縁層（ｉｓｏｌａｔｉｏｎ ｌａｙｅｒ）２０を用いてカバーされる。パリレン（ｐａｒｙｌｅｎｅ）層として形成されるものである。パリレンは、コーティング（ｃｏａｔｉｎｇ）であり、低圧における化学気相蒸着（ＣＶＤ）によって、室温において適用される。パリレンは、コンフォーマル（ｃｏｎｆｏｒｍａｌ）なデポジションを提供し、ピンホールの無い（ｐｉｎ ｈｏｌｅ−ｆｒｅｅ）層であり、５０−１００ｎｍの厚さを有して形成され得る。パリレンは、さらに、生体適合性（ｂｉｏｃｏｍｐａｔｉｂｌｅ）があり、この材料は、医療アプリケーション、そして、特には、長期間インプラントに対して使用され得るものである。
電気的インターコネクト１８は、集積回路エレメント１２の統合された金属ラインの製造プロセスの最中に電気的金属インターコネクトとして形成され、かつ、以下に説明されるように、電気的インターコネクト１８が集積回路エレメント１２の間で独立して立っている（ｆｒｅｅ ｓｔａｎｄｉｎｇ）電気的接続であるように、エッチ（ｅｔｃｈ）プロセスを用いて露出される。電気的インターコネクト１８が容易に折り曲げ可能または伸縮可能であるように、電気的インターコネクト１８は、上面図において蛇行形状、または、馬蹄形状である。電気的インターコネクト１８は、望ましくは、複数のレイヤにおいて形成されたサブミクロン単位のインターコネクトである。大量のデータを提出するためのデータ接続を提供できるようにであり、例えば、バスライン（ｂｕｓ ｌｉｎｅ）といった画像データである。電気的インターコネクト１８は、また、集積回路エレメント１２に対して電力を提供するためにも役に立つ。
集積回路エレメント１２は、フレキシブル接続レイヤ２２に接続されており、望ましくは、集積回路エレメント１２を相互にフレキシブルに接続するためのジメチルポリシロキサン（ＰＤＭＳ）によって形成されている。
サブストレート１４は機械的に相互に分離しているので、もしくは、別の言葉で言えば、集積回路エレメント１２は硬直した接続がなく、かつ、フレキシブル接続レイヤ２２が集積回路エレメント１２に接続されているので、集積回路アレイ１０は、集積回路１２に係る２次元の柔軟なアレイ（ｆｌｅｘｉｂｌｅ ａｒｒａｙ）として提供され得る。電気的インターコネクト１８が曲げ可能かつ伸縮可能なので、柔軟な集積回路アレイ１０は、ほとんどあらゆる形状に形成または変形され得る。例えば、例として血管内センサまたは内視鏡の円筒形または球形の表面をカバーするようにである。センサエレメント１６が直接的に集積回路エレメント１２に接触しているので、センサエレメント１６は集積回路エレメント１２を用いて駆動され、かつ、センサエレメント１６によって提供される測定値は直接的に評価されて、電気的インターコネクト１８を介して送信され得る。小さな寸法の２次元センサアレイが提供され得るようにである。
望ましい実施例において、センサエレメント１６は、超音波を放射し、受信するための静電容量型マイクロマシントランスデューサエレメントとして形成される。例えば、血管内センサアプリケーションのために、小さな寸法の柔軟な超音波画像センサが提供され得るようにである。代替的な実施例において、センサエレメント１６は光センサであり、例えば、画像化アレイを提供するためのフォトダイオードである。
図２には、図１に示された柔軟な集積回路アレイ１０の部分的な立面図が模式的に示されている。同じエレメントは、同一の参照番号によって示されており、ここにおいては、単に相違点が詳細に説明される。
集積回路１２は、電気的インターコネクト１８を介して相互に接続されている。電気的インターコネクト１８は、曲げ伸ばしできるように蛇行形状を有しており、集積回路アレイ１０は、ほとんどあらゆる平坦でない表面をカバーすることができ、そして、集積回路アレイ１０の柔軟な使用が可能である。
集積回路アレイ１０は、図２に示されるように、２次元アレイとして形成される。ここで、内側の集積回路エレメント１２それぞれは、周囲の４つの集積回路エレメント１２に対して接続されている。集積回路アレイ１０の端にある集積回路エレメント１２は単に３つの集積回路エレメント１２に接続されるだけであり、そして、集積回路アレイ１０の角にある集積回路エレメント１２は単に周囲の２つの集積回路エレメント１２に接続されるだけであることが理解されよう。集積回路アレイ１０は、より少ない又はより多い量の接続された隣接する集積回路エレメント１２から構成されてよい。例えば、六角形アレイである。一般的に、エレメントの形状、サイズ、及び/又は、配置は、図に示された実施例に限定されるものではない。
図３ａから図３ｉは、集積回路アレイ１０を製作するための製造段階のシーケンスを示している。同じエレメントは、同一の参照番号によって示されており、ここにおいては、単に相違点が詳細に説明される。
図３ａでは、本方法の開始点が示されており、ここでは、完全に製作されたＩＣウェファが提供されている。集積回路エレメント１２は、未だ一体として形成されているサブストレート１４において統合されている。集積回路エレメント１２は、異なる回路層（ｃｉｒｃｕｉｔ ｌａｙｅｒ）を有し、ここで、集積回路エレメント１２は、電気的インターコネクト１８を用いて電気的に接続されている。プロセスのこの段階では、シリコン製ウェファにおいて未だに統合されているものである。この開始点でのシリコン製ウェファは、集積回路エレメント１２それぞれに接続されたセンサエレメント１６と共に提供されてよい。ここで、センサエレメント１６は、図３に示されていない。
図３ｂに示される後続の段階においては、フォトレジストまたはハードマスク（ｈａｒｄ ｍａｓｋ）層といったレジスト層（ｒｅｓｉｓｔ ｌａｙｅｒ）２４が、シリコン製ウェファの表面２６に対して適用される。レジスト層は、集積回路エレメント１２がレジスト層２４によってカバーされ、かつ、電気的インターコネクト１８の上の集積回路エレメント１２間における表面２６の部分が露出するように、パターン化されている。
図３ｃに示される後続の段階においては、電気的インターコネクト１８が露出されるように、電気的インターコネクト１８の周囲の金属間絶縁体（ｉｎｔｅｒｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ）を形成する酸化物がエッチングされる。エッチプロセスは、望ましくは、電気的インターコネクト１８が完全に露出され、かつ、全ての金属間絶縁体が除去されるように、等方性エッチ（ｉｓｏｔｒｏｐｉｃ ｅｔｃｈ）プロセスである。代替的な実施例においては、電気的インターコネクト１８が部分的に露出されるように、酸化物が部分的に除去されて、電気的インターコネクト１８は、残りの酸化層によって相互に部分的に接続されている。これは、ドライエッチ（ｄｒｙ ｅｔｃｈ）プロセスを用いて実行され得る。ドライエッチプロセスは、反応性イオンエッチ（ＲＩＥ）であってよく、電気的インターコネクト１８のアルミニウムに関して選択的に酸化物をエッチする。適切なウェットエッチ（ｗｅｔ ｅｔｃｈ）の実施例は、一の（ｏｎｅ ｐａｒｔ）酸性酸（ａｃｉｄｉｃ ａｃｉｄ）と二の（ｔｗｏ ｐａｒｔｓ）フッ化アンモニウムからなるエッチング液である。適切なＲＩＥエッチの一つの実施例は、ＣＦ４ベースの化学（ＣＦ４−ｂａｓｅｄ ｃｈｅｍｉｓｔｒｙ）である。
エッチプロセスの後で、レジスト層２４は、図３ｄに示されるように除去される。電気的インターコネクト１８は寸法が小さく、かつ、重量が軽いので、電気的インターコネクト１８は、数十ミクロンの距離にわたり曲がることなく吊り下げられて残っている。
図３ｅでは、シリコン製ウェファ全体の上に絶縁層２０がデポジットされる。ここで、絶縁層は、パリレン層で形成されている。低圧および室温における化学気相蒸着（ＣＶＤ）によって適用されるコーティングである。パリレン層は、電気的インターコネクト１８が、パリレン層を用いて完全にカバー及び/又は分離されるように、あらゆる全ての露出された構造体の上および周囲で成長するコンフォーマル（ｃｏｎｆｏｒｍａｌ）なデポジションを示している。さらに、パリレンは、５０−１００ｎｍまでの層についてピンホールが無い。最終的に、パリレン層は、そのようにコーティングされたエレメントが医療アプリケーション、および、長期間インプラントに対しても使用され得るように、生体適合性がある。
図３ｆに示される後続の段階においては、以降のプロセス段階に対して分離された電気的インターコネクト１８を保護するように、一時的なレジスト構造体２８が、集積回路エレメント１２間に形成される。レジストは、フォトレジストであってよく、スピンコーティングまたはスプレーコティングによって適用され得る。ここで、レジスト２８は、集積回路エレメント１２の表面を露出するように、例えば、フォトリソグラフィおよび現像プロセス（ｄｖｅｌｏｐｉｎｇ ｐｒｏｃｅｓｓ）を用いてパターン化されている。
図３ｇに示される後続の段階においては、集積回路エレメントの表面をカバーしている絶縁層２０が除去される。パリレン層に対するＰＤＭＳの付着力は、酸化シリコンに対するＰＤＭＳの付着力と比較できるほど低いからである。
図３ｈに示される後続の段階においては、集積回路エレメント１２間を柔軟に接続するためのフレキシブル接続レイヤ２２を形成するように、ジメチルポリシロキサン（ＰＤＭＳ）層がシリコン製ウェファの表面に対して適用される。ＰＤＭＳ層は、望ましくは、要求される層の厚さに応じて、スピンコーティングまたはスプレーコティングもしくはモールディングによって適用される、
図３ｉに示される後続の段階においては、集積回路エレメント１２間のサブストレート１４、または、電気的インターコネクト１８とレジスト２８の下で集積回路エレメント１２を相互に堅く接続しているサブストレート１４の部分が、エッチングプロセスを用いて除去される。望ましくは、深堀り反応性イオンエッチ（ＤＲＩＥ）を用いるものであり、電気的インターコネクト１８の周囲のレジスト層２８の上で停止する。
最終段階において、レジスト層２８が溶媒（ｓｏｌｖｅｎｔ）によって除去される。例えば、アセトンまたは現像液（ｄｅｖｅｌｏｐｅｒ）によるものであり、図１に示されるように、分離された電気的インターコネクト１８は独立して立っており、そして、集積回路１２は、フレキシブル接続レイヤ２２を用いて相互に単に柔軟に接続されているだけである。
最終的に、集積回路エレメント１２は電気的インターコネクトを介して接続されており、電気的インターコネクトは統合された金属ラインとして集積回路プロセスの最中に形成され、かつ、従って、集積回路エレメント１２の統合された電気的インターコネクト１９と共に一体でモノリシックに形成され、そして、以降の段階の最中には露出されている。そのため、集積回路エレメント１２間の電気的接続が、少ない技術的労力で達成され得る。
図４ａ−図４ｃは、露出された電気的インターコネクトの異なる実施例を模式的な斜視図において示している。同じエレメントは、同一の参照番号によって示されており、ここにおいては、単に相違点が詳細に説明される。
図４ａにおいて、電気的インターコネクト１８は、相互に上に配置されており、かつ、完全に露出されている、つまり、例えば、ウェットエッチプロセスまたは等方性ドライエッチプロセスによって、例として、酸化物が完全に除去されている。電気的インターコネクト１８は、インターコネクトのスタック、または、マルチレベルのインターコネクトを形成している。
図４ｂにおいては、電気的インターコネクト１８の上および横の酸化物が除去されており、ここで、電気的インターコネクト１８と電気的インターコネクト１８の下との間の金属間（ｉｎｔｅｒｍｅｔａｌ）酸化層２９は保存されている。これらの金属間酸化層２９は、電気的インターコネクト間の短絡を防ぐことができ、かつ、電気的インターコネクト１８の増加した機械的安定性を提供することができる。これらの金属間酸化層２９は、反応性イオンエッチング（ＲＩＥ）のようなドライエッチプロセスを用いて製造され得る。
図４ｃにおいては、酸化物のピラー（ｐｉｌｌａｒ）によって相互に接続されるように、電気的インターコネクト１８間の金属間酸化層２９が、部分的又は区分ごと（ｓｅｃｔｉｏｎｗｉｓｅ）に除去されている。これらのピラーは、電気的インターコネクト１８間の短絡を防ぐことができ、かつ、電気的インターコネクト１８がいまだに柔軟である一方で、電気的インターコネクト１８の増加した機械的安定性を提供することができる。
図４ａ−図４ｃには、集積回路アレイ１０の模式的な図面が示されている。明確化のために、図４ａ−図４ｃには、フレキシブル接続レイヤ２２が示されていない。金属間酸化層２９は、または、曲線状の電気的インターコネクト１８に対して、そして、より大きな次元の（ｄｉｍｅｎｓｉｏｎａｌ）回路アレイに対しても適用できることが理解されるべきである。
本発明が、図面および前出の記載において、詳細に説明され記述されてきたが、そうした説明および記載は、説明的または例示的なものであり、制限的なものではないと考えられるべきである。つまり、本発明は、開示された実施例に限定されるものではない。図面、明細書、および添付の特許請求の範囲を研究すれば、請求される本発明の実施において、当業者によって、開示された実施例に対する他の変形が理解され、もたらされ得る。
請求項において、用語「含む（“ｃｏｍｐｒｉｓｉｎｇ“）」は、他のエレメントまたは段階の存在を排除するものではなく、不定冠詞「一つの（”ａ“または”ａｎ“）」は、複数を排除するものではない。単一のエレメントまたは他のユニットは、請求項で述べられる数個のアイテムに係る機能を満たし得る。特定の手段が、お互いに異なる従属請求項の中で引用されているという事実だけでは、これらの手段の組み合せが有利に使用され得ないことを示すものではない。
請求項におけるいかなる参照番号も、発明の範囲を限定するものと解釈されるべきではない。

Claims (15)

  1. 超音波画像化システムといった２次元センサアレイのための集積回路アレイであって、
    複数の集積回路エレメントおよび複数の統合された金属ラインのそれぞれがサブストレート部分において形成されており、前記サブストレート部分は相互に分離されている、複数の集積回路エレメントおよび複数の統合された金属ラインと、
    前記集積回路エレメント間を相互に柔軟に接続するために前記集積回路エレメントに対して結合されている柔軟及び/又は伸縮可能な接続レイヤと、
    前記集積回路エレメントを相互に電気的に接続するための複数の電気的インターコネクトであり、それぞれの集積回路エレメントは分離されたサブストレート部分において形成されており、前記電気的インターコネクトは前記集積回路エレメントの統合されたインターコネクトと共に一体でモノリシックに形成され、前記金属ラインを構成する、複数の電気的インターコネクトと、
    を含む、集積回路アレイ。
  2. 前記電気的インターコネクトは、前記接続レイヤから絶縁されている、
    請求項１に記載の集積回路アレイ。
  3. 前記電気的インターコネクトは、絶縁層を用いて相互に電気的に絶縁されている、
    請求項２に記載の集積回路アレイ。
  4. 前記絶縁層は、パリレン層、または、原子層堆積技術（ＡＬＤ）によってデポジットされたレイヤ、を含む、
    請求項３に記載の集積回路アレイ。
  5. 前記集積回路エレメントは、測定値を検出するために、センサエレメントに対してそれぞれ接続されている、
    請求項１に記載の集積回路アレイ。
  6. 前記センサエレメントは、超音波を放射および受信するための超音波トランスデューサエレメントである、
    請求項５に記載の集積回路アレイ。
  7. 前記電気的インターコネクトは、サブミクロン単位の金属ラインとして形成されている、
    請求項１に記載の集積回路アレイ。
  8. 前記電気的インターコネクトは、前記集積回路エレメントを相互に柔軟に接続するために、立面図において少なくとも区分ごとに曲線形状である、
    請求項１に記載の集積回路アレイ。
  9. 超音波画像化システムといった２次元センサアレイのための集積回路エレメントのアレイを製造する方法であって、
    統合された金属ラインとして形成された電気的インターコネクトを用いて相互に電気的に接続された複数の集積回路エレメントを含んでいるサブストレートを提供するステップと、
    前記電気的インターコネクトを露出させるステップと、
    前記集積回路エレメント間において柔軟な接続を提供するために前記集積回路エレメントに対して柔軟及び/又は伸縮可能な接続レイヤを結合するステップと、
    前記柔軟及び/又は伸縮可能な接続レイヤを用いて前記集積回路エレメントが柔軟に接続されるように、前記集積回路エレメントを含んでいるサブストレート部分を相互に機械的に分離するステップと、
    を含む、方法。
  10. 前記インターコネクトは、フレキシブル接続レイヤを結合する以前に、除去可能な保護モールドを用いてエンベッドされている、
    請求項９に記載の方法。
  11. 前記保護モールドは、前記電気的インターコネクトを露出するために除去される、
    請求項１０に記載の方法。
  12. 前記方法は、さらに、
    測定値を検出するために、前記集積回路エレメントそれぞれに対してセンサエレメントを接続するステップ、
    を含む、請求項９に記載の方法。
  13. 前記センサエレメントは、超音波を放射及び/又は受信するための超音波トランスデューサエレメントである、
    請求項１２に記載の方法。
  14. 前記集積回路は、前記露出されたインターコネクトの位置に対応する位置において前記サブストレート部分を切断することによって、相互に機械的に分離される、
    請求項９に記載の方法。
  15. 血管内超音波システムのための超音波トランスデューサであって、
    超音波を放射及び/又は受信するために、複数の超音波トランスデューサエレメントを含んでいるトランスデューサアレイと、
    前記トランスデューサエレメントを駆動するために、請求項１乃至８いずれか一項に記載の前記集積回路アレイと、
    を含む、超音波トランスデューサ。
JP2016530897A 2013-11-15 2014-10-16 集積回路および集積回路アレイを製造する方法 Active JP6483679B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13193066.1 2013-11-15
EP13193066 2013-11-15
PCT/EP2014/072260 WO2015071051A1 (en) 2013-11-15 2014-10-16 Integrated circuit array and method for manufacturing an array of integrated circuits

Publications (2)

Publication Number Publication Date
JP2017503534A JP2017503534A (ja) 2017-02-02
JP6483679B2 true JP6483679B2 (ja) 2019-03-13

Family

ID=49626806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016530897A Active JP6483679B2 (ja) 2013-11-15 2014-10-16 集積回路および集積回路アレイを製造する方法

Country Status (5)

Country Link
US (1) US10736607B2 (ja)
EP (1) EP3069382B1 (ja)
JP (1) JP6483679B2 (ja)
CN (1) CN105849890B (ja)
WO (1) WO2015071051A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014151362A2 (en) * 2013-03-15 2014-09-25 Butterfly Network, Inc. Monolithic ultrasonic imaging devices, systems and methods
CN106456115B (zh) * 2014-04-18 2020-03-20 蝴蝶网络有限公司 超声成像压缩方法及设备
CN105181811B (zh) * 2015-10-21 2017-09-05 江苏融庆科技有限公司 一种自适应超声换能器模组
US10109784B2 (en) * 2016-03-01 2018-10-23 Qualcomm Incorporated Sensor device
JP6700916B2 (ja) * 2016-03-31 2020-05-27 キヤノン株式会社 音響波プローブ、及び情報取得装置
US10888897B2 (en) 2016-10-27 2021-01-12 Cts Corporation Transducer, transducer array, and method of making the same
CN111968958B (zh) * 2016-12-30 2022-08-19 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
GB2583366B (en) * 2019-04-25 2023-05-24 Vojo Ip Ltd System and method of verifying display of visual information

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071819A (en) * 1997-01-24 2000-06-06 California Institute Of Technology Flexible skin incorporating mems technology
US7348645B2 (en) * 2005-05-13 2008-03-25 Wayne State University Intelligent textile technology based on flexible semiconductor skins
EP1907133A4 (en) * 2005-06-17 2012-05-09 Kolo Technologies Inc MICROELECTROMECHANICAL TRANSDUCER HAVING AN ISOLATION EXTENSION
US7880565B2 (en) 2005-08-03 2011-02-01 Kolo Technologies, Inc. Micro-electro-mechanical transducer having a surface plate
US20080046080A1 (en) * 2006-07-07 2008-02-21 Interuniversitair Microelektronica Centrum (Imec) Method for forming packaged microelectronic devices and devices thus obtained
US7892176B2 (en) * 2007-05-02 2011-02-22 General Electric Company Monitoring or imaging system with interconnect structure for large area sensor array
US9408588B2 (en) * 2007-12-03 2016-08-09 Kolo Technologies, Inc. CMUT packaging for ultrasound system
JP5611830B2 (ja) * 2007-12-03 2014-10-22 コロ テクノロジーズ インコーポレイテッド 静電型変換器アレイのパッケージングおよび接続
US8345508B2 (en) * 2009-09-20 2013-01-01 General Electric Company Large area modular sensor array assembly and method for making the same
JP5529577B2 (ja) * 2010-02-14 2014-06-25 キヤノン株式会社 電気機械変換装置及びその作製方法
EP2455133A1 (en) 2010-11-18 2012-05-23 Koninklijke Philips Electronics N.V. Catheter comprising capacitive micromachined ultrasonic transducers with an adjustable focus

Also Published As

Publication number Publication date
CN105849890A (zh) 2016-08-10
US10736607B2 (en) 2020-08-11
US20160256133A1 (en) 2016-09-08
WO2015071051A1 (en) 2015-05-21
CN105849890B (zh) 2019-04-02
EP3069382B1 (en) 2021-09-29
EP3069382A1 (en) 2016-09-21
JP2017503534A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6483679B2 (ja) 集積回路および集積回路アレイを製造する方法
JP7208954B2 (ja) 柔軟なマイクロ加工のトランスジューサ装置及びその製造方法
US9937528B2 (en) Capacitive micromachined ultrasonic transducer (CMUT) forming
US8324006B1 (en) Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
JP6337026B2 (ja) 基板貫通ビア（ｔｓｖ）を備えた容量性微細加工超音波トランスデューサ（ｃｕｍｔ）デバイス
US20080046080A1 (en) Method for forming packaged microelectronic devices and devices thus obtained
EP2349440A1 (en) Catheter balloon having stretchable integrated circuitry and sensor array
RU2678637C2 (ru) Структура на основе гибких токопроводящих дорожек и способ ее изготовления
US20190224717A1 (en) Ultrasound transducer assembly and method for manufacturing an ultrasound transducer assembly
US9475092B2 (en) Electro-acoustic transducer and method of manufacturing the same
US11407008B2 (en) Ultrasound transducer assembly and method for manufacturing an ultrasound transducer assembly
JP6869983B2 (ja) モジュラー・デバイスおよびケーブル・アセンブリを含むプローブ・アセンブリおよびシステム
US8766459B2 (en) CMUT devices and fabrication methods
JP2018538672A (ja) アレイ・コネクタおよびその製造方法
JP5139032B2 (ja) 微細構造体及びその製造方法
Mimoun et al. Flex-to-Rigid (F2R): A novel ultra-flexible technology for smart invasive medical instruments

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250