JP6473958B2 - 中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法 - Google Patents

中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法 Download PDF

Info

Publication number
JP6473958B2
JP6473958B2 JP2017518781A JP2017518781A JP6473958B2 JP 6473958 B2 JP6473958 B2 JP 6473958B2 JP 2017518781 A JP2017518781 A JP 2017518781A JP 2017518781 A JP2017518781 A JP 2017518781A JP 6473958 B2 JP6473958 B2 JP 6473958B2
Authority
JP
Japan
Prior art keywords
hydrogen
thin film
particles
plasma
particle beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017518781A
Other languages
English (en)
Other versions
JP2017532785A (ja
Inventor
ムンピョ ホン
ムンピョ ホン
ジンニョン チャン
ジンニョン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of JP2017532785A publication Critical patent/JP2017532785A/ja
Application granted granted Critical
Publication of JP6473958B2 publication Critical patent/JP6473958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/366—Multistable devices; Devices having two or more distinct operating states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

本発明は、中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法に関する。
特許文献１に開示されているように、従来のモバイルプロトン（Ｍｏｂｉｌｅ Ｐｒｏｔｏｎ）の生成及び生成されたモバイルプロトンベースのメモリ素子の製造方法では、長時間（数十分以上）及び６００℃以上の高温水素熱処理工程が必要である。
したがって、従来のメモリ素子の製造方法は、工程が複雑であり、長時間の高温熱処理工程が含まれているため、ガラスやプラスチックフィルムなどの基板をメモリ素子の製造に用いることができないという問題点があった。また、半導体層を形成した後に水素熱処理工程を行うため、半導体層の材料の選択や熱工程においても制約が存在する。
このようなことから、水素熱処理工程なしにモバイルプロトン（Ｍｏｂｉｌｅ Ｐｒｏｔｏｎ）を生成し、前記モバイルプロトンをベースとしてメモリ素子を製造することのできる新しい方法が求められている状況である。
本発明の目的は、３００℃以下の低温で短時間内にモバイルプロトン層を形成することができる、中性粒子ビーム発生装置を用いて不揮発性メモリ薄膜素子を製造する方法を提供することにある。
上記のような目的を達成するために、本発明は、プラズマ放電空間としての所定の大きさのチャンバーと、前記チャンバー内にガスを供給するガス供給口と、前記チャンバーで生成されたプラズマイオンと衝突してプラズマイオンを中性粒子に変換させるリフレクターと、を含む中性粒子ビーム発生装置を用いて不揮発性メモリ薄膜素子を製造する方法であって、前記チャンバー内に、第１の絶縁膜が形成された基板を配置するステップと、前記チャンバー内に、水素プラズマの発生のための水素ガス及びプラズマの発生のための不活性ガスを前記ガス供給口を介して供給するステップと、前記チャンバーで生成された水素プラズマイオンが前記リフレクターと衝突して水素中性粒子に変換されるステップと、前記水素中性粒子が前記第１の絶縁膜の表面に蓄積されてモバイルプロトン層が形成されるステップと、前記モバイルプロトン層上に第２の絶縁膜を形成するステップと、を含む。
ここで、前記中性粒子ビーム発生装置の前記リフレクターは、前記水素ガスの水素粒子よりは重く、且つ前記不活性ガスの不活性粒子よりは軽い粒子で構成された固体板であることを特徴とする。
本発明による中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法によると、従来のような、長時間（数十分以上）及び６００℃以上の高温水素熱処理工程に代えて、比較的低温である３００℃以下の温度で短時間（１０分）内にモバイルプロトン層を形成することができる。
また、本発明によると、不揮発性メモリ薄膜素子の製造のための絶縁膜蒸着工程中に、中性粒子ビーム発生装置を用いたモバイルプロトン層の形成工程のみを追加すればよいため、従来のメモリ薄膜素子の生産ラインの工程手順をそのまま活用することができる。
また、本発明によると、モバイルプロトン層を形成して不揮発性メモリ機能を有する薄膜素子を製造する際に、長時間の高温熱処理工程によって、ガラスやプラスチックフィルムなどの基板をメモリ薄膜素子の製造に用いることができなかった従来の問題を解決することができる。
これにより、本発明によると、高特性の不揮発性メモリ薄膜素子をガラスまたはプラスチック基板に製作することができるため、次世代ＩＴＣ製品であるフレキシブル機器やウェアラブル機器に直ちに適用可能であって、現在、技術的な限界によって実現不可能であった新しい概念の製品（超低消費電力のフレキシブル／ウェアラブルディスプレイ及びセンサなど）の製作も可能とする。
中性粒子ビーム発生装置の一例を示す概略図である。
単結晶シリコンウエハ基板上にモバイルプロトン層を形成した後、水素元素の密度を測定した結果を示した図である。
本発明の一実施形態による不揮発性メモリ薄膜素子の製造方法を示した図である。
モバイルプロトン層が形成されたナノ結晶性（nano‐crystalline）Ｓｉ薄膜トランジスタ（ｎｃ‐Ｓｉ ＴＦＴ）の特性を示した図である。 モバイルプロトン層が形成されたナノ結晶性（nano‐crystalline）Ｓｉ薄膜トランジスタ（ｎｃ‐Ｓｉ ＴＦＴ）の特性を示した図である。 モバイルプロトン層が形成されたナノ結晶性（nano‐crystalline）Ｓｉ薄膜トランジスタ（ｎｃ‐Ｓｉ ＴＦＴ）の特性を示した図である。 モバイルプロトン層が形成されたナノ結晶性（nano‐crystalline）Ｓｉ薄膜トランジスタ（ｎｃ‐Ｓｉ ＴＦＴ）の特性を示した図である。
以下では、図を参照して本発明をより詳細に説明する。本発明の要旨を不明瞭にする可能性のある公知機能及び構成についての詳細な説明は省略する。
図１は、中性粒子ビーム発生装置の一例を示す概略図である。
それを参照すると、中性粒子ビーム発生装置は、プラズマ放電空間としての所定の大きさのチャンバー１０１を含む。
チャンバー１０１の一側面にはガス供給口１０２が配置されており、ガス供給口１０２を介して、プラズマの形成のためのガスまたは気体元素を供給するソース気体などが供給されることができる。このガス供給口１０２は、プラズマの生成の均一性のために、その位置が変わり得る。
チャンバー１０１の上端には、リフレクター１０３としての固体板が配置されている。リフレクター１０３は、所定のバイアスが印加されて、プラズマ粒子から中性粒子を生成する。
チャンバー１０１の下端には、基板を支持するための支持台１０５が配置されている。
そして、チャンバー１０１内には、複数の磁石アレイリミッタ（magnetic array limiter）１０４が配置されている。磁石アレイリミッタ１０４は、プラズマ放電空間に存在する電子及びその他のイオンが基板の方に接近することを遮断し、中性粒子のみを選択的に基板の方に送る役割をする。この磁石アレイリミッタ１０４は、チャンバー１０１内に設けられてもよく、そうではなくてもよい。
本発明による不揮発性メモリ薄膜素子の製造方法は、図１に示したような中性粒子ビーム発生装置を用いてモバイルプロトンを形成する方法を含み、高温（６００℃以上）の熱処理工程により絶縁膜に水素を注入してモバイルプロトンを形成していた従来の方式と異なって、比較的低温である３００℃以下の温度で短時間（１０分）内に、第１の絶縁膜と第２の絶縁膜との間に水素中性粒子を蓄積することでモバイルプロトンを形成する。
本発明の一実施形態によるモバイルプロトンの形成方法について説明する。まず、中性粒子ビーム発生装置の支持台１０５上に、モバイルプロトン層を形成しようとする基板を配置する。
一例として、ゲート電極に印加された電圧に応じて絶縁膜内でモバイルプロトンが移動する特性を活用したメモリ素子を実現しようとする場合には、上部に絶縁膜が形成された基板を支持台１０５上に配置することができる。
そして、ガス供給口１０２を介して、プラズマの生成のための不活性ガス、及び水素プラズマの発生のための水素ガスをプラズマ放電空間に供給する。ここで、不活性ガスは、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などのガスである。水素ガスのみでプラズマ放電が十分可能な際には、この不活性ガスは用いなくてもよい。
ガス供給口１０２に供給された不活性ガスはプラズマ放電されてプラズマ粒子を生成し、水素ガスは、チャンバー内でプラズマ粒子と衝突して水素プラズマイオン（またはカチオン）になる。
この際、リフレクター１０３には、約１０〜数百ボルトの負のバイアスが印加され、これにより、水素プラズマイオンがリフレクター１０３に誘導されることができる。
水素プラズマイオンは、リフレクター１０３に衝突し、リフレクター１０３から電子を受けて水素中性粒子になるとともに、印加されたバイアスに応じてエネルギーを受けて反射されて出る。
そして、水素中性粒子は、複数の磁石アレイリミッタ１０４の間を通過した後、支持台１０５に配置された基板（または、絶縁膜）の表面に蓄積されてモバイルプロトン層を形成する。この際、水素中性粒子の他に、水素プラズマイオンも基板（または、絶縁膜）の表面に接触してモバイルプロトン層を形成することができる。
本明細書において、水素粒子ビーム（Ｈ‐ＰＢ：Hydrogen‐Particle Beam）は、水素中性粒子及び水素プラズマイオンの何れか１つ以上を含むものと称される。
一方、本発明による不揮発性メモリ薄膜素子の製造方法は、中性粒子ビーム発生装置のリフレクター１０３が、ガス供給口１０２を介して流入される水素ガスの水素粒子よりは重く、且つ不活性ガスの不活性粒子よりは軽い粒子で構成された固体板から構成される、中性粒子ビーム発生装置を用いることを特徴とする。
これは、純度の高い水素粒子ビームを生成するためのことであって、粒子の衝突を二体衝突（Binary Collision）として解釈するときに、衝突する粒子がターゲット（ここでは、リフレクター１０３）粒子より軽いと効率的に反射されるが、逆に重いと反射効率が急激に低下するため、水素粒子より重く、且つ不活性ガス粒子よりは軽い材質のリフレクター１０３を用いた中性粒子ビーム発生装置で、より多くの水素粒子ビームを発生させることができるためである。
一例として、水素ガスとアルゴンガスを用いてシリコン酸化膜やシリコン窒化膜の表面に水素粒子ビームを照射する場合、中性粒子ビーム発生装置のリフレクターはシリコン板であることが好ましい。
上述の本発明による中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法は、高温（６００℃以上）の熱処理工程が不要であって、３００℃以下の低温で短時間（１０分）内にモバイルプロトン層を基板（または、絶縁膜）上に形成することができる。
図２は、単結晶シリコンウエハ基板上にモバイルプロトン層を形成した後、水素元素の密度を測定した結果を示した図である。
図２を参照すると、本発明によってモバイルプロトンを形成する場合、中性粒子ビーム発生装置のリフレクターの電圧（Ｖｒｅｆ）を高めるほど、基板表面における水素密度が高くなることが分かる。すなわち、リフレクターの電圧が高いほど、高い化学ポテンシャル（chemical potential）を有する水素粒子の、表面拡散（Surface Diffusion）及び表面への蓄積が増加するため、より多くの水素が基板表面の数Å領域で蓄積されることになる。
図３は、本発明の一実施形態による不揮発性メモリ薄膜素子の製造方法を示した図であって、より具体的に、図３は、不揮発性メモリ薄膜素子の中でも、特に逆スタガ（Inverted Staggered）薄膜トランジスタを製造する工程を例として示したものである。但し、本発明が逆スタガ薄膜トランジスタの製造工程のみに限定されるものではなく、本発明により製造される不揮発性メモリ薄膜素子の構成（すなわち、基板、絶縁膜、モバイルプロトン層）を有する素子を製造する際に、後述の逆スタガ薄膜トランジスタについての説明の技術的思想が同様に適用され得る。
本発明は、絶縁膜内にモバイルプロトン層を形成し、例えば、電圧がゲート電極に印加された時に、前記絶縁膜内でモバイルプロトンが移動する特性により、不揮発性メモリ機能を有する薄膜素子の製造方法を提供する。
図３を参照すると、（ａ）ステップは、基板上にゲート電極、前記ゲート電極上に第１の絶縁膜を形成した後、前記第１の絶縁膜が形成された基板を中性粒子ビーム発生装置のプラズマ放電空間であるチャンバー内に配置させ、水素ガス及び不活性ガスをガス供給口を介してチャンバー内に供給し、プラズマ放電により、チャンバーで生成された水素プラズマイオンがリフレクターと衝突して水素中性粒子に変換され、前記水素中性粒子が前記第１の絶縁膜の表面に所定量以上蓄積されることで、モバイルプロトン層が形成されるステップである。ここで、第１の絶縁膜の表面にモバイルプロトン層が形成される上記の一連の工程は、３００℃以下の低温で短時間（１０分）内に行われる。
（ｂ）ステップは、（ａ）ステップの後に、ＰＥＣＶＤなどの工程により、前記形成されたモバイルプロトン層上に第２の絶縁膜を蒸着するステップであって、結果として、第１の絶縁膜と第２の絶縁膜との間にモバイルプロトン層が形成されるようにする。
そして、（ｂ）ステップの後に、通常の逆スタガ薄膜トランジスタ工程である（ｃ）ステップ及び（ｄ）ステップを順に行うことで、本発明の一実施形態による、不揮発性メモリ機能を有する逆スタガ薄膜トランジスタを製造することができる。
このような本発明による不揮発性メモリ薄膜素子の製造方法は、従来のメモリ薄膜素子の製造時に行う絶縁膜の形成過程に、モバイルプロトン層の形成工程のみを追加した形態であるため、図３に示された逆スタガ構造の薄膜トランジスタの製造工程の他にも、スタガ（Staggered）構造、コプレナー（Coplanar）構造、逆コプレナー（Inverted Coplanar）構造など、何れの構造の薄膜トランジスタの製造工程にも適用できる。
そして、本発明による不揮発性メモリ薄膜素子の製造方法は、従来の非晶質シリコン薄膜トランジスタ、低温ポリシリコン（ＬＴＰＳ）薄膜トランジスタ、酸化物半導体、有機物半導体、その他の全ての半導体薄膜を用いたトランジスタの製造工程における絶縁膜の蒸着工程中に、その絶縁膜の中間に中性粒子ビーム発生装置を用いてモバイルプロトン層を形成する工程のみを追加すればよい。
これは、本発明による不揮発性メモリ薄膜素子の製造方法が、従来の薄膜素子の生産ラインの工程手順をそのまま活用できるだけでなく、追加されたモバイルプロトン層の形成工程も、３００℃以下の低温で短時間（１０分）内に行うことができるという点で有意である。
図４から図７は、モバイルプロトン層が形成されたナノ結晶性（nano‐crystalline）Ｓｉ薄膜トランジスタ（ｎｃ‐Ｓｉ ＴＦＴ）の特性を示した図である。
それらを参照すると、図４は、ゲート絶縁膜の内部にモバイルプロトン層が形成されていないｎｃ‐Ｓｉ ＴＦＴ（図４において、「NonMemory」と示されている）と、ゲート絶縁膜の内部に、本発明による方法によって２分間モバイルプロトン層を形成した、不揮発性メモリ機能を有するｎｃ‐Ｓｉ ＴＦＴ（図４において、「Memory」と示されている）との特性の差を示している。
不揮発性メモリ機能を有するｎｃ‐Ｓｉ ＴＦＴは、ゲート電圧のスイープ（sweep）に応じてヒステリシス（Hysteresis）を示すが、これは、絶縁膜の内部のモバイルプロトンが、ゲート電圧に応じて活性膜／ゲート絶縁膜またはゲート絶縁膜／ゲート電極の界面に移動することにより発生する現象である。
そして、図５及び図７は、ゲート電圧（Ｖｇ）のスイープ（sweep）幅に応じて、ヒステリシスの大きさが線形に反応することを示す。これは、絶縁膜の内部のモバイルプロトンが、ゲート電圧に従って定量的に制御されていることを示す。
図６は、不揮発性メモリ機能を有するｎｃ‐Ｓｉ ＴＦＴに対して、メモリ機能の再現性を確認するために、Write＆Erase条件を繰り返して印加しながら測定した結果であって、図６に示されたドレイン電流値（Drain Current）は、Write条件であるゲート電圧（Ｖｇ）を１秒間＋１００Ｖ印加した後、Ｖｇ＝０Ｖの状態でドレイン電圧（Ｖｄ）が５Ｖである時のドレイン電流値と、Erase条件であるゲート電圧を１秒間−１００Ｖ印加した後、Ｖｇ＝０Ｖの状態でＶｄ＝５Ｖである時のドレイン電流値を示す。
図６は、１００回にわたって、write＆Erase状態が正常に作動することを示しており、本発明により製作された不揮発性メモリ機能を有するｎｃ‐Ｓｉ ＴＦＴは、WriteまたはErase状態で数日間放置してもその情報が保存されていて、メモリ素子の核心特性である安定した保持時間（Retention Time）が確保されることを確認することができた。
図４から図７に示したような特性を有する、本発明により製作された不揮発性メモリ薄膜トランジスタは、一例として、低電力ウェアラブルＯＬＥＤの実現において非常に有用に用いられることができる。
不揮発性メモリ機能を有する薄膜トランジスタが低電力ウェアラブルＯＬＥＤの実現に用いられる場合、従来の駆動回路で画素維持機能のために用いていた蓄積容量（Storage Capacitor）が不要となり、駆動方式も変わるため、スイッチング薄膜トランジスタのオフ状態（Off State）を維持するための電力の消費も完全に除去することができる。したがって、蓄積容量がなく、且つスイッチング薄膜トランジスタのオフ状態を維持する電力が不要であるため、低電力駆動が可能となる。また、薄膜トランジスタにメモリ機能を有することで、画素維持（停止画面）及び低速フレーム駆動時にも、従来の問題点を解決することができる。さらに、蓄積容量が不要であるため、それによる面積とコンタクト（Contact）用面積が減少し、より高い解像度の実現が可能となる。
上述のように、本発明によると、長時間（数十分以上）及び６００℃以上の高温水素熱処理工程に代えて、３００℃以下の低温で短時間（１０分）内に不揮発性メモリ薄膜素子を製造することができる。
また、本発明によると、不揮発性メモリ薄膜素子の製造のための絶縁膜蒸着工程中に、中性粒子ビーム発生装置を用いたモバイルプロトン層の形成工程のみを追加すればよいため、従来の薄膜素子の生産ラインの工程手順をそのまま活用することができる。
また、本発明によると、モバイルプロトン層を形成して不揮発性メモリ機能を有する薄膜素子を製造する際に、長時間の高温熱処理工程によって、ガラスやプラスチックフィルムなどの基板をメモリ薄膜素子の製造に用いることができなかった従来の問題を解決することができる。
これにより、本発明によると、高特性の不揮発性メモリ薄膜素子をガラスまたはプラスチック基板に製作することができるため、次世代ＩＴＣ製品であるフレキシブル機器やウェアラブル機器に直ちに適用可能であって、現在、技術的な限界によって実現不可能であった新しい概念の製品（超低消費電力のフレキシブル／ウェアラブルディスプレイ及びセンサなど）の製作も可能とする。
限定された実施形態と図によって本発明を説明したが、本発明は上記の実施形態に限定されず、本発明が属する分野において通常の知識を有する者であれば、このような記載から様々な修正及び変形が可能である。したがって、本発明の思想は添付の特許請求の範囲のみによって把握されるべきであり、その均等または等価の変形は、何れも本発明の思想の範疇に属する。

Claims (2)

  1. プラズマ放電空間としての所定の大きさのチャンバーと、前記チャンバー内にガスを供給するガス供給口と、前記チャンバーで生成されたプラズマイオンと衝突してプラズマイオンを中性粒子に変換させるリフレクターと、を含む中性粒子ビーム発生装置を用いて不揮発性メモリ薄膜素子を製造する方法であって、
    前記チャンバー内に、第１の絶縁膜が形成された基板を配置するステップと、
    前記チャンバー内に、水素プラズマの発生のための水素ガス及びプラズマの発生のための不活性ガスを前記ガス供給口を介して供給するステップと、
    前記不活性ガスは、プラズマ放電されてプラズマ粒子を生成し、前記水素ガスは、前記チャンバー内で前記プラズマ粒子と衝突して水素プラズマイオンになるステップと、
    前記チャンバーで生成された水素プラズマイオンが前記リフレクターと衝突して水素中性粒子に変換されるステップと、
    前記水素中性粒子が前記第１の絶縁膜の表面に蓄積されてモバイルプロトン層が形成されるステップと、
    前記モバイルプロトン層上に第２の絶縁膜を形成するステップと、を含む、中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法。
  2. 中性粒子ビーム発生装置のリフレクターは、水素ガスの水素粒子よりは重く、且つ不活性ガスの不活性粒子よりは軽い粒子で構成された固体板であることを特徴とする、請求項１に記載の中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法。
JP2017518781A 2014-10-10 2015-10-08 中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法 Active JP6473958B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0136931 2014-10-10
KR1020140136931 2014-10-10
PCT/KR2015/010671 WO2016056862A1 (ko) 2014-10-10 2015-10-08 중성입자빔 발생 장치를 이용한 비휘발성 메모리 박막 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2017532785A JP2017532785A (ja) 2017-11-02
JP6473958B2 true JP6473958B2 (ja) 2019-02-27

Family

ID=55653398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017518781A Active JP6473958B2 (ja) 2014-10-10 2015-10-08 中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法

Country Status (5)

Country Link
US (1) US10229834B2 (ja)
EP (1) EP3206224A4 (ja)
JP (1) JP6473958B2 (ja)
CN (1) CN107112327B (ja)
WO (1) WO2016056862A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125933A (ja) * 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
US5830575A (en) * 1996-09-16 1998-11-03 Sandia National Laboratories Memory device using movement of protons
KR101050351B1 (ko) 2004-09-24 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
KR100669828B1 (ko) 2005-03-22 2007-01-16 성균관대학교산학협력단 중성빔을 이용한 원자층 증착장치 및 이 장치를 이용한원자층 증착방법
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
GR20080100269A (el) * 2008-04-18 2009-11-19 ������ ������� ������� ��������� (�����) "����������" Διαταξεις μνημης με χρηση πολυμερικων υλικων που ειναι αγωγοι πρωτονιων
KR101024631B1 (ko) * 2009-03-20 2011-03-25 에버테크노 주식회사 박막 트랜지스터의 제조 방법
KR101217192B1 (ko) * 2010-11-30 2012-12-31 한국기초과학지원연구원 양자점 코팅 방법
KR101402741B1 (ko) * 2012-06-22 2014-06-05 한국기초과학지원연구원 양자점 형성 방법

Also Published As

Publication number Publication date
WO2016056862A1 (ko) 2016-04-14
JP2017532785A (ja) 2017-11-02
CN107112327B (zh) 2019-03-15
EP3206224A1 (en) 2017-08-16
US20170301547A1 (en) 2017-10-19
US10229834B2 (en) 2019-03-12
EP3206224A4 (en) 2018-06-06
CN107112327A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
US7857907B2 (en) Methods of forming silicon nanocrystals by laser annealing
Poddar et al. Down-scalable and ultra-fast memristors with ultra-high density three-dimensional arrays of perovskite quantum wires
US10790324B2 (en) Control circuitry for 2D optical metasurfaces
Xiong et al. Air-stable lead-free perovskite thin film based on CsBi3I10 and its application in resistive switching devices
JP5442044B2 (ja) 太陽電池
Chen et al. An asymmetric hot carrier tunneling van der Waals heterostructure for multibit optoelectronic memory
US7894239B2 (en) Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device
KR102154477B1 (ko) 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
US11004506B2 (en) Switching resistor and method of making such a device
CN113948594B (zh) 可编程光电探测器及其制备方法
KR20120102018A (ko) 반도체 장치 및 반도체 장치의 구동 방법
Liu et al. Photo‐Enhanced Resistive Switching Effect in High‐Performance MAPbI3 Memristors
Kumar et al. Switchable two‐terminal transparent optoelectronic devices based on 2D perovskite
Ma et al. Transparent antiradiative ferroelectric heterostructure based on flexible oxide heteroepitaxy
Li et al. Multifunctional analog resistance switching of Si3N4-based memristors through migration of Ag+ ions and formation of Si-dangling bonds
CN111009582A (zh) 基于薄膜晶体管结构的光电编程多态存储器及其制备方法
GB2564844B (en) A light-activated switching resistor, an optical sensor incorporating a light-activated switching resistor, and methods of using such devices
Wei et al. Laser-induced optoelectronic tuning of perovskite nanocrystal films for multicolor pattern displays
JP2017532785A (ja) 中性粒子ビーム発生装置を用いた不揮発性メモリ薄膜素子の製造方法
CN105575991A (zh) 记忆体结构及形成记忆体结构的方法
Hanh et al. Fabrication of InGaZnO nonvolatile memory devices at low temperature of 150° C for applications in flexible memory displays and transparency coating on plastic substrates
KR101627354B1 (ko) 중성입자빔 발생 장치를 이용한 비휘발성 메모리 박막 트랜지스터 제조 방법
CN103915566B (zh) 基于相变量子点的存储器件及其制备方法
KR101433273B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
Luo et al. Complementary memory cell based on field-programmable ferroelectric diode for ultra-low power current-SA free BNN applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190115

R150 Certificate of patent or registration of utility model

Ref document number: 6473958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250