JP6459630B2 - データ転送制御装置、データ転送制御プログラム、および並列計算システム - Google Patents
データ転送制御装置、データ転送制御プログラム、および並列計算システム Download PDFInfo
- Publication number
- JP6459630B2 JP6459630B2 JP2015037641A JP2015037641A JP6459630B2 JP 6459630 B2 JP6459630 B2 JP 6459630B2 JP 2015037641 A JP2015037641 A JP 2015037641A JP 2015037641 A JP2015037641 A JP 2015037641A JP 6459630 B2 JP6459630 B2 JP 6459630B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- nodes
- region
- latin
- migration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17387—Three dimensional, e.g. hypercubes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
〔第1の実施の形態〕
図1は、第1の実施の形態に係る並列計算システムの構成例を示す図である。並列計算システムは、複数のノード1aがn次元(nは2以上の整数)でメッシュまたはトーラス接続されたネットワーク1を含んでいる。ネットワーク1内のノードは、ノード間を接続するリンクと別に、データ転送制御装置10に接続されている。データ転送制御装置10は、ネットワーク1内での、複数の領域間のデータ転送を制御する。
〔第2の実施の形態〕
次に第2の実施の形態について説明する。第2の実施の形態は、メッシュまたはトーラス接続による並列計算システムにおける、ジョブの効率的なマイグレーションを実現するものである。
図6は、輻輳の発生状況を示す第1の例を示す図である。図6では、2次元メッシュを持つインターコネクトにおいて、4×4のサブメッシュ31内の計算ノード集合で実行されているジョブを、サブメッシュ31をx軸方向に平行に移動させた位置の4×4のサブメッシュ32内の計算ノード集合に移行する。
図6,図7に示したような通信経路の輻輳の発生を抑止するためには、通信を複数のステップに分けて、計画的に行う方法が考えられる。例えば図6においては、サブメッシュ31内のy軸方向の列ごとに、順番にマイグレーションデータを送信すれば、輻輳の発生を抑止できる。すなわち、最初に、計算ノード31aと同じ列に属する4つの計算ノードが一斉にマイグレーションデータの転送を行い、その後、計算ノード31bと同じ列に属する4つの計算ノードが一斉にマイグレーションデータの転送を行う。その後、同様に、計算ノード31cと同じ列に属する4つの計算ノード、計算ノード31dと同じ列に属する4つの計算ノードの順で、マイグレーションデータの転送を行う。これにより、輻輳なくデータ通信が可能となる。
k×kのラテン方格の組み合わせ数は、計算式「k!(k−1)!×ik」で求められる。ここで、ikは、i1=i2=i3=1,i4=4,i5=56,i6=9408…である。4×4のラテン方格であれば、576通り生成できる。
図14は、計算ノードの配置の回転を伴うマイグレーションの例を示す図である。図14の例は、ジョブに割り当てる計算ノード集合の配置を、マイグレーション時に時計回りに90度回転させている。この場合、移行元のサブメッシュ59におけるマイグレーションのデータの送信順を示すラテン方格41に対し、数値の配置を時計周りに90度回転させたラテン方格45が生成される。このラテン方格45が、移行先のサブメッシュ60内の計算ノードのデータ受信順を表している。このように、ラテン方格41,45を用いれば、計算ノードの配置が回転していても、輻輳の発生を抑止して、マイグレーションを行うことができる。
図16は、マイグレーション処理の手順の一例を示すフローチャートである。マイグレーション処理は、例えば、ジョブのマイグレーション指示が入力されたときに実行される。
[ステップS103]データ転送管理部114は、生成されたラテン方格を用いて、移行元の計算ノード集合から移行先の計算ノード集合へ、マイグレーションデータの転送処理を行う。マイグレーションデータ転送処理の詳細は後述する(図19参照)。
図17は、ラテン方格生成処理の手順の一例を示すフローチャートである。
[ステップS111]ラテン方格生成部113は、移行元の計算ノード集合と移行先の計算ノード集合とを比較し、マイグレーション時に計算ノードの配置を回転させるか否かを判断する。例えばラテン方格生成部113は、移行元と移行先とのサブメッシュの各軸方向の長さが異なっており、移行元のサブメッシュの最長軸と移行先のサブメッシュの最長軸とが異なる場合、回転をするものと判断する。計算ノードの配列を回転させる場合、処理がステップS112に進められる。計算ノードの配列を回転させない場合、処理がステップS113に進められる。
図18は、マイグレーションデータ転送処理に用いる変数を示す図である。マイグレーションデータを転送する場合、データ転送管理部114は、マイグレーション情報記憶部111から、移行元のサブメッシュ61を示す情報と、移行先のサブメッシュ62を示す情報とを取得する。
図19は、マイグレーションデータ転送処理の手順の一例を示すフローチャートである。
[ステップS123]データ転送管理部114は、m番目のステップにおけるノード間のデータ転送を行う。例えばデータ転送管理部114は、m番目のステップでマイグレーションデータを送信する計算ノードに対して、マイグレーションデータの送信を指示する。マイグレーションデータの送信指示には、例えば、マイグレーションデータの送信先の計算ノードの識別子(例えばネットワーク上の位置を示す座標値)が含まれる。このような送信指示が、n番目のステップにいてマイグレーションデータの送信を行う計算ノードそれぞれに対して行われる。
以上のようにして、ジョブのマイグレーション時に、通信の輻輳の発生を抑止することができ、効率的なマイグレーションが可能となる。
図20は、3次元のメッシュまたはトーラス接続のネットワークの例を示す図である。3次元接続のネットワークでは、ジョブに、直方体状のサブメッシュ63内の計算ノード集合が割り当てられる。そのジョブのマイグレーションを行う場合、移行先として、同様に直方体状のサブメッシュ64内の計算ノード集合が決定される。3次元接続の場合であっても2次元と同様、同一ステップでデータ通信をする計算ノードのx軸、y軸、z軸の座標値が重複しないようにすれば、輻輳の発生を抑止できる。
次に第3の実施の形態について説明する。第3の実施の形態は、ジョブマネージャが通信順を確定し、そのデータ転送の実行のコントロールについては、マイグレーションデータを転送する計算ノード集合自らが行うものである。以下、第3の実施の形態における、第2の実施の形態との相違点について説明する。
[ステップS210]制御ノード100のジョブマネージャ110は、ラテン方格を用いて、マイグレーションの移行元の計算ノードのデータ送信順を決定する。例えばジョブマネージャ110は、移動元と移動先とのサブメッシュの形状、位置情報、回転の有無から、適切なラテン方格を作成し、各ステップにおける同時通信ノード群を決定する。ラテン方格の作成処理は、図17に示した第2の実施の形態の処理と同様である。
[ステップS215]全計算ノードにおいてバリア同期の完了後、通信ステップ番号(step0)の計算ノード群310内の各計算ノードが、マイグレーションデータの送信信処理を行う。
[ステップS217,S218]通信ステップ番号(step0)に属さない計算ノードは、再度バリア同期待ち状態に遷移する。
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。第4の実施の形態は、マイグレーションデータ転送時の経路上の通信状況に応じて、複数のラテン方格の中から、効率的に通信可能なラテン方格を選択し、データ転送に適用するものである。以下、第4の実施の形態における、第2の実施の形態との相違点について説明する。
(1)複数の「ラテン方格」の選び方で性能差がありうる場合を検出する処理。
(2)複数の「ラテン方格」から、最適なものを選ぶ処理。
ジョブに割り当てられるノード配置が、マイグレーションにより変化する場合、ジョブマネージャ110は単位時間ごとに各ノードにどのジョブを割り当てるかを定めた予定表(ノード割り当て管理表)を保持する。
図25は、ラテン方格選択処理の手順の一例を示す図である。
[ステップS301]ジョブマネージャ110は、通信干渉がない場合のマイグレーション終了予定時刻を求める。例えば、ジョブマネージャ110は、マイグレーション開始予定時刻S0に対し、他のジョブや「広帯域転送」との通信干渉がない場合のマイグレーション終了予定時刻T0を以下の式で求める。
T0=S0+Σマイグレーションデータ転送の経路ごとの通信データ量/転送バンド幅
マイグレーションデータ転送の経路は、例えばx軸方向の経路、y軸方向の経路、z軸方向の経路である。転送バンド幅は、予め設定された値(例えば5GB)である。経路ごとの通信時間(通信データ量/転送バンド幅)の合計(Σ)を、マイグレーション開始予定時刻S0に加算することで、マイグレーション終了予定時刻T0となる。
・要件1:S0からT0までの期間内に、マイグレーションデータ転送路上の計算ノードにジョブが存在する。
・要件2:S0からT0までの期間内に、マイグレーションデータ転送路上に、予想終了時刻(=s(i)+d(i)/バンド幅)が含まれる「広帯域転送」がある。
[ステップS304]ジョブマネージャ110は、事前に用意した複数のラテン方格の各々に対し、一斉に転送を行う計算ノード群(ラテン方格の同一記号に対応する複数の計算ノード)ごとに、通信干渉の度合いを評価する。そして通信の干渉度合いに基づいて、各ラテン方格の終了予定時刻が算出される。通信干渉度合いの評価処理の詳細は後述する(図26参照)。
[ステップS311]ジョブマネージャ110は、予め用意された複数のラテン方格のち、未処理のラテン方格を1つ選択する。
記号ごとの通信干渉度=A1×n1+A2×n2
ここでは、A1は「ジョブ内通信が使用する平均バンド幅/リンクのバンド幅」である。A2は、「1」とする。
次に第5の実施の形態について説明する。第5の実施の形態は、1対の計算ノード間のデータ転送経路を2つ用いることで、データ転送の効率化を図るものである。
1a ノード
2 第1領域
3 第2領域
10 データ転送制御装置
11 通信インタフェース
12 制御部
13 記憶部
13a ラテン方格
Claims (10)
- 複数のノードがn次元(nは2以上の整数)でメッシュまたはトーラス接続されたネットワーク内の第1領域に含まれ、前記第1領域内での位置に応じた識別子が付与された複数の第1ノードから、前記ネットワーク内の第2領域に含まれ、前記第2領域内での位置に応じて、前記第1領域内の対応する位置の第1ノードと同じ識別子が付与された複数の第2ノードへのデータ転送を制御するデータ転送制御装置において、
前記複数のノードと通信する通信インタフェースと、
データ転送対象のノードに対して、前記通信インタフェースを介してデータ転送を指示する制御部と、を有し、
前記制御部は、
前記第1領域のサイズに応じた数を各軸方向の記号数とするn次元のラテン超方格を生成し、
前記第1領域内での前記複数の第1ノードそれぞれの位置に応じて、前記複数の第1ノードそれぞれに、前記ラテン超方格内の対応する位置の記号を対応付け、
前記ラテン超方格内の同じ種類の記号に対応付けられた第1ノード同士を纏めた複数の第1ノード群それぞれによる、送信元の第1ノード群内の各第1ノードから該第1ノードと同じ識別子の第2ノードへの並列データ転送を、第1ノード群単位で順番に実行するように、前記複数の第1ノードそれぞれに指示する、
ことを特徴とするデータ転送制御装置。 - 前記ラテン超方格の生成では、前記第1領域内のn次元の各軸方向の幅のうち、最長の幅の軸方向に並べられた第1ノード数を、前記ラテン超方格の各軸方向の記号数とする、
請求項1記載のデータ転送制御装置。 - 前記記号の対応付けでは、前記第1領域と前記第2領域との間で、少なくとも1つの軸方向の範囲が重複する場合、範囲が重複する該軸方向に、前記ラテン超方格を複数積み重ね、積み重ねられた前記ラテン超方格それぞれ内の記号を、前記第1領域内の前記複数の第1ノードに対応付ける、
請求項1または2記載のデータ転送制御装置。 - 前記ラテン超方格の生成では、前記第1領域と前記第2領域との間で、少なくとも1つの軸方向の範囲が重複する場合、範囲が重複する該軸方向への前記第1領域と前記第2領域とのずれ幅と、前記第1領域内の該軸方向以外の方向の幅のうちの最長の幅とのうちの長い方の幅に応じた値を、前記ラテン超方格の各軸方向の記号数とする、
請求項3記載のデータ転送制御装置。 - 前記記号の対応付けでは、前記第1領域を平行移動させ、所定の軸周りに時計回りまたは反時計回りに90度回転させたときに前記第1領域が占めることとなる領域が前記第2領域となっている場合、前記第1領域のn次元の各軸方向の幅のうち、最長の幅の軸方向に、前記ラテン超方格を複数積み重ね、積み重ねられた前記ラテン超方格それぞれ内の記号を、前記第1領域内の前記複数の第1ノードに対応付ける、
請求項1乃至4のいずれかに記載のデータ転送制御装置。 - 前記ラテン超方格の生成では、前記第1領域を平行移動させ、所定の軸周りに時計回りまたは反時計回りに90度回転させたときに前記第1領域が占めることとなる領域が前記第2領域となっている場合、前記第1領域内のn次元の各軸方向の幅のうち、2番目に長い幅の軸方向に並べられた第1ノード数を、前記ラテン超方格の各軸方向の記号数とする、
請求項5記載のデータ転送制御装置。 - 前記ラテン超方格の生成では、複数のラテン超方格を生成し、
前記記号の対応付けでは、前記第1領域と前記第2領域との間の通信経路上の通信状況に基づいて、前記複数のラテン超方格のうちの1つを、使用ラテン超方格として選択し、前記第1領域内での前記複数の第1ノードそれぞれの位置に応じて、前記複数の第1ノードそれぞれに前記使用ラテン超方格内の記号を対応付ける、
請求項1乃至6のいずれかに記載のデータ転送制御装置。 - 前記指示では、前記複数の第1ノードそれぞれに対して、転送するデータの半分のデータを第1の経路で送信するように指示し、前記複数の第2ノードそれぞれに対して、転送するデータの残りの半分のデータを、前記複数の第1ノードそれぞれから、前記第1の経路とは別の第2の経路で取得するように指示する、
請求項1乃至7のいずれかに記載のデータ転送制御装置。 - 複数のノードがn次元(nは2以上の整数)でメッシュまたはトーラス接続されたネットワーク内の第1領域に含まれ、前記第1領域内での位置に応じた識別子が付与された複数の第1ノードから、前記ネットワーク内の第2領域に含まれ、前記第2領域内での位置に応じて、前記第1領域内の対応する位置の第1ノードと同じ識別子が付与された複数の第2ノードへのデータ転送を制御するためのデータ転送制御プログラムにおいて、
コンピュータに、
前記第1領域のサイズに応じた数を各軸方向の記号数とするn次元のラテン超方格を生成し、
前記第1領域内での前記複数の第1ノードそれぞれの位置に応じて、前記複数の第1ノードそれぞれに、前記ラテン超方格内の対応する位置の記号を対応付け、
前記ラテン超方格内の同じ種類の記号に対応付けられた第1ノード同士を纏めた複数の第1ノード群それぞれによる、送信元の第1ノード群内の各第1ノードから該第1ノードと同じ識別子の第2ノードへの並列データ転送を、第1ノード群単位で順番に実行するように、前記複数の第1ノードそれぞれに指示する、
処理を実行させるデータ転送制御プログラム。 - n次元(nは2以上の整数)のメッシュまたはトーラス接続のネットワークに含まれる複数のノードと、
前記ネットワーク内の第1領域に含まれ、前記第1領域内での位置に応じた識別子が付与された複数の第1ノードから、前記ネットワーク内の第2領域に含まれ、前記第2領域内での位置に応じて、前記第1領域内の対応する位置の第1ノードと同じ識別子が付与された複数の第2ノードへのデータ転送を制御する制御ノードと、
を有する並列計算システムであって、
前記制御ノードは、
前記第1領域のサイズに応じた数を各軸方向の記号数とするn次元のラテン超方格を生成し、
前記第1領域内での前記複数の第1ノードそれぞれの位置に応じて、前記複数の第1ノードそれぞれに、前記ラテン超方格内の対応する位置の記号を対応付け、
前記ラテン超方格内の同じ種類の記号に対応付けられた第1ノード同士を纏めた複数の第1ノード群それぞれによる、送信元の第1ノード群内の各第1ノードから該第1ノードと同じ識別子の第2ノードへの並列データ転送を、第1ノード群単位で順番に実行するように、前記複数の第1ノードそれぞれに指示し、
前記複数の第1ノードそれぞれは、
前記制御ノードからの指示に従って、前記複数の第2ノードのうちの所定の第2ノードに対してデータを送信する、
並列計算システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015037641A JP6459630B2 (ja) | 2015-02-27 | 2015-02-27 | データ転送制御装置、データ転送制御プログラム、および並列計算システム |
EP16152693.4A EP3062233A3 (en) | 2015-02-27 | 2016-01-26 | Data transfer control apparatus, computer program, and parallel computing system |
US15/007,366 US10091280B2 (en) | 2015-02-27 | 2016-01-27 | Data transfer control apparatus that control transfer of data between nodes and parallel computing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015037641A JP6459630B2 (ja) | 2015-02-27 | 2015-02-27 | データ転送制御装置、データ転送制御プログラム、および並列計算システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162014A JP2016162014A (ja) | 2016-09-05 |
JP6459630B2 true JP6459630B2 (ja) | 2019-01-30 |
Family
ID=55310651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015037641A Active JP6459630B2 (ja) | 2015-02-27 | 2015-02-27 | データ転送制御装置、データ転送制御プログラム、および並列計算システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10091280B2 (ja) |
EP (1) | EP3062233A3 (ja) |
JP (1) | JP6459630B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017090517A1 (ja) * | 2015-11-24 | 2017-06-01 | 日本電気株式会社 | ソフトウェアストレージユニット、バックアップ方法、およびバックアップ制御プログラムが記録された記録媒体 |
CN107733810B (zh) * | 2016-08-10 | 2020-11-27 | 华为技术有限公司 | 一种确定路由的方法、装置及通信设备 |
CN108520317B (zh) * | 2018-03-27 | 2021-07-27 | 华中科技大学 | 一种水电系统联合优化调度的拉丁方动态规划降维方法 |
US11516087B2 (en) * | 2020-11-30 | 2022-11-29 | Google Llc | Connecting processors using twisted torus configurations |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6456588B1 (en) * | 1997-04-21 | 2002-09-24 | At&T Corp. | Hypercube routing and restoration in telecommunications networks |
US6023753A (en) | 1997-06-30 | 2000-02-08 | Billion Of Operations Per Second, Inc. | Manifold array processor |
US6763519B1 (en) * | 1999-05-05 | 2004-07-13 | Sychron Inc. | Multiprogrammed multiprocessor system with lobally controlled communication and signature controlled scheduling |
US7466656B2 (en) * | 2004-10-26 | 2008-12-16 | International Business Machines Corporation | Method, apparatus and program storage device for efficient construction of network overlays through interconnection topology embedding |
US7853639B2 (en) * | 2006-09-12 | 2010-12-14 | International Business Machines Corporation | Performing process migration with allreduce operations |
JP5849486B2 (ja) * | 2011-07-19 | 2016-01-27 | 富士通株式会社 | ネットワーク装置及びネットワーク管理装置 |
US9769112B2 (en) * | 2011-10-26 | 2017-09-19 | International Business Machines Corporation | Optimising data transmission in a hypercube network |
JP2014137732A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 情報処理システム及び情報処理システムの制御方法 |
-
2015
- 2015-02-27 JP JP2015037641A patent/JP6459630B2/ja active Active
-
2016
- 2016-01-26 EP EP16152693.4A patent/EP3062233A3/en not_active Withdrawn
- 2016-01-27 US US15/007,366 patent/US10091280B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160255138A1 (en) | 2016-09-01 |
EP3062233A2 (en) | 2016-08-31 |
US10091280B2 (en) | 2018-10-02 |
JP2016162014A (ja) | 2016-09-05 |
EP3062233A3 (en) | 2017-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9009648B2 (en) | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification | |
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
US8499222B2 (en) | Supporting distributed key-based processes | |
JP6459630B2 (ja) | データ転送制御装置、データ転送制御プログラム、および並列計算システム | |
RU2702268C2 (ru) | Масштабируемые пулы хранения данных | |
KR101082701B1 (ko) | 정보 처리 시스템, 통신 제어 장치 및 방법 | |
CN111630505A (zh) | 深度学习加速器系统及其方法 | |
US11537443B2 (en) | Reconfigurable computing pods using optical networks | |
CN112188325B (zh) | 使用具有一对多光交换机的光网络的可重新配置的计算平台 | |
JP5665208B2 (ja) | ハイパーキューブ・ネットワーク内のデータ伝送の最適化 | |
US20200235815A1 (en) | Methods and sysems for reconfigurable network topologies | |
JP5182162B2 (ja) | 計算機システム及びi/o制御方法 | |
US9329898B1 (en) | Method and apparatus for job management | |
US10061624B2 (en) | Parallel computing system, job management device, and job management method | |
US9762474B2 (en) | Systems and methods for selecting a router to connect a bridge in the network on chip (NoC) | |
US9372816B2 (en) | Advanced programmable interrupt controller identifier (APIC ID) assignment for a multi-core processing unit | |
Yu et al. | Flex tuner: A flexible container-based tuning system for cloud applications | |
US11082325B2 (en) | Communication control method and information processing apparatus | |
US11656920B2 (en) | Information processing apparatus and computer-readable storage medium storing parallel computing program | |
JP7152343B2 (ja) | 半導体装置 | |
JP2016038649A (ja) | 並列計算機システム及び並列計算機システムの制御方法 | |
US20200337114A1 (en) | Communication control method and information processing apparatus | |
JP2012199767A (ja) | 電子回路システム | |
JP2018081346A (ja) | ストレージ装置、ストレージシステム、ストレージ制御方法、および、ストレージ制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |