JP6450696B2 - 記憶装置及び誤り訂正装置 - Google Patents
記憶装置及び誤り訂正装置 Download PDFInfo
- Publication number
- JP6450696B2 JP6450696B2 JP2016017966A JP2016017966A JP6450696B2 JP 6450696 B2 JP6450696 B2 JP 6450696B2 JP 2016017966 A JP2016017966 A JP 2016017966A JP 2016017966 A JP2016017966 A JP 2016017966A JP 6450696 B2 JP6450696 B2 JP 6450696B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- frequency
- error
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
本発明の実施形態は、記憶装置及び誤り訂正装置に関する。
記憶装置を構成する各電子部品からの発熱量のうち、誤り訂正装置からの発熱量は比較
的大きく、記憶装置を適切な温度で使用しその信頼性を維持するためには、誤り訂正装置
からの発熱による温度上昇を低減することが効果的であることが知られている。
的大きく、記憶装置を適切な温度で使用しその信頼性を維持するためには、誤り訂正装置
からの発熱による温度上昇を低減することが効果的であることが知られている。
本発明が解決しようとする課題は、記憶装置及び誤り訂正装置の温度上昇を低減するこ
とである。
とである。
上記課題を達成するために、実施形態の記憶装置は、第１クロックに同期して動作し、不揮発性記憶媒体から読み出したデータフレーム中の誤りデータ数を算出する第１演算を行う第１演算回路と、第２クロックに同期して動作し、第１演算回路の出力に基づいてデータフレーム中の誤りデータ位置を算出する第２演算を行う第２演算回路とを有する。また、実施形態の記憶装置は、第１クロック及び第２クロックを出力し、データフレーム中の誤りデータ数に応じて第２クロックの周波数を変更するクロック制御回路を有する。クロック制御回路は、データフレーム中の誤りデータ数が所定の閾値以上である場合の第２クロックの周波数を、第１クロックの周波数と等しい第１周波数とし、データフレーム中の誤りデータ数が閾値未満である場合の第２クロックの周波数を、第１クロックの周波数未満である第２周波数とする。
以下、実施形態の記憶装置を、図面を参照して説明する。なお、以下の説明において、
同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
図１は、実施形態の記憶装置の構成を示すブロック図である。
記憶装置１は、データを記憶する不揮発性記憶媒体１０、記憶装置１全体の動作を制御
するコントローラ２０から成る。
するコントローラ２０から成る。
また、コントローラ２０は、不揮発性記憶媒体１０からのデータ読み出しを制御する媒
体リード制御回路１００、媒体リード制御回路１００が出力するデータを一時的に格納す
るリードバッファ１１０、リードバッファ１１０からデータを読み出しホスト機器２へ転
送するホストインターフェース制御回路１２０から成る。
体リード制御回路１００、媒体リード制御回路１００が出力するデータを一時的に格納す
るリードバッファ１１０、リードバッファ１１０からデータを読み出しホスト機器２へ転
送するホストインターフェース制御回路１２０から成る。
不揮発性記憶媒体１０としては、例えばＮＡＮＤ型フラッシュメモリや磁気ディスクな
どが用いられる。
どが用いられる。
不揮発性記憶媒体１０が記憶しているデータには、書き込み時に、図示しない媒体ライ
ト制御回路が所定の単位（例えば５１２バイト。以下、データフレームと呼ぶ）ごとに誤
り訂正符号を付加している。
ト制御回路が所定の単位（例えば５１２バイト。以下、データフレームと呼ぶ）ごとに誤
り訂正符号を付加している。
誤り訂正符号としては、例えばＢＣＨ符号やリードソロモン符号などが用いられる。
１データフレーム中の誤り訂正可能最大数は、付加される誤り訂正符号の種類及び誤り
訂正符号の長さに応じて決まる。例えば５１２バイトのデータフレームに３８バイトのＢ
ＣＨ符号を付加した場合、１データフレームあたり２０ビットまで誤りデータの訂正が可
能である。
訂正符号の長さに応じて決まる。例えば５１２バイトのデータフレームに３８バイトのＢ
ＣＨ符号を付加した場合、１データフレームあたり２０ビットまで誤りデータの訂正が可
能である。
本実施形態ではリードバッファ１１０はＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）からなるメモリである。なお、リードバッファ１１０は、ＤＲ
ＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）など他の種類のメ
モリを採用しても良い。
ｃｅｓｓ Ｍｅｍｏｒｙ）からなるメモリである。なお、リードバッファ１１０は、ＤＲ
ＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）など他の種類のメ
モリを採用しても良い。
ホスト機器２は、例えばＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎ
ｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）規格やＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）規格
、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）規格のインターフェースをサポ
ートするコンピュータである。
ｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）規格やＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）規格
、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）規格のインターフェースをサポ
ートするコンピュータである。
ホストインターフェース制御回路１２０は、リードバッファ１１０からデータを読み出
し、ホスト機器２とのインターフェース規格に定められたプロトコルに従って、ホスト機
器２にデータを転送する。
し、ホスト機器２とのインターフェース規格に定められたプロトコルに従って、ホスト機
器２にデータを転送する。
媒体リード制御回路１００は、不揮発性記憶媒体１０から読み出したデータを一時的に
格納するＦＩＦＯ２００と、ＦＩＦＯ２００からデータを読み出し、データ中の誤りを訂
正し、訂正されたデータをリードバッファ１１０へ出力する誤り訂正装置２１０から成る
。
格納するＦＩＦＯ２００と、ＦＩＦＯ２００からデータを読み出し、データ中の誤りを訂
正し、訂正されたデータをリードバッファ１１０へ出力する誤り訂正装置２１０から成る
。
誤り訂正装置２１０は、データフレームごとのデータ誤りの有無を判定しシンドローム
４００を生成するシンドローム演算回路３００、シンドローム４００を基に誤り位置多項
式４１０及び誤りデータ数４２０を算出するシグマ演算回路３１０、誤り位置多項式４１
０を基にデータフレーム中の誤りデータ位置４３０を算出するチェーンサーチ演算回路３
２０、誤りデータ位置４３０を基に誤りデータの訂正を行うエラー訂正回路３３０、誤り
訂正装置２１０内の各回路にクロックを供給するクロック制御回路３４０から成る。
４００を生成するシンドローム演算回路３００、シンドローム４００を基に誤り位置多項
式４１０及び誤りデータ数４２０を算出するシグマ演算回路３１０、誤り位置多項式４１
０を基にデータフレーム中の誤りデータ位置４３０を算出するチェーンサーチ演算回路３
２０、誤りデータ位置４３０を基に誤りデータの訂正を行うエラー訂正回路３３０、誤り
訂正装置２１０内の各回路にクロックを供給するクロック制御回路３４０から成る。
シンドローム演算回路３００、シグマ演算回路３１０及びエラー訂正回路３３０はクロ
ック制御回路３４０が供給するＣＬＫ１に同期して動作している。チェーンサーチ演算回
路３２０はクロック制御回路３４０が供給するＣＬＫ２に同期して動作している。
ック制御回路３４０が供給するＣＬＫ１に同期して動作している。チェーンサーチ演算回
路３２０はクロック制御回路３４０が供給するＣＬＫ２に同期して動作している。
また、シグマ演算回路３１０は誤りデータ数４２０をクロック制御回路３４０に出力し
ている。
ている。
なお、本実施形態ではクロック制御回路３４０は誤り訂正装置２１０内に実装されてい
るが、コントローラ２０内の他の箇所に実装されてもよい。
るが、コントローラ２０内の他の箇所に実装されてもよい。
ここで、各演算回路からの単位時間当たりの発熱量は回路規模及び動作周波数に正比例
し、同一周波数で動作させた場合は、エラー訂正回路３３０、シンドローム演算回路３０
０、チェーンサーチ演算回路３２０、シグマ演算回路３１０の順に大きくなり、特にチェ
ーンサーチ演算回路３２０及びシグマ演算回路３１０が支配的である。
し、同一周波数で動作させた場合は、エラー訂正回路３３０、シンドローム演算回路３０
０、チェーンサーチ演算回路３２０、シグマ演算回路３１０の順に大きくなり、特にチェ
ーンサーチ演算回路３２０及びシグマ演算回路３１０が支配的である。
１データフレーム分のデータを処理するクロックサイクル数は、シンドローム演算及び
エラー訂正についてはデータフレーム中の誤りデータ数や誤りデータ位置に関わらず一定
である。一方で、シグマ演算については誤りデータ数に正比例して長くなる。また、チェ
ーンサーチ演算についてはデータフレーム中の誤りデータ位置に応じて変化し、データフ
レーム中の探索順の最終位置に誤りデータが位置する時に最大になることが知られている
。
エラー訂正についてはデータフレーム中の誤りデータ数や誤りデータ位置に関わらず一定
である。一方で、シグマ演算については誤りデータ数に正比例して長くなる。また、チェ
ーンサーチ演算についてはデータフレーム中の誤りデータ位置に応じて変化し、データフ
レーム中の探索順の最終位置に誤りデータが位置する時に最大になることが知られている
。
従って、記憶装置１に求められる読み出し性能を満足させるためには、ＣＬＫ１及びＣ
ＬＫ２は、シグマ演算及びチェーンサーチ演算が最大クロックサイクル数（以下、それぞ
れＣ＿σ＿ｍａｘ、Ｃ＿ｃｓ＿ｍａｘとする）かかったとした場合でも、誤り訂正がボト
ルネックとならないような周波数にする必要がある。以下、この条件を満たすＣＬＫ１、
ＣＬＫ２の周波数をそれぞれｆ１、ｆ２とする。なお、ｆ１とｆ２は等しい周波数であっ
てもよい。
ＬＫ２は、シグマ演算及びチェーンサーチ演算が最大クロックサイクル数（以下、それぞ
れＣ＿σ＿ｍａｘ、Ｃ＿ｃｓ＿ｍａｘとする）かかったとした場合でも、誤り訂正がボト
ルネックとならないような周波数にする必要がある。以下、この条件を満たすＣＬＫ１、
ＣＬＫ２の周波数をそれぞれｆ１、ｆ２とする。なお、ｆ１とｆ２は等しい周波数であっ
てもよい。
図２は、実施形態の媒体リード制御回路１００の動作を示すタイミングチャートである
。
。
図２において、「ＦＩＦＯ（ＩＮ）」は不揮発性記憶媒体１０から読み出したデータを
ＦＩＦＯ２００に格納するタイミング、「ＦＩＦＯ（ＯＵＴ）」はＦＩＦＯ２００から読
み出したデータをシンドローム演算回路３００に入力するタイミング、「シンドローム演
算」はシンドローム演算回路３００がシンドローム４００を生成するタイミング、「シグ
マ演算」はシグマ演算回路３１０が誤り位置多項式４１０及び誤りデータ数４２０を算出
するタイミング、「チェーンサーチ演算」はチェーンサーチ演算回路３２０が誤りデータ
位置４３０を算出するタイミング、「エラー訂正」はエラー訂正回路３３０がデータ中の
誤りを訂正し、訂正されたデータをリードバッファ１１０へ出力するタイミングをそれぞ
れ示している。
ＦＩＦＯ２００に格納するタイミング、「ＦＩＦＯ（ＯＵＴ）」はＦＩＦＯ２００から読
み出したデータをシンドローム演算回路３００に入力するタイミング、「シンドローム演
算」はシンドローム演算回路３００がシンドローム４００を生成するタイミング、「シグ
マ演算」はシグマ演算回路３１０が誤り位置多項式４１０及び誤りデータ数４２０を算出
するタイミング、「チェーンサーチ演算」はチェーンサーチ演算回路３２０が誤りデータ
位置４３０を算出するタイミング、「エラー訂正」はエラー訂正回路３３０がデータ中の
誤りを訂正し、訂正されたデータをリードバッファ１１０へ出力するタイミングをそれぞ
れ示している。
２つの連続するデータフレーム（フレーム“Ａ”、フレーム“Ｂ”）の誤り訂正の動作
タイミングを、図２に則って説明する。
タイミングを、図２に則って説明する。
媒体リード制御回路１００は、時刻Ｔ１において、不揮発性記憶媒体１０からフレーム
“Ａ”のデータを読み出しＦＩＦＯ２００への格納を開始する。
“Ａ”のデータを読み出しＦＩＦＯ２００への格納を開始する。
時刻Ｔ２において、フレーム“Ａ”のデータのＦＩＦＯ２００への格納が完了するので
、ＦＩＦＯ２００からフレーム“Ａ”のデータを読み出しシンドローム演算回路３００へ
の入力を開始するとともに、不揮発性記憶媒体１０から次のフレーム“Ｂ”のデータを読
み出しＦＩＦＯ２００への格納を開始する。
、ＦＩＦＯ２００からフレーム“Ａ”のデータを読み出しシンドローム演算回路３００へ
の入力を開始するとともに、不揮発性記憶媒体１０から次のフレーム“Ｂ”のデータを読
み出しＦＩＦＯ２００への格納を開始する。
時刻Ｔ３において、フレーム“Ａ”のデータのシンドローム演算回路３００への入力が
完了するので、フレーム“Ａ”のデータについてシンドローム演算回路３００がシンドロ
ーム４００の生成を開始するとともに、ＦＩＦＯ２００から次のフレーム“Ｂ”のデータ
を読み出しシンドローム演算回路３００への入力を開始する
時刻Ｔ４において、フレーム“Ａ”のデータについてシンドローム演算回路３００がシ
ンドローム４００の生成を完了するので、フレーム“Ａ”のデータについてシグマ演算回
路３１０が誤り位置多項式４１０及び誤りデータ数４２０の算出を開始する。
完了するので、フレーム“Ａ”のデータについてシンドローム演算回路３００がシンドロ
ーム４００の生成を開始するとともに、ＦＩＦＯ２００から次のフレーム“Ｂ”のデータ
を読み出しシンドローム演算回路３００への入力を開始する
時刻Ｔ４において、フレーム“Ａ”のデータについてシンドローム演算回路３００がシ
ンドローム４００の生成を完了するので、フレーム“Ａ”のデータについてシグマ演算回
路３１０が誤り位置多項式４１０及び誤りデータ数４２０の算出を開始する。
時刻Ｔ５において、フレーム“Ａ”のデータについてシグマ演算回路３１０が誤り位置
多項式４１０及び誤りデータ数４２０の算出を完了するので、フレーム“Ａ”のデータに
ついてチェーンサーチ演算回路３２０が誤りデータ位置４３０の算出を開始する。
多項式４１０及び誤りデータ数４２０の算出を完了するので、フレーム“Ａ”のデータに
ついてチェーンサーチ演算回路３２０が誤りデータ位置４３０の算出を開始する。
時刻Ｔ６において、フレーム“Ｂ”のデータのシンドローム演算回路３００への入力が
完了するので、フレーム“Ｂ”のデータについてシンドローム演算回路３００がシンドロ
ーム４００の生成を開始する。
完了するので、フレーム“Ｂ”のデータについてシンドローム演算回路３００がシンドロ
ーム４００の生成を開始する。
時刻Ｔ７において、フレーム“Ｂ”のデータについてシンドローム演算回路３００がシ
ンドローム４００の生成を完了するので、フレーム“Ｂ”のデータについてシグマ演算回
路３１０が誤り位置多項式４１０及び誤りデータ数４２０の算出を開始する。
ンドローム４００の生成を完了するので、フレーム“Ｂ”のデータについてシグマ演算回
路３１０が誤り位置多項式４１０及び誤りデータ数４２０の算出を開始する。
時刻Ｔ８において、フレーム“Ａ”のデータについてチェーンサーチ演算回路３２０が
誤りデータ位置４３０の算出を完了するので、フレーム“Ａ”のデータについてエラー訂
正回路３３０が誤りを訂正し、訂正したデータのリードバッファ１１０への出力を開始す
る。
誤りデータ位置４３０の算出を完了するので、フレーム“Ａ”のデータについてエラー訂
正回路３３０が誤りを訂正し、訂正したデータのリードバッファ１１０への出力を開始す
る。
時刻Ｔ９において、フレーム“Ｂ”のデータについてシグマ演算回路３１０が誤り位置
多項式４１０及び誤りデータ数４２０の算出を完了するので、フレーム“Ｂ”のデータに
ついてチェーンサーチ演算回路３２０が誤りデータ位置４３０の算出を開始する。
多項式４１０及び誤りデータ数４２０の算出を完了するので、フレーム“Ｂ”のデータに
ついてチェーンサーチ演算回路３２０が誤りデータ位置４３０の算出を開始する。
時刻Ｔ１０において、フレーム“Ａ”のデータについて、エラー訂正回路３３０が訂正
したデータのリードバッファ１１０への出力を完了する。
したデータのリードバッファ１１０への出力を完了する。
時刻Ｔ１１において、フレーム“Ｂ”のデータについてチェーンサーチ演算回路３２０
が誤りデータ位置４３０の算出を完了するので、フレーム“Ｂ”のデータについてエラー
訂正回路３３０が誤りを訂正し、訂正したデータのリードバッファ１１０への出力を開始
する。
が誤りデータ位置４３０の算出を完了するので、フレーム“Ｂ”のデータについてエラー
訂正回路３３０が誤りを訂正し、訂正したデータのリードバッファ１１０への出力を開始
する。
時刻Ｔ１２において、フレーム“Ｂ”のデータについて、エラー訂正回路３３０が訂正
したデータのリードバッファ１１０への出力を完了する。
したデータのリードバッファ１１０への出力を完了する。
ここで、前述のようにシンドローム演算はデータフレーム中の誤りデータ数や誤りデー
タ位置に関わらず一定である。すなわち、“時刻Ｔ４−時刻Ｔ３”と“時刻Ｔ７−時刻Ｔ
６”の時間は等しい。また、エラー訂正についてもデータフレーム中の誤りデータ数や誤
りデータ位置に関わらず一定である。すなわち、 時刻Ｔ１０−時刻Ｔ８”と“時刻Ｔ１
２−時刻Ｔ１１”の時間は等しい。
タ位置に関わらず一定である。すなわち、“時刻Ｔ４−時刻Ｔ３”と“時刻Ｔ７−時刻Ｔ
６”の時間は等しい。また、エラー訂正についてもデータフレーム中の誤りデータ数や誤
りデータ位置に関わらず一定である。すなわち、 時刻Ｔ１０−時刻Ｔ８”と“時刻Ｔ１
２−時刻Ｔ１１”の時間は等しい。
一方でシグマ演算はデータフレーム中の誤りデータ数に正比例して長くなる。すなわち
、“時刻Ｔ５−時刻Ｔ４”と“時刻Ｔ９−時刻Ｔ７”の時間は、フレーム“Ａ”とフレー
ム“Ｂ”で誤りデータ数が異なる場合、等しくならない。また、チェーンサーチ演算はデ
ータフレーム中の誤りデータ位置に応じて変化する。すなわち、“時刻Ｔ８−時刻Ｔ５”
と“時刻Ｔ１１−時刻Ｔ９”の時間は、フレーム“Ａ”とフレーム“Ｂ”で誤りデータ位
置が異なる場合、等しくならない。
、“時刻Ｔ５−時刻Ｔ４”と“時刻Ｔ９−時刻Ｔ７”の時間は、フレーム“Ａ”とフレー
ム“Ｂ”で誤りデータ数が異なる場合、等しくならない。また、チェーンサーチ演算はデ
ータフレーム中の誤りデータ位置に応じて変化する。すなわち、“時刻Ｔ８−時刻Ｔ５”
と“時刻Ｔ１１−時刻Ｔ９”の時間は、フレーム“Ａ”とフレーム“Ｂ”で誤りデータ位
置が異なる場合、等しくならない。
図３ａ〜図３ｃは、実施形態のシグマ演算回路３１０及びチェーンサーチ演算回路３２
０が、１データフレーム分のデータを処理する時のタイムチャートを示している。
０が、１データフレーム分のデータを処理する時のタイムチャートを示している。
図３ａにおいて、ＣＬＫ１が周波数ｆ１である時に、シグマ演算にＣ＿σ＿ｍａｘクロ
ックサイクルかかる場合の所要時間（最大所要時間）をＴ＿σ＿ｍａｘとしている。また
、ＣＬＫ２が周波数ｆ２である時に、チェーンサーチ演算にＣ＿ｃｓ＿ｍａｘクロックサ
イクルかかる場合の所要時間（最大所要時間）をＴ＿ｃｓ＿ｍａｘとしている。すなわち
、Ｔ＿σ＿ｍａｘ＝Ｃ＿σ＿ｍａｘ／ｆ１、Ｔ＿ｃｓ＿ｍａｘ＝Ｃ＿ｃｓ＿ｍａｘ／ｆ２
である。
ックサイクルかかる場合の所要時間（最大所要時間）をＴ＿σ＿ｍａｘとしている。また
、ＣＬＫ２が周波数ｆ２である時に、チェーンサーチ演算にＣ＿ｃｓ＿ｍａｘクロックサ
イクルかかる場合の所要時間（最大所要時間）をＴ＿ｃｓ＿ｍａｘとしている。すなわち
、Ｔ＿σ＿ｍａｘ＝Ｃ＿σ＿ｍａｘ／ｆ１、Ｔ＿ｃｓ＿ｍａｘ＝Ｃ＿ｃｓ＿ｍａｘ／ｆ２
である。
また、図３ｂにおいて、ＣＬＫ１が周波数ｆ１である時に、あるデータフレームについ
てのシグマ演算にＣ＿σクロックサイクル（Ｃ＿σ＜Ｃ＿σ＿ｍａｘ）かかった場合の所
要時間をＴ＿σとしている。すなわち、Ｔ＿σ＝Ｃ＿σ／ｆ１である。
てのシグマ演算にＣ＿σクロックサイクル（Ｃ＿σ＜Ｃ＿σ＿ｍａｘ）かかった場合の所
要時間をＴ＿σとしている。すなわち、Ｔ＿σ＝Ｃ＿σ／ｆ１である。
この場合、そのデータフレームについてのチェーンサーチ演算は、チェーンサーチ演算
にＣ＿ｃｓ＿ｍａｘクロックサイクルかかるような誤りデータ位置であっても、Ｔ＿σ＿
ｍａｘ−Ｔ＿σの時間だけ余裕があることになる。
にＣ＿ｃｓ＿ｍａｘクロックサイクルかかるような誤りデータ位置であっても、Ｔ＿σ＿
ｍａｘ−Ｔ＿σの時間だけ余裕があることになる。
従って、図３ｃに示すように、クロック制御回路３４０はＣＬＫ２の周波数をｆ２より
も低いｆ２ｓｌｏｗとすることができ、この時に許容されるｆ２ｓｌｏｗは、
を満たしていればよい。
も低いｆ２ｓｌｏｗとすることができ、この時に許容されるｆ２ｓｌｏｗは、
ここで、前述のとおり、シグマ演算に必要なクロックサイクル数はデータフレーム中の
誤りデータ数に正比例するため、その比例係数をα、あるデータフレーム中の誤りデータ
数をＥ＿σ、１データフレーム中の誤り訂正可能最大数をＥ＿σ＿ｍａｘとすると、Ｃ＿
σ＝α×Ｅ＿σ、Ｃ＿σ＿ｍａｘ＝α×Ｅ＿σ＿ｍａｘである。これらを用いて、上記の
式（１）をｆ２ｓｌｏｗについて解くと、
となる。
誤りデータ数に正比例するため、その比例係数をα、あるデータフレーム中の誤りデータ
数をＥ＿σ、１データフレーム中の誤り訂正可能最大数をＥ＿σ＿ｍａｘとすると、Ｃ＿
σ＝α×Ｅ＿σ、Ｃ＿σ＿ｍａｘ＝α×Ｅ＿σ＿ｍａｘである。これらを用いて、上記の
式（１）をｆ２ｓｌｏｗについて解くと、
式（２）は誤り訂正がボトルネックとならないＣＬＫ２の周波数範囲を表す。Ｅ＿σが
Ｅ＿σ＿ｍａｘ未満だった時には常にＣＬＫ２の周波数を低くする場合、この範囲の周波
数を採用することができる。
Ｅ＿σ＿ｍａｘ未満だった時には常にＣＬＫ２の周波数を低くする場合、この範囲の周波
数を採用することができる。
一方で式（１）をＥ＿σについて解くと、
となる。
ｆ２ｓｌｏｗをあらかじめ目標周波数として決めている場合には、式（３）のＥ＿σを
、ＣＬＫ２の周波数を変更するか否かを判断するための、誤りデータ数の閾値として採用
することができる。
、ＣＬＫ２の周波数を変更するか否かを判断するための、誤りデータ数の閾値として採用
することができる。
なお、Ｅ＿σがＥ＿σ＿ｍａｘ未満だった時には常にＣＬＫ２の周波数を変更するモー
ドで動作するか、あるいはＥ＿σが閾値以下だった時のみＣＬＫ２の周波数を変更するモ
ードで動作するかは、たとえばクロック制御回路３４０内に設けられるレジスタに設定さ
れる。また、ｆ２ｓｌｏｗの周波数、１データフレーム中の誤り訂正可能最大数、及びＣ
ＬＫ２の周波数を変更するための誤りデータ数の閾値についても、たとえばクロック制御
回路３４０内に設けられるレジスタに設定される。
ドで動作するか、あるいはＥ＿σが閾値以下だった時のみＣＬＫ２の周波数を変更するモ
ードで動作するかは、たとえばクロック制御回路３４０内に設けられるレジスタに設定さ
れる。また、ｆ２ｓｌｏｗの周波数、１データフレーム中の誤り訂正可能最大数、及びＣ
ＬＫ２の周波数を変更するための誤りデータ数の閾値についても、たとえばクロック制御
回路３４０内に設けられるレジスタに設定される。
図４ａ及び図４ｂは、実施形態のシグマ演算回路３１０及びチェーンサーチ演算回路３
２０が、１データフレーム分のデータを処理する時の各回路の発熱量及び誤り訂正装置２
１０の温度変化を模式的に示すグラフであり、図４ａが図３ｂに、図４ｂが図３ｃにそれ
ぞれ対応する。また、棒グラフは発熱量を、折れ線グラフは温度を、グラフの横軸は時間
をそれぞれ表す。
２０が、１データフレーム分のデータを処理する時の各回路の発熱量及び誤り訂正装置２
１０の温度変化を模式的に示すグラフであり、図４ａが図３ｂに、図４ｂが図３ｃにそれ
ぞれ対応する。また、棒グラフは発熱量を、折れ線グラフは温度を、グラフの横軸は時間
をそれぞれ表す。
図４ａにおいては時間Ｔ＿σの間、シグマ演算回路３１０が周波数ｆ１であるＣＬＫ１
に同期してシグマ演算を行った後、時間Ｔ＿ｃｓ＿ｍａｘの間、チェーンサーチ演算回路
３２０が周波数ｆ２であるＣＬＫ２に同期してチェーンサーチ演算を行っている。
に同期してシグマ演算を行った後、時間Ｔ＿ｃｓ＿ｍａｘの間、チェーンサーチ演算回路
３２０が周波数ｆ２であるＣＬＫ２に同期してチェーンサーチ演算を行っている。
一方で図４ｂにおいては時間Ｔ＿σの間、シグマ演算回路３１０が周波数ｆ１であるＣ
ＬＫ１に同期してシグマ演算を行った後、時間Ｃ＿ｃｓ＿ｍａｘ／ｆ２ｓｌｏｗの間、チ
ェーンサーチ演算回路３２０が周波数ｆ２ｓｌｏｗであるＣＬＫ２に同期してチェーンサ
ーチ演算を行っている。
ＬＫ１に同期してシグマ演算を行った後、時間Ｃ＿ｃｓ＿ｍａｘ／ｆ２ｓｌｏｗの間、チ
ェーンサーチ演算回路３２０が周波数ｆ２ｓｌｏｗであるＣＬＫ２に同期してチェーンサ
ーチ演算を行っている。
チェーンサーチ演算回路３２０からの総発熱量は、ＣＬＫ２の周波数に依らず一定であ
る。すなわち、図４ａにおいてチェーンサーチ演算回路３２０からの総発熱量を表すＴ＿
ｃｓ＿ｍａｘを底辺とする長方形の面積と、図４ｂにおいてチェーンサーチ演算回路３２
０からの総発熱量を表すＣ＿ｃｓ＿ｍａｘ／ｆ２ｓｌｏｗを底辺とする長方形の面積は等
しい。
る。すなわち、図４ａにおいてチェーンサーチ演算回路３２０からの総発熱量を表すＴ＿
ｃｓ＿ｍａｘを底辺とする長方形の面積と、図４ｂにおいてチェーンサーチ演算回路３２
０からの総発熱量を表すＣ＿ｃｓ＿ｍａｘ／ｆ２ｓｌｏｗを底辺とする長方形の面積は等
しい。
一方、誤り訂正装置２１０の温度上昇は、誤り訂正装置２１０からの放熱を考慮すると
、同一の熱量を長い時間をかけて発熱する図４ｂの方が小さい。すなわち、図４ａのΔＴ
ｅｍｐ＿ｃｓ＿ｍａｘよりも図４ｂのΔＴｅｍｐ＿ｃｓ＿ｓｌｏｗのほうが小さくなる。
、同一の熱量を長い時間をかけて発熱する図４ｂの方が小さい。すなわち、図４ａのΔＴ
ｅｍｐ＿ｃｓ＿ｍａｘよりも図４ｂのΔＴｅｍｐ＿ｃｓ＿ｓｌｏｗのほうが小さくなる。
図５は、実施形態のクロック制御回路３４０の動作を説明するフローチャートである。
クロック制御回路３４０は、シグマ演算回路３１０からシグマ演算の完了及びデータフ
レーム中の誤りデータ数４２０の通知をうける（ステップＳ１００）。データフレーム中
の誤りデータ数４２０が誤り訂正可能最大数未満ではない場合（ステップＳ１１０：Ｎｏ
）、ＣＬＫ２の周波数としてｆ２を設定する（ステップＳ１２０）。データフレーム中の
誤りデータ数４２０が誤り訂正可能最大数未満である場合（ステップＳ１１０：Ｙｅｓ）
、クロック制御回路３４０は、誤りデータ数の閾値を考慮するモードであるか否かを判断
する（ステップＳ１３０）。閾値を考慮しないモードの場合（ステップＳ１３０：Ｎｏ）
、ＣＬＫ２の周波数として式（２）の範囲の周波数を設定する（ステップＳ１４０）。閾
値を考慮するモードの場合（ステップＳ１３０：Ｙｅｓ）、誤りデータ数４２０が閾値以
下か否かを判断する（ステップＳ１５０）。閾値以下である場合（ステップＳ１５０：Ｙ
ｅｓ）、ＣＬＫ２の周波数としてあらかじめ決めてあった目標周波数を設定する（ステッ
プＳ１６０）。閾値以下でない場合（ステップＳ１５０：Ｎｏ）、ＣＬＫ２の周波数とし
てｆ２を設定する（ステップＳ１２０）。
レーム中の誤りデータ数４２０の通知をうける（ステップＳ１００）。データフレーム中
の誤りデータ数４２０が誤り訂正可能最大数未満ではない場合（ステップＳ１１０：Ｎｏ
）、ＣＬＫ２の周波数としてｆ２を設定する（ステップＳ１２０）。データフレーム中の
誤りデータ数４２０が誤り訂正可能最大数未満である場合（ステップＳ１１０：Ｙｅｓ）
、クロック制御回路３４０は、誤りデータ数の閾値を考慮するモードであるか否かを判断
する（ステップＳ１３０）。閾値を考慮しないモードの場合（ステップＳ１３０：Ｎｏ）
、ＣＬＫ２の周波数として式（２）の範囲の周波数を設定する（ステップＳ１４０）。閾
値を考慮するモードの場合（ステップＳ１３０：Ｙｅｓ）、誤りデータ数４２０が閾値以
下か否かを判断する（ステップＳ１５０）。閾値以下である場合（ステップＳ１５０：Ｙ
ｅｓ）、ＣＬＫ２の周波数としてあらかじめ決めてあった目標周波数を設定する（ステッ
プＳ１６０）。閾値以下でない場合（ステップＳ１５０：Ｎｏ）、ＣＬＫ２の周波数とし
てｆ２を設定する（ステップＳ１２０）。
以上説明した実施形態の記憶装置によれば、データフレーム中の誤りデータ数４２０が
誤り訂正可能最大数未満である場合に、チェーンサーチ演算回路３２０に入力されるクロ
ックの周波数を低くするので、記憶装置１の読み出し性能を落とさずに温度上昇を低減す
ることができる。
誤り訂正可能最大数未満である場合に、チェーンサーチ演算回路３２０に入力されるクロ
ックの周波数を低くするので、記憶装置１の読み出し性能を落とさずに温度上昇を低減す
ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
１…記憶装置、２…ホスト機器、１０…不揮発性記憶媒体、２０…コントローラ、１００
…媒体リード制御回路、１１０…リードバッファ、１２０…ホストインターフェース制御
回路、２００…ＦＩＦＯ、２１０…誤り訂正装置、３００…シンドローム演算回路、３１
０…シグマ演算回路、３２０…チェーンサーチ演算回路、３３０…エラー訂正回路、３４
０…クロック制御回路、４００…シンドローム、４１０…誤り位置多項式、４２０…誤り
データ数、４３０…誤り位置、５００…誤りが訂正される前のデータフレーム、５１０…
誤りが訂正されたデータフレーム
…媒体リード制御回路、１１０…リードバッファ、１２０…ホストインターフェース制御
回路、２００…ＦＩＦＯ、２１０…誤り訂正装置、３００…シンドローム演算回路、３１
０…シグマ演算回路、３２０…チェーンサーチ演算回路、３３０…エラー訂正回路、３４
０…クロック制御回路、４００…シンドローム、４１０…誤り位置多項式、４２０…誤り
データ数、４３０…誤り位置、５００…誤りが訂正される前のデータフレーム、５１０…
誤りが訂正されたデータフレーム
Claims (4)
- 不揮発性記憶媒体と、
第１クロックに同期して動作し、前記不揮発性記憶媒体から読み出したデータフレーム中の誤りデータ数を算出する第１演算を行う第１演算回路と、
第２クロックに同期して動作し、前記第１演算回路の出力に基づいて前記データフレーム中の誤りデータ位置を算出する第２演算を行う第２演算回路と、
前記第１クロック及び前記第２クロックを出力し、前記データフレーム中の前記誤りデータ数に応じて前記第２クロックの周波数を変更するクロック制御回路と
を具備し、
前記クロック制御回路は、
前記データフレーム中の前記誤りデータ数が所定の閾値以上である場合の前記第２クロックの周波数を、前記第１クロックの周波数と等しい第１周波数とし、
前記データフレーム中の前記誤りデータ数が前記閾値未満である場合の前記第２クロックの周波数を、前記第１クロックの周波数未満である第２周波数とする
記憶装置。 - 前記閾値は前記データフレーム中の誤り訂正可能最大数である
請求項１に記載の記憶装置。 - 前記閾値及び前記第２周波数は、
前記第２クロックの周波数が前記第２周波数である場合の前記第１演算の所要時間と前記第２演算の最大所要時間との合計が、
前記第２クロックの周波数が前記第１周波数である場合の前記第１演算の所要時間と前記第２演算の最大所要時間との合計以下となるように定められたものである
請求項１に記載の記憶装置。 - 第１クロックに同期して動作し、受信したデータフレーム中の誤りデータ数を算出する第１演算を行う第１演算回路と、
第２クロックに同期して動作し、前記第１演算回路の出力に基づいて前記データフレーム中の誤りデータ位置を算出する第２演算を行う第２演算回路と、
前記第１クロック及び前記第２クロックを出力し、前記データフレーム中の前記誤りデータ数に応じて前記第２クロックの周波数を変更するクロック制御回路と
を具備し、
前記クロック制御回路は、
前記データフレーム中の前記誤りデータ数が所定の閾値以上である場合の前記第２クロックの周波数を、前記第１クロックの周波数と等しい第１周波数とし、
前記データフレーム中の前記誤りデータ数が前記閾値未満である場合の前記第２クロックの周波数を、前記第１クロックの周波数未満である第２周波数とする
誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016017966A JP6450696B2 (ja) | 2016-02-02 | 2016-02-02 | 記憶装置及び誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016017966A JP6450696B2 (ja) | 2016-02-02 | 2016-02-02 | 記憶装置及び誤り訂正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017138712A JP2017138712A (ja) | 2017-08-10 |
| JP6450696B2 true JP6450696B2 (ja) | 2019-01-09 |
Family
ID=59565932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016017966A Expired - Fee Related JP6450696B2 (ja) | 2016-02-02 | 2016-02-02 | 記憶装置及び誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6450696B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012074567A1 (en) * | 2010-11-29 | 2012-06-07 | Sandisk Il Ltd. | Reduction of power consumption for data error analysis |
-
2016
- 2016-02-02 JP JP2016017966A patent/JP6450696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017138712A (ja) | 2017-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI625620B (zh) | 非揮發性記憶體裝置及其讀取方法 | |
| US8949690B2 (en) | Memory controller | |
| US10067824B2 (en) | Error processing method, memory storage device and memory controlling circuit unit | |
| US20110239081A1 (en) | Semiconductor storage device and method for controlling a semiconductor storage device | |
| JP2006190425A (ja) | 半導体記憶装置 | |
| US11468963B2 (en) | Memory device and read method thereof | |
| JPWO2016013285A1 (ja) | メモリコントローラおよびメモリコントローラの制御方法 | |
| KR20110025524A (ko) | 반도체 메모리 장치 및 그것의 데이터 처리 방법 | |
| JP2016118815A (ja) | 不揮発性メモリ装置 | |
| JP2016018473A (ja) | 半導体記憶装置、メモリコントローラ、及びメモリコントローラの制御方法 | |
| TWI652570B (zh) | 非依電性記憶體裝置及其位址分類方法 | |
| US8732554B2 (en) | Data storage device and method for checking and correcting errors | |
| JP2009259113A (ja) | 不揮発性メモリ管理装置 | |
| JP6450696B2 (ja) | 記憶装置及び誤り訂正装置 | |
| JP2013093012A (ja) | メモリコントローラ、記憶装置 | |
| US10970166B2 (en) | Memory system and method of controlling non-volatile memory | |
| JP2008310896A (ja) | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 | |
| KR20140018095A (ko) | 에러 검출 정정 회로 및 메모리 장치 | |
| WO2010013437A1 (ja) | 誤り訂正機能付きコントローラ、誤り訂正機能付き記憶装置、及び誤り訂正機能付きシステム | |
| JP7381269B2 (ja) | ストレージコントローラ、ストレージ装置及びストレージ装置の制御方法 | |
| JP6054753B2 (ja) | 半導体装置及びデータアクセス方法 | |
| US9455746B2 (en) | Variable speed Chien search architecture | |
| JP2012113476A (ja) | データ記憶装置、メモリ制御装置及びメモリ制御方法 | |
| US20240193080A1 (en) | Memory system | |
| KR101139187B1 (ko) | 버퍼 없이 에러를 검출하고 정정하는 컨트롤러 및 그 컨트롤러의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180306 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6450696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |