JP6444393B2 - ハードウェア・アクセラレータの性能測定のための方法、装置、およびコンピュータ・プログラム - Google Patents
ハードウェア・アクセラレータの性能測定のための方法、装置、およびコンピュータ・プログラム Download PDFInfo
- Publication number
- JP6444393B2 JP6444393B2 JP2016520146A JP2016520146A JP6444393B2 JP 6444393 B2 JP6444393 B2 JP 6444393B2 JP 2016520146 A JP2016520146 A JP 2016520146A JP 2016520146 A JP2016520146 A JP 2016520146A JP 6444393 B2 JP6444393 B2 JP 6444393B2
- Authority
- JP
- Japan
- Prior art keywords
- accelerator
- performance
- measuring
- task
- accepted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Software Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
毎秒のタスクのスループット=(N−N_busy)*time_base_frequency/(time_last−time_busy)
time_base_frequencyは、毎秒のタイマのチック(tick)の数を指す。バイト秒毎で表される入力および出力帯域幅は、どの程度の入力および出力データの平均タスクが働くかの知識に基づいて計算され得る。式が、ここで示される。
バイト毎秒の入力帯域幅(Input_Bandwidth)=スループット*タスクごとに処理された平均の入力データのバイト
バイト毎秒の出力帯域幅(Output_Bandwidth)=スループット*タスクごとに生成された平均の出力データのバイト
Claims (20)
- 少なくとも1つのハードウェア・アクセラレータに動作可能なように結合された1つまたは複数のコンピュータ・プロセッサを含むコンピュータのハードウェア・アクセラレータの性能測定の方法であって、
前記1つまたは複数のコンピュータ・プロセッサが、
前記アクセラレータのデータ処理リソースを飽和させるレートで前記アクセラレータにデータ処理タスクを送り、前記送られたタスクの少なくとも一部を前記アクセラレータに拒否させて、前記アクセラレータを飽和状態で動作させるステップと、
前記アクセラレータが飽和状態で動作している間に、前記アクセラレータが複数の送られたタスクを受け入れるのに要する期間に従ってアクセラレータの性能を測定するステップと、を実行する、方法。 - アクセラレータの性能を測定するステップが、前記アクセラレータが複数の送られたタスクを受け入れるのに要する期間を、前記受け入れられた前記複数の送られたタスクを完了するために前記アクセラレータによって必要とされる期間であると解釈するステップをさらに含む、請求項1に記載の方法。
- データ処理タスクを送るステップが、前記プロセッサのうちの1つまたは複数で実行されるアプリケーション・プログラムの1つまたは複数のインスタンスによって、前記アクセラレータにデータ処理タスクを送るステップをさらに含み、
アクセラレータの性能を測定するステップが、前記プロセッサのうちの少なくとも1つで実行される性能測定プログラムによってアクセラレータの性能を測定するステップをさらに含む、請求項1に記載の方法。 - 前記アクセラレータによって、前記アクセラレータが送られたタスクを拒否することを示すためにプロセッサ・ステータス・レジスタのビットを設定するステップをさらに含む、請求項1に記載の方法。
- アクセラレータの性能を測定するステップが、
T=N/(t1−t0)に従ってアクセラレータの性能を測定するステップをさらに含み、式中、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Nは、時刻t0とt1との間に前記アクセラレータによって受け入れられた、送られたタスクの数であり、
t0は、前記アクセラレータの飽和した動作が始まった後に受け入れられた、最初の送られたタスクの受け入れの時刻であり、
t1は、N番目に送られたタスクの受け入れの時刻である、請求項1に記載の方法。 - アクセラレータの性能を測定するステップが、
BI=T*Iに従ってアクセラレータの性能を測定するステップをさらに含み、式中、
BIは、バイト毎秒で表された入力帯域幅を表し、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Iは、受け入れられたタスクごとに処理された入力データの平均バイト数を表す、請求項1に記載の方法。 - アクセラレータの性能を測定するステップが、
BO=T*Oに従ってアクセラレータの性能を測定するステップをさらに含み、式中、
BOは、バイト毎秒で表された出力帯域幅を表し、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Oは、受け入れられたタスクごとに処理された出力データの平均バイト数を表す、請求項1に記載の方法。 - ハードウェア・アクセラレータの性能測定のための装置であって、
少なくとも1つのハードウェア・アクセラレータに動作可能なように結合された1つまたは複数のコンピュータ・プロセッサと、前記1つまたは複数のコンピュータ・プロセッサに動作可能なように結合されたコンピュータ・メモリと、
前記アクセラレータのデータ処理リソースを飽和させるレートで前記アクセラレータにデータ処理タスクを送り、前記送られたタスクの少なくとも一部を前記アクセラレータに拒否させて、前記アクセラレータを飽和状態で動作させる第1のプログラム命令と、
前記アクセラレータが飽和状態で動作している間に、前記アクセラレータが複数の送られたタスクを受け入れるのに要する期間に従ってアクセラレータの性能を測定する第2のプログラム命令と、を含み、
前記第1及び第2のプログラム命令が、前記1つまたは複数のコンピュータ・プロセッサによる実行のために前記コンピュータ・メモリに格納される、装置。 - 前記第2のプログラム命令においてアクセラレータの性能を測定することが、前記アクセラレータが複数の送られたタスクを受け入れるのに要する期間を、受け入れられた前記複数の送られたタスクを完了するために前記アクセラレータによって必要とされる期間であると解釈することをさらに含む、請求項8に記載の装置。
- 前記第1のプログラム命令においてデータ処理タスクを送ることが、前記プロセッサのうちの1つまたは複数で実行されるアプリケーション・プログラムの1つまたは複数のインスタンスによって、前記アクセラレータにデータ処理タスクを送ることをさらに含み、
前記第2のプログラム命令においてアクセラレータの性能を測定することが、前記プロセッサのうちの少なくとも1つで実行される性能測定プログラムによってアクセラレータの性能を測定することをさらに含む、請求項8に記載の装置。 - 前記アクセラレータが送られたタスクを拒否することを示すために前記アクセラレータがプロセッサ・ステータス・レジスタのビットを設定するように構成された前記アクセラレータをさらに含む、請求項8に記載の装置。
- 前記第2のプログラム命令においてアクセラレータの性能を測定することが、
T=N/(t1−t0)に従ってアクセラレータの性能を測定することをさらに含み、式中、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Nは、時刻t0とt1との間に前記アクセラレータによって受け入れられた、送られたタスクの数であり、
t0は、前記アクセラレータの飽和した動作が始まった後に受け入れられた、最初の送られたタスクの受け入れの時刻であり、
t1は、N番目に送られたタスクの受け入れの時刻である、請求項8に記載の装置。 - 前記第2のプログラム命令においてアクセラレータの性能を測定することが、
BI=T*Iに従ってアクセラレータの性能を測定することをさらに含み、式中、
BIは、バイト毎秒で表された入力帯域幅を表し、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Iは、受け入れられたタスクごとに処理された入力データの平均バイト数を表す、請求項8に記載の装置。 - 前記第2のプログラム命令においてアクセラレータの性能を測定することが、
BO=T*Oに従ってアクセラレータの性能を測定することをさらに含み、式中、
BOは、バイト毎秒で表された出力帯域幅を表し、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Oは、受け入れられたタスクごとに処理された出力データの平均バイト数を表す、請求項8に記載の装置。 - 1つまたは複数のコンピュータ・プロセッサに動作可能なように結合されたハードウェア・アクセラレータの性能測定のためのコンピュータ・プログラムであって、
前記1つまたは複数のコンピュータ・プロセッサに、
前記アクセラレータのデータ処理リソースを飽和させるレートで前記アクセラレータにデータ処理タスクを送り、前記送られたタスクの少なくとも一部を前記アクセラレータに拒否させて、前記アクセラレータを飽和状態で動作させるステップと、
前記アクセラレータが飽和状態で動作している間に、前記アクセラレータが複数の送られたタスクを受け入れるのに要する期間に従ってアクセラレータの性能を測定するステップと、
を実行させるためのコンピュータ・プログラム。 - アクセラレータの性能を測定するステップが、前記アクセラレータが複数の送られたタスクを受け入れるのに要する期間を、受け入れられた前記複数の送られたタスクを完了するために前記アクセラレータによって必要とされる期間であると解釈するステップをさらに含む、請求項15に記載のコンピュータ・プログラム。
- データ処理タスクを送るステップが、前記プロセッサのうちの1つまたは複数で実行されるアプリケーション・プログラムの1つまたは複数のインスタンスによって、前記アクセラレータにデータ処理タスクを送るステップをさらに含み、
アクセラレータの性能を測定するステップが、前記プロセッサのうちの少なくとも1つで実行される性能測定プログラムによってアクセラレータの性能を測定するステップをさらに含む、請求項15に記載のコンピュータ・プログラム。 - アクセラレータの性能を測定するステップが、
T=N/(t1−t0)に従ってアクセラレータの性能を測定するステップをさらに含み、式中、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Nは、時刻t0とt1との間に前記アクセラレータによって受け入れられた、送られたタスクの数であり、
t0は、前記アクセラレータの飽和した動作が始まった後に受け入れられた、最初の送られたタスクの受け入れの時刻であり、
t1は、N番目に送られたタスクの受け入れの時刻である、請求項15に記載のコンピュータ・プログラム。 - アクセラレータの性能を測定するステップが、
BI=T*Iに従ってアクセラレータの性能を測定するステップをさらに含み、式中、
BIは、バイト毎秒で表された入力帯域幅を表し、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Iは、受け入れられたタスクごとに処理された入力データの平均バイト数を表す、請求項15に記載のコンピュータ・プログラム。 - アクセラレータの性能を測定するステップが、
BO=T*Oに従ってアクセラレータの性能を測定するステップをさらに含み、式中、
BOは、バイト毎秒で表された出力帯域幅を表し、
Tは、毎秒受け入れられるタスクの数として表されたスループットを表し、
Oは、受け入れられたタスクごとに処理された出力データの平均バイト数を表す、請求項15に記載のコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/050,831 US9424159B2 (en) | 2013-10-10 | 2013-10-10 | Performance measurement of hardware accelerators |
US14/050,831 | 2013-10-10 | ||
PCT/CN2014/087638 WO2015051712A1 (en) | 2013-10-10 | 2014-09-28 | Performance measurement of hardware accelerators |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016538621A JP2016538621A (ja) | 2016-12-08 |
JP6444393B2 true JP6444393B2 (ja) | 2018-12-26 |
Family
ID=52810787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016520146A Active JP6444393B2 (ja) | 2013-10-10 | 2014-09-28 | ハードウェア・アクセラレータの性能測定のための方法、装置、およびコンピュータ・プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9424159B2 (ja) |
JP (1) | JP6444393B2 (ja) |
CN (1) | CN105579996B (ja) |
WO (1) | WO2015051712A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9465618B2 (en) * | 2014-01-08 | 2016-10-11 | Oracle International Corporation | Methods and systems for optimally selecting an assist unit |
CN106791808A (zh) * | 2016-12-14 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种视频加速器的检测方法及装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146460A (en) | 1990-02-16 | 1992-09-08 | International Business Machines | Logic simulation using a hardware accelerator together with an automated error event isolation and trace facility |
JP2002132593A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 通信制御負荷変動シミュレータ |
US20020091817A1 (en) | 2000-12-21 | 2002-07-11 | Electronic Data Systems Corporation | Performance measurement system and method |
JP2002328818A (ja) * | 2001-02-27 | 2002-11-15 | Sony Computer Entertainment Inc | 情報処理装置、統合型情報処理装置、実行負荷計測方法、コンピュータプログラム |
US6643609B2 (en) | 2001-05-16 | 2003-11-04 | Sharewave, Inc | Performance measurement for embedded systems |
US7305492B2 (en) * | 2001-07-06 | 2007-12-04 | Juniper Networks, Inc. | Content service aggregation system |
US7836447B2 (en) | 2003-07-15 | 2010-11-16 | Intel Corporation | Method of efficient performance monitoring for symmetric multi-threading systems |
US6925424B2 (en) | 2003-10-16 | 2005-08-02 | International Business Machines Corporation | Method, apparatus and computer program product for efficient per thread performance information |
US20050183065A1 (en) | 2004-02-13 | 2005-08-18 | Wolczko Mario I. | Performance counters in a multi-threaded processor |
US7702887B1 (en) | 2004-06-30 | 2010-04-20 | Sun Microsystems, Inc. | Performance instrumentation in a fine grain multithreaded multicore processor |
US7292957B1 (en) | 2005-01-26 | 2007-11-06 | Sun Microsystems, Inc. | Cost efficient performance statistics gathering using logarithmic indexing |
CN102684988B (zh) * | 2006-04-26 | 2015-02-11 | 日本电信电话株式会社 | 负荷控制装置及其方法 |
US7340378B1 (en) | 2006-11-30 | 2008-03-04 | International Business Machines Corporation | Weighted event counting system and method for processor performance measurements |
US8127113B1 (en) | 2006-12-01 | 2012-02-28 | Synopsys, Inc. | Generating hardware accelerators and processor offloads |
US7757068B2 (en) | 2007-01-16 | 2010-07-13 | Oracle America, Inc. | Method and apparatus for measuring performance during speculative execution |
US7953912B2 (en) | 2008-02-22 | 2011-05-31 | International Business Machines Corporation | Guided attachment of accelerators to computer systems |
JP2011108140A (ja) | 2009-11-20 | 2011-06-02 | Seiko Epson Corp | データ処理装置 |
US8869160B2 (en) * | 2009-12-24 | 2014-10-21 | International Business Machines Corporation | Goal oriented performance management of workload utilizing accelerators |
US8589922B2 (en) | 2010-10-08 | 2013-11-19 | International Business Machines Corporation | Performance monitor design for counting events generated by thread groups |
US8601193B2 (en) | 2010-10-08 | 2013-12-03 | International Business Machines Corporation | Performance monitor design for instruction profiling using shared counters |
US8855970B2 (en) | 2010-10-13 | 2014-10-07 | The Trustees Of Columbia University In The City Of New York | System and methods for precise microprocessor event counting |
US8957903B2 (en) * | 2010-12-20 | 2015-02-17 | International Business Machines Corporation | Run-time allocation of functions to a hardware accelerator |
US8402003B2 (en) * | 2011-02-08 | 2013-03-19 | International Business Machines Corporation | Performance monitoring mechanism for use in a pattern matching accelerator |
US9438489B2 (en) * | 2011-04-19 | 2016-09-06 | Hewlett Packard Enterprise Development Lp | Computing a performance characteristic of a network device |
KR101557596B1 (ko) * | 2011-07-15 | 2015-10-05 | 고쿠리쯔 다이가쿠 호징 츠쿠바 다이가쿠 | 과부하를 회피하는 초저소비 전력화 데이터 구동 네트워킹 처리장치 |
US10263916B2 (en) * | 2012-12-03 | 2019-04-16 | Hewlett Packard Enterprise Development Lp | System and method for message handling in a network device |
-
2013
- 2013-10-10 US US14/050,831 patent/US9424159B2/en active Active
-
2014
- 2014-09-28 JP JP2016520146A patent/JP6444393B2/ja active Active
- 2014-09-28 WO PCT/CN2014/087638 patent/WO2015051712A1/en active Application Filing
- 2014-09-28 CN CN201480052506.5A patent/CN105579996B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20150106816A1 (en) | 2015-04-16 |
US9424159B2 (en) | 2016-08-23 |
JP2016538621A (ja) | 2016-12-08 |
WO2015051712A1 (en) | 2015-04-16 |
CN105579996B (zh) | 2018-01-05 |
CN105579996A (zh) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200042320A1 (en) | Parallel dispatching of multi-operation instructions in a multi-slice computer processor | |
US9542295B2 (en) | Method to apply perturbation for resource bottleneck detection and capacity planning | |
JP6444393B2 (ja) | ハードウェア・アクセラレータの性能測定のための方法、装置、およびコンピュータ・プログラム | |
US20190294571A1 (en) | Operation of a multi-slice processor implementing datapath steering | |
US10459705B2 (en) | Latency measurement technology | |
US9703614B2 (en) | Managing a free list of resources to decrease control complexity and reduce power consumption | |
US10949330B2 (en) | Binary instrumentation to trace graphics processor code | |
US8707449B2 (en) | Acquiring access to a token controlled system resource | |
US8762126B2 (en) | Analyzing simulated operation of a computer | |
US8799873B2 (en) | Collecting tracepoint data | |
US8719638B2 (en) | Assist thread analysis and debug mechanism | |
KR102202148B1 (ko) | 클럭 비교기 부호 제어 | |
WO2009096161A1 (ja) | プロセッサ性能解析装置、方法及びシミュレータ | |
KR102443894B1 (ko) | 가상화 환경에서 가상머신의 i/o 성능을 높이기 위한 스케줄링 방법 | |
US10990443B2 (en) | Utilization profiling and scheduling operations using thread specific execution units usage of a multi-core multi-threaded processor | |
US20230376403A1 (en) | Debug device, debug system, and debug method for testing storage device | |
KR101721341B1 (ko) | 이종 멀티코어 환경에서 사용되는 수행장치 결정 모듈 및 이를 이용한 수행장치 결정방법 | |
US20210064504A1 (en) | Filtering based on instruction execution characteristics for assessing program performance | |
JP2013196241A (ja) | 情報処理装置およびログ取得方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6444393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |