JP6436599B2 - 水晶振動子回路のための位相雑音低減技術 - Google Patents

Description

［関連出願の相互参照］
本出願は、２０１４年９月５日に申請された米国仮特許出願第６２／０４６，７７４号に基づく優先権を主張する。当該開示は、参照によって本明細書に組み込まれる。

水晶振動子は、現代のコンピューティングデバイスにおいて役立つ装置であり、コンピューティングデバイスの性能限界を設定するクロック、トーン、および波形を取得するのに使用される安定した基準を提供する。例えば、水晶振動子は、特定用途向け集積回路（ＡＳＩＣ）のシステムクロックを取得するのに使用され、ＡＳＩＣの性能は、振動子、および、それから取得されたシステムクロックの安定性に依存し得る。従って、ＡＳＩＣは、水晶振動子における損失、および、水晶振動子をＡＳＩＣに結合することに起因する損失を補償するための回路を含み得る。

水晶振動子と結合した、チップ上の回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、または、ＡＳＩＣは、水晶振動子の２つのポート間に接続されたトランジスタにバイアス電圧を設定するように設計された検出回路およびバイアス制御回路など、補償および制御回路を含み得る。検出回路は、水晶振動子の２つのポートの間でコモンモード信号を検出し、バイアス制御回路は、損失を補償するべく、トランジスタ上にバイアス電圧を設定する。多くの場合、バイアス制御回路は、基準電圧発生器によって提供される電圧の１入力で動作される演算増幅器（オペアンプ）を含む。しかし、オペアンプおよび基準電圧発生器は、雑音を混入させるので、いくつかの手順および規格に沿った使用には適切でないことがあり得る。例えば、ＩＥＥＥ８０２．１１ａｃは、入手可能なオペアンプおよび基準電圧発生器によって実現しない可能性のある位相雑音性能を要求している。

本概要では、水晶振動子と共に使用するためのバイアス制御回路が実装された位相雑音低減技術の概念を紹介する。これらの概念は更に、詳細な説明に記載され、および／または、図面で示される。従って、本概要は、不可欠な特徴を記載するものと見なすべくではなく、また、請求項に係る主題の範囲を限定するのに使用してはならない。

一態様において、電子回路は、水晶振動子を制御するように実装され得る。コモンモード検出回路は、水晶振動子の２つのポートに結合され、２つのポートの間でコモンモード信号を検出し得る。また、第１トランジスタは、水晶振動子の２つのポートに結合される。バイアスコントローラは、検出されたコモンモード信号に基づいて第１トランジスタのゲートにバイアス電圧を設定するように実装される。バイアスコントローラは、第２トランジスタを含む。第２トランジスタのゲートは、コモンモード検出回路に結合され、第２トランジスタのソースは、第１トランジスタのゲートに抵抗結合される。

水晶振動子を制御するための方法について記載する。この方法は、コモンモード検出回路を水晶振動子の２つのポートに結合することを含む。この方法は、水晶振動子の２つのポートの間でコモンモード信号を検出することを含む。この方法はまた、第１トランジスタを水晶振動子の２つのポートに結合することと、バイアスコントローラにおける第２トランジスタのゲートをコモンモード検出回路に結合することと、バイアスコントローラにおける第２トランジスタのソースを第１トランジスタのゲートに結合することとを含む。第１トランジスタのゲートのバイアス電圧は、バイアスコントローラによって、検出されたコモンモード信号に基づいて設定される。

水晶振動子を含むシステムについて記載する。また、当該システムは、水晶振動子の２つのポートに結合され２つのポートの間でコモンモード信号を検出するように実装されたコモンモード検出回路を含む。また、当該システムは、水晶振動子の２つのポートに結合された第１トランジスタを含み、バイアスコントローラを含む。バイアスコントローラは、コモンモード検出回路に結合されたゲートと、第１トランジスタのゲートに結合されたソースを含む第２トランジスタを有し、バイアスコントローラは、検出されたコモンモード信号に基づいて、第１トランジスタのゲートのバイアス電圧を設定するように実装される。

以上は概要であり、従って必然的に、単純化、一般化、および詳細の省略を含む。故に当業者は、当該概要が例示にすぎず、いかなる限定も目的とするものではないことを理解するであろう。特許請求の範囲のみによって定義される、本明細書に記載された当該デバイスおよび／またはプロセスの他の態様、発明の特徴、および利点は、付属の図面、および、本明細書で説明される、限定を目的としない詳細な説明において明らかになるであろう。

水晶振動子と共に使用するためのバイアス制御回路が実装された位相雑音低減技術の詳細について、以下の図面を参照しながら記載する。図面で示される同様の特徴およびコンポーネントを参照するべく、全体を通して同一の番号が使用され得る。
水晶振動子と共に使用するためのバイアス制御回路の態様を実装できる、様々なコンピューティングデバイスを含む動作環境を図示する。 水晶振動子と共に使用するためのバイアスコントローラの態様を実装できる、例示的な回路を示す。 基準電圧発生器に結合された演算増幅器を使用する従来のバイアス制御回路を示す。 水晶振動子と共に使用するためのバイアスコントローラの態様を実装できる例示的なバイアス制御回路を更に示す。 １つまたは複数の態様による、水晶振動子と共に使用するためのバイアスコントローラの例示的な方法を示す。 水晶振動子と共に使用するためのバイアスコントローラの態様を実装できる例示的なシステムオンチップ（ＳｏＣ）環境を示す。 水晶振動子と共に使用するためのバイアスコントローラの態様を実装できる例示的なデバイスの様々なコンポーネントを示す。

水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の複数の態様では、電子回路が水晶振動子を制御する。コモンモード検出回路は、水晶振動子の２つのポートに結合し、２つのポートの間でコモンモード信号を検出するように実装される。第１トランジスタはまた、水晶振動子の２つのポートに結合される。バイアスコントローラは、検出されたコモンモード信号に基づいて、第１トランジスタのゲートのバイアス電圧を設定するように実装される。バイアスコントローラは、第２トランジスタを含み、第２トランジスタのゲートは、コモンモード検出回路に結合され、第２トランジスタのソースは、第１トランジスタのゲートに抵抗結合される。

水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の複数の態様において、コモンモード検出回路には、一対の等価抵抗器が実装され得る。追加的に、コモンモード検出回路、第１トランジスタ、およびバイアスコントローラは、システムオンチップ（ＳｏＣ）などの第１チップとして実装され得て、水晶振動子は、第２チップとして実装され得る。

水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の複数の他の態様において、第１トランジスタは、電流源に結合され得て、更にバイアス電圧は、電流源との間の電流量に応じて設定される。第１トランジスタのゲートは、クロック分配回路へのコンデンサと結合され得て、クロック分配回路は、８０２．１１ａｃなどのＩＥＥＥ８０２．１１規格に準拠する信号を処理するべく、クロックを生成し得る。更に、第２トランジスタのソースは、接地コンデンサおよび接地抵抗器に結合し得る。

水晶振動子のための位相雑音低減技術の特徴および概念は、任意の数の様々なデバイス、システム、環境、および／または構成に実装できるが、水晶振動子のための位相雑音低減技術の態様は、以下の例示的なデバイス、システム、方法に即して記載される。

図１は、水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の態様を実装できる、様々なコンピューティングデバイスを含む環境１００を図示する。この例示的な環境１００において、第１ユーザデバイス１０２および第２ユーザデバイス１０４は各々、水晶振動子と共に使用するためのバイアスコントローラを含み得る。第１ユーザデバイス１０２は、ラップトップコンピュータとして示されており、第２ユーザデバイス１０４は、携帯電話、より具体的には、スマートフォンとして示されている。しかし、第１ユーザデバイス１０２および／または第２ユーザデバイス１０４は、タブレット、セットトップボックス、衛星通信受信機、ケーブルテレビ受信機、アクセスポイント、デスクトップコンピュータ、ゲームデバイス、および自動車用ナビゲーションシステムなど、適切な任意のタイプのコンピューティングデバイスであってよいことが理解されるべきである。

この例において、第１ユーザデバイス１０２および第２ユーザデバイス１０４は、通信機能を含み、ルータ１０６と通信するように構成される。これらの通信は、それぞれ通信リンク１０８および通信リンク１１０として示される。通信リンク１０８および／または通信リンク１１０は、無線接続、有線接続、または、それらの組み合わせとして実装され得る。更に、通信リンク１０８および／または通信リンク１１０は、一方向または二方向（すなわち双方向）通信リンクであり得る。本開示の一態様において、通信リンク１０８および通信リンク１１０は、ＩＥＥＥ８０２．１１ａｃなどのＩＥＥＥ８０２．１１Ｗｉ−Ｆｉ規格に準拠する信号を使用する通信リンクを表す。

ルータ１０６は、例えば、モデムを使用して情報を送受信することで、第１ユーザデバイス１０２および第２ユーザデバイス１０４と通信するように実装される。ルータ１０６はまた、接続１１４を介してネットワーク１１２と接続する。ネットワーク１１２は、インターネット、イントラネット、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、ボディエリアネットワーク（ＢＡＮ）などであってよい。従って、接続１１４は、無線接続、有線接続、または、それらの組み合わせであり得る。例えばルータ１０６は、インターネットに接続するためのイーサネット（登録商標）ケーブル、および、第１ユーザデバイス１０２に接続を使用するための無線Ｗｉ−Ｆｉリンクを使用することで、第１ユーザデバイス１０２をインターネットに接続し得る。ルータ１０６は、第１ユーザデバイス１０２、および／または、第２ユーザデバイス１０４から、ネットワーク１１２へと、データを通信し得る。追加的に、ルータ１０６は、ネットワーク１１２から第１ユーザデバイス１０２および／または第２ユーザデバイス１０４へとデータを通信し得る。データには、動画、オーディオ、写真、テキスト、音声、および／またはファイルなどが含まれ得る。更に、ルータ１０６は、第１ユーザデバイス１０２および第２ユーザデバイス１０４とは別個のコンポーネントとして示されているが、第１ユーザデバイス１０２および／または第２ユーザデバイス１０４のいずれかは、ルータ１０６をコンポーネントとして含み得て、それにより、ネットワーク１１２と直接通信し得る。

また、第２ユーザデバイス１０４（例えば、携帯電話またはタブレットデバイスなどのモバイルデバイス）は、通信リンク１１８を介して、セルタワー１１６と通信する。例において、通信リンク１１８は、無線リンクである。セルタワー１１６は、単一のセルタワー、または、複数のセルタワーであり得る。これらはネットワーク内で配列され、第２ユーザデバイス１０４が、通信リンクを失うことなく場所から場所へと移動することを可能にするように構成される。例えば、セルタワーの各々は、一般的な「ハンドオフ」技術を使用して、それぞれの、第２ユーザデバイス１０４との通信リンクを別のセルタワーに移動させることができる。更に、セルタワー１１６は、考察を目的としたものであり、衛星通信、ケーブルテレビヘッドエンド、地上波放送塔、ならびに、ＵＳＢケーブルまたはイーサネット（登録商標）ケーブルなどに接続されたデバイスなど、他の任意の適切なタイプのデバイスであってよいことを理解するべきである。従って、通信リンク１１８を介した第２ユーザデバイス１０４との通信は、有線接続、無線接続、または、それらの組み合わせを介して実施され得る。

第１ユーザデバイス１０２、第２ユーザデバイス１０４、および／または、ルータ１０６は、開示の態様を具現化し得る。例えば、第１ユーザデバイス１０２、第２ユーザデバイス１０４、および／または、ルータ１０６は、水晶振動子を含み得て、水晶振動子と共に使用するためのバイアスコントローラが実装されたバイアス制御回路の態様を具現化し得る。また、第１ユーザデバイス１０２、第２ユーザデバイス１０４、および／または、ルータ１０６は、汎用および／または特定用途のプロセッサ、ＡＳＩＣ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け標準装置（ＡＳＳＰ）、システムオンチップシステム（ＳｏＣ）、および／または、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）を含み得て、これらのいずれも、水晶振動子と共に使用されるバイアスコントローラが実装されたバイアス制御回路の態様から取得された信号によってクロック同期され得る。

図２は、水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の態様を実装できる例示的な回路２００を示す。例示的な回路２００は、オフチップ水晶２０２およびチップ２０４を含む。チップ２０４は、ＡＳＩＣ、汎用プロセッサ、特定用途プロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け標準装置（ＡＳＳＰ）、システムオンチップ（ＳｏＣ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）、およびそれらの組み合わせなどがある。開示の一態様において、オフチップ水晶２０２は、チップ２０４とは別個のチップパッケージであり得る。開示の別の態様において、オフチップ水晶２０２は、チップ２０４とは別個のダイスであり、オフチップ水晶２０２およびチップ２０４は、同一のチップパッケージに包まれる。

この例において、オフチップ水晶２０２は、水晶振動子、ならびに、ポート２０６−１および２０６−２を含み、ポート２０６−１および２０６−２を使用して、チップ２０４に結合される。ポート２０６は各々、入力ポートとして、または、出力ポートとして構成され得て、それらのポートは、オフチップ水晶２０２とチップ２０４との間で信号の転送を可能にする。代替的に、ポート２０６−１または２０６−２のうち１つが入力ポート、他方が出力ポートであるように、ポート２０６が使用される。開示の一態様において、ポート２０６−１は、出力信号をオフチップ水晶２０２からチップ２０４へと転送し、ポート２０６−２は、逆に入力信号をチップ２０４からオフチップ水晶２０２へと転送する。オフチップ水晶２０２は、チップ２０４から受信した入力信号を使用して、所望の周波数における振動コンポーネントの出力信号など、オフチップ水晶２０２からの出力信号を調節し得る。

チップ２０４は、損失を補償するための回路を含み、オフチップ水晶２０２への入力を提供する。損失の原因には、オフチップ水晶２０２を含む水晶振動子における不具合などがあり得て、振幅、位相、および／または周波数における信号変化を含み得る。更に、損失は、オフチップ水晶２０２、ポート２０６、および／または、チップ２０４の実装における不具合であり得て、望ましくないボンディング、はんだ付け、ルーティング、配置などがある。

チップ２０４は、バイアス制御回路２０８と、コモンモード検出回路２１０と、電流源２１２と、オフチップ水晶２０２のポート２０６−１および２０６−２に結合しているトランジスタ２１４とを含む。例えば、トランジスタ２１４のドレインは、ポート２０６−１に結合し、トランジスタ２１４のゲートは、コンデンサ２１６を通してポート２０６−２に結合している。トランジスタ２１４のドレインは更に、電流源２１２に結合し、トランジスタ２１４のソースは、接地される。電流源２１２は、振幅制御を受け、それにより、振幅制御に必要とされる量の電流を流入出し得る。例えば、電流源２１２は、検出されたコモンモード信号内の振幅量に応じた量の電流を流入出し得る。本開示の一態様において、トランジスタ２１４は、電界効果トランジスタ（ＦＥＴ）である。複数の実装において、バイアス制御回路２０８、コモンモード検出回路２１０、電流源２１２、および／またはトランジスタ２１４は、システムオンチップ（ＳｏＣ）上に実装される。

コモンモード検出回路２１０は、オフチップ水晶２０２のポート２０６に結合され、コモンモード検出回路は、ポート２０６−１および２０６−２の間のコモンモード信号を検出できる。この例において、第１抵抗器２１８および第２抵抗器２２０を含むコモンモード検出回路２１０が示されている。本開示の一態様において、コモンモード検出回路２１０は、一対の等価抵抗器を含む。例えば、抵抗器２１８の抵抗値は、抵抗器２２０の抵抗値と同一、または同様であり得る。更に、抵抗器２１８および２２０は、それぞれの抵抗値の間の差を最小化するように選択され得て、例えば、同一のロットおよび／または製造日から選択される。また、コモンモード検出回路２１０は、バイアス制御回路２０８に結合される。例において示されているように、抵抗器２１８と抵抗器２２０との間の信号は、バイアス制御回路２０８に結合される。

バイアス制御回路２０８は、コモンモード検出回路２１０から検出されたコモンモード信号に基づくトランジスタ２１４のゲートの電圧を設定するバイアスコントローラを含むことができる。例えば、検出されたコモンモード信号は、電流源２１２との間に一定の電流量を必要とする振幅量を含み得て、バイアス制御回路２０８は、必要な量の電流を流入出するべく、トランジスタ２１４のゲートの電圧を設定し得る。トランジスタ２１４のゲートの信号は、クロック分配のためにコンデンサ２１６を通して結合される。クロック分配は、交流バッファ、増幅器、位相同期ループ、ダイレクトデジタルシンセサイザ、フィルタ、および、それらの組み合わせなどのクロック分配回路を含み得る。クロック分配回路は、プロセッサおよび／または論理ゲート（図示せず）など、チップ２０４のコンポーネントのためのシステムクロックを取得し得る。

図３は、従来のバイアス制御回路３００の例を示す。基準電圧を生成する基準電圧発生器３０４に結合され、オペアンプの負端子に結合される演算増幅器（オペアンプ）３０２を使用することが一般的である。基準電圧発生器３０４はまた、上述のような電流源に結合され得る。単純化のために、一般的にオペアンプ実装および基準電圧発生器と共に実装される他の回路素子は、図示されていない。オペアンプ３０２の正端子は、コモンモード検出回路の抵抗器の間など、コモンモード検出回路３０６に結合される。コモンモード検出回路３０６から検出されたコモンモード信号は、オペアンプ３０２の正端子に供給される。オペアンプ３０２は、正端子と負端子との間の差を最小化することを試みるので、検出されたコモンモード信号における振幅量に応じた必要な量の電流が、オフチップ水晶のポートに結合されたトランジスタ３１０のゲートに結合された抵抗器３０８を流れる。必要な量の電流が抵抗器３０８を流れ、それにより、バイアス電圧がトランジスタ３１０のゲートで設定される。上述のように、オペアンプ３０２および基準電圧発生器３０４から雑音が混入し得る。雑音は、クロック分配回路に供給される信号を破損し得て、それにより、回路の性能を制限し得る。

図４は、水晶振動子と使用するためのバイアスコントローラが実装された位相雑音低減技術の態様を実装できる例示的な回路４００を示す。バイアス制御回路２０８（図２を参照して示され、記載される）には、従来のオペアンプおよび基準電圧発生器（図３に示す）と置き換わるトランジスタ４０２が実装される。バイアス制御回路２０８の実装において、トランジスタ４０２は、電界効果トランジスタ（ＦＥＴ）であり、トランジスタのゲートは、第１抵抗器２１８と第２抵抗器２２０との間（図２に示す）などで、コモンモード検出回路２１０に結合される。トランジスタ４０２のドレインは、供給電圧４０４に結合される。トランジスタ４０２のソースは、接地抵抗器４０６および接地コンデンサ４０８に結合される。接地抵抗器４０６および接地コンデンサ４０８は、望ましくない周波数をグランドに分路させることで、フィルタリングを提供し得る。また、トランジスタ４０２のソースは、抵抗器４１０に結合され、抵抗器４１０は、トランジスタ２１４のゲートに結合される。従って、トランジスタ４０２のソースは、トランジスタ２１４のゲートに抵抗結合され、トランジスタ４０２は、ソースフォロワ構成で実装される。

コモンモード検出回路２１０から検出されたコモンモード信号は、トランジスタ４０２のゲートに供給され、検出されたコモンモード信号における振幅量に応じた必要な量の電流を抵抗器４１０に流す。必要な量の電流が抵抗器４１０に流れ、それにより、バイアス電圧がトランジスタ２１４のゲートに設定される。更に、バイアス電圧は、オペアンプおよび基準電圧発生器を使用することなく、トランジスタ２１４のゲートに設定される。それにより、クロック分配回路に供給される信号は、雑音が少なくなるので、ＩＥＥＥ８０２．１１ａｃ規制規格に準拠する信号を処理するシステムなど、低位相雑音クロックを必要とするシステムに適切である。本明細書に記載されるバイアス制御回路２０８は、外部の基準電圧発生器に依存しないという点で、自己バイアス型である。更に、トランジスタ４０２のソースフォロワ構成は、検出されたコモンモード信号の高い振幅に対応し、検出されたコモンモード信号のそのような高い振幅のためのバイアス電圧をトランジスタ２１４に設定することができる。

図５は、水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の１つまたは複数の態様による例示的な方法５００を示す。一般的に、本明細書に記載された任意のコンポーネント、モジュール、方法、動作は、ソフトウェア、ファームウェア、ハードウェア（例えば、固定論理回路）、手動処理、または、それらの任意の組み合わせを使用することで実装され得る。例示的な方法のいくつかの動作は、コンピュータ処理システムに対してローカルの、および／または、リモートのコンピュータ可読ストレージメモリに保存された実行可能命令の一般的状況に即して記載され得て、実装には、ソフトウェアアプリケーション、プログラム、関数などが含まれ得る。代替的に、または追加的に、本明細書に記載された機能のいずれかは、少なくとも部分的に、限定するものではないが、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特定用途向け標準装置（ＡＳＳＰ）、システムオンチップシステム（ＳｏＣ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）など、１つまたは複数のハードウェア論理コンポーネントによって実行され得る。

図５は、水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の例示的な方法５００を示す。方法が記載される順序は、限定を意図するものと解釈されるべきではなく、記載された方法の動作の任意の番号は、当該方法、または、代替的な方法を実装するべく、任意の順序で組み合わせてよい。方法の動作の特定の順序または階層は、請求項に係る主題の範囲を逸脱することなく、再編成、修正、および／または、変更され得る。

５０２において、コモンモード検出回路は、水晶振動子の２つのポートに結合されている。例えば、図２に示されているように、コモンモード検出回路２１０は、直列に接続された一対の抵抗器を含み得る。更に、抵抗器は、等価抵抗器であってもよい。水晶振動子の２つのポートは、入力ポートおよび出力ポートを含み得る。５０４において、水晶振動子の２つのポートの間でコモンモード信号が検出される。例えば、コモンモード信号は、コモンモード検出回路２１０で検出される。

５０６において、第１トランジスタは、水晶振動子の２つのポートに結合される。例えば、図２において、トランジスタ２１４のドレインは、ポート２０６−１に結合され、トランジスタ２１４のゲートは、コンデンサ２１６を通してポート２０６−２に結合される。更に、５０６において、第１トランジスタは、電流源に結合される。例えば、トランジスタ２１４のドレインは、更に、電流源２１２に結合される。電流源は、検出されたコモンモード信号に対応する電流量、および、検出されたコモンモード信号の振幅量など、必要な量の電流を流入出するべく、振幅制御を受け得る。

５０８において、バイアスコントローラ内の第２トランジスタのゲートは、コモンモード検出回路に結合される。例えば、図４において、トランジスタ４０２のゲートは、コモンモード検出回路２１０に結合される。結合は、図２における抵抗器２１８と抵抗器２２０との間など、直列に接続された２つの抵抗器の間のコモンモード検出回路内の点に対して行われ得る。

５１０において、バイアスコントローラにおける第２トランジスタのソースは、第１トランジスタのゲートに結合される。例えば、図４において、トランジスタ４０２のソースは、抵抗器４１０を通して、トランジスタ２１４のゲートに結合される。従って、結合は、電流を電圧に変換する抵抗結合であり得る。

５１２において、バイアスコントローラ内の第２トランジスタのソースは、接地コンデンサおよび接地抵抗器に結合される。例えば、図４において、トランジスタ４０２のソースは、抵抗器４０６およびコンデンサ４０８に結合されており、これら両方は接地されている。接地コンデンサおよび接地抵抗器は、望ましくない信号成分をグランドに分路させることで、トランジスタ２１４に供給される電圧のフィルタリングを提供する。

５１４において、検出されたコモンモード信号に基づき、バイアスコントローラによって、第１トランジスタのゲートにバイアス電圧が設定される。例えば、図４のバイアス制御回路２０８は、コモンモード検出回路から検出されたコモンモード信号を受け取り、トランジスタ４０２は、検出されたコモンモード信号に基づいて、抵抗器４１０を通して、トランジスタ２１４のバイアス電圧を設定する。更に、バイアス電圧は、電流源との間の電流量に応じて設定され得る。例えば、図２において、バイアス制御回路２０８は、電流源２１２から必要な量の電流を流入出するのに必要なバイアス電圧をトランジスタ２１４のゲートに設定する。必要な量の電流は、検出されたコモンモード信号の振幅量に対応し得る。

５１６において、第１トランジスタのゲートは、コンデンサを通してクロック分配回路に結合される。例えば、図２において、トランジスタ２１４のゲートは、コンデンサ２１６を通して、「クロック分配」と示されているノードに結合されている。クロック分配は、交流バッファ、増幅器、位相同期ループ、ダイレクトデジタルシンセサイザ、フィルタ、それらの組み合わせなど、クロック分配回路を含み得る。クロック分配回路は、図２のチップ２０４など、チップおよび／またはプロセッサのコンポーネントのためのシステムクロックを取得する。

図６は、本明細書に記載されているような、水晶振動子と共に使用するためのバイアスコントローラが実装された位相雑音低減技術の様々な態様を実装できる、例示的なシステムオンチップ（ＳｏＣ）６００を示している。ＳｏＣは、コンピュータ、携帯電話、タブレットデバイス、デジタルカメラ、マルチメディアデバイス、プリンタ、または同様のデバイスなどの任意のタイプとして実装され得る電子デバイスまたはコンピューティングデバイスの任意のタイプで実装され得る。ＳｏＣ６００には、電子回路、マイクロプロセッサ、メモリ、入出力（Ｉ／Ｏ）論理制御、通信インタフェース、および、コンポーネント、ならびに、電子デバイスまたはコンピューティングデバイスを実装するための他のハードウェア、ファームウェア、および／または、ソフトウェアが集積され得る。

この例において、ＳｏＣ６００には、マイクロプロセッサ６０２（例えば、マイクロコントローラまたはデジタル信号プロセッサのいずれか）、および、（例えば、電子回路を含む）入出力（Ｉ／Ｏ）論理制御６０４が集積される。ＳｏＣ６００は、任意のタイプの不揮発性メモリ、および／または、他の適切な電子データストレージデバイスなど、メモリデバイスコントローラ６０６およびメモリデバイス６０８を含む。また、ＳｏＣは、メモリで保持され、マイクロプロセッサによって実行されるオペレーティングシステム６１０など、様々なファームウェアおよび／またはソフトウェアを含み得る。

ＳｏＣ６００は、電子デバイスまたはコンピューティングデバイスに取り付けられたときなどに、デバイスまたは他のペリフェラルコンポーネントとインタフェースを形成するためのデバイスインタフェース６１２を含む。また、ＳｏＣ６００は、コンポーネント間でデータ通信を行うためのＳｏＣの様々なコンポーネントを結合する内蔵データバス６１６を含む。また、ＳｏＣ内の当該データバスは、様々なバス構造および／またはバスアーキテクチャのうち任意の１つ、またはそれらの組み合わせとして実装され得る。

水晶振動子と使用するためのバイアスコントローラの複数の態様において、ＳｏＣ６００は、Ｉ／Ｏ論理制御６０４、および／または、ＳｏＣ６００の他の処理制御回路と接続して実装され得る制御回路６１８のバイアスコントローラ６１４を含む。図４において、バイアスコントローラ６１４は、バイアス制御回路２０８を有し、図２において、制御回路６１８は、トランジスタ２１４および／またはオフチップ水晶２０２を含み得る。この例において、ＳｏＣ６００はまた、電流源６２０を有し、これは、図２において、電流源２１２を含み得て、必要な量の電流を流入出するべく、振幅制御を受けるように実装される。また、ＳｏＣ６００は、水晶振動子の２つのポート間のコモンモード信号など、コモンモード信号を検出するためのコモンモード検出回路６２０を実装する。コモンモード検出回路６２０の例として、図２のコモンモード検出回路２１０があり、これには２つの抵抗器２１８および２２０が含まれる。

図７は、任意のタイプの電子デバイスまたはコンピューティングデバイスなど、上述の図１から６を参照しながら記載されるデバイスまたはシステムのいずれかとして実装され得る例示的なデバイス７００の様々なコンポーネントを示している。デバイス７００はまた、図６を参照しながら記載される例示的なシステムオンチップ（ＳｏＣ）を含むように実装され得る。デバイス７００は、デバイスを操作するユーザ（すなわち人間）、および／または、エンティティと関連付けられ得て、デバイスは、ユーザ、ソフトウェア、ファームウェア、ハードウェア、および／または、デバイスの組み合わせを含む論理デバイスを表現する。

デバイス７００は、受信データ、デバイス間の通信データ、当該データのデータパケットなど、デバイスデータ７０４の有線および／または無線通信を可能にする通信デバイス７０２を含む。また、デバイス７００は、１つまたは複数のデータ入力部７０６を含み、これを介して、ユーザ選択可能入力、ならびに、任意のコンテンツおよび／またはデータソースから受信した、他の任意のタイプのオーディオ、動画、および／または画像データなど、任意のタイプのデータ、メディアコンテンツ、および／または、入力を受信することができる。当該データ入力部７０６は、フラッシュメモリ、ＤＶＤ，ＣＤなどのためのＵＳＢポート、同軸ケーブル、他のシリアルまたはパラレルコネクタ（内部コネクタを含む）を含み得る。当該データ入力部は、キーボード、マイク、カメラ、他の任意のタイプのデバイスなど、内部および／または外部のコンポーネント、周辺機器、およびアクセサリにデバイスを結合するのに使用され得る。例えば、Ｗｉ−Ｆｉ接続は、ＩＥＥＥ８０２．１１ａｃなどのＩＥＥＥ８０２．１１規格に対応するデバイス間でデータを結合するのに使用され得る。

また、デバイス７００は、シリアル、パラレル、ネットワーク、または無線インタフェースのうち１つまたは複数のいずれかなどの通信インタフェース７０８を含む。通信インタフェースは、当該デバイスとネットワークとの間の接続および／または通信リンクを提供し、これによって、他の電子デバイス、コンピューティングデバイス、および通信デバイスは、当該デバイスとデータを通信する。図示されていないが、当該デバイスは、当該デバイス内の様々なコンポーネントを結合するシステムバスまたはデータ転送システムを含み得る。システムバスは、メモリバスまたはメモリコントローラ、ペリフェラルバス、ユニバーサルシリアルバス、および／または、様々なバスアーキテクチャのいずれかを利用するプロセッサまたはローカルバスなど、様々なバス構造の１つまたは組み合わせのいずれかを含み得る。

デバイス７００は、１つまたは複数のプロセッサ７１０（例えば、マイクロプロセッサ、コントローラなどのいずれか）、または、デバイスの動作を制御するためのコンピュータ実行可能命令を処理するプロセッサおよびメモリシステム（例えば、ＳｏＣに実装される）を含む。代替的に、または追加的に、デバイスは、７１２で一般的に特定される処理制御回路と接続して実装されるソフトウェア、ハードウェア、ファームウェア、または固定論理回路の１つまたは組み合わせのいずれかを実装できる。

また、デバイス７００は、ランダムアクセスメモリ（ＲＡＭ）、不揮発性メモリ（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリなど）、およびディスクストレージデバイスなど、データストレージを可能にする１つまたは複数のメモリデバイス７１４（例えば、コンピュータ可読ストレージメモリ）を含む。ディスクストレージデバイスは、ハードディスクドライブ、記録可能および／または書き換え可能ディスクなど、任意のタイプの磁気もしくは光学ストレージデバイスとして実装され得る。また、当該デバイスは、マスストレージメディアデバイスを含み得る。コンピュータ可読ストレージメディアは、コンピューティングデバイスからアクセスされる任意の適切な電子データストレージデバイスであり得る。

メモリデバイス７１４は、デバイスデータ７０４、他のタイプの情報および／またはデータ、ならびに、デバイスアプリケーション７１６を保存するためのデータストレージ機構を提供する。例えば、オペレーティングシステム７１８は、メモリデバイスによって、ソフトウェアアプリケーションとして保持され、プロセッサ上で実行される。また、デバイスアプリケーションは、任意の形態の制御アプリケーション、ソフトウェアアプリケーション、信号処理制御モジュール、特定のデバイスのネイティブコード、特定のデバイスのハードウェア抽象化レイヤなど、デバイスマネージャまたはコントローラを含み得る。

また、デバイス７００は、オーディオシステム７２４のためのオーディオデータを生成すること、および／または、ディスプレイシステム７２６のためのディスプレイデータを生成することを行う、オーディオおよび／または動画処理システム７２２を含み得る。オーディオシステムおよび／またはディスプレイシステムは、オーディオ、動画、ディスプレイ、および／または、画像データを処理、表示、および／または、そうでなければレンダリングする、任意のデバイスを含み得る。複数の実装において、オーディオシステムおよび／またはディスプレイシステムは、デバイスの外部コンポーネントである。代替的に、オーディオシステムおよび／またはディスプレイシステムは、例示的なデバイスの内蔵コンポーネントである。

この例において、デバイス７００は、制御回路６１８のバイアス電圧を設定するバイアスコントローラ６１４を含む。バイアス電圧は、オフチップ水晶２０２を含み得る、水晶振動子７３０のポート間のコモンモード検出回路６２０における検出されたコモンモード信号に基づいて設定される。更に、電流源２１２は、コモンモード検出回路６２０と、少なくともトランジスタ２１４を含む制御回路６１８とに結合される。また、クロック分配回路７２８は、コンデンサなど（図示せず）を通して制御回路６１８に結合され得る。クロック分配回路７２８は、交流バッファ、増幅器、位相同期ループ、ダイレクトデジタルシンセサイザ、フィルタ、および、それらの組み合わせなどのクロック分配回路を含み得る。クロック分配回路は、デバイス７００のコンポーネントのためのシステムクロックを取得し得る。

水晶振動子と共に使用するためのバイアスコントローラが実装される位相雑音低減技術の複数の態様は、特徴および／または方法に特有の用語で記載されているが、付属の特許請求の範囲は、必ずしも、記載されている特定の特徴または方法に限定されない。むしろ、特定の特徴および方法は、水晶振動子と共に使用するためのバイアスコントローラの例示的な実装として開示され、他の同等の特徴および方法は、付属の特許請求の範囲内に含まれることが意図されている。更に、様々な異なる態様が記載されているが、記載されている各態様は、態様されている１つまたは複数の他の記載と無関係に、または、それらに関連して実装され得ることが理解されるべきである。

Claims (21)

1. 水晶振動子を制御するための電子回路であって、
   前記水晶振動子の２つのポートに結合され、前記２つのポートの間でコモンモード信号を検出するコモンモード検出回路と、
   前記水晶振動子の前記２つのポートに結合されている第１トランジスタと、
   検出された前記コモンモード信号に基づいて、前記第１トランジスタのゲートのバイアス電圧を設定するバイアスコントローラであって、第２トランジスタを有し、前記第２トランジスタのゲートは、前記コモンモード検出回路に結合され、前記第２トランジスタのソースは、前記第１トランジスタの前記ゲートに抵抗結合されている、バイアスコントローラと
   を備え、
   前記第１トランジスタの前記ゲートは更に、クロック分配回路へのコンデンサに結合している、電子回路。
2. 水晶振動子を制御するための電子回路であって、
   前記水晶振動子の２つのポートに結合され、前記２つのポートの間でコモンモード信号を検出するコモンモード検出回路と、
   前記水晶振動子の前記２つのポートに結合されている第１トランジスタと、
   検出された前記コモンモード信号に基づいて、前記第１トランジスタのゲートのバイアス電圧を設定するバイアスコントローラであって、第２トランジスタを有し、前記第２トランジスタのゲートは、前記コモンモード検出回路に結合され、前記第２トランジスタのソースは、前記第１トランジスタの前記ゲートに抵抗結合されている、バイアスコントローラと
   を備え、
   前記第２トランジスタの前記ソースは、更に、接地コンデンサおよび接地抵抗器に結合されている、電子回路。
3. 前記コモンモード検出回路は、一対の等価抵抗器を有する、請求項１または２に記載の電子回路。
4. 前記コモンモード検出回路、前記第１トランジスタ、および、前記バイアスコントローラは、第１チップを有し、前記水晶振動子は第２チップを有する、請求項１から３のいずれか一項に記載の電子回路。
5. 前記第１トランジスタは更に、電流源に結合されている、請求項１から４のいずれか一項に記載の電子回路。
6. 前記バイアス電圧は更に、前記電流源との間の電流量に応じて設定される、請求項５に記載の電子回路。
7. 前記第１トランジスタの前記ゲートは更に、クロック分配回路へのコンデンサに結合している、請求項２に記載の電子回路。
8. 前記クロック分配回路は、ＩＥＥＥ８０２．１１ａｃ規格に準拠する複数の信号を処理するべく、複数のクロックを生成する、請求項１または７に記載の電子回路。
9. 前記第１トランジスタおよび前記第２トランジスタのうち少なくとも１つは、電界効果トランジスタ（ＦＥＴ）である、請求項１から８のいずれか一項に記載の電子回路。
10. 前記コモンモード検出回路、前記第１トランジスタ、および前記バイアスコントローラは、システムオンチップ（ＳｏＣ）上に具現化される、請求項１から９のいずれか一項に記載の電子回路。
11. 水晶振動子を制御するための方法であって、
    前記水晶振動子の２つのポートにコモンモード検出回路を結合することと、
    前記水晶振動子の前記２つのポートの間でコモンモード信号を検出することと、
    前記水晶振動子の前記２つのポートに第１トランジスタを結合することと、
    バイアスコントローラ内の第２トランジスタのゲートを前記コモンモード検出回路に結合することと、
    前記バイアスコントローラ内の前記第２トランジスタのソースを前記第１トランジスタのゲートに結合することと、
    前記第１トランジスタの前記ゲートをクロック分配回路へのコンデンサに結合すること、
    検出された前記コモンモード信号に基づいて、前記バイアスコントローラで、前記第１トランジスタの前記ゲートのバイアス電圧を設定することと
    を含む、方法。
12. 水晶振動子を制御するための方法であって、
    前記水晶振動子の２つのポートにコモンモード検出回路を結合することと、
    前記水晶振動子の前記２つのポートの間でコモンモード信号を検出することと、
    前記水晶振動子の前記２つのポートに第１トランジスタを結合することと、
    バイアスコントローラ内の第２トランジスタのゲートを前記コモンモード検出回路に結合することと、
    前記バイアスコントローラ内の前記第２トランジスタのソースを前記第１トランジスタのゲートに結合することと、
    前記第２トランジスタの前記ソースを接地コンデンサおよび接地抵抗器に結合すること、
    検出された前記コモンモード信号に基づいて、前記バイアスコントローラで、前記第１トランジスタの前記ゲートのバイアス電圧を設定することと
    を含む、方法。
13. 前記コモンモード検出回路は、一対の等価抵抗器を有する、請求項１１または１２に記載の方法。
14. 前記コモンモード検出回路、前記第１トランジスタ、および、前記バイアスコントローラは、第１チップを有し、前記水晶振動子は、第２チップを有する、請求項１１から１３のいずれか一項に記載の方法。
15. 前記第１トランジスタを電流源に結合することを更に有し、前記バイアス電圧の前記設定は更に、前記電流源との間の電流量に基づく、請求項１１から１４のいずれか一項に記載の方法。
16. 前記第１トランジスタの前記ゲートをクロック分配回路へのコンデンサに結合することを更に有する、請求項１２に記載の方法。
17. 前記第１トランジスタおよび前記第２トランジスタのうち少なくとも１つは、電界効果トランジスタ（ＦＥＴ）である、請求項１１から１６のいずれか一項に記載の方法。
18. 水晶振動子と、
    前記水晶振動子の２つのポートに結合され、前記２つのポートの間でコモンモード信号を検出する、コモンモード検出回路と、
    前記水晶振動子の前記２つのポートに結合されている第１トランジスタと、
    前記コモンモード検出回路に結合されているゲート、および、前記第１トランジスタの前記ゲートに結合されているソースを含む第２トランジスタを有するバイアスコントローラであって、検出された前記コモンモード信号に基づいて、前記第１トランジスタの前記ゲートのバイアス電圧を設定する、バイアスコントローラと、
    を備え、
    前記第１トランジスタの前記ゲートは更に、クロック分配回路へのコンデンサに結合している、システム。
19. 水晶振動子と、
    前記水晶振動子の２つのポートに結合され、前記２つのポートの間でコモンモード信号を検出する、コモンモード検出回路と、
    前記水晶振動子の前記２つのポートに結合されている第１トランジスタと、
    前記コモンモード検出回路に結合されているゲート、および、前記第１トランジスタの前記ゲートに結合されているソースを含む第２トランジスタを有するバイアスコントローラであって、検出された前記コモンモード信号に基づいて、前記第１トランジスタの前記ゲートのバイアス電圧を設定する、バイアスコントローラと、
    を備え、
    前記第２トランジスタの前記ソースは、更に、接地コンデンサおよび接地抵抗器に結合されている、システム。
20. 前記コモンモード検出回路、前記第１トランジスタ、および前記バイアスコントローラは、第１チップを有し、前記水晶振動子は、第２チップを有する、請求項１８または１９に記載のシステム。
21. 前記第１トランジスタに結合されている電流源を更に備え、前記バイアス電圧は更に、前記電流源との間の電流量に基づいて設定される、請求項１８から２０のいずれか一項に記載のシステム。

Images