JP6428309B2 - 演算処理システムおよび演算処理システムの制御方法 - Google Patents
演算処理システムおよび演算処理システムの制御方法 Download PDFInfo
- Publication number
- JP6428309B2 JP6428309B2 JP2015013671A JP2015013671A JP6428309B2 JP 6428309 B2 JP6428309 B2 JP 6428309B2 JP 2015013671 A JP2015013671 A JP 2015013671A JP 2015013671 A JP2015013671 A JP 2015013671A JP 6428309 B2 JP6428309 B2 JP 6428309B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- response time
- input process
- input
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Description
(付記1)
第1プロセッサと、
第2プロセッサと、
前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、
前記通信バスにおける遅延時間を観測して、バス利用率を求める通信バス遅延モニタリング部と、
観測された前記バス利用率に基づいて、入力処理のオフロード判定および指示を行うオフロード判定・指示部と、を有する、
ことを特徴とする演算処理システム。
前記第1プロセッサは、
前記通信バス遅延モニタリング部と、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もる第1応答時間見積部と、
観測された前記バス利用率に基づいて、前記入力処理のオフロード判定および指示を行う第1オフロード判定・指示部と、を有し、
前記第1オフロード判定・指示部は、
前記第1応答時間見積部により見積もられた、前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第1要求応答時間を満たせる場合、前記入力処理を前記第1プロセッサで実行中なら停止し、前記入力処理を前記第2プロセッサで実行させるようにする、
ことを特徴とする付記1に記載の演算処理システム。
前記第2プロセッサは、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もる第2応答時間見積部と、
観測された前記バス利用率に基づいて、前記入力処理のオフロード判定および指示を行う第2オフロード判定・指示部と、を有し、
前記第2オフロード判定・指示部は、
前記第2応答時間見積部により見積もられた、前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第2要求応答時間を満たせない場合、前記入力処理を前記第2プロセッサで実行中なら停止し、前記入力処理を前記第1プロセッサで実行させるようにする、
ことを特徴とする付記2に記載の演算処理システム。
前記第2要求応答時間は、前記第1要求応答時間よりも所定のマージンだけ長く設定されている、
ことを特徴とする付記3に記載の演算処理システム。
前記入力処理は、複数の機能処理を含み、前記入力処理の実行は、前記複数の機能処理の一部または全部を実行する、
ことを特徴とする付記1乃至付記4のいずれか1項に記載の演算処理システム。
さらに、
前記通信バスに繋がれたメインメモリを有し、
前記メインメモリには、前記通信バスの動作を示す通信バス動作情報が格納されている、
ことを特徴とする付記1乃至付記5のいずれか1項に記載の演算処理システム。
前記第1プロセッサは、第1処理能力で第1消費電力を有し、
前記第2プロセッサは、前記第1処理能力よりも低い第2処理能力で前記第1消費電力よりも小さい第2消費電力を有する、
ことを特徴とする付記1乃至付記6のいずれか1項に記載の演算処理システム。
第1プロセッサと、第2プロセッサと、前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、を有する演算処理システムの制御方法であって、
前記通信バスにおける遅延時間を観測して、バス利用率を求め、
観測された前記バス利用率に基づいて、入力処理を前記第1プロセッサおよび第2プロセッサに割り当てる、
ことを特徴とする演算処理システムの制御方法。
前記第1プロセッサは、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もり、
見積もられた前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第1要求応答時間を満たせる場合、前記入力処理を前記第1プロセッサで実行中なら停止し、前記入力処理を前記第2プロセッサで実行させる、
ことを特徴とする付記8に記載の演算処理システムの制御方法。
前記第2プロセッサは、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もり、
見積もられた前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第2要求応答時間を満たせない場合、前記入力処理を前記第2プロセッサで実行中なら停止し、前記入力処理を前記第1プロセッサで実行させる、
ことを特徴とする付記9に記載の演算処理システムの制御方法。
前記第2要求応答時間は、前記第1要求応答時間よりも所定のマージンだけ長く設定されている、
ことを特徴とする付記10に記載の演算処理システムの制御方法。
前記入力処理は、複数の機能処理を含み、前記入力処理の実行は、前記複数の機能処理の一部または全部を実行する、
ことを特徴とする付記8乃至付記11のいずれか1項に記載の演算処理システムの制御方法。
前記演算処理システムは、さらに、前記通信バスに繋がれたメインメモリを有し、
前記メインメモリには、前記通信バスの動作を示す通信バス動作情報が格納されている、
ことを特徴とする付記8乃至付記12のいずれか1項に記載の演算処理システムの制御方法。
前記第1プロセッサは、第1処理能力で第1消費電力を有し、
前記第2プロセッサは、前記第1処理能力よりも低い第2処理能力で前記第1消費電力よりも小さい第2消費電力を有する、
ことを特徴とする付記8乃至付記13のいずれか1項に記載の演算処理システムの制御方法。
第1プロセッサと、第2プロセッサと、前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、を有する演算処理システムの制御プログラムであって、
前記第1プロセッサおよび前記第2プロセッサに、
前記通信バスにおける遅延時間を観測して、バス利用率を求めさせ、
観測された前記バス利用率に基づいて、入力処理を前記第1プロセッサおよび第2プロセッサに割り当てさせる、
ことを特徴とする演算処理システムの制御プログラム。
2,211〜213 サブプロセッサ(第2プロセッサ)
3 メインメモリ
4 通信バス
5 I/Oバス
6 入力機器またはセンサー(入力デバイス)
10,20 ローカルクロック部
11,21,101,201 入力割込み受信部
12,22,102,202 オフロード判定・指示部
13,23,103,203 入力処理起動・停止部
14,24,104,204 応答時間見積部
15,25,105,205 プロセッサスケジューリング部
16 通信バス遅延モニタリング部
17,27 時刻同期部
26 入力処理送信キューイング部
28 入力処理結果送信部
31 プロセッサ性能情報制御表
32 プロセッサ動作情報制御表
33 オフロード実行プロセッサ制御表
34 入力デバイス属性表
35 オフロード可能処理制御表
36 通信バス動作情報
61 I/O装置(入力デバイス:タッチスクリーンデバイス)
62 I/O制御装置(タッチIC)
Claims (9)
- 第1プロセッサと、
第2プロセッサと、
前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、
前記通信バスにおける遅延時間を観測して、バス利用率を求める通信バス遅延モニタリング部と、
観測された前記バス利用率に基づいて、入力処理のオフロード判定および指示を行うオフロード判定・指示部と、を有し、
前記第1プロセッサは、
前記通信バス遅延モニタリング部と、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もる第1応答時間見積部と、
観測された前記バス利用率に基づいて、前記入力処理のオフロード判定および指示を行う第1オフロード判定・指示部と、を有し、
前記第1オフロード判定・指示部は、
前記第1応答時間見積部により見積もられた、前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第1要求応答時間を満たせる場合、前記入力処理を前記第1プロセッサで実行中なら停止し、前記入力処理を前記第2プロセッサで実行させるようにする、
ことを特徴とする演算処理システム。 - 第1プロセッサと、
第2プロセッサと、
前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、
前記通信バスにおける遅延時間を観測して、バス利用率を求める通信バス遅延モニタリング部と、
観測された前記バス利用率に基づいて、入力処理のオフロード判定および指示を行うオフロード判定・指示部と、を有し、
前記第2プロセッサは、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もる第2応答時間見積部と、
観測された前記バス利用率に基づいて、前記入力処理のオフロード判定および指示を行う第2オフロード判定・指示部と、を有し、
前記第2オフロード判定・指示部は、
前記第2応答時間見積部により見積もられた、前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第2要求応答時間を満たせない場合、前記入力処理を前記第2プロセッサで実行中なら停止し、前記入力処理を前記第1プロセッサで実行させるようにする、
ことを特徴とする演算処理システム。 - さらに、
前記通信バスに繋がれたメインメモリを有し、
前記メインメモリには、前記通信バスの動作を示す通信バス動作情報が格納されている、
ことを特徴とする請求項1または請求項2に記載の演算処理システム。 - 前記第1プロセッサは、第1処理能力で第1消費電力を有し、
前記第2プロセッサは、前記第1処理能力よりも低い第2処理能力で前記第1消費電力よりも小さい第2消費電力を有する、
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載の演算処理システム。 - 第1プロセッサと、第2プロセッサと、前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、を有する演算処理システムの制御方法であって、
前記通信バスにおける遅延時間を観測して、バス利用率を求め、
観測された前記バス利用率に基づいて、入力処理を前記第1プロセッサおよび第2プロセッサに割り当て、
前記第1プロセッサは、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もり、
見積もられた前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第1要求応答時間を満たせる場合、前記入力処理を前記第1プロセッサで実行中なら停止し、前記入力処理を前記第2プロセッサで実行させる、
ことを特徴とする演算処理システムの制御方法。 - 前記第2プロセッサは、
観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もり、
見積もられた前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第2要求応答時間を満たせない場合、前記入力処理を前記第2プロセッサで実行中なら停止し、前記入力処理を前記第1プロセッサで実行させる、
ことを特徴とする請求項5に記載の演算処理システムの制御方法。 - 前記第2要求応答時間は、前記第1要求応答時間よりも所定のマージンだけ長く設定されている、
ことを特徴とする請求項6に記載の演算処理システムの制御方法。 - 前記入力処理は、複数の機能処理を含み、前記入力処理の実行は、前記複数の機能処理の一部または全部を実行する、
ことを特徴とする請求項5乃至請求項7のいずれか1項に記載の演算処理システムの制御方法。 - 第1プロセッサと、第2プロセッサと、前記第1プロセッサと前記第2プロセッサを繋ぐ通信バスと、を有する演算処理システムの制御プログラムであって、
前記第1プロセッサおよび前記第2プロセッサに、
前記通信バスにおける遅延時間を観測して、バス利用率を求めさせ、
観測された前記バス利用率に基づいて、入力処理を前記第1プロセッサおよび第2プロセッサに割り当てさせ、
前記第1プロセッサに、観測された前記バス利用率に基づいて、前記入力処理を前記第2プロセッサで実行した場合の応答時間を見積もらせ、
見積もられた前記入力処理を前記第2プロセッサで実行した場合の応答時間が、第1要求応答時間を満たせる場合、前記入力処理を前記第1プロセッサで実行中なら停止し、前記入力処理を前記第2プロセッサで実行させる、
ことを特徴とする演算処理システムの制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013671A JP6428309B2 (ja) | 2015-01-27 | 2015-01-27 | 演算処理システムおよび演算処理システムの制御方法 |
US15/002,626 US9898434B2 (en) | 2015-01-27 | 2016-01-21 | System, process control method and medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013671A JP6428309B2 (ja) | 2015-01-27 | 2015-01-27 | 演算処理システムおよび演算処理システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139271A JP2016139271A (ja) | 2016-08-04 |
JP6428309B2 true JP6428309B2 (ja) | 2018-11-28 |
Family
ID=56434118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015013671A Active JP6428309B2 (ja) | 2015-01-27 | 2015-01-27 | 演算処理システムおよび演算処理システムの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9898434B2 (ja) |
JP (1) | JP6428309B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004280378A (ja) * | 2003-03-14 | 2004-10-07 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置 |
EP1683021A2 (en) * | 2003-10-27 | 2006-07-26 | Koninklijke Philips Electronics N.V. | Integrated circuit comprising a measurement unit for measuring utilization of a communication bus |
US7493427B2 (en) * | 2004-07-14 | 2009-02-17 | International Business Machines Corporation | Apparatus and method for supporting received data processing in an offload of network protocol processing |
US7533176B2 (en) * | 2004-07-14 | 2009-05-12 | International Business Machines Corporation | Method for supporting connection establishment in an offload of network protocol processing |
JP2006260445A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | マルチプロセッサシステム |
JP2007207136A (ja) * | 2006-02-06 | 2007-08-16 | Nec Corp | データ処理装置、データ処理方法、及びデータ処理プログラム |
JP5089896B2 (ja) * | 2006-03-17 | 2012-12-05 | 株式会社日立製作所 | マイクロプロセッサの負荷分散機能を備えたストレージシステム |
JP4961833B2 (ja) * | 2006-05-19 | 2012-06-27 | 日本電気株式会社 | クラスタシステム、負荷分散方法、最適化クライアントプログラム、及び調停サーバプログラム |
JP2010257056A (ja) * | 2009-04-22 | 2010-11-11 | Fujitsu Ltd | 並列処理装置、並列処理方法及び並列処理プログラム |
US8812898B1 (en) * | 2012-09-27 | 2014-08-19 | Cadence Design Systems, Inc. | System and method for transfer of data between memory with dynamic error recovery |
US9996400B2 (en) * | 2013-05-23 | 2018-06-12 | Renesas Electronics Corporation | Multi-CPU system and multi-CPU system scaling method |
US9652247B2 (en) * | 2014-01-24 | 2017-05-16 | Nec Corporation | Capturing snapshots of offload applications on many-core coprocessors |
-
2015
- 2015-01-27 JP JP2015013671A patent/JP6428309B2/ja active Active
-
2016
- 2016-01-21 US US15/002,626 patent/US9898434B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9898434B2 (en) | 2018-02-20 |
JP2016139271A (ja) | 2016-08-04 |
US20160217091A1 (en) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733943B1 (ko) | 프로세서 시스템, dma 제어 회로, dma 제어 방법,dma 제어기의 제어 방법, 화상 처리 방법, 및 화상처리 회로 | |
CN111695672B (zh) | 用于提高ai引擎mac利用率的方法 | |
EP2473914B1 (en) | Hardware-based scheduling of graphics processor unit (gpu) work | |
US20070226449A1 (en) | Virtual computer system, and physical resource reconfiguration method and program thereof | |
JP5445669B2 (ja) | マルチコアシステムおよび起動方法 | |
WO2021013055A1 (zh) | 数据处理的方法、装置及电子设备 | |
US8117474B2 (en) | CPU clock control during cache memory stall | |
US11822958B2 (en) | Method and a device for data transmission between an internal memory of a system-on-chip and an external memory | |
US20110161978A1 (en) | Job allocation method and apparatus for a multi-core system | |
KR101375836B1 (ko) | 멀티코어 프로세서 상에서 연관된 작업들을 수행하는 방법및 장치 | |
US9043806B2 (en) | Information processing device and task switching method | |
TWI633489B (zh) | 於多核心處理器中並行功能之高效率硬體分派及相關之處理器系統、方法及電腦可讀媒體 | |
US20110161965A1 (en) | Job allocation method and apparatus for a multi-core processor | |
JP6640025B2 (ja) | 分散処理制御システム及び分散処理制御方法 | |
JP2008152470A (ja) | データ処理システム及び半導体集積回路 | |
JP2014106840A (ja) | データ処理装置、データ処理方法、及び、プログラム | |
US8909892B2 (en) | Method, apparatus, and computer program product for fast context switching of application specific processors | |
CN108196995A (zh) | 一种确定处理任务平均时长的方法及设备 | |
JP6428309B2 (ja) | 演算処理システムおよび演算処理システムの制御方法 | |
US9690619B2 (en) | Thread processing method and thread processing system for setting for each thread priority level of access right to access shared memory | |
WO2012098684A1 (ja) | スケジューリング方法およびスケジューリングシステム | |
JP6515771B2 (ja) | 並列処理装置及び並列処理方法 | |
JP5376042B2 (ja) | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム | |
CN111381945B (zh) | 任务迁移方法及电子设备 | |
CN115718662A (zh) | 协处理器和协处理器的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6428309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |