JP6426580B2 - Feedback amplifier circuit - Google Patents
Feedback amplifier circuit Download PDFInfo
- Publication number
- JP6426580B2 JP6426580B2 JP2015197388A JP2015197388A JP6426580B2 JP 6426580 B2 JP6426580 B2 JP 6426580B2 JP 2015197388 A JP2015197388 A JP 2015197388A JP 2015197388 A JP2015197388 A JP 2015197388A JP 6426580 B2 JP6426580 B2 JP 6426580B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- electrode
- resistor
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、電子のself heatingにより電圧利得が変化するデバイスであるヘテロ接合バイポーラトランジスタ(HBT:Hetero-Junction Bipolar Transister)を用いた帰還増幅回路に関する。 The present invention relates to a feedback amplifier circuit using a heterojunction bipolar transistor (HBT), which is a device in which voltage gain is changed by self self heating of electrons.
HBTは、化合物半導体をベースとする超高速・低消費電力のNPN型バイポーラトランジスタである。HBTを用いた帰還増幅回路は、例えば、初段のエミッタ接地増幅回路と次段の帰還回路とで構成される。帰還回路は、エミッタフォロワとダイオードと定電流源と帰還抵抗とを含む。当該帰還回路のダイオードと定電流源との接続点と、初段のエミッタ接地増幅回路のベース電極との間に帰還抵抗が接続される。この回路構成は、例えば非特許文献１に開示されている。
HBT is an ultra-high speed, low power consumption NPN-type bipolar transistor based on a compound semiconductor. The feedback amplifier circuit using the HBT is configured, for example, by an emitter-grounded amplifier circuit of the first stage and a feedback circuit of the next stage. The feedback circuit includes an emitter follower, a diode, a constant current source and a feedback resistor. A feedback resistor is connected between a connection point between the diode of the feedback circuit and the constant current source and the base electrode of the emitter-grounded amplification circuit of the first stage. This circuit configuration is disclosed, for example, in
しかしながら、その帰還増幅回路は、HBTが持つ電子のself heating現象のために低周波数側で電圧利得が大きくなる特性を示す。電子のself heating現象とは、HBTのエミッタ電極/ベース電極接合面で発生した熱がエミッタ電極中の電子に伝わり、熱励起によって余分な電子がエミッタ電極からベース電極に注入される現象である。この現象によって、帰還増幅回路は、低周波数側で電圧利得が大きくなる特性を示す。 However, the feedback amplification circuit exhibits a characteristic that the voltage gain becomes large at the low frequency side due to the self-heating phenomenon of the electrons possessed by the HBT. The self-heating phenomenon of electrons is a phenomenon in which the heat generated at the emitter electrode / base electrode interface of the HBT is transferred to the electrons in the emitter electrode, and extra electrons are injected from the emitter electrode to the base electrode by thermal excitation. Due to this phenomenon, the feedback amplifier circuit exhibits the characteristic that the voltage gain is increased on the low frequency side.
本発明は、この課題に鑑みてなされたものであり、電圧利得の周波数特性がより平坦な帰還増幅回路を提供することを目的とする。 The present invention has been made in view of this problem, and it is an object of the present invention to provide a feedback amplifier circuit with a flatter frequency characteristic of voltage gain.
本発明の帰還増幅回路は、第１トランジスタを含むエミッタ接地増幅回路と、前記第１トランジスタのコレクタ電極にベース電極を接続する第２トランジスタと、前記第２トランジスタのエミッタ電極にコレクタ電極とベース電極を接続する第３トランジスタと、前記第３トランジスタのエミッタ電極に一端を接続し他端を接地するエミッタ抵抗と、前記第３トランジスタのエミッタ電極と前記第１トランジスタのベース電極との間に接続される帰還抵抗とを含む帰還回路とを具備し、前記第１トランジスタ乃至第３トランジスタのそれぞれは、ヘテロ接合バイポーラトランジスタであり、前記エミッタ抵抗の抵抗値は、異なる値の２つの周波数において前記エミッタ接地増幅回路の入力抵抗が等しくなる値に設定されていることを要旨とする。 The feedback amplifier circuit according to the present invention comprises an emitter-grounded amplifier circuit including a first transistor, a second transistor connecting a base electrode to a collector electrode of the first transistor, and a collector electrode and a base electrode on an emitter electrode of the second transistor. A third transistor that connects the two transistors, an emitter resistor whose one end is connected to the emitter electrode of the third transistor and whose other end is grounded, and between the emitter electrode of the third transistor and the base electrode of the first transistor And a feedback circuit including a feedback resistor, each of the first to third transistors is a heterojunction bipolar transistor, and a resistance value of the emitter resistor is the emitter ground at two frequencies of different values. The point is that the input resistances of the amplifier circuits are set to equal values. .
また、本発明の帰還増幅回路は、第１トランジスタを含むエミッタ接地増幅回路と、前記第１トランジスタのコレクタ電極にベース電極を接続する第２トランジスタと、前記第２トランジスタのエミッタ電極に一端を接続し他端を接地するエミッタ抵抗とを含むエミッタフォロワ回路と、前記第２トランジスタのエミッタ電極にベース電極を接続する第３トランジスタと、前記第３トランジスタのエミッタ電極に一端を接続し他端を接地するエミッタ抵抗とを含む多段エミッタフォロワ回路と、前記多段エミッタフォロワ回路の最終段のエミッタ抵抗の接地されていない端部と前記第１トランジスタのベース電極との間に接続される帰還抵抗とを具備し、前記第１トランジスタ乃至第３トランジスタのそれぞれは、ヘテロ接合バイポーラトランジスタであり、前記エミッタフォロワ回路又は前記多段エミッタフォロワ回路の何れか一つのエミッタ抵抗の抵抗値は、異なる値の２つの周波数において前記エミッタ接地増幅回路の入力抵抗が等しくなる値に設定されていることを要旨とする。 In the feedback amplifier circuit according to the present invention, an emitter-grounded amplifier circuit including a first transistor, a second transistor connecting a base electrode to a collector electrode of the first transistor, and an end connected to an emitter electrode of the second transistor An emitter follower circuit including an emitter resistor whose other end is grounded, a third transistor whose base electrode is connected to the emitter electrode of the second transistor, and an emitter electrode of the third transistor whose other end is grounded And a feedback resistor connected between the non-grounded end of the emitter resistor of the final stage of the multistage emitter follower circuit and the base electrode of the first transistor. And each of the first to third transistors is a heterojunction bipolar transistor. The resistance value of the emitter resistor of either the emitter follower circuit or the multistage emitter follower circuit is set to a value such that the input resistances of the emitter grounded amplifier circuit become equal at two frequencies of different values. Make it a gist.
本発明の帰還増幅回路によれば、電圧利得の周波数特性がより平坦な帰還増幅回路を提供することができる。 According to the feedback amplifier circuit of the present invention, it is possible to provide a feedback amplifier circuit having a flatter frequency characteristic of voltage gain.
以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described using the drawings. The same reference numerals are given to the same components in the drawings, and the description will not be repeated.
〔第１実施形態〕
図１に、本発明の第１実施形態の帰還増幅回路１の構成例を示す。本実施形態の帰還増幅回路１は、エミッタ接地増幅回路１０と、帰還回路２０とを具備する。
First Embodiment
FIG. 1 shows an example of the configuration of the
エミッタ接地増幅回路１０は、帰還増幅回路１の初段の増幅回路を構成する。エミッタ接地増幅回路１０は、第１トランジスタｔｒ１とコレクタ抵抗Ｒｃ１とを含む。エミッタ接地増幅回路１０は、第１トランジスタｔｒ１のベース電極の端子Ｔ０に電流源Ｉｉｎを接続し、第１トランジスタｔｒ１のコレクタ電極と正電源Ｖ＋との間にコレクタ抵抗Ｒｃ１が接続され、第１トランジスタｔｒ１のエミッタ電極が負電源Ｖ-に接地して構成される。
The grounded
帰還回路２０は、第２トランジスタｔｒ２と、第３トランジスタｔｒ３と、エミッタ抵抗Ｒｅ１と、帰還抵抗Ｒｆ１とを含む。第２トランジタｔｒ２のベース電極は、第１トランジスタｔｒ１のコレクタ電極に接続される。第２トランジスタｔｒ２のコレクタ電極は、正電源Ｖ＋に接続される。第２トランジスタｔｒ２のエミッタ電極の端子Ｔ２に出力電圧Ｖｏｕｔが出力される。
The
第２トランジスタｔｒ２のエミッタ電極と負電源Ｖ-との間には、コレクタ電極とベース電極とが接続された第３トランジスタｔｒ３（トランジスタのダイオード接続）と、エミッタ抵抗Ｒｅ１とが直列に接続される。エミッタ抵抗Ｒｅ１の一端は、第３トランジスタのエミッタ電極に接続され、エミッタ抵抗Ｒｅ１の他端は負電源Ｖ-に接地される。そして、エミッタ抵抗Ｒｅ１の一端（端子Ｔ３：第３トランジスタｔｒ３のエミッタ電極）と、第１トランジスタｔｒ１のベース電極との間に帰還抵抗Ｒｆ１が接続される。 Negative power supply V and the emitter electrode of the second transistor tr2 - between the, and the third transistor tr3 and the collector electrode and the base electrode is connected (diode-connected transistor), and an emitter resistor Re1 is connected in series . One end of the emitter resistor Re1 is connected to the emitter electrode of the third transistor, and the other end of the emitter resistor Re1 is grounded to the negative power supply V − . A feedback resistor Rf1 is connected between one end of the emitter resistor Re1 (terminal T3: emitter electrode of the third transistor tr3) and the base electrode of the first transistor tr1.
帰還増幅回路１を、HSPICEでシミュレーションした結果を参照してその動作を説明する。各トランジスタは、例えばリン化インジウムダブルヘテロ接合バイポーラトランジスタ（以降InP DHBT）としてシミュレーションを行った。DHBTは、ベース層の両側をヘテロ接合にした構造であり、超高速・低消費電力のNPN型バイポーラトランジスタで有る点でHBTと同じである。
The operation of the
図２に、帰還増幅回路１の電圧利得の周波数特性を示す。図２の横軸は、電流源Ｉｉｎが接続される端子Ｔ０における入力電流の周波数（Hz）であり、縦軸は端子Ｔ０の入力電圧を基準にした端子Ｔ３における電圧利得(dBV)である。エミッタ抵抗Ｒｅ１＝10KΩの特性を実線、エミッタ抵抗Ｒｅ１＝400Ωの特性を破線で示す。
FIG. 2 shows frequency characteristics of voltage gain of the
20KHz以下の周波数におけるエミッタ抵抗Ｒｅ１＝10KΩ（実線）の電圧利得は、エミッタ抵抗Ｒｅ１＝400Ω（破線）に対して約5dB大きい。この電圧利得の差は、帰還増幅回路１の入力抵抗Ｒｉｎの差となる。
The voltage gain of the emitter resistance Re1 = 10 KΩ (solid line) at a frequency of 20 KHz or less is about 5 dB larger than the emitter resistance Re1 = 400 Ω (broken line). The difference between the voltage gains is the difference between the input resistances R in of the
図３に、帰還増幅回路１の入力抵抗Ｒｉｎの周波数特性を示す。図３の特性は、図２と同様に、エミッタ抵抗Ｒｅ１＝10KΩの特性を実線、エミッタ抵抗Ｒｅ１＝400Ωの特性を破線で示す。入力抵抗Ｒｉｎは、１単位の交流電流が第１トランジスタｔｒ１のベース電極に注入されたときに、当該ベース電極に現れる電圧の絶対値から求めた。
Figure 3 shows the frequency characteristic of the input resistance R in of the
エミッタ抵抗Ｒｅ１＝10KΩの場合の入力抵抗Ｒｉｎ（実線）は、20KHz付近から減少を始め、数100Hzの周波数で一定となる特性を示す。100Hzにおける入力抵抗Ｒｉｎの変化量は、1MHzに対して約-21Ωである。
The input resistance R in (solid line) in the case of the emitter resistance Re1 = 10 KΩ shows a characteristic which starts to decrease around 20 KHz and becomes constant at a frequency of several hundreds Hz. The amount of change in
一方、エミッタ抵抗Ｒｅ１＝400Ωの場合の入力抵抗Ｒｉｎ（破線）は、20KHz付近から増加を始め、数100Hzの周波数で一定となる特性を示す。100Hzにおける入力抵抗Ｒｉｎの変化量は、1MHzに対して約＋21Ωである。
On the other hand, the input resistance R in (broken line) in the case of the emitter resistance Re1 = 400Ω shows a characteristic which starts to increase from around 20 KHz and becomes constant at a frequency of several hundred Hz. The amount of change of the
この関係から、エミッタ抵抗Ｒｅ１によって、帰還増幅回路１の電圧利得の周波数特性を制御できることが分かる。つまり、エミッタ抵抗Ｒｅ１の抵抗値を適切な値に設定することで、帰還増幅回路１の電圧利得の周波数特性を平坦にできる。
From this relationship, it can be understood that the frequency characteristic of the voltage gain of the
次に、シミュレーション結果を参照して、エミッタ抵抗Ｒｅ１の抵抗値の設定方法について説明する。図４に、帰還増幅回路１の各部の電圧利得の周波数特性を示す。図４の横軸は、電流源Ｉｉｎから供給される入力電流の周波数（Hz）であり、縦軸は、第１トランジスタｔｒ１のベース電極（端子Ｔ０）の電圧を基準にした各部の電圧利得(dBV)である。
Next, a method of setting the resistance value of the emitter resistor Re1 will be described with reference to the simulation result. FIG. 4 shows frequency characteristics of voltage gain of each part of the
図４（ａ）は、第１トランジスタｔｒ１のコレクタ電極（端子Ｔ１（図１））の電圧利得を示す。図４（ｂ）は、第２トランジスタｔｒ２のエミッタ電極（端子Ｔ２）の電圧利得を示す。図４（ｃ）は、第３トランジスタｔｒ３のエミッタ電極（端子Ｔ３）の電圧利得を示す。各特性のパラメータはエミッタ抵抗Ｒｅ１であり、Ｒｅ１＝２KΩを実線、Ｒｅ１＝800Ωを破線、Ｒｅ１＝400Ωを一点鎖線で表す。 FIG. 4A shows the voltage gain of the collector electrode (terminal T1 (FIG. 1)) of the first transistor tr1. FIG. 4B shows the voltage gain of the emitter electrode (terminal T2) of the second transistor tr2. FIG. 4C shows the voltage gain of the emitter electrode (terminal T3) of the third transistor tr3. The parameters of each characteristic are emitter resistance Re1, and Re1 = 2 KΩ is indicated by a solid line, Re1 = 800 Ω by a broken line, and Re1 = 400 Ω by an alternate long and short dashed line.
エミッタ接地増幅回路１０の電圧利得（端子Ｔ１）は、周波数20KHz以下で大きくなる特性を示す。20KHz以上の周波数帯の利得に対して20KHz以下の利得は約3dB大きい。エミッタ接地増幅回路１０の周波数20KHz以下の電圧利得は、エミッタ抵抗Ｒｅ１が大きい程大きな値を示す。
The voltage gain (terminal T1) of the emitter-grounded
この低周波数側で電圧利得が大きくなる理由は、第１トランジスタｔｒ１のエミッタ電極/ベース電極接合面で発生した熱がエミッタ電極中の電子に伝わり、電子が熱励起によってエミッタ電極からベース電極に注入され、それが余分なコレクタ電流となるためであり、この現象が上記の電子のself heatingである。 The reason why the voltage gain increases at the low frequency side is that the heat generated at the emitter electrode / base electrode interface of the first transistor tr1 is transmitted to the electrons in the emitter electrode, and the electrons are injected from the emitter electrode to the base electrode by thermal excitation. This is because the above phenomenon is the self heating of electrons.
一方、帰還回路２０の電圧利得（端子Ｔ２）は、エミッタ抵抗Ｒｅ１が小さいと低下する特性を示す。コレクタ抵抗を具備しない帰還回路２０内の第２トランジスタｔｒ２は、大きなコレクタ電流が流れる際にベース電極に正孔が注入され、当該正孔とベース電極の電子との再結合によりコレクタ電流を減少させる特性を持つ（backward hole injection）。よって、電圧利得が低下する理由は、エミッタ抵抗Ｒｅ１が小さいほど大きなコレクタ電流が流れ、それに伴ってベース電極に注入される正孔の数が増加するためであると考えられる。
On the other hand, the voltage gain (terminal T2) of the
この電子のself heating現象と、backward hole injection（正孔と電子の再結合）とを組みわせることで帰還増幅回路１の電圧利得の周波数特性を平坦にできる。その平坦化は、図４の特性から明らかなようにエミッタ抵抗Ｒｅ１の抵抗値を適切な値に設定することで行うことができる。適切なエミッタ抵抗Ｒｅ１の抵抗値は、異なる値の２つの周波数において帰還増幅回路１の入力抵抗Ｒｉｎが一致する値である。
By combining the self heating phenomenon of electrons and backward hole injection (recombination of holes and electrons), the frequency characteristic of the voltage gain of the
２つの周波数は、電圧利得が一定の周波数範囲内の異なる値の周波数に設定する。具体例としては、電圧利得が一定の周波数範囲である1Hz〜500Hz及び30KHz〜500MHzの範囲内で、且つ、異なる電圧利得を示す周波数である例えば100Hzと10MHzとする。 The two frequencies are set to different value frequencies within the frequency range in which the voltage gain is constant. As a specific example, the voltage gain is in the range of 1 Hz to 500 Hz and 30 KHz to 500 MHz, which are constant frequency ranges, and the frequencies showing different voltage gains, for example, 100 Hz and 10 MHz.
図５に、エミッタ抵抗Ｒｅ１と帰還増幅回路１の入力抵抗Ｒｉｎとの関係を示す。横軸はエミッタ抵抗Ｒｅ１（Ω）、縦軸は入力抵抗Ｒｉｎ（Ω）である。周波数f＝100Hzの特性を破線、周波数ｆ＝10MHzの特性を実線で表す。
Figure 5 shows the relationship between the emitter resistors Re1 and the input resistor R in the
エミッタ抵抗Ｒｅ１の抵抗値は、周波数f＝100Hzの特性（破線）と周波数ｆ＝10MHzの特性（実線）とが一致する値に設定する。そうすることで帰還増幅回路１の入力抵抗Ｒｉｎの周波数依存を小さくすることができる。図５に示す例では、エミッタ抵抗Ｒｅ１の抵抗値を約843Ωにすることで、帰還増幅回路１の入力抵抗Ｒｉｎを約85Ωにすることができる。
The resistance value of the emitter resistor Re1 is set to a value at which the characteristic of the frequency f = 100 Hz (broken line) and the characteristic of the frequency f = 10 MHz (solid line) coincide. It is possible to reduce the frequency dependence of the input resistance R in of the
図６に、エミッタ抵抗Ｒｅ１＝843Ωにした場合の入力抵抗Ｒｉｎの周波数特性を示す。入力抵抗Ｒｉｎは、周波数1Hzから350MHzまでほぼ同じ値の約85Ωである。このように本実施形態の帰還増幅回路１によれば、入力抵抗Ｒｉｎの周波数依存性を改善して電圧利得の周波数特性を平坦にできる。
Figure 6 shows the frequency characteristic of the input resistance R in the case of the emitter resistors Re1 = 843Ω. The input resistance R in is approximately 85 ohms of approximately the same value from
〔第２実施形態〕
図７に、本発明の第２実施形態の帰還増幅回路２の構成を示す。本実施形態の帰還増幅回路２は、エミッタ接地増幅回路１０と、エミッタフォロワ回路２１と、多段エミッタフォロワ回路２２とを具備する。エミッタフォロワ回路２１と、多段エミッタフォロワ回路２２と、帰還抵抗Ｒｆ２とで帰還回路を構成する。
Second Embodiment
FIG. 7 shows the configuration of the
多段エミッタフォロワ回路２２は、エミッタフォロワ回路２１に、一段以上の多段に接続される。図７は、多段エミッタフォロワ回路２２が一段の場合の例で示す。
The multistage
エミッタフォロワ回路２１は、第４トランジスタｔｒ４とエミッタ抵抗Ｒｅ２とで構成される。なお、第４トランジスタｔｒ４は、上記の第２トランジスタｔｒ２と区別する目的で第４と称している。第４トランジスタｔｒ４は、帰還増幅回路２において第２トランジスタと称しても良い。
The
第４トランジスタｔｒ４のベース電極は、第１トランジスタｔｒ１のコレクタ電極に接続される。第４トランジスタｔｒ４のコレクタ電極は、正電源Ｖ＋に接続される。第４トランジスタｔｒ４のエミッタ電極と負電源Ｖ-との間には、エミッタ抵抗Ｒｅ２が接続される。 The base electrode of the fourth transistor tr4 is connected to the collector electrode of the first transistor tr1. The collector electrode of the fourth transistor tr4 is connected to the positive power supply V + . An emitter resistor Re2 is connected between the emitter electrode of the fourth transistor tr4 and the negative power supply V − .
多段エミッタフォロワ回路２２は、第５トランジスタｔｒ５とエミッタ抵抗Ｒｅ３とで構成される。
The multistage
第５トランジスタｔｒ５のベース電極は、第４トランジスタｔｒ４のエミッタ電極に接続される。第５トランジスタｔｒ５のコレクタ電極は、正電源Ｖ＋に接続される。第５トランジスタｔｒ５のエミッタ電極と負電源Ｖ-との間には、エミッタ抵抗Ｒｅ３が接続され、第５トランジスタｔｒ５のエミッタ電極が帰還増幅回路２の出力端子Ｔ５であり、出力電圧Ｖｏｕｔが出力される。そして、多段エミッタフォロワ回路２２のエミッタ抵抗Ｒｅ３の接地されていない端部と、第１トランジスタｔｒ１のベース電極との間に帰還抵抗Ｒｆ２が接続される。
The base electrode of the fifth transistor tr5 is connected to the emitter electrode of the fourth transistor tr4. The collector electrode of the fifth transistor tr5 is connected to the positive power supply V + . An emitter resistor Re3 is connected between the emitter electrode of the fifth transistor tr5 and the negative power supply V − , the emitter electrode of the fifth transistor tr5 is the output terminal T5 of the
なお、多段エミッタフォロワ回路２２の段数は、一段以上の多段に増やしてもよい。例えば多段エミッタフォロワ回路２２を二段にする場合は、多段エミッタフォロワ回路２２と同じ構成の図示しない最終段の多段エミッタフォロワ回路２３の第６トランジスタのベース電極が、第５トランジスタのエミッタ電極に接続される。多段エミッタフォロワ回路２２を、三段以上接続する場合も同様である。
The number of stages of the multistage
帰還増幅回路２においても、エミッタ抵抗Ｒｅ３の抵抗値を適切に設定することで、電圧利得の周波数特性を平坦にできる。帰還増幅回路２の回路をHSPICEでシミュレーションした結果を参照してその動作を説明する。
Also in the
図８に、帰還増幅回路２の各部の電圧利得の周波数特性を示す。図８の横軸と縦軸は、上記の図４と同じである。
FIG. 8 shows frequency characteristics of voltage gain of each part of the
図８（ａ）は、エミッタ接地増幅回路１０の端子Ｔ１（図７）の電圧利得である。電圧利得は、電流源Ｉｉｎが接続される端子Ｔ０の入力電圧を基準にした電圧利得(dBV)である。図８（ｂ）は、エミッタフォロワ回路２１の端子Ｔ４の電圧利得である。図８（ｃ）は、多段エミッタフォロワ回路２２の出力端子Ｔ５の電圧利得である。各特性のパラメータはエミッタ抵抗Ｒｅ３であり、Ｒｅ３＝1KΩを実線、Ｒｅ３＝400Ωを破線、Ｒｅ３＝200Ωを一点鎖線で表す。
FIG. 8A shows the voltage gain of the terminal T1 (FIG. 7) of the emitter-grounded
エミッタ接地増幅回路１０の電圧利得は、帰還増幅回路１と同様に周波数20KHz以下で大きくなる特性を示す。20KHz以上の周波数帯の利得に対して20KHz以下の利得は約3dB大きく、パラメータ違いによる利得の変化は帰還増幅回路１よりも小さい。
The voltage gain of the emitter-grounded
また、エミッタフォロワ回路２１の電圧利得は、エミッタ接地増幅回路１０の電圧利得と大きく変わらない。パラメータ違いによる利得の変化が少し見られる程度である。
In addition, the voltage gain of the
多段エミッタフォロワ回路２２の電圧利得は、周波数20KHz以下においてパラメータ（Ｒｅ３）による変化が見られる。エミッタ抵抗Ｒｅ３が小さい程、周波数20KHz以下の電圧利得が減少する。
The voltage gain of the multistage
この電圧利得が減少する理由は、エミッタ抵抗Ｒｅ３を小さくしたことによりコレクタ電流が増加する分、上記の理由（backward hole injection）で第５トランジスタｔｒ５のベース電流が実効的に減少するためである。エミッタ抵抗Ｒｅ３の抵抗値を適切に設定することで、帰還増幅回路２の電圧利得の周波数特性を平坦にできる。
The reason why the voltage gain is reduced is that the base current of the fifth transistor tr5 is effectively reduced due to the above-mentioned (backward hole injection) because the collector current is increased by decreasing the emitter resistance Re3. By setting the resistance value of the emitter resistor Re3 appropriately, it is possible to flatten the frequency characteristic of the voltage gain of the
ここでエミッタ抵抗Ｒｅ２とＲｅ３の下限値についてシミュレーションを行った。エミッタ抵抗Ｒｅ２，Ｒｅ３の下限値は、それぞれ743Ω，290Ωである。エミッタ抵抗Ｒｅ２とＲｅ３との上限値は10KΩであり、これ以上抵抗を大きくしても電圧利得は増加しない。 Here, simulations were performed for the lower limit values of the emitter resistances Re2 and Re3. The lower limits of the emitter resistances Re2 and Re3 are 743 Ω and 290 Ω, respectively. The upper limit value of the emitter resistances Re2 and Re3 is 10 KΩ, and the voltage gain does not increase even if the resistance is further increased.
エミッタ抵抗Ｒｅ３の抵抗値は、異なる値の２つの周波数において帰還増幅回路２の入力抵抗Ｒｉｎが一致する値に設定する。図９に、エミッタ抵抗Ｒｅ３と帰還増幅回路２の入力抵抗Ｒｉｎとの関係を示す。エミッタ抵抗Ｒｅ２は、上限値のＲｅ２＝10KΩとした。図９の横軸はエミッタ抵抗Ｒｅ３（Ω）、縦軸は入力抵抗Ｒｉｎ（Ω）である。周波数ｆ＝10MHzの特性を実線、周波数f＝100Hzの特性を破線で表す。
The resistance value of the emitter resistor Re3 are set to a value input resistor R in the
周波数ｆ＝10MHzの特性（実線）と周波数f＝100Hzの特性（破線）とが一致するエミッタ抵抗Ｒｅ３にすることで、帰還増幅回路２の入力抵抗Ｒｉｎを一定値にすることができる。図９に示す例では、エミッタ抵抗Ｒｅ２＝10KΩ、エミッタ抵抗Ｒｅ３＝290Ωにすることで、帰還増幅回路２の入力抵抗Ｒｉｎを約81Ωの一定値にすることができる。
By the emitter resistor Re3 the frequency f = 10 MHz characteristics (solid line) and the frequency f = 100 Hz characteristics and (dashed line) coincide, it is possible to make the input resistor R in the
図１０に、エミッタ抵抗Ｒｅ３＝290（Ω）にした場合の入力抵抗Ｒｉｎの周波数特性を示す。図１０の横軸と縦軸の関係は、図６と同じである。周波数1Hzから350MHzまでの入力抵抗Ｒｉｎは、ほぼ同じ値の約81Ωである。このように帰還増幅回路２は、帰還増幅回路１と同様に入力抵抗Ｒｉｎの周波数依存性を改善して電圧利得の周波数特性を平坦にできる。
Figure 10 shows the frequency characteristic of the input resistance R in the case of the emitter resistor Re3 = 290 (Ω). The relationship between the horizontal axis and the vertical axis in FIG. 10 is the same as in FIG. Input resistance R in of the frequency 1Hz to 350MHz is approximately 81Ω of approximately the same value. As described above, the
図１１に、エミッタ抵抗Ｒｅ２と入力抵抗Ｒｉｎとの関係を示す。エミッタ抵抗Ｒｅ３の抵抗値は、上限のＲｅ３＝10KΩである。図１１の横軸はエミッタ抵抗Ｒｅ２（Ω）、縦軸は入力抵抗Ｒｉｎ（Ω）である。周波数ｆ＝10MHzの特性を実線、周波数f＝100Hzの特性を破線で表す。 Figure 11 shows the relationship between the input resistor R in the emitter resistor Re2. The resistance value of the emitter resistor Re3 is an upper limit Re3 = 10 KΩ. The horizontal axis of FIG. 11 is the emitter resistance Re2 (Ω), and the vertical axis is the input resistance R in (Ω). The characteristic of frequency f = 10 MHz is indicated by a solid line, and the characteristic of frequency f = 100 Hz is indicated by a broken line.
エミッタ抵抗Ｒｅ２＝743Ωにすることで、周波数f＝100Hz（破線）と周波数ｆ＝10MHzとの入力抵抗Ｒｉｎを一致させることができる。この結果、広い周波数範囲で入力抵抗Ｒｉｎを一定にし、帰還増幅回路２の電圧利得の周波数特性を平坦にできる。
By the emitter resistor Re2 = 743Ω, can match the input resistance R in the frequency f = 10 MHz and the frequency f = 100 Hz (dashed line). As a result, the input resistance Rin can be made constant over a wide frequency range, and the frequency characteristic of the voltage gain of the
なお、エミッタ抵抗Ｒｅ２の抵抗値を、743Ωから例えば900Ωに増やすと入力抵抗Ｒｉｎは低下する。その場合は、エミッタ抵抗Ｒｅ３の抵抗値を小さくすることで、上記の２つの異なる周波数における入力抵抗Ｒｉｎを一致させることができる。このように、エミッタフォロワ回路２１のエミッタ抵抗Ｒｅ２の抵抗値を調整することでも、帰還増幅回路２の電圧増幅率の周波数特性を平坦にできる。
Incidentally, the resistance value of the emitter resistor Re2, input resistance R in the increase of 743Ω for example 900Ω decreases. In that case, by reducing the resistance value of the emitter resistor Re3, it is possible to match the input resistance R in at two different frequencies described above. Thus, by adjusting the resistance value of the emitter resistor Re2 of the
帰還増幅回路２は、エミッタフォロワ回路２１に多段エミッタフォロワ回路２２を接続した構成なので、帰還増幅回路１よりも大きな電流を取り出したい場合に好適である。また、帰還増幅回路２は、帰還増幅回路１よりも部品点数が多いのでより柔軟な回路設計が可能である。
The
〔変形例〕
上記の図６と図１０とに示した入力抵抗Ｒｉｎは、一般的な光伝送で使用される抵抗よりも大きい。そこで帰還増幅回路１，２の構成で、入力抵抗Ｒｉｎを50Ωにする回路定数について検討を行った。
[Modification]
Input resistance R in shown in FIGS. 6 and 10 of the above is greater than the resistance to be used in typical optical transmission. Therefore, in the configuration of the
図１２に、帰還増幅回路１のエミッタ抵抗Ｒｅ１＝843Ω、帰還抵抗Ｒｆ１＝3KΩとした場合の入力抵抗Ｒｉｎの周波数特性を実線で示す。また、帰還増幅回路２のエミッタ抵抗Ｒｅ２＝10KΩ、エミッタ抵抗Ｒｅ３＝290Ω、帰還抵抗Ｒｆ2＝３KΩとした場合の入力抵抗Ｒｉｎの周波数特性を破線で示す。このように、回路定数を適切に設定することで、帰還増幅回路１，２は、広い周波数範囲（1Hz〜350MHz）で入力抵抗Ｒｉｎを凡そ50Ωにすることができる。
12 shows an emitter resistor Re1 = 843Ω
なお、上記のシミュレーション結果は、各々のトランジスタをリン化インジウム（InP）DHBTとした場合であるが、各々のトランジスタをインジウムガリウム砒素(InGaAs)DHBTとしても同様の作用効果が得られる。また、シミュレーションはDHBTで行ったが、ヘテロ接合トランジスタ（HBT）でも同様の作用効果が得られる。 Although the above simulation results show that each transistor is made of indium phosphide (InP) DHBT, the same effect can be obtained even when each transistor is made of indium gallium arsenide (InGaAs) DHBT. The simulation was performed with DHBT, but the same effect can be obtained with a heterojunction transistor (HBT).
以上説明したように本実施形態の帰還増幅回路１，２によれば、入力抵抗Ｒｉｎの周波数依存性を改善して電圧利得の周波数特性がより平坦な帰還増幅回路を提供することができる。図１３に、比較例の帰還増幅回路の電圧利得特性を示す。図１３の横軸と縦軸の関係は、上記の図２等と同じである。
According to the
比較例の電圧利得は、10KHz以下の周波数において大きくなる特性を示す。この比較例に対して本実施形態の帰還増幅回路１，２の電圧利得の周波数特性は、広い周波数範囲（1HZ〜350MHz）において平坦にできる。なお、上記の各特性は一例であり、本発明はそれらの特性に限定されるものではない。
The voltage gain of the comparative example shows a characteristic that increases at a frequency of 10 KHz or less. With respect to this comparative example, the frequency characteristics of the voltage gain of the
変形例で説明したように、本発明は上記の実施形態に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。本発明は、その要旨の範囲内で数々の変形が可能である。 As described in the modification, the present invention is not limited to the above embodiment, and it is obvious to those skilled in the art that various modifications and improvements are possible. The present invention can be modified in many ways within the scope of the subject matter of the present invention.
１，２：帰還増幅回路
１０：エミッタ接地増幅回路
２０：帰還回路
２１：帰還増幅回路２の帰還回路を構成するエミッタフォロワ回路
２２，２３：帰還増幅回路２の帰還回路を構成する多段エミッタフォロワ回路
1, 2: feedback amplifier circuit 10: emitter-grounded amplifier circuit 20: feedback circuit 21:
Claims (3)
前記第１トランジスタのコレクタ電極にベース電極を接続する第２トランジスタと、前記第２トランジスタのエミッタ電極にコレクタ電極とベース電極を接続する第３トランジスタと、前記第３トランジスタのエミッタ電極に一端を接続し他端を接地するエミッタ抵抗と、前記第３トランジスタのエミッタ電極と前記第１トランジスタのベース電極との間に接続される帰還抵抗とを含む帰還回路とを具備し、
前記第１トランジスタ乃至第３トランジスタのそれぞれは、ヘテロ接合バイポーラトランジスタであり、前記エミッタ抵抗の抵抗値は、異なる値の２つの周波数において前記エミッタ接地増幅回路の入力抵抗が等しくなる値に設定されていることを特徴とする帰還増幅回路。 An emitter-grounded amplifier circuit including a first transistor;
A second transistor connecting a base electrode to a collector electrode of the first transistor, a third transistor connecting a collector electrode and a base electrode to an emitter electrode of the second transistor, and an end connected to an emitter electrode of the third transistor A feedback circuit including an emitter resistor whose other end is grounded, and a feedback resistor connected between the emitter electrode of the third transistor and the base electrode of the first transistor,
Each of the first to third transistors is a heterojunction bipolar transistor, and the resistance value of the emitter resistor is set to a value such that the input resistance of the emitter-grounded amplifier circuit becomes equal at two frequencies of different values. Feedback amplification circuit.
前記第１トランジスタのコレクタ電極にベース電極を接続する第２トランジスタと、前記第２トランジスタのエミッタ電極に一端を接続し他端を接地するエミッタ抵抗とを含むエミッタフォロワ回路と、
前記第２トランジスタのエミッタ電極にベース電極を接続する第３トランジスタと、前記第３トランジスタのエミッタ電極に一端を接続し他端を接地するエミッタ抵抗とを含む多段エミッタフォロワ回路と、
前記多段エミッタフォロワ回路の最終段のエミッタ抵抗の接地されていない端部と前記第１トランジスタのベース電極との間に接続される帰還抵抗とを具備し、
前記第１トランジスタ乃至第３トランジスタのそれぞれは、ヘテロ接合バイポーラトランジスタであり、前記エミッタフォロワ回路又は前記多段エミッタフォロワ回路の何れか一つのエミッタ抵抗の抵抗値は、異なる値の２つの周波数において前記エミッタ接地増幅回路の入力抵抗が等しくなる値に設定されていることを特徴とする帰還増幅回路。 An emitter-grounded amplifier circuit including a first transistor;
An emitter follower circuit including a second transistor connecting a base electrode to the collector electrode of the first transistor, and an emitter resistor connecting one end to the emitter electrode of the second transistor and grounding the other end;
A multistage emitter follower circuit including a third transistor connecting a base electrode to the emitter electrode of the second transistor, and an emitter resistor connecting one end to the emitter electrode of the third transistor and grounding the other end;
A feedback resistor connected between the ungrounded end of the emitter resistor of the final stage of the multistage emitter follower circuit and the base electrode of the first transistor;
Each of the first to third transistors is a heterojunction bipolar transistor, and a resistance value of an emitter resistor of any one of the emitter follower circuit or the multistage emitter follower circuit is the emitter at two frequencies of different values. A feedback amplification circuit characterized in that input resistances of the ground amplification circuit are set to equal values.
前記２つの周波数は、電圧利得が一定の異なる周波数範囲内からの周波数であり、それぞれ異なる電圧利得に属することを特徴とする帰還増幅回路。 In the feedback amplifier circuit according to claim 1 or 2,
The feedback amplification circuit according to claim 1, wherein the two frequencies are frequencies from which voltage gain is within a certain different frequency range and belong to different voltage gains.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015197388A JP6426580B2 (en) | 2015-10-05 | 2015-10-05 | Feedback amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015197388A JP6426580B2 (en) | 2015-10-05 | 2015-10-05 | Feedback amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017073585A JP2017073585A (en) | 2017-04-13 |
| JP6426580B2 true JP6426580B2 (en) | 2018-11-21 |
Family
ID=58537916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015197388A Active JP6426580B2 (en) | 2015-10-05 | 2015-10-05 | Feedback amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6426580B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5191644A (en) * | 1975-02-08 | 1976-08-11 | ||
| JP2700576B2 (en) * | 1989-04-28 | 1998-01-21 | 日本電信電話株式会社 | Optical receiving preamplifier |
| JP3335455B2 (en) * | 1994-01-19 | 2002-10-15 | 富士通株式会社 | Current-voltage conversion circuit |
| JP2001274170A (en) * | 2000-03-23 | 2001-10-05 | Toshiba Electronic Engineering Corp | Bipolar transistor and method for inspecting the same |
| US6906595B2 (en) * | 2003-08-30 | 2005-06-14 | Lsi Logic Corporation | Variable gain current feedback amplifier |
-
2015
- 2015-10-05 JP JP2015197388A patent/JP6426580B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017073585A (en) | 2017-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2794076A (en) | Transistor amplifiers | |
| US7227418B2 (en) | Power amplifier | |
| JP6426580B2 (en) | Feedback amplifier circuit | |
| JP2020195034A (en) | Power amplifier circuit | |
| US9246448B2 (en) | Amplification circuit | |
| US20130262057A1 (en) | Scr simulation model | |
| CN101610068B (en) | Circuit for reducing noise figure of amplifier | |
| CN203301430U (en) | CMOS amplifier capable of reinforcing sink current and driving capacitive load | |
| WO2014200027A1 (en) | Voltage generation circuit | |
| CN202043081U (en) | Gain adjustable amplifying circuit | |
| KR20160027570A (en) | Power amplifier of the inverter form | |
| TW201435541A (en) | Fixed voltage generating circuit | |
| US8248166B2 (en) | Triplet transconductor | |
| CN203827300U (en) | Grounded collector output power amplifier circuit | |
| JP2003017946A (en) | Semiconductor device | |
| Kim et al. | High efficiency HBT power amplifier utilizing optimum phase of second harmonic source impedance | |
| JP2009290516A (en) | Differential amplifier circuit | |
| CN202310064U (en) | Microphone amplifying circuit | |
| CN105808855A (en) | InP heterojunction bipolar transistor circuit based on diode compensation | |
| CN204334504U (en) | Easy Resistance and Capacitance Coupled Amplification Circuit | |
| CN213690365U (en) | Novel voltage-controlled current source based on depth negative feedback | |
| JP2021013106A (en) | Amplification device | |
| JP4273783B2 (en) | Semiconductor device | |
| JP2004519176A (en) | Circuit structure for applying exponential predistortion to a tunable amplifier | |
| CN103067819B (en) | microphone amplifying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6426580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |