JP6409324B2 - Oxide sintered body and manufacturing method of semiconductor device - Google Patents

Oxide sintered body and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6409324B2
JP6409324B2 JP2014096880A JP2014096880A JP6409324B2 JP 6409324 B2 JP6409324 B2 JP 6409324B2 JP 2014096880 A JP2014096880 A JP 2014096880A JP 2014096880 A JP2014096880 A JP 2014096880A JP 6409324 B2 JP6409324 B2 JP 6409324B2
Authority
JP
Japan
Prior art keywords
sintered body
oxide sintered
crystal phase
oxide
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014096880A
Other languages
Japanese (ja)
Other versions
JP2015214429A (en
Inventor
宮永 美紀
美紀 宮永
研一 綿谷
研一 綿谷
賢一 栗巣
賢一 栗巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014096880A priority Critical patent/JP6409324B2/en
Publication of JP2015214429A publication Critical patent/JP2015214429A/en
Application granted granted Critical
Publication of JP6409324B2 publication Critical patent/JP6409324B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体膜をスパッタリングで形成する際に、ターゲットとして使用できる酸化物焼結体、および酸化物半導体膜を備える半導体デバイスに関する。   The present invention relates to an oxide sintered body that can be used as a target when an oxide semiconductor film is formed by sputtering, and a semiconductor device including the oxide semiconductor film.

従来、液晶表示装置、薄膜エレクトロルミネッセンス(Electroluminescence:EL)表示装置および有機EL表示装置等において、薄膜トランジスタ(Thin Film Transistor:TFT)のチャネル層には非晶質シリコン半導体が使用されてきた。   Conventionally, in a liquid crystal display device, a thin film electroluminescence (EL) display device, an organic EL display device and the like, an amorphous silicon semiconductor has been used for a channel layer of a thin film transistor (TFT).

しかし近年では、非晶質シリコンに代わる材料として、インジウム(In)、ガリウム(Ga)および亜鉛(Zn)を含有する複合酸化物、すなわちIn−Ga−Zn系複合酸化物(「IGZO(登録商標)」とも呼ばれる)が注目されている。IGZO系酸化物半導体は非晶質シリコンと比較して、高いキャリア移動度が期待できるからである。   However, in recent years, as a material replacing amorphous silicon, a composite oxide containing indium (In), gallium (Ga), and zinc (Zn), that is, an In—Ga—Zn-based composite oxide (“IGZO (registered trademark)”). ) ") Is also attracting attention. This is because an IGZO-based oxide semiconductor can be expected to have higher carrier mobility than amorphous silicon.

現在こうしたIGZO系酸化物半導体膜は、酸化物焼結体をターゲットとして使用するスパッタリングによって成膜されている(たとえば、特開2008−199005号公報(特許文献1)、特許第5189698号(特許文献2))。   Currently, such IGZO-based oxide semiconductor films are formed by sputtering using an oxide sintered body as a target (for example, Japanese Patent Application Laid-Open No. 2008-199005 (Patent Document 1), Japanese Patent No. 5189698 (Patent Document). 2)).

特開2008−199005号公報JP 2008-199005 A 特許第5189698号Patent No. 5189698

特許文献1に開示されるターゲットを使用するスパッタリングでは、次のようにして酸化物半導体膜が成膜される。すなわち、スパッタリング装置の真空槽内に配置されたターゲットに電圧が印加され、ターゲットの表面が希ガスイオンによってスパッタされる。これによりターゲットの構成原子が真空槽内に飛び出し、飛び出した原子がターゲットと対向して配置される基板上に堆積して酸化物半導体膜が形成される。一般に、このようなターゲットには酸化物粉末を原料として、これを成形、焼結して得られる酸化物焼結体が用いられている。   In sputtering using the target disclosed in Patent Document 1, an oxide semiconductor film is formed as follows. That is, a voltage is applied to the target disposed in the vacuum chamber of the sputtering apparatus, and the surface of the target is sputtered by rare gas ions. Thereby, the constituent atoms of the target jump out into the vacuum chamber, and the jumped out atoms are deposited on the substrate arranged to face the target to form an oxide semiconductor film. In general, an oxide sintered body obtained by molding and sintering an oxide powder as a raw material is used for such a target.

現在、酸化物半導体膜を用いたTFTには、電子移動度の更なる向上が求められている。このような要求に応じて、特許文献2ではスズ(Sn)を利用した試みがなされている。特許文献2によれば、In、SnおよびZnを組み合わせることにより、TFT特性(移動度、オフ電流、閾値電圧)ならびに信頼性(閾値電圧のシフト、耐湿性)の向上が図れるとされている。Snは、電子の伝導を担う元素であることが知られている。したがって酸化物半導体膜中のSn含有量を増加させることができれば、電子移動度の向上が見込まれる。   At present, further improvements in electron mobility are required for TFTs using oxide semiconductor films. In response to such a request, Patent Document 2 attempts to use tin (Sn). According to Patent Document 2, it is said that the combination of In, Sn, and Zn can improve TFT characteristics (mobility, off-current, threshold voltage) and reliability (threshold voltage shift, moisture resistance). It is known that Sn is an element responsible for electron conduction. Therefore, if the Sn content in the oxide semiconductor film can be increased, improvement in electron mobility is expected.

ここで酸化物半導体膜中にSnを含有させるためには、ターゲットである酸化物焼結体にSnを含有させる必要がある。しかしながら、酸化物焼結体中のSn含有量を増加させると、酸化物焼結体の内部にSnO2結晶相が生成される場合がある。酸化物焼結体(ターゲット)の内部にSnO2結晶相が含まれると、スパッタリング中にノジュールと呼ばれる亜酸化物(たとえばSnO)がターゲットの表面に析出し、これが異常放電の起点となるため、スパッタリング放電を安定して維持できない。 Here, in order to contain Sn in the oxide semiconductor film, it is necessary to contain Sn in the oxide sintered body as a target. However, when the Sn content in the oxide sintered body is increased, a SnO 2 crystal phase may be generated inside the oxide sintered body. When the SnO 2 crystal phase is contained inside the oxide sintered body (target), a suboxide called nodules (for example, SnO) is deposited on the surface of the target during sputtering, and this becomes a starting point of abnormal discharge. Sputtering discharge cannot be maintained stably.

こうした異常放電を抑える方法として、たとえば、成膜時に導入する酸素ガスとスパッタリングガス(一般的にはArガス)との混合ガスにおいて酸素分圧を大きくすることが考えられる。しかしこの方法では、酸素分圧の増大に伴って成膜速度が低下するため、成膜時間が長くなり、生産効率の低下ひいてはTFT製造コストの上昇を招く。   As a method for suppressing such abnormal discharge, for example, it is conceivable to increase the oxygen partial pressure in a mixed gas of oxygen gas and sputtering gas (generally Ar gas) introduced during film formation. However, in this method, since the film formation rate decreases as the oxygen partial pressure increases, the film formation time increases, resulting in a decrease in production efficiency and an increase in TFT manufacturing cost.

本発明は上記のような課題に鑑みてなされたものであって、その目的とするところは、Snを含有しつつ安定したスパッタリング放電が持続可能である酸化物焼結体(ターゲット)を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an oxide sintered body (target) containing Sn and capable of sustaining stable sputtering discharge. There is.

本発明の実施形態に係る酸化物焼結体は、In、Ga、ZnおよびSnを含有し、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含む。 The oxide sintered body according to the embodiment of the present invention contains In, Ga, Zn, and Sn, and includes at least one of the In 6 Ga 2 Sn 2 O 16 crystal phase and the In 2 Ga 2 ZnO 7 crystal phase. Including.

上記の酸化物焼結体によれば、スパッタリング放電を持続できる。   According to the oxide sintered body, sputtering discharge can be maintained.

本発明の一実施形態に係わる酸化物焼結体の製造方法の概略を示すフローチャートである。It is a flowchart which shows the outline of the manufacturing method of the oxide sintered compact concerning one Embodiment of this invention. 本発明の一実施形態に係わる半導体デバイスの製造方法の概略を示すフローチャートである。It is a flowchart which shows the outline of the manufacturing method of the semiconductor device concerning one Embodiment of this invention. 本発明の一実施形態に係わる半導体デバイスの構成の一例を示す模式的な平面図である。It is a typical top view showing an example of the composition of the semiconductor device concerning one embodiment of the present invention. 図3の線IV−IVにおける模式的な断面図である。FIG. 4 is a schematic cross-sectional view taken along line IV-IV in FIG. 3.

[本発明の実施形態の説明]
まず本発明の実施形態(以下「本実施形態」とも記す)の概要を以下の[1]〜[15]に列記して説明する。
[Description of Embodiment of the Present Invention]
First, an outline of an embodiment of the present invention (hereinafter also referred to as “this embodiment”) will be described in the following [1] to [15].

[1]本実施形態の酸化物焼結体は、In、Ga、ZnおよびSnを含有し、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含む。 [1] The oxide sintered body of the present embodiment contains In, Ga, Zn, and Sn, and includes at least one of the In 6 Ga 2 Sn 2 O 16 crystal phase and the In 2 Ga 2 ZnO 7 crystal phase. Including.

本発明者の研究によれば、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含む酸化物焼結体は、スパッタリング時にノジュールの発生が非常に少ない。したがって、この酸化物焼結体をターゲットとして使用することにより、安定してスパッタリング放電を持続できる。ここで酸化物焼結体におけるIn6Ga2Sn216結晶相またはIn2Ga2ZnO7結晶相の存在は、たとえば粉末X線回折法(X‐Ray Diffraction:XRD)、透過電子顕微鏡(Transmission Electron Microscope:TEM)を用いた透過電子線回折法(Transmission Electron Diffraction:TED)等によって確認することができる。 According to the inventor's research, the oxide sintered body containing at least one of the In 6 Ga 2 Sn 2 O 16 crystal phase and the In 2 Ga 2 ZnO 7 crystal phase has no nodule generation during sputtering. Few. Therefore, sputtering discharge can be stably maintained by using this oxide sintered body as a target. Here, the presence of the In 6 Ga 2 Sn 2 O 16 crystal phase or the In 2 Ga 2 ZnO 7 crystal phase in the oxide sintered body is determined by, for example, powder X-ray diffraction (XRD), transmission electron microscope ( This can be confirmed by transmission electron diffraction (TED) using transmission electron microscope (TEM).

[2]酸化物焼結体は、Snが固溶したInGaZnO4結晶相をさらに含むことが好ましい。 [2] It is preferable that the oxide sintered body further includes an InGaZnO 4 crystal phase in which Sn is dissolved.

本発明者の研究によれば、Snが固溶したInGaZnO4結晶相は、Snを含むにも拘らず、スパッタリング時にノジュールの発生が非常に少ない結晶相である。したがって酸化物焼結体(ターゲット)が、Snが固溶したInGaZnO4結晶相を含むことにより、スパッタリング時の異常放電を抑制することができる。同時に、スパッタリングにより成膜される酸化物半導体膜にSnを含有させることができるため、酸化物半導体膜における電界効果移動度を高めることができる。 According to the study of the present inventor, the InGaZnO 4 crystal phase in which Sn is dissolved is a crystal phase in which nodules are generated at the time of sputtering despite containing Sn. Therefore, when the oxide sintered body (target) includes an InGaZnO 4 crystal phase in which Sn is dissolved, abnormal discharge during sputtering can be suppressed. At the same time, Sn can be contained in the oxide semiconductor film formed by sputtering, so that field-effect mobility in the oxide semiconductor film can be increased.

[3]酸化物焼結体は、Snが固溶したZnGa24結晶相をさらに含むことが好ましい。 [3] It is preferable that the oxide sintered body further includes a ZnGa 2 O 4 crystal phase in which Sn is dissolved.

Snが固溶したZnGa24結晶相も、Snを含むにも拘らず、スパッタリング時にノジュールの発生が非常に少ない結晶相だからである。 This is because the ZnGa 2 O 4 crystal phase in which Sn is dissolved is also a crystal phase in which nodules are generated very little during sputtering despite containing Sn.

[4]酸化物焼結体は、Gaが固溶したZn2SnO4結晶相をさらに含むことが好ましい。 [4] The oxide sintered body preferably further includes a Zn 2 SnO 4 crystal phase in which Ga is dissolved.

Gaが固溶したZn2SnO4結晶相も、Snを含むにも拘らず、スパッタリング時にノジュールの発生が非常に少ない結晶相だからである。 This is because the Zn 2 SnO 4 crystal phase in which Ga is a solid solution is also a crystal phase in which nodule generation is very small during sputtering despite containing Sn.

[5]酸化物焼結体は、粉末X線回折法による回折パターンにおいて、回折角2θが30.81°より大きく30.90°以下の範囲内にあるピークをaピークとし、回折角2θが38.00°以上38.15°以下の範囲内に1つあるピークをbピークとするとき、aピークに対するbピークの回折強度比Ib/Iaが、0.02以上0.1以下であることが好ましい。   [5] The oxide sintered body has, in the diffraction pattern by the powder X-ray diffraction method, a peak having a diffraction angle 2θ in the range of 30.90 ° or more and 30.90 ° or less as a peak, and the diffraction angle 2θ is When one peak in the range of 38.00 ° to 38.15 ° is b peak, the diffraction intensity ratio Ib / Ia of b peak to a peak is 0.02 or more and 0.1 or less. Is preferred.

ここで「aピーク」はInGaZnO4結晶相に由来するピークであり、「bピーク」はIn2Ga2ZnO7結晶相に由来するピークである。そして本発明者の研究によれば、aピークに対するbピークの回折強度比であるIb/Iaが、0.02以上0.1以下であることにより、スパッタリング放電を安定して維持できる酸素分圧の範囲が拡大する。これにより成膜条件の制約が少なくなり生産性が向上する。 Here, the “a peak” is a peak derived from the InGaZnO 4 crystal phase, and the “b peak” is a peak derived from the In 2 Ga 2 ZnO 7 crystal phase. According to the study of the present inventor, when Ib / Ia, which is the diffraction intensity ratio of the b peak to the a peak, is 0.02 or more and 0.1 or less, the oxygen partial pressure that can stably maintain the sputtering discharge. The range of is expanded. This reduces the restrictions on the film formation conditions and improves productivity.

[6]酸化物焼結体の元素組成は、下記式(1)〜下記式(5):
0.4<In/(In+Ga+Zn)≦0.65 (1)
0.3<In/(In+Ga+Zn+Sn)≦0.50 (2)
0.20≦Sn/(Sn+Zn)<0.33 (3)
0.05<Sn/(In+Ga+Sn+Zn)<0.2 (4)
0.41≦In/(In+Zn+Sn)≦0.6 (5)
の全てを満たすことが好ましい。
[6] The elemental composition of the oxide sintered body is the following formula (1) to the following formula (5):
0.4 <In / (In + Ga + Zn) ≦ 0.65 (1)
0.3 <In / (In + Ga + Zn + Sn) ≦ 0.50 (2)
0.20 ≦ Sn / (Sn + Zn) <0.33 (3)
0.05 <Sn / (In + Ga + Sn + Zn) <0.2 (4)
0.41 ≦ In / (In + Zn + Sn) ≦ 0.6 (5)
It is preferable to satisfy all of the above.

本発明者の研究によれば、酸化物焼結体(ターゲット)が上記式(1)を満たす場合、スパッタリングにより得られる酸化物半導体膜(チャネル層)における電界効果移動度を高めることができ、更には酸化物半導体膜を備える半導体デバイス(たとえばTFT)のVon値を正の値とすることができる。すなわち半導体デバイスのノーマリオフ化が可能となる。   According to the inventor's research, when the oxide sintered body (target) satisfies the above formula (1), the field effect mobility in the oxide semiconductor film (channel layer) obtained by sputtering can be increased, Furthermore, the Von value of a semiconductor device (eg, TFT) including an oxide semiconductor film can be a positive value. That is, the semiconductor device can be normally off.

酸化物焼結体が上記式(2)を満たす場合、スパッタリングにより得られる酸化物半導体膜における電界効果移動度を高めることができ、更には酸化物半導体膜を備える半導体デバイスのOFF電流を小さくすることができる。すなわち半導体デバイスのON特性とOFF特性との両立が可能である。   When the oxide sintered body satisfies the above formula (2), the field-effect mobility in the oxide semiconductor film obtained by sputtering can be increased, and further the OFF current of the semiconductor device including the oxide semiconductor film can be reduced. be able to. That is, the ON characteristic and the OFF characteristic of the semiconductor device can be compatible.

酸化物焼結体が上記式(3)を満たす場合、安定したスパッタリング放電を維持できる酸素分圧の範囲が拡大することから、生産性が向上する。   When the oxide sintered body satisfies the above formula (3), the range of the oxygen partial pressure capable of maintaining a stable sputtering discharge is expanded, and thus productivity is improved.

酸化物焼結体が上記式(4)を満たす場合、スパッタリングにより得られる酸化物半導体膜における電界効果移動度を高めることができ、更には酸化物半導体膜を備える半導体デバイスのVon値を正の値とすることができる。   When the oxide sintered body satisfies the above formula (4), the field effect mobility in the oxide semiconductor film obtained by sputtering can be increased, and the Von value of the semiconductor device including the oxide semiconductor film can be positive. Can be a value.

酸化物焼結体が上記式(5)を満たす場合、スパッタリングにより得られる酸化物半導体膜における電界効果移動度を高めることができ、更には酸化物半導体膜を備える半導体デバイスのOFF電流を小さくすることができる。   When the oxide sintered body satisfies the above formula (5), the field-effect mobility in the oxide semiconductor film obtained by sputtering can be increased, and further the OFF current of the semiconductor device including the oxide semiconductor film can be reduced. be able to.

そして上記式(1)〜上記式(5)の全てを満たすことにより、これらが相乗的に作用し半導体デバイスの特性が顕著に向上する。   And by satisfy | filling all the said Formula (1)-said Formula (5), these act | operate synergistically and the characteristic of a semiconductor device will improve notably.

[7]酸化物焼結体は、粉末X線回折法による回折パターンにおいて、回折角2θが30.55°以上30.80°以下の範囲内にピークが観察されないものであることが好ましい。   [7] The oxide sintered body is preferably such that no peak is observed within a diffraction angle 2θ of 30.55 ° or more and 30.80 ° or less in a diffraction pattern by a powder X-ray diffraction method.

当該範囲の回折角にピークが存在することは、酸化物焼結体中にビックスバイト型結晶構造を有するIn23結晶相が存在することを意味する。In23結晶相は、SnO2結晶相ほど大きな影響はないものの、異常放電の原因となり得る結晶相である。またターゲットにIn23結晶相が含まれると半導体デバイスのOFF電流が大きくなる傾向にある。 The presence of a peak at the diffraction angle in this range means that an In 2 O 3 crystal phase having a bixbite type crystal structure exists in the oxide sintered body. The In 2 O 3 crystal phase is a crystal phase that can cause abnormal discharge, although it does not affect as much as the SnO 2 crystal phase. Further, when the target contains an In 2 O 3 crystal phase, the OFF current of the semiconductor device tends to increase.

[8]したがって酸化物焼結体は、ビックスバイト型結晶構造を有するIn23結晶相を含まないことが望ましい。 [8] Therefore, it is desirable that the oxide sintered body does not include an In 2 O 3 crystal phase having a bixbite type crystal structure.

[9]酸化物焼結体は、粉末X線回折法による回折パターンにおいて、回折角2θが34.30°以上34.50°以下の範囲内にピークが観察されないものであることが好ましい。   [9] The oxide sintered body is preferably such that no peak is observed within a diffraction angle 2θ of 34.30 ° or more and 34.50 ° or less in a diffraction pattern by a powder X-ray diffraction method.

当該範囲の回折角にピークが存在することは、酸化物焼結体中にルチル型結晶構造を有するSnO2結晶相が存在することを意味する。前述のように本実施形態の酸化物焼結体は、SnO2結晶相となり得る形態ではSnを含有しない。酸化物焼結体にルチル型結晶構造を有するSnO2結晶相が存在する場合には、スパッタリング時に異常放電が発生し、スパッタリング放電を安定して維持できない。そればかりか、半導体デバイスのOFF電流が大きくなる傾向がある。 The presence of a peak at the diffraction angle in this range means that an SnO 2 crystal phase having a rutile crystal structure is present in the oxide sintered body. As described above, the oxide sintered body of the present embodiment does not contain Sn in a form that can be a SnO 2 crystal phase. When the SnO 2 crystal phase having a rutile crystal structure is present in the oxide sintered body, abnormal discharge occurs during sputtering, and the sputtering discharge cannot be stably maintained. In addition, the OFF current of the semiconductor device tends to increase.

[10]したがって酸化物焼結体は、ルチル型結晶構造を有するSnO2結晶相を含まないことが望ましい。 [10] Accordingly, it is desirable that the oxide sintered body does not include a SnO 2 crystal phase having a rutile crystal structure.

[11]酸化物焼結体は、In23(ZnO)m(ただし式中のmは自然数である)結晶相を含まないことが好ましい。 [11] It is preferable that the oxide sintered body does not include an In 2 O 3 (ZnO) m (wherein m is a natural number) crystal phase.

これらの結晶相を含まないことにより、酸化物焼結体の電気抵抗を低減することができる。そのためこれらの結晶相を含まない酸化物焼結体は、直流(Direct Current:DC)スパッタリング用のターゲットとして特に好適である。またターゲットがこれらの結晶相を含まないことにより、半導体デバイスのOFF電流を小さくすることができる。   By not including these crystal phases, the electrical resistance of the oxide sintered body can be reduced. Therefore, an oxide sintered body that does not include these crystal phases is particularly suitable as a target for direct current (DC) sputtering. Further, since the target does not include these crystal phases, the OFF current of the semiconductor device can be reduced.

[12]酸化物焼結体は、Ti(チタン)、W(タングステン)、Hf(ハフニウム)、Zr(ジルコニウム)またはSi(ケイ素)を1at.%以上10at.%以下の範囲で含有することが好ましい。   [12] The oxide sintered body is made of Ti (titanium), W (tungsten), Hf (hafnium), Zr (zirconium) or Si (silicon) at 1 at. % Or more and 10 at. It is preferable to contain in% or less range.

ターゲットがこれらの元素を含有することによって、成膜される酸化物半導体膜における電界効果移動度を高めることができ、更には酸化物半導体膜を備える半導体デバイスのOFF電流を小さくすることができる。なお含有量の単位「at.%」は「atomic percent」すなわち原子数濃度を示す。   When the target contains these elements, the field-effect mobility in the oxide semiconductor film to be formed can be increased, and further, the OFF current of the semiconductor device including the oxide semiconductor film can be reduced. The unit of content “at.%” Indicates “atomic percent”, that is, the atomic number concentration.

[13]本実施形態の別の局面は半導体デバイスであり、当該半導体デバイスは、上記[1]〜[12]のいずれか1つに説明した酸化物焼結体をターゲットとして用いたスパッタリングによって形成された酸化物半導体膜を備え、該酸化物半導体膜はチャネル層である。   [13] Another aspect of the present embodiment is a semiconductor device, which is formed by sputtering using the oxide sintered body described in any one of [1] to [12] as a target. The oxide semiconductor film is a channel layer.

この半導体デバイスは、たとえばTFTである。この半導体デバイスは、チャネル層としてIGZO系酸化物半導体膜と備えるものであり、かつ当該半導体膜にはSnが含まれる。したがって半導体膜の電界効果移動度が高い。さらにこの半導体デバイスの製造には、上記に説明した酸化物焼結体がターゲットとして使用されるため、安価に製造することができる。   This semiconductor device is, for example, a TFT. This semiconductor device is provided with an IGZO-based oxide semiconductor film as a channel layer, and the semiconductor film contains Sn. Therefore, the field effect mobility of the semiconductor film is high. Furthermore, since the oxide sintered body described above is used as a target for manufacturing this semiconductor device, it can be manufactured at low cost.

[14]本実施形態のさらに別の局面は半導体デバイスの製造方法であり、当該製造方法は、上記[1]〜[12]のいずれか1つに説明した酸化物焼結体を準備する工程と、該酸化物焼結体をターゲットとして、スパッタリングによって酸化物半導体膜を形成する工程と、を備える。   [14] Still another aspect of the present embodiment is a method for manufacturing a semiconductor device, which includes preparing the oxide sintered body described in any one of [1] to [12] above. And a step of forming an oxide semiconductor film by sputtering using the oxide sintered body as a target.

本実施形態の酸化物焼結体は、酸素分圧の増大を伴わず(すなわち成膜速度の低下を伴わず)、スパッタリング放電を持続できる。したがって半導体デバイスを安価に製造することができる。   The oxide sintered body of the present embodiment can sustain the sputtering discharge without increasing the oxygen partial pressure (that is, without decreasing the film forming rate). Therefore, a semiconductor device can be manufactured at low cost.

[15]本実施形態のさらに別の局面は酸化物焼結体の製造方法であり、当該製造方法は、酸化ガリウム(Ga23)粉末、酸化亜鉛(ZnO)粉末および酸化スズ(SnO2)粉末を混合して第1混合物を得る工程と、該第1混合物を熱処理する工程と、熱処理された該第1混合物と酸化インジウム(In)粉末とを混合して第2混合物を得る工程と、該第2混合物を加圧成形して成形体を得る工程と、該成形体を熱処理する工程とを備える。 [15] Still another aspect of the present embodiment is a method for manufacturing an oxide sintered body, which includes gallium oxide (Ga 2 O 3 ) powder, zinc oxide (ZnO) powder, and tin oxide (SnO 2). ) Mixing the powder to obtain a first mixture, heat-treating the first mixture, heat-treating the first mixture and indium oxide (In 2 O 3 ) powder to form a second mixture A step of obtaining the molded body by pressure-molding the second mixture, and a step of heat-treating the molded body.

以上の工程を経て製造された酸化物焼結体は、In、Ga、ZnおよびSnを含有し、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含むことができる。 The oxide sintered body produced through the above steps contains In, Ga, Zn, and Sn, and is at least one of the In 6 Ga 2 Sn 2 O 16 crystal phase and the In 2 Ga 2 ZnO 7 crystal phase. Can be included.

[本発明の実施形態の詳細]
以下、本実施形態について、より詳細に説明するが、本実施形態はこれらに限定されるものではない。
[Details of the embodiment of the present invention]
Hereinafter, although this embodiment is described in more detail, this embodiment is not limited to these.

<第1実施形態:酸化物焼結体>
第1実施形態は酸化物焼結体である。実施形態の酸化物焼結体は、少なくともIn、Ga、ZnおよびSnを含有する酸化物である。酸化物焼結体は、これらの元素を含有する限り、その他の元素を含有することもできる。その他の元素としては、後述する添加元素を挙げることができる。酸化物焼結体は、主にスパッタリングターゲットとして使用できる。実施形態の酸化物焼結体を用いて成膜された酸化物半導体膜は、半導体デバイス(たとえばTFT)のチャネル層として好適である。
<First Embodiment: Oxide Sintered Body>
The first embodiment is an oxide sintered body. The oxide sintered body of the embodiment is an oxide containing at least In, Ga, Zn, and Sn. As long as the oxide sintered body contains these elements, it can also contain other elements. Examples of other elements include additive elements described later. The oxide sintered body can be mainly used as a sputtering target. An oxide semiconductor film formed using the oxide sintered body of the embodiment is suitable as a channel layer of a semiconductor device (for example, TFT).

(In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相)
実施形態の酸化物焼結体は、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含む点において、従来のスパッタリングターゲットと相違する。そして、これらの結晶相を含むことにより、スパッタリング時にノジュールの発生を抑制することができる。
(In 6 Ga 2 Sn 2 O 16 crystal phase and In 2 Ga 2 ZnO 7 crystal phase)
The oxide sintered body of the embodiment is different from a conventional sputtering target in that it includes at least one of an In 6 Ga 2 Sn 2 O 16 crystal phase and an In 2 Ga 2 ZnO 7 crystal phase. And by including these crystal phases, generation | occurrence | production of a nodule can be suppressed at the time of sputtering.

ここで本明細書における「結晶相」とは、必ずしも結晶質のみからなる相を示すものではなく、その一部に非晶質を含む相であってもよい。また、たとえば「In6Ga2Sn216結晶相」等は、In6Ga2Sn216の結晶粒を主体として含む結晶相であることを示しており、In6Ga2Sn216以外に少量の化合物や異種元素が含まれることを排除するものではない。なお「In6Ga2Sn216の結晶粒を主体として含む」とは、結晶相のうち概ね90体積%以上がIn6Ga2Sn216の結晶粒によって占められていることを示すものとし、好ましくは不可避不純物を除きIn6Ga2Sn216の結晶粒のみから構成されることを示すものとする。 Here, the “crystalline phase” in the present specification does not necessarily indicate a phase composed of only a crystalline substance, and may be a phase containing an amorphous part thereof. Further, for example, “In 6 Ga 2 Sn 2 O 16 crystal phase” or the like indicates a crystal phase mainly containing crystal grains of In 6 Ga 2 Sn 2 O 16 , and In 6 Ga 2 Sn 2 O It does not exclude the inclusion of a small amount of compounds and foreign elements other than 16 . The phrase “including mainly In 6 Ga 2 Sn 2 O 16 crystal grains” means that approximately 90% by volume or more of the crystal phase is occupied by crystal grains of In 6 Ga 2 Sn 2 O 16. It shall preferably indicate that it is composed only of crystal grains of In 6 Ga 2 Sn 2 O 16 excluding inevitable impurities.

酸化物焼結体中の各結晶相の存在は、たとえば粉末X線回折法(XRD)、TEMを用いた透過電子線回折法(TED)等によって確認することができる。すなわち、これらの方法によって得られた回折パターンを、JCPDS(Joint Committee on Powder Diffraction Standards)カードに記載されている各化合物の回折パターンと照合することにより、各結晶相の存在を確認することができる。   The presence of each crystal phase in the oxide sintered body can be confirmed by, for example, powder X-ray diffraction (XRD), transmission electron diffraction (TED) using TEM, or the like. That is, the existence of each crystal phase can be confirmed by comparing the diffraction pattern obtained by these methods with the diffraction pattern of each compound described in a JCPDS (Joint Committee on Powder Diffraction Standards) card. .

ただし、XRDあるいはTEDの回折パターンにおいて、In6Ga2Sn216に由来するピークとIn2Ga2ZnO7に由来するピークとは、非常に近接しているため、両者の判別が難しい場合もあり得る。その場合、走査型電子顕微鏡(Scanning Electron Microscope:SEM)とそれに付帯するエネルギー分散型X線分析装置(Energy Dispersive X-ray detector:EDX)(以下これらを総称して「SEM−EDX」と記す)、またはTEM−EDXを併用するとよい。すなわち、XRDあるいはTEDの回折パターンにおいて、In6Ga2Sn216およびIn2Ga2ZnO7のどちらとも同定し得るピークが存在する場合、SEM−EDXまたはTEM−EDXによって面分析を行ない、InとGaとSnとが混在する領域が確認された場合、In6Ga2Sn216結晶相が存在すると判断することができる。また、面分析においてInとGaとZnとが混在する領域が確認された場合、In2Ga2ZnO7結晶相が存在すると判断することができる。 However, in the XRD or TED diffraction pattern, when the peak derived from In 6 Ga 2 Sn 2 O 16 and the peak derived from In 2 Ga 2 ZnO 7 are very close to each other, it is difficult to distinguish between them. There is also a possibility. In that case, a scanning electron microscope (SEM) and an energy dispersive X-ray detector (EDX) attached thereto (hereinafter collectively referred to as “SEM-EDX”) Or TEM-EDX may be used in combination. That is, in the XRD or TED diffraction pattern, when there is a peak that can be identified as either In 6 Ga 2 Sn 2 O 16 or In 2 Ga 2 ZnO 7 , surface analysis is performed by SEM-EDX or TEM-EDX, When a region in which In, Ga, and Sn are mixed is confirmed, it can be determined that an In 6 Ga 2 Sn 2 O 16 crystal phase exists. Further, it can be determined that the region where the In, Ga, and Zn coexist in the plane analysis If confirmed, In 2 Ga 2 ZnO 7 crystal phase is present.

ここでSEM−EDX、TEM−EDX等による面分析を行なう場合、分析深さには十分な注意が必要であり、分析深さが結晶粒径以下となるような条件を選定しなければならない。このとき分析深さが結晶粒径を超えると、分析する範囲の深さ方向に複数の結晶粒が含まれ得ることになるため、分析結果に複数の結晶粒に由来する情報が反映されてしまい、分析精度が低下することも考えられる。分析深さは、SEM−EDXの場合、一次電子線の加速電圧によって調節することができる。なおTEM−EDXを用いる場合には、試料の厚さを結晶粒径以下まで薄くする必要がある。   Here, when performing surface analysis using SEM-EDX, TEM-EDX, or the like, sufficient attention must be paid to the analysis depth, and conditions for the analysis depth to be equal to or less than the crystal grain size must be selected. At this time, if the analysis depth exceeds the crystal grain size, a plurality of crystal grains may be included in the depth direction of the range to be analyzed, so information derived from the plurality of crystal grains is reflected in the analysis result. It is also conceivable that the analysis accuracy decreases. In the case of SEM-EDX, the analysis depth can be adjusted by the acceleration voltage of the primary electron beam. When using TEM-EDX, it is necessary to reduce the thickness of the sample to a crystal grain size or less.

(Snが固溶したZnGa24結晶相)
実施形態の酸化物焼結体は、Snが固溶したZnGa24結晶相をさらに含むことが好ましい。前述のようにターゲットに、SnO2結晶相が含まれるとノジュールが発生し、スパッタリング放電の持続が困難である。しかし酸化物焼結体におけるSnの存在形態が、ZnGa24結晶相に固溶した形態であればノジュールの発生は非常に少ない。したがって酸化物焼結体が、Snが固溶したZnGa24結晶相を含むことにより、安定したスパッタリング放電が実現できるとともに、成膜される酸化物半導体膜中に、半導体デバイス特性(たとえばTFT特性)の観点から有益なSnを含有させることができる。また酸化物焼結体が、当該結晶相を含むことにより、電気抵抗値が減少するとともに、成膜時に幅広い酸素分圧領域で安定してスパッタリング放電を持続させることが可能となる。
(ZnGa 2 O 4 crystal phase in which Sn is dissolved)
The oxide sintered body of the embodiment preferably further includes a ZnGa 2 O 4 crystal phase in which Sn is dissolved. As described above, when the target contains a SnO 2 crystal phase, nodules are generated and it is difficult to maintain the sputtering discharge. However, if the presence form of Sn in the oxide sintered body is a solid solution form in the ZnGa 2 O 4 crystal phase, the generation of nodules is very small. Therefore, since the oxide sintered body contains a ZnGa 2 O 4 crystal phase in which Sn is dissolved, stable sputtering discharge can be realized, and semiconductor device characteristics (for example, TFTs) are formed in the oxide semiconductor film to be formed. Sn that is beneficial from the viewpoint of (characteristic) can be contained. In addition, since the oxide sintered body includes the crystal phase, the electrical resistance value is reduced, and it is possible to stably maintain the sputtering discharge in a wide oxygen partial pressure region during film formation.

ZnGa24結晶相はスピネル型結晶構造を有する。XRDまたはTEDの回折パターンにおいて、Snが固溶したZnGa24結晶相に由来するピークは、JCPDSカードに記載されているZnGa24に帰属されるピークと近い位置に存在する。この結晶相におけるSnの固溶形態は特に限定されず、たとえば、Gaサイトの一部がSnによって置換された形態であってもよいし、ZnGa24の格子間にSnが侵入した形態等であってもよい。そのため本実施形態のSnが固溶したZnGa24結晶相に由来するピークの位置は、JCPDSカードにおけるZnGa24のピークの位置と比較すると、面間隔が大きいか、あるいは面間隔が小さいこともあり得る。このとき本実施形態では、JCPDSカードにおけるZnGa24よりも面間隔が小さい、つまりX線回折パターンにおける回折角2θが大きいことが好ましい。これにより酸化物焼結体をスパッタリングターゲットに使用して作製したTFTの電界効果移動度を高めることができる。 The ZnGa 2 O 4 crystal phase has a spinel crystal structure. In the XRD or TED diffraction pattern, the peak derived from the ZnGa 2 O 4 crystal phase in which Sn is dissolved is present at a position close to the peak attributed to ZnGa 2 O 4 described in the JCPDS card. The solid solution form of Sn in this crystal phase is not particularly limited, and may be, for example, a form in which a part of the Ga site is substituted by Sn, or a form in which Sn enters between the lattices of ZnGa 2 O 4. It may be. Therefore, the position of the peak derived from the ZnGa 2 O 4 crystal phase in which Sn is dissolved in the present embodiment has a larger face spacing or a smaller face spacing compared to the position of the ZnGa 2 O 4 peak in the JCPDS card. It can happen. At this time, in this embodiment, it is preferable that the surface interval is smaller than that of ZnGa 2 O 4 in the JCPDS card, that is, the diffraction angle 2θ in the X-ray diffraction pattern is large. Thereby, the field effect mobility of TFT produced using an oxide sintered compact for a sputtering target can be improved.

(Gaが固溶したZn2SnO4結晶相)
実施形態の酸化物焼結体は、Gaが固溶したZn2SnO4結晶相をさらに含むことが好ましい。Gaが固溶したZn2SnO4結晶相も、Snを含有しつつノジュールの発生が少ない結晶相だからである。また酸化物焼結体が、当該結晶相を含むことにより、電気抵抗値が減少するとともに、成膜時に幅広い酸素分圧領域で安定してスパッタリング放電を持続させることが可能となる。
(Zn 2 SnO 4 crystal phase in which Ga is dissolved)
The oxide sintered body of the embodiment preferably further includes a Zn 2 SnO 4 crystal phase in which Ga is dissolved. This is because the Zn 2 SnO 4 crystal phase in which Ga is a solid solution is also a crystal phase containing Sn and generating little nodules. In addition, since the oxide sintered body includes the crystal phase, the electrical resistance value is reduced, and it is possible to stably maintain the sputtering discharge in a wide oxygen partial pressure region during film formation.

Zn2SnO4結晶相は逆スピネル型結晶構造を有する。XRDまたはTEDの回折パターンにおいて、Gaが固溶したZn2SnO4結晶相に由来するピークは、JCPDSカードに記載されているZn2SnO4に帰属されるピークと近い位置に存在する。この結晶相におけるGaの固溶形態は特に限定されず、たとえば、Snサイトの一部がGaによって置換された形態であってもよいし、Zn2SnO4の格子間にGaが侵入した形態であってもよい。そのため本実施形態のGaが固溶したZn2SnO4結晶相に由来するピークの位置は、JCPDSカードにおけるZn2SnO4のピークの位置と比較すると、面間隔が大きいか、あるいは面間隔が小さいこともあり得る。このとき本実施形態では、JCPDSカードにおけるZn2SnO4よりも面間隔が大きい、つまりX線回折パターンにおける回折角2θが小さいことが好ましい。これにより酸化物焼結体をスパッタリングターゲットに使用して作製したTFTのOFF電流を減少させることができる。 The Zn 2 SnO 4 crystal phase has an inverse spinel crystal structure. In the XRD or TED diffraction pattern, the peak derived from the Zn 2 SnO 4 crystal phase in which Ga is dissolved is present at a position close to the peak attributed to Zn 2 SnO 4 described in the JCPDS card. The solid solution form of Ga in this crystal phase is not particularly limited. For example, it may be a form in which a part of Sn site is substituted by Ga, or a form in which Ga penetrates between lattices of Zn 2 SnO 4. There may be. Therefore, the position of the peak derived from the Zn 2 SnO 4 crystal phase in which Ga of the present embodiment is dissolved is larger or smaller than the position of the Zn 2 SnO 4 peak in the JCPDS card. It can happen. At this time, in this embodiment, it is preferable that the surface interval is larger than that of Zn 2 SnO 4 in the JCPDS card, that is, the diffraction angle 2θ in the X-ray diffraction pattern is small. Thereby, the OFF current of the TFT manufactured using the oxide sintered body as a sputtering target can be reduced.

(Snが固溶したInGaZnO4結晶相)
実施形態の酸化物焼結体は、Snが固溶したInGaZnO4結晶相を含むことができる。酸化物焼結体中に、Snが固溶したInGaZnO4結晶相が存在するか否かもXRDによって確認できる。
(InGaZnO 4 crystal phase in which Sn is dissolved)
The oxide sintered body according to the embodiment can include an InGaZnO 4 crystal phase in which Sn is dissolved. Whether or not an InGaZnO 4 crystal phase in which Sn is dissolved is present in the oxide sintered body can be confirmed by XRD.

X線回折パターンにおいて、Snが固溶したInGaZnO4結晶相に由来するピークは、回折角2θが30.81°より大きく30.90°以下の範囲内に現れる。本明細書ではこのピークを「aピーク」と称する。aピークは、JCPDSカードにおけるInGaZnO4の値と比較して高角度、すなわち面間隔が小さい。 In the X-ray diffraction pattern, a peak derived from the InGaZnO 4 crystal phase in which Sn is dissolved appears in a range where the diffraction angle 2θ is greater than 30.81 ° and not more than 30.90 °. In this specification, this peak is referred to as “a peak”. The a peak has a high angle, that is, a small interplanar spacing compared to the value of InGaZnO 4 in the JCPDS card.

本発明者の研究によれば、このaピークの回折強度Iaと、In2Ga2ZnO7結晶相に由来するピーク(「bピーク」と称する)の回折強度Ibとが特定の関係を満たすことにより、安定したスパッタリング放電を持続できる酸素分圧の範囲が拡大することが分かっている。 According to the inventor's research, the diffraction intensity Ia of the a peak and the diffraction intensity Ib of the peak derived from the In 2 Ga 2 ZnO 7 crystal phase (referred to as “b peak”) satisfy a specific relationship. Thus, it has been found that the range of the oxygen partial pressure capable of maintaining a stable sputtering discharge is expanded.

bピークは、X線回折パターンにおいて、回折角2θが38.00°以上38.15°以下の範囲内に1つあるピークである。このbピークはJCPDSカードにおけるIn2Ga2ZnO7の値と比較して高角度、すなわち面間隔が小さい。 The b peak is one peak in the X-ray diffraction pattern having a diffraction angle 2θ in the range of 38.00 ° to 38.15 °. This b peak has a higher angle, that is, a smaller interplanar spacing than the value of In 2 Ga 2 ZnO 7 in the JCPDS card.

ここでaピークの回折強度Iaに対するbピークの回折強度Ibの比であるIb/Iaが0.02以上0.1以下である場合、広い範囲の酸素分圧でスパッタリング放電を持続できる。Ib/Iaが0.02未満の場合、スパッタリング放電が持続できる酸素分圧の範囲が狭くなる場合もあり得る。またIb/Iaが0.1を超えると、成膜される酸化物半導体膜の電界効果移動度が低くなり、酸化物半導体を使用する利点の一つが損なわれる場合もあり得る。なお、酸素分圧の範囲をより広範囲とするとの観点から、Ib/Iaの範囲は、より好ましくは0.02以上0.07以下であり、特に好ましくは0.02以上0.05以下である。   Here, when Ib / Ia, which is the ratio of the diffraction intensity Ib of the b peak to the diffraction intensity Ia of the a peak, is 0.02 or more and 0.1 or less, the sputtering discharge can be sustained with a wide range of oxygen partial pressures. When Ib / Ia is less than 0.02, the range of oxygen partial pressure in which sputtering discharge can be sustained may be narrowed. Further, when Ib / Ia exceeds 0.1, the field-effect mobility of the oxide semiconductor film to be formed is lowered, and one of the advantages of using the oxide semiconductor may be impaired. From the viewpoint of making the range of the oxygen partial pressure wider, the range of Ib / Ia is more preferably 0.02 or more and 0.07 or less, and particularly preferably 0.02 or more and 0.05 or less. .

(酸化物焼結体の元素組成)
酸化物焼結体は、In、Ga、ZnおよびSnを含有するが、その構成元素の組成は下記式(1)〜下記式(5):
0.4<In/(In+Ga+Zn)≦0.65 (1)
0.3<In/(In+Ga+Zn+Sn)≦0.50 (2)
0.20≦Sn/(Sn+Zn)<0.33 (3)
0.05<Sn/(In+Ga+Sn+Zn)<0.2 (4)
0.41≦In/(In+Zn+Sn)≦0.6 (5)
の全てを満たすことが好ましい。
(Element composition of sintered oxide)
The oxide sintered body contains In, Ga, Zn, and Sn, and the composition of the constituent elements is the following formula (1) to the following formula (5):
0.4 <In / (In + Ga + Zn) ≦ 0.65 (1)
0.3 <In / (In + Ga + Zn + Sn) ≦ 0.50 (2)
0.20 ≦ Sn / (Sn + Zn) <0.33 (3)
0.05 <Sn / (In + Ga + Sn + Zn) <0.2 (4)
0.41 ≦ In / (In + Zn + Sn) ≦ 0.6 (5)
It is preferable to satisfy all of the above.

上記式(1)に関し、In/(In+Ga+Zn)が0.4以下である場合、酸化物半導体膜の電界効果移動度が低くなるため好ましくない。他方、0.65を超える場合、TFT特性のVon値が負の値となるため好ましくない。ここで「Von値」はTFTが駆動する電圧であるため、TFT制御の簡便さから、0Vよりも大きな正の電圧であることが望まれている。Von値が負の値となると、TFTの制御電圧として負から正に及ぶ範囲が必要となり、制御が煩雑化する場合もあり得る。かかる観点から、In/(In+Ga+Zn)は、0.41以上0.50以下であることがより好ましい。   Regarding the above formula (1), when In / (In + Ga + Zn) is 0.4 or less, the field-effect mobility of the oxide semiconductor film is lowered, which is not preferable. On the other hand, when it exceeds 0.65, the Von value of the TFT characteristics becomes a negative value, which is not preferable. Here, since the “Von value” is a voltage driven by the TFT, it is desired that the voltage is a positive voltage larger than 0 V for the convenience of TFT control. When the Von value becomes a negative value, a range from negative to positive is required as a control voltage of the TFT, and the control may be complicated. From this viewpoint, In / (In + Ga + Zn) is more preferably 0.41 or more and 0.50 or less.

上記式(2)に関し、In/(In+Ga+Zn+Sn)が0.3以下である場合、酸化物半導体膜の電界効果移動度が低くなるため好ましくない。他方、0.50を超える場合、TFT特性のOFF電流が大きくなるため好ましくない。In/(In+Ga+Zn+Sn)は、より好ましくは0.35以上0.4以下である。   Regarding the above formula (2), it is not preferable that In / (In + Ga + Zn + Sn) is 0.3 or less because the field-effect mobility of the oxide semiconductor film is lowered. On the other hand, if it exceeds 0.50, the OFF current of the TFT characteristics becomes large, which is not preferable. In / (In + Ga + Zn + Sn) is more preferably 0.35 or more and 0.4 or less.

上記式(3)に関し、Sn/(Sn+Zn)が0.20未満である場合、酸化物半導体膜の電界効果移動度が低くなるため好ましくない。他方、0.33以上である場合、酸化物焼結体中にSnO2結晶相が析出してスパッタリング放電が不安定になる場合もあり得る。SnO2結晶相の析出を抑制するために、Sn元素はZn2SnO4結晶相に含有されていることが望ましい。ここで理想的なZn2SnO4結晶相におけるSn/(Sn+Zn)の理論値は0.33である。したがってSn/(Sn+Zn)が0.33未満であれば、SnはZn2SnO4結晶相内において安定に存在でき、SnO2結晶相の析出が抑制できる。その結果、安定したスパッタリング放電の持続を実現できる。なおSn/(Sn+Zn)は、より好ましくは0.21以上0.30以下である。 Regarding the above formula (3), when Sn / (Sn + Zn) is less than 0.20, the field-effect mobility of the oxide semiconductor film is lowered, which is not preferable. On the other hand, if it is 0.33 or more, the SnO 2 crystal phase may be precipitated in the oxide sintered body and the sputtering discharge may become unstable. In order to suppress the precipitation of the SnO 2 crystal phase, it is desirable that the Sn element is contained in the Zn 2 SnO 4 crystal phase. Here, the theoretical value of Sn / (Sn + Zn) in the ideal Zn 2 SnO 4 crystal phase is 0.33. Therefore, if Sn / (Sn + Zn) is less than 0.33, Sn can exist stably in the Zn 2 SnO 4 crystal phase, and precipitation of the SnO 2 crystal phase can be suppressed. As a result, stable sustaining of the sputtering discharge can be realized. Sn / (Sn + Zn) is more preferably 0.21 or more and 0.30 or less.

上記式(4)に関し、Sn/(In+Ga+Sn+Zn)が0.05以下である場合、酸化物半導体膜の電界効果移動度が低くなるため好ましくない。他方、0.2以上である場合、TFT特性のVon値が負の値となるため好ましくない。Sn/(In+Ga+Sn+Zn)は、より好ましくは0.06以上0.16以下である。   Regarding the above formula (4), when Sn / (In + Ga + Sn + Zn) is 0.05 or less, the field-effect mobility of the oxide semiconductor film is lowered, which is not preferable. On the other hand, when it is 0.2 or more, the Von value of the TFT characteristics is a negative value, which is not preferable. Sn / (In + Ga + Sn + Zn) is more preferably 0.06 or more and 0.16 or less.

上記式(5)に関し、In/(In+Zn+Sn)が0.41未満である場合、酸化物半導体膜の電界効果移動度が低くなるため好ましくない。他方、0.6を超える場合、TFT特性のOFF電流が大きくなるため好ましくない。In/(In+Zn+Sn)は、より好ましくは0.5以上0.58以下である。   Regarding the above formula (5), when In / (In + Zn + Sn) is less than 0.41, the field-effect mobility of the oxide semiconductor film is lowered, which is not preferable. On the other hand, if it exceeds 0.6, the OFF current of the TFT characteristics becomes large, which is not preferable. In / (In + Zn + Sn) is more preferably 0.5 or more and 0.58 or less.

(ビックスバイト型結晶構造を有するIn23結晶相)
実施形態の酸化物焼結体は、ビックスバイト型結晶構造を有するIn23結晶相を含まないことが好ましい。当該結晶相は、SnO2結晶相ほど影響は大きくないものの、スパッタリング放電の持続を阻害する要因となり得るからである。また、当該結晶相を含むターゲットから成膜された酸化物半導体膜を備えるTFTでは、OFF電流が大きくなる傾向がある。
(In 2 O 3 crystal phase with bixbite type crystal structure)
The oxide sintered body of the embodiment preferably does not contain an In 2 O 3 crystal phase having a bixbite type crystal structure. This is because the crystal phase can be a factor that impedes the duration of sputtering discharge, although the influence is not as great as that of the SnO 2 crystal phase. In a TFT including an oxide semiconductor film formed from a target including the crystalline phase, the OFF current tends to increase.

ビックスバイト型結晶構造を有するIn23結晶相の存否も粉末X線回折法によって確認できる。X線回折パターンにおいて当該結晶相に由来するピークは、回折角2θが30.55°以上30.80°以下の範囲内に現れる。したがって本実施形態の酸化物焼結体では、X線回折パターンにおいて、回折角2θが30.55°以上30.80°以下の範囲内にピークが観測されないことが好ましい。 The presence or absence of an In 2 O 3 crystal phase having a bixbite type crystal structure can also be confirmed by powder X-ray diffraction. In the X-ray diffraction pattern, a peak derived from the crystal phase appears in a range where the diffraction angle 2θ is 30.55 ° or more and 30.80 ° or less. Therefore, in the oxide sintered body of the present embodiment, it is preferable that no peak is observed within the diffraction angle 2θ of 30.55 ° or more and 30.80 ° or less in the X-ray diffraction pattern.

(ルチル型結晶構造を有するSnO2結晶相)
前述のように実施形態の酸化物焼結体は、Sn元素を、SnO2結晶相として析出し難い形態で含有する点において従来技術と相違する。ルチル型結晶構造を有するSnO2結晶相の存否も粉末X線回折法によって確認できる。X線回折パターンにおいて当該結晶相に由来するピークは、回折角2θが34.30°以上34.50°以下の範囲内に現れる。したがって本実施形態の酸化物焼結体では、X線回折パターンにおいて、回折角2θが34.30°以上34.50°以下の範囲内にピークが観測されないことが望ましい。
(SnO 2 crystal phase having rutile crystal structure)
As described above, the oxide sintered body of the embodiment is different from the prior art in that the Sn element is contained in a form in which it is difficult to precipitate as an SnO 2 crystal phase. The presence or absence of a SnO 2 crystal phase having a rutile crystal structure can also be confirmed by a powder X-ray diffraction method. In the X-ray diffraction pattern, a peak derived from the crystal phase appears in a range where the diffraction angle 2θ is 34.30 ° or more and 34.50 ° or less. Therefore, in the oxide sintered body of the present embodiment, it is desirable that no peak is observed in the diffraction angle 2θ of 34.30 ° or more and 34.50 ° or less in the X-ray diffraction pattern.

(In23(ZnO)m結晶相)
本発明者の研究よれば、In23(ZnO)m(ただし式中のmは自然数である)結晶相を含む酸化物焼結体は、電気抵抗が高くなりやすい傾向にある。したがって酸化物焼結体はIn23(ZnO)m結晶相を含まないことが好ましく、含まないことによりDCスパッタリングに相応しいターゲットとなり得る。また酸化物焼結体がIn23(ZnO)m結晶相を含まないことにより、これをターゲットとして成膜された酸化物半導体膜を備えるTFTにおいて、OFF電流を小さくすることができる。
(In 2 O 3 (ZnO) m crystal phase)
According to the study of the present inventor, an oxide sintered body containing a crystal phase of In 2 O 3 (ZnO) m (where m is a natural number) tends to have high electrical resistance. Therefore, it is preferable that the oxide sintered body does not contain an In 2 O 3 (ZnO) m crystal phase, and by not containing it, it can be a target suitable for DC sputtering. In addition, since the oxide sintered body does not include an In 2 O 3 (ZnO) m crystal phase, an OFF current can be reduced in a TFT including an oxide semiconductor film formed using this as a target.

(添加元素)
酸化物焼結体は、Ti、W、Hf、ZrまたはSiを1at.%以上10at.%以下の範囲で含有することが好ましい。ターゲットがこれらの元素を含有することにより、酸化物半導体膜にもこれらの元素を含有させることができる。そして酸化物半導体膜がこれらの元素を含有することにより、電界効果移動度が高くかつOFF電流が小さいTFTを実現することができる。なお、上記添加元素の含有量は、より好ましくは1at.%以上6at.%以下であり、特に好ましくは1at.%以上5at.%以下である。
(Additive elements)
The oxide sintered body is made of Ti, W, Hf, Zr or Si at 1 at. % Or more and 10 at. It is preferable to contain in% or less range. When the target contains these elements, the oxide semiconductor film can contain these elements. When the oxide semiconductor film contains these elements, a TFT with high field effect mobility and low OFF current can be realized. The content of the additive element is more preferably 1 at. % Or more and 6 at. % Or less, particularly preferably 1 at. % Or more and 5 at. % Or less.

酸化物焼結体に上記の元素を添加する方法は特に制限されず、たとえば原料粉末を混合する際に酸化物粉末の形態として添加することができる。なおTi、W、Hf、ZrまたはSiの他、アルミニウム(Al)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、モリブデン(Mo)、タンタル(Ta)、ビスマス(Bi)等を添加することもできる。   The method for adding the above elements to the oxide sintered body is not particularly limited, and for example, when the raw material powder is mixed, it can be added in the form of an oxide powder. In addition to Ti, W, Hf, Zr or Si, aluminum (Al), vanadium (V), chromium (Cr), niobium (Nb), molybdenum (Mo), tantalum (Ta), bismuth (Bi), etc. are added. You can also

<酸化物焼結体の製造方法>
上記した第1実施形態の酸化物焼結体は、次のようにして製造することができる。図1は、酸化物焼結体の製造方法の概略を示すフローチャートである。図1に示すように、工程S101〜工程S105を順次実行することにより、第1実施形態の酸化物焼結体を製造できる。
<Method for producing oxide sintered body>
The oxide sintered body of the first embodiment described above can be manufactured as follows. FIG. 1 is a flowchart showing an outline of a method for producing an oxide sintered body. As shown in FIG. 1, the oxide sintered body of the first embodiment can be manufactured by sequentially executing the steps S101 to S105.

(工程S101)
工程S101では、Ga23粉末、ZnO粉末およびSnO2粉末を混合して第1混合物を得る。ここで各原料粉末の純度は99.9%以上であることが好ましい。原料粉末の混合は、一般的な粉砕混合とすることができる。たとえば、通常のボールミル、遊星ボールミル、ビーズミル等を用いて、湿式あるいは乾式の粉砕混合を行なうことができる。なお湿式混合を行なった場合には、自然乾燥やスプレードライ等の乾燥方法を用いて、得られた混合物を乾燥することができる。
(Process S101)
In step S101, Ga 2 O 3 powder, ZnO powder and SnO 2 powder are mixed to obtain a first mixture. Here, the purity of each raw material powder is preferably 99.9% or more. The mixing of the raw material powder can be general pulverized mixing. For example, wet or dry pulverization and mixing can be performed using an ordinary ball mill, planetary ball mill, bead mill, or the like. In addition, when wet mixing is performed, the obtained mixture can be dried using a drying method such as natural drying or spray drying.

(工程S102)
工程S102では、第1混合物を熱処理(仮焼)する。仮焼温度は、好ましくは800℃以上1200℃未満であり、より好ましくは800℃以上1100℃以下であり、特に好ましくは800℃以上1000℃以下である。
(Step S102)
In step S102, the first mixture is heat-treated (calcined). The calcination temperature is preferably 800 ° C. or higher and lower than 1200 ° C., more preferably 800 ° C. or higher and 1100 ° C. or lower, and particularly preferably 800 ° C. or higher and 1000 ° C. or lower.

(工程S103)
工程S103では、仮焼された第1混合物と、In23粉末とを混合して第2混合物を得る。In23粉末もその純度は99.9%以上であることが好ましい。第1混合物とIn23粉末との混合には、工程S101で説明した混合方法を用いることができる。なお工程S103では、In23粉末とともに、TiO2粉末、WO3粉末、HfO2粉末、ZrO2粉末またはSiO2粉末等を添加して混合してもよい。
(Step S103)
In step S103, the calcined first mixture and In 2 O 3 powder are mixed to obtain a second mixture. The purity of the In 2 O 3 powder is preferably 99.9% or more. The mixing method described in step S101 can be used for mixing the first mixture and the In 2 O 3 powder. In step S103, TiO 2 powder, WO 3 powder, HfO 2 powder, ZrO 2 powder, SiO 2 powder, or the like may be added and mixed together with the In 2 O 3 powder.

(工程S104)
工程S104では、第2混合物を加圧成形して成形体を得る。加圧成形の方法としては、たとえば一軸加圧成形(金型プレス)、冷間等方圧プレス(Cold Isostatic Pressing:CIP)、熱間等方圧プレス(Hot Isostatic Pressing:HIP)等を用いることができる。
(Step S104)
In step S104, the second mixture is pressure-molded to obtain a molded body. As a method of pressure molding, for example, uniaxial pressure molding (die press), cold isostatic pressing (CIP), hot isostatic pressing (HIP) or the like is used. Can do.

(工程S105)
工程S105では、成形体を熱処理(焼結)する。焼結温度(本焼温度)は、1375℃以上1450℃以下であることが好ましい。焼結時の雰囲気は、大気雰囲気、酸素雰囲気、窒素と酸素との混合雰囲気等が好ましい。また焼結は大気圧中で行なうことができるが、ZnOの蒸発を抑制するため、加圧ガス中で焼結してもよい。あるいはHIP等のホットプレス焼結法を利用することもできる。ただし最も好ましい条件は、大気圧中かつ大気雰囲気中である。
(Step S105)
In step S105, the compact is heat treated (sintered). The sintering temperature (the firing temperature) is preferably 1375 ° C. or higher and 1450 ° C. or lower. The atmosphere during sintering is preferably an air atmosphere, an oxygen atmosphere, a mixed atmosphere of nitrogen and oxygen, or the like. Sintering can be performed at atmospheric pressure, but may be performed in a pressurized gas in order to suppress evaporation of ZnO. Alternatively, a hot press sintering method such as HIP can be used. However, the most preferable conditions are atmospheric pressure and air atmosphere.

以上の工程を実施することにより、第1実施形態の酸化物焼結体を製造することができる。   By performing the above steps, the oxide sintered body of the first embodiment can be manufactured.

<第2実施形態:半導体デバイス>
第2実施形態は半導体デバイスである。第2実施形態の半導体デバイスは、第1実施形態の酸化物焼結体をターゲットとして用いたスパッタリングによって形成された酸化物半導体膜を備え、当該酸化物半導体膜はチャネル層として機能する。この半導体デバイスは、高い電界移動効果を示し、安価に製造することができる。
<Second Embodiment: Semiconductor Device>
The second embodiment is a semiconductor device. The semiconductor device of the second embodiment includes an oxide semiconductor film formed by sputtering using the oxide sintered body of the first embodiment as a target, and the oxide semiconductor film functions as a channel layer. This semiconductor device exhibits a high electric field transfer effect and can be manufactured at low cost.

図3は本実施形態の半導体デバイスの構成の一例を示す模式的な平面図である。また図4は図3のIV−IV線における模式的な断面図である。図3および図4に示す半導体デバイス10はTFTである。しかしこれはあくまでも一例であり、上記特定の酸化物半導体膜を備える限り、半導体デバイスはTFTに限定されるものではない。   FIG. 3 is a schematic plan view showing an example of the configuration of the semiconductor device of the present embodiment. 4 is a schematic cross-sectional view taken along line IV-IV in FIG. The semiconductor device 10 shown in FIGS. 3 and 4 is a TFT. However, this is merely an example, and the semiconductor device is not limited to the TFT as long as the specific oxide semiconductor film is provided.

図4を参照して半導体デバイス10は、基板11と、ゲート電極12と、ゲート絶縁膜13と、酸化物半導体膜14と、ソース電極15と、ドレイン電極16とを備える。ゲート電極12は基板11上に配置されている。ゲート絶縁膜13はゲート電極12上に配置され、ゲート電極12とソース電極15との間、およびゲート電極12とドレイン電極16との間を絶縁している。酸化物半導体膜14は、第1実施形態の酸化物焼結体をターゲットとしたスパッタリングにより形成された半導体膜であり、半導体デバイス10のチャネル層として機能している。ソース電極15およびドレイン電極16は酸化物半導体膜14上に、互いに接触しないように配置されている。   Referring to FIG. 4, the semiconductor device 10 includes a substrate 11, a gate electrode 12, a gate insulating film 13, an oxide semiconductor film 14, a source electrode 15, and a drain electrode 16. The gate electrode 12 is disposed on the substrate 11. The gate insulating film 13 is disposed on the gate electrode 12 and insulates between the gate electrode 12 and the source electrode 15 and between the gate electrode 12 and the drain electrode 16. The oxide semiconductor film 14 is a semiconductor film formed by sputtering using the oxide sintered body of the first embodiment as a target, and functions as a channel layer of the semiconductor device 10. The source electrode 15 and the drain electrode 16 are disposed on the oxide semiconductor film 14 so as not to contact each other.

<半導体デバイスの製造方法>
第2実施形態の半導体デバイスは、次のようにして製造することができる。図2は半導体デバイスの製造方法の概略を示すフローチャートである。図2に示すように、半導体デバイスの製造方法は、酸化物焼結体を準備する工程S100と、酸化物焼結体をターゲットとして、スパッタリングによって酸化物半導体膜を形成する工程S400とを備える。当該製造方法は、これらの工程を備える限り、半導体デバイスの製造工程に通常含まれ得る任意の工程を備えることができる。そのような工程としては、たとえば電極を形成する工程S200やゲート絶縁膜を形成する工程S300等がある。また図2に示すフローチャートは一例に過ぎず、工程S100と工程S400とをこの順で備える限り、その他の工程の順序は変更しても差し支えない。
<Semiconductor device manufacturing method>
The semiconductor device of the second embodiment can be manufactured as follows. FIG. 2 is a flowchart showing an outline of a semiconductor device manufacturing method. As shown in FIG. 2, the semiconductor device manufacturing method includes a step S100 of preparing an oxide sintered body, and a step S400 of forming an oxide semiconductor film by sputtering using the oxide sintered body as a target. As long as the said manufacturing method is equipped with these processes, it can be equipped with the arbitrary processes which may be normally contained in the manufacturing process of a semiconductor device. Examples of such a process include a process S200 for forming an electrode and a process S300 for forming a gate insulating film. The flowchart shown in FIG. 2 is merely an example, and the order of other processes may be changed as long as the process S100 and the process S400 are provided in this order.

(工程S100)
工程S100では、酸化物焼結体を準備する。この工程は先に酸化物焼結体の製造方法として説明した工程S101〜工程S105であるので、同じ説明は繰り返さない。
(Process S100)
In step S100, an oxide sintered body is prepared. Since this step is step S101 to step S105 described above as the method for manufacturing the oxide sintered body, the same description will not be repeated.

(工程S200)
工程S200では、基板11上にゲート電極12を形成する。基板11には、高い透明性および表面平滑性等を有するものが好ましく、たとえば石英ガラス基板、無アルカリガラス基板等が用いられる。ゲート電極12は、たとえばMo、Ti、W、Al、Cu等の金属薄膜とすることができる。こうした金属薄膜は、たとえば真空蒸着、スパッタリング等によって形成できる。
(Process S200)
In step S200, the gate electrode 12 is formed on the substrate 11. The substrate 11 is preferably one having high transparency and surface smoothness, and for example, a quartz glass substrate, an alkali-free glass substrate, or the like is used. The gate electrode 12 may be a metal thin film such as Mo, Ti, W, Al, Cu, for example. Such a metal thin film can be formed by, for example, vacuum deposition, sputtering, or the like.

(工程S300)
工程S300では、ゲート電極12上にゲート絶縁膜13を形成する。ゲート絶縁膜13には、SiOx膜、SiNx膜等が好適である。こうしたSiOx膜等は、たとえばプラズマCVD(Chemical Vapor Deposition)等によって形成できる。
(Process S300)
In step S300, the gate insulating film 13 is formed on the gate electrode 12. The gate insulating film 13 is preferably an SiO x film, an SiN x film, or the like. Such a SiO x film or the like can be formed by, for example, plasma CVD (Chemical Vapor Deposition).

(工程S400)
工程S400では、ゲート絶縁膜13上に、第1実施形態の酸化物焼結体をターゲットとして、スパッタリングによって酸化物半導体膜14すなわちチャネル層を形成する。かかる特定のターゲットを使用することにより、スパッタリング放電を安定して持続可能であり、半導体デバイスを安価に製造することができる。
(Process S400)
In step S400, the oxide semiconductor film 14, that is, the channel layer is formed on the gate insulating film 13 by sputtering using the oxide sintered body of the first embodiment as a target. By using such a specific target, sputtering discharge can be stably maintained and a semiconductor device can be manufactured at low cost.

工程S400では、第1実施形態の酸化物焼結体をターゲットとすることにより、異常放電を抑制できる。そのため従来よりも低い酸素分圧でスパッタリング放電を持続することができる。よって成膜の高速化が可能である。工程S400で使用する混合ガスにおける酸素のモル分率は、好ましくは0.1以上0.3以下であり、より好ましくは0.1以上0.25以下であり、特に好ましくは0.1以上0.20以下である。   In step S400, abnormal discharge can be suppressed by targeting the oxide sintered body of the first embodiment. Therefore, the sputtering discharge can be sustained with a lower oxygen partial pressure than in the prior art. Therefore, the film formation speed can be increased. The molar fraction of oxygen in the mixed gas used in step S400 is preferably 0.1 or more and 0.3 or less, more preferably 0.1 or more and 0.25 or less, and particularly preferably 0.1 or more and 0 or less. .20 or less.

(工程S500)
工程S500では、酸化物半導体膜14上にソース電極15およびドレイン電極16を形成する。このときソース電極15およびドレイン電極16は、たとえばフォトレジストによるパターニングと、リン酸と酢酸との混合液やシュウ酸水溶液を使用するウェットエッチングによって、互いに接触しないように形成される。その他、電極材料および成膜方法は、工程S200で説明したものと同様とすることができる。
(Process S500)
In step S <b> 500, the source electrode 15 and the drain electrode 16 are formed on the oxide semiconductor film 14. At this time, the source electrode 15 and the drain electrode 16 are formed so as not to contact each other, for example, by patterning using a photoresist and wet etching using a mixed solution of phosphoric acid and acetic acid or an oxalic acid aqueous solution. In addition, the electrode material and the film forming method can be the same as those described in step S200.

以下、実施例を用いて本実施形態をより詳細に説明するが、本実施形態はこれらに限定されるものではない。なお以下の説明において「BET比表面積」は、BET法に基づき測定された比表面積を示すものとする。   Hereinafter, although this embodiment is described in detail using an example, this embodiment is not limited to these. In the following description, “BET specific surface area” indicates a specific surface area measured based on the BET method.

以下のようにして、各種酸化物焼結体(試料No.1〜No.18)を作製した。そして、これらのターゲットを用いたスパッタリングによって、酸化物半導体膜を形成することにより、半導体デバイス(TFT)を作製し、その特性を評価した。ここで試料No.1〜No.16は実施例に相当し、試料No.17およびNo.18は比較例に相当する。   Various oxide sintered bodies (samples No. 1 to No. 18) were produced as follows. And the semiconductor device (TFT) was produced by forming an oxide semiconductor film by sputtering using these targets, and the characteristic was evaluated. Here, sample No. 1-No. 16 corresponds to the example, and sample No. 17 and no. 18 corresponds to a comparative example.

<試料No.1>
1.原料粉末の混合
先ず原料粉末として、Ga23粉末(純度:99.99%、BET比表面積:11m2/g)と、ZnO粉末(純度:99.99%、BET比表面積;4m2/g)と、SnO2粉末(純度:99.9%、BET比表面積:5m2/g)とを準備した。
<Sample No. 1>
1. Mixing of raw material powder First, as raw material powder, Ga 2 O 3 powder (purity: 99.99%, BET specific surface area: 11 m 2 / g) and ZnO powder (purity: 99.99%, BET specific surface area; 4 m 2 / g) and SnO 2 powder (purity: 99.9%, BET specific surface area: 5 m 2 / g) were prepared.

Ga23とZnOとSnO2とのモル混合比が表1に示す値となるように、各原料粉末を計量してボールミルに投入し、ボールミルを用いて12時間に亘って粉砕混合を行なった(工程S101)。これにより第1混合物(Ga23−ZnO−SnO2混合物)を得た。粉砕混合時の分散媒としてはエタノールを用いた(湿式混合)。粉砕混合後の第1混合物はスプレードライヤで乾燥した。 Each raw material powder is weighed and put into a ball mill so that the molar mixing ratio of Ga 2 O 3 , ZnO and SnO 2 becomes the value shown in Table 1, and pulverized and mixed for 12 hours using the ball mill. (Step S101). This gave a first mixture (Ga 2 O 3 -ZnO-SnO 2 mixture). Ethanol was used as a dispersion medium during pulverization and mixing (wet mixing). The first mixture after pulverization and mixing was dried with a spray dryer.

2.仮焼
第1混合物をアルミナ製の坩堝に入れ、大気雰囲気中、900℃で8時間に亘って仮焼を行なった(工程S102)。これによりGa2ZnO4結晶相およびSnZn24結晶相を含み、該Ga2ZnO4結晶相にSnが固溶した結晶相あるいはSnZn24結晶相にGaが固溶した結晶相をさらに含む仮焼粉体を得た。
2. Calcination The first mixture was put in an alumina crucible, and calcination was performed in an air atmosphere at 900 ° C. for 8 hours (step S102). As a result, a crystal phase including a Ga 2 ZnO 4 crystal phase and a SnZn 2 O 4 crystal phase, in which Sn is dissolved in the Ga 2 ZnO 4 crystal phase, or a crystal phase in which Ga is dissolved in the SnZn 2 O 4 crystal phase is further added A calcined powder containing was obtained.

3.In23粉末の混合
上記仮焼粉体と、In23粉末(純度:99.99%、BET比表面積:5m2/g)とを、各原料のモル混合比が表1に示す値となるように計量してボールミルに投入し、ボールミルを用いて12時間に亘って粉砕混合を行なった(工程S103)。このときのモル混合比は、In23のモル数と第1混合物中のGa23のモル数との比とした。これにより第2混合物(仮焼粉体−In23混合物)を得た。混合時の分散媒にはエタノールを用いた。また粉砕混合後の第2混合物もスプレードライヤで乾燥した。
3. Mixing of In 2 O 3 powder The calcined powder and In 2 O 3 powder (purity: 99.99%, BET specific surface area: 5 m 2 / g) are shown in Table 1 in the molar mixing ratio of each raw material. It measured so that it might become a value, and it injected | thrown-in to the ball mill, and grind | pulverized and mixed for 12 hours using the ball mill (process S103). The molar mixing ratio at this time was the ratio between the number of moles of In 2 O 3 and the number of moles of Ga 2 O 3 in the first mixture. As a result, a second mixture (calcined powder-In 2 O 3 mixture) was obtained. Ethanol was used as a dispersion medium during mixing. The second mixture after pulverization and mixing was also dried with a spray dryer.

4.成形および焼結
第2混合物を一軸加圧成形機によって加圧成形し(工程S104)、直径100mm、厚さ約9mmの円板状の成形体を得た。そしてこの成形体を、大気雰囲気中、表1に示す温度で8時間に亘って焼成することにより(工程S105)、実施例に係る酸化物焼結体(試料No.1)を得た。
4). Molding and Sintering The second mixture was pressure molded with a uniaxial pressure molding machine (step S104) to obtain a disk-shaped molded body having a diameter of 100 mm and a thickness of about 9 mm. The molded body was fired at a temperature shown in Table 1 for 8 hours in an air atmosphere (step S105) to obtain an oxide sintered body (sample No. 1) according to the example.

Figure 0006409324
Figure 0006409324

5.X線回折測定
酸化物焼結体の一部から測定用サンプルを採取し、X線回折装置を用いて粉末X線回折法による結晶解析を行なった。回折に用いる特性X線はCuKα線とし、回折角2θおよび回折強度Iを測定した。そしてX線回折パターンから、各結晶相の存否を判別し、さらにaピークに対するbピークの回折強度比Ib/Iaを算出した。結果を表2に示す。
5. X-ray diffraction measurement A sample for measurement was collected from a part of the oxide sintered body, and crystal analysis was performed by a powder X-ray diffraction method using an X-ray diffraction apparatus. The characteristic X-ray used for diffraction was CuKα ray, and the diffraction angle 2θ and the diffraction intensity I were measured. The presence or absence of each crystal phase was determined from the X-ray diffraction pattern, and the diffraction intensity ratio Ib / Ia of the b peak to the a peak was calculated. The results are shown in Table 2.

Figure 0006409324
Figure 0006409324

ICP発光分析装置を用いて、酸化物焼結体中のIn、Ga、ZnおよびSnの含有量[単位:at.%]を測定し、その結果を基に、In/(In+Ga+Zn)、In/(In+Ga+Zn+Sn)、Sn/(Sn+Zn)、Sn/(In+Ga+Sn+Zn)およびIn/(In+Zn+Sn)の各値を算出した。結果を表3に示す。   Using an ICP emission spectrometer, the contents of In, Ga, Zn and Sn in the oxide sintered body [unit: at. %] Was measured, and based on the results, In / (In + Ga + Zn + Sn), Sn / (Sn + Zn), Sn / (In + Ga + Sn + Zn) and In / (In + Zn + Sn) were calculated. The results are shown in Table 3.

Figure 0006409324
Figure 0006409324

6.ターゲットの作製
酸化物焼結体を、直径3インチ(76.2mm)、厚さ5.0mmのスパッタリングターゲットに加工した。このターゲットの電気抵抗率を、4探針法(JIS R 1637)に準拠して、市販の抵抗率計を用いて測定した。結果を表4に示す。
6). Preparation of Target The oxide sintered body was processed into a sputtering target having a diameter of 3 inches (76.2 mm) and a thickness of 5.0 mm. The electrical resistivity of this target was measured using a commercially available resistivity meter in accordance with the 4-probe method (JIS R 1637). The results are shown in Table 4.

7.酸化物半導体膜の成膜
次に上記のターゲットを用いて、DCマグネトロンスパッタリングによる成膜を行なった。スパッタ面は、ターゲットの主面(直径3インチ)とした。操作の具体的な手順は次の通りである。
7). Formation of Oxide Semiconductor Film Next, film formation by DC magnetron sputtering was performed using the above target. The sputter surface was the main surface of the target (3 inches in diameter). The specific procedure of operation is as follows.

先ず、成膜用基板として50mm×50mm×0.6mmの合成石英ガラス基板を準備した。この基板は、その主面上に、予めMo金属薄膜からなるゲート電極と、該ゲート電極上に非晶質SiOxからなるゲート絶縁膜とが形成されたものである(工程S200および工程S300)。 First, a synthetic quartz glass substrate of 50 mm × 50 mm × 0.6 mm was prepared as a film formation substrate. In this substrate, a gate electrode made of a Mo metal thin film and a gate insulating film made of amorphous SiO x are formed on the main surface in advance (steps S200 and S300). .

この基板を、スパッタリング装置の成膜室内において、水冷されている基板ホルダ上にセットした。このとき基板はターゲットに対向して配置され、基板とターゲットとの距離は90mmであった。   This substrate was set on a water-cooled substrate holder in the film forming chamber of the sputtering apparatus. At this time, the substrate was placed facing the target, and the distance between the substrate and the target was 90 mm.

次に、成膜室内を6×10-5Pa程度まで真空引きし、ターゲットのプレスパッタを行なった。プレスパッタでは、基板とターゲットとの間にシャッターを挟んだ状態とし、成膜室内にArガスと酸素(O2)ガスとからなる混合ガス(O2のモル分率=0.17)を導入し、さらにターゲットに80Wの直流電力を印加してスパッタリング放電を発生させた。そして10分間に亘ってプレスパッタを行ない、ターゲットの表面をクリーニングした。 Next, the film formation chamber was evacuated to about 6 × 10 −5 Pa, and the target was pre-sputtered. In pre-sputtering, a shutter is sandwiched between the substrate and the target, and a mixed gas composed of Ar gas and oxygen (O 2 ) gas (O 2 molar fraction = 0.17) is introduced into the film forming chamber. Further, 80 W direct current power was applied to the target to generate sputtering discharge. Then, pre-sputtering was performed for 10 minutes to clean the surface of the target.

その後、O2のモル分率が0.17である混合ガスを、成膜室内へ0.5Paの圧力で導入したまま、同じくターゲットに80Wのスパッタ電力を印加し、基板上に酸化物半導体膜を成膜した(工程S400)。成膜中、基板ホルダに対して特にバイアス電圧は印加せず、ホルダの水冷のみとした。成膜時間は、酸化物半導体膜の厚さが30nmとなるように設定した。 After that, while introducing a mixed gas having a molar fraction of O 2 of 0.17 into the deposition chamber at a pressure of 0.5 Pa, a sputtering power of 80 W was applied to the target, and the oxide semiconductor film was formed on the substrate. Was formed (step S400). During film formation, no particular bias voltage was applied to the substrate holder, and only water cooling of the holder was performed. The film formation time was set so that the thickness of the oxide semiconductor film was 30 nm.

8.スパッタリング中の異常放電の評価
スパッタリング中の異常放電の評価は、次のようにして行なった。すなわち、ターゲットに120Wのスパッタ電力を印加しながら成膜を行ない、安定したスパッタリング放電が持続可能であるか否かを確認した。そして、スパッタリング放電が持続可能であったものについては、成膜中の異常放電の発生回数を計数して、単位時間内における異常放電の発生頻度(回数/分)を算出した。結果を表4に示す。表4中、「放電持続可否」の欄が「可」であるものはスパッタリング放電が持続可能であったことを示し、「不可」であるものはスパッタリング中に異常放電が多発し、グロー放電が持続できなかったことを示している。
8). Evaluation of abnormal discharge during sputtering Evaluation of abnormal discharge during sputtering was performed as follows. That is, film formation was performed while applying a sputtering power of 120 W to the target, and it was confirmed whether stable sputtering discharge could be sustained. For those in which sputtering discharge was sustainable, the number of occurrences of abnormal discharge during film formation was counted, and the frequency of occurrence of abnormal discharge (number of times / minute) within a unit time was calculated. The results are shown in Table 4. In Table 4, “Discharge sustainability” in the column “Yes” indicates that the sputtering discharge was sustainable, and “No” indicates that abnormal discharge occurred frequently during the sputtering and glow discharge occurred. Indicates that it could not be sustained.

Figure 0006409324
Figure 0006409324

9.エッチング
酸化物半導体膜(厚さ30nm)をエッチングすることにより、所定のチャネル長(L)およびチャネル幅(W)を有するチャネル層とした。先ず、リン酸:酢酸:水=4:1:10(体積比)であるエッチング水溶液を調製した。そしてホットバス内でエッチング水溶液の温度を40℃に調節し、酸化物半導体膜が形成された基板をエッチング水溶液に浸漬した。なおここでのエッチング水溶液の組成は、シュウ酸:水=1:20(質量比)としてもよい。
9. Etching An oxide semiconductor film (thickness 30 nm) was etched to form a channel layer having a predetermined channel length (L) and channel width (W). First, an aqueous etching solution having phosphoric acid: acetic acid: water = 4: 1: 10 (volume ratio) was prepared. Then, the temperature of the etching aqueous solution was adjusted to 40 ° C. in a hot bath, and the substrate on which the oxide semiconductor film was formed was immersed in the etching aqueous solution. The composition of the aqueous etching solution here may be oxalic acid: water = 1: 20 (mass ratio).

10.ソース電極およびドレイン電極の形成
先ず酸化物半導体膜の上面のうち、ソース電極およびドレイン電極が形成されるべき部分のみが露出するように、酸化物半導体膜上にレジストを塗布して、露光および現像を行なった。次に酸化物半導体膜の上面のうち、レジストを形成していない部分に対して、スパッタリングにより厚さ100nmのソース電極およびドレイン電極を互いに分離して形成した(工程S500)。その後、酸化物半導体膜上のレジストを剥離した。これにより酸化物半導体膜をチャネル層として備えるTFTを得た。
10. Formation of source electrode and drain electrode First, a resist is applied on the oxide semiconductor film so that only a portion of the upper surface of the oxide semiconductor film where the source electrode and the drain electrode are to be formed is exposed, and exposure and development are performed. Was done. Next, a source electrode and a drain electrode having a thickness of 100 nm were formed by sputtering on the portion of the top surface of the oxide semiconductor film where the resist was not formed (step S500). Thereafter, the resist on the oxide semiconductor film was peeled off. Thus, a TFT including the oxide semiconductor film as a channel layer was obtained.

11.熱処理
TFTを窒素雰囲気中300℃で1時間に亘って熱処理した。
11. Heat treatment The TFT was heat-treated at 300 ° C. for 1 hour in a nitrogen atmosphere.

<TFT特性の評価>
TFT特性は、電界効果移動度μfe、OFF電流およびVon値を測定することにより評価した。これらの測定結果を表5に示す。具体的な測定手順は次の通りである。
<Evaluation of TFT characteristics>
The TFT characteristics were evaluated by measuring the field effect mobility μ fe , the OFF current, and the Von value. These measurement results are shown in Table 5. The specific measurement procedure is as follows.

導電性のSiウエハをゲート電極として、ソース電極およびドレイン電極に測定針を接触させた。次にソース電極とドレイン電極との間に0.1Vの電圧(Vds)を印加した状態で、ソース電極とゲート電極との間に印加する電圧(Vgs)を−10Vから25Vへと変化させながら、ドレイン電流(Ids)を測定した。測定結果を、VgsをX軸とし、IdsをY軸とする二次元座標にプロットして、TFT特性を示すグラフを得た。そしてこのグラフからIds=7×10-12AにおけるVgsをVon値とした。 Using a conductive Si wafer as a gate electrode, a measuring needle was brought into contact with the source electrode and the drain electrode. Next, the voltage (V gs ) applied between the source electrode and the gate electrode is changed from −10 V to 25 V with a voltage (V ds ) of 0.1 V applied between the source electrode and the drain electrode. The drain current (I ds ) was measured. The measurement results were plotted on two-dimensional coordinates with V gs as the X axis and I ds as the Y axis, and a graph showing TFT characteristics was obtained. From this graph, V gs at I ds = 7 × 10 −12 A was taken as the Von value.

また下記式(6)に示すように、IdsをVgsについて微分することによりgmを導出した。そしてVgs=8.0Vにおけるgmの値を用いて、下記式(7)から電界効果移動度μfeを算出した
m=dIds/dVgs (6)
μfe=gm・L/(W・Ci・Vds) (7)
なおμfeの算出にあたって、式(7)中のL(チャネル長)は20μmとし、W(チャネル幅)は30μmとした。またCi(ゲート絶縁膜のキャパシタンス)は3.4×10-8F/cm2とし、ソース−ドレイン間電圧(Vds)は1.0Vとした。
Further, as shown in the following formula (6), g m was derived by differentiating I ds with respect to V gs . Then, using the value of g m at V gs = 8.0 V, the field effect mobility μ fe was calculated from the following equation (7).
g m = dI ds / dV gs (6)
μ fe = g m · L / (W · C i · V ds ) (7)
In calculating μ fe , L (channel length) in equation (7) was 20 μm and W (channel width) was 30 μm. C i (capacitance of the gate insulating film) was 3.4 × 10 −8 F / cm 2 and the source-drain voltage (V ds ) was 1.0 V.

またOFF電流には、Vgs=−1.0V、Vds=5.0VであるときのIdsの値を採用した。OFF電流が小さいほどTFT特性は良好であるといえる。 For the OFF current, the value of I ds when V gs = −1.0 V and V ds = 5.0 V was adopted. It can be said that the smaller the OFF current, the better the TFT characteristics.

Figure 0006409324
Figure 0006409324

<試料No.2〜No.11>
表1に示すように、原料粉末のモル混合比等の製造条件を変更する以外は、試料No.1と同様にして、実施例に係る酸化物焼結体(試料No.2〜No.11)を得、これをターゲットとして用いたスパッタリングによりTFTを製造した。そして、試料No.1と同様にして、酸化物焼結体およびTFT特性の評価を行なった。結果を表2〜表5に示す。
<Sample No. 2-No. 11>
As shown in Table 1, the sample No. was changed except that the production conditions such as the molar mixing ratio of the raw material powder were changed. In the same manner as in Example 1, oxide sintered bodies (samples No. 2 to No. 11) according to the examples were obtained, and TFTs were manufactured by sputtering using this as a target. And sample no. In the same manner as in Example 1, the oxide sintered body and the TFT characteristics were evaluated. The results are shown in Tables 2-5.

<試料No.12〜No.16>
試料No.12〜No.16では、第2混合物を得る際に、異種酸化物粉末(TiO2粉末、WO3粉末、HfO2粉末、ZrO2粉末またはSiO2粉末)を添加して粉砕混合を行なった。このときIn23粉末に対するモル混合比は表1に示す値とした。
<Sample No. 12-No. 16>
Sample No. 12-No. In No. 16, when the second mixture was obtained, a different oxide powder (TiO 2 powder, WO 3 powder, HfO 2 powder, ZrO 2 powder or SiO 2 powder) was added and pulverized and mixed. At this time, the molar mixing ratio with respect to In 2 O 3 powder was set to the values shown in Table 1.

そして、その他の条件については表1に示す通りとして実施例に係る酸化物焼結体(試料No.12〜試料No.16)を得た。酸化物焼結体における添加元素の含有量は、In、Ga、ZnおよびSnと同様にICP発光分析装置を用いて測定した。結果を表3に示す。さらにスパッタリングによりTFTを製造し、試料No.1と同様に、酸化物焼結体およびTFT特性の評価を行なった。結果を表2〜表5に示す。   And about other conditions, as shown in Table 1, the oxide sintered compact (sample No. 12-sample No. 16) which concerns on an Example was obtained. The content of the additive element in the oxide sintered body was measured using an ICP emission analyzer in the same manner as In, Ga, Zn, and Sn. The results are shown in Table 3. Further, a TFT was manufactured by sputtering. In the same manner as in Example 1, the oxide sintered body and the TFT characteristics were evaluated. The results are shown in Tables 2-5.

<試料No.17およびNo.18>
試料No.17およびNo.18は従来の酸化物焼結体を想定して作製した。すなわち、Ga23粉末、ZnO粉末、SnO2粉末およびIn23粉末を一括して粉砕混合して混合物を得、さらにこれを表1に示す条件で仮焼、成形、焼結して酸化物焼結体を得た。
<Sample No. 17 and no. 18>
Sample No. 17 and no. No. 18 was prepared assuming a conventional oxide sintered body. That is, Ga 2 O 3 powder, ZnO powder, SnO 2 powder and In 2 O 3 powder are pulverized and mixed together to obtain a mixture, which is further calcined, molded and sintered under the conditions shown in Table 1. An oxide sintered body was obtained.

実施例(試料No.1〜No.16)と同様に、比較例(試料No.17および試料No.18)に係る酸化物焼結体のX線回折測定を行なったところ、表2に示すように、これらの酸化物焼結体の内部にはSnO2結晶相が存在することが確認された。 The X-ray diffraction measurement of the oxide sintered body according to the comparative example (sample No. 17 and sample No. 18) was performed similarly to the examples (sample No. 1 to No. 16). Thus, it was confirmed that a SnO 2 crystal phase was present inside these oxide sintered bodies.

また実施例と同様に、比較例に係る酸化物焼結体をターゲットとして、スパッタリングによる成膜を試みたが、表4に示すように、スパッタリング放電が持続できず、成膜は困難であった。   In addition, as in the example, film formation by sputtering was attempted using the oxide sintered body according to the comparative example as a target. However, as shown in Table 4, sputtering discharge could not be sustained and film formation was difficult. .

<結果と考察>
1.In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相
表2に示すX回折測定の結果より、実施例に係る酸化物焼結体(試料No.1〜No.16)では、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方の結晶相の存在が確認された。これに対して比較例(試料No.17およびNo.18)に係る酸化物焼結体では、これらの結晶相の存在は確認されず、前述のようにSnO2結晶相の存在が確認された。
<Results and discussion>
1. In 6 Ga 2 Sn 2 O 16 crystal phase and In 2 Ga 2 ZnO 7 crystal phase From the results of X diffraction measurement shown in Table 2, in the oxide sintered bodies (samples No. 1 to No. 16 ) according to the examples. The presence of at least one of the In 6 Ga 2 Sn 2 O 16 crystal phase and the In 2 Ga 2 ZnO 7 crystal phase was confirmed. On the other hand, in the oxide sintered bodies according to the comparative examples (samples No. 17 and No. 18), the presence of these crystal phases was not confirmed, and the presence of the SnO 2 crystal phase was confirmed as described above. .

そして表4に示すように、スパッタリング時の挙動において、実施例と比較例との間に明りょうな差異が現れた。すなわち実施例の酸化物焼結体をターゲットとした場合にはスパッタリング放電の持続が可能である一方、比較例の酸化物焼結体をターゲットとした場合には放電の持続は不可能であった。したがって、これらの結果から、Sn元素を含有する酸化物焼結体であっても、In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含むことにより、スパッタリング放電の持続が可能であるといえる。 And as shown in Table 4, in the behavior at the time of sputtering, a clear difference appeared between the example and the comparative example. That is, when the oxide sintered body of the example was used as the target, the sputtering discharge could be continued, whereas when the oxide sintered body of the comparative example was used as the target, the discharge could not be sustained. . Therefore, from these results, even if it is an oxide sintered body containing Sn element, it contains at least one of In 6 Ga 2 Sn 2 O 16 crystal phase and In 2 Ga 2 ZnO 7 crystal phase. It can be said that the sputtering discharge can be continued.

2.回折強度比Ib/Ia
表2および表4から、回折強度比Ib/Iaが0.02以上0.1以下である試料No.2〜No.4は、かかる条件を満たさない試料No.1およびNo.5と比較して、安定してスパッタリング放電を持続することができた。
2. Diffraction intensity ratio Ib / Ia
From Table 2 and Table 4, Sample No. whose diffraction intensity ratio Ib / Ia is 0.02 or more and 0.1 or less. 2-No. Sample No. 4 which does not satisfy such conditions. 1 and no. Compared with 5, sputtering discharge could be stably maintained.

3.酸化物焼結体の元素組成
表3に示すように、実施例の酸化物焼結体は、上記式(1)〜上記式(5)の少なくともいずれか1つを満たしている。さらに上記式(1)〜上記式(5)の全てを満たす試料No.4およびNo.8等では、Von値が正の値を示し、かつ電界効果移動度が高い傾向が確認された。
3. Elemental Composition of Oxide Sintered Body As shown in Table 3, the oxide sintered body of the example satisfies at least one of the above formulas (1) to (5). Furthermore, sample No. 1 satisfying all of the above formulas (1) to (5). 4 and no. At 8 mag, it was confirmed that the Von value showed a positive value and the field effect mobility was high.

4.In23結晶相およびIn23(ZnO)m結晶相
表2に示す通り、比較例の酸化物焼結体(試料No.17およびNo.18)は、ルチル型結晶構造を有するSnO2結晶相に加えて、ビックスバイト型結晶構造を有するIn23結晶相およびIn23(ZnO)m結晶相を含むものであった。そして表4に示す通り、比較例の酸化物焼結体では電気抵抗率が高い結果となった。したがって、これらの結晶相の存在が酸化物焼結体の電気抵抗率を増加させ、スパッタリング放電の持続を阻害していると考えられる。
4). In 2 O 3 crystal phase and In 2 O 3 (ZnO) m crystal phase As shown in Table 2, the oxide sintered bodies of the comparative examples (samples No. 17 and No. 18) are SnO having a rutile crystal structure. In addition to the two crystal phases, an In 2 O 3 crystal phase and an In 2 O 3 (ZnO) m crystal phase having a bixbite type crystal structure were included. And as shown in Table 4, the oxide sintered compact of the comparative example resulted in a high electrical resistivity. Therefore, it is considered that the presence of these crystal phases increases the electrical resistivity of the oxide sintered body and inhibits the sustaining of the sputtering discharge.

5.添加元素
表3および表5に示す通り、添加元素としてTi、W、Hf、ZrまたはSiを1at.%以上10at.%以下の範囲で含有する試料No.12〜No.16を用いて製造されたTFTでは、電界効果移動度が高い傾向が確認された。
5. Additive elements As shown in Tables 3 and 5, Ti, W, Hf, Zr or Si was added at 1 at. % Or more and 10 at. % Of sample No. 12-No. It was confirmed that the TFT manufactured using 16 has a high field effect mobility.

以上、本実施形態および実施例について説明を行なったが、今回開示された各実施形態および実施例の構成を適宜組み合わせることも当初から予定している。   Although the present embodiment and examples have been described above, it is also planned from the beginning to appropriately combine the configurations of the embodiments and examples disclosed this time.

今回開示された実施形態および実施例はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

10 半導体デバイス
11 基板
12 ゲート電極
13 ゲート絶縁膜
14 チャネル層
15 ソース電極
16 ドレイン電極
L チャネル長
W チャネル幅
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Substrate 12 Gate electrode 13 Gate insulating film 14 Channel layer 15 Source electrode 16 Drain electrode L Channel length W Channel width

Claims (11)

In、Ga、ZnおよびSnを含有し、
In6Ga2Sn216結晶相およびIn2Ga2ZnO7結晶相の少なくともいずれか一方を含み、
Snが固溶したZnGa24結晶相およびGaが固溶したZn2SnO4結晶相の少なくともいずれか一方をさらに含む、酸化物焼結体。
Containing In, Ga, Zn and Sn;
Including at least one of an In 6 Ga 2 Sn 2 O 16 crystal phase and an In 2 Ga 2 ZnO 7 crystal phase,
An oxide sintered body further comprising at least one of a ZnGa 2 O 4 crystal phase in which Sn is dissolved and a Zn 2 SnO 4 crystal phase in which Ga is dissolved.
Snが固溶したInGaZnO4結晶相をさらに含む、請求項1に記載の酸化物焼結体。 The oxide sintered body according to claim 1, further comprising an InGaZnO 4 crystal phase in which Sn is dissolved. 粉末X線回折法による回折パターンにおいて、回折角2θが30.81°より大きく30.90°以下の範囲内にあるピークをaピークとし、回折角2θが38.00°以上38.15°以下の範囲内に1つあるピークをbピークとするとき、
前記aピークに対する前記bピークの回折強度比Ib/Iaが、0.02以上0.1以下である請求項2に記載の酸化物焼結体。
In the diffraction pattern by the powder X-ray diffraction method, a peak having a diffraction angle 2θ of greater than 30.81 ° and less than or equal to 30.90 ° is defined as a peak, and the diffraction angle 2θ is 38.00 ° or more and 38.15 ° or less. When one peak in the range is b peak,
The diffraction intensity ratio Ib / Ia of the b peak to a peak, is 0.02 to 0.1, the oxide sintered body according to claim 2.
前記酸化物焼結体の元素組成は、下記式(1)〜下記式(5):
0.4<In/(In+Ga+Zn)≦0.65 (1)
0.3<In/(In+Ga+Zn+Sn)≦0.50 (2)
0.20≦Sn/(Sn+Zn)<0.33 (3)
0.05<Sn/(In+Ga+Sn+Zn)<0.2 (4)
0.41≦In/(In+Zn+Sn)≦0.6 (5)
の全てを満たす、請求項1〜請求項3のいずれか1項に記載の酸化物焼結体。
The elemental composition of the oxide sintered body is represented by the following formula (1) to the following formula (5):
0.4 <In / (In + Ga + Zn) ≦ 0.65 (1)
0.3 <In / (In + Ga + Zn + Sn) ≦ 0.50 (2)
0.20 ≦ Sn / (Sn + Zn) <0.33 (3)
0.05 <Sn / (In + Ga + Sn + Zn) <0.2 (4)
0.41 ≦ In / (In + Zn + Sn) ≦ 0.6 (5)
The oxide sintered body according to any one of claims 1 to 3, which satisfies all of the above.
粉末X線回折法による回折パターンにおいて、回折角2θが30.55°以上30.80°以下の範囲内にピークが観察されない、請求項1〜請求項4のいずれか1項に記載の酸化物焼結体。   The oxide according to any one of claims 1 to 4, wherein a peak is not observed within a diffraction angle 2θ of 30.55 ° or more and 30.80 ° or less in a diffraction pattern by a powder X-ray diffraction method. Sintered body. ビックスバイト型結晶構造を有するIn23結晶相を含まない、請求項1〜請求項5のいずれか1項に記載の酸化物焼結体。 The oxide sintered body according to any one of claims 1 to 5, which does not include an In 2 O 3 crystal phase having a bixbite type crystal structure. 粉末X線回折法による回折パターンにおいて、回折角2θが34.30°以上34.50°以下の範囲内にピークが観察されない、請求項1〜請求項6のいずれか1項に記載の酸化物焼結体。   The oxide according to any one of claims 1 to 6, wherein no peak is observed within a diffraction angle 2θ of 34.30 ° or more and 34.50 ° or less in a diffraction pattern by a powder X-ray diffraction method. Sintered body. ルチル型結晶構造を有するSnO2結晶相を含まない、請求項1〜請求項7のいずれか1項に記載の酸化物焼結体。 The oxide sintered body according to any one of claims 1 to 7, which does not include a SnO 2 crystal phase having a rutile crystal structure. In23(ZnO)m(ただし式中のmは自然数である)結晶相を含まない、請求項1〜請求項8のいずれか1項に記載の酸化物焼結体。 The oxide sintered body according to any one of claims 1 to 8, which does not include a crystal phase of In 2 O 3 (ZnO) m (wherein m is a natural number). Ti、W、Hf、ZrまたはSiを1at.%以上10at.%以下の範囲で含有する、請求項1〜請求項9のいずれか1項に記載の酸化物焼結体。   Ti, W, Hf, Zr or Si is added at 1 at. % Or more and 10 at. The oxide sintered body according to any one of claims 1 to 9, which is contained in a range of not more than%. 請求項1〜請求項10のいずれか1項に記載の前記酸化物焼結体を準備する工程と、
前記酸化物焼結体をターゲットとして、スパッタリングによって酸化物半導体膜を形成する工程と、を備え、
前記酸化物半導体膜はチャネル層である、半導体デバイスの製造方法。
Preparing the oxide sintered body according to any one of claims 1 to 10, and
Using the oxide sintered body as a target, and forming an oxide semiconductor film by sputtering,
The method for manufacturing a semiconductor device, wherein the oxide semiconductor film is a channel layer.
JP2014096880A 2014-05-08 2014-05-08 Oxide sintered body and manufacturing method of semiconductor device Active JP6409324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014096880A JP6409324B2 (en) 2014-05-08 2014-05-08 Oxide sintered body and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014096880A JP6409324B2 (en) 2014-05-08 2014-05-08 Oxide sintered body and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2015214429A JP2015214429A (en) 2015-12-03
JP6409324B2 true JP6409324B2 (en) 2018-10-24

Family

ID=54751704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014096880A Active JP6409324B2 (en) 2014-05-08 2014-05-08 Oxide sintered body and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6409324B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254308B2 (en) * 2016-04-19 2017-12-27 株式会社コベルコ科研 Oxide sintered body, sputtering target, and production method thereof
JP6364561B1 (en) * 2017-05-18 2018-07-25 株式会社コベルコ科研 Oxide sintered body and sputtering target
JP6364562B1 (en) * 2017-05-19 2018-07-25 株式会社コベルコ科研 Oxide sintered body and sputtering target

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118407A (en) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd Thin-film transistor having etching resistance, and production method thereof
WO2010070832A1 (en) * 2008-12-15 2010-06-24 出光興産株式会社 Sintered complex oxide and sputtering target comprising same
JP5690063B2 (en) * 2009-11-18 2015-03-25 出光興産株式会社 In-Ga-Zn-based oxide sintered sputtering target and thin film transistor
JP5591523B2 (en) * 2009-11-19 2014-09-17 出光興産株式会社 In-Ga-Zn-O-based oxide sintered sputtering target excellent in stability during long-term film formation
JP5501306B2 (en) * 2011-08-18 2014-05-21 出光興産株式会社 In-Ga-Zn-O-based sputtering target

Also Published As

Publication number Publication date
JP2015214429A (en) 2015-12-03

Similar Documents

Publication Publication Date Title
JP5248698B2 (en) Thin film transistor and manufacturing method thereof
JP6119773B2 (en) Oxide sintered body and manufacturing method thereof, sputter target, and semiconductor device
JP6137111B2 (en) Oxide sintered body and manufacturing method of semiconductor device
KR101863467B1 (en) Oxide sintered body and method of manufacturing same, sputter target, and semiconductor device
JP6493502B2 (en) Manufacturing method of oxide sintered body
WO2016063557A1 (en) Sintered oxide and semiconductor device
JP6593268B2 (en) Oxide sintered body and method for manufacturing the same, sputter target, and method for manufacturing semiconductor device
JP6409324B2 (en) Oxide sintered body and manufacturing method of semiconductor device
JP6493501B2 (en) Manufacturing method of oxide sintered body
JP6350466B2 (en) Oxide sintered body and method for manufacturing the same, sputter target, and method for manufacturing semiconductor device
JP6233447B2 (en) Oxide sintered body and manufacturing method thereof, sputter target, and semiconductor device
JP2016060686A (en) Oxide sintered body and method for producing the same, target for spattering, and semiconductor device
WO2018083837A1 (en) Oxide sintered body and method for producing same, sputter target, and method for producing semiconductor device
JP6255813B2 (en) Oxide sintered body and semiconductor device
JP5857775B2 (en) Conductive oxide and method for producing the same
JP6493601B2 (en) Oxide sintered body and method for manufacturing the same, sputter target, and method for manufacturing semiconductor device
JP2014138105A (en) Conductive oxide and manufacturing method of the same
JP5811877B2 (en) Conductive oxide and method for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180910

R150 Certificate of patent or registration of utility model

Ref document number: 6409324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250