JP6399971B2

JP6399971B2 - Laser radar equipment

Info

Publication number: JP6399971B2
Application number: JP2015119165A
Authority: JP
Inventors: 祐一西野; 勝治今城; 秀伸辻; 論季小竹; 優佑伊藤; 俊平亀山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-06-12
Filing date: 2015-06-12
Publication date: 2018-10-03
Anticipated expiration: 2035-06-12
Also published as: JP2017003489A

Description

この発明は、ターゲットに対してレーザ光を送受信して、ターゲット上の多点までの距離を計測し、この多点に関する距離の情報からターゲットの三次元形状を計測するレーザレーダ装置に関するものである。 The present invention relates to a laser radar device that transmits / receives laser light to / from a target, measures distances to multiple points on the target, and measures a three-dimensional shape of the target from information on the distances related to the multiple points. .

以下の特許文献１に開示されているレーザレーダ装置では、レーザ光をターゲットに照射した時点から、そのターゲットに反射されて戻ってきたレーザ光の反射光を受光するまでの時間からターゲットまでの距離を算出している。
具体的には、パルスレーザ光の生成タイミングに同期して、反射光の受光強度である検出信号の信号レベルを判定し、信号レベルが予め設定している閾値以上の検出信号がターゲットによるパルスレーザ光の反射光であると判断している。
また、同時に、反射光の受光タイミングとパルスレーザ光の出力タイミングとの時刻差を求め、この時刻差からターゲットまでの距離を算出している。 In the laser radar device disclosed in Patent Literature 1 below, the distance from the time from when the target is irradiated with laser light to the time when the reflected light of the laser light reflected and returned from the target is received to the target Is calculated.
Specifically, in synchronization with the generation timing of the pulse laser beam, the signal level of the detection signal, which is the received light intensity of the reflected light, is determined, and the detection signal with the signal level equal to or higher than a preset threshold is detected by the target pulse laser. Judged to be reflected light.
At the same time, the time difference between the reception timing of the reflected light and the output timing of the pulse laser beam is obtained, and the distance to the target is calculated from this time difference.

このレーザレーダ装置では、反射光の受信信号の信号レベルが飽和電圧を超える回数を計数し、飽和電圧を超える回数が予め設定されている閾値を超えると、信号レベルが飽和電圧を超えている受信信号から得られる距離の平均値を求め、その平均値に対応する強度まで、パルスレーザ光の出力強度を減少させている。 In this laser radar device, the number of times that the signal level of the received signal of the reflected light exceeds the saturation voltage is counted, and if the number of times exceeding the saturation voltage exceeds a preset threshold, the reception that the signal level exceeds the saturation voltage is received. The average value of the distance obtained from the signal is obtained, and the output intensity of the pulse laser beam is reduced to the intensity corresponding to the average value.

特開２００８−２３２８００号公報（段落番号［０００８］から［０００９］、図１）JP 2008-232800 A (paragraph numbers [0008] to [0009], FIG. 1)

従来のレーザレーダ装置は以上のように構成されているので、反射光の受信信号の信号レベルが飽和電圧を超えた場合、パルスレーザ光の出力強度を下げることができる。しかし、パルスレーザ光の出力強度を下げるには、反射光の受信信号の信号レベルが飽和電圧を超える回数を計数する必要がある。そのため、監視領域内に反射率が高いターゲットが侵入している場合などでは、受信信号の信号レベルが明らかに大きくなって、受信回路が飽和する状況が一定期間継続する。受信回路が飽和する状況下では、回路の非線形性によって高調波が発生することで、受信信号の時間波形に歪みが生じるため、ターゲットまでの距離の算出精度が劣化してしまうという課題があった。 Since the conventional laser radar device is configured as described above, the output intensity of the pulsed laser beam can be lowered when the signal level of the received signal of the reflected light exceeds the saturation voltage. However, in order to reduce the output intensity of the pulsed laser beam, it is necessary to count the number of times that the signal level of the received signal of the reflected light exceeds the saturation voltage. For this reason, when a target with high reflectivity enters the monitoring area, the signal level of the received signal is clearly increased, and the situation in which the receiving circuit is saturated continues for a certain period. Under circumstances where the receiver circuit is saturated, harmonics are generated due to the nonlinearity of the circuit, which distorts the time waveform of the received signal, resulting in a problem that the calculation accuracy of the distance to the target deteriorates. .

この発明は上記のような課題を解決するためになされたもので、受信信号の信号レベルが明らかに大きい反射光が受光された場合の距離の算出精度の劣化を防止することができるレーザレーダ装置を得ることを目的とする。 The present invention has been made in order to solve the above-described problems, and a laser radar device capable of preventing deterioration in distance calculation accuracy when reflected light having a clearly high signal level of a received signal is received. The purpose is to obtain.

この発明に係るレーザレーダ装置は、レーザ光を走査しながら、レーザ光をターゲットに照射するレーザ光照射部と、ターゲットに反射されたレーザ光の反射光を受光して、その反射光の受信信号を出力する複数の受光器と、受光器から出力された受信信号を増幅する複数の増幅器と、増幅器により増幅された受信信号の信号レベルが、増幅器の飽和電圧以下であり、かつ、その飽和電圧より小さい閾値電圧以上であれば、当該受信信号の通過を許可し、当該受信信号の信号レベルが、増幅器の飽和電圧より大きい場合、あるいは、閾値電圧より小さい場合、当該受信信号の通過を阻止する複数の通過制御回路と、複数の通過制御回路を通過してきた受信信号の和を算出して、受信信号の和を示す加算信号を出力する加算回路とを設け、距離算出部が、レーザ光照射部によってレーザ光が照射されてから、加算回路から加算信号が出力されるまでの時間から、ターゲットまでの距離を算出するようにしたものである。 The laser radar device according to the present invention receives a reflected light of a laser beam reflected by the target, and a received signal of the reflected light, while irradiating the target with the laser beam while scanning the laser beam. , A plurality of amplifiers for amplifying the reception signal output from the light receiver, and the signal level of the reception signal amplified by the amplifier is equal to or lower than the saturation voltage of the amplifier, and the saturation voltage If the threshold voltage is lower than the threshold voltage, the reception signal is allowed to pass. If the signal level of the reception signal is higher than the saturation voltage of the amplifier or lower than the threshold voltage, the reception signal is prevented from passing. A plurality of passage control circuits, and an addition circuit that calculates a sum of reception signals that have passed through the plurality of passage control circuits and outputs an addition signal indicating the sum of the reception signals. Out portion, from the laser beam is irradiated by the laser beam irradiation unit, the time from the addition circuit to the addition signal is outputted, in which to calculate the distance to the target.

この発明によれば、増幅器により増幅された受信信号の信号レベルが、増幅器の飽和電圧以下であり、かつ、その飽和電圧より小さい閾値電圧以上であれば、当該受信信号の通過を許可し、当該受信信号の信号レベルが、増幅器の飽和電圧より大きい場合、あるいは、閾値電圧より小さい場合、当該受信信号の通過を阻止する複数の通過制御回路を備えるように構成したので、受信信号の信号レベルが明らかに大きい反射光が受光された場合の距離の算出精度の劣化を防止することができる効果がある。 According to this invention, if the signal level of the reception signal amplified by the amplifier is equal to or lower than the saturation voltage of the amplifier and equal to or higher than a threshold voltage lower than the saturation voltage, the reception signal is allowed to pass, When the signal level of the received signal is higher than the saturation voltage of the amplifier or lower than the threshold voltage, the signal level of the received signal is set so as to include a plurality of passage control circuits that block passage of the received signal. There is an effect that it is possible to prevent the deterioration of the calculation accuracy of the distance when clearly reflected light is received.

この発明の実施の形態１によるレーザレーダ装置を示す構成図である。It is a block diagram which shows the laser radar apparatus by Embodiment 1 of this invention. この発明の実施の形態１によるレーザレーダ装置の比較処理回路９を示す構成図である。It is a block diagram which shows the comparison processing circuit 9 of the laser radar apparatus by Embodiment 1 of this invention. この発明の実施の形態１によるレーザレーダ装置の処理内容を示すフローチャートである。It is a flowchart which shows the processing content of the laser radar apparatus by Embodiment 1 of this invention. リンギング等によって受信信号の時間波形に歪みが生じている状況の一例を示す説明図である。It is explanatory drawing which shows an example of the condition which the distortion has arisen in the time waveform of the received signal by ringing etc. FIG. この発明の実施の形態２によるレーザレーダ装置を示す構成図である。It is a block diagram which shows the laser radar apparatus by Embodiment 2 of this invention. この発明の実施の形態２によるレーザレーダ装置の比較処理回路２０を示す構成図である。It is a block diagram which shows the comparison processing circuit 20 of the laser radar apparatus by Embodiment 2 of this invention. 遅延回路２２の遅延素子２２ａ，２２ｂ，２２ｃを示す構成図である。3 is a configuration diagram illustrating delay elements 22a, 22b, and 22c of the delay circuit 22. FIG. 加算回路１５から出力された加算信号の信号レベルと飽和電圧Ｖｂの関係を示す説明図である。It is explanatory drawing which shows the relationship between the signal level of the addition signal output from the addition circuit 15, and the saturation voltage Vb.

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。 Hereinafter, in order to describe the present invention in more detail, modes for carrying out the present invention will be described with reference to the accompanying drawings.

実施の形態１．
図１はこの発明の実施の形態１によるレーザレーダ装置を示す構成図であり、図２はこの発明の実施の形態１によるレーザレーダ装置の比較処理回路９を示す構成図である。
図１及び図２において、レーザ光照射部１は基準トリガ発生装置２、レーザ光源３、スキャナ４及びスキャナ角度モニタ装置５から構成されており、レーザ光を走査しながら、そのレーザ光をターゲット６に照射する装置である。
基準トリガ発生装置２は、一定の周期でトリガ信号を発生し、そのトリガ信号をレーザ光源３及び距離強度算出装置１６に出力する。
レーザ光源３は基準トリガ発生装置２からトリガ信号が出力される毎に、パルス状のレーザ光をスキャナ４に出力する光源である。 Embodiment 1 FIG.
1 is a block diagram showing a laser radar apparatus according to Embodiment 1 of the present invention, and FIG. 2 is a block diagram showing a comparison processing circuit 9 of the laser radar apparatus according to Embodiment 1 of the present invention.
1 and 2, the laser beam irradiation unit 1 includes a reference trigger generator 2, a laser light source 3, a scanner 4, and a scanner angle monitor device 5. The laser beam is scanned with the target 6 while scanning the laser beam. It is an apparatus that irradiates.
The reference trigger generator 2 generates a trigger signal at a constant period and outputs the trigger signal to the laser light source 3 and the distance intensity calculator 16.
The laser light source 3 is a light source that outputs a pulsed laser beam to the scanner 4 each time a trigger signal is output from the reference trigger generator 2.

スキャナ４は受信レンズ７がターゲット６に反射されたレーザ光の反射光を受光することが可能な角度範囲である受信視野内において、レーザ光源３から出力されたレーザ光を２次元走査する機構である。
スキャナ角度モニタ装置５はスキャナ４における照射面の角度を読み取り、その角度を示すスキャナ角度信号を信号処理装置１７に出力する装置である。
ターゲット６は距離や三次元形状等の計測対象物である。 The scanner 4 is a mechanism that two-dimensionally scans the laser light output from the laser light source 3 in a reception field of view that is an angular range in which the reception lens 7 can receive the reflected light of the laser light reflected by the target 6. is there.
The scanner angle monitor device 5 is a device that reads the angle of the irradiation surface of the scanner 4 and outputs a scanner angle signal indicating the angle to the signal processing device 17.
The target 6 is a measurement object such as a distance or a three-dimensional shape.

受信レンズ７はターゲット６に反射されたレーザ光の反射光を集光する光学部品であり、アレイ状受光器８を構成している複数の受光器８ａ〜８ｄが反射光を集光できるようなレンズが用いられている。
受信レンズ７の位置は、アレイ状受光器８上での反射光の集光スポットサイズが、アレイ状受光器８を構成している受光器８ａ〜８ｄのサイズと等しくなるように事前に調整されている。 The receiving lens 7 is an optical component that condenses the reflected light of the laser light reflected by the target 6, so that the plurality of light receivers 8 a to 8 d constituting the arrayed light receiver 8 can collect the reflected light. A lens is used.
The position of the receiving lens 7 is adjusted in advance so that the condensed spot size of the reflected light on the arrayed light receiver 8 is equal to the size of the light receivers 8a to 8d constituting the arrayed light receiver 8. ing.

アレイ状受光器８は複数の受光器８ａ〜８ｄが配列されており、受光器８ａ〜８ｄはレーザ光の反射光を受光して、その反射光を電気信号に変換し、その電気信号を受信信号として比較処理回路９に出力する。
受光器８ａ〜８ｄとしては、例えば、ＰＤ（ＰｈｏｔｏＤｉｏｄｅ）や、ＡＰＤ（ＡｖａｌａｎｃｈｅＰｈｏｔｏＤｉｏｄｅ）などの光検出器が用いられる。 The arrayed light receiver 8 includes a plurality of light receivers 8a to 8d. The light receivers 8a to 8d receive the reflected light of the laser beam, convert the reflected light into an electrical signal, and receive the electrical signal. The signal is output to the comparison processing circuit 9 as a signal.
As the light receivers 8a to 8d, for example, photodetectors such as PD (Photo Diode) and APD (Avalanche Photo Diode) are used.

比較処理回路９は増幅回路１０、比較回路１１、スイッチ回路１２、比較回路１３及びスイッチ回路１４から構成されている。
増幅回路１０は複数の増幅器１０ａ〜１０ｄから構成されており、増幅器１０ａ〜１０ｄは受光器８ａ〜８ｄから出力された受信信号を増幅し、増幅後の受信信号を比較回路１１の比較器１１ａ〜１１ｄに出力する。
増幅器１０ａ〜１０ｄとしては、例えば、ＴＩＡ（ＴｒａｎｓＩｍｐｅｄａｎｃｅＡｍｐｌｉｆｉｅｒ）などが用いられる。 The comparison processing circuit 9 includes an amplifier circuit 10, a comparison circuit 11, a switch circuit 12, a comparison circuit 13, and a switch circuit 14.
The amplifier circuit 10 includes a plurality of amplifiers 10a to 10d. The amplifiers 10a to 10d amplify the reception signals output from the light receivers 8a to 8d, and the amplified reception signals are compared with the comparators 11a to 11a of the comparison circuit 11. To 11d.
As the amplifiers 10a to 10d, for example, a TIA (Trans Impedance Amplifier) is used.

比較回路１１は複数の比較器１１ａ〜１１ｄから構成されており、比較器１１ａ〜１１ｄには、ターゲット６の検出レベルに対応する閾値電圧Ｔｈが設定されている。閾値電圧Ｔｈは、増幅器１０ａ〜１０ｄの飽和電圧Ｖａより小さい電圧である。
比較器１１ａ〜１１ｄは増幅器１０ａ〜１０ｄから出力された受信信号の信号レベルと閾値電圧Ｔｈを比較し、その受信信号の信号レベルが閾値電圧Ｔｈ以上であれば、ＨＩＧＨレベルの信号をスイッチ回路１２のスイッチ１２ａ〜１２ｄに出力する。一方、その受信信号の信号レベルが閾値電圧Ｔｈより小さければ、ＬＯＷレベルの信号をスイッチ回路１２のスイッチ１２ａ〜１２ｄに出力する。 The comparison circuit 11 includes a plurality of comparators 11a to 11d, and a threshold voltage Th corresponding to the detection level of the target 6 is set in the comparators 11a to 11d. The threshold voltage Th is a voltage smaller than the saturation voltage Va of the amplifiers 10a to 10d.
The comparators 11a to 11d compare the signal level of the reception signal output from the amplifiers 10a to 10d with the threshold voltage Th, and if the signal level of the reception signal is equal to or higher than the threshold voltage Th, the HIGH level signal is switched to the switch circuit 12. Are output to the switches 12a to 12d. On the other hand, if the signal level of the received signal is smaller than the threshold voltage Th, a LOW level signal is output to the switches 12a to 12d of the switch circuit 12.

スイッチ回路１２は複数のスイッチ１２ａ〜１２ｄから構成されており、スイッチ１２ａ〜１２ｄは比較器１１ａ〜１１ｄからＨＩＧＨレベルの信号を受けると、ＯＮ状態（閉路状態）となり、増幅器１０ａ〜１０ｄから出力された受信信号の通過を許可する。一方、比較器１１ａ〜１１ｄからＬＯＷレベルの信号を受けると、ＯＦＦ状態（開路状態）となり、増幅器１０ａ〜１０ｄから出力された受信信号の通過を阻止する。 The switch circuit 12 is composed of a plurality of switches 12a to 12d. When the switches 12a to 12d receive a HIGH level signal from the comparators 11a to 11d, they are turned on (closed state) and output from the amplifiers 10a to 10d. Allow the received signal to pass. On the other hand, when a LOW level signal is received from the comparators 11a to 11d, the signal enters an OFF state (open circuit state), and the passage of the reception signals output from the amplifiers 10a to 10d is blocked.

比較回路１３は複数の比較器１３ａ〜１３ｄから構成されており、比較器１３ａ〜１３ｄには、増幅器１０ａ〜１０ｄの飽和電圧Ｖａが設定されている。増幅器１０ａ〜１０ｄの飽和電圧Ｖａは、増幅器１０ａ〜１０ｄが線形に動作することが可能な電圧の最大値である。
比較器１３ａ〜１３ｄはスイッチ１２ａ〜１２ｄを通過してきた受信信号の信号レベルと飽和電圧Ｖａを比較し、その受信信号の信号レベルが飽和電圧Ｖａより大きければ、ＨＩＧＨレベルの信号をスイッチ回路１４のスイッチ１４ａ〜１４ｄに出力する。一方、その受信信号の信号レベルが飽和電圧Ｖａ以下であれば、ＬＯＷレベルの信号をスイッチ回路１４のスイッチ１４ａ〜１４ｄに出力する。 The comparison circuit 13 includes a plurality of comparators 13a to 13d, and the saturation voltages Va of the amplifiers 10a to 10d are set in the comparators 13a to 13d. The saturation voltage Va of the amplifiers 10a to 10d is a maximum voltage at which the amplifiers 10a to 10d can operate linearly.
The comparators 13a to 13d compare the signal level of the received signal that has passed through the switches 12a to 12d with the saturation voltage Va. If the signal level of the received signal is greater than the saturation voltage Va, the comparator 13a to 13d outputs a HIGH level signal. Output to the switches 14a to 14d. On the other hand, if the signal level of the received signal is equal to or lower than the saturation voltage Va, a LOW level signal is output to the switches 14a to 14d of the switch circuit 14.

スイッチ回路１４は複数のスイッチ１４ａ〜１４ｄから構成されており、スイッチ１４ａ〜１４ｄは比較器１３ａ〜１３ｄからＬＯＷレベルの信号を受けると、ＯＮ状態となり、スイッチ１２ａ〜１２ｄを通過してきた受信信号の通過を許可する。一方、比較器１３ａ〜１３ｄからＨＩＧＨレベルの信号を受けると、ＯＦＦ状態となり、スイッチ１２ａ〜１２ｄを通過してきた受信信号の通過を阻止する。
なお、比較器１１ａ〜１１ｄ、スイッチ１２ａ〜１２ｄ、比較器１３ａ〜１３ｄ及びスイッチ１４ａ〜１４ｄから通過制御回路が構成されている。 The switch circuit 14 includes a plurality of switches 14a to 14d. When the switches 14a to 14d receive a LOW level signal from the comparators 13a to 13d, the switch circuit 14 is turned on, and the received signals that have passed through the switches 12a to 12d Allow passage. On the other hand, when a HIGH level signal is received from the comparators 13a to 13d, the signal is turned off, and the reception signals that have passed through the switches 12a to 12d are blocked.
The passage control circuit is configured by the comparators 11a to 11d, the switches 12a to 12d, the comparators 13a to 13d, and the switches 14a to 14d.

加算回路１５はスイッチ１４ａ〜１４ｄを通過してきた受信信号の総和を算出し、その受信信号の総和を示す加算信号を距離強度算出装置１６に出力する。
この実施の形態１では、加算回路１５が、スイッチ１４ａ〜１４ｄを通過してきた受信信号の総和を算出し、その受信信号の総和を示す加算信号を出力する例を示しているが、スイッチ１４ａ〜１４ｄを通過してきた受信信号が１つ以上ある場合、少なくとも１つの受信信号を加算するものであればよい。
したがって、スイッチ１４ａ〜１４ｄを通過してきた受信信号のうち、いずれか１つの受信信号を距離強度算出装置１６に出力するものであってもよい。 The adder circuit 15 calculates the sum of the received signals that have passed through the switches 14 a to 14 d and outputs an added signal indicating the sum of the received signals to the distance intensity calculating device 16.
In the first embodiment, the adder circuit 15 calculates the sum of the received signals that have passed through the switches 14a to 14d, and outputs an added signal that indicates the sum of the received signals. When there are one or more received signals that have passed through 14d, it is sufficient if at least one received signal is added.
Therefore, any one of the received signals that have passed through the switches 14 a to 14 d may be output to the distance intensity calculating device 16.

距離強度算出装置１６は例えばＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、基準トリガ発生装置２からトリガ信号が出力された時点から、加算回路１５より加算信号が出力されるまでの時間を計測して、その計測した時間からターゲット６までの距離を算出し、その距離を示す距離信号を信号処理装置１７に出力する処理を実施する。
また、距離強度算出装置１６は加算回路１５より出力された加算信号から反射光の信号強度を算出し、その信号強度を示す強度信号を信号処理装置１７に出力する処理を実施する。
なお、距離強度算出装置１６は距離算出部を構成している。 The distance intensity calculation device 16 is composed of, for example, a semiconductor integrated circuit on which a CPU (Central Processing Unit) is mounted, or a one-chip microcomputer, and is added from the time when the trigger signal is output from the reference trigger generator 2. A time until the addition signal is output from the circuit 15 is measured, a distance to the target 6 is calculated from the measured time, and a process of outputting a distance signal indicating the distance to the signal processing device 17 is performed.
Further, the distance intensity calculation device 16 calculates the signal intensity of the reflected light from the addition signal output from the addition circuit 15 and performs a process of outputting an intensity signal indicating the signal intensity to the signal processing device 17.
The distance intensity calculation device 16 constitutes a distance calculation unit.

信号処理装置１７は例えばＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、スキャナ角度モニタ装置５より出力されたスキャナ角度信号からレーザ光の照射方向（照射角度）を特定する処理を実施する。
また、信号処理装置１７は距離強度算出装置１６から出力された距離信号が示す距離をレーザ光の照射方向にプロットすることで、ターゲット６までの距離を示す三次元距離画像を生成する処理を実施する。
また、信号処理装置１７は距離強度算出装置１６から出力された強度信号が示す信号強度をレーザ光の照射方向にプロットすることで、ターゲット６におけるレーザ光の反射強度を示す強度画像を生成する処理を実施する。なお、信号処理装置１７は画像生成部を構成している。
図３はこの発明の実施の形態１によるレーザレーダ装置の処理内容を示すフローチャートである。 The signal processing device 17 is constituted by, for example, a semiconductor integrated circuit on which a CPU is mounted, a one-chip microcomputer, or the like, and the irradiation direction (irradiation angle) of the laser beam from the scanner angle signal output from the scanner angle monitor device 5. Implement the process to identify.
In addition, the signal processing device 17 performs a process of generating a three-dimensional distance image indicating the distance to the target 6 by plotting the distance indicated by the distance signal output from the distance intensity calculating device 16 in the laser light irradiation direction. To do.
Further, the signal processing device 17 plots the signal intensity indicated by the intensity signal output from the distance intensity calculating device 16 in the laser light irradiation direction, thereby generating an intensity image indicating the reflection intensity of the laser light at the target 6. To implement. The signal processing device 17 constitutes an image generation unit.
FIG. 3 is a flowchart showing the processing contents of the laser radar apparatus according to Embodiment 1 of the present invention.

次に動作について説明する。
図４はリンギング等によって受信信号の時間波形に歪みが生じている状況の一例を示す説明図である。
上記の特許文献１に開示されているレーザレーダ装置では、上述したように、パルスレーザ光の出力強度を下げるには、反射光の受信信号の信号レベルが飽和電圧を超える回数を計数する必要がある。そのため、監視領域内に反射率が高いターゲットが侵入している場合などでは、受信信号の信号レベルが明らかに大きくなって、受信回路が飽和する状況が一定期間継続する。
受信回路が飽和する状況下では、回路の非線形性によって高調波が発生する。この場合、図４に示すように、高調波の発生に伴うリンギング等によって受信信号の時間波形に歪みが生じるため、ターゲットまでの距離の算出精度が劣化することがある。
この実施の形態１では、リンギング等による受信信号の時間波形の歪みの発生を防止することが可能なレーザレーダ装置について説明する。 Next, the operation will be described.
FIG. 4 is an explanatory diagram showing an example of a situation in which the time waveform of the received signal is distorted due to ringing or the like.
As described above, in the laser radar device disclosed in Patent Document 1, it is necessary to count the number of times that the signal level of the received signal of the reflected light exceeds the saturation voltage in order to reduce the output intensity of the pulsed laser light. is there. For this reason, when a target with high reflectivity enters the monitoring area, the signal level of the received signal is clearly increased, and the situation in which the receiving circuit is saturated continues for a certain period.
In a situation where the receiving circuit is saturated, harmonics are generated due to the nonlinearity of the circuit. In this case, as shown in FIG. 4, since the time waveform of the received signal is distorted due to ringing or the like accompanying the generation of harmonics, the calculation accuracy of the distance to the target may deteriorate.
In the first embodiment, a laser radar device capable of preventing occurrence of distortion of a time waveform of a reception signal due to ringing or the like will be described.

基準トリガ発生装置２は、一定の周期でトリガ信号を発生し、そのトリガ信号をレーザ光源３及び距離強度算出装置１６に出力する（図３のステップＳＴ１）。
レーザ光源３は、基準トリガ発生装置２からトリガ信号が出力される毎に、パルス状のレーザ光を生成して、そのレーザ光をスキャナ４に出力する。 The reference trigger generator 2 generates a trigger signal at a constant period, and outputs the trigger signal to the laser light source 3 and the distance intensity calculator 16 (step ST1 in FIG. 3).
Each time a trigger signal is output from the reference trigger generator 2, the laser light source 3 generates a pulsed laser beam and outputs the laser beam to the scanner 4.

スキャナ４は、レーザ光源３からレーザ光を受けると、受信レンズ７がターゲット６に反射されたレーザ光の反射光を受光することが可能な角度範囲である受信視野内において、レーザ光源３から出力されたレーザ光を２次元走査する。これにより、レーザ光がターゲット６に照射される（ステップＳＴ２）。
スキャナ角度モニタ装置５は、スキャナ４がレーザ光を２次元走査しているとき、スキャナ４における照射面の角度を読み取り、その角度を示すスキャナ角度信号を信号処理装置１７に出力する。 When the scanner 4 receives the laser light from the laser light source 3, the scanner 4 outputs the laser light from the laser light source 3 within the reception field of view in which the receiving lens 7 can receive the reflected light of the laser light reflected by the target 6. The laser beam thus scanned is two-dimensionally scanned. Thereby, a laser beam is irradiated to the target 6 (step ST2).
The scanner angle monitor device 5 reads the angle of the irradiation surface of the scanner 4 and outputs a scanner angle signal indicating the angle to the signal processing device 17 when the scanner 4 performs two-dimensional scanning with laser light.

受信レンズ７は、ターゲット６に反射されたレーザ光の反射光を集光する。
アレイ状受光器８の受光器８ａ〜８ｄは、受信レンズ７により集光されたレーザ光の反射光を受光して、その反射光を電気信号に変換し、その電気信号を受信信号として比較処理回路９の増幅回路１０に出力する（ステップＳＴ３）。
増幅回路１０の増幅器１０ａ〜１０ｄは、受光器８ａ〜８ｄから受信信号を受けると、その受信信号を増幅し、増幅後の受信信号を比較回路１１の比較器１１ａ〜１１ｄに出力する。 The receiving lens 7 condenses the reflected light of the laser light reflected by the target 6.
The light receivers 8a to 8d of the arrayed light receiver 8 receive the reflected light of the laser beam condensed by the receiving lens 7, converts the reflected light into an electric signal, and performs a comparison process using the electric signal as a received signal. It outputs to the amplifier circuit 10 of the circuit 9 (step ST3).
When the amplifiers 10 a to 10 d of the amplifier circuit 10 receive the reception signals from the light receivers 8 a to 8 d, the amplifiers 10 a to 10 d amplify the reception signals and output the amplified reception signals to the comparators 11 a to 11 d of the comparison circuit 11.

比較回路１１の比較器１１ａ〜１１ｄは、増幅器１０ａ〜１０ｄから増幅後の受信信号を受けると、各々の受信信号の信号レベルと、ターゲット６の検出レベルに対応する閾値電圧Ｔｈとを比較する（ステップＳＴ４）。
図３のフローチャートにおけるステップＳＴ５〜ＳＴ１１の処理では、記載の簡単化のため、増幅器１０ａ〜１０ｄから出力された各々の受信信号を区別していないが、各々の受信信号が比較処理対象の信号である。
即ち、増幅器１０ａ〜１０ｄから出力された各々の受信信号に対する比較処理が並列的に実施される。
以下、ステップＳＴ５〜ＳＴ１１の処理内容を具体的に説明する。 When the comparators 11a to 11d of the comparison circuit 11 receive the amplified reception signals from the amplifiers 10a to 10d, the comparator 11a to 11d compares the signal level of each reception signal with the threshold voltage Th corresponding to the detection level of the target 6 ( Step ST4).
In the processing of steps ST5 to ST11 in the flowchart of FIG. 3, for the sake of simplification, the received signals output from the amplifiers 10a to 10d are not distinguished, but each received signal is a signal to be compared. is there.
That is, the comparison processing for each received signal output from the amplifiers 10a to 10d is performed in parallel.
Hereinafter, the processing content of steps ST5-ST11 is demonstrated concretely.

比較回路１１の比較器１１ａ〜１１ｄは、増幅器１０ａ〜１０ｄから出力された受信信号の信号レベルが閾値電圧Ｔｈ以上であれば（ステップＳＴ５：ＹＥＳの場合）、ＨＩＧＨレベルの信号をスイッチ回路１２のスイッチ１２ａ〜１２ｄに出力することで、スイッチ１２ａ〜１２ｄをＯＮ状態にする（ステップＳＴ６）。
スイッチ回路１２のスイッチ１２ａ〜１２ｄがＯＮ状態になると、増幅器１０ａ〜１０ｄと、比較回路１３の比較器１３ａ〜１３ｄ及びスイッチ回路１４のスイッチ１４ａ〜１４ｄとの間が電気的につながるため、増幅器１０ａ〜１０ｄによる増幅後の受信信号が、比較器１３ａ〜１３ｄ及びスイッチ１４ａ〜１４ｄに出力される。 The comparators 11a to 11d of the comparison circuit 11 send a HIGH level signal to the switch circuit 12 if the signal level of the reception signal output from the amplifiers 10a to 10d is equal to or higher than the threshold voltage Th (in the case of YES at step ST5). By outputting to the switches 12a to 12d, the switches 12a to 12d are turned on (step ST6).
When the switches 12a to 12d of the switch circuit 12 are turned on, the amplifiers 10a to 10d and the comparators 13a to 13d of the comparison circuit 13 and the switches 14a to 14d of the switch circuit 14 are electrically connected. The received signals after amplification by 10 to 10d are output to the comparators 13a to 13d and the switches 14a to 14d.

比較回路１１の比較器１１ａ〜１１ｄは、その受信信号の信号レベルが閾値電圧Ｔｈより小さければ（ステップＳＴ５：ＮＯの場合）、ＬＯＷレベルの信号をスイッチ回路１２のスイッチ１２ａ〜１２ｄに出力することで、スイッチ１２ａ〜１２ｄをＯＦＦ状態にする（ステップＳＴ７）。
スイッチ回路１２のスイッチ１２ａ〜１２ｄがＯＦＦ状態になると、増幅器１０ａ〜１０ｄと、比較回路１３の比較器１３ａ〜１３ｄ及びスイッチ回路１４のスイッチ１４ａ〜１４ｄとの間が電気的に切断されるため、増幅器１０ａ〜１０ｄによる増幅後の受信信号が、比較器１３ａ〜１３ｄ及びスイッチ１４ａ〜１４ｄに出力されなくなる。 If the signal level of the received signal is smaller than the threshold voltage Th (step ST5: NO), the comparators 11a to 11d of the comparison circuit 11 output a LOW level signal to the switches 12a to 12d of the switch circuit 12. Thus, the switches 12a to 12d are turned off (step ST7).
When the switches 12a to 12d of the switch circuit 12 are turned off, the amplifiers 10a to 10d and the comparators 13a to 13d of the comparison circuit 13 and the switches 14a to 14d of the switch circuit 14 are electrically disconnected. The reception signals amplified by the amplifiers 10a to 10d are not output to the comparators 13a to 13d and the switches 14a to 14d.

比較回路１３の比較器１３ａ〜１３ｄは、スイッチ１２ａ〜１２ｄを通過してきた受信信号を受けると、その受信信号の信号レベルと、増幅器１０ａ〜１０ｄの飽和電圧Ｖａを比較する（ステップＳＴ８）。
比較回路１３の比較器１３ａ〜１３ｄは、その受信信号の信号レベルが飽和電圧Ｖａ以下であれば（ステップＳＴ９：ＹＥＳの場合）、ＬＯＷレベルの信号をスイッチ回路１４のスイッチ１４ａ〜１４ｄに出力することで、スイッチ１４ａ〜１４ｄをＯＮ状態にする（ステップＳＴ１０）。
スイッチ回路１４のスイッチ１４ａ〜１４ｄがＯＮ状態になると、スイッチ回路１２のスイッチ１２ａ〜１２ｄと、加算回路１５との間が電気的につながるため、スイッチ１２ａ〜１２ｄを通過してきた受信信号が加算回路１５に出力される。 When the comparators 13a to 13d of the comparison circuit 13 receive the received signal that has passed through the switches 12a to 12d, the comparator 13a to 13d compares the signal level of the received signal with the saturation voltage Va of the amplifiers 10a to 10d (step ST8).
If the signal level of the received signal is equal to or lower than the saturation voltage Va (step ST9: YES), the comparators 13a to 13d of the comparison circuit 13 output a LOW level signal to the switches 14a to 14d of the switch circuit 14. Thus, the switches 14a to 14d are turned on (step ST10).
When the switches 14a to 14d of the switch circuit 14 are turned on, the switches 12a to 12d of the switch circuit 12 and the adder circuit 15 are electrically connected, so that the received signals that have passed through the switches 12a to 12d are added to the adder circuit. 15 is output.

比較回路１３の比較器１３ａ〜１３ｄは、その受信信号の信号レベルが飽和電圧Ｖａより大きければ（ステップＳＴ９：ＮＯの場合）、ＨＩＧＨレベルの信号をスイッチ回路１４のスイッチ１４ａ〜１４ｄに出力することで、スイッチ１４ａ〜１４ｄをＯＦＦ状態にする（ステップＳＴ１１）。
スイッチ回路１４のスイッチ１４ａ〜１４ｄがＯＦＦ状態になると、スイッチ回路１２のスイッチ１２ａ〜１２ｄと、加算回路１５との間が電気的に切断されるため、スイッチ１２ａ〜１２ｄを通過してきた受信信号が、加算回路１５に出力されなくなる。 The comparators 13a to 13d of the comparison circuit 13 output a HIGH level signal to the switches 14a to 14d of the switch circuit 14 if the signal level of the received signal is greater than the saturation voltage Va (in the case of NO at step ST9). Thus, the switches 14a to 14d are turned off (step ST11).
When the switches 14a to 14d of the switch circuit 14 are turned off, the switches 12a to 12d of the switch circuit 12 and the adder circuit 15 are electrically disconnected, so that the received signals that have passed through the switches 12a to 12d , No longer output to the adder circuit 15.

加算回路１５は、スイッチ１４ａ〜１４ｄを通過してきた１つ以上の受信信号を受けると、１つ以上の受信信号の総和を算出し、その受信信号の総和を示す加算信号を距離強度算出装置１６に出力する（ステップＳＴ１２）。
スイッチ１４ａ〜１４ｄを通過してきた受信信号は、信号レベルが閾値電圧Ｔｈ以上であり、かつ、増幅器１０ａ〜１０ｄの飽和電圧Ｖａ以下の信号である。即ち、飽和していない受信信号である。 When the addition circuit 15 receives one or more reception signals that have passed through the switches 14a to 14d, the addition circuit 15 calculates the sum of the one or more reception signals, and the addition signal indicating the sum of the reception signals is used as the distance intensity calculation device 16. (Step ST12).
The received signals that have passed through the switches 14a to 14d are signals having a signal level that is equal to or higher than the threshold voltage Th and that is equal to or lower than the saturation voltage Va of the amplifiers 10a to 10d. That is, the received signal is not saturated.

距離強度算出装置１６は、基準トリガ発生装置２からトリガ信号が出力された時点から、加算回路１５より加算信号が出力されるまでの時間を計測して、その計測した時間からターゲット６までの距離を算出し、その距離を示す距離信号を信号処理装置１７に出力する（ステップＳＴ１３）。
ここで、レーザ光の光速がｃ、トリガ信号が出力された時点から加算信号を受けるまでの時間がτであるとすると、ターゲット６までの距離Ｌは、下記の式（１）のように算出することができる。

また、距離強度算出装置１６は、加算回路１５より出力された加算信号から反射光の信号強度を算出し、その信号強度を示す強度信号を信号処理装置１７に出力する（ステップＳＴ１３）。反射光の信号強度と加算信号の信号レベルとは、正比例の関係がある。 The distance intensity calculation device 16 measures the time from when the trigger signal is output from the reference trigger generation device 2 to when the addition signal is output from the addition circuit 15, and the distance from the measured time to the target 6. And a distance signal indicating the distance is output to the signal processing device 17 (step ST13).
Here, assuming that the speed of laser light is c and the time from when the trigger signal is output until the addition signal is received is τ, the distance L to the target 6 is calculated as in the following equation (1). can do.

Further, the distance intensity calculation device 16 calculates the signal intensity of the reflected light from the addition signal output from the addition circuit 15, and outputs an intensity signal indicating the signal intensity to the signal processing device 17 (step ST13). The signal intensity of the reflected light and the signal level of the added signal are directly proportional.

信号処理装置１７は、スキャナ角度モニタ装置５より出力されたスキャナ角度信号からレーザ光の照射方向を特定する。
信号処理装置１７は、距離強度算出装置１６から距離信号を受けると、レーザ光の照射方向に対して、その距離信号が示す距離をプロットすることで、ターゲット６までの距離を示す三次元距離画像を生成する（ステップＳＴ１４）。
また、信号処理装置１７は、距離強度算出装置１６から強度信号を受けると、レーザ光の照射方向に対して、その強度信号が示す信号強度をプロットすることで、ターゲット６におけるレーザ光の反射強度を示す強度画像を生成する（ステップＳＴ１４）。 The signal processing device 17 specifies the irradiation direction of the laser light from the scanner angle signal output from the scanner angle monitor device 5.
When the signal processing device 17 receives the distance signal from the distance intensity calculation device 16, the signal processing device 17 plots the distance indicated by the distance signal with respect to the irradiation direction of the laser light, thereby indicating a three-dimensional distance image indicating the distance to the target 6. Is generated (step ST14).
Further, when the signal processing device 17 receives the intensity signal from the distance intensity calculating device 16, the signal intensity indicated by the intensity signal is plotted against the irradiation direction of the laser beam, whereby the reflection intensity of the laser beam at the target 6 is plotted. Is generated (step ST14).

以上で明らかなように、この実施の形態１によれば、比較回路１３の比較器１３ａ〜１３ｄが、スイッチ１２ａ〜１２ｄを通過してきた受信信号の信号レベルと増幅器１０ａ〜１０ｄの飽和電圧Ｖａを比較し、その受信信号の信号レベルが飽和電圧Ｖａ以下であればＬＯＷレベルの信号をスイッチ回路１４のスイッチ１４ａ〜１４ｄに出力することで、スイッチ１４ａ〜１４ｄをＯＮ状態にする一方、その受信信号の信号レベルが飽和電圧Ｖａより大きければ、ＨＩＧＨレベルの信号をスイッチ回路１４のスイッチ１４ａ〜１４ｄに出力することで、スイッチ１４ａ〜１４ｄをＯＦＦ状態にするように構成したので、受信信号の信号レベルが明らかに大きい反射光が受光された場合の距離の算出精度の劣化を防止することができる効果を奏する。 As apparent from the above, according to the first embodiment, the comparators 13a to 13d of the comparison circuit 13 obtain the signal level of the received signal that has passed through the switches 12a to 12d and the saturation voltage Va of the amplifiers 10a to 10d. If the signal level of the received signal is equal to or lower than the saturation voltage Va, the LOW level signal is output to the switches 14a to 14d of the switch circuit 14 to turn on the switches 14a to 14d, while the received signal If the signal level is higher than the saturation voltage Va, a high level signal is output to the switches 14a to 14d of the switch circuit 14 so that the switches 14a to 14d are turned off. It is possible to prevent the deterioration of the calculation accuracy of the distance when the reflected light is clearly large. .

即ち、この実施の形態１によれば、信号レベルが増幅器１０ａ〜１０ｄの飽和電圧Ｖａより大きい飽和している受信信号が、加算回路１５での加算対象から除外されるので、リンギング等による受信信号の時間波形の歪みの発生を防止することができる。したがって、受信信号の時間波形の歪みの発生を原因とする距離の算出精度の劣化を防止することができる。
また、加算回路１５が、スイッチ１４ａ〜１４ｄを通過してきた１つ以上の受信信号のうち、少なくとも１つの受信信号を加算するようにしているので、監視領域内に侵入している人や物などのターゲット６の検出漏れを防止することができる。
なお、飽和を回避する上で、レーザ光源３のパワーの制御を実行する必要がないため、装置全体の負荷が軽減される。 That is, according to the first embodiment, since the reception signal whose signal level is saturated higher than the saturation voltage Va of the amplifiers 10a to 10d is excluded from the addition target in the addition circuit 15, the reception signal due to ringing or the like. Generation of distortion of the time waveform can be prevented. Therefore, it is possible to prevent the deterioration of the distance calculation accuracy due to the occurrence of distortion of the time waveform of the received signal.
Further, since the addition circuit 15 adds at least one reception signal among the one or more reception signals that have passed through the switches 14a to 14d, a person or an object that has entered the monitoring area, etc. The detection omission of the target 6 can be prevented.
In order to avoid saturation, it is not necessary to control the power of the laser light source 3, so that the load on the entire apparatus is reduced.

実施の形態２．
上記実施の形態１では、比較処理回路９が、増幅器１０ａ〜１０ｄから出力される受信信号のうち、信号レベルが閾値電圧Ｔｈ以上、かつ、飽和電圧Ｖａ以下の受信信号だけを加算回路１５に出力するレーザレーダ装置について説明している。
このレーザレーダ装置では、加算回路１５が、増幅器１０ａ〜１０ｄで飽和していない受信信号だけを加算しているものであるが、それらの受信信号を加算した加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂを超える場合もある。
この実施の形態２では、加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂを超えた場合、スイッチ１４ａ〜１４ｄを通過してきた１つ以上の受信信号の一部を遮断するレーザレーダ装置について説明する。 Embodiment 2. FIG.
In the first embodiment, the comparison processing circuit 9 outputs only the received signal whose signal level is equal to or higher than the threshold voltage Th and equal to or lower than the saturation voltage Va among the received signals output from the amplifiers 10 a to 10 d to the adding circuit 15. A laser radar device is described.
In this laser radar apparatus, the addition circuit 15 adds only the reception signals that are not saturated by the amplifiers 10 a to 10 d, but the signal level of the addition signal obtained by adding these reception signals is that of the addition circuit 15. In some cases, the saturation voltage Vb may be exceeded.
In the second embodiment, a laser radar device that blocks a part of one or more received signals that have passed through the switches 14a to 14d when the signal level of the addition signal exceeds the saturation voltage Vb of the addition circuit 15 will be described. To do.

図５はこの発明の実施の形態２によるレーザレーダ装置を示す構成図であり、図６はこの発明の実施の形態２によるレーザレーダ装置の比較処理回路２０を示す構成図である。
図５及び図６において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
比較処理回路２０は増幅回路１０、比較回路１１、スイッチ回路１２、比較回路１３、スイッチ回路１４、比較器２１、遅延回路２２及びスイッチ回路２３から構成されている。 5 is a block diagram showing a laser radar apparatus according to Embodiment 2 of the present invention, and FIG. 6 is a block diagram showing a comparison processing circuit 20 of the laser radar apparatus according to Embodiment 2 of the present invention.
5 and FIG. 6, the same reference numerals as those in FIG. 1 and FIG.
The comparison processing circuit 20 includes an amplifier circuit 10, a comparison circuit 11, a switch circuit 12, a comparison circuit 13, a switch circuit 14, a comparator 21, a delay circuit 22, and a switch circuit 23.

比較器２１は加算回路１５から出力された加算信号の信号レベルと加算回路１５の飽和電圧Ｖｂを比較し、その加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより大きければ、ＨＩＧＨレベルの信号を遅延回路２２の遅延素子２２ａ、スイッチ回路２３のスイッチ２３ａ及び距離強度算出装置３０に出力し、その加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂ以下であれば、ＬＯＷレベルの信号を遅延回路２２の遅延素子２２ａ、スイッチ回路２３のスイッチ２３ａ及び距離強度算出装置３０に出力する。 The comparator 21 compares the signal level of the addition signal output from the addition circuit 15 with the saturation voltage Vb of the addition circuit 15, and if the signal level of the addition signal is greater than the saturation voltage Vb of the addition circuit 15, a HIGH level signal. Is output to the delay element 22a of the delay circuit 22, the switch 23a of the switch circuit 23, and the distance intensity calculation device 30, and if the signal level of the addition signal is equal to or lower than the saturation voltage Vb of the addition circuit 15, the LOW level signal is delayed. This is output to the delay element 22 a of the circuit 22, the switch 23 a of the switch circuit 23, and the distance intensity calculation device 30.

遅延回路２２は複数の遅延素子２２ａ，２２ｂ，２２ｃから構成されており、遅延素子２２ａは比較器２１からＨＩＧＨレベルの信号を受けると、一定遅延時間後にＨＩＧＨレベルの信号を遅延素子２２ｂ及びスイッチ２３ｂに出力し、比較器２１からＬＯＷレベルの信号を受けると、一定遅延時間後にＬＯＷレベルの信号を遅延素子２２ｂ及びスイッチ２３ｂに出力する。
遅延素子２２ｂは遅延素子２２ａからＨＩＧＨレベルの信号を受けると、一定遅延時間後にＨＩＧＨレベルの信号を遅延素子２２ｃ及びスイッチ２３ｃに出力し、遅延素子２２ａからＬＯＷレベルの信号を受けると、一定遅延時間後にＬＯＷレベルの信号を遅延素子２２ｃ及びスイッチ２３ｃに出力する。
遅延素子２２ｃは遅延素子２２ｂからＨＩＧＨレベルの信号を受けると、一定遅延時間後にＨＩＧＨレベルの信号をスイッチ２３ｄに出力し、遅延素子２２ｂからＬＯＷレベルの信号を受けると、一定遅延時間後にＬＯＷレベルの信号をスイッチ２３ｄに出力する。 The delay circuit 22 includes a plurality of delay elements 22a, 22b, and 22c. When the delay element 22a receives a HIGH level signal from the comparator 21, the HIGH level signal is sent to the delay element 22b and the switch 23b after a certain delay time. When a low level signal is received from the comparator 21, a low level signal is output to the delay element 22b and the switch 23b after a certain delay time.
When receiving a HIGH level signal from the delay element 22a, the delay element 22b outputs a HIGH level signal to the delay element 22c and the switch 23c after a certain delay time, and receiving a LOW level signal from the delay element 22a causes a certain delay time. Later, a LOW level signal is output to the delay element 22c and the switch 23c.
When receiving a HIGH level signal from the delay element 22b, the delay element 22c outputs a HIGH level signal to the switch 23d after a certain delay time. When receiving a LOW level signal from the delay element 22b, the delay element 22c becomes a LOW level signal after a certain delay time. The signal is output to the switch 23d.

スイッチ回路２３は複数のスイッチ２３ａ〜２３ｄから構成されており、スイッチ２３ａ〜２３ｄは比較器２１，遅延素子２２ａ，２２ｂ，２２ｃからＨＩＧＨレベルの信号を受けると、ＯＦＦ状態となり、スイッチ１４ａ〜１４ｄを通過してきた受信信号の通過を阻止する。一方、比較器２１，遅延素子２２ａ，２２ｂ，２２ｃからＬＯＷレベルの信号を受けると、ＯＮ状態となり、スイッチ１４ａ〜１４ｄを通過してきた受信信号の通過を許可する。
なお、比較器２１、遅延素子２２ａ，２２ｂ，２２ｃ及びスイッチ２３ａ〜２３ｄから信号遮断回路が構成されている。 The switch circuit 23 includes a plurality of switches 23a to 23d. When the switches 23a to 23d receive a HIGH level signal from the comparator 21, the delay elements 22a, 22b, and 22c, the switch circuit 23 is turned off, and the switches 14a to 14d are turned on. The passage of the received signal that has passed is blocked. On the other hand, when a LOW level signal is received from the comparator 21 and the delay elements 22a, 22b, and 22c, the signal is turned on, and the passage of the received signal that has passed through the switches 14a to 14d is permitted.
The comparator 21, the delay elements 22a, 22b, and 22c and the switches 23a to 23d constitute a signal cutoff circuit.

距離強度算出装置３０は例えばＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、図１の距離強度算出装置１６と同様に、基準トリガ発生装置２からトリガ信号が出力された時点から、加算回路１５より加算信号が出力されるまでの時間を計測して、その計測した時間からターゲット６までの距離を算出し、その距離を示す距離信号を信号処理装置１７に出力する処理を実施する。
また、距離強度算出装置３０は、図１の距離強度算出装置１６と同様に、加算回路１５より出力された加算信号から反射光の信号強度を算出し、その信号強度を示す強度信号を信号処理装置１７に出力するが、比較処理回路２０の比較器２１からＨＩＧＨレベルの信号が出力された場合、その加算信号から反射光の信号強度を算出する処理を実施せずに待機し、比較器２１から出力された信号がＨＩＧＨレベルの信号からＬＯＷレベルの信号に変わったタイミングで、加算回路１５より出力された加算信号から反射光の信号強度を算出する処理を実施する。
なお、距離強度算出装置３０は距離算出部を構成している。 The distance intensity calculation device 30 is composed of, for example, a semiconductor integrated circuit on which a CPU is mounted, a one-chip microcomputer, or the like. The time from when the signal is output to when the addition signal is output from the adder circuit 15 is measured, the distance from the measured time to the target 6 is calculated, and a distance signal indicating the distance is sent to the signal processing device 17. Perform the output process.
In addition, the distance intensity calculation device 30 calculates the signal intensity of the reflected light from the addition signal output from the addition circuit 15 and performs signal processing on the intensity signal indicating the signal intensity, similarly to the distance intensity calculation device 16 of FIG. When the HIGH level signal is output from the comparator 21 of the comparison processing circuit 20, the signal is output to the device 17. The comparator 21 waits without performing the process of calculating the signal intensity of the reflected light from the added signal. At the timing when the signal output from the signal changes from a HIGH level signal to a LOW level signal, a process of calculating the signal intensity of the reflected light from the addition signal output from the addition circuit 15 is performed.
The distance intensity calculation device 30 constitutes a distance calculation unit.

図７は遅延回路２２の遅延素子２２ａ，２２ｂ，２２ｃを示す構成図である。
図７の遅延素子２２ａ，２２ｂ，２２ｃは、４個のＮＡＮＤゲート３１〜３４から構成されているＤフリップフロップである。
遅延素子２２ａ，２２ｂ，２２ｃは、前段の比較器２１、遅延素子２２ａ，２２ｂから出力されたＨＩＧＨレベルの信号がＤ端子に入力されているとき、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、Ｑ端子からＨＩＧＨレベルの信号を出力する。
また、前段の比較器２１、遅延素子２２ａ，２２ｂから出力されたＬＯＷレベルの信号がＤ端子に入力されているとき、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、Ｑ端子からＬＯＷレベルの信号を出力する。 FIG. 7 is a block diagram showing the delay elements 22a, 22b and 22c of the delay circuit 22. As shown in FIG.
The delay elements 22a, 22b, and 22c in FIG. 7 are D flip-flops that are composed of four NAND gates 31 to 34.
The delay elements 22a, 22b and 22c have the signal level of the clock signal input to the clock terminal when the HIGH level signal output from the comparator 21 and the delay elements 22a and 22b in the previous stage is input to the D terminal. When the LOW level changes to the HIGH level, a HIGH level signal is output from the Q terminal.
When the LOW level signal output from the comparator 21 and the delay elements 22a and 22b in the previous stage is input to the D terminal, the signal level of the clock signal input to the clock terminal changes from the LOW level to the HIGH level. Then, a LOW level signal is output from the Q terminal.

次に動作について説明する。
比較器２１、遅延回路２２及びスイッチ回路２３を追加している点と、距離強度算出装置３０以外は、上記実施の形態１と同様であるため、ここでは、比較器２１、遅延回路２２、スイッチ回路２３及び距離強度算出装置３０の処理内容を説明する。
スイッチ回路２３のスイッチ２３ａ〜２３ｄは、初期状態ではＯＮ状態である。
この実施の形態２では、説明の便宜上、スイッチ１２ａ〜１２ｄ，１４ａ〜１４ｄがＯＮ状態であるものとして説明する。 Next, the operation will be described.
Since the comparator 21, the delay circuit 22 and the switch circuit 23 are added and the configuration other than the distance intensity calculation device 30 is the same as that of the first embodiment, the comparator 21, the delay circuit 22, and the switch are used here. Processing contents of the circuit 23 and the distance intensity calculation device 30 will be described.
The switches 23a to 23d of the switch circuit 23 are in the ON state in the initial state.
In the second embodiment, for convenience of explanation, the switches 12a to 12d and 14a to 14d will be described as being in the ON state.

比較処理回路２０の比較器２１は、加算回路１５から出力された加算信号の信号レベルと、加算回路１５の飽和電圧Ｖｂとを比較する。
図８は加算回路１５から出力された加算信号の信号レベルと飽和電圧Ｖｂの関係を示す説明図である。
図８において、Ｖ_ｏｕｔ１は増幅器１０ａ〜１０ｄから出力された受信信号のうち、増幅器１０ｄから出力された受信信号だけが加算回路１５に入力された場合の加算信号の信号レベルを示し、Ｖ_ｏｕｔ２は増幅器１０ｃと増幅器１０ｄから出力された受信信号が加算回路１５に入力された場合の加算信号の信号レベルを示している。
また、Ｖ_ｏｕｔ３は増幅器１０ｂ〜１０ｄから出力された受信信号が加算回路１５に入力された場合の加算信号の信号レベルを示し、Ｖ_ｏｕｔ４は増幅器１０ａ〜１０ｄから出力された受信信号の全てが加算回路１５に入力された場合の加算信号の信号レベルを示している。 The comparator 21 of the comparison processing circuit 20 compares the signal level of the addition signal output from the addition circuit 15 with the saturation voltage Vb of the addition circuit 15.
FIG. 8 is an explanatory diagram showing the relationship between the signal level of the addition signal output from the addition circuit 15 and the saturation voltage Vb.
In FIG. _{8, V out1} is within the received signal output from the amplifier 10 a to 10 d, show the signal level of the addition signal when only the received signal output from the amplifier 10d is input to adder circuit _{15, V out2} is The signal level of the addition signal when the reception signals output from the amplifier 10c and the amplifier 10d are input to the addition circuit 15 is shown.
V _out3 indicates the signal level of the addition signal when the reception signals output from the amplifiers 10b to 10d are input to the addition circuit 15, and V _out4 indicates that all of the reception signals output from the amplifiers 10a to 10d are added. The signal level of the addition signal when input to the circuit 15 is shown.

図８では、増幅器１０ｃ，１０ｄから出力された受信信号が加算回路１５に入力された場合、加算信号の信号レベルが飽和電圧Ｖｂに満たないが、増幅器１０ｂ〜１０ｄから出力された受信信号が加算回路１５に入力された場合、加算信号の信号レベルが飽和電圧Ｖｂを超える例を示している。
なお、図８では、説明の便宜上、加算回路１５の飽和電圧Ｖｂが、Ｖ_ｏｕｔ２とＶ_ｏｕｔ３の間にある例を示しているが、一般的には、Ｖ_ｏｕｔ３とＶ_ｏｕｔ４の間にあることが多いものと考えられる。 In FIG. 8, when the reception signals output from the amplifiers 10c and 10d are input to the addition circuit 15, the signal level of the addition signal is less than the saturation voltage Vb, but the reception signals output from the amplifiers 10b to 10d are added. When the signal is input to the circuit 15, an example in which the signal level of the addition signal exceeds the saturation voltage Vb is shown.
In FIG. 8, for convenience of explanation, the saturation voltage Vb of the adding circuit _15, an example is shown located between the _{V out2} and _{V out3,} in _general, be between _{V out3} and _{V out4} It is thought that there are many.

比較器２１は、加算回路１５から出力された加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより大きければ、ＨＩＧＨレベルの信号を遅延回路２２の遅延素子２２ａ、スイッチ回路２３のスイッチ２３ａ及び距離強度算出装置３０に出力する。
距離強度算出装置３０は、加算回路１５から出力された加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより大きい場合でも、図１の距離強度算出装置１６と同様に、基準トリガ発生装置２からトリガ信号が出力された時点から、加算回路１５より加算信号が出力されるまでの時間を計測して、その計測した時間からターゲット６までの距離を算出し、その距離を示す距離信号を信号処理装置１７に出力する。
しかし、距離強度算出装置３０は、加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより大きい状況下では、その加算信号から反射光の信号強度を正確に算出することができないため、比較処理回路２０の比較器２１からＨＩＧＨレベルの信号を受けると、その加算信号から反射光の信号強度を算出する処理を実施せずに待機する。 If the signal level of the addition signal output from the adder circuit 15 is higher than the saturation voltage Vb of the adder circuit 15, the comparator 21 outputs a HIGH level signal to the delay element 22 a of the delay circuit 22, the switch 23 a of the switch circuit 23, and the distance. It outputs to the intensity calculation device 30.
The distance intensity calculation device 30 is similar to the distance intensity calculation device 16 of FIG. 1 from the reference trigger generation device 2 even when the signal level of the addition signal output from the addition circuit 15 is higher than the saturation voltage Vb of the addition circuit 15. The time from when the trigger signal is output to when the addition signal is output from the adder circuit 15 is measured, the distance from the measured time to the target 6 is calculated, and the distance signal indicating the distance is signal processed. Output to device 17.
However, the distance intensity calculation device 30 cannot accurately calculate the signal intensity of the reflected light from the addition signal under the situation where the signal level of the addition signal is higher than the saturation voltage Vb of the addition circuit 15. When a HIGH level signal is received from the 20 comparators 21, the process waits without performing processing for calculating the signal intensity of the reflected light from the added signal.

スイッチ回路２３のスイッチ２３ａは、比較器２１からＨＩＧＨレベルの信号を受けると、ＯＦＦ状態となり、スイッチ１４ａを通過してきた受信信号の通過を阻止する。
これにより、増幅器１０ａから出力された受信信号が加算回路１５に入力されなくなるため、加算回路１５から出力される加算信号の信号レベルが、Ｖ_ｏｕｔ４からＶ_ｏｕｔ３に減少するが、図８の例では、未だ、加算回路１５から出力された加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより大きい状態になっている。 When the switch 23a of the switch circuit 23 receives a HIGH level signal from the comparator 21, the switch 23a is turned OFF and prevents the reception signal that has passed through the switch 14a from passing therethrough.
Thus, since the received signal output from the amplifier 10a is not input to the adder circuit 15, the signal level of the addition signal output from the addition circuit 15 will be reduced from V _out4 the V _out3, in the example of FIG. 8 The signal level of the addition signal output from the adder circuit 15 is still higher than the saturation voltage Vb of the adder circuit 15.

遅延回路２２の遅延素子２２ａは、比較器２１からＨＩＧＨレベルの信号を受けたのち、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、ＨＩＧＨレベルの信号を後段の遅延素子２２ｂ及びスイッチ回路２３のスイッチ２３ｂに出力する。
スイッチ回路２３のスイッチ２３ｂは、遅延素子２２ａからＨＩＧＨレベルの信号を受けると、ＯＦＦ状態となり、スイッチ１４ｂを通過してきた受信信号の通過を阻止する。
これにより、増幅器１０ｂから出力された受信信号が加算回路１５に入力されなくなるため、加算回路１５から出力される加算信号の信号レベルが、Ｖ_ｏｕｔ３からＶ_ｏｕｔ２に減少する。
この結果、図８の例では、加算回路１５から出力された加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより小さくなる。 When the delay element 22a of the delay circuit 22 receives the HIGH level signal from the comparator 21, and the signal level of the clock signal input to the clock terminal changes from the LOW level to the HIGH level, the HIGH level signal is transmitted to the subsequent stage. The data is output to the delay element 22b and the switch 23b of the switch circuit 23.
When the switch 23b of the switch circuit 23 receives a HIGH level signal from the delay element 22a, the switch 23b is turned off to prevent the reception signal that has passed through the switch 14b from passing therethrough.
As a result, since the reception signal output from the amplifier 10b is not input to the adder circuit 15, the signal level of the add signal output from the adder circuit 15 decreases from _Vout3 to _Vout2 .
As a result, in the example of FIG. 8, the signal level of the addition signal output from the addition circuit 15 becomes smaller than the saturation voltage Vb of the addition circuit 15.

比較処理回路２０の比較器２１は、加算回路１５から出力された加算信号の信号レベルと、加算回路１５の飽和電圧Ｖｂとを比較し、その加算信号の信号レベルが加算回路１５の飽和電圧Ｖｂより小さくなれば、ＬＯＷレベルの信号を遅延回路２２の遅延素子２２ａ、スイッチ回路２３のスイッチ２３ａ及び距離強度算出装置３０に出力する。
距離強度算出装置３０は、比較処理回路２０の比較器２１から出力された信号がＨＩＧＨレベルの信号からＬＯＷレベルの信号に変わると、信号レベルが変わったタイミングで、加算回路１５より出力された加算信号から反射光の信号強度を算出する。
図８の例では、増幅器１０ｃより出力された受信信号と増幅器１０ｄより出力された受信信号が加算されている加算信号から反射光の信号強度が算出される。即ち、信号レベルＶ_ｏｕｔ２の加算信号から反射光の信号強度が算出される。 The comparator 21 of the comparison processing circuit 20 compares the signal level of the addition signal output from the addition circuit 15 with the saturation voltage Vb of the addition circuit 15, and the signal level of the addition signal is the saturation voltage Vb of the addition circuit 15. If it becomes smaller, a LOW level signal is output to the delay element 22 a of the delay circuit 22, the switch 23 a of the switch circuit 23, and the distance intensity calculation device 30.
When the signal output from the comparator 21 of the comparison processing circuit 20 changes from a HIGH level signal to a LOW level signal, the distance intensity calculation device 30 performs the addition output from the addition circuit 15 at the timing when the signal level changes. The signal intensity of the reflected light is calculated from the signal.
In the example of FIG. 8, the signal intensity of the reflected light is calculated from the addition signal obtained by adding the reception signal output from the amplifier 10c and the reception signal output from the amplifier 10d. That is, the signal intensity of the reflected light is calculated from the addition signal of the signal level _Vout2 .

以降の処理内容は、距離強度算出装置３０による信号強度の算出処理とは関係ないが、次のように動作する。
遅延回路２２の遅延素子２２ｂは、遅延素子２２ａからＨＩＧＨレベルの信号を受けたのち、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、ＨＩＧＨレベルの信号を後段の遅延素子２２ｃ及びスイッチ回路２３のスイッチ２３ｃに出力する。
スイッチ回路２３のスイッチ２３ｃは、遅延素子２２ｂからＨＩＧＨレベルの信号を受けると、ＯＦＦ状態となり、スイッチ１４ｃを通過してきた受信信号の通過を阻止する。
これにより、増幅器１０ｃから出力された受信信号が加算回路１５に入力されなくなるため、加算回路１５から出力される加算信号の信号レベルが、Ｖ_ｏｕｔ２からＶ_ｏｕｔ１に減少する。 The subsequent processing contents are not related to the signal intensity calculation processing by the distance intensity calculation device 30, but operate as follows.
When the delay element 22b of the delay circuit 22 receives the HIGH level signal from the delay element 22a and the signal level of the clock signal input to the clock terminal changes from the LOW level to the HIGH level, the HIGH level signal is transmitted to the subsequent stage. The data is output to the delay element 22c and the switch 23c of the switch circuit 23.
When the switch 23c of the switch circuit 23 receives a HIGH level signal from the delay element 22b, the switch 23c is turned off to prevent the reception signal that has passed through the switch 14c from passing therethrough.
Thus, since the received signal output from the amplifier 10c is not input to the adder circuit 15, the signal level of the addition signal output from the adding circuit 15 _decreases from _{V out2} to _{V out1.}

遅延回路２２の遅延素子２２ｃは、遅延素子２２ｂからＨＩＧＨレベルの信号を受けたのち、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、ＨＩＧＨレベルの信号をスイッチ回路２３のスイッチ２３ｄに出力する。
スイッチ回路２３のスイッチ２３ｄは、遅延素子２２ｃからＨＩＧＨレベルの信号を受けると、ＯＦＦ状態となり、スイッチ１４ｄを通過してきた受信信号の通過を阻止する。
これにより、増幅器１０ａ〜１０ｄから出力された受信信号の全てが加算回路１５に入力されなくなるため、加算回路１５から出力される加算信号の信号レベルが零になる。 The delay element 22c of the delay circuit 22 receives the HIGH level signal from the delay element 22b, and then changes the HIGH level signal from the LOW level to the HIGH level when the signal level of the clock signal input to the clock terminal changes from the LOW level to the HIGH level. 23 to the switch 23d.
When the switch 23d of the switch circuit 23 receives a HIGH level signal from the delay element 22c, the switch 23d is turned off to block the reception signal that has passed through the switch 14d.
As a result, all of the reception signals output from the amplifiers 10a to 10d are not input to the adder circuit 15, so that the signal level of the add signal output from the adder circuit 15 becomes zero.

スイッチ回路２３のスイッチ２３ａは、比較器２１からＬＯＷレベルの信号を受けると、初期状態と同じＯＮ状態に戻る。図８の例では、加算回路１５から信号レベルＶ_ｏｕｔ２の加算信号が出力されたとき、比較器２１からＬＯＷレベルの信号を受ける。
遅延素子２２ａは、比較器２１からＬＯＷレベルの信号を受けたのち、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、ＬＯＷレベルの信号を後段の遅延素子２２ｂ及びスイッチ２３ｂに出力する。 When the switch 23a of the switch circuit 23 receives a LOW level signal from the comparator 21, it returns to the ON state, which is the same as the initial state. In the example of FIG. 8, when the addition signal of the signal level V _out2 is output from the adder circuit 15, the LOW level signal is received from the comparator 21.
When the delay element 22a receives the LOW level signal from the comparator 21 and then changes the signal level of the clock signal input to the clock terminal from the LOW level to the HIGH level, the delay element 22a converts the LOW level signal to the delay element 22b and Output to the switch 23b.

スイッチ回路２３のスイッチ２３ｂは、遅延素子２２ａからＬＯＷレベルの信号を受けると、初期状態と同じＯＮ状態に戻る。
遅延素子２２ｂは、遅延素子２２ａからＬＯＷレベルの信号を受けたのち、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、ＬＯＷレベルの信号を後段の遅延素子２２ｃ及びスイッチ２３ｃに出力する。 When the switch 23b of the switch circuit 23 receives the LOW level signal from the delay element 22a, the switch 23b returns to the same ON state as the initial state.
When the delay element 22b receives the LOW level signal from the delay element 22a and the signal level of the clock signal input to the clock terminal changes from the LOW level to the HIGH level, the delay element 22b converts the LOW level signal to the delay element 22c and the subsequent delay element 22c. Output to the switch 23c.

スイッチ回路２３のスイッチ２３ｃは、遅延素子２２ｂからＬＯＷレベルの信号を受けると、初期状態と同じＯＮ状態に戻る。
遅延素子２２ｃは、遅延素子２２ｂからＬＯＷレベルの信号を受けたのち、クロック端子に入力されるクロック信号の信号レベルがＬＯＷレベルからＨＩＧＨレベルに変化すると、ＬＯＷレベルの信号をスイッチ２３ｄに出力する。
スイッチ回路２３のスイッチ２３ｄは、遅延素子２２ｃからＬＯＷレベルの信号を受けると、初期状態と同じＯＮ状態に戻る。 When the switch 23c of the switch circuit 23 receives a LOW level signal from the delay element 22b, the switch 23c returns to the ON state, which is the same as the initial state.
After receiving the LOW level signal from the delay element 22b, the delay element 22c outputs a LOW level signal to the switch 23d when the signal level of the clock signal input to the clock terminal changes from the LOW level to the HIGH level.
When the switch 23d of the switch circuit 23 receives a LOW level signal from the delay element 22c, the switch 23d returns to the ON state as in the initial state.

以上で明らかなように、この実施の形態２によれば、加算回路１５から出力された加算信号の信号レベルが、加算回路１５の飽和電圧Ｖｂより大きい場合、スイッチ１４ａ〜１４ｄを通過してきた１以上の受信信号の一部を遮断するように構成したので、加算信号の信号レベルが飽和電圧Ｖｂより小さい状態で、反射光の信号強度を算出することが可能となり、信号強度の算出精度を高めることができる効果を奏する。 As is apparent from the above, according to the second embodiment, when the signal level of the addition signal output from the adder circuit 15 is higher than the saturation voltage Vb of the adder circuit 15, it has passed through the switches 14 a to 14 d. Since a part of the received signal is cut off, the signal intensity of the reflected light can be calculated in a state where the signal level of the added signal is lower than the saturation voltage Vb, and the calculation accuracy of the signal intensity is improved. There is an effect that can be.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

１レーザ光照射部、２基準トリガ発生装置、３レーザ光源、４スキャナ、５スキャナ角度モニタ装置、６ターゲット、７受信レンズ、８アレイ状受光器、８ａ〜８ｄ受光器、９比較処理回路、１０増幅回路、１０ａ〜１０ｄ増幅器、１１比較回路、１１ａ〜１１ｄ比較器（通過制御回路）、１２スイッチ回路、１２ａ〜１２ｄスイッチ（通過制御回路）、１３比較回路、１３ａ〜１３ｄ比較器（通過制御回路）、１４スイッチ回路、１４ａ〜１４ｄスイッチ（通過制御回路）、１５加算回路、１６距離強度算出装置（距離算出部）、１７信号処理装置（画像生成部）、２０比較処理回路、２１比較器（信号遮断回路）、２２遅延回路、２２ａ，２２ｂ，２２ｃ遅延素子（信号遮断回路）、２３スイッチ回路、２３ａ〜２３ｄスイッチ（信号遮断回路）、３０距離強度算出装置（距離算出部）、３１〜３４ＮＡＮＤゲート。 DESCRIPTION OF SYMBOLS 1 Laser beam irradiation part, 2 Reference | standard trigger generator, 3 Laser light source, 4 Scanner, 5 Scanner angle monitor apparatus, 6 Target, 7 Receiving lens, 8 Array light receiver, 8a-8d Light receiver, 9 Comparison processing circuit, 10 Amplifier circuit, 10a to 10d amplifier, 11 comparison circuit, 11a to 11d comparator (pass control circuit), 12 switch circuit, 12a to 12d switch (pass control circuit), 13 comparison circuit, 13a to 13d comparator (pass control circuit) ), 14 switch circuit, 14a to 14d switch (passage control circuit), 15 addition circuit, 16 distance intensity calculation device (distance calculation unit), 17 signal processing device (image generation unit), 20 comparison processing circuit, 21 comparator ( Signal interruption circuit), 22 delay circuit, 22a, 22b, 22c delay element (signal interruption circuit), 23 switch Circuit, 23 a to 23 d switches (signal cutoff circuit), 30 a distance intensity calculating unit (distance calculator), 31 to 34 NAND gates.

Claims

A laser beam irradiation unit that irradiates the target with the laser beam while scanning the laser beam;
A plurality of light receivers that receive the reflected light of the laser light reflected by the target and output a reception signal of the reflected light;
A plurality of amplifiers for amplifying the reception signal output from the light receiver;
If the signal level of the reception signal amplified by the amplifier is equal to or lower than the saturation voltage of the amplifier and equal to or higher than a threshold voltage lower than the saturation voltage, the reception signal is allowed to pass, and the signal of the reception signal A plurality of pass control circuits that block passage of the received signal when the level is greater than the saturation voltage of the amplifier or less than the threshold voltage;
An addition circuit for calculating a sum of reception signals that have passed through the plurality of passage control circuits and outputting an addition signal indicating the sum of the reception signals;
A laser radar apparatus comprising: a distance calculation unit that calculates a distance to the target from a time from when the laser beam is irradiated by the laser beam irradiation unit to when an addition signal is output from the addition circuit.

An image generation unit that generates an image indicating a distance to the target from the distance calculated by the distance calculation unit and the irradiation angle of the laser light irradiated by the laser light irradiation unit is provided. The laser radar device according to claim 1.

The image generation unit generates an image indicating the reflection intensity of the target from the signal level of the addition signal output from the addition circuit and the irradiation angle of the laser beam irradiated by the laser beam irradiation unit. 3. The laser radar device according to claim 2, wherein

When the signal level of the addition signal output from the addition circuit is higher than the saturation voltage of the addition circuit, a signal cutoff circuit that blocks a part of the reception signal that passes through the passage control circuit and is output to the addition circuit The laser radar device according to any one of claims 1 to 3, further comprising:

A receiving lens is disposed between the target and the plurality of light receivers,
2. The position of the receiving lens is adjusted to a position where a condensing spot size of the reflected light corresponding to a size of the plurality of light receivers is obtained on the plurality of light receivers. The laser radar device according to claim 4.