JP6388181B2 - Semiconductor package and power supply device - Google Patents

Semiconductor package and power supply device Download PDF

Info

Publication number
JP6388181B2
JP6388181B2 JP2017113136A JP2017113136A JP6388181B2 JP 6388181 B2 JP6388181 B2 JP 6388181B2 JP 2017113136 A JP2017113136 A JP 2017113136A JP 2017113136 A JP2017113136 A JP 2017113136A JP 6388181 B2 JP6388181 B2 JP 6388181B2
Authority
JP
Japan
Prior art keywords
terminal
switching element
semiconductor package
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017113136A
Other languages
Japanese (ja)
Other versions
JP2017209005A (en
Inventor
北村　紀之
紀之 北村
洋平 三浦
洋平 三浦
大武　寛和
寛和 大武
高橋　雄治
雄治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2017113136A priority Critical patent/JP6388181B2/en
Publication of JP2017209005A publication Critical patent/JP2017209005A/en
Application granted granted Critical
Publication of JP6388181B2 publication Critical patent/JP6388181B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体パッケージおよび電源装置に関する。 Embodiments described herein relate generally to a semiconductor package and a power supply device.

近年、照明装置において、照明光源は、白熱電球や蛍光灯から省エネルギー・長寿命の光源、例えば発光ダイオード（Light-emitting diode：ＬＥＤ）への置き換えが進んでいる。例えば、ＥＬ（Electro-Luminescence）や有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）など新たな照明光源も開発されている。
これらの照明光源の輝度は、流れる電流値に依存する。照明装置を安定に点灯させるためには、定電流出力型の電源装置が必要になる。入力される電源電圧をＬＥＤなどの照明光源の定格電圧に合わせるために、電圧を変換する必要もある。高効率で省電力化・小型化に適した電源として、チョッパ方式のＤＣ−ＤＣコンバータなどのスイッチング電源がある。 2. Description of the Related Art In recent years, in illumination devices, an illumination light source has been replaced with an energy-saving and long-life light source such as a light-emitting diode (LED) instead of an incandescent bulb or a fluorescent lamp. For example, new illumination light sources such as EL (Electro-Luminescence) and organic light-emitting diodes (OLED) have been developed.
The luminance of these illumination light sources depends on the value of the flowing current. In order to light the lighting device stably, a constant current output type power supply device is required. In order to adjust the input power supply voltage to the rated voltage of an illumination light source such as an LED, it is also necessary to convert the voltage. A switching power supply such as a chopper type DC-DC converter is available as a power source that is highly efficient and suitable for power saving and downsizing.

このスイッチング電源に使用されるスイッチング素子として、ワイドバンドギャップの化合物半導体によるスイッチング素子がある。中でも、窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が注目されている。高耐圧かつ低いオン抵抗特性を持ち、高周波スイッチング可能なためである。オン抵抗が下がり、高速スイッチングが可能となれば、出力フィルタを構成するインダクタ、コンデンサを小型化できる。電源装置全体の小型化を図るためには、素子自体の小型化も必要である。窒化物半導体の特性を踏まえた、高効率化も同時に進める必要がある。   As a switching element used for this switching power supply, there is a switching element made of a wide band gap compound semiconductor. Among them, attention is paid to a high electron mobility transistor (HEMT) formed of a nitride semiconductor such as gallium nitride (GaN). This is because it has high withstand voltage and low on-resistance characteristics and can be switched at high frequency. If the on-resistance decreases and high-speed switching is possible, the inductors and capacitors constituting the output filter can be reduced in size. In order to reduce the overall size of the power supply device, it is necessary to reduce the size of the element itself. It is also necessary to improve efficiency based on the characteristics of nitride semiconductors.

特開２００８−１９８７３５号公報JP 2008-198735 A 特開２０１２−０３４５６９号公報JP 2012-034569 A

本発明が解決しようとする課題は、高効率な電源装置に用いられる半導体パッケージおよび電源装置を提供することである。   The problem to be solved by the present invention is to provide a semiconductor package and a power supply device used for a highly efficient power supply device.

実施形態の半導体パッケージは、導電性の実装基板と；電流が入力される第１の端子と；第２の端子と；第３の端子と；前記第１の実装基板の上に実装され、前記第１の端子を介して電流が入力されるドレイン端子、前記第１の実装基板及び前記第２の端子と接続されるソース端子、前記第３の端子と接続されるゲート端子を有する高電子移動度トランジスタと；を具備したことを特徴とする半導体パッケージである。 The semiconductor package according to the embodiment is mounted on the conductive substrate, the first terminal to which current is input, the second terminal, the third terminal, and the first mounting substrate. High electron mobility having a drain terminal to which current is input through a first terminal, a source terminal connected to the first mounting substrate and the second terminal, and a gate terminal connected to the third terminal A semiconductor package comprising: a transistor;

本発明によれば、高効率な電源装置に用いられる半導体パッケージおよび電源装置の提供が可能となる。   According to the present invention, it is possible to provide a semiconductor package and a power supply device used for a highly efficient power supply device.

第１の実施形態に係る電源装置を含む照明装置を例示する回路図である。It is a circuit diagram which illustrates the illuminating device containing the power supply device which concerns on 1st Embodiment. 第１実施形態の電源装置に設けられた半導体パッケージの模式平面配置図である。It is a model plane layout view of the semiconductor package provided in the power supply device of the first embodiment. ＧａＮ ＨＥＭＴのリーク電流特性を示す特性図である。It is a characteristic view which shows the leakage current characteristic of GaN HEMT. 第２の実施形態に係る電源装置に設けられた半導体パッケージの模式平面配置図である。It is a schematic plane arrangement view of a semiconductor package provided in a power supply device according to a second embodiment. 半導体パッケージの模式回路図である。It is a schematic circuit diagram of a semiconductor package. 第３の実施形態に係る電源装置を含む照明装置を例示する回路図である。It is a circuit diagram which illustrates the illuminating device containing the power supply device which concerns on 3rd Embodiment. 第３実施形態の電源装置に設けられた半導体パッケージの模式平面配置図である。It is a model plane arrangement drawing of the semiconductor package provided in the power unit of a 3rd embodiment.

以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。   Hereinafter, embodiments will be described with reference to the drawings. In the following description, the same members are denoted by the same reference numerals, and the description of the members once described is omitted as appropriate.

（第１実施形態）
図１は、第１の実施形態に係る電源装置を含む照明装置の回路図である。 (First embodiment)
FIG. 1 is a circuit diagram of a lighting device including a power supply device according to the first embodiment.

図２は、本実施形態の電源装置に設けられた半導体パッケージの模式的平面配置図である。
照明装置１は、直流電圧源２の出力電圧を所望の電圧に変換する電源装置３と、電源装置３の負荷回路となり電源装置３から電力を供給されて点灯する照明負荷４と、を備えている。照明負荷４は、例えばＬＥＤなどの照明光源を有する。直流電圧源２は、例えば交流電源５と整流器６とを有する。図１においては、直流電圧源２として、交流電源５として例えば商用交流電源の交流電圧を、整流器６として例えばブリッジ形整流回路により整流し、直流電圧を出力するものを示した。 FIG. 2 is a schematic plan view of a semiconductor package provided in the power supply device of this embodiment.
The lighting device 1 includes a power supply device 3 that converts the output voltage of the DC voltage source 2 into a desired voltage, and a lighting load 4 that is turned on when power is supplied from the power supply device 3 as a load circuit of the power supply device 3. Yes. The illumination load 4 includes an illumination light source such as an LED. The DC voltage source 2 includes, for example, an AC power supply 5 and a rectifier 6. In FIG. 1, as the DC voltage source 2, an AC power supply 5, for example, an AC voltage of a commercial AC power supply is rectified, and a rectifier 6 is rectified by, for example, a bridge-type rectifier circuit to output a DC voltage.

電源装置３は、入力フィルタコンデンサ７と、半導体パッケージ８と、ダイオード１２、１３、１４と、定電圧ダイオード１５と、抵抗１６と、コンデンサ１７と、インダクタ１８、１９と、出力フィルタコンデンサ２０と、を備えている。半導体パッケージ８は、第１のスイッチング素子９と、電流制御素子１０と、第２のスイッチング素子１１と、を有する。これらは、化合物半導体よりなるノーマリーオン型トランジスタであり、例えば、窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）である。ダイオード１２は、例えば、シリコンショットキーバリアダイオードである。インダクタ１８とインダクタ１９とは、磁気結合している。   The power supply device 3 includes an input filter capacitor 7, a semiconductor package 8, diodes 12, 13, and 14, a constant voltage diode 15, a resistor 16, a capacitor 17, inductors 18 and 19, an output filter capacitor 20, It has. The semiconductor package 8 includes a first switching element 9, a current control element 10, and a second switching element 11. These are normally-on transistors made of a compound semiconductor, such as a high electron mobility transistor (HEMT) formed of a nitride semiconductor such as gallium nitride (GaN). The diode 12 is, for example, a silicon Schottky barrier diode. The inductor 18 and the inductor 19 are magnetically coupled.

なお、本願明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。   In the specification of the present application, “nitride semiconductor” means a composition ratio x in a chemical formula of BxInyAlzGa1-x-yzN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1). , Y and z are included in the respective ranges, and semiconductors having all compositions are included. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.

直流電圧源２の出力は、電源装置３の高電位入力端子２１と低電位入力端子２２との間に入力される。入力フィルタコンデンサ７は、電源装置３の高電位入力端子２１と低電位入力端子２２との間に接続されている。電源装置３の高電位入力端子２１は、第１のスイッチング素子９のドレインに接続され、第１のスイッチング素子９のソースは、第２の電流制御素子１０のドレインに接続されている。電流制御素子１０のソースは、第２のスイッチング素子１１のドレインに接続され、第２のスイッチング素子１１のソースは、ダイオード１２のカソードに接続されている。   The output of the DC voltage source 2 is input between the high potential input terminal 21 and the low potential input terminal 22 of the power supply device 3. The input filter capacitor 7 is connected between the high potential input terminal 21 and the low potential input terminal 22 of the power supply device 3. The high potential input terminal 21 of the power supply device 3 is connected to the drain of the first switching element 9, and the source of the first switching element 9 is connected to the drain of the second current control element 10. The source of the current control element 10 is connected to the drain of the second switching element 11, and the source of the second switching element 11 is connected to the cathode of the diode 12.

ダイオード１２のアノードは、電源装置３の低電位入力端子２２に接続されている。第２のスイッチング素子１１のドレインは、第１のインダクタ１８の一端に接続されている。第１のインダクタ１８の他端は、出力フィルタコンデンサ２０の一端に接続されている。出力フィルタコンデンサ２０の他端は、電源装置３の低電位入力端子に接続されている。第２のインダクタ１９の一端は、第２のスイッチング素子１１のドレインに接続され、他端はコンデンサ１７を介して第１のスイッチング素子９のゲートに接続される。第２のインダクタ１９は、第１のインダクタ１８の電流が増加しているとき第１のスイッチング素子９をオンさせる電圧が誘起され、第１のインダクタ１８の電流が減少しているとき、第１のスイッチング素子９をオフさせる電圧が誘起される結線とされている。   The anode of the diode 12 is connected to the low potential input terminal 22 of the power supply device 3. The drain of the second switching element 11 is connected to one end of the first inductor 18. The other end of the first inductor 18 is connected to one end of the output filter capacitor 20. The other end of the output filter capacitor 20 is connected to the low potential input terminal of the power supply device 3. One end of the second inductor 19 is connected to the drain of the second switching element 11, and the other end is connected to the gate of the first switching element 9 via the capacitor 17. When the current of the first inductor 18 increases, the second inductor 19 induces a voltage that turns on the first switching element 9, and when the current of the first inductor 18 decreases, The connection is such that a voltage for turning off the switching element 9 is induced.

ダイオード１４のアノードは、第１のスイッチング素子９のゲートに接続され、ダイオード１４のカソードは、電流制御素子１０のソースに接続されている。ダイオード１３のアノードは、電流制御素子１０のゲートに接続され、ダイオード１３のカソードは、電流制御素子１０のソースに接続されている。第２のスイッチング素子１１のゲートは、ダイオード１２のアノードに接続されている。定電圧ダイオード１５のカソードは、第２のスイッチング素子１１のドレインに接続され、定電圧ダイオード１５のアノードは、抵抗１６の一端に接続されている。抵抗１６の他端は、電源装置３の低電位入力端子２２に接続されている。電流制御素子１０のゲートが定電圧ダイオード１５のアノードに接続されている。電源装置３の出力は、出力フィルタコンデンサ２０の両端から高電位出力端子２３、低電位出力端子２４に取り出され、照明負荷４に供給される。   The anode of the diode 14 is connected to the gate of the first switching element 9, and the cathode of the diode 14 is connected to the source of the current control element 10. The anode of the diode 13 is connected to the gate of the current control element 10, and the cathode of the diode 13 is connected to the source of the current control element 10. The gate of the second switching element 11 is connected to the anode of the diode 12. The cathode of the constant voltage diode 15 is connected to the drain of the second switching element 11, and the anode of the constant voltage diode 15 is connected to one end of the resistor 16. The other end of the resistor 16 is connected to the low potential input terminal 22 of the power supply device 3. The gate of the current control element 10 is connected to the anode of the constant voltage diode 15. The output of the power supply device 3 is taken out from both ends of the output filter capacitor 20 to the high potential output terminal 23 and the low potential output terminal 24 and supplied to the lighting load 4.

図２に示したように、半導体チップ３５と、半導体チップ３５は、半導体パッケージ８内に実装されている。なお、図２は、半導体パッケージ８の内部構造を模式的に表した平面図であり、実際には、半導体チップ３４や半導体チップ３５などは、封止樹脂２５によりモールドされている。半導体チップ３４は、リードフレームのランド（第１の実装基板）３２上に実装され、半導体チップ３５は、リードフレームのランド（第２の実装基板）３３上に実装されている。ランド３２、３３は、導電性である。これらは、封止樹脂２５で覆われてパッケージングされている。   As shown in FIG. 2, the semiconductor chip 35 and the semiconductor chip 35 are mounted in the semiconductor package 8. FIG. 2 is a plan view schematically showing the internal structure of the semiconductor package 8. In practice, the semiconductor chip 34, the semiconductor chip 35, and the like are molded with the sealing resin 25. FIG. The semiconductor chip 34 is mounted on the land (first mounting substrate) 32 of the lead frame, and the semiconductor chip 35 is mounted on the land (second mounting substrate) 33 of the lead frame. The lands 32 and 33 are conductive. These are covered with a sealing resin 25 and packaged.

半導体チップ３４は、第１のスイッチング素子９、電流制御素子１０を含んでいる。半導体チップ３５には、第２のスイッチング素子１１を含んでいる。半導体チップ３４、３５にはボンディングパッドが形成されている。ボンディングパッド３６、３９、４２は、それぞれ第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１の主端子としてのドレイン電極に対応している。また、ボンディングパッド３７、４０、４３は、それぞれ第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１の主端子としてのソース電極に対応している。さらに、ボンディングパッド３８、４１、４４は、それぞれ第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１の制御端子としてのゲート電極に対応している。ボンディングパッド３７、３９を除いて、これらのボンディングパッドは、それぞれボンディングワイヤー４５〜５１により近傍のリードフレームに接続されている。   The semiconductor chip 34 includes a first switching element 9 and a current control element 10. The semiconductor chip 35 includes the second switching element 11. Bonding pads are formed on the semiconductor chips 34 and 35. The bonding pads 36, 39, and 42 correspond to the drain electrodes as main terminals of the first switching element 9, the current control element 10, and the second switching element 11, respectively. The bonding pads 37, 40, and 43 correspond to source electrodes as main terminals of the first switching element 9, the current control element 10, and the second switching element 11, respectively. Further, the bonding pads 38, 41, and 44 correspond to gate electrodes as control terminals of the first switching element 9, the current control element 10, and the second switching element 11, respectively. Except for the bonding pads 37 and 39, these bonding pads are connected to adjacent lead frames by bonding wires 45 to 51, respectively.

これらのリードフレームは、端子２６〜３１として、外部に引き出されている。スイッチング素子９のドレインは、端子２６に接続され、スイッチング素子９のゲートは、端子２９に接続されている。電流制御素子１０のソースは、端子２７に接続され、電流制御素子１０のゲートは、端子３０に接続されている。スイッチング素子１１のドレインは、端子２７に接続され、スイッチング素子１１のソースは、端子２８に接続されている。スイッチング素子１１のゲートは、端子３１に接続されている。   These lead frames are pulled out as terminals 26 to 31. The drain of the switching element 9 is connected to the terminal 26, and the gate of the switching element 9 is connected to the terminal 29. The source of the current control element 10 is connected to the terminal 27, and the gate of the current control element 10 is connected to the terminal 30. The drain of the switching element 11 is connected to the terminal 27, and the source of the switching element 11 is connected to the terminal 28. The gate of the switching element 11 is connected to the terminal 31.

スイッチング素子９のソースは、パッド間に形成された金属配線５３により、電流制御素子１０のドレインに接続されている。   The source of the switching element 9 is connected to the drain of the current control element 10 by a metal wiring 53 formed between the pads.

電流制御素子１０のソースは、ボンディングワイヤー４７、リードフレーム、ボンディングワイヤー５２を介してリードフレームのランド３２に電気的に接続されている。   The source of the current control element 10 is electrically connected to the land 32 of the lead frame via the bonding wire 47, the lead frame, and the bonding wire 52.

次に、電源装置３の動作について説明する。
まず、第２のスイッチング素子１１とダイオード１２の動作を説明する。これらは整流手段として動作する。ダイオード１２のアノード側に正の電圧が印加された場合、ダイオード１２は、導通する。ノーマリーオン型の素子である第２のスイッチング素子１１も、オンする。順方向に電圧が印加された状態であり、整流手段は、オン状態となる。ダイオード１２のアノード側に負の電圧が印加された場合、ダイオード１２は、非導通となる。第２のスイッチング素子１１のゲート・ソース間Ｖｇｓ１１が負の値となるため、第２のスイッチング素子１１も、オフとなる。逆方向に電圧が印加された状態であり、整流手段は、オフ状態となる。 Next, the operation of the power supply device 3 will be described.
First, the operation of the second switching element 11 and the diode 12 will be described. These operate as rectifying means. When a positive voltage is applied to the anode side of the diode 12, the diode 12 becomes conductive. The second switching element 11 which is a normally-on type element is also turned on. The voltage is applied in the forward direction, and the rectifier is turned on. When a negative voltage is applied to the anode side of the diode 12, the diode 12 becomes non-conductive. Since the gate-source Vgs11 of the second switching element 11 has a negative value, the second switching element 11 is also turned off. The voltage is applied in the reverse direction, and the rectifier is turned off.

逆方向に電圧が印加された場合に、ダイオード１２にかかる逆電圧は、第２のスイッチング素子１１のＶｇｓ１１である。この電圧は数Ｖ程度なため、ダイオード１２としては、低耐圧のシリコンショットキーバリアダイオードなどを用いることができる。一般に、低耐圧のシリコンショットキーバリアダイオードは、順電圧が低い。第２のスイッチング素子１１のオン時の順電圧も低いため、整流手段全体としてみた順電圧は、ＧａＮダイオード単体より低くすることができる。   When a voltage is applied in the reverse direction, the reverse voltage applied to the diode 12 is Vgs11 of the second switching element 11. Since this voltage is about several volts, a low-voltage silicon Schottky barrier diode or the like can be used as the diode 12. Generally, a silicon Schottky barrier diode with a low breakdown voltage has a low forward voltage. Since the forward voltage when the second switching element 11 is on is also low, the forward voltage as a whole of the rectifier can be made lower than that of the GaN diode alone.

続いて、電流制御素子１０の動作を説明する。
定電圧ダイオード１５、抵抗１６の作用により、電流制御素子１０のゲート・ソース間電圧Ｖｇｓ１０は、負の電圧となっている。電流制御素子１０は、このＶｇｓ１０に対応した閾値電流を持つ。電流制御素子１０のドレイン電流がこの閾値より小さいとき、電流制御素子１０は、低いオン抵抗を示す。ドレイン電流が閾値を超えると、電流制御素子１０のオン抵抗が急増し、電流制御素子１０は定電流特性を示すようになる。 Subsequently, the operation of the current control element 10 will be described.
Due to the action of the constant voltage diode 15 and the resistor 16, the gate-source voltage Vgs10 of the current control element 10 is a negative voltage. The current control element 10 has a threshold current corresponding to this Vgs10. When the drain current of the current control element 10 is smaller than this threshold, the current control element 10 exhibits a low on-resistance. When the drain current exceeds the threshold value, the on-resistance of the current control element 10 increases rapidly, and the current control element 10 exhibits constant current characteristics.

このような、第２のスイッチング素子１１とダイオード１２からなる整流手段、および電流制御素子１０の特性を参照しつつ、電源装置３の動作について、以下に説明する。   The operation of the power supply apparatus 3 will be described below with reference to the characteristics of the rectifying means including the second switching element 11 and the diode 12 and the characteristics of the current control element 10.

（１）直流電源２の出力電圧が高電位入力端子２１と低電位入力端子２２との間に印加されるとき、第１のスイッチング素子９および電流制御素子１０は、ノーマリオン型の素子であるため、オン状態にある。すると、高電位入力端子２１、第１のスイッチング素子９、電流制御素子１０、インダクタ１８、出力フィルタコンデンサ２０、低電位入力端子２２の経路で電流が流れ、出力フィルタコンデンサ２０が充電される。インダクタ１８には、電磁エネルギーが蓄積される。   (1) When the output voltage of the DC power supply 2 is applied between the high potential input terminal 21 and the low potential input terminal 22, the first switching element 9 and the current control element 10 are normally-on elements. Therefore, it is in an on state. Then, a current flows through a path of the high potential input terminal 21, the first switching element 9, the current control element 10, the inductor 18, the output filter capacitor 20, and the low potential input terminal 22, and the output filter capacitor 20 is charged. The inductor 18 accumulates electromagnetic energy.

（２）第１のスイッチング素子９および電流制御素子１０がオンしているため、第２のスイッチング素子１１とダイオード１２からなる整流手段の両端には、電源装置３の入力電圧が印加される。逆方向に電圧が印加されるため、整流手段は、非導通の状態となる。   (2) Since the first switching element 9 and the current control element 10 are on, the input voltage of the power supply device 3 is applied to both ends of the rectifying means including the second switching element 11 and the diode 12. Since the voltage is applied in the reverse direction, the rectifying means is in a non-conductive state.

（３）インダクタ１８を流れる電流は、時間の経過とともに増加していく。インダクタ１９はインダクタ１８と磁気結合しているため、インダクタ１９には、結合コンデンサとして働くコンデンサ１７側を高電位とする極性の起電力が誘起される。第１のスイッチング素子９のゲートには、コンデンサ１７を介してソースに対して正の電位が供給され、第１のスイッチング素子９は、オンの状態を維持する。   (3) The current flowing through the inductor 18 increases with time. Since the inductor 19 is magnetically coupled to the inductor 18, an electromotive force having a polarity that induces a high potential on the side of the capacitor 17 serving as a coupling capacitor is induced in the inductor 19. A positive potential is supplied to the gate of the first switching element 9 with respect to the source via the capacitor 17, and the first switching element 9 is kept on.

（４）インダクタ１８を流れる電流が電流制御素子１０の閾値を超えると、電流制御素子１０のドレイン・ソース間の電圧は、オン抵抗の急増により、急激に上昇する。第１のスイッチング素子９のゲート・ソース間の電圧が負の大きな値となり、第１のスイッチング素子９は、オフとなる。   (4) When the current flowing through the inductor 18 exceeds the threshold value of the current control element 10, the voltage between the drain and source of the current control element 10 rapidly increases due to a sudden increase in on-resistance. The voltage between the gate and the source of the first switching element 9 becomes a large negative value, and the first switching element 9 is turned off.

（５）インダクタ１８には、逆起電力が発生する。順方向に電圧が印加されるため、第２のスイッチング素子１１とダイオード１２からなる整流手段は、オン状態となる。電流は、整流手段、インダクタ１８、出力フィルタコンデンサ２０の経路で、流れ続ける。電磁エネルギーを放出するため、インダクタ１８の電流は、減少していく。インダクタ１９に誘起された負の電圧は、維持され、第１のスイッチング素子９は、オフの状態を継続する。   (5) Back electromotive force is generated in the inductor 18. Since a voltage is applied in the forward direction, the rectifying means including the second switching element 11 and the diode 12 is turned on. The current continues to flow through the path of the rectifier, the inductor 18 and the output filter capacitor 20. In order to release electromagnetic energy, the current in the inductor 18 decreases. The negative voltage induced in the inductor 19 is maintained, and the first switching element 9 continues to be turned off.

（６）インダクタ１８に蓄積されていた電磁エネルギーがゼロになると、インダクタ１８を流れる電流は、ゼロになる。起電力の方向が再び反転し、インダクタ１９には、コンデンサ１７側を高電位とするような起電力が誘起される。第１のスイッチング素子９のゲートにソースよりも高い電圧が供給され、第１のスイッチング素子９は、オンする。上記（１）の状態に戻る。   (6) When the electromagnetic energy accumulated in the inductor 18 becomes zero, the current flowing through the inductor 18 becomes zero. The direction of the electromotive force is reversed again, and an electromotive force that induces a high potential on the capacitor 17 side is induced in the inductor 19. A voltage higher than that of the source is supplied to the gate of the first switching element 9, and the first switching element 9 is turned on. Return to the state (1).

以後、（１）〜（６）を繰り返す。入力電圧は、変換されて、照明負荷４に供給される。第１の実施形態では電源装置３は、降圧コンバータとして動作する。ダイオード１３、１４は、それぞれ、第１のスイッチング素子９、電流制御素子１０のゲートの電位を制限する。   Thereafter, (1) to (6) are repeated. The input voltage is converted and supplied to the lighting load 4. In the first embodiment, the power supply device 3 operates as a step-down converter. The diodes 13 and 14 limit the potentials of the gates of the first switching element 9 and the current control element 10, respectively.

ところで、ＧａＮ系半導体により形成されたＨＥＭＴでは、ドレイン電流がドレイン・ソース間電圧の影響を受ける、電流コラプスという現象がある。高電圧が印加された直後のＧａＮ ＨＥＭＴのオン抵抗が高くなるという現象である。対策として、ＧａＮ ＨＥＭＴのソース端子または、ゲート端子をリードフレームのランドに電気的に接続する方法がある。   By the way, in the HEMT formed of a GaN-based semiconductor, there is a phenomenon called current collapse in which the drain current is affected by the drain-source voltage. This is a phenomenon in which the on-resistance of the GaN HEMT immediately after a high voltage is applied increases. As a countermeasure, there is a method of electrically connecting the source terminal or gate terminal of the GaN HEMT to the land of the lead frame.

対策の効果を表１を用いて説明する。
表１は、ＧａＮ ＨＥＭＴの電圧印加前後のオン抵抗の変化を例示する表である。すなわち、表１は、ＧａＮ ＨＥＭＴのドレイン・ソース間に５００Ｖの電圧を印加する前後のオン抵抗の変化を、電圧印加前を基準として表したものである。

Figure 0006388181
ソースまたはゲートをリードフレームのランドに接続した場合、接続しない場合に比べて、オン抵抗の増加が少ないことが分かる。前述したように、図２に表した半導体パッケージでは、電流制御素子１０のソースがリードフレームのランド３３に接続されている。こうすることにより、スイッチング素子９と電流制御素子１０について電流コラプスの影響を小さくすることができる。 The effect of the countermeasure will be described with reference to Table 1.
Table 1 is a table exemplifying a change in on-resistance before and after voltage application of the GaN HEMT. That is, Table 1 shows changes in on-resistance before and after applying a voltage of 500 V between the drain and source of the GaN HEMT, with reference to before voltage application.

Figure 0006388181
 It can be seen that when the source or gate is connected to the land of the lead frame, the increase in on-resistance is smaller than when the source or gate is not connected. As described above, in the semiconductor package shown in FIG. 2, the source of the current control element 10 is connected to the land 33 of the lead frame. By doing so, the influence of the current collapse can be reduced for the switching element 9 and the current control element 10.

他の効果について、図３を用いて説明する。
図３は、ＧａＮ ＨＥＭＴのリーク電流特性を示す特性図である。
図３の横軸はＧａＮ ＨＥＭＴとダイオードによる整流手段に逆電圧を印加し、ＧａＮ ＨＥＭＴをオフ状態とした場合の、ＧａＮ ＨＥＭＴのドレイン・ゲート間電圧Ｖｄｇを表す。図３の縦軸は、第１軸がソース・ゲート間電圧Ｖｓｇを表し、第２軸がリーク電流ＩＲ表す。 Other effects will be described with reference to FIG.
FIG. 3 is a characteristic diagram showing leakage current characteristics of the GaN HEMT.
The horizontal axis of FIG. 3 represents the drain-gate voltage Vdg of the GaN HEMT when a reverse voltage is applied to the rectifying means using the GaN HEMT and the diode to turn off the GaN HEMT. In the vertical axis of FIG. 3, the first axis represents the source-gate voltage Vsg, and the second axis represents the leakage current IR.

ゲートをリードフレームのランドに接続した場合は、Ｖｄｇの増加に伴ってＩＲも増加することが分かる。ＩＲが増加すると、電源装置の変換効率が低下することとなる。ＩＲの増加は、Ｖｓｇの増加も引き起こし、さらなる変換効率低下の原因となる。順方向電圧を印加し、ＧａＮ ＨＥＭＴをオンさせるためには、Ｖｓｇを放電する必要があり、この放電電力が損失となるためである。   It can be seen that when the gate is connected to the land of the lead frame, the IR increases as Vdg increases. If IR increases, the conversion efficiency of a power supply device will fall. An increase in IR also causes an increase in Vsg, causing further reduction in conversion efficiency. This is because in order to apply a forward voltage and turn on the GaN HEMT, it is necessary to discharge Vsg, and this discharge power is lost.

一方、ソースをリードフレームのランドに接続した場合や、どの端子も接続しない場合、ＩＲとＶｓｇは、ほとんど増加しない。   On the other hand, when the source is connected to the land of the lead frame or when no terminal is connected, IR and Vsg hardly increase.

これらの結果から、ＧａＮ ＨＥＭＴのソースをリードフレームのランドに接続することによって、電流コラプスとリーク電流の両者に対処可能なことが分かる。   From these results, it can be seen that both current collapse and leakage current can be dealt with by connecting the source of the GaN HEMT to the land of the lead frame.

第１の実施形態の効果について説明する。第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１を一つの半導体パッケージ８に実装することにより、小型化できるという効果が得られる。電流制御素子のソースをリードフレームのランドに接続することにより、電流コラプスの影響を小さくし、オン抵抗の増加が抑えられる。同時に、リーク電流の増加も抑えることができる。これらにより、変換効率の低下を抑えるという効果も得られる。   The effect of the first embodiment will be described. By mounting the first switching element 9, the current control element 10, and the second switching element 11 in one semiconductor package 8, an effect that the size can be reduced can be obtained. By connecting the source of the current control element to the land of the lead frame, the influence of current collapse is reduced, and an increase in on-resistance can be suppressed. At the same time, an increase in leakage current can be suppressed. As a result, an effect of suppressing a decrease in conversion efficiency can be obtained.

なお、本実施形態においては、半導体パッケージ８において端子２７を端子２６および２８と同一の側部に設けたが、端子２７を端子２９〜３１と同じ半導体パッケージ８の側部に設けてもよい。端子２７を端子２９〜３１と同じ側部に設けることで、直流電圧または低周波の脈流が印加される部分と高周波が印加される部分を分けることができ、半導体パッケージ８において、沿面距離を確保できるとともに半導体パッケージ８への静電気対策が可能になる。   In the present embodiment, the terminal 27 is provided on the same side as the terminals 26 and 28 in the semiconductor package 8, but the terminal 27 may be provided on the same side of the semiconductor package 8 as the terminals 29 to 31. By providing the terminal 27 on the same side as the terminals 29 to 31, it is possible to separate a portion to which a DC voltage or a low-frequency pulsating current is applied and a portion to which a high-frequency is applied. This can be ensured and measures against static electricity to the semiconductor package 8 can be taken.

（第２実施形態）
第２の実施形態について説明する。
図４は、第２の実施形態に係る電源装置に設けられた半導体パッケージの模式平面配置図である。
第２の実施形態に係る電源装置の他の部分は、第１の実施形態と同様とすることができる。 (Second Embodiment)
A second embodiment will be described.
FIG. 4 is a schematic plan layout view of a semiconductor package provided in the power supply device according to the second embodiment.
Other parts of the power supply device according to the second embodiment can be the same as those of the first embodiment.

本実施形態の電源装置の半導体パッケージ５４は、第１実施形態の半導体パッケージ８に対して、ボンディングワイヤー５５による接続を追加したものである。第２のスイッチング素子１１のソースは、ボンディングワイヤー５０、リードフレーム、ボンディングワイヤー５５を介して、リードフレームのランド３３に電気的に接続されている。図４から明らかなように、ランド３２とランド３３とは、分離されている。   The semiconductor package 54 of the power supply device of this embodiment is obtained by adding a connection by a bonding wire 55 to the semiconductor package 8 of the first embodiment. The source of the second switching element 11 is electrically connected to the land 33 of the lead frame via the bonding wire 50, the lead frame, and the bonding wire 55. As is clear from FIG. 4, the land 32 and the land 33 are separated.

第２のスイッチング素子１１のソースが、リードフレームのランド３３に接続されているため、第２のスイッチング素子１１についても、電流コラプスとリーク電流の影響を小さくすることができる。   Since the source of the second switching element 11 is connected to the land 33 of the lead frame, the influence of current collapse and leakage current can be reduced also in the second switching element 11.

ところで、第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１が、単一のランド上に配置され、電流制御素子１０のソースではなく、第２のスイッチング素子１１のソースが当該ランドに接続されるという構造も考えられる。しかし、この構造の場合、次のような問題が生じる。   By the way, the 1st switching element 9, the current control element 10, and the 2nd switching element 11 are arrange | positioned on the single land, and the source of the 2nd switching element 11 is not the source of the current control element 10 concerned A structure that is connected to a land is also conceivable. However, this structure has the following problems.

第２のスイッチング素子１１のソースを単一のランドに接続したため、第２のスイッチング素子１１のドレイン・ソース間は、大きな容量が接続された状態となる。この様子を図５に示す。   Since the source of the second switching element 11 is connected to a single land, a large capacitance is connected between the drain and source of the second switching element 11. This is shown in FIG.

図５は、半導体パッケージの模式回路図である。
第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１は、ランド３２上に配置されている。第２のスイッチング素子１１のソースは、ボンディングワイヤー５０、５５を介してランド３２に接続されている。Ｃｄｓは、並列接続された第２のスイッチング素子１１のドレイン・ソース間容量とドレイン・ランド間容量とを足し合わせたものである。Ｃｄは、ダイオード１２の容量である。 FIG. 5 is a schematic circuit diagram of the semiconductor package.
The first switching element 9, the current control element 10, and the second switching element 11 are disposed on the land 32. The source of the second switching element 11 is connected to the land 32 via bonding wires 50 and 55. Cds is the sum of the drain-source capacitance and the drain-land capacitance of the second switching element 11 connected in parallel. Cd is the capacitance of the diode 12.

Ｃｄｓは、大きな面積のランド３２が第２のスイッチング素子１１のソースに接続されたため、Ｃｄに対して大きな値となる。第１のスイッチング素子９と電流制御素子１０がオン状態の時、第２のスイッチング素子１１とダイオード１２には、電源装置３の入力電圧をＣｄｓとＣｄで分圧した電圧が印加される。Ｃｄに対しＣｄｓが大きいため、ダイオード１２には、比較的大きな電圧が印加される。第２のスイッチング素子１１のゲート・ソース間の耐圧を超えてしまい、第２のスイッチング素子１１は、破壊されるおそれがある。   Cds has a large value with respect to Cd because the land 32 having a large area is connected to the source of the second switching element 11. When the first switching element 9 and the current control element 10 are in the ON state, a voltage obtained by dividing the input voltage of the power supply device 3 by Cds and Cd is applied to the second switching element 11 and the diode 12. Since Cds is larger than Cd, a relatively large voltage is applied to the diode 12. The breakdown voltage between the gate and the source of the second switching element 11 is exceeded, and the second switching element 11 may be destroyed.

次に、ランドを３つに分ける場合について検討する。
第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１を単一の半導体チップとする。各半導体チップをそれぞれランドに配置し、かつソースをそれぞれのランドに接続する。この構造の場合も、問題が生じる。 Next, consider the case where the land is divided into three.
The first switching element 9, the current control element 10, and the second switching element 11 are a single semiconductor chip. Each semiconductor chip is arranged on a land, and a source is connected to each land. This structure also causes problems.

高電圧が印加されるため、第１のスイッチング素子９では、この構造は、電流コラプス、リーク電流対策として、有効である。一方、第１のスイッチング素子９のドレイン・ソース間には、図５におけるスイッチング素子１１と同様に、大きな容量が接続された状態となる。このため、第１のスイッチング素子９のスイッチング動作が遅くなってしまうという問題が生じる。   Since a high voltage is applied, in the first switching element 9, this structure is effective as a countermeasure against current collapse and leakage current. On the other hand, a large capacitance is connected between the drain and source of the first switching element 9 as in the switching element 11 in FIG. For this reason, there arises a problem that the switching operation of the first switching element 9 is delayed.

一方、電流制御素子１０では、オフ状態の時の印加電圧が低いため、電流コラプスがあまり問題とはならない。電流制御素子１０のソースをランドに接続する必要性は、ほとんど無い。   On the other hand, in the current control element 10, since the applied voltage in the off state is low, current collapse is not a problem. There is almost no need to connect the source of the current control element 10 to the land.

以上の検討を踏まえ、図４の実施形態に示したように、第１のスイッチング素子９と電流制御素子１０は、ランド３２に配置され、第２のスイッチング素子１１は、これと異なるランド３３に配置される。電流制御素子１０のソースをランド３２に接続し、第２のスイッチング素子１１のソースをランド３３に接続する方式が望ましい形態であると考えられる。   Based on the above consideration, as shown in the embodiment of FIG. 4, the first switching element 9 and the current control element 10 are disposed on the land 32, and the second switching element 11 is disposed on the land 33 different from this. Be placed. A method in which the source of the current control element 10 is connected to the land 32 and the source of the second switching element 11 is connected to the land 33 is considered to be a desirable form.

第２の実施形態の効果について、説明する。
第１の実施形態と同様、第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１を一つの半導体パッケージ５４に実装することにより小型化できるという効果が得られる。第１のスイッチング素子９、電流制御素子１０だけでなく、第２のスイッチング素子１１の電流コラプスとリーク電流の影響も抑えることができ、変換効率の低下を抑えるという効果も得られる。 The effect of the second embodiment will be described.
Similar to the first embodiment, by mounting the first switching element 9, the current control element 10, and the second switching element 11 in one semiconductor package 54, it is possible to reduce the size. Not only the first switching element 9 and the current control element 10 but also the influence of the current collapse and the leakage current of the second switching element 11 can be suppressed, and the effect of suppressing a decrease in conversion efficiency can be obtained.

なお、本実施形態も第１の実施形態と同様に端子２７を端子２９〜３１と同じ半導体パッケージ５４の側部に設けてもよい。端子２７を端子２９〜３１と同じ側部に設けることで、直流電圧または低周波の脈流が印加される部分と高周波が印加される部分を分けることができ、半導体パッケージ５４において、沿面距離を確保できるとともに半導体パッケージ５４への静電気対策が可能になる。   In the present embodiment, the terminal 27 may be provided on the same side of the semiconductor package 54 as the terminals 29 to 31 as in the first embodiment. By providing the terminal 27 on the same side as the terminals 29 to 31, it is possible to separate a portion to which a DC voltage or a low-frequency pulsating current is applied from a portion to which a high-frequency is applied. As a result, it is possible to prevent static electricity on the semiconductor package 54.

（第３実施形態）
次に、第３の実施形態について説明する。
図６は、第３の実施形態に係る電源装置を含む照明装置の回路図である。 (Third embodiment)
Next, a third embodiment will be described.
FIG. 6 is a circuit diagram of a lighting device including the power supply device according to the third embodiment.

図７は、本実施形態の電源装置に設けられた半導体パッケージの模式平面配置図である。
図６に表したように、照明装置５６は、直流電圧源２と、電源装置５７と、照明負荷４と、を備えている。 FIG. 7 is a schematic plan view of a semiconductor package provided in the power supply device of this embodiment.
As illustrated in FIG. 6, the lighting device 56 includes the DC voltage source 2, the power supply device 57, and the lighting load 4.

電源装置５７は、入力フィルタコンデンサ７と、半導体パッケージ５８と、ダイオード１３、１４と、定電圧ダイオード１５と、抵抗１６と、コンデンサ１７と、インダクタ１８、１９と、出力フィルタコンデンサ２０と、を有する。   The power supply device 57 includes an input filter capacitor 7, a semiconductor package 58, diodes 13 and 14, a constant voltage diode 15, a resistor 16, a capacitor 17, inductors 18 and 19, and an output filter capacitor 20. .

図７に表したように、本実施形態における半導体パッケージ５８は、第１のスイッチング素子９と、電流制御素子１０と、第２のスイッチング素子１１と、ダイオード１２と、を有している。ダイオード１２は、第２のスイッチング素子１１と同じＧａＮ半導体である。   As shown in FIG. 7, the semiconductor package 58 in the present embodiment includes a first switching element 9, a current control element 10, a second switching element 11, and a diode 12. The diode 12 is the same GaN semiconductor as the second switching element 11.

ボンディングパッド５９は、アノード電極に対応し、ボンディングパッド６０は、カソード電極に対応している。ダイオード１２のアノードは、ボンディングワイヤー６１を介して端子３１に接続されている。スイッチング素子１１のソースは、パッド間に形成された金属配線６２により、ダイオード１２のカソードに接続されている。   The bonding pad 59 corresponds to the anode electrode, and the bonding pad 60 corresponds to the cathode electrode. The anode of the diode 12 is connected to the terminal 31 through the bonding wire 61. The source of the switching element 11 is connected to the cathode of the diode 12 by a metal wiring 62 formed between the pads.

本実施形態の電源装置は、第１の実施の形態の電源装置３において、半導体パッケージ８内にダイオード１２が含まれ、半導体パッケージ５８とされたものである。これ以外は、第１の実施の形態の電源装置３と同様とすることができる。電源装置５７の動作も、電源装置３と同じである。   The power supply device according to the present embodiment is the same as the power supply device 3 according to the first embodiment, except that the semiconductor package 8 includes a diode 12 and is a semiconductor package 58. Except this, it can be the same as the power supply device 3 of the first embodiment. The operation of the power supply device 57 is the same as that of the power supply device 3.

第３の実施形態の効果について説明する。本実施形態によれば、第１の実施形態と同様に、第１のスイッチング素子９と電流制御素子１０の電流コラプスとリーク電流の影響を抑えることができ、変換効率の低下を抑えるという効果が得られる。第１のスイッチング素子９、電流制御素子１０、第２のスイッチング素子１１、ダイオード１２がひとつの半導体パッケージ５８内に実装されているため、第１の実施形態以上に小型化できるという効果も得られる。   The effect of the third embodiment will be described. According to the present embodiment, as in the first embodiment, the effects of current collapse and leakage current of the first switching element 9 and the current control element 10 can be suppressed, and the effect of suppressing a decrease in conversion efficiency can be achieved. can get. Since the first switching element 9, the current control element 10, the second switching element 11, and the diode 12 are mounted in one semiconductor package 58, an effect that the size can be reduced more than that in the first embodiment is also obtained. .

なお、本実施形態も第１および２の実施形態と同様に端子２７を端子２９〜３１と同じ半導体パッケージ５８の側部に設けてもよい。端子２７を端子２９〜３１と同じ側部に設けることで、直流電圧または低周波の脈流が印加される部分と高周波が印加される部分を分けることができ、半導体パッケージ５８において、沿面距離を確保できるとともに半導体パッケージ５８への静電気対策が可能になる。   In this embodiment as well, the terminals 27 may be provided on the same side of the semiconductor package 58 as the terminals 29 to 31 as in the first and second embodiments. By providing the terminal 27 on the same side as the terminals 29 to 31, a portion to which a DC voltage or a low-frequency pulsating current is applied can be separated from a portion to which a high frequency is applied. As a result, it is possible to prevent static electricity on the semiconductor package 58.

以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。   As described above, the embodiments have been described with reference to specific examples. However, the embodiments are not limited thereto, and various modifications are possible.

例えば、第１のスイッチング素子９、電流制御素子１０および第２のスイッチング素子１１はＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。   For example, the first switching element 9, the current control element 10, and the second switching element 11 are not limited to GaN-based HEMTs. For example, a semiconductor element formed using a semiconductor (wide band gap semiconductor) having a wide band gap such as silicon carbide (SiC), gallium nitride (GaN), or diamond on the semiconductor substrate may be used. Here, the wide band gap semiconductor means a semiconductor having a wider band gap than gallium arsenide (GaAs) having a band gap of about 1.4 eV. For example, a semiconductor having a band gap of 1.5 eV or more, gallium phosphide (GaP, band gap about 2.3 eV), gallium nitride (GaN, band gap about 3.4 eV), diamond (C, band gap about 5.27 eV) , Aluminum nitride (AlN, band gap of about 5.9 eV), silicon carbide (SiC), and the like.

なお、照明負荷４はＬＥＤに限らず、例えば、有機ＥＬ（Electro-Luminescence）やＯＬＥＤ（Organic light-emitting diode）などでもよい。   The illumination load 4 is not limited to an LED, and may be, for example, an organic EL (Electro-Luminescence) or an OLED (Organic light-emitting diode).

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。   The embodiment has been described above with reference to specific examples. However, the embodiments are not limited to these specific examples. In other words, those specific examples that have been appropriately modified by those skilled in the art are also included in the scope of the embodiments as long as they include the features of the embodiments. Each element included in each of the specific examples described above and their arrangement, material, condition, shape, size, and the like are not limited to those illustrated, and can be appropriately changed.

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。   In addition, each element included in each of the above-described embodiments can be combined as long as technically possible, and combinations thereof are also included in the scope of the embodiment as long as they include the features of the embodiment. In addition, in the category of the idea of the embodiment, those skilled in the art can conceive various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the embodiment. .

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１…照明装置、２…直流電圧源、３…電源装置、４…照明負荷、５…交流電源、６…整流器、７…入力フィルタコンデンサ、８…半導体パッケージ、９…スイッチング素子、１０…電流制御素子、１１…スイッチング素子、１２〜１４…ダイオード、１５…定電圧ダイオード、１６…抵抗、１７…コンデンサ、１８、１９…インダクタ、２０…出力フィルタコンデンサ、２１…高電位入力端子、２２…低電位入力端子、２３…高電位出力端子、２４…低電位出力端子、２５…封止樹脂、２６〜３１…端子、３２、３３…ランド、３４、３５…半導体チップ、３６〜４４…ボンディングパッド、４５〜５２…ボンディングワイヤー、５３…金属配線、５４…半導体パッケージ、５５…ボンディングワイヤー、５６…照明装置、５７…電源装置、５８…半導体パッケージ、５９…ボンディングパッド、５９…半導体パッケージ、６０…ボンディングパッド、６１…ボンディングワイヤー、６２…金属配線
DESCRIPTION OF SYMBOLS 1 ... Illuminating device, 2 ... DC voltage source, 3 ... Power supply device, 4 ... Illumination load, 5 ... AC power supply, 6 ... Rectifier, 7 ... Input filter capacitor, 8 ... Semiconductor package, 9 ... Switching element, 10 ... Current control Elements 11, switching elements, 12 to 14, diodes, 15, constant voltage diodes, 16, resistors, 17, capacitors, 18, 19, inductors, 20, output filter capacitors, 21, high potential input terminals, 22, low potential Input terminal 23... High potential output terminal 24. Low potential output terminal 25. Sealing resin 26 to 31 Terminal 32 32 33 Land 34 34 Semiconductor chip 36 44 Bonding pad 45 52 Bonding wire 53 Metal wiring 54 Semiconductor package 55 Bonding wire 56 Lighting device 57 Power supply 8 ... semiconductor packages, 59 ... bonding pad, 59 ... semiconductor packages, 60 ... bonding pad, 61 ... bonding wire, 62 ... metal wiring

Claims (5)

導電性の第1の実装基板と；
電流が入力される第１の端子と；
第２の端子と；
第３の端子と；
前記第1の実装基板の上に実装され、前記第１の端子を介して電流が入力されるドレイン端子、前記第1の実装基板及び前記第２の端子と接続されるソース端子、前記第３の端子と接続されるゲート端子を有する高電子移動度トランジスタと；
を具備したことを特徴とする半導体パッケージ。 A conductive first mounting substrate;
A first terminal into which current is input;
A second terminal;
A third terminal;
A drain terminal mounted on the first mounting board and receiving a current through the first terminal; a source terminal connected to the first mounting board and the second terminal; A high electron mobility transistor having a gate terminal connected to the terminals of
A semiconductor package comprising: 第４の端子と；
前記第１の端子に接続されるドレイン端子、前記高電子移動度トランジスタのドレイン端子に接続されるソース端子、前記第４の端子と接続されるゲート端子と、を有する第１のスイッチング素子と；
をさらに具備したことを特徴とする請求項１に記載の半導体パッケージ。 A fourth terminal;
A first switching element comprising: a drain terminal connected to the first terminal; a source terminal connected to the drain terminal of the high electron mobility transistor; and a gate terminal connected to the fourth terminal;
The semiconductor package according to claim 1, further comprising: 前記高電子移動度トランジスタと前記第１のスイッチング素子とが一つの半導体チップとして構成されていることを特徴とする請求項２に記載の半導体パッケージ。   3. The semiconductor package according to claim 2, wherein the high electron mobility transistor and the first switching element are configured as one semiconductor chip. 第５の端子と；
第６の端子と；
前記第２の端子と接続されるドレイン端子と、前記第５の端子と接続されるソース端子と、前記第６の端子と接続されるゲート端子とを備えた第２のスイッチング素子と；
をさらに具備したことを特徴とする請求項１ないし３のいずれか一に記載の半導体パッケージ。 A fifth terminal;
A sixth terminal;
A second switching element comprising: a drain terminal connected to the second terminal; a source terminal connected to the fifth terminal; and a gate terminal connected to the sixth terminal;
The semiconductor package according to claim 1, further comprising: 請求項１ないし４のいずれか一に記載の半導体パッケージと；
前記半導体パッケージの第１の端子に接続される高電位入力端子と；
前記半導体パッケージの第５の端子とダイオードを介して接続される低電位入力端子と；
前記半導体パッケージの第２の端子とインダクタを介して接続される高電位出力端子と；
前記低電位入力端子に接続される低電位出力端子と：
を具備したことを特徴とする電源装置。 A semiconductor package according to any one of claims 1 to 4;
A high potential input terminal connected to the first terminal of the semiconductor package;
A low potential input terminal connected to the fifth terminal of the semiconductor package via a diode;
A high-potential output terminal connected to the second terminal of the semiconductor package via an inductor;
A low potential output terminal connected to the low potential input terminal;
A power supply device comprising:
JP2017113136A 2017-06-08 2017-06-08 Semiconductor package and power supply device Active JP6388181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017113136A JP6388181B2 (en) 2017-06-08 2017-06-08 Semiconductor package and power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017113136A JP6388181B2 (en) 2017-06-08 2017-06-08 Semiconductor package and power supply device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013198451A Division JP6156643B2 (en) 2013-09-25 2013-09-25 Power supply device and lighting device

Publications (2)

Publication Number Publication Date
JP2017209005A JP2017209005A (en) 2017-11-24
JP6388181B2 true JP6388181B2 (en) 2018-09-12

Family

ID=60415575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017113136A Active JP6388181B2 (en) 2017-06-08 2017-06-08 Semiconductor package and power supply device

Country Status (1)

Country Link
JP (1) JP6388181B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7086308B2 (en) * 2019-10-16 2022-06-17 三菱電機株式会社 DC / DC converter device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5297104B2 (en) * 2008-07-01 2013-09-25 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2013013231A (en) * 2011-06-29 2013-01-17 Toshiba Lighting & Technology Corp Switching power supply and illumination apparatus
JP2013045979A (en) * 2011-08-25 2013-03-04 Advanced Power Device Research Association Semiconductor device package and method of manufacturing semiconductor device package
JP5780428B2 (en) * 2011-09-20 2015-09-16 東芝ライテック株式会社 Switching power supply and lighting device

Also Published As

Publication number Publication date
JP2017209005A (en) 2017-11-24

Similar Documents

Publication Publication Date Title
JP6156643B2 (en) Power supply device and lighting device
US8497573B2 (en) High power semiconductor package with conductive clip on multiple transistors
US20150155275A1 (en) Enhancement Mode III-Nitride Switch
JP2020109909A (en) Semiconductor device and semiconductor package
JP2016164983A (en) Led drive and associated lighting system
JP2013013231A (en) Switching power supply and illumination apparatus
TWI663893B (en) Led driver and illumination system related to the same
JP6388181B2 (en) Semiconductor package and power supply device
JP5831807B2 (en) Lighting power supply and lighting device
JP5660351B2 (en) Switching power supply and lighting device
TWI678946B (en) Led driver and illumination system related to the same
JP7242487B2 (en) semiconductor equipment
TWI678944B (en) Led driver and illumination system related to the same
JP7337618B2 (en) semiconductor equipment
US20150084528A1 (en) Power Supply Device and Luminaire
JP2015065767A (en) Rectifier circuit, electronic circuit and electronic apparatus
JP2015029040A (en) Semiconductor module, led driving device, and led lighting device
JP6394343B2 (en) Power supply device and lighting device
JP2014183639A (en) Power-supply device and lighting device
TWI729540B (en) Led driver and illumination system related to the same
JP2015065776A (en) Power supply and illumination device
JP2015065774A (en) Power supply device and illuminating device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R151 Written notification of patent or utility model registration

Ref document number: 6388181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151