JP6382353B2 - メモリへの常時オン経路をサポートするための超低電力アーキテクチャ - Google Patents

メモリへの常時オン経路をサポートするための超低電力アーキテクチャ Download PDF

Info

Publication number
JP6382353B2
JP6382353B2 JP2016573083A JP2016573083A JP6382353B2 JP 6382353 B2 JP6382353 B2 JP 6382353B2 JP 2016573083 A JP2016573083 A JP 2016573083A JP 2016573083 A JP2016573083 A JP 2016573083A JP 6382353 B2 JP6382353 B2 JP 6382353B2
Authority
JP
Japan
Prior art keywords
memory
power
power supply
supply rail
autonomous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016573083A
Other languages
English (en)
Other versions
JP2017523510A (ja
Inventor
パルティワラ，スークトゥ
カルラヤ，プラシャント
フレミング，ブルース
タッカール，シュリーカント
シューメイカー，ケネス
ラクシュマナムルティ，シュリダール
イェヒア，サミ
レイ，ジョイディープ
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017523510A publication Critical patent/JP2017523510A/ja
Application granted granted Critical
Publication of JP6382353B2 publication Critical patent/JP6382353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

本願の技法は概括的にはメモリ・アクセスに関する。より詳細には、本願の技法はメモリへの常時利用可能な超低電力経路に関する。
モバイルSOCは、モデム、オーディオ・サブシステム、センサーもしくはセンサー・ハブ、暗号サブシステムなどといった、あらゆるシステム電力状態においてアクティブであるべき複数の自律サブシステムを含む。コンピューティング装置は典型的にはいくつかの異なる電力状態にはいることができる。自律サブシステムのそれぞれは、そうしたサブシステムの作業負荷に基づいてエネルギー効率を最大化する内部メモリ機能をもって設計されることがある。
統合されたサブシステムをもつSOCは、メモリへのデータ経路を利用可能にするために、また各サブシステムからのサービス品質（QoS）要求を維持するためにも、電力を消費することがある。メモリへの共通のデータ経路を使うことは、サブシステムの遅延〔レイテンシー〕要求を満たさないことがある。
コンピューティング・システムのブロック図である。 SOCのブロック図である。 常時オン（AON: Always ON）ファブリックをもつSOCのブロック図である。 メモリへの常時オン経路を可能にする方法のプロセス流れ図である。 本開示および図面を通じて、同様の構成要素および特徴を参照するために同じ番号が使われる。100番台の数字はもともと図１に見られた特徴を指し、200番台の数字はもともと図２に見られた特徴を指す、などとなる。
上記のように、コンピューティング装置は典型的にはいくつかの異なる電力状態にはいることができる。具体的なオペレーティング・システムに依存して、状態は「S」状態と称されることがある。たとえば、S0はアクティブ状態であってもよく、S3は待機状態であってもよく、S4はハイバーネーション状態であってもよく、S5はオフ状態であってもよい。さらに、S0アクティブ状態の間にコンピューティング装置の諸インターフェースおよび諸サブシステムを横断して諸スリープ状態が実装されてもよく、S0ix状態と称されることができる。S0ix状態では、システムはS0（アクティブ）状態にあるものの、さまざまなサブシステムが低減電力モードにあることができる。S0ix状態において、「i」はS0状態内でのアイドル期間（idleness period）を表わしてもよく、「x」はアイドル期間の継続時間のためのプレースホルダーを表わしうる。「x」の値が大きいほど長い継続時間を表わす。
いかなる所与のSOCでも、典型的には、メイン・メモリへの単一の経路がすべてのサブシステムによって使用される。SOCのアーキテクチャに依存して、一つのサブシステムをS0ix状態から覚醒させるときは、他のサブシステムにS0ix状態から出て電力を消費させることがある。本稿に記載される実施形態は、それらのサブシステムのためのメイン・メモリへの、きわめて低電力の、常時利用可能な常時オン（AON）の経路を可能にする。諸実施形態において、メモリへのAON経路は、深いS0ix状態を含めすべてのシステム状態の間にアクティブなままであるサブシステムとともに使われる。いくつかのサブシステムは、他のサブシステムがS0ix状態に留まっている間に、S0ix状態を出て、メモリへのAON経路にアクセスすることができる。
以下の記述および請求項において、用語「結合された」および「接続された」ならびにその派生形が使われることがありうる。これらの用語は互いの同義語として意図されていないことは理解されるべきである。むしろ、個別的な実施形態において、二つ以上の要素が互いに直接的に物理的または電気的に接触していることを示すために用語「接続された」が使われることがある。「結合された」は二つ以上の要素が直接的に物理的または電気的に接触していることを意味することがあるが、「結合された」は二つ以上の要素が互いに直接接触してはいないが、それでも互いと協働または相互作用することをも意味することがある。
いくつかの実施形態は、ハードウェア、ファームウェアおよびソフトウェアの一つまたは組み合わせにおいて実装されてもよい。いくつかの実施形態は、本稿に記載される動作を実行するためにコンピューティング・プラットフォームによって読み込まれ、実行されうる、機械可読媒体上に記憶された命令として実装されてもよい。機械可読媒体は、機械、たとえばコンピュータによって読み取り可能な形で情報を記憶または伝送するためのいかなる機構をも含みうる。たとえば、機械可読媒体は、読み出し専用メモリ（ROM）；ランダム・アクセス・メモリ（RAM）；磁気ディスク記憶媒体；光記憶媒体；フラッシュメモリ・デバイス；または電気、光学、音響または他の形の伝搬させられる信号、たとえば搬送波、赤外線信号、デジタル信号または信号を送信および／または受信するインターフェースなどを含みうる。
実施形態とは、実装または例である。本明細書における「ある実施形態」「一つの実施形態」「いくつかの実施形態」「さまざまな実施形態」または「他の実施形態」への言及は、それらの実施形態との関連で記述される具体的な特徴、構造または特性が、本願の技法の少なくともいくつかの実施形態に含まれるが、必ずしもすべての実施形態には含まれないことを意味する。「ある実施形態」「一つの実施形態」または「いくつかの実施形態」のさまざまな出現は、必ずしもみなが同じ実施形態を指すのではない。ある実施形態からの要素または側面が、別の実施形態の要素または側面と組み合わされることができる。
本稿に記載および例解されるすべてのコンポーネント、特徴、構造、特性などが特定の単数または複数の実施形態に含まれる必要はない。明細書がたとえばあるコンポーネント、特徴、構造または特性が含まれていてもよい、含まれうる、含まれることができる、あるいは含まれることがありうると述べる場合、その特定のコンポーネント、特徴、構造または特性が含まれることは必須ではない。明細書または請求項が要素の単数形に言及する場合、そのことはその要素が一つだけあることを意味するのではない。明細書または請求項が「追加的な」要素に言及する場合、そのことは、その追加的な要素が二つ以上あることを排除しない。
いくつかの実施形態は特定の実装を参照して記載されてきたものの、いくつかの実施形態によれば他の実装が可能であることを注意しておく。さらに、図面に示されるおよび／または本稿で記述される回路要素または他の特徴の配置および／または順序は、図示および記述される特定の仕方に配置される必要はない。いくつかの実施形態によれば、他の多くの配置が可能である。
図に示される各システムにおいて、いくつかの場合における要素はそれぞれ同じ参照符号または異なる参照符号をもつことがある。これは、表わされている要素が異なるおよび／または同様であることができることを示す。しかしながら、要素は、異なる実装をもつのに十分柔軟であって、図示されるまたは本稿に記載されるシステムの一部または全部と協働してもよい。図に示されるさまざまな要素は同じまたは異なることがありうる。どれが第一の要素と称されるかおよびどれが第二の要素と呼ばれるかは任意である。
図１は、コンピューティング・システム１００のブロック図である。コンピューティング装置１００はたとえば、ラップトップ・コンピュータ、デスクトップ・コンピュータ、タブレット・コンピュータ、ウルトラブック、モバイル装置またはサーバーなどでありうる。コンピューティング装置１００はシステム・オン・チップ（SOC）１０２を含んでいてもよい。SOC １０２は電力管理集積チップ（PMIC: power management integrated chip）１０４とインターフェースをもっていてもよい。本稿で例解されるSOC １０２は、マイクロコントローラ１０８と通信する通信インターフェース１０６のようなコンポーネントを含んでいてもよい。マイクロコントローラ１０８は、中央処理ユニット（CPU）１１０、グラフィック処理ユニット（GPU）１１２、ビデオ・コンポーネント１１４、カメラ１１６、ディスプレイ１１８、センサー・ハブ１２０、モデム１２２、オーディオ１２４、一つまたは複数のメモリ１２６および一つまたは複数の統合された低ドロップアウト・レギュレーター（LDO: low dropout regulator）１２８を含むいくつかの他のサブシステムと動作上通信可能であってもよい。いくつかのシナリオでは、CPU １１０はVCC電力供給レールによって電力を与えられることができ、一方、GPU １１２、ビデオ・コンポーネント１１４、カメラ１１６、ディスプレイ１１８、センサー・ハブ１２０、モデム１２２、オーディオ１２４、メモリ１２６およびLDO １２８はVNN電力供給レールによって電力を与えられる。諸実施形態において、同様のセンサー・ハブ１２０、モデム１２２およびオーディオ１２４のような常時利用可能なサブシステムは、常時オン電力供給（VNNAON）によって電力を与えられる。
GPU １１２は、コンピューティング・システム１００内で任意の数のグラフィック動作を実行するよう構成されていてもよい。たとえば、GPU １１２は、コンピューティング・システム１００のユーザーに対して表示されるよう、グラフィック画像、グラフィック・フレーム、ビデオなどをレンダリングまたは操作するよう構成されていてもよい。結合されうるディスプレイ１１８は、コンピューティング・システム１００の組み込みコンポーネントであるディスプレイ画面を含む。ディスプレイ１１８は、コンピューティング装置１００に外的に接続されているコンピュータ・モニタ、テレビジョンまたはプロジェクターなどと結合されてもよい。
センサー・ハブ１２０は、さまざまなセンサーからのデータを統合し、処理する自律サブシステムと考えられてもよい。いくつかの場合には、自律サブシステムとは、CPU、GPUまたは他のサブシステムとは独立して機能でき、独立して応答または反応できるサブシステムである。自律サブシステムは、サブシステム動作のすべての側面を協調させるおよび／または制御するためにコンピュータのオペレーティング・システムを使うことを必要としないサブシステムであってもよい。このように、自律サブシステムは、本願の技法に従って記載されるように、オペレーティング・システムがメモリ・サブシステムにアクセスすることは必要としない。結果として、自律サブシステムは、メモリ・アクセスの目的については、独立して存在し、オペレーティング・システムの外部制御なしに自分自身で応答および／または反応しうる。
モデム１２２は、無線データを送信および受信するためにさまざまなアンテナを含んでいてもよく、やはり自律サブシステムであってもよい。モデム１２２は、コンピューティング・システム１００をバス１０６を通じてネットワーク１３０に接続するよう構成されていてもよい。ネットワーク１３０は、広域ネットワーク（WAN）、ローカル・エリア・ネットワーク（LAN）またはインターネットなどであってもよい。モバイルSOCでは、モデム１２２はモバイル装置を基地局に接続してもよい。オーディオ・サブシステムは、複数のスピーカーおよび音出力装置に接続されてもよい。いくつかの場合には、オーディオ・サブシステム１２４は自律サブシステムである。メモリ１２６は、ランダム・アクセス・メモリ（RAM）、読み出し専用メモリ（ROM）、フラッシュメモリまたは他の任意の好適なメモリ・システムを含むことができる。たとえば、メモリ１２６は、動的ランダム・アクセス・メモリ（DRAM）または静的ランダム・アクセス・メモリ（SRAM）を含んでいてもよい。SOCはオフチップ・メモリ１２７と結合されてもよい。オフチップ・メモリ１２７はたとえばDRAMまたはSRAMを含んでいてもよい。
いくつかの場合には、センサー・ハブ１２０、モデム１２２、オーディオ・サブシステム１２４は自律的で、SOC １０２上の残りのサブシステムはS0ixスリープ状態にある間に、アクティブであり、メモリにアクセスしている。センサー・ハブ１２０、モデム１２２、オーディオ・サブシステム１２４のような自律サブシステムは、SOC １０２のファブリック階層において低位に位置されることができる。これらの自律サブシステムがファブリック階層において低位なので、メモリ・サブシステム１２６にアクセスするためにこれらの自律サブシステムを覚醒させることは、すべてのファブリックおよびサブシステムを覚醒させる結果となることがある。VNNAON電力供給レールにより、他のサブシステムをスリープ状態から出させることなく、これらの自律サブシステムが電源投入され、メモリ・サブシステム１２６にアクセスすることができるようにすることができる。一例では、CPU １１０はVCC電力供給レールによって電源を与えられることができる一方、CPU １１２、ビデオ、１１４、カメラ１１６、ディスプレイ１１８およびLDO １２８はVNN電力供給レールによって電力を与えられることができる。常時利用可能な常時オンのVNNAON電力供給レールが、センサー・ハブ１２０、モデム１２２およびオーディオ１２４のような自律サブシステムに電力を与えるために使用できる。本稿での用法では、常時利用可能とは、S0ix状態および典型的には電力供給レールを電源オフにする他の任意の深いスリープ状態の間に電力がオンであることを指す。VNN電力供給レール、VCC電力供給レールまたはそれらの任意の組み合わせが、第一の電力供給レールであってもよく、複数のサブシステムに電力を与えることができる。VNNAON電力供給レールが第二の電力供給レールであってもよく、複数の自律サブシステムに電力を与えることができる。ここで、VNNAON電力供給レールは常時オンであり、低電力である。
PMIC １０４は、バースト制御ユニット（BCU: burst control unit）１３２、割り込み管理コンポーネント１３４および通信インターフェース１３６のような追加的なコンポーネントを含みうる。BCU １３２は、SOC １０２のVCC電力供給レール、VNN電力供給レールおよびVNNAON電力供給レールのような電力供給レール上でカレント（current）・レベルを示す一つまたは複数の比較器からのデータを受領し、処理するよう動作してもよい。よって、VCC電力供給レールのモニタリングが参照符号１３８で示されている。VNN電力供給レールのモニタリングは参照符号１４０で示されており、VNNAON電力供給レールのモニタリングは参照符号１４２で示されている。いくつかの場合には、複数の電力状態を提供するよう動作可能である。ここで、PMICは自律サブシステムをスリープ状態から、該自律サブシステムがアクティブであり低電力常時オンVNNAON電力供給レールによって電力を与えられるアクティブ状態に遷移させることができる。一方、第二のサブシステムはスリープ状態に留まり、VNN電力供給レール、VCC電力供給レールまたはそれらの任意のくみあわせによって電力を与えられる。
さまざまな電力供給レール上でのそのようなカレント・モニタリングの結果は、さらなる処理のために割り込み管理コンポーネント１３４に送られてもよい。割り込み管理コンポーネント１３４は、モニタリングされるカレント・レベルが閾値設定を横切るときに割り込みを生成するよう動作してもよい。閾値設定はプログラム可能なトリップ・ポイントと称されてもよい。割り込みは、電力供給レール上のカレント・レベルが閾値設定を横切って過剰レベルにはいったかどうかまたは前記閾値設定を横切って正常レベルに戻ったかを示すデータを含んでいてもよい。次いで、割り込みはPMIC １０４上の通信インターフェース１３６に転送されてもよい。通信インターフェース１３６は次いで、該割り込みをPMIC １０４から出てSOC １０２に転送してもよい。PMIC １０４が記述されているが、PMICは本願の技法と一緒に使うために必須ではない。
典型的なモバイルSOCでは、主要SOC電力レールVNNはS0ix電力状態の間は電源オフされる。いくつかの場合には、PMICはS0ix電力状態の間、VNN電力供給レールをトグルさせる。結果として、メモリへの常時オン経路がないときは、主要レールVNNは自律サブシステムによる何らかのメモリ・アクセスのために電源投入され、電源を落とされる。VNNレールをトグルさせることに伴って、PMICへの通信遅延およびシステムを通信できる状態にするために必要なエネルギーに関するコストがある。本願の技法は、VNNレールを頻繁にトグルさせる必要をなくすことによって、これらのコストを回避する。むしろ、他のサブシステムを覚醒させてVNN電力供給レールを電源オンすることなく、VNNAON電力供給レールがいくつかの自律サブシステムのために使用されることができる。
図１のブロック図は、システム１００が図１に示されるコンポーネントのすべてを含むことを示すことは意図されていない。さらに、システム１００は、個別の実装の詳細に依存して、図１に示されていない追加的なコンポーネントをいくつでも含んでいてもよい。さらに、SOC １０２は例示的である。個別の環境およびSOC １０２の機能に依存して、他のコンポーネントまたはコンポーネントの組み合わせが使われてもよい。実施形態は、SOC １０２の例に限定されない。
図２は、SOC １０２のブロック図である。SOC ２００はファブリック２０２、ファブリック２０４およびファブリック２０６を含む。例において、ファブリック（fabric）とは、高帯域幅相互接続によって接続されたノードのグループ化である。各サブシステムは、ファブリックに接続されたノードと考えることができる。さらに、各ファブリックは階層式に接続されることができる。
図のように、ファブリック２０２は階層における最高のファブリックである。ファブリック２０２はCPU １１０、カメラ１１６、グラフィック・サブシステム１１２、ディスプレイ１１８および他のコントローラ２１０を相互接続する。他のコントローラ２１０は、デバッグ・ユニット、音声認識ユニットおよび他の任意の一般的な集積パッケージ（IP: integrated package）を含むがそれに限られない。階層における次のファブリックはファブリック２０４である。ファブリック２０４はいくつかのコントローラ２１２を接続する。いくつかの場合には、他のコントローラ２１２は、ユニバーサル・シリアル・バス（USB）コントローラ、ストーレジIPおよび他の任意のIPを含むがそれに限られない。ファブリック２０４は、USBサブシステム２１４、埋め込みマルチメディア・コントローラ（eMMC: Embedded Multimedia Controller）サブシステム２１６およびユニバーサル・フラッシュ・ストーレジ（UFS: Universal Flash Storage）サブシステム２１８をも接続する。ファブリック２０４は、オープン・コア・プロトコル（OCP: Open Core Protocol）ブリッジ２２０を介してモデム１２２をも接続する。ファブリック２０６は、電力管理コントローラ（PMC: Power Management Controller）２２２、オーディオ・サブシステム１２４、センサー・ハブ１２０および通信セキュリティ確立（CSE: communications security establishment）サブシステム２２４を接続する。ある種のサブシステムおよびコントローラは特定のファブリックを通じてSOC ２００に取り付けられているものとして図示されているが、本願の技法は複数のサブシステムの任意の配置とともに使用されることができる。
図２に示されるように、ファブリック２０２は、ファブリックの階層内で高位に位置され、メモリ・サブシステム１２６への直接アクセスをもつ。ファブリック２０４はファブリック２０２より下であり、ファブリック２０４を通じてメモリ・サブシステム１２６にアクセスする。よって、ファブリック２０４は、メモリ・サブシステム１２６にアクセスするために、ファブリック２０２をS0ix状態から覚醒させうる。同様に、ファブリック２０６はファブリック２０４およびファブリック２０２より下である。ファブリック２０６は、ファブリック２０４およびファブリック２０２を通じてメモリ・サブシステム１２６にアクセスする。よって、ファブリック２０６は、メモリ・サブシステム１２６にアクセスするために、ファブリック２０４およびファブリック２０２をS0ix状態から覚醒させうる。図２に示されるように、モデム１２２のメモリ・アクセス遅延を短縮するために、モデム１２２がファブリック階層においてより上位に接続されている。換言すれば、ファブリック階層におけるモデム１２２の位置は、モデム１２２がメモリ・サブシステム１２６にアクセスするためにかかる時間の長さを短縮するよう意図されている。
図３は、常時オン（AON）ファブリック２０６をもつSOC ３００のブロック図である。SOC ３００はファブリック２０２およびファブリック２０４を含む。しかしながら、自律サブシステムはAONファブリック２０６に再配置されている。自律サブシステムは、SOC ３００の残りの部分がスリープ状態にある間に独立してメモリ・サブシステム１２６にアクセスできるサブシステムを含む。いくつかの場合には、このAONファブリックはすべてのシステム状態において電源を与えられる。
AONファブリック２０６は、コヒーレントおよび非コヒーレントなトラフィックをシステムと通じた異なる経路に分割することができる。コヒーレントなデータは、SOC ３００内で諸ノードを横断して供給されるデータを含むことができる。データ一貫性のために、コヒーレント・データ経路３０４は、コヒーレントなデータを、SOC ３００の他のファブリックを通じてルーティングする。非コヒーレント・データ経路３０６は、非コヒーレント・データを、ファブリック２０４またはファブリック２０２にアクセスすることなくメモリ・サブシステム１２６にルーティングする。非コヒーレント・データ経路３０６からの、メモリ・サブシステム１２６に送られる、AONファブリック２０６の非コヒーレントなトラフィックを取るために、小さなブリッジ３０８が使われる。
非コヒーレントなトラフィックを搬送する低電力バイパス経路によってアクセスされるメモリの部分のために、チャネル・インターリーブが、パフォーマンスではなく電力のために最適化されることができる。このチャネル・インターリーブは、特定の装置のアクセスのためにアクティブ化されるデータ・ユニット（Dunit）の数を減らすとともに、より多くのDRAMチップを自己リフレッシュに保持する。例では、メモリ・アクセス要求を実行するために必要なコマンドまたは命令を生成するためにDunitが使われる。Dunitは、メモリ・バスを通じた伝送のために、該コマンドまたは命令を含むパケットを待ち行列に入れてもよい。さらに、Dunitは、コア周波数とメモリ・バスの基本周波数との間のクロック境界を横断するデータ転送を同期させもする。
図３に示されるように、SOC ３００のサブシステムは、さまざまな供給レールから電力を引き出して動作できる。CPU １１０、カメラ１１６およびGPU １１２は、VCC電力供給レールから電力を引き出してもよく、このことはこれらのコンポーネントのそれぞれのクロスハッチによって示されている。同様に、ファブリック２０２、他のコントローラ２１０、ディスプレイ１１８、USBサブシステム２１４、eMMCサブシステム２１６、UFSサブシステム２１８、ファブリック２０４およびCSE ２２４は、VNN電力供給レールを使って電力を与えられることができる。このことは、これらのコンポーネントのそれぞれの網点によって示されている。PMC ２２２、オーディオ・サブシステム１２４、センサー・ハブ１２０、OCPブリッジ２２０およびモデム１２２はVNNAON電力供給レールを使って電力を与えられることができる。このことは、これらのコンポーネントのそれぞれの斜線によって示されている。メモリ・サブシステム１２６は、コンポーネントがメモリ・サブシステム１２６にアクセスすることに応じて電力を与えられてもよい。メモリ・サブシステム１２６中の斜線および網点によって示されるように、メモリ・サブシステム１２６はVNN電力供給レールまたはVNNAON電力供給レールから電力を受領しうる。
ロングタームエボリューション（LTE）モデムの場合、約300nsという厳しいメモリ・アクセス遅延要求がある。そのためLTEモデムはDunitの非常に近くに接続されることが要求された。LTE規格の詳細はさまざまな3GPP刊行物において記されている。本願の技法は、LTEモデムによるメモリ・アクセスのための専用のAON経路を可能にする。結果として、モデム取り付け点は、ファブリック階層におけるより低い位置に再配置されることができる。いくつかの場合には、AONファブリックによって接続される各サブシステムは、AONファブリック自身も含め、較正されたリング発振器クロックを使って走る。較正されたリング発振器クロックは、位相ロックループ（PLL）クロック生成器を電源投入することに関わる電力使用を防止するために使われることができる。よって、本願の技法は、低遅延をサポートするための内部モデム・サブシステムのアーキテクチャを直すことなく、低メモリ・アクセス遅延をもつさまざまなモデムをサポートするために使用されることができる。
例において、本稿に記載されるSOCはモバイル装置に含まれてもよい。モバイル装置のコンポーネントは常時オンであってもよい。たとえば、モデムは、モバイル装置を基地局と同期させるために、規則的な間隔で基地局をピングしてもよい。基地局との通信は、メモリ・サブシステムにアクセスすることをも含んでいてもよい。サブシステムに応じてメモリ・アクセスを分類することによって、メモリ・アクセスは当該SOCを通じて等しく扱われるのではなくなる。自律サブシステムがSOC上のメモリにアクセスするときは、それらのアクセスは、該データが非コヒーレントであるとき、メモリへの低帯域幅、低遅延の経路を使うことができる。このようにして、高帯域幅を用いてデータの大きな部分にアクセスするよう設計されているSOC全体を覚醒させることのコストが回避できる。結果として、本技法はSOCによるエネルギー消費を低減することができる。
図４は、メモリへの常時オン経路を可能にするための方法４００のプロセス流れ図である。ブロック４０２において、メモリへの第一の電力経路が有効にされる。いくつかの場合には、メモリへの第一の電力経路はメモリへの主要な経路である。メモリへの該主要な経路は、コヒーレントなトラフィックによって使用されることができ、非常に高いデータ帯域幅をサポートできる。さらに、メモリへの第一の経路は主要電源レールによって電源を与えられてもよい。ブロック４０４では、メモリへの第二の電力経路が有効にされる。メモリへの第二の経路は常時オンかつ低電力である。該常時オン経路は、非コヒーレントなトラフィックによって使用され、低電力データ転送のために最適化される。メモリへの第二の経路は第二の低電力常時オン電力レールによって電力を与えられてもよい。第二の電力レールは、主要電力レールに比べると、より低電力であってもよい。いくつかの場合には、第二の電力レールは、システムの他の電力レールと比べると、より低電力である。メモリへの第一の電力経路およびメモリへの第二の電力経路は、いかなる特定の順序で有効にされるのでもない。むしろ、第二の電力経路が第一の電力経路より先に有効にされてもよく、あるいは第一の電力経路および第二の電力経路が同時に有効にされてもよい。
例において、本願の技法によれば、システム内で覚醒の数が増す際に、電力使用は平坦または安定なままとなりうる。よって、本願の技法は、メモリへの常時オン経路がないシステムに比べると、有意な電力節約につながる。さらに、本願の技法は、モバイル装置で有用であることができる。モバイル装置は典型的には、バックグラウンドで走り、頻繁なシステム覚醒を引き起こす多数のアプリケーション（アプリ）を有するからである。
本願の技法は、最も深いS0ix状態を出る必要がないことによって、全体的なシステム・エネルギーを低減することもできる。上記で論じたように、自律サブシステムからのいかなるメモリ・アクセスも、SOC全体を覚醒させ、SOC全体を深いS0ix状態から出させることがある。その結果、深いS0ix状態にはいったり出たりすることによる遷移エネルギーとして余計な電力損失が生じる。通常のSOCでは、SOC状態を保存および復元し、バルクのキャパシタ（たとえばVNNおよびSRAM）を充電する間に消費される見積もられたエネルギーは約100.2マイクロジュールであることができ、これは毎秒の保存および復元のための100マイクロワットより多い。システム・スリープ状態に出たりはいったりするための遷移エネルギー・コストは、短いバッテリー寿命をもつ、競争力のないモバイル装置につながりうる。いくつかの例では、頻繁な覚醒は全くS0ix状態にはいらないことにつながることがある。さらに、通常のSOCでは、メイン・メモリにアクセスするための遅延は、深いS0ixから出る遅延によって指定される。使用事例が大きなメモリ・アクセス遅延を許容しないことがあり、メモリ・アクセス遅延を避けるために、サブシステムが最も深いS0ix状態にはいることを妨げることがありうる。サブシステムが最も深いS0ix状態にはいることを妨げられるとき、フロア電量は増大され、システムはより浅いS0ix状態に留まる。その結果、電力が無駄になる。本願の技法により自律サブシステムを常時オン・ファブリックに再配置することによって、遅延に対する要求があればそれを満たしつつ、システムの諸部分が深いスリープ状態にはいり、留まることができ、それにより電力を節約できる。
本願の技法は、新しい使用事例が発見されるにつれてみつかる増大する数の自律サブシステムを活用できる。これらの新しい自律サブシステムは、該自律サブシステムが深いS0ix状態においてアクティブであることを要求することができる。通常のSOCの制限の結果として、サブシステムは大きな内部SRAMサイズをもって設計される傾向がある。たとえば、センサー・ハブは600KBより大きいSRAMを有していてもよく、モデムは12.5MBより大きいSRAMを有していてもよい。しかしながら、SRAM漏れ電力は、特に保持（retention）において、トランジスタ・サイズがスケーリングされるにつれて増大し続ける。さらに、SRAMは、深いスリープ状態における、より高い漏れ電力に寄与する。たとえば、センサー・ハブは、深いスリープ状態において370マイクロワットより大きなエネルギーを漏らしうる。本願の技法は、そのようなサブシステム内でのSRAMサイズの低減を可能にする。さらに、本願の技法は、スリープ状態においてSRAMの一部の電源を落とすことを可能にし、それによりサブシステムの漏れ電力およびダイ面積を低減する。
さらに、ジオフェンス（GeoFencing）のような特定の使用事例が本願の技法を使って実装されることができる。いくつかの場合には、ジオフェンスは、電子装置が地理的境界を定義することを可能にする。地理的境界を定義するために、全地球測位システム（GPS）または電波周波数識別（RFID）が使用されることができる。ジオフェンスは、メモリにアクセスするときの毎秒のページ・ミスの多さおよびミス毎に付随する高いエネルギー・コストを考えると、非常にエネルギー効率が悪いことがありうる。各ミスは典型的には、VNNレールをアップさせ、次いで残りのサブシステムおよびファブリック階層全体を電源オンすることを必要とする。本願の技法は、ページ・ミスに付随するエネルギー・ミスを大幅に削減することを可能にし、よってバッテリー寿命への大きな影響なしにそのような新たな使用事例を可能にする。
本願の技法は、ファブリック、クロッキングおよびメモリ・チャネルのような共有される資源に対するより少ない依存性をも使う。よって、メイン・メモリ・アクセス遅延が低減できる。特に、各サブシステム内の内部スクラッチSRAM／キャッシュが低減できる。さらに、現在の「主要ファブリック」の構造上の複雑さの低減が可能にされる。主要ファブリックとは、ファブリック１ ２０２（図２）のような、メモリ、CPU、GFx、ディスプレイおよびISPを接続するファブリックであることができる。遅延は本願の技法に基づく主要経路についての基準ではないので、主要ファブリックおよび経路は、帯域幅についてのみ最適化されることができ、よってメモリへのより効率的な経路であることができる。例において、本願の技法は、諸自律サブシステムが、同じファブリック上で互いに近くに配置されることを要求する。これは、SOC全体にわたる小さな散らばった複数のAONアイランドではなく、単一の大きなAON電力アイランドを作り出すことを許容する。これは実装を助ける。
さらに、本願の技法は、すべての自律AONサブシステムが別個のコンパニオン・ダイに移動されることができる再分配のための機会を開く。このコンパニオン・ダイは、きわめて低い漏れのプロセスを使って製造されることができる。その結果、最高のパフォーマンスのためにチューニングされたプロセスを使って当該SOCを製造し、すべての自律サブシステムを、きわめて低い漏れのために最適化された異なるプロセスで製造されるコンパニオン・ダイに移すことになる。別個のコンパニオン・ダイは、低遅延インターフェース（LLI: low latency interface）のような低遅延リンクを通じたダイ上の低電力メモリ経路から裨益することができる。
超低電力アーキテクチャをもつ装置が本稿に記載される。本装置は、第一の電力供給レールおよび第二の電力供給レールを含む。複数のサブシステムが前記第一の電力供給レールによって電力を与えられ、複数の自律サブシステムが該電力供給レールによって電力を与えられる。前記第二の電力供給レールは常時オン、常時利用可能かつ低電力である、
本装置は、システム・オン・チップであってもよい。前記自律サブシステムが、当該装置のメモリに直接アクセスしてもよい。前記複数の自律サブシステムによるメモリ・アクセスはS0ixシステム状態から出ない。さらに、自律サブシステムは、深いS0ixスリープ状態の間にアクティブであってもよい。本装置は、前記複数の自律サブシステムからメモリ・サブシステムへのコヒーレントなデータ経路と；前記複数の自律サブシステムからメモリ・サブシステムへの非コヒーレントなデータ経路も含んでいてもよい。前記複数の自律サブシステムは、当該装置の同じファブリック上に配置されることができ、あるいは前記複数の自律サブシステムは、当該装置の別個のコンパニオン・ダイに移されることができる。前記複数の自律サブシステムは、センサー・ハブ、モデム、オーディオ、独立してメモリにアクセスできる任意のサブシステムまたはそれらの任意の組み合わせを含む。さらに、当該装置はモバイル装置であってもよい。メモリへの高帯域幅の経路が第一の電力供給レールによって有効にされてもよく、前記第一の電力供給レールは大半の状態の間、電力を落とされることができる。前記常時オン、常時利用可能な第二の電力供給レールを使って、メモリへの低帯域幅の経路が有効にされてもよい。
電力管理集積回路（PMIC）が本稿で記載される。当該電力管理集積回路は複数の電力状態を提供するよう動作可能であり、当該電力管理集積回路は、自律サブシステムを、スリープ状態からアクティブ状態に遷移させてもよい。前記自律サブシステムは、第二のサブシステムがスリープ状態に留まりうる間、アクティブであり、低電力常時オン電源によって電力を与えられうる。
前記低電力常時オン電源は、メモリへの非コヒーレントなデータ経路に電力を与えてもよい。前記自律サブシステムは、低電力使用事例の間にメモリにアクセスするために非コヒーレントなデータ経路を使うことができる。さらに、当該電力管理集積回路は、前記自律サブシステムがコヒーレントなデータをコヒーレントなデータ経路上でメモリに提供するときには前記第二のサブシステムをスリープ状態から出させることができる。当該電力管理集積回路は、前記自律サブシステムによる非コヒーレントなメモリ・アクセスに応答しては主要電力レールをトグルさせなくてもよい。当該電力管理集積回路は複数の自律サブシステムを管理することもできる。前記複数の自律サブシステムは、同じファブリック上に配置されることができる。メイン・メモリ・アクセス遅延が短縮されうる。前記自律サブシステムおよび前記第二のサブシステムは、システム・オン・チップのコンポーネントであることができる。また、当該電力管理集積回路は、サブシステム毎に複数のスリープ状態を可能にしてもよい。
超低電力アーキテクチャを提供する方法が本稿で記載される。本方法は、モバイル・システム・オン・チップ上のメモリへの第一の経路を有効にする段階を含み、メモリへの前記第一の経路は主要電力レールによって電力を与えられてもよい。本方法は、前記モバイル・システム・オン・チップ上のメモリへの第二の経路を有効にする段階を含み、メモリへの該経路は第二の低電力常時オン電力レールによって電力を与えられてもよい。
メモリへの前記第一の経路は高帯域幅、高遅延のデータ経路であってもよい。メモリへの前記第二の経路は低帯域幅、低遅延のデータ経路であってもよい。自律サブシステムは、第二のサブシステムがS0ixシステム状態を出ることなく、メモリへの前記第二の経路を使って前記メモリにアクセスすることができる。さらに、メモリへの前記第一の経路は複数の自律サブシステムから前記メモリ・サブシステムへのコヒーレントなデータ経路であってもよい。メモリへの前記第二の経路は複数の自律サブシステムからメモリ・サブシステムへの非コヒーレントなデータ経路であってもよい。さらに、メモリへの前記第二の経路は、前記モバイル・システム・オン・チップの同じファブリック上に配置された複数の自律サブシステムによってアクセスされてもよい。メモリへの前記第二の経路は、前記モバイル・システム・オン・チップの別個のコンパニオン・ダイに配置された複数の自律サブシステムによってアクセスされてもよい。前記自律サブシステムは、センサー・ハブ、モデム、オーディオ、独立してメモリにアクセスできる任意のサブシステムまたはそれらの任意の組み合わせを含みうる。前記モバイル・システム・オン・チップの電力使用が削減されうる。
超低電力アーキテクチャをもつ装置が本稿に記載される。当該装置は、当該装置のメモリ・デバイスに電力を供給する第一の手段を含む。当該装置は、当該装置の前記メモリ・デバイスに電力を供給する第二の手段をも含み、前記第二の手段は常時オンかつ低電力であってもよい。
電力を供給する前記第二の手段によって複数の自律サブシステムが電力を与えられることができる。電力を供給する前記第二の手段が、メモリへの、常時オン、常時利用可能、低帯域幅かつ低遅延のデータ経路に電力を与えてもよい。前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出なくてもよい。さらに、自律サブシステムは、深いS0ixスリープ状態の間にアクティブであってもよい。本装置は、前記複数の自律サブシステムからメモリ・サブシステムへのコヒーレントなデータ経路と；前記複数の自律サブシステムからメモリ・サブシステムへの非コヒーレントなデータ経路とを含んでいてもよい。複数の自律サブシステムが当該装置の同じファブリック上に配置されてもよい。さらに、前記複数の自律サブシステムは、当該装置の別個のコンパニオン・ダイに移されてもよい。さらに、前記複数の自律サブシステムは、センサー・ハブ、モデム、オーディオ、独立してメモリにアクセスできる任意のサブシステムまたはそれらの任意の組み合わせを含むことができる。本装置は、モバイル装置であってもよい。また、前記メモリ・デバイスに電力を供給する前記第二の手段は、前記常時オン、常時利用可能な第二の電力供給レールを使って可能にされてもよい。
超低電力アーキテクチャをもつシステムが本稿で記載される。本システムは、ディスプレイと；無線機と；プロセッサとを含む。前記メモリは、命令を記憶してもよく、前記ディスプレイに通信上結合されていてもよい。前記プロセッサは、前記無線機および前記メモリに通信上結合されている。本システムは、第一の電力供給レールおよび第二の電力供給レールをも含む。複数のサブシステムが前記第一の電力供給レールによって電力を与えられ、複数の自律サブシステムが前記第二の電力供給レールによって電力を与えられ、前記第二の電力供給レールは常時オンかつ常時利用可能である。
前記自律サブシステムは、前記メモリに、メモリへの低遅延、低帯域幅の経路を介して直接アクセスしてもよい。前記複数の自律サブシステムによるメモリ・アクセスはS0ixシステム状態から出ない。さらに、前記第二の電力供給レールによって電力を与えられる自律サブシステムは、前記第一の電力供給レールの電力が落とされうる深いS0ixスリープ状態の間にアクティブであってもよい。本システムはまた、前記複数の自律サブシステムからメモリ・サブシステムへの、前記第一の電力供給レールによって電力を与えられるコヒーレントなデータ経路と；前記複数の自律サブシステムからメモリ・サブシステムへの、前記第二の電力供給レールによって電力を与えられうる非コヒーレントなデータ経路も含んでいてもよい。前記複数の自律サブシステムは、本システムの同じファブリック上に配置されてもよい。さらに、前記複数の自律サブシステムは、本システムの別個のコンパニオン・ダイに移されてもよい。前記複数の自律サブシステムは、センサー・ハブ、モデム、オーディオ、独立してメモリにアクセスできる任意音サブシステムまたはそれらの任意の組み合わせを含むことができる。本システムは、モバイル装置であることができる。メモリへの高帯域幅の経路が、たいていの時間にオフにされることができる第一の電力供給レールによって可能にされてもよい。メモリへの低帯域幅の経路が、前記常時オン、常時利用可能な第二の電力供給レールを使って可能にされてもよい。
上述した例における個別事項は一つまたは複数の実施形態においてどこで使われてもよいことは理解されるものとする。たとえば、上記のコンピューティング装置のすべての任意的な特徴は、本稿に記載される方法またはコンピュータ可読媒体のいずれかに関して実装されてもよい。さらに、流れ図および／または状態図が実施形態を記述するために本願で使われたことがありうるが、本願の技法はそうした図や本稿の対応する記述に限定されない。たとえば、流れ宇はそれぞれの図示される四角または状態を通じて、あるいは図示され本稿で記述されるのと同じ順序で、移行する必要はない。
本願の技法は、本稿に挙げられる個別的な詳細に制約されない。実のところ、本開示の恩恵を受ける当業者は、本願の技法の範囲内で、以上の記述および図面からの他の多くの変形がなされうることを理解するであろう。よって、本願の技法の範囲を定義するのは、補正があればそれも含めて、付属の請求項である。
いくつかの態様を記載しておく。
〔態様１〕
超低電力アーキテクチャをもつ装置であって、
第一の電力供給レールであって、複数のサブシステムが前記第一の電力供給レールによって電力を与えられる、第一の電力供給レールと；
第二の電力供給レールであって、複数の自律サブシステムが該電力供給レールによって電力を与えられ、前記第二の電力供給レールは常時オン、常時利用可能かつ低電力である、第二の電力供給レールとを有する、
装置。
〔態様２〕
システム・オン・チップである、態様１記載の装置。
〔態様３〕
前記自律サブシステムが、当該装置のメモリに直接アクセスする、態様１記載の装置。
〔態様４〕
前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出ない、態様１記載の装置。
〔態様５〕
自律サブシステムは、深いS0ixスリープ状態の間にアクティブである、態様１記載の装置。
〔態様６〕
複数の電力状態を提供するよう動作可能な電力管理集積回路（PMIC）であって、当該電力管理集積回路は、自律サブシステムを、スリープ状態からアクティブ状態に遷移させ、前記自律サブシステムは、第二のサブシステムがスリープ状態に留まる間、アクティブであり、低電力常時オン電源によって電力を与えられる、電力管理集積回路。
〔態様７〕
前記低電力常時オン電源は、メモリへの非コヒーレントなデータ経路に電力を与える、態様６記載の電力管理集積回路。
〔態様８〕
前記自律サブシステムは、低電力使用事例の間にメモリにアクセスするために非コヒーレントなデータ経路を使う、態様６記載の電力管理集積回路。
〔態様９〕
当該電力管理集積回路が、前記自律サブシステムがコヒーレントなデータをコヒーレントなデータ経路上でメモリに提供するときには前記第二のサブシステムをスリープ状態から出させる、態様６記載の電力管理集積回路。
〔態様１０〕
当該電力管理集積回路が、前記自律サブシステムによる非コヒーレントなメモリ・アクセスに応答しては主要電力レールをトグルさせない、態様６記載の電力管理集積回路。
〔態様１１〕
超低電力アーキテクチャを提供する方法であって：
モバイル・システム・オン・チップ上のメモリへの第一の経路を有効にする段階であって、メモリへの前記第一の経路は主要電力レールによって電力を与えられる、段階と；
前記モバイル・システム・オン・チップ上のメモリへの第二の経路を有効にする段階であって、メモリへの該経路は第二の低電力常時オン電力レールによって電力を与えられる、段階とを含む、
方法。
〔態様１２〕
メモリへの前記第一の経路は高帯域幅、高遅延のデータ経路である、態様１１記載の方法。
〔態様１３〕
メモリへの前記第二の経路は低帯域幅、低遅延のデータ経路である、態様１１記載の方法。
〔態様１４〕
自律サブシステムが、第二のサブシステムがS0ixシステム状態を出ることなく、メモリへの前記第二の経路を使って前記メモリにアクセスする、態様１１記載の方法。
〔態様１５〕
超低電力アーキテクチャをもつ装置であって：
当該装置のメモリ・デバイスに電力を供給する第一の手段と；
当該装置の前記メモリ・デバイスに電力を供給する第二の手段とを有しており、前記第二の手段は常時オンかつ低電力である、
装置。
〔態様１６〕
電力を供給する前記第二の手段によって複数の自律サブシステムが電力を与えられる、態様１５記載の装置。
〔態様１７〕
電力を供給する前記第二の手段が、メモリへの、常時オン、常時利用可能、低帯域幅かつ低遅延のデータ経路に電力を与えるものである、態様１５記載の装置。
〔態様１８〕
前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出ない、態様１５記載の装置。
〔態様１９〕
自律サブシステムは、深いS0ixスリープ状態の間にアクティブである、態様１５記載の装置。
〔態様２０〕
前記複数の自律サブシステムからメモリ・サブシステムへのコヒーレントなデータ経路と；
前記複数の自律サブシステムからメモリ・サブシステムへの非コヒーレントなデータ経路とを有する、
態様１５記載の装置。
〔態様２１〕
超低電力アーキテクチャをもつシステムであって：
ディスプレイと；
無線機と；
命令を記憶する、前記ディスプレイに通信上結合されているメモリと；
前記無線機および前記メモリに通信上結合されているプロセッサと；
第一の電力供給レールであって、複数のサブシステムが前記第一の電力供給レールによって電力を与えられる、第一の電力供給レールと；
第二の電力供給レールであって、複数の自律サブシステムが前記第二の電力供給レールによって電力を与えられ、前記第二の電力供給レールは常時オンかつ常時利用可能である、第二の電力供給レールとを有する、
システム。
〔態様２２〕
前記自律サブシステムが、前記メモリに、メモリへの低遅延、低帯域幅の経路を介して直接アクセスする、態様２１記載のシステム。
〔態様２３〕
前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出ない、態様２１記載のシステム。
〔態様２４〕
前記第二の電力供給レールによって電力を与えられる自律サブシステムは、前記第一の電力供給レールの電力が落とされる深いS0ixスリープ状態の間にアクティブである、態様２１記載のシステム。
〔態様２５〕
前記複数の自律サブシステムからメモリ・サブシステムへの、前記第一の電力供給レールによって電力を与えられるコヒーレントなデータ経路と；
前記複数の自律サブシステムからメモリ・サブシステムへの、前記第二の電力供給レールによって電力を与えられる非コヒーレントなデータ経路とを有する、
態様２１記載のシステム。

Claims (20)

  1. 超低電力アーキテクチャをもつ装置であって、
    第一の電力供給レールであって、複数のサブシステムが前記第一の電力供給レールによって電力を与えられる、第一の電力供給レールと；
    第二の電力供給レールであって、複数の自律サブシステムが該第二の電力供給レールによって電力を与えられ、前記第二の電力供給レールは、常時オン、常時利用可能でありかつ前記第一の電力供給レールに比べて低電力である、第二の電力供給レールとを有しており、
    前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出ない、
    装置。
  2. システム・オン・チップである、請求項１記載の装置。
  3. 前記自律サブシステムが、当該装置のメモリに直接アクセスする、請求項１記載の装置。
  4. 前記自律サブシステムは、深いS0ixスリープ状態の間にアクティブである、請求項１記載の装置。
  5. 複数の電力状態を提供するよう動作可能な電力管理集積回路（PMIC）であって、当該電力管理集積回路は、自律サブシステムを、スリープ状態からアクティブ状態に遷移させ、前記自律サブシステムは、第二のサブシステムがスリープ状態に留まる間、アクティブであり、低電力常時オン電源によって電力を与えられ、
    前記低電力常時オン電源は、メモリへの非コヒーレントなデータ経路に電力を与える、電力管理集積回路。
  6. 前記自律サブシステムは、低電力使用事例の間にメモリにアクセスするために非コヒーレントなデータ経路を使う、請求項５記載の電力管理集積回路。
  7. 当該電力管理集積回路が、前記自律サブシステムがコヒーレントなデータをコヒーレントなデータ経路上でメモリに提供するときには前記第二のサブシステムをスリープ状態から出させる、請求項５記載の電力管理集積回路。
  8. 当該電力管理集積回路が、前記自律サブシステムによる非コヒーレントなメモリ・アクセスに応答しては主要電力レールをトグルさせない、請求項５記載の電力管理集積回路。
  9. 超低電力アーキテクチャを提供する方法であって：
    モバイル・システム・オン・チップ上のメモリへの第一の経路を有効にする段階であって、メモリへの前記第一の経路は主要電力レールによって電力を与えられる、段階と；
    前記モバイル・システム・オン・チップ上のメモリへの第二の経路を有効にする段階であって、メモリへの該経路は第二の低電力常時オン電力レールによって電力を与えられる、段階とを含み、
    メモリへの前記第一の経路は高帯域幅、高遅延のデータ経路である、
    方法。
  10. 超低電力アーキテクチャを提供する方法であって：
    モバイル・システム・オン・チップ上のメモリへの第一の経路を有効にする段階であって、メモリへの前記第一の経路は主要電力レールによって電力を与えられる、段階と；
    前記モバイル・システム・オン・チップ上のメモリへの第二の経路を有効にする段階であって、メモリへの該経路は第二の低電力常時オン電力レールによって電力を与えられる、段階とを含み、
    メモリへの前記第二の経路は低帯域幅、低遅延のデータ経路である、
    方法。
  11. 超低電力アーキテクチャを提供する方法であって：
    モバイル・システム・オン・チップ上のメモリへの第一の経路を有効にする段階であって、メモリへの前記第一の経路は主要電力レールによって電力を与えられる、段階と；
    前記モバイル・システム・オン・チップ上のメモリへの第二の経路を有効にする段階であって、メモリへの該経路は第二の低電力常時オン電力レールによって電力を与えられる、段階とを含み、
    自律サブシステムが、第二のサブシステムがS0ixシステム状態を出ることなく、メモリへの前記第二の経路を使って前記メモリにアクセスする、
    方法。
  12. 超低電力アーキテクチャをもつ装置であって：
    当該装置のメモリ・デバイスに電力を供給する第一の手段と；
    当該装置の前記メモリ・デバイスに電力を供給する第二の手段とを有しており、前記第二の手段は、常時オンかつ前記第一の手段に比べて低電力であり、
    電力を供給する前記第二の手段が、メモリへの、常時オン、常時利用可能、低帯域幅かつ低遅延のデータ経路に電力を与えるものである、
    装置。
  13. 電力を供給する前記第二の手段によって複数の自律サブシステムが電力を与えられる、請求項１２記載の装置。
  14. 超低電力アーキテクチャをもつ装置であって：
    当該装置のメモリ・デバイスに電力を供給する第一の手段と；
    当該装置の前記メモリ・デバイスに電力を供給する第二の手段とを有しており、前記第二の手段は、常時オンかつ前記第一の手段に比べて低電力であり、
    電力を供給する前記第二の手段によって複数の自律サブシステムが電力を与えられ、
    前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出ない、
    装置。
  15. 自律サブシステムは、深いS0ixスリープ状態の間にアクティブである、請求項１２記載の装置。
  16. 超低電力アーキテクチャをもつ装置であって：
    当該装置のメモリ・デバイスに電力を供給する第一の手段と；
    当該装置の前記メモリ・デバイスに電力を供給する第二の手段とを有しており、前記第二の手段は、常時オンかつ前記第一の手段に比べて低電力であり、
    電力を供給する前記第二の手段によって複数の自律サブシステムが電力を与えられ、
    前記複数の自律サブシステムからメモリ・サブシステムへのコヒーレントなデータ経路と；
    前記複数の自律サブシステムからメモリ・サブシステムへの非コヒーレントなデータ経路とをさらに有する、
    装置。
  17. 超低電力アーキテクチャをもつシステムであって：
    ディスプレイと；
    無線機と；
    命令を記憶する、前記ディスプレイに通信上結合されているメモリと；
    前記無線機および前記メモリに通信上結合されているプロセッサと；
    第一の電力供給レールであって、複数のサブシステムが前記第一の電力供給レールによって電力を与えられる、第一の電力供給レールと；
    第二の電力供給レールであって、複数の自律サブシステムが前記第二の電力供給レールによって電力を与えられ、前記第二の電力供給レールは常時オンかつ常時利用可能である、第二の電力供給レールとを有し、
    前記自律サブシステムが、前記メモリに、メモリへの低遅延、低帯域幅の経路を介して直接アクセスする、
    システム。
  18. 超低電力アーキテクチャをもつシステムであって：
    ディスプレイと；
    無線機と；
    命令を記憶する、前記ディスプレイに通信上結合されているメモリと；
    前記無線機および前記メモリに通信上結合されているプロセッサと；
    第一の電力供給レールであって、複数のサブシステムが前記第一の電力供給レールによって電力を与えられる、第一の電力供給レールと；
    第二の電力供給レールであって、複数の自律サブシステムが前記第二の電力供給レールによって電力を与えられ、前記第二の電力供給レールは常時オンかつ常時利用可能である、第二の電力供給レールとを有し、
    前記複数の自律サブシステムによるメモリ・アクセスがS0ixシステム状態から出ない、
    システム。
  19. 前記第二の電力供給レールによって電力を与えられる自律サブシステムは、前記第一の電力供給レールの電力が落とされる深いS0ixスリープ状態の間にアクティブである、請求項１７記載のシステム。
  20. 超低電力アーキテクチャをもつシステムであって：
    ディスプレイと；
    無線機と；
    命令を記憶する、前記ディスプレイに通信上結合されているメモリと；
    前記無線機および前記メモリに通信上結合されているプロセッサと；
    第一の電力供給レールであって、複数のサブシステムが前記第一の電力供給レールによって電力を与えられる、第一の電力供給レールと；
    第二の電力供給レールであって、複数の自律サブシステムが前記第二の電力供給レールによって電力を与えられ、前記第二の電力供給レールは常時オンかつ常時利用可能である、第二の電力供給レールと；
    前記複数の自律サブシステムからメモリ・サブシステムへの、前記第一の電力供給レールによって電力を与えられるコヒーレントなデータ経路と；
    前記複数の自律サブシステムからメモリ・サブシステムへの、前記第二の電力供給レールによって電力を与えられる非コヒーレントなデータ経路とを有する、
    システム。
JP2016573083A 2014-07-21 2015-06-23 メモリへの常時オン経路をサポートするための超低電力アーキテクチャ Active JP6382353B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/336,128 US9916876B2 (en) 2014-07-21 2014-07-21 Ultra low power architecture to support always on path to memory
US14/336,128 2014-07-21
PCT/US2015/037193 WO2016014197A1 (en) 2014-07-21 2015-06-23 Ultra low power architecture to support always on path to memory

Publications (2)

Publication Number Publication Date
JP2017523510A JP2017523510A (ja) 2017-08-17
JP6382353B2 true JP6382353B2 (ja) 2018-08-29

Family

ID=55075098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016573083A Active JP6382353B2 (ja) 2014-07-21 2015-06-23 メモリへの常時オン経路をサポートするための超低電力アーキテクチャ

Country Status (8)

Country Link
US (1) US9916876B2 (ja)
EP (1) EP3172635B1 (ja)
JP (1) JP6382353B2 (ja)
CN (1) CN106471433A (ja)
BR (1) BR112016029794B1 (ja)
RU (1) RU2664398C2 (ja)
SG (1) SG11201610645VA (ja)
WO (1) WO2016014197A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10444816B2 (en) * 2015-11-23 2019-10-15 Tricklestar Ltd System and an apparatus for controlling electric power supply and methods therefor
US10474224B2 (en) * 2017-03-14 2019-11-12 Qualcomm Incorporated Quick energy efficient reboot from ultra-low power mode for a system on a chip
JP6409240B1 (ja) * 2017-09-06 2018-10-24 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、制御方法、及びプログラム
US11709539B2 (en) 2018-01-24 2023-07-25 Western Digital Technologies, Inc. Low power state staging
US10564868B2 (en) * 2018-01-24 2020-02-18 Western Digital Technologies, Inc. Method and apparatus for selecting power states in storage devices
US11112849B2 (en) * 2018-10-26 2021-09-07 Silicon Laboratories Inc. Method and apparatus for selectable high performance or low power processor system
US11803472B2 (en) * 2021-07-30 2023-10-31 Qualcomm Incorporated Integrated circuits (IC) employing subsystem shared cache memory for facilitating extension of low-power island (LPI) memory and related methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298217A (ja) 1992-04-24 1993-11-12 Hitachi Ltd 情報処理装置
US6775785B1 (en) * 2000-09-29 2004-08-10 Intel Corporation Method and apparatus for access to resources not mapped to an autonomous subsystem in a computer based system without involvement of the main operating system
US7369815B2 (en) 2003-09-19 2008-05-06 Qualcomm Incorporated Power collapse for a wireless terminal
US7705842B2 (en) * 2006-01-11 2010-04-27 Microsoft Corporation Fast display initialization and light up
US20090204834A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation System and method for using inputs as wake signals
US20090204837A1 (en) 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US20090259864A1 (en) * 2008-04-10 2009-10-15 Nvidia Corporation System and method for input/output control during power down mode
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8570824B2 (en) * 2012-01-24 2013-10-29 Apple Inc. Memory having isolation units for isolating storage arrays from a shared I/O during retention mode operation
US9021288B2 (en) * 2012-05-31 2015-04-28 Apple Inc. Method and apparatus for recovery from low power state
US8862091B2 (en) 2012-08-24 2014-10-14 Nvidia Corporation Method and apparatus for generating emergency alert notifications on mobile devices
US9760150B2 (en) * 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
US8766707B1 (en) 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation

Also Published As

Publication number Publication date
WO2016014197A1 (en) 2016-01-28
RU2016150184A3 (ja) 2018-06-22
US9916876B2 (en) 2018-03-13
RU2016150184A (ru) 2018-06-22
EP3172635A1 (en) 2017-05-31
EP3172635B1 (en) 2022-06-08
SG11201610645VA (en) 2017-01-27
BR112016029794A2 (pt) 2017-08-22
CN106471433A (zh) 2017-03-01
EP3172635A4 (en) 2018-03-14
US20160019936A1 (en) 2016-01-21
BR112016029794B1 (pt) 2022-11-22
JP2017523510A (ja) 2017-08-17
RU2664398C2 (ru) 2018-08-17

Similar Documents

Publication Publication Date Title
JP6382353B2 (ja) メモリへの常時オン経路をサポートするための超低電力アーキテクチャ
JP6322838B2 (ja) システム・オン・チップにおけるメモリアクセスの電力管理
US9690353B2 (en) System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
US10474219B2 (en) Enabling system low power state when compute elements are active
US20130238918A1 (en) Connected Standby Sleep State
US20220197519A1 (en) Multi-level memory system power management apparatus and method
US10861504B2 (en) Dynamic control of multi-region fabric
TW201643607A (zh) 用於計算裝置內多個ｓｏｃ之操作狀態間協調之方法及系統
EP3189394B1 (en) Supply voltage node coupling using a switch
JP2014186478A (ja) 電子機器
KR20200100152A (ko) 다중 노드 시스템 저전력 관리
US9612652B2 (en) Controlling power consumption by power management link
US10345885B2 (en) Power control of a memory device through a sideband channel of a memory bus
JP2016513322A (ja) アイドル状態の間の電源ユニットによる電力消費の制御
US20170192492A1 (en) Method and apparatus for saving power
US10754413B2 (en) Mechanism to enter or exit retention level voltage while a system-on-a-chip is in low power mode
CN103150191A (zh) 一种终端设备
EP4047605A1 (en) Memory power management method and apparatus
US20230086149A1 (en) Reducing memory power usage in far memory
US20240085972A1 (en) Chiplet state aware and dynamic voltage regulator event handling
KR20220040822A (ko) 저전력 시스템-온-칩 및 그것의 동작 방법
Zhu et al. A 65 nm uneven-dual-core SoC based platform for multi-device collaborative computing

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R150 Certificate of patent or registration of utility model

Ref document number: 6382353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250