JP6375445B2 - デジタル信号処理装置 - Google Patents

デジタル信号処理装置 Download PDF

Info

Publication number
JP6375445B2
JP6375445B2 JP2017511776A JP2017511776A JP6375445B2 JP 6375445 B2 JP6375445 B2 JP 6375445B2 JP 2017511776 A JP2017511776 A JP 2017511776A JP 2017511776 A JP2017511776 A JP 2017511776A JP 6375445 B2 JP6375445 B2 JP 6375445B2
Authority
JP
Japan
Prior art keywords
matrix
acquisition unit
inverse
equation
reduction coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017511776A
Other languages
English (en)
Other versions
JP2018508842A (ja
Inventor
▲張▼多利
王浩
宋宇▲鯤▼
杜高明
▲賈▼靖▲華▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Publication of JP2018508842A publication Critical patent/JP2018508842A/ja
Application granted granted Critical
Publication of JP6375445B2 publication Critical patent/JP6375445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

本発明は、科学および工学計算の分野に関し、特に、デジタル信号処理装置に関する。
現在、通信、コンピュータ、画像処理などの技術分野においては、いずれも科学計算や工学計算が関係しており、計算の際に、しばしばコンピュータまたは他のプロセッサを用いて大量の演算操作を行う必要があり、これらの演算操作の計算速度および精度は、対応する産業の発展を制限するボトルネックとなる場合が多い。
行列演算は、科学計算および工学計算の基本的な問題であり、多くの工学的問題における数学的関係を記述するのに不可欠なツールであり、科学計算における多くの部分も行列演算に帰結し得る。行列演算には、行列乗算、行列分解、行列反転などが含まれるが、行列演算の難点は行列反転にある。現在、行列反転の演算は、信号処理、画像処理および通信などの様々な方面で広く適用されており、重要な工学的意義を有する。これらの工学分野では高いスループットとリアルタイム性が要求される場合が多く、リソースをどのように効率的に利用して迅速かつ大規模な行列反転の演算を実現するかということが、設計の重点および難点となっている。
現在、行列において一般的な低次行列反転演算方法には、主に、定義法、コンパニオン行列法、基本行列変形法、正準法、Hamilton−Cayley法および区分行列法がある。さらに、特殊な行列反転に常用される方法には、一般化されたヴァンデルモンド行列反転の迅速計算方法、Toeplitz行列反転の迅速計算方法等がある。上記の計算方法は数学的な見地から提案され、工学的応用における中規模および大規模の非特異行列の高精度反転は、一般にGauss−Jordan消去法、行列分解法を用いて行列反転演算を行う。
上記の非特異行列に対する様々な反転方法において、コンパニオン行列法は、多くの行列式を求める必要があり、行列式毎にほぼ全ての行列要素を計算する必要があるため、計算量が大きく、記憶空間に対する要求も非常に高い。基本変形法は、行列の次数を増加する必要があり、かつ複雑な行列変換操作が関わってくるため、記憶空間に対する要求や計算の複雑さが非常に高い。また、工学において常用される行列反転方法において、Gauss−Jordan消去法は、大量のソート操作を適用しているので、計算量が大きく、実現過程で並行計算を採用することが困難であり、リアルタイム性が低い。行列分解による反転演算法は、上記の方法の欠点を克服して、逆行列を求めようとする行列を三角行列または三角行列と特殊行列との積に分解し、三角行列による反転が簡単であるという特徴を利用して、反転演算の効率および並行性を向上させている。
現在、常用される行列分解による反転演算法には、QR分解法やLU分解法があり、そのうちのQR分解は、開方、平方、除算などの複雑な演算を大量に含み、LU分解には要素消去や反復などの過程が必要である。これら二種類の分解による反転演算法は、いずれも元の行列を2つの三角行列に分解してから三角行列反転を行い、最後に三角逆行列の積により最終的な逆行列の結果を求める必要があり、演算量が大きく、並行度が低く、演算時間が長く、かつソフトウェアのプログラミングとハードウェアの実現には大きな記憶空間も必要となる。
以上のことから、従来の行列反転技術は、工学的応用において、依然として一定の制限性を有し、主に以下の欠陥に帰結し得る。
第一に、大半が再帰反復方法に依存し、逐次性に対する要求が高く、並行演算を行うことが難しく、工学的応用においてリアルタイム性に対する要求を満足することが難しい。
第二に、演算の複雑さが高く、演算量が大きく、演算時間が長い。
第三に、演算空間の複雑さが高く、占有する記憶空間が大きく、具体的な工学的応用において資源利用率が低い。
本発明は、従来技術の欠点を回避するために、工学的応用における行列反転の設計を最適化して、演算の複雑さを低減し、記憶空間を圧縮し、反転演算の並行性を向上させ、さらに行列反転演算を比較的迅速かつ効率的に完了するように、新規な改善された位置変位法による行列の逆行列求解モジュールおよび計算方法を提案する。
本発明は、技術的課題を解決するために以下の技術態様を採用する。
先ず、本発明は、改善された位置変位法による行列の逆行列求解モジュールであって、境界要素取得ユニットと、内部要素取得ユニットと、下三角行列取得ユニットと、上三角行列取得ユニットと、逆行列取得ユニットとを備え、
前記境界要素取得ユニットは、逆行列を求めようとする行列
の縮小係数行列Nの境界要素を取得するために用いられ、前記逆行列を求めようとする行列Aは、各次の主小行列式が0でないことを満たすM次正方行列であり、ajiは、第j行第i列の要素を表し、i,j=1,2,3・・・,Mであり、
前記内部要素取得ユニットは、逆行列を求めようとする行列Aの縮小係数行列Nの内部要素を取得するために用いられ、これにより縮小係数行列Nを取得し、
前記下三角行列取得ユニットは、逆行列を求めようとする行列Aの三角分解により得られる下三角行列の逆行列を取得するために用いられ、
前記上三角行列取得ユニットは、逆行列を求めようとする行列Aの三角分解により得られる上三角行列の逆行列を取得するために用いられ、
前記逆行列取得ユニットは、逆行列を求めようとする行列Aの逆行列A−1を取得するために用いられる、行列の逆行列求解モジュールを提供する。
また、本発明に記載の改善された位置変位法による行列の逆行列求解モジュールは、
前記境界要素取得ユニットは、前記逆行列を求めようとする行列Aに基づいて、式(1)により縮小係数行列Nの境界要素
および
を取得し、
前記内部要素取得ユニットは、式(2)により縮小係数行列Nの対角要素
を取得し、
式(2)において、k=2,3,・・・i−1であり、
前記内部要素取得ユニットは、式(3)により縮小係数行列Nの下三角要素
を取得し、
式(3)において、i=2,3,・・・,M−1、j=i+1,i+2,・・・,Mであり、
前記内部要素取得ユニットは、式(4)により縮小係数行列Nの上三角要素
を取得し、
式(4)において、i=j+1,j+2,・・・,M、j=2,3,・・・,M−1であり、
これにより取得される縮小係数行列Nは
であり、
前記下三角行列取得ユニットは、前記縮小係数行列Nに基づいて、式(5)により下三角行列
を取得し、
前記上三角行列取得ユニットは、前記縮小係数行列Nに基づいて、式(6)により上三角行列
を取得し、
前記逆行列取得ユニットは、式(7)により前記逆行列を求めようとする行列Aの逆行列A−1を取得する。
一方、本発明は、工学計算における行列の逆行列求解方法であって、
逆行列を求めようとする行列
の縮小係数行列Nの境界要素を取得するステップであって、前記逆行列を求めようとする行列Aは、各次の主小行列式が0でないことを満たすM次正方行列であり、ajiは、第j行第i列の要素を表し、i,j=1,2,3・・・,Mであるステップ1と、
逆行列を求めようとする行列Aの縮小係数行列Nの内部要素を取得し、これにより縮小係数行列Nを取得するステップ2と、
逆行列を求めようとする行列Aの三角分解により得られる下三角行列の逆行列を取得するステップ3と、
逆行列を求めようとする行列Aの三角分解により得られる上三角行列の逆行列を取得するステップ4と、
逆行列を求めようとする行列Aの逆行列A−1を取得するステップ5とを含む、行列の逆行列求解方法を提供する。
また、本発明に記載の行列の逆行列求解方法は、
前記ステップ1は、前記逆行列を求めようとする行列Aに基づいて、式(1)により縮小係数行列Nの境界要素
および
を取得することを含み、
前記ステップ2は、式(2)により縮小係数行列Nの対角要素
を取得することを含み、
式(2)において、k=2,3,・・・i−1であり、
前記ステップ3は、式(3)により縮小係数行列Nの下三角要素
を取得するステップ3.1と、
式(3)において、i=2,3,・・・,M−1、j=i+1,i+2,・・・,Mであり、
式(4)により縮小係数行列Nの上三角要素
を取得し、
式(4)において、i=j+1,j+2,・・・,M、j=2,3,・・・,M−1であり、
これにより取得される縮小係数行列Nは、
であるステップ3.2と、
前記縮小係数行列Nに基づいて、式(5)により下三角行列
を取得するステップ3.3とを含み、
前記ステップ4は、前記縮小係数行列Nに基づいて、式(6)により上三角行列
を取得することを含み、
前記ステップ5は、式(7)により前記逆行列を求めようとする行列Aの逆行列A−1を取得することを含む。
一方、本発明は、デジタル信号処理装置であって、
信号受信装置、データ演算装置および信号出力装置を備え、
前記データ演算装置は、上記の改善された位置変位法による行列の逆行列求解モジュールを含み、
前記データ演算装置が信号処理過程において行列に対して反転計算を行う必要がある場合には、前記データ演算装置は、前記改善された位置変位法による行列の逆行列求解モジュールを呼び出して、逆行列を求めようとする行列に対して反転演算を行う、デジタル信号処理装置を提供する。
好ましくは、前記信号処理装置は、通信信号または画像信号の処理に用いられる。
好ましくは、前記デジタル信号処理装置は、FPGAに基づくハードウェア回路により実現され、レーダ信号処理におけるパルス圧縮技術などのデジタル信号処理に用いられる。
好ましくは、前記デジタル信号処理装置は、ソフトウェアのプログラミングにより実現され、デジタルプリディストーション技術などの通信信号処理に用いられる。
本発明は、従来技術に比べ、以下の有益な効果を有する。
1.本発明で提案される行列反転モジュールは、反転過程全体において、内部要素取得ユニット、下三角行列取得ユニットおよび上三角行列取得ユニットにおいてのみ、縮小係数行列の対角要素に対して開方または逆数(除算)を行う必要があり、反転モジュール全体の残りの部分は、簡単な乗算および加算演算の過程のみに関わり、従来技術のような大量の開方、平方、ノルム算出、除算等の演算を回避し、演算過程を大幅に簡略化している。さらに、上三角、下三角演算形式がすべてのユニットモジュールにおいて同じであり、ソフトウェアのプログラミングおよびハードウェアの実現が容易である。
2.本発明で提案される行列反転モジュールでは、境界要素取得ユニットと内部要素取得ユニットにおいて、縮小係数行列を取得して作成することにより、逐次反復過程を分解しており、縮小係数行列の要素を取得すると同時に、上三角行列取得ユニットおよび下三角行列取得ユニット内部において前段で得られた縮小係数行列の要素により上三角行列、下三角行列の要素を同期して並行して求めることができ、かつ内部要素取得ユニットも上三角と下三角に分けて縮小係数の内部要素を並行して求めることができ、これにより反転演算過程全体の並行度を最適化している。従来の行列分解による反転技術における、分解演算および反転演算内部の並行度、分解と反転という2つの過程の間における並行性が低いという問題を克服している。
3.本発明で提案される行列反転モジュールは、同様に行列分解による反転の計算法の思想に基づくものであるが、逆行列を求めようとする行列に対して三角分解して2つの三角行列を順に取得してからこれら2つの三角行列の逆行列を求める必要がなく、これら2つの三角行列の逆行列を縮小係数行列によって直接求めることができ、内部要素取得ユニットの内部で並行して実行し、上三角行列取得ユニットと下三角行列取得ユニットを並行して実行することができるため、並行工程の設計において、演算時間が短く、従来の行列反転技術における、先ず分解してから反転することによる演算時間や複雑さが高いという問題を解決している。
4.本発明で提案される行列反転モジュールは、改善された位置変位法に基づき、モジュール全体において、逆行列を求めようとする行列を入力する際に占有する記憶空間以外に、大量の余分な記憶空間を占有する必要がない。ソフトウェアのプログラミングおよびハードウェアによる工学的設計の実現において、従来の行列反転技術を採用すると、大量の記憶空間を占有することになり、超大規模の行列反転の工学的応用に一定の制限があるが、本発明はこの問題を解決している。
5.本発明で提案される行列反転モジュールは、各ユニット内部において、演算過程を上三角、下三角毎に個別に並行して実行することができる。工学的応用における固定次数がMである行列反転モジュールについて、M次以下の任意の次数の非特異行列反転は、0を補うことによって拡張して実現することができる。従来のソフトウェア/ハードウェアの工学的設計における、固定次数の反転モジュールの拡張性が低いという問題を解決している。
(実施例1)
本実施例における改善された位置変位法による行列の逆行列求解モジュールは、境界要素取得ユニット、内部要素取得ユニット、下三角行列取得ユニット、上三角行列取得ユニットおよび逆行列取得ユニットを備える。求解の考え方は以下の通りである。
1.与えられた逆行列を求めようとする行列に基づいて、縮小係数行列の境界要素を求める。
2.逆行列を求めようとする行列とその縮小係数行列の境界要素に基づいて、縮小係数行列の内部要素を求める。
3.逆行列を求めようとする行列を2つの三角行列の積と見なし、縮小係数行列に基づいて、これら2つの三角行列の逆行列を求める。
4.2つの三角逆行列に対して行列乗算を行って、逆行列を求めようとする行列の逆行列が得られ、これにより行列全体の反転が完了する。
具体的には、以下の通りである。
境界要素取得ユニットは、逆行列を求めようとする行列
の縮小係数行列Nの境界要素を取得するために用いられ、逆行列を求めようとする行列Aは、各次の主小行列式が0でないことを満たすM次正方行列であり、ajiは、第j行第i列の要素を表し、i,j=1,2,3・・・,Mであり、本実施例において、Matlabを採用して作成した逆行列を求めようとする行列Aは、ランダムに生じた各次の主小行列式が0でない8次正方行列である。
具体的には、境界要素取得ユニットは、逆行列を求めようとする行列Aに基づいて、式(1)により縮小係数行列Nの境界要素
および
を取得する。
本実施例において、境界要素取得ユニットは、式(1.1)に示されるように、式(1)に基づいて縮小係数行列Nの境界要素を取得する。
内部要素取得ユニットは、逆行列を求めようとする行列Aの縮小係数行列Nの内部要素を取得するために用いられ、これにより縮小係数行列Nを取得する。具体的には、以下の通りである。
内部要素取得ユニットは、まず式(2)により縮小係数行列Nの対角要素
を取得する。
式(2)において、k=2,3,・・・i−1である。
本実施例において,内部要素取得ユニットは、式(2.1)に示されるように、式(2)により縮小係数行列Nの対角要素
を取得する。
内部要素取得ユニットは、さらに式(3)により縮小係数行列Nの下三角要素
を取得する。
式(3)において、i=2,3,・・・,M−1、j=i+1,i+2,・・・,Mである。
本実施例において、内部要素取得ユニットは、式(3.1)に示されるように、式(3)により縮小係数行列Nの下三角要素
を取得する。
内部要素取得ユニットは、最後に式(4)により縮小係数行列Nの上三角要素
を取得する。
式(4)において、i=j+1,j+2,・・・,M、j=2,3,・・・,M−1である。
本実施例において、内部要素取得ユニットは、式(4.1)に示されるように、式(4)により縮小係数行列Nの上三角要素
を取得する。
これにより取得される縮小係数行列Nは
である。
本実施例において、取得される縮小係数行列Nは
である。
下三角行列取得ユニットは、逆行列を求めようとする行列Aの分解により得られる下三角行列の逆行列を取得するために用いられる。
具体的には、下三角行列取得ユニットは、縮小係数行列Nに基づいて、式(5)により下三角行列
を取得する。
本実施例において、下三角行列取得ユニットは、式(4.1)に基づいて、式(5.1)に示されるように、式(5)により下三角行列L−1を取得する。
(5.1)
上三角行列取得ユニットは、逆行列を求めようとする行列Aの分解により得られる上三角行列の逆行列を取得するために用いられる。
具体的には、上三角行列取得ユニットは、縮小係数行列Nに基づいて、式(6)により上三角行列
を取得する。
本実施例において、上三角行列取得ユニットは、式(4.1)に基づいて、式(6.1)に示されるように、式(6)により上三角行列R−1を取得する。
(6.1)
逆行列取得ユニットは、逆行列を求めようとする行列Aの逆行列A−1を取得するために用いられる。
具体的には、逆行列取得ユニットは、式(7)により、逆行列を求めようとする行列Aの逆行列A−1を取得する。
三角行列取得ユニットにより得られたL−1行列およびR−1行列に基づいて、式(7.1)に示されるように、式(7)により行列Aの逆行列A−1を取得する。これにより、全ての反転演算が完了する。
本願で提案される行列反転モジュールの効果を検証するために、次数Mが異なり、行列要素の値の範囲が異なる複数のサンプル行列をランダムに選択し、逆行列を求めようとするサンプル行列として当該新規な行列反転モジュール内に入力して行列反転実験を行う。本願で提案される行列反転モジュールの性能を客観的に評価するために、本願で提案される反転モジュールを採用して得られた結果をMatlab行列反転関数によるシミュレーション結果と比較し、式(8)により最大絶対誤差εを取得する。式(8)において、行列IはMatlab行列反転システム関数により反転した演算結果の行列である。異なる実験条件下での結果を比較して評価し、具体的な結果を下記の表1に示す。
表1において、実験では、8次、64次および512次の3つのスケールのサンプル行列をランダムに選択し、各スケールの行列要素の値の範囲はそれぞれ(−1,1)、(−20,20)、(−1000,1000)とした。条件毎に、4組の異なるサンプル行列をランダムに選択して試験を行った。表中の最大誤差結果から分かるように、本願で提案される反転モジュールにより取得された反転結果は、Matlabシステム関数によるシミュレーション結果に非常に近く、絶対誤差および相対誤差がいずれも小さく、高い演算精度を有している。
また、本実施例の演算過程から分かるように、本願で提案される反転モジュールは、反転を行う際、対応する位置の元の行列要素を縮小係数行列要素で置き換えてから、対応する位置の縮小係数行列要素を三角逆行列要素で置き換え、最後に三角逆行列要素を三角逆行列の乗算結果で置き換えており、過程全体において、記憶空間を余分に占める必要がない。各ユニットモジュールでは個別に並行して演算が可能であり、分解結果を得てから反転演算を行う必要がなく、前段の縮小係数の計算の直後に三角逆行列が直接得られるため、演算時間が短縮されている。本発明で提案される行列反転モジュールを、カスタマイズされたM次行列反転のFPGAの実現に適用すると、M次以下の任意の次の非特異行列に対して、0を補うことでM次とし、ひいては任意のM次以下の行列の反転を拡張して完了することができる。本発明で提案される演算モジュールを採用して、各モジュールの内部で上三角行列、下三角行列を8系の演算ユニットで並行して演算すれば、わずか約1.48msの時間で128次の非特異的行列の反転が完了する。
このように、本願で提案される行列反転モジュールは、演算精度が高く、演算に要する時間が短いばかりでなく、演算の複雑さが低く、並行性が高く、記憶空間を節約し、非常に高い理論的および工学的応用価値を有している。
(実施例2)
本実施例において、本発明の工学計算に用いられる逆行列の求解方法について説明する。当該方法は、
逆行列を求めようとする行列
の縮小係数行列Nの境界要素を取得し、前記逆行列を求めようとする行列Aは、各次の主小行列式が0でないことを満たすM次正方行列であり、aijは、第j行第i列の要素を表し、i,j=1,2,3・・・,Mであるステップ1と、
逆行列を求めようとする行列Aの縮小係数行列Nの内部要素を取得し、これにより縮小係数行列Nを取得するステップ2と、
逆行列を求めようとする行列Aの三角分解により得られる下三角行列の逆行列を取得するステップ3と、
逆行列を求めようとする行列Aの三角分解により得られる上三角行列の逆行列を取得するステップ4と、
逆行列を求めようとする行列Aの逆行列A−1を取得するステップ5とを含む。
なお、本実施例のモジュールと実施例1のモジュールとは互いに対応する。すなわち、本実施例の方法における各ステップは、実施例1の対応するユニットのそれぞれによって実現することができる。従って、不要な繰り返しを避けるために、方法における各ステップの具体的な実行過程については、ここでは詳細に説明しない。
(実施例3)
本実施例において、本発明は、信号受信装置、データ演算装置および信号出力装置を備えるデジタル信号処理装置を提供する。データ演算装置は、具体的なアプリケーションプラットフォームに応じて、ソフトウェアのプログラミングなどのソフトウェアの形で実現でき、またはFPGAに基づく回路モジュールなどのハードウェアの形で実現できる。データ演算装置は、実施例1の改善された位置変位法による行列の逆行列求解モジュールを含み、かつ、データ演算装置が信号処理過程において行列の反転演算を行う必要がある場合には、データ演算装置は、実施例1の改善された位置変位法による行列の逆行列求解モジュールを呼び出して、逆行列を求めようとする行列に対して反転演算を行う。
当該デジタル信号処理装置は、信号処理に関連する分野に適用することができ、通信信号または画像信号、および行列演算に関わる他の信号の処理に用いられる。例えば、マルチモードシステムにおけるデジタルプリディストータ技術に適用して係数更新機能を完了する。レーダシステムにおけるパルス圧縮技術に適用して、反復段階のそれぞれにおいて様々な距離点に対応する行列の反転演算を完了する。
前記デジタル信号処理装置は、以下のステップを含む。即ち、
前記デジタル信号処理装置が、データ処理要求情報を受信した後にデータ処理要求情報を分析し、逆行列を求めようとする行列
として、信号受信装置により外部から処理対象のデジタル信号を受信するステップ1と、
前記デジタル信号処理装置のデータ演算装置が前記信号受信装置から逆行列を求めようとする行列Aを読み出して記憶し、データ記憶終了後、分析した処理要求に応じて行列反転演算を設定して起動するステップであって、
逆行列を求めようとする行列Aの縮小係数行列Nの境界要素を取得するステップ2.1、
逆行列を求めようとする行列Aの縮小係数行列Nの内部要素を取得し、これにより縮小係数行列Nを取得するステップ2.2、
演算を並行して実行し、逆行列を求めようとする行列Aの三角分解により得られる下三角行列および上三角行列の逆行列を取得するステップ2.3、および
逆行列を求めようとする行列Aの逆行列A−1を取得するステップ2.4を含むステップ2と、
逆行列を求める演算の終了後に、前記データ演算装置が、行列反転結果を前記信号出力装置に送信するステップ3と、
前記信号出力装置が、分析したデータ要求に応じて、行列反転結果のデータを処理して前記デジタル信号処理装置の外部に出力して、前記デジタル信号処理装置と外部との通信を完了するステップ4とを含む。
本出願は、2015年12月22日に提出された、発明の名称を「改善された位置変位法による行列の逆行列求解モジュール」とする中国特許出願第201510981462.0号に基づいて優先権を主張する。

Claims (3)

  1. デジタル信号処理装置において、
    信号受信装置、データ演算装置および信号出力装置を備え、
    前記データ演算装置は、改善された位置変位法による行列の逆行列求解モジュールを含み、
    前記データ演算装置が信号処理過程において行列に対して反転計算を行う必要がある場合には、前記データ演算装置は、前記改善された位置変位法による行列の逆行列求解モジュールを呼び出して、逆行列を求めようとする行列に対して反転演算を行い、
    前記改善された位置変位法による行列の逆行列求解モジュールは、境界要素取得ユニットと、内部要素取得ユニットと、下三角行列取得ユニットと、上三角行列取得ユニットと、逆行列取得ユニットとを備え、
    前記境界要素取得ユニットは、逆行列を求めようとする行列
    の縮小係数行列Nの境界要素を取得するために用いられ、前記逆行列を求めようとする行列Aは、各次の主小行列式が0でないことを満たすM次正方行列であり、a ji は、第j行第i列の要素を表し、i,j=1,2,3・・・,Mであり、
    前記内部要素取得ユニットは、逆行列を求めようとする行列Aの縮小係数行列Nの内部要素を取得するために用いられ、これにより縮小係数行列Nを取得し、
    前記下三角行列取得ユニットは、逆行列を求めようとする行列Aの三角分解により得られる下三角行列の逆行列を取得するために用いられ、
    前記上三角行列取得ユニットは、逆行列を求めようとする行列Aの三角分解により得られる上三角行列の逆行列を取得するために用いられ、
    前記逆行列取得ユニットは、逆行列を求めようとする行列Aの逆行列A −1 を取得するために用いられ、
    前記境界要素取得ユニットは、前記逆行列を求めようとする行列Aに基づいて、式(1)により縮小係数行列Nの境界要素
    および
    を取得し、
    前記内部要素取得ユニットは、式(2)により縮小係数行列Nの対角要素
    を取得し、
    式(2)において、k=1,2,3,・・・i−1であり、
    前記内部要素取得ユニットは、式(3)により縮小係数行列Nの下三角要素
    を取得し、
    式(3)において、i=2,3,・・・,M−1、j=i+1,i+2,・・・,Mであり、
    前記内部要素取得ユニットは、式(4)により縮小係数行列Nの上三角要素
    を取得し、
    式(4)において、i=j+1,j+2,・・・,M、j=2,3,・・・,M−1であり、
    これにより取得される縮小係数行列Nは
    であり、
    前記下三角行列取得ユニットは、前記縮小係数行列Nに基づいて、式(5)により下三角行列
    を取得し、
    前記上三角行列取得ユニットは、前記縮小係数行列Nに基づいて、式(6)により上三角行列
    を取得し、
    前記逆行列取得ユニットは、式(7)により前記逆行列を求めようとする行列Aの逆行列A −1 を取得する、
    デジタル信号処理装置
  2. 通信信号または画像信号の処理に用いられる、
    請求項に記載のデジタル信号処理装置。
  3. 前記データ演算装置は、FPGAに基づく回路モジュールである、
    請求項に記載のデジタル信号処理装置。
JP2017511776A 2015-12-22 2016-04-05 デジタル信号処理装置 Active JP6375445B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510981462.0A CN105630741A (zh) 2015-12-22 2015-12-22 一种改进的按位替换法求矩阵逆矩阵模块
CN201510981462.0 2015-12-22
PCT/CN2016/078461 WO2017107338A1 (zh) 2015-12-22 2016-04-05 一种改进的按位替换法求矩阵逆矩阵模块及方法

Publications (2)

Publication Number Publication Date
JP2018508842A JP2018508842A (ja) 2018-03-29
JP6375445B2 true JP6375445B2 (ja) 2018-08-15

Family

ID=56045704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017511776A Active JP6375445B2 (ja) 2015-12-22 2016-04-05 デジタル信号処理装置

Country Status (3)

Country Link
JP (1) JP6375445B2 (ja)
CN (1) CN105630741A (ja)
WO (1) WO2017107338A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373157B (zh) * 2016-08-17 2019-08-16 中国科学院遥感与数字地球研究所 高光谱异常探测方法和装置
CN108897716B (zh) * 2018-07-04 2022-07-01 合肥工业大学 通过存储器读写操作来缩减计算量的数据处理装置及方法
CN109766515B (zh) * 2018-12-26 2023-04-14 上海思朗科技有限公司 矩阵分解处理装置及方法
CN109902498B (zh) * 2019-02-27 2023-08-18 南京师范大学 数据加密方法、数据解密方法及相应的装置和设备
CN115993585B (zh) * 2023-03-23 2023-05-30 北京东远润兴科技有限公司 雷达抗干扰信号矩阵处理方法、装置、设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864059B2 (ja) * 2001-04-12 2006-12-27 東芝ソリューション株式会社 微分方程式の離散化により生成される連立一次方程式の計算プログラムおよびその計算プログラムを記録したコンピュータ読み取り可能な記録媒体ならびに連立一次方程式の計算装置
JP2006011706A (ja) * 2004-06-24 2006-01-12 Samsung Yokohama Research Institute Co Ltd 逆行列演算回路
CN102137050B (zh) * 2011-03-10 2013-07-31 大唐移动通信设备有限公司 一种对无线通信系统中阵列天线的数据信号进行处理的方法和设备
CN103532888B (zh) * 2012-07-02 2017-11-21 中兴通讯股份有限公司 数据处理装置以及消除干扰的方法
CN104298649B (zh) * 2014-09-24 2017-05-17 江苏中兴微通信息科技有限公司 一种低复杂度的快速并行矩阵求逆方法

Also Published As

Publication number Publication date
JP2018508842A (ja) 2018-03-29
WO2017107338A1 (zh) 2017-06-29
CN105630741A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP6375445B2 (ja) デジタル信号処理装置
US11023801B2 (en) Data processing method and apparatus
FI3539059T3 (fi) Kernel-askelluksen suorittaminen laitteistossa
Zhang et al. A low-latency FPGA implementation for real-time object detection
US11934949B2 (en) Composite binary decomposition network
JP2018506757A (ja) 改善された位置変位法に基づく行列の三角分解の求解モジュールおよび方法
US20220164663A1 (en) Activation Compression Method for Deep Learning Acceleration
CN109033021B (zh) 一种基于变参收敛神经网络的线性方程求解器设计方法
CN109635241B (zh) 求解对称或厄密对称正定矩阵逆矩阵方法
CN106202734A (zh) 基于高斯径向基函数的全局灵敏度分析方法
CN100592285C (zh) 一种信号处理方法、装置和系统
Shiri et al. An FPGA implementation of singular value decomposition
CN107766293B (zh) 部分采样数据规则性缺失时的信号频谱分析方法及系统
CN108563421B (zh) Fpga运算电路和斯皮尔曼秩次相关系数的求解方法
Mohanty et al. Design and performance analysis of fixed-point jacobi svd algorithm on reconfigurable system
Kanetov et al. Some remainders properties of uniform spaces and uniformly continuous mappings
Yuan et al. Comparison of GPU and FPGA based hardware platforms for ultrasonic flaw detection using support vector machines
Ren et al. Hardware implementation of KLMS algorithm using FPGA
CN110134813B (zh) 图像检索方法、图像检索装置及终端设备
CN107193784B (zh) 高精度低硬件复杂度的sinc插值实现方法及系统
Wang et al. An efficient architecture for floating-point eigenvalue decomposition
CN110648313A (zh) 基于fpga的激光条纹中心线拟合方法
Venieris et al. Towards heterogeneous solvers for large-scale linear systems
RU2565010C1 (ru) Арифметическое устройство
TWI564735B (zh) 資料分配裝置、訊號處理裝置及其資料分配方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6375445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250