JP6369638B2 - Multilayer bandpass filter - Google Patents
Multilayer bandpass filter Download PDFInfo
- Publication number
- JP6369638B2 JP6369638B2 JP2017542947A JP2017542947A JP6369638B2 JP 6369638 B2 JP6369638 B2 JP 6369638B2 JP 2017542947 A JP2017542947 A JP 2017542947A JP 2017542947 A JP2017542947 A JP 2017542947A JP 6369638 B2 JP6369638 B2 JP 6369638B2
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- electrode
- resonators
- bandpass filter
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 42
- 239000010410 layer Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 238000004804 winding Methods 0.000 claims description 11
- 238000004088 simulation Methods 0.000 description 43
- 230000000052 comparative effect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、積層帯域通過フィルタに関するものである。 The present invention relates to a multilayer bandpass filter.
従来、小型化、低コスト化に適した高周波の帯域通過フィルタとして、積層帯域通過フィルタが知られている。積層帯域通過フィルタの一例が国際公開第2007/119356号パンフレット(特許文献1)に記載されている。この積層帯域通過フィルタは、複数の誘電体層が積層された積層体の内部に複数のLC並列共振器を備えるものである。各LC並列共振器においては、キャパシタ電極と線路電極とが導体ビアによって接続されてループ形状のインダクタ構造体を構成している。このループ形状のインダクタ構造体によって取り囲まれた有限の平面的領域を「ループ面」という。積層帯域通過フィルタにおいては、各LC並列共振器のループ面同士が重なっている。このような積層帯域通過フィルタでは、ループ面同士が重なっているので、隣接するLC並列共振器間の結合度を高くすることができ、広帯域化を図ることができる。ところで、複数のLC並列共振器からなる帯域通過フィルタを備えている電子部品では、所望の特性を得るためにLC並列共振器間の結合度を高くするだけでなく、逆に低くすることが求められる場合もあり、LC並列共振器間の結合度はフィルタの通過帯域特性のインピーダンスを決定する重要な設計パラメータとなっている。 Conventionally, a multilayer bandpass filter is known as a high-frequency bandpass filter suitable for downsizing and cost reduction. An example of a multilayer bandpass filter is described in International Publication No. 2007/119356 (Patent Document 1). This multilayer bandpass filter includes a plurality of LC parallel resonators inside a multilayer body in which a plurality of dielectric layers are laminated. In each LC parallel resonator, a capacitor electrode and a line electrode are connected by a conductor via to constitute a loop-shaped inductor structure. A finite planar region surrounded by the loop-shaped inductor structure is referred to as a “loop surface”. In the multilayer bandpass filter, the loop surfaces of the LC parallel resonators overlap each other. In such a multilayer bandpass filter, since the loop surfaces overlap each other, the degree of coupling between the adjacent LC parallel resonators can be increased, and the bandwidth can be increased. By the way, in an electronic component having a bandpass filter composed of a plurality of LC parallel resonators, it is required not only to increase the degree of coupling between the LC parallel resonators but also to lower it in order to obtain desired characteristics. In some cases, the degree of coupling between the LC parallel resonators is an important design parameter that determines the impedance of the passband characteristic of the filter.
上述の積層帯域通過フィルタにおいては、複数のLC並列共振器は積層体内で1列に並んでいるが、互いに隣接するLC並列共振器同士の間の結合状態を調整するためには、LC並列共振器のループ面同士の間の距離を調整するという方法、LC並列共振器のループ面同士の重なり状態を調整するという方法などがある。しかし、これらの方法で設計しようとすると、LC並列共振器同士の物理的距離を調整する必要があるので、積層体全体のサイズにも影響する。すなわち、所望の結合状態を実現するためには、積層体のサイズを大きくする必要が生じる場合もあり、その場合、積層帯域通過フィルタの小型化が阻害されることとなる。これを防ぐために、インダクタ構造体間に面状に空隙部を設け、LC並列共振器間の結合を調整する構造も考えられるが、この構造では、コイルのQ値を劣化させることとなるので、フィルタとしての挿入損失が悪化する原因となる。 In the above-mentioned multilayer bandpass filter, a plurality of LC parallel resonators are arranged in a line in the multilayer body, but in order to adjust the coupling state between adjacent LC parallel resonators, LC parallel resonance is performed. There are a method of adjusting the distance between the loop surfaces of the resonator and a method of adjusting the overlapping state of the loop surfaces of the LC parallel resonator. However, when trying to design by these methods, it is necessary to adjust the physical distance between the LC parallel resonators, which affects the size of the entire laminate. That is, in order to realize a desired coupled state, it may be necessary to increase the size of the multilayer body, and in this case, downsizing of the multilayer bandpass filter is hindered. In order to prevent this, a structure in which a gap is provided in a plane shape between the inductor structures to adjust the coupling between the LC parallel resonators is also conceivable. However, in this structure, the Q value of the coil is deteriorated. Insertion loss as a filter is a cause of deterioration.
LC並列共振器のループ面の角度を調整することによって結合度を調整することが、国際公開第2012/133167号パンフレット(特許文献2)に記載されている。 Adjusting the degree of coupling by adjusting the angle of the loop surface of the LC parallel resonator is described in International Publication No. 2012/133167 (Patent Document 2).
ループ面の角度を調整することによって結合度を調整するとしても、角度を調整した結果、ループ面同士の間に大きなスペースが生じてしまう場合がある。このような場合には、積層体の限られたスペース内に無駄なスペースを作り出してしまうので、積層体の小型化、集積化には不向きである。 Even if the degree of coupling is adjusted by adjusting the angle of the loop surface, a large space may be generated between the loop surfaces as a result of adjusting the angle. In such a case, a useless space is created in the limited space of the laminate, which is not suitable for downsizing and integration of the laminate.
そこで、本発明は、積層体全体の小型化、集積化に不利とならず、かつ、特性劣化もあまりさせずにLC並列共振器同士の結合度を調整することができる積層帯域通過フィルタを提供することを目的とする。 Accordingly, the present invention provides a multilayer bandpass filter that can adjust the degree of coupling between LC parallel resonators without detrimental to the overall size and integration of the multilayer body and without significantly degrading characteristics. The purpose is to do.
上記目的を達成するため、本発明に基づく積層帯域通過フィルタは、複数の誘電体層を積層した積層体の内部に複数のLC並列共振器を含む積層帯域通過フィルタであって、上記複数のLC並列共振器のうちの互いに隣接する2つを第1LC並列共振器および第2LC並列共振器とすると、上記第1LC並列共振器は、巻回軸が上記積層体の内部で上記積層方向とは垂直な第1方向に平行になるように配置されたループ形状である。上記第1LC並列共振器は、上記複数の誘電体層のいずれかの表面に配置された接地電極、第1キャパシタ電極および第1インダクタ線路電極が、上記積層体の積層方向に延在する複数の層間接続導体を以て上記接地電極−上記第1インダクタ線路電極−上記第1キャパシタ電極という順に電気的に接続された部分を含む。上記第1LC並列共振器は、上記接地電極の一部と上記第1キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含む。上記接地電極と上記第1キャパシタ電極とは異なる層に配置されている。上記第2LC並列共振器は、巻回軸が上記第1方向に平行となるように配置されたループ形状である。上記第2LC並列共振器は、上記接地電極、上記複数の誘電体層のいずれかの表面に配置された第2キャパシタ電極および第2インダクタ線路電極が、上記積層体の積層方向に延在する複数の層間接続導体を以て上記接地電極−上記第2インダクタ線路電極−上記第2キャパシタ電極という順に電気的に接続された部分を含む。上記第2LC並列共振器は、上記接地電極の一部と上記第2キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含む。上記接地電極と上記第2キャパシタ電極とは異なる層に配置されている。上記第1方向から見たときに、上記第1LC並列共振器によって囲まれる領域と上記第2LC並列共振器によって囲まれる領域とが、少なくとも一部において互いに重なっている。上記第1LC並列共振器と上記第2LC並列共振器との間に、上記接地電極および、上記複数の誘電体層のいずれかの表面に配置された線路電極が、上記積層体の積層方向に延在する層間接続導体を以て上記接地電極−上記線路電極−上記接地電極という順の閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸が上記第1方向に平行となるように配置されたものであるGNDループインダクタが配置されている。上記第1方向から見たときに、上記第1LC並列共振器によって囲まれる領域と上記第2LC並列共振器によって囲まれる領域とが重なり合う領域に対して、上記GNDループインダクタによって囲まれる領域の少なくとも一部が重なっている。 In order to achieve the above object, a multilayer bandpass filter according to the present invention is a multilayer bandpass filter including a plurality of LC parallel resonators inside a multilayer body in which a plurality of dielectric layers are stacked, When two adjacent ones of the parallel resonators are a first LC parallel resonator and a second LC parallel resonator, the winding axis of the first LC parallel resonator is perpendicular to the stacking direction inside the stack. It is a loop shape arranged so as to be parallel to the first direction. The first LC parallel resonator includes a plurality of ground electrodes, a first capacitor electrode, and a first inductor line electrode arranged on any surface of the plurality of dielectric layers, extending in a stacking direction of the stack. It includes a portion electrically connected in the order of the ground electrode, the first inductor line electrode, and the first capacitor electrode with an interlayer connection conductor. The first LC parallel resonator includes a portion in which a part of the ground electrode and at least a part of the first capacitor electrode face each other to form a capacitance. The ground electrode and the first capacitor electrode are arranged in different layers. The second LC parallel resonator has a loop shape arranged so that the winding axis is parallel to the first direction. In the second LC parallel resonator, the ground electrode, the second capacitor electrode disposed on the surface of any of the plurality of dielectric layers, and the second inductor line electrode extend in the stacking direction of the stacked body. A portion electrically connected in the order of the ground electrode, the second inductor line electrode, and the second capacitor electrode is included. The second LC parallel resonator includes a portion in which a part of the ground electrode and at least a part of the second capacitor electrode face each other to form a capacitance. The ground electrode and the second capacitor electrode are arranged in different layers. When viewed from the first direction, the region surrounded by the first LC parallel resonator and the region surrounded by the second LC parallel resonator overlap each other at least partially. Between the first LC parallel resonator and the second LC parallel resonator, the ground electrode and a line electrode disposed on the surface of any of the plurality of dielectric layers extend in the stacking direction of the stacked body. While being electrically connected to the closed loop shape in the order of the ground electrode-the line electrode-the ground electrode with an existing interlayer connection conductor, the winding axis of the closed loop shape is arranged to be parallel to the first direction. A GND loop inductor is arranged. When viewed from the first direction, at least one of the regions surrounded by the GND loop inductor with respect to the region where the region surrounded by the first LC parallel resonator overlaps the region surrounded by the second LC parallel resonator. The parts overlap.
本発明に基づく積層帯域通過フィルタでは、積層体全体の小型化、集積化に不利とならずにLC並列共振器同士の結合度を調整することができる。 In the multilayer bandpass filter based on this invention, the coupling | bonding degree of LC parallel resonators can be adjusted, without being disadvantageous to size reduction and integration of the whole laminated body.
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。 The dimensional ratios shown in the drawings do not always faithfully represent the actual ones, and the dimensional ratios may be exaggerated for convenience of explanation.
以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するものではなく、図示された姿勢の中での相対的な上または下を意味するものである。 In the following description, when referring to a concept above or below, it does not mean absolute above or below, but rather relative above or below in the illustrated posture. .
(実施の形態1)
図1〜図7を参照して、本発明に基づく実施の形態1における積層帯域通過フィルタ101について説明する。(Embodiment 1)
With reference to FIGS. 1-7, the
本実施の形態における積層帯域通過フィルタ101の外観の一例を図1に示す。積層帯域通過フィルタ101の外形は、ほぼ直方体である。積層帯域通過フィルタ101は、複数の誘電体層2を積層した積層体1を備える。積層体1の側面に必要な電極が設けられている。図1に示した例では、積層体1は平面視したときに長方形であり、平面視したときに短辺となる互いに対向する側面に入出力電極17a,17bが設けられている。平面視したときに長辺となる互いに対向する側面には外部接地電極18a,18bが設けられている。なお、ここで図示したものはあくまで一例であって、入出力電極17a,17b、外部接地電極18a,18bの位置、形状は、このとおりとは限らない。
An example of the appearance of the
本実施の形態における積層帯域通過フィルタ101では、積層体1の内部にいくつもの導体パターン、層間接続導体などが配置されている。導体パターンは、誘電体層2の表面に予め形成されていた導体箔をパターニングしたものであってよい。導体箔は銅箔であってもよい。所望の導体パターンが表面に配置された誘電体層2を得るには、片面銅箔付き樹脂シートを用いて所望の領域のみに銅箔を残すように銅箔をパターニングしてもよい。積層帯域通過フィルタ101においては、導体パターンを表面に備えた誘電体層2を積み重ねて積層体1とすることによって、積層体1の内部に、複数のLC並列共振器を含む所望の導電性構造物を実現している。
In the
積層体1の内部に配置された導電性構造物の主要部を図2に示す。接地電極10もいずれかの誘電体層2の表面に形成された導体パターンを利用して設けられたものである。接地電極10は、ここでは単純な1枚の長方形の導体パターンとして示しているが、実際にはより複雑な形状を有していてもよい。接地電極10は、部分的または全体的にたとえば二重構造となっていてもよい。積層体1の内部には、複数のLC並列共振器20が一列に並ぶように配置されている。図2に示した例では、たとえば4個のLC並列共振器20が配列されている。LC並列共振器20同士の間にはそれぞれGNDループインダクタ30が配置されている。図2に示したのはあくまで主要部のみであって、積層体1の内部には、図2に示した以外にも導電体による構造物が適宜配置されていてもよい。
A main part of the conductive structure disposed inside the
図2に示した構造のうちの一部分に注目して拡大したところを図3に示す。説明の便宜のため、図3では図2に比べて一部の寸法を誇張拡大して表示している。図2および図3では、各層間接続導体6は上下方向に延在する棒のように表示しているが、実際には各層間接続導体6は複数の誘電体層2のうちの少なくとも一部において厚み方向に貫通するように貫通孔を形成し、この貫通孔の内部に導体を配置して形成したものを上下方向に連ねたものであってよい。したがって、各層間接続導体6は、一体的な棒状部材とは限らず1層ごとに個別に形成された層間接続導体を複数層にわたって厚み方向に接続したものであってよい。
FIG. 3 shows an enlarged view of a part of the structure shown in FIG. For convenience of explanation, in FIG. 3, some dimensions are exaggerated and enlarged as compared with FIG. 2 and 3, each
図3におけるIV−IV線に関する矢視断面図を図4に示し、V−V線に関する矢視断面図を図5に示す。これらの構造の周囲は誘電体層2で満たされているが、誘電体層2は図示省略されている。
FIG. 4 shows a cross-sectional view taken along line IV-IV in FIG. 3, and FIG. 5 shows a cross-sectional view taken along line VV. Although the periphery of these structures is filled with the
積層帯域通過フィルタ101は、複数の誘電体層2を積層した積層体1の内部に複数のLC並列共振器20を含む積層帯域通過フィルタである。図3に示すように、複数のLC並列共振器20のうちの互いに隣接する2つを第1LC並列共振器20aおよび第2LC並列共振器20bとすると、第1LC並列共振器20aは、巻回軸93が積層体1の内部で積層方向90とは垂直な第1方向91に平行になるように配置されたループ形状である。第1LC並列共振器20aは、複数の誘電体層2のいずれかの表面に配置された接地電極10、第1キャパシタ電極7aおよび第1インダクタ線路電極8aが、積層体1の積層方向90に延在する複数の層間接続導体6を以て接地電極10−第1インダクタ線路電極8a−第1キャパシタ電極7aという順に電気的に接続された部分を含む。第1LC並列共振器20aは、接地電極10の一部と第1キャパシタ電極7aの少なくとも一部とが互いに対向して容量を形成する部分を含む(図4参照)。接地電極10と第1キャパシタ電極7aとは異なる層に配置されている。
The
第2LC並列共振器20bは、巻回軸94が第1方向91に平行となるように配置されたループ形状である。第2LC並列共振器20bは、接地電極10、複数の誘電体層2のいずれかの表面に配置された第2キャパシタ電極7bおよび第2インダクタ線路電極8bが、積層体1の積層方向90に延在する複数の層間接続導体6を以て接地電極10−第2インダクタ線路電極8b−第2キャパシタ電極7bという順に電気的に接続された部分を含む。第2LC並列共振器20bは、接地電極10の一部と第2キャパシタ電極7bの少なくとも一部とが互いに対向して容量を形成する部分を含む。接地電極10と第2キャパシタ電極7bとは異なる層に配置されている。
The second LC parallel resonator 20 b has a loop shape arranged so that the winding
第1方向91から見たときに、第1LC並列共振器20aによって囲まれる領域と第2LC並列共振器20bによって囲まれる領域とが、少なくとも一部において互いに重なっている。
When viewed from the
第1LC並列共振器20aと第2LC並列共振器20bとの間に、GNDループインダクタ30が配置されている。GNDループインダクタ30は、接地電極10および、複数の誘電体層2のいずれかの表面に配置された線路電極9が、積層体1の積層方向90に延在する層間接続導体6を以て接地電極10−線路電極9−接地電極10という順の閉ループ形状に電気的に接続されたものである(図5参照)。GNDループインダクタ30は、この閉ループ形状の巻回軸95が第1方向91に平行となるように配置されている(図3参照)。
A
図3に示した第1LC並列共振器20a、第2LC並列共振器20b、およびGNDループインダクタ30の各々によって囲まれる領域の位置関係を模式的に斜視図で表したものを図6に示す。図6では、各領域をスクリーンのように模式的に表示している。各領域は略長方形である。図6に示すように、第1方向91から見たときに、第1LC並列共振器20aによって囲まれる領域20arと第2LC並列共振器20bによって囲まれる領域20brとが重なり合う領域に対して、GNDループインダクタ30によって囲まれる領域30rの少なくとも一部が重なっている。この例では、第1方向91から見たときに、領域20arと領域20brとは一致して完全に重なっている。領域30rは、領域20ar,20brに比べて面積が小さい。領域30rは、領域20ar,20brが重なり合う領域の一部に対して重なっている。
FIG. 6 shows a schematic perspective view of the positional relationship between the regions surrounded by each of the first LC
積層帯域通過フィルタ101の全体の等価回路図を図7に示す。互いに隣接するLC並列共振器同士の間の誘導結合はM1,M2,M3として表されている。GNDループインダクタはG1,G2,G3として示されている。LC並列共振器とGNDループインダクタとの間の誘導結合はMG11,MG21,MG22,MG32,MG33,MG43として示されている。
An overall equivalent circuit diagram of the
本実施の形態における積層帯域通過フィルタでは、LC並列共振器20同士の間にGNDループインダクタ30を配置することによって、LC並列共振器20から発生する磁束をGNDループインダクタ30が妨げる形になり、その結果、LC並列共振器20同士の結合を抑制する形となる。したがって、GNDループインダクタ30の配置の仕方によって、LC並列共振器20同士の誘導結合を調整することができる。GNDループインダクタ30の閉ループ形状は任意に設定可能であるので、共振器間結合の設計自由度が向上する。その結果、所望の周波数特性を実現しやすくなる。本実施の形態では、特に、磁界を遮るような電極を配置しない構造であるので、インダクタのQ値劣化の度合いを小さく抑えることができ、挿入損失を小さく抑えることができる。
In the multilayer bandpass filter according to the present embodiment, by arranging the
本実施の形態では、LC並列共振器20同士の間にGNDループインダクタ30を挿入した形に配置するものであって、GNDループインダクタ30は巻回軸方向にはあまり大きなスペースを要さないので、積層体1のサイズをむやみに大きくすることなく実現することができる。積層体1ひいては積層帯域通過フィルタ101の小型化を妨げない。したがって、本実施の形態における積層帯域通過フィルタでは、積層体全体の小型化、集積化に不利とならず、かつ、LC並列共振器間の距離を小さく抑えつつLC並列共振器同士の結合度を調整することができる。
In the present embodiment, the
(試料1−1)
図8に斜視図で示したような構造体を積層体1の内部に備える積層帯域通過フィルタを試料1−1として想定した。図8では、図2とは異なり、周辺の他の導電体も表示している。4つのLC並列共振器20が1列に並べられており、互いに隣接するLC並列共振器20同士の間にはそれぞれGNDループインダクタ30が配置されている。図8では、3ヶ所に設けられたGNDループインダクタ30のうち中央の1つのみが層間接続導体間の長さが長い形状のものとして表示されているが、正しくは、3ヶ所に設けられたGNDループインダクタ30はいずれも層間接続導体間の長さが同じで同じ形状である。試料1−1では、接地電極10に対するLC並列共振器20の高さは0.45mm、GNDループインダクタ30の高さは0.25mmとした。1つのGNDループインダクタ30の中での層間接続導体6間の長さは0.7mmとした。下側に配置された接地電極10に対するGNDループインダクタ30の高さは、接地電極10に対するLC並列共振器20の高さより小さくなっている。すなわち、積層体1の内部において線路電極9はインダクタ線路電極8より低い位置にある。(Sample 1-1)
A multilayer bandpass filter provided with a structure as shown in a perspective view in FIG. 8 inside the
試料1−1において、シミュレーションによりSパラメータを算出した。すなわち、各周波数におけるS11、S21およびS22を算出した。その結果を図9に示す。図中では、S11、S21およびS22のことをS(1,1)、S(2,1)、S(2,2)とそれぞれ表記している。シミュレーション結果を示す以下の図においても同様である。図9に示すように、試料1−1では、所望の周波数帯域を通過させる帯域通過フィルタとなりうる特性が得られている。この周波数特性では、通過帯域の反射特性の最も悪い値は−15.1dBである。 In sample 1-1, S parameters were calculated by simulation. That is, S11, S21 and S22 at each frequency were calculated. The result is shown in FIG. In the figure, S11, S21, and S22 are respectively represented as S (1,1), S (2,1), and S (2,2). The same applies to the following figures showing the simulation results. As shown in FIG. 9, Sample 1-1 has a characteristic that can be a band-pass filter that passes a desired frequency band. In this frequency characteristic, the worst value of the reflection characteristic of the pass band is −15.1 dB.
(試料1−2)
図10に斜視図で示したような構造体を積層体1の内部に備える積層帯域通過フィルタを試料1−2として想定した。この実施例においても、3ヶ所に設けられたGNDループインダクタ30はいずれも同じ形状である。試料1−1とは異なり、接地電極10に対するGNDループインダクタ30の高さは、接地電極10に対するLC並列共振器20の高さより大きくなっている。すなわち、積層体1の内部において線路電極9はインダクタ線路電極8より高い位置にある。図10に示すように、GNDループインダクタ30の高さをLC並列共振器20の高さより大きくすることによって、LC並列共振器同士の結合を調整してもよい。(Sample 1-2)
A multilayer bandpass filter provided with a structure as shown in a perspective view in FIG. 10 inside the
実施の形態1では、GNDループインダクタ30の高さは、LC並列共振器20のインダクタ線路電極8より高くても低くてもよいことを示した。積層体1の低背化を図ることを考慮すれば、GNDループインダクタ30の高さは、LC並列共振器20のインダクタ線路電極8より低いことが好ましい。すなわち、試料1−2のような構成よりも試料1−1のような構成の方が現実的には好ましい。
In the first embodiment, it has been shown that the height of the
GNDループインダクタ30の高さに限らず層間接続導体間の長さも変化させてもよい。1つの積層体の中に複数のGNDループインダクタが配置されている場合は、個別のGNDループインダクタごとに高さまたは層間接続導体間の長さを変化させてもよい。高さと層間接続導体間の長さとを同時に変化させてもよい。
Not only the height of the
(実施の形態2)
図11〜図16を参照して、本発明に基づく実施の形態2における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体1の内部には、複数のLC並列共振器20が一列に並ぶように配置され、LC並列共振器20同士の間にはそれぞれGNDループインダクタ30が配置されているという点は、実施の形態1と同様である。ただし、本実施の形態では、積層体1の内部で、図11および図12に例示するようにGNDループインダクタ30における層間接続導体6間の長さWが一定ではない。ここでは層間接続導体6の中心間距離を長さWとしている。本実施の形態では、1つの積層体1の内部に長さWが異なる複数のGNDループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。(Embodiment 2)
With reference to FIGS. 11-16, the laminated band pass filter in
本実施の形態における積層帯域通過フィルタにおいては、積層体1は、複数のLC並列共振器20のうちの互いに隣接するいずれか2つのLC並列共振器によってそれぞれ挟まれる第1共振器間間隙および第2共振器間間隙を含んでおり、前記第1共振器間間隙にあるGNDループインダクタ30における線路電極9を通る区間の長さと、前記第2共振器間間隙にあるGNDループインダクタにおける線路電極9を通る区間の長さとが異なる。
In the multilayer bandpass filter according to the present embodiment, the
本実施の形態における積層帯域通過フィルタの各層を個別に平面図に示したものを図13に示す。 FIG. 13 shows a plan view of each layer of the multilayer bandpass filter according to the present embodiment.
図13においては、GNDループインダクタの線路電極が上から3層目に表れている。3つあるGNDループインダクタのうち2番目のもの、すなわち、中央のもののみ層間接続導体間の長さが長くなっている。このとき、1番目および3番目のGNDループインダクタの層間接続導体間の長さWを0.75mmに固定し、この2番目のGNDループインダクタにおける層間接続導体間の長さW1を以下のように変化させてシミュレーションを行なった。 In FIG. 13, the line electrode of the GND loop inductor appears on the third layer from the top. Of the three GND loop inductors, that is, the center one, the length between the interlayer connection conductors is long. At this time, the length W between the interlayer connection conductors of the first and third GND loop inductors is fixed to 0.75 mm, and the length W1 between the interlayer connection conductors in the second GND loop inductor is set as follows. The simulation was performed while changing.
(試料2−1)
長さW1を1.1mmとした積層帯域通過フィルタを想定し、試料2−1とした。(Sample 2-1)
Assuming a multilayer bandpass filter having a length W1 of 1.1 mm, Sample 2-1 was obtained.
試料2−1において、シミュレーションによりSパラメータを算出した。その結果を図14に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−26.7dBである。 In the sample 2-1, the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is −26.7 dB.
(試料2−2)
長さW1を1.3mmとした積層帯域通過フィルタを想定し、試料2−2とした。(Sample 2-2)
Assuming a multilayer bandpass filter having a length W1 of 1.3 mm, Sample 2-2 was obtained.
試料2−2において、シミュレーションによりSパラメータを算出した。その結果を図15に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−30.9dBである。 In sample 2-2, the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is −30.9 dB.
(試料2−3)
長さW1を0.9mmとした積層帯域通過フィルタを想定し、試料2−3とした。(Sample 2-3)
Assuming a multilayer bandpass filter having a length W1 of 0.9 mm, Sample 2-3 was obtained.
試料2−3において、シミュレーションによりSパラメータを算出した。その結果を図16に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−19.6dBである。 In sample 2-3, S parameters were calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is -19.6 dB.
以上のことから、試料2−1〜試料2−3のように長さWを調整することで、S11の特性を調整することができることが分かる(図14〜図16参照)。 From the above, it can be seen that the characteristics of S11 can be adjusted by adjusting the length W as in Samples 2-1 to 2-3 (see FIGS. 14 to 16).
(比較例)
比較例として、GNDループインダクタが備わっていない構成の試料を想定した。これを比較例1とする。(Comparative example)
As a comparative example, a sample without a GND loop inductor was assumed. This is referred to as Comparative Example 1.
比較例1の各層を個別に平面図に示したものを図17に示す。比較例1において、シミュレーションによりSパラメータを算出した。その結果を図18に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−16.0dBである。 FIG. 17 shows a plan view of each layer of Comparative Example 1 individually. In Comparative Example 1, the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is −16.0 dB.
この結果からは、GNDループインダクタ30の有無により、帯域通過フィルタの特性(S11,S21)が変化していることが分かる。これに加えて、GNDループインダクタ30の層間接続導体間の長さWを調整することで、通過帯域の反射特性を改善することができる。この場合、長さWを1.3mmとすることで、最も良い特性が得られることが分かった。
From this result, it can be seen that the characteristics (S11, S21) of the band-pass filter change depending on the presence or absence of the
(実施の形態3)
図19〜図24を参照して、本発明に基づく実施の形態3における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体1の内部には、複数のLC並列共振器20が一列に並ぶように配置され、LC並列共振器20同士の間にはそれぞれGNDループインダクタ30が配置されているという点は、実施の形態1と同様である。ただし、本実施の形態では、以下の点で異なる。図19に示すようにGNDループインダクタ30における接地電極10に対する線路電極9の高さをHとすると、本実施の形態では、1つの積層体1の内部で、高さHが一定ではない。本実施の形態では、1つの積層体1の内部に高さHが異なる複数のGNDループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。(Embodiment 3)
With reference to FIGS. 19 to 24, a multilayer bandpass filter according to Embodiment 3 of the present invention will be described. Also in the multilayer bandpass filter according to the present embodiment, a plurality of LC
本実施の形態における積層帯域通過フィルタにおいては、積層体1は、複数のLC並列共振器20のうちの互いに隣接するいずれか2つのLC並列共振器によってそれぞれ挟まれる第1共振器間間隙および第2共振器間間隙を含んでおり、前記第1共振器間間隙にあるGNDループインダクタ30における接地電極10に対する線路電極9の高さと、前記第2共振器間間隙にあるGNDループインダクタ30における接地電極10に対する線路電極9の高さとが異なる。
In the multilayer bandpass filter according to the present embodiment, the
本実施の形態における積層帯域通過フィルタにおいて積層体1の内部に備えられる構造の斜視図を図20に示す。4つのLC並列共振器20が一列に並ぶように配置され、LC並列共振器20同士の間には順にGNDループインダクタ31,32,33がそれぞれ配置されている。GNDループインダクタ31,33は層間接続導体間の長さが同じであり、GNDループインダクタ32のみ層間接続導体間の長さが大きくなっている。これら3つのGNDループインダクタ31,32,33の高さはいずれもH1であるものとして、高さH1を以下のように変化させてシミュレーションを行なった。
FIG. 20 shows a perspective view of a structure provided in the
(試料3−1)
高さH1を0.25mmとした積層帯域通過フィルタを想定し、試料3−1とした。(Sample 3-1)
Assuming a multilayer bandpass filter having a height H1 of 0.25 mm, Sample 3-1 was obtained.
試料3−1において、シミュレーションによりSパラメータを算出した。その結果を図21に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−26.7dBである。 In the sample 3-1, the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is −26.7 dB.
(試料3−2)
高さH1を0.20mmとした積層帯域通過フィルタを想定し、試料3−2とした。(Sample 3-2)
Assuming a multilayer bandpass filter having a height H1 of 0.20 mm, Sample 3-2 was obtained.
試料3−2において、シミュレーションによりSパラメータを算出した。その結果を図22に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−17.1dBである。 In sample 3-2, the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the passband is −17.1 dB.
(試料3−3)
高さH1を0.15mmとした積層帯域通過フィルタを想定し、試料3−3とした。(Sample 3-3)
Assuming a multilayer bandpass filter having a height H1 of 0.15 mm, Sample 3-3 was obtained.
試料3−3において、シミュレーションによりSパラメータを算出した。その結果を図23に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−14.6dBである。 In sample 3-3, S parameters were calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the passband is −14.6 dB.
(試料3−4)
高さH1を0.10mmとした積層帯域通過フィルタを想定し、試料3−4とした。(Sample 3-4)
Assuming a multilayer bandpass filter having a height H1 of 0.10 mm, Sample 3-4 was obtained.
試料3−4において、シミュレーションによりSパラメータを算出した。その結果を図24に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−13.7dBである。 In sample 3-4, the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the passband is -13.7 dB.
以上の結果より、GNDループインダクタを形成し、GNDループインダクタの高さを変化させることで、最適インピーダンス特性を調整することができることが分かった。GNDループインダクタの高さを小さくするほど、通過帯域の低域側の反射特性が悪化し、通過帯域の中央の反射特性が改善していることが分かる。しかしながら、通過帯域の全体の反射特性が良いことが重要であることから、本シミュレーションの結果では、高さを0.25mmとすることで、最も良い特性が得られることが分かった。 From the above results, it was found that the optimum impedance characteristic can be adjusted by forming the GND loop inductor and changing the height of the GND loop inductor. It can be seen that as the height of the GND loop inductor is decreased, the reflection characteristic on the lower side of the pass band is deteriorated, and the reflection characteristic at the center of the pass band is improved. However, since it is important that the reflection characteristics of the entire passband are good, the simulation results show that the best characteristics can be obtained by setting the height to 0.25 mm.
(実施の形態4)
図25〜図41を参照して、本発明に基づく実施の形態4における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体1の内部には、複数のLC並列共振器20が一列に並ぶように配置され、LC並列共振器20同士の間にはそれぞれGNDループインダクタ30が配置されているという点は、実施の形態1と同様である。ただし、本実施の形態では、以下の点で異なる。本実施の形態では、1つの積層体1の内部で、高さH、長さWとも変化させている。本実施の形態では、1つの積層体1の内部に高さH、長さWが異なる複数のGNDループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。(Embodiment 4)
With reference to FIGS. 25-41, the laminated band pass filter in
本実施の形態における積層帯域通過フィルタにおいては、積層体1は、前記複数のLC並列共振器のうちの互いに隣接するいずれか2つのLC並列共振器によってそれぞれ挟まれる第1共振器間間隙および第2共振器間間隙を含んでおり、前記第1共振器間間隙にあるGNDループインダクタ30における線路電極9を通る区間の長さと、前記第2共振器間間隙にあるGNDループインダクタ30における線路電極9を通る区間の長さとが異なる。
In the multilayer bandpass filter according to the present embodiment, the
さらに本実施の形態における積層帯域通過フィルタにおいては、前記第1共振器間間隙にあるGNDループインダクタ30における接地電極10に対する線路電極9の高さと、前記第2共振器間間隙にあるGNDループインダクタ30における接地電極10に対する線路電極9の高さとが異なる。
Furthermore, in the multilayer bandpass filter according to the present embodiment, the height of the
本実施の形態における積層帯域通過フィルタとしては、試料4−1と試料4−2とを想定した。 Samples 4-1 and 4-2 were assumed as the multilayer bandpass filters in the present embodiment.
(試料4−1)
試料4−1の各層を個別に平面図に示したものを図25に示す。この積層帯域通過フィルタに含まれる誘電体層は上から順にLay1〜Lay9で示される。(Sample 4-1)
FIG. 25 shows a plan view of each layer of the sample 4-1. The dielectric layers included in this multilayer bandpass filter are indicated by
(試料4−2)
試料4−2の各層を個別に平面図に示したものを図26に示す。(Sample 4-2)
FIG. 26 shows a plan view of each layer of Sample 4-2.
本実施の形態における積層帯域通過フィルタにおいて積層体1の内部に備えられる構造の斜視図を図27に示す。
FIG. 27 shows a perspective view of a structure provided in the
図27においては、3つのGNDループインダクタ31,32,33の高さがA,B,Aであるものとした。すなわち、GNDループインダクタ31,33は同じ高さAであり、GNDループインダクタ32のみが異なる高さBであるものとした。まず、高さAを固定して高さBを変化させた。
In FIG. 27, it is assumed that the heights of the three
(試料4−3)
高さAを0.25mmとし、高さBを0.15mmとした積層帯域通過フィルタを想定し、試料4−3とした。(Sample 4-3)
A sample 4-3 was assumed assuming a laminated bandpass filter having a height A of 0.25 mm and a height B of 0.15 mm.
試料4−3において、シミュレーションによりSパラメータを算出した。その結果を図28および図29に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−9.9dBである。また、通過帯域のインピーダンスの偏差はΔ63.8Ωとなる。 In sample 4-3, the S parameter was calculated by simulation. The results are shown in FIGS. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is −9.9 dB. Further, the deviation of the impedance of the pass band is Δ63.8Ω.
(試料4−4)
高さAを0.25mmとし、高さBを0.20mmとした積層帯域通過フィルタを想定し、試料4−4とした。(Sample 4-4)
Assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.20 mm, Sample 4-4 was obtained.
試料4−4において、シミュレーションによりSパラメータを算出した。その結果を図30および図31に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−14.0dBである。また、通過帯域のインピーダンスの偏差はΔ35.1Ωとなる。 In sample 4-4, the S parameter was calculated by simulation. The results are shown in FIG. 30 and FIG. In this frequency characteristic, the worst value of the reflection characteristic in the passband is -14.0 dB. Further, the deviation of the impedance of the pass band is Δ35.1Ω.
(試料4−5)
高さAを0.25mmとし、高さBを0.25mmとした積層帯域通過フィルタを想定し、試料4−5とした。(Sample 4-5)
Assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.25 mm, Sample 4-5 was obtained.
試料4−5において、シミュレーションによりSパラメータを算出した。その結果を図32および図33に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−20.5dBである。また、通過帯域のインピーダンスの偏差はΔ1.7Ωとなる。 In sample 4-5, the S parameter was calculated by simulation. The results are shown in FIGS. 32 and 33. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is −20.5 dB. Further, the deviation of the impedance of the pass band is Δ1.7Ω.
(試料4−6)
高さAを0.25mmとし、高さBを0.3mmとした積層帯域通過フィルタを想定し、試料4−6とした。(Sample 4-6)
Assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.3 mm, Sample 4-6 was obtained.
試料4−6において、シミュレーションによりSパラメータを算出した。その結果を図34および図35に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−17.0dBである。また、通過帯域のインピーダンスの偏差はΔ1.7Ωとなる。 In sample 4-6, the S parameter was calculated by simulation. The results are shown in FIGS. 34 and 35. In this frequency characteristic, the worst value of the reflection characteristic in the passband is −17.0 dB. Further, the deviation of the impedance of the pass band is Δ1.7Ω.
高さAを固定して高さBを変化させたものに相当する試料4−3〜試料4−6の結果を比較すると、高さBが0.25mmであるとき、S11の値が最大となり、スミスチャートでは曲線が中央に集まっていることが分かる(図33参照)。このことから、通過帯域内の入出力のインピーダンスが一定となり、反射特性の値が改善されていることが分かる。 Comparing the results of Sample 4-3 to Sample 4-6 corresponding to the height A being fixed and the height B being changed, when the height B is 0.25 mm, the value of S11 is the maximum. In the Smith chart, it can be seen that the curves are centered (see FIG. 33). From this, it can be seen that the input / output impedance in the passband is constant and the value of the reflection characteristic is improved.
次に、高さBを固定して高さAを変化させた。
(試料4−7)
高さAを0.20mmとし、高さBを0.25mmとした積層帯域通過フィルタを想定し、試料4−7とした。Next, the height A was changed while the height B was fixed.
(Sample 4-7)
Sample 4-7 was assumed assuming a multilayer bandpass filter having a height A of 0.20 mm and a height B of 0.25 mm.
試料4−7において、シミュレーションによりSパラメータを算出した。その結果を図36および図37に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−22.1dBである。また、通過帯域のインピーダンスの偏差はΔ8.7Ωとなる。 In sample 4-7, the S parameter was calculated by simulation. The results are shown in FIGS. 36 and 37. In this frequency characteristic, the worst value of the reflection characteristic of the pass band is −22.1 dB. Further, the deviation of the impedance in the pass band is Δ8.7Ω.
(試料4−8)
高さAを0.15mmとし、高さBを0.25mmとした積層帯域通過フィルタを想定し、試料4−8とした。(Sample 4-8)
Assuming a multilayer bandpass filter having a height A of 0.15 mm and a height B of 0.25 mm, Sample 4-8 was obtained.
試料4−8において、シミュレーションによりSパラメータを算出した。その結果を図38および図39に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−14.0dBである。また、通過帯域のインピーダンスの偏差はΔ19.4Ωとなる。 In sample 4-8, the S parameter was calculated by simulation. The results are shown in FIGS. 38 and 39. In this frequency characteristic, the worst value of the reflection characteristic in the passband is -14.0 dB. Further, the deviation of the impedance of the pass band is Δ19.4Ω.
(試料4−9)
高さAを0.10mmとし、高さBを0.25mmとした積層帯域通過フィルタを想定し、試料4−9とした。(Sample 4-9)
Assuming a multilayer bandpass filter having a height A of 0.10 mm and a height B of 0.25 mm, Sample 4-9 was obtained.
試料4−9において、シミュレーションによりSパラメータを算出した。その結果を図40および図41に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は−11.4dBである。また、通過帯域のインピーダンスの偏差はΔ31.2Ωとなる。 In sample 4-9, the S parameter was calculated by simulation. The results are shown in FIGS. 40 and 41. In this frequency characteristic, the worst value of the reflection characteristic of the pass band is −11.4 dB. Further, the deviation of the impedance of the pass band is Δ31.2Ω.
高さBを固定して高さAを変化させたものに相当する試料4−5、試料4−7〜試料4−9の結果を比較すると、高さAが低くなるにつれてS11の値が悪化し、高さAの値が0.25mmであるときに通過帯域のインピーダンス偏差が小さい結果であることが分かる(図33参照)。 Comparing the results of Sample 4-5 and Sample 4-7 to Sample 4-9 corresponding to those in which the height B is changed while the height B is fixed, the value of S11 deteriorates as the height A decreases. And when the value of height A is 0.25 mm, it turns out that it is a result with a small impedance deviation of a pass band (refer FIG. 33).
以上の結果より、GNDループインダクタを形成し、GNDループインダクタの形状を変化させることで、各共振器の結合を微調整可能となることが分かった。これにより、所望の通過帯域特性をが実現することができる。 From the above results, it was found that the coupling of the resonators can be finely adjusted by forming the GND loop inductor and changing the shape of the GND loop inductor. Thereby, desired passband characteristics can be realized.
(実施の形態5)
本発明に基づく実施の形態5における積層帯域通過フィルタについて説明する。(Embodiment 5)
A multilayer bandpass filter according to the fifth embodiment of the present invention will be described.
本実施の形態における積層帯域通過フィルタでは、積層体1に含まれる複数のLC並列共振器20の並びの一方の端を入力側とし、他方の端を出力側としたとき、前記入力側と前記出力側とは磁気的結合状態が対称となっている。これまでの実施の形態においてもこの条件を備えているものもあったが、入出力インピーダンスが同一の設計の場合、このように入力側と出力側とは磁気的結合状態が対称となっていることが好ましい。
In the multilayer bandpass filter according to the present embodiment, when one end of the arrangement of the plurality of LC
なお、上記各実施の形態では、1つの積層体の中に4つのLC並列共振器が配列され、これらのLC並列共振器同士の間にGNDループインダクタが1つずつ配置されることによって合計3つのGNDループインダクタが配列されている例を示したが、LC並列共振器の個数、GNDループインダクタの個数はここで示したものに限らない。2つ以上のLC並列共振器が配列されている場合であれば、これらの各々の間にGNDループインダクタを配置することによりそれぞれ同一の効果が期待できる。1つの積層体の中に複数のLC並列共振器が配列されている場合、そのLC並列共振器間の間隙の全てにGNDループインダクタを配置しなければならないわけではない。一部の間隙にのみGNDループインダクタを配置することとしてもよい。なお、1つのGNDループインダクタにおいて、線路電極は1本に限らず複数本にしてもよい。たとえば1つのGNDループインダクタにおいて線路電極を2層以上の並列構造としてもよい。1つのGNDループインダクタにおいて、線路電極に接続される層間接続導体の数は2に限らず他の数であってもよい。線路電極に接続される層間接続導体間の長さについては、複数通りの長さを混在させてもよい。 In each of the above embodiments, four LC parallel resonators are arranged in one laminated body, and one GND loop inductor is arranged between these LC parallel resonators, for a total of three. Although an example in which two GND loop inductors are arranged is shown, the number of LC parallel resonators and the number of GND loop inductors are not limited to those shown here. In the case where two or more LC parallel resonators are arranged, the same effect can be expected by disposing a GND loop inductor between them. When a plurality of LC parallel resonators are arranged in one laminated body, it is not necessary to dispose a GND loop inductor in every gap between the LC parallel resonators. It is good also as arrange | positioning a GND loop inductor only to some gaps. In one GND loop inductor, the number of line electrodes is not limited to one and may be plural. For example, in one GND loop inductor, the line electrode may have a parallel structure of two or more layers. In one GND loop inductor, the number of interlayer connection conductors connected to the line electrode is not limited to two and may be other numbers. Regarding the length between the interlayer connection conductors connected to the line electrode, a plurality of lengths may be mixed.
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。In addition, you may employ | adopt combining suitably two or more among the said embodiment.
In addition, the said embodiment disclosed this time is an illustration in all the points, Comprising: It is not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 積層体、2 誘電体層、6 層間接続導体、7 キャパシタ電極、7a 第1キャパシタ電極、7b 第2キャパシタ電極、8 インダクタ線路電極、8a 第1インダクタ線路電極、8b 第2インダクタ線路電極、9 線路電極、10 接地電極、17a,17b 入出力電極、18a,18b 外部接地電極、20 LC並列共振器、20a 第1LC並列共振器、20ar,20br,30r 領域、20b 第2LC並列共振器、30 GNDループインダクタ、90 積層方向、91 第1方向、93,94,95 巻回軸、101 積層帯域通過フィルタ。
DESCRIPTION OF
Claims (5)
前記複数のLC並列共振器のうちの互いに隣接する2つを第1LC並列共振器および第2LC並列共振器とすると、
前記第1LC並列共振器は、巻回軸が前記積層体の内部で前記積層方向とは垂直な第1方向に平行になるように配置されたループ形状であり、
前記第1LC並列共振器は、前記複数の誘電体層のいずれかの表面に配置された接地電極、第1キャパシタ電極および第1インダクタ線路電極が、前記積層体の積層方向に延在する複数の層間接続導体を以て前記接地電極−前記第1インダクタ線路電極−前記第1キャパシタ電極という順に電気的に接続された部分を含み、
前記第1LC並列共振器は、前記接地電極の一部と前記第1キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含み、
前記接地電極と前記第1キャパシタ電極とは異なる層に配置されており、
前記第2LC並列共振器は、巻回軸が前記第1方向に平行となるように配置されたループ形状であり、
前記第2LC並列共振器は、前記接地電極、前記複数の誘電体層のいずれかの表面に配置された第2キャパシタ電極および第2インダクタ線路電極が、前記積層体の積層方向に延在する複数の層間接続導体を以て前記接地電極−前記第2インダクタ線路電極−前記第2キャパシタ電極という順に電気的に接続された部分を含み、
前記第2LC並列共振器は、前記接地電極の一部と前記第2キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含み、
前記接地電極と前記第2キャパシタ電極とは異なる層に配置されており、
前記第1方向から見たときに、前記第1LC並列共振器によって囲まれる領域と前記第2LC並列共振器によって囲まれる領域とが、少なくとも一部において互いに重なっており、
前記第1LC並列共振器と前記第2LC並列共振器との間に、前記接地電極および、前記複数の誘電体層のいずれかの表面に配置された線路電極が、前記積層体の積層方向に延在する層間接続導体を以て前記接地電極−前記線路電極−前記接地電極という順の閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸が前記第1方向に平行となるように配置されたものであるGNDループインダクタが配置されており、
前記第1方向から見たときに、前記第1LC並列共振器によって囲まれる領域と前記第2LC並列共振器によって囲まれる領域とが重なり合う領域に対して、前記GNDループインダクタによって囲まれる領域の少なくとも一部が重なっている、積層帯域通過フィルタ。A multilayer bandpass filter including a plurality of LC parallel resonators inside a laminate in which a plurality of dielectric layers are laminated,
When two adjacent LC parallel resonators are a first LC parallel resonator and a second LC parallel resonator,
The first LC parallel resonator has a loop shape arranged so that a winding axis is parallel to a first direction perpendicular to the stacking direction inside the stack,
The first LC parallel resonator includes a plurality of ground electrodes, a first capacitor electrode, and a first inductor line electrode arranged on any surface of the plurality of dielectric layers extending in a stacking direction of the stacked body. A portion electrically connected in order of the ground electrode-the first inductor line electrode-the first capacitor electrode with an interlayer connection conductor;
The first LC parallel resonator includes a portion in which a part of the ground electrode and at least a part of the first capacitor electrode face each other to form a capacitance,
The ground electrode and the first capacitor electrode are disposed in different layers,
The second LC parallel resonator has a loop shape arranged such that a winding axis is parallel to the first direction,
In the second LC parallel resonator, the ground electrode, the second capacitor electrode disposed on the surface of any one of the plurality of dielectric layers, and the second inductor line electrode extend in the stacking direction of the stacked body. A portion that is electrically connected in the order of the ground electrode-the second inductor line electrode-the second capacitor electrode with the interlayer connection conductor of
The second LC parallel resonator includes a portion in which a part of the ground electrode and at least a part of the second capacitor electrode face each other to form a capacitance,
The ground electrode and the second capacitor electrode are disposed in different layers,
When viewed from the first direction, a region surrounded by the first LC parallel resonator and a region surrounded by the second LC parallel resonator overlap each other at least in part,
Between the first LC parallel resonator and the second LC parallel resonator, the ground electrode and a line electrode disposed on one surface of the plurality of dielectric layers extend in the stacking direction of the stacked body. While being electrically connected to the closed loop shape in the order of the ground electrode-the line electrode-the ground electrode with an existing interlayer connection conductor, the winding axis of the closed loop shape is arranged to be parallel to the first direction. A grounded GND loop inductor is placed,
When viewed from the first direction, at least one of the regions surrounded by the GND loop inductor with respect to the region where the region surrounded by the first LC parallel resonator overlaps the region surrounded by the second LC parallel resonator. Layered bandpass filter with overlapping parts.
前記第1共振器間間隙にあるGNDループインダクタにおける前記線路電極を通る区間の長さと、
前記第2共振器間間隙にあるGNDループインダクタにおける前記線路電極を通る区間の長さとが異なる、請求項1に記載の積層帯域通過フィルタ。The stacked body includes a first inter-resonator gap and a second inter-resonator gap sandwiched by any two adjacent LC parallel resonators of the plurality of LC parallel resonators, respectively.
A length of a section passing through the line electrode in the GND loop inductor in the gap between the first resonators;
The multilayer bandpass filter according to claim 1, wherein a length of a section passing through the line electrode in a GND loop inductor in the gap between the second resonators is different.
前記第1共振器間間隙にあるGNDループインダクタにおける前記接地電極に対する前記線路電極の高さと、
前記第2共振器間間隙にあるGNDループインダクタにおける前記接地電極に対する前記線路電極の高さとが異なる、請求項1に記載の積層帯域通過フィルタ。The stacked body includes a first inter-resonator gap and a second inter-resonator gap sandwiched by any two adjacent LC parallel resonators of the plurality of LC parallel resonators, respectively.
A height of the line electrode with respect to the ground electrode in a GND loop inductor in the gap between the first resonators;
The multilayer bandpass filter according to claim 1, wherein a height of the line electrode with respect to the ground electrode in a GND loop inductor in the gap between the second resonators is different.
前記第2共振器間間隙にあるGNDループインダクタにおける前記接地電極に対する前記線路電極の高さとが異なる、請求項2に記載の積層帯域通過フィルタ。A height of the line electrode with respect to the ground electrode in a GND loop inductor in the gap between the first resonators;
The multilayer bandpass filter according to claim 2, wherein a height of the line electrode with respect to the ground electrode in a GND loop inductor in the gap between the second resonators is different.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015196076 | 2015-10-01 | ||
JP2015196076 | 2015-10-01 | ||
PCT/JP2016/070141 WO2017056620A1 (en) | 2015-10-01 | 2016-07-07 | Laminated band-pass filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6369638B2 true JP6369638B2 (en) | 2018-08-08 |
JPWO2017056620A1 JPWO2017056620A1 (en) | 2018-08-09 |
Family
ID=58427393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017542947A Active JP6369638B2 (en) | 2015-10-01 | 2016-07-07 | Multilayer bandpass filter |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6369638B2 (en) |
CN (1) | CN108028634B (en) |
TW (1) | TWI581562B (en) |
WO (1) | WO2017056620A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113228409B (en) * | 2018-12-20 | 2022-05-27 | 京瓷Avx元器件公司 | Multilayer electronic device including capacitor with precisely controlled capacitance area |
JP7352145B2 (en) * | 2019-07-22 | 2023-09-28 | 株式会社村田製作所 | diplexer |
CN114141472B (en) * | 2021-01-19 | 2024-01-16 | 西安电子科技大学 | High-integration high-shielding transformer structure based on penetrating through holes |
CN114285387B (en) * | 2021-12-09 | 2023-05-09 | 电子科技大学 | Small LC filter and preparation method thereof |
WO2024116490A1 (en) * | 2022-11-29 | 2024-06-06 | 株式会社村田製作所 | Electronic component |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3127792B2 (en) * | 1995-07-19 | 2001-01-29 | 株式会社村田製作所 | LC resonator and LC filter |
JP2006054207A (en) * | 2002-08-29 | 2006-02-23 | Ajinomoto Co Inc | Inductance element, multilayer substrate incorporating inductance element, semiconductor chip and chip type inductance element |
JP4051307B2 (en) * | 2003-03-04 | 2008-02-20 | コーア株式会社 | Multilayer bandpass filter |
EP2009787A4 (en) * | 2006-04-14 | 2011-04-13 | Murata Manufacturing Co | Layered band pass filter |
CN100435408C (en) * | 2006-12-12 | 2008-11-19 | 中国电子科技集团公司第五十五研究所 | Laminated filter based on MEMS technology |
TW200908430A (en) * | 2007-05-18 | 2009-02-16 | Murata Manufacturing Co | Stacked bandpass filter |
EP2244382A4 (en) * | 2008-01-17 | 2013-10-30 | Murata Manufacturing Co | Laminated resonator and laminated filter |
TWI398984B (en) * | 2008-05-23 | 2013-06-11 | Murata Manufacturing Co | Laminated bandpass filter |
TWI492446B (en) * | 2010-11-19 | 2015-07-11 | Murata Manufacturing Co | Electronic Parts |
JP5821914B2 (en) * | 2013-08-28 | 2015-11-24 | 株式会社村田製作所 | High frequency components |
-
2016
- 2016-06-27 TW TW105120164A patent/TWI581562B/en active
- 2016-07-07 JP JP2017542947A patent/JP6369638B2/en active Active
- 2016-07-07 WO PCT/JP2016/070141 patent/WO2017056620A1/en active Application Filing
- 2016-07-07 CN CN201680053262.1A patent/CN108028634B/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2017056620A1 (en) | 2018-08-09 |
TWI581562B (en) | 2017-05-01 |
CN108028634A (en) | 2018-05-11 |
WO2017056620A1 (en) | 2017-04-06 |
CN108028634B (en) | 2019-03-12 |
TW201714403A (en) | 2017-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6369638B2 (en) | Multilayer bandpass filter | |
US10110191B2 (en) | High-frequency laminated component and laminated high-frequency filter | |
KR101112519B1 (en) | Laminated bandpass filter | |
JP5763095B2 (en) | Electronic components | |
JP5907124B2 (en) | High frequency components and filter components | |
JP5621823B2 (en) | High frequency filter | |
JP5310768B2 (en) | Multilayer bandpass filter | |
JP2007129565A (en) | Low-pass filter | |
US20140132385A1 (en) | Multilayer chip inductor and production method for same | |
JP5817925B2 (en) | High frequency module | |
TWI594572B (en) | Electronic parts | |
US9013249B2 (en) | Electronic component | |
WO2017169102A1 (en) | Electronic component | |
WO2013069419A1 (en) | Stacked lc filter | |
US9178482B2 (en) | Filter element | |
TWI572084B (en) | Filter | |
JP2015111784A (en) | Multilayer band elimination filter | |
JP5614495B2 (en) | Electronic components | |
JP2004087524A (en) | Circuit board and electronic apparatus employing it | |
JP4280118B2 (en) | Multiple noise filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180315 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180315 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6369638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |