JP6365291B2 - Voltage detection circuit - Google Patents

Voltage detection circuit Download PDF

Info

Publication number
JP6365291B2
JP6365291B2 JP2014257394A JP2014257394A JP6365291B2 JP 6365291 B2 JP6365291 B2 JP 6365291B2 JP 2014257394 A JP2014257394 A JP 2014257394A JP 2014257394 A JP2014257394 A JP 2014257394A JP 6365291 B2 JP6365291 B2 JP 6365291B2
Authority
JP
Japan
Prior art keywords
voltage
potential
node
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014257394A
Other languages
Japanese (ja)
Other versions
JP2016118437A (en
Inventor
山中 豊
豊 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014257394A priority Critical patent/JP6365291B2/en
Publication of JP2016118437A publication Critical patent/JP2016118437A/en
Application granted granted Critical
Publication of JP6365291B2 publication Critical patent/JP6365291B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、検出対象回路に生じる電圧を検出する電圧検出回路に関する。   The present invention relates to a voltage detection circuit that detects a voltage generated in a detection target circuit.

例えば、このような電圧検出回路は、検出対象回路に組み込まれた電流検出用抵抗の電圧を差動増幅するように構成される場合がある。電圧検出回路は差動信号を入力し増幅するため差動増幅器を設ける場合があり、例えば差動増幅器は、特許文献1のように構成されるものが一例として供されている。   For example, such a voltage detection circuit may be configured to differentially amplify the voltage of a current detection resistor incorporated in the detection target circuit. In some cases, the voltage detection circuit is provided with a differential amplifier to input and amplify a differential signal. For example, a differential amplifier configured as in Patent Document 1 is provided as an example.

特開平8−307166号公報JP-A-8-307166

例えば、車両用装置にこのような差動増幅器を用いることを考える。車両内においては、パワー系回路のグランドはボディアースされており、小電力用回路のグランドはこのパワー系回路のグランドノード(第2基準ノード相当)とは別のグランドノード(第1基準ノード相当)に接続されている。したがって、これらのグランドノード間にインピーダンスを生じてしまうことがあり、この場合、当該グランドノード間に電位差を生じてしまう。   For example, consider using such a differential amplifier in a vehicle device. In the vehicle, the ground of the power system circuit is body-grounded, and the ground of the low power circuit is a ground node (equivalent to the first reference node) different from the ground node (equivalent to the second reference node) of the power system circuit. )It is connected to the. Therefore, an impedance may be generated between these ground nodes, and in this case, a potential difference is generated between the ground nodes.

このようなとき、パワー系電源回路により動作する検出対象回路の基準ノードの電位が、小電力用電源回路により動作する検出回路の基準電位よりも低くなることがある。このため、検出回路から見た検出対象回路の電圧が本来の値から低くなってしまい、通常の設計では、差動増幅器を用いた検出回路の動作に不具合を生じる虞がある。車両用装置に限らず、複数の電源回路から電源供給されるシステムであれば同様の課題を生じる。   In such a case, the potential of the reference node of the detection target circuit operated by the power system power supply circuit may be lower than the reference potential of the detection circuit operated by the low-power power supply circuit. For this reason, the voltage of the detection target circuit viewed from the detection circuit becomes lower than the original value, and there is a possibility that the operation of the detection circuit using the differential amplifier may be defective in a normal design. The same problem occurs if the system is not limited to a vehicle device but is supplied with power from a plurality of power supply circuits.

本発明の目的は、検出対象回路の基準ノードの電位が検出回路の電源電圧の基準ノードの電位よりも低くなり負電位を出力する場合であっても、差動増幅器が正常に差動増幅できるようにした電圧検出回路を提供することにある。   An object of the present invention is to enable a differential amplifier to normally perform differential amplification even when the potential of the reference node of the detection target circuit is lower than the potential of the reference node of the power supply voltage of the detection circuit and outputs a negative potential. An object of the present invention is to provide a voltage detection circuit.

請求項1記載の発明によれば、次のように作用する。検出対象回路は、第1基準ノードの電位を基準電位とした第1電源電圧により動作し出力端子から負電位を出力する回路となっている。差動増幅器は差動入力トランジスタを備える。差動増幅器は第1基準ノードの電位と異なる電位に変動可能となる第2基準ノードの電位を基準電位とした第2電源電圧により動作し、差動入力トランジスタの入力ノードに信号を入力して差動増幅する。このとき、レベルシフタは、検出対象回路の出力端子と差動入力トランジスタの入力ノードとの間に介在して配置され、検出対象回路の出力電圧をレベルシフトして差動入力トランジスタの入力ノードに入力させる。このときレベルシフタは、検出対象回路の出力端子から負電位を入力して差動入力トランジスタの入力ノードに向けて正電圧方向にレベルシフトし、差動入力トランジスタの入力ノードに出力する。   According to invention of Claim 1, it acts as follows. The detection target circuit is a circuit that operates with a first power supply voltage using the potential of the first reference node as the reference potential and outputs a negative potential from the output terminal. The differential amplifier includes a differential input transistor. The differential amplifier operates with a second power supply voltage using the potential of the second reference node that can be changed to a potential different from the potential of the first reference node as a reference potential, and inputs a signal to the input node of the differential input transistor. Amplify differentially. At this time, the level shifter is disposed between the output terminal of the detection target circuit and the input node of the differential input transistor, and level-shifts the output voltage of the detection target circuit and inputs it to the input node of the differential input transistor. Let At this time, the level shifter inputs a negative potential from the output terminal of the detection target circuit, shifts the level in the positive voltage direction toward the input node of the differential input transistor, and outputs it to the input node of the differential input transistor.

したがって、検出対象回路の第1基準ノードの電位が、電圧検出回路の電源電圧の第2基準ノードの電位より低くなり負電位を出力する場合であっても、レベルシフタが検出対象回路の出力電圧を正電圧方向にレベルシフトして差動入力トランジスタの入力ノードに入力させるため、差動増幅器は正常に差動増幅できるようになる。また、レベルシフタがダイオードを備えて構成されているため、レベルシフタをトランジスタなどで構成した場合のスイッチングオンオフ時間をなくすことができ、回路の応答速度を向上できる。
Therefore, even when the potential of the first reference node of the detection target circuit is lower than the potential of the second reference node of the power supply voltage of the voltage detection circuit and outputs a negative potential, the level shifter outputs the output voltage of the detection target circuit. Since the level is shifted in the positive voltage direction and input to the input node of the differential input transistor, the differential amplifier can normally perform differential amplification. In addition, since the level shifter includes a diode, the switching on / off time when the level shifter is configured by a transistor or the like can be eliminated, and the response speed of the circuit can be improved.

第1実施形態のシステムの一例を概略的に示す電気的構成図Electrical configuration diagram schematically showing an example of the system of the first embodiment 励磁コイルの駆動部と電圧検出回路の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of the excitation coil drive unit and voltage detection circuit 差動増幅器の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of a differential amplifier 第2実施形態に係る差動増幅器の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of a differential amplifier according to the second embodiment 第3実施形態に係る差動増幅器の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of a differential amplifier according to a third embodiment 第4実施形態に係る差動増幅器の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of a differential amplifier according to a fourth embodiment 第5実施形態に係る差動増幅器の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of a differential amplifier according to a fifth embodiment 第6実施形態に係る電圧検出回路の構成例を概略的に示す電気的構成図Electrical configuration diagram schematically showing a configuration example of a voltage detection circuit according to a sixth embodiment

以下、電圧検出回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一又は類似の構成については、その前の実施形態に付した符号と同一の符号を付し後の実施形態では必要に応じて説明を省略する。   Hereinafter, several embodiments of the voltage detection circuit will be described with reference to the drawings. About the same or similar structure between each embodiment, the code | symbol same as the code | symbol attached | subjected to the previous embodiment is attached | subjected, and description is abbreviate | omitted as needed in subsequent embodiment.

(第1実施形態)
第1実施形態では、図1に示す発電システム1に適用した構成例について説明する。図1に示すように、発電システム1は、車両用装置としての制御用のECU2と、モータ部4と、モータ部4を駆動する駆動部5、6と、を備える。モータ部4はステータ10及びロータ11を備え、ステータ10はステータコイルを備え、ロータ11は励磁コイルを備える。駆動部5は、ステータ10のステータコイルに通電駆動可能となっており、駆動部6はロータ11の励磁コイルに通電駆動可能となっている。
(First embodiment)
1st Embodiment demonstrates the structural example applied to the electric power generation system 1 shown in FIG. As shown in FIG. 1, the power generation system 1 includes a control ECU 2 as a vehicle device, a motor unit 4, and drive units 5 and 6 that drive the motor unit 4. The motor unit 4 includes a stator 10 and a rotor 11, the stator 10 includes a stator coil, and the rotor 11 includes an exciting coil. The drive unit 5 can be energized and driven to the stator coil of the stator 10, and the drive unit 6 can be energized and driven to the excitation coil of the rotor 11.

ECU2は、例えばCPU7と、ROM8、RAM9及び不揮発性メモリ(図示せず)などのメモリを備えたマイクロコンピュータなどを備え、CPU7がメモリに記憶されたプログラムを実行することにより駆動部5及び6によりモータ部4を駆動制御する。例えば詳細には、ECU2は、駆動部5、6、ステータ10のステータコイル、ロータ11の界磁コイルに流れる電流を検出し、この検出信号に応じて駆動部5及び6に制御信号を出力することでモータ部4を駆動制御する。   The ECU 2 includes, for example, a CPU 7 and a microcomputer including a ROM 8, a RAM 9, and a nonvolatile memory (not shown), and the CPU 7 executes a program stored in the memory so that the driving units 5 and 6 execute the program. Drive control of the motor unit 4 is performed. For example, in detail, the ECU 2 detects currents flowing through the drive units 5 and 6, the stator coil of the stator 10, and the field coil of the rotor 11, and outputs a control signal to the drive units 5 and 6 according to this detection signal. Thus, the motor unit 4 is driven and controlled.

ステータ10のステータコイルの駆動部5、及び、ロータ11の界磁コイルの駆動部6は、車体ボディにアースされたグランドノードPGND(第1基準ノード相当)を基準電位とした例えばリチウムイオン電池による電源電圧VB(例えば12V:第1電源電圧相当)により動作するように構成されている。また、ECU2は、制御用アナロググランドノード(第2基準ノード想到)AGNDを基準電位とした例えばバッテリによる電源電圧VS(例えば12V:第2電源電圧相当)により動作するように構成されている。   The stator coil drive unit 5 of the stator 10 and the field coil drive unit 6 of the rotor 11 are, for example, a lithium ion battery using a ground node PGND (corresponding to the first reference node) grounded to the vehicle body as a reference potential. The power supply voltage VB (for example, 12V: equivalent to the first power supply voltage) is configured to operate. Further, the ECU 2 is configured to operate by a power supply voltage VS (for example, 12 V: equivalent to the second power supply voltage) by a battery, for example, with a control analog ground node (conceived as a second reference node) AGND as a reference potential.

電気的には、これらの駆動部5及び6と、ECU2のそれぞれの基準ノードAGND、PGNDは、その電位が原理的には同一であるものの、グランドノードAGND、PGNDの場所が互いに異なり、そのグランドノードAGND、PGND間には電気回路上のインピーダンス成分を備える。したがって、各グランドノードAGND、PGNDの電位は、互いに異なる電位に変動可能になっている。駆動部5は、ステータ10のステータコイルに生じる交流電圧について、電源電圧VBを発生するリチウムイオン電池に回生する整流機能を備える。   Electrically, the driving nodes 5 and 6 and the reference nodes AGND and PGND of the ECU 2 have the same potential in principle, but the locations of the ground nodes AGND and PGND are different from each other. An impedance component on an electric circuit is provided between the nodes AGND and PGND. Therefore, the potentials of the ground nodes AGND and PGND can be changed to different potentials. The drive unit 5 has a rectifying function for regenerating the lithium ion battery that generates the power supply voltage VB with respect to the AC voltage generated in the stator coil of the stator 10.

また、駆動部6は、例えば図2に示すようにHブリッジ回路12を主として構成される。Hブリッジ回路12は、例えばNチャネル型のMOSトランジスタ13〜16をHブリッジ接続して構成されている。この図2に示すように、駆動部6は、制御用のECU2から制御信号がオンオフ制御信号により入力されると、当該制御信号に基づいてHブリッジ回路12の各トランジスタ13〜16をオンオフし、ロータ11の励磁コイル11aに通電する。   Further, the drive unit 6 mainly includes an H bridge circuit 12 as shown in FIG. The H bridge circuit 12 is configured, for example, by connecting N channel MOS transistors 13 to 16 in an H bridge connection. As shown in FIG. 2, when the control signal is input from the control ECU 2 by the on / off control signal, the driving unit 6 turns on / off the transistors 13 to 16 of the H bridge circuit 12 based on the control signal, Energize the exciting coil 11a of the rotor 11.

駆動部6は、Hブリッジ回路12の電流通電経路に抵抗17を検出対象回路として備え、出力端子OH−OLから抵抗17の端子間電圧を出力する。励磁コイル11aの通電電流は、例えば数A程度の電流値となり、この検出用の抵抗17を通じて検出される。駆動部6の外部にはノイズフィルタ18が構成されている。このノイズフィルタ18は抵抗19及び20並びにコンデンサ21を図示形態に接続して構成され、抵抗17の端子間電圧をローパスフィルタ処理し、ECU2の電圧検出回路3の入力端子IH−ILに出力する。ノイズフィルタ18は設けても設けなくても良い。電圧検出回路3は、その入力端子IH−ILに増幅回路22を接続して構成される。この増幅回路22は、例えば差動増幅回路により構成され、抵抗17の端子間電圧を差動増幅し、出力端子OUT1から出力する。   The drive unit 6 includes a resistor 17 as a detection target circuit in the current supply path of the H bridge circuit 12 and outputs a voltage across the resistor 17 from the output terminal OH-OL. The energizing current of the exciting coil 11a has a current value of about several A, for example, and is detected through the detection resistor 17. A noise filter 18 is configured outside the drive unit 6. The noise filter 18 is configured by connecting resistors 19 and 20 and a capacitor 21 in the illustrated form, and low-pass-filters the voltage between the terminals of the resistor 17 and outputs it to the input terminal IH-IL of the voltage detection circuit 3 of the ECU 2. The noise filter 18 may or may not be provided. The voltage detection circuit 3 is configured by connecting an amplifier circuit 22 to its input terminal IH-IL. The amplifier circuit 22 is configured by a differential amplifier circuit, for example, and differentially amplifies the voltage across the resistor 17 and outputs the amplified voltage from the output terminal OUT1.

増幅回路22は、オフセット機能付きの演算増幅器23及び抵抗24〜27を図示形態に組み合わせて構成される。入力端子IHと演算増幅器23の非反転入力端子との間には抵抗24が接続され、入力端子ILと演算増幅器23の反転入力端子との間には抵抗25が接続されている。演算増幅器23の非反転入力端子は、抵抗26を介して正の所定電圧VT(<電源電圧VS:例えば1V)が与えられている。この所定電圧VTは、電源電圧VSを用いて生成されたオフセット直流電圧となる。   The amplifier circuit 22 is configured by combining an operational amplifier 23 with an offset function and resistors 24-27 in the illustrated form. A resistor 24 is connected between the input terminal IH and the non-inverting input terminal of the operational amplifier 23, and a resistor 25 is connected between the input terminal IL and the inverting input terminal of the operational amplifier 23. A non-inverting input terminal of the operational amplifier 23 is given a positive predetermined voltage VT (<power supply voltage VS: 1 V, for example) via a resistor 26. The predetermined voltage VT is an offset DC voltage generated using the power supply voltage VS.

図3は演算増幅器23の内部構成例を示している。演算増幅器23は、一対の差動入力トランジスタ28、29、電流生成回路30及び能動負荷31を入力段とした差動増幅器32を備えている。なお、差動増幅器32は、入力段の後段に、中間増幅段、出力段を備えるが、この構成は図3等には省略している。一対の差動入力トランジスタ28、29は、それぞれ例えばPNP形のバイポーラトランジスタを用いて構成されている。一対の差動入力トランジスタ28、29は、それらのエミッタが互いに共通接続されている。電流生成回路30は、例えばカレントミラー回路を用いて構成され、電源電圧VSに基づいて定電流を生成し、一対の差動入力トランジスタ28、29の共通エミッタノードNaに定電流を通電する。なお、この電流生成回路30の出力段は、例えばPNP形のバイポーラトランジスタによるカレントミラー回路を用いて構成される。   FIG. 3 shows an internal configuration example of the operational amplifier 23. The operational amplifier 23 includes a differential amplifier 32 having a pair of differential input transistors 28 and 29, a current generation circuit 30 and an active load 31 as input stages. The differential amplifier 32 includes an intermediate amplification stage and an output stage after the input stage, but this configuration is omitted in FIG. The pair of differential input transistors 28 and 29 are configured using, for example, PNP-type bipolar transistors. The emitters of the pair of differential input transistors 28 and 29 are commonly connected to each other. The current generation circuit 30 is configured using, for example, a current mirror circuit, generates a constant current based on the power supply voltage VS, and supplies the constant current to the common emitter node Na of the pair of differential input transistors 28 and 29. Note that the output stage of the current generation circuit 30 is configured using a current mirror circuit including, for example, a PNP-type bipolar transistor.

一対の差動入力トランジスタ28、29のコレクタは能動負荷31に接続されている。この能動負荷31は、例えばNPN形のバイポーラトランジスタ(以下トランジスタと略す)33、34を用いて構成され、当該トランジスタ33及び34のベースが共通接続されると共に、これらのトランジスタ33及び34の共通ベースノードと一方のトランジスタ33のコレクタとが共通接続されることで構成される。   The collectors of the pair of differential input transistors 28 and 29 are connected to the active load 31. The active load 31 is configured by using, for example, NPN bipolar transistors (hereinafter abbreviated as transistors) 33 and 34, the bases of the transistors 33 and 34 are connected in common, and the common base of the transistors 33 and 34 is connected. The node and the collector of one transistor 33 are connected in common.

演算増幅器23の入力端子IHa(駆動部6の出力端子OH)から一方の差動入力トランジスタ28のベース(入力ノード)に向けて、複数(例えば3個)のダイオード35〜37が逆方向接続されている。すなわち、ダイオード35〜37は、差動入力トランジスタ28のベース側をアノードとし、演算増幅器23の入力端子側をカソードとして複数接続されている。演算増幅器23の入力端子ILa(駆動部6の出力端子OL)から他方の差動入力トランジスタ29のベース(入力ノード)に向けて、複数(例えば3個)のダイオード38〜40が逆方向接続されている。すなわち、ダイオード38〜40が、差動入力トランジスタ29のベース側をアノードとし、演算増幅器23の入力端子側をカソードとして複数接続されている。これらの一方及び他方の差動入力トランジスタ28及び29に接続されるダイオード35〜37、38〜40の個数は互いに同一個数になっている。   A plurality of (for example, three) diodes 35 to 37 are connected in the reverse direction from the input terminal IHa of the operational amplifier 23 (the output terminal OH of the driving unit 6) to the base (input node) of one differential input transistor 28. ing. That is, a plurality of diodes 35 to 37 are connected with the base side of the differential input transistor 28 as an anode and the input terminal side of the operational amplifier 23 as a cathode. A plurality of (for example, three) diodes 38 to 40 are connected in the reverse direction from the input terminal ILa of the operational amplifier 23 (the output terminal OL of the driving unit 6) to the base (input node) of the other differential input transistor 29. ing. That is, a plurality of diodes 38 to 40 are connected with the base side of the differential input transistor 29 as an anode and the input terminal side of the operational amplifier 23 as a cathode. The numbers of the diodes 35 to 37 and 38 to 40 connected to the one and other differential input transistors 28 and 29 are the same.

また、電源電圧VSの供給端子と、一方の差動入力トランジスタ28のベースのノードN1(入力ノード)との間には、電流源41が接続されており、電流源41はダイオード35〜37が順方向電圧Vf(≒0.7[V])を十分に降圧可能となる電流(例えば数μ[A])を出力するよう構成されている。この電流源41の出力電流値は、駆動部6の検出抵抗17による検出電流値よりも大幅に少ない電流値に設定されており、電流源41の出力電流がたとえ演算増幅器23の入力端子IHa、ILaを通じて駆動部6側に流れたとしても誤差として無視可能な程度に調整、設定されている。   A current source 41 is connected between a supply terminal of the power supply voltage VS and a base node N1 (input node) of one differential input transistor 28. The current source 41 includes diodes 35 to 37. It is configured to output a current (for example, several μ [A]) that can sufficiently decrease the forward voltage Vf (≈0.7 [V]). The output current value of the current source 41 is set to a current value that is significantly smaller than the detection current value detected by the detection resistor 17 of the drive unit 6, and the output current of the current source 41 is the input terminal IHa, Even if it flows to the drive unit 6 side through ILa, it is adjusted and set so that it can be ignored as an error.

これらの複数のダイオード35〜37は、当該ダイオード35〜37の接続個数分だけ順方向電圧Vfをレベルシフトするレベルシフタ43として作用する素子であり、演算増幅器23の入力端子IHaに入力される電圧をレベルシフトし、差動入力トランジスタ28の入力ノードN1にレベルシフト電圧を入力させる。なお、これらのレベルシフタ43、44は、電圧検出回路3の入力端子IH−ILと、差動入力トランジスタ28、29の入力ノードN1、N2との間に介在して配置されている。   The plurality of diodes 35 to 37 are elements that act as a level shifter 43 for level-shifting the forward voltage Vf by the number of connections of the diodes 35 to 37, and the voltage input to the input terminal IHa of the operational amplifier 23 is The level is shifted and a level shift voltage is input to the input node N1 of the differential input transistor. The level shifters 43 and 44 are disposed between the input terminal IH-IL of the voltage detection circuit 3 and the input nodes N1 and N2 of the differential input transistors 28 and 29.

同様に、電源電圧VSの供給端子と、他方の差動入力トランジスタ29のベースのノードN2(入力ノード)との間には電流源42が接続されており、電流源42は、ダイオード38〜40が順方向電圧Vf(≒0.7[V])を十分に出力可能となる電流を出力するように構成されている。これらの電流源41、42は、その通電電流量が互いに同一量に設定されている。   Similarly, a current source 42 is connected between the supply terminal of the power supply voltage VS and the base node N2 (input node) of the other differential input transistor 29. The current source 42 includes diodes 38 to 40. Is configured to output a current that can sufficiently output the forward voltage Vf (≈0.7 [V]). The current sources 41 and 42 are set to have the same energization current amount.

これらの複数のダイオード38〜40は、当該ダイオード38〜40の接続個数分だけ順方向電圧Vfをレベルシフトするレベルシフタ44として作用する素子であり、演算増幅器23の入力端子ILaに入力される電圧をレベルシフトし、差動入力トランジスタ29の入力ノードN2にレベルシフト電圧を入力させる。   The plurality of diodes 38 to 40 are elements that act as a level shifter 44 for level-shifting the forward voltage Vf by the number of connected diodes 38 to 40, and the voltage input to the input terminal ILa of the operational amplifier 23 is obtained. The level is shifted and a level shift voltage is input to the input node N2 of the differential input transistor 29.

上記構成の作用について説明する。ECU2は、駆動部6にオンオフ制御信号を出力すると、ロータ11の励磁コイル11aに通電する。ここで、この励磁コイル11aの通電電流は検出抵抗17により検出される。駆動部6は、この検出抵抗17の端子間電圧を検出するときに、第1基準ノードとなるグランドノードPGNDを基準として検出電圧を出力することになる。   The operation of the above configuration will be described. When the ECU 2 outputs an on / off control signal to the drive unit 6, the ECU 2 energizes the excitation coil 11 a of the rotor 11. Here, the energizing current of the exciting coil 11 a is detected by the detection resistor 17. When the drive unit 6 detects the voltage across the terminals of the detection resistor 17, the drive unit 6 outputs the detection voltage with reference to the ground node PGND serving as the first reference node.

グランドノードPGNDは例えばボディアースされており、グランドノードAGNDはECU2のグランドの位置となっている。したがって、これらのグランドノードPGND−AGND間にはインピーダンスを生じ、グランドノードAGNDとグランドノードPGNDの電位が異なることがある。   The ground node PGND is, for example, body grounded, and the ground node AGND is a ground position of the ECU 2. Therefore, an impedance is generated between the ground nodes PGND-AGND, and the potentials of the ground node AGND and the ground node PGND may be different.

例えば、グランドノードAGNDからグランドノードPGNDに−1V程度の負電圧の変動を生じており、電圧検出回路3が例えば−1V〜+1Vの直流電圧を入力し検出する場合について説明する。なお、説明の便宜上、駆動部6が動作していない場合の各ノードの直流レベルについて説明を行う。各ダイオード35〜40の順方向電圧をVf(≒0.7V)、差動入力トランジスタ28、29のコレクタエミッタ間の飽和電圧をVce1(≒0.1V)と定義して説明する。   For example, a case will be described in which a negative voltage fluctuation of about −1V occurs from the ground node AGND to the ground node PGND, and the voltage detection circuit 3 inputs and detects a DC voltage of, for example, −1V to + 1V. For convenience of explanation, the DC level of each node when the drive unit 6 is not operating will be described. The forward voltage of each diode 35-40 is defined as Vf (≈0.7 V), and the saturation voltage between the collector emitters of the differential input transistors 28 and 29 is defined as Vce1 (≈0.1 V).

例えば、検出対象回路を構成する駆動部6の検出抵抗17の基準となるグランドノードPGNDの電位が、電圧検出回路3のグランドノードAGNDから見て負(例えば−1V)となるとき、この負電位はノイズフィルタ18を通じて電圧検出回路3に入力される。   For example, when the potential of the ground node PGND serving as the reference of the detection resistor 17 of the drive unit 6 constituting the detection target circuit is negative (for example, −1 V) when viewed from the ground node AGND of the voltage detection circuit 3, this negative potential. Is input to the voltage detection circuit 3 through the noise filter 18.

このとき、増幅回路22は演算増幅器23及び抵抗24〜27により構成されるため、演算増幅器23の入力端子には、この負電位に応じた電位V1(例えば−0.5V)が入力される。   At this time, since the amplifier circuit 22 includes the operational amplifier 23 and the resistors 24-27, a potential V1 (for example, −0.5 V) corresponding to the negative potential is input to the input terminal of the operational amplifier 23.

入力端子IHa、ILaの電位レベルが低いため、電流源41、42がレベルシフタ43、44を通じて入力端子IHa、ILa側に電流を通常供給する。このため、差動入力トランジスタ28、29のベース電圧は、レベルシフタ43、44の作用により3×Vf+V1[V]となる。差動入力トランジスタ28及び29のベースエミッタ間電圧VbeをVf(≒0.7[V])に一致するとすれば、差動入力トランジスタ28及び29のエミッタ共通接続ノードNaの電位V2aは、4×Vf+V1[V](≒2.3[V])となる。   Since the potential levels of the input terminals IHa and ILa are low, the current sources 41 and 42 normally supply current to the input terminals IHa and ILa through the level shifters 43 and 44. For this reason, the base voltages of the differential input transistors 28 and 29 become 3 × Vf + V1 [V] by the action of the level shifters 43 and 44. Assuming that the base-emitter voltage Vbe of the differential input transistors 28 and 29 matches Vf (≈0.7 [V]), the potential V2a of the emitter common connection node Na of the differential input transistors 28 and 29 is 4 ×. Vf + V1 [V] (≈2.3 [V]).

この場合、ノードNaの電位V2は、演算増幅器23の動作下限電圧となるVf+Vce1(≒0.8[V])を上回るため、演算増幅器23は通常動作可能となり、電圧検出回路3はこの入力電位を検出可能となる。また、演算増幅器23の入力端子IHa、ILaにさらに低い負電位V3(例えば−1[V])が入力されたときにも、ノードNaの電位V2bは4×Vf+V3[V](≒1.8[V])となりV2aよりも低くなるが、このようなときであっても、Vf+Vceを上回るため、演算増幅器23は通常動作可能となり、電圧検出回路3はこの入力電位を検出可能となる。   In this case, since the potential V2 of the node Na exceeds Vf + Vce1 (≈0.8 [V]) that is the operation lower limit voltage of the operational amplifier 23, the operational amplifier 23 can be normally operated, and the voltage detection circuit 3 has the input potential. Can be detected. Further, even when a lower negative potential V3 (for example, -1 [V]) is input to the input terminals IHa and ILa of the operational amplifier 23, the potential V2b of the node Na is 4 × Vf + V3 [V] (≈1.8). [V]) and lower than V2a, but even in such a case, since it exceeds Vf + Vce, the operational amplifier 23 can normally operate, and the voltage detection circuit 3 can detect this input potential.

このとき、電流生成回路30がPNP形のバイポーラトランジスタの出力により構成されている場合、電流生成回路30の出力カレントミラー回路のPNP形トランジスタのコレクタエミッタ間飽和電圧をVce2とする。すると、演算増幅器23の初段回路となる差動増幅器32の同相入力許容範囲は、電源側電圧Vs−Vce2−4×Vfとなり、グランド側電圧Vf+Vce1−4×Vfとなる。このとき、ダイオードのVf=0.7V、出力PNP形トランジスタのコレクタエミッタ間飽和電圧Vce1=0.1Vとすれば、負電位は−2.2Vまで検出可能となる。   At this time, when the current generation circuit 30 is configured by the output of a PNP bipolar transistor, the saturation voltage between the collector and emitter of the PNP transistor of the output current mirror circuit of the current generation circuit 30 is set to Vce2. Then, the common-mode input allowable range of the differential amplifier 32 serving as the first stage circuit of the operational amplifier 23 is the power supply side voltage Vs−Vce2−4 × Vf and the ground side voltage Vf + Vce1−4 × Vf. At this time, if Vf of the diode is 0.7 V and the collector-emitter saturation voltage Vce1 of the output PNP transistor is 0.1 V, the negative potential can be detected up to -2.2 V.

例えば、従来の演算増幅器のように、PNP形トランジスタからなる差動入力トランジスタ28の前段に補助PNPトランジスタのコレクタを接続して増幅する場合、当該補助PNPトランジスタのコレクタベース間に寄生ダイオードが存在する。このとき、検出側から見て検出対象側となる駆動部6から負電位を入力した場合には、グランドノードAGNDから補助PNPトランジスタのコレクタベース間の寄生ダイオードを経由して当該駆動部6側に回り込み電流を生じてしまう。すると、駆動部6側にこの回り込み電流が流れることで誤差成分となりやすく、演算増幅器23の同相入力電圧範囲外となるため正常に検出動作出来なくなる。例えば、−1Vが入力されたときには、2×Vf−1Vとなり、この電位がVf+Vce以下となるため、−1V程度の電位も許容範囲とはならない。   For example, when amplifying by connecting the collector of the auxiliary PNP transistor in front of the differential input transistor 28 made of a PNP transistor as in the conventional operational amplifier, there is a parasitic diode between the collector base of the auxiliary PNP transistor. . At this time, when a negative potential is input from the drive unit 6 that is the detection target side when viewed from the detection side, the drive unit 6 side passes through a parasitic diode between the collector base of the auxiliary PNP transistor from the ground node AGND. A sneak current is generated. As a result, this sneak current flows to the drive unit 6 side, so that an error component is likely to be generated. For example, when −1V is input, it becomes 2 × Vf−1V, and this potential is equal to or lower than Vf + Vce. Therefore, a potential of about −1V is not within the allowable range.

本実施形態の構成の場合、電圧検出回路3の入力端子IH、ILに負電位を入力しても、レベルシフタ43、44が当該電位を正電圧方向にレベルシフトさせているため、演算増幅器23の同相入力許容範囲内となるように調整できる。したがって、たとえ駆動部6の検出抵抗17のグランドノードPGNDの電位が電圧検出回路3のグランドノードAGNDの電位よりも低くなり、電圧検出回路3から見た検出抵抗17の端子電位レベルが負電位となる場合であっても、レベルシフタ43、44が検出抵抗17の出力電位を正電圧方向にレベルシフトし、差動入力トランジスタ28、29のベースに入力させるため、演算増幅器23は正常に差動増幅できるようになる。   In the case of the configuration of the present embodiment, even if a negative potential is input to the input terminals IH and IL of the voltage detection circuit 3, the level shifters 43 and 44 shift the potential in the positive voltage direction. It can be adjusted to be within the common mode input tolerance. Therefore, even if the potential of the ground node PGND of the detection resistor 17 of the drive unit 6 is lower than the potential of the ground node AGND of the voltage detection circuit 3, the terminal potential level of the detection resistor 17 viewed from the voltage detection circuit 3 is a negative potential. Even in this case, since the level shifters 43 and 44 shift the output potential of the detection resistor 17 in the positive voltage direction and input it to the bases of the differential input transistors 28 and 29, the operational amplifier 23 is normally differentially amplified. become able to.

電流生成回路30は、駆動部6の電流検出用の抵抗17から当該抵抗17の出力電圧を入力する前に、ダイオード35〜40の順方向電圧Vfを出力するための電流を当該ダイオード35〜40に予め与えている。このため、例えばレベルシフタ43及び44をダイオード35〜40に代わるトランジスタなどで構成した場合のスイッチングオンオフ時間をなくすことができ、回路の応答速度を向上できる。   The current generation circuit 30 outputs a current for outputting the forward voltage Vf of the diodes 35 to 40 before inputting the output voltage of the resistor 17 from the current detection resistor 17 of the driving unit 6. Is given in advance. Therefore, for example, the switching on / off time when the level shifters 43 and 44 are configured by transistors instead of the diodes 35 to 40 can be eliminated, and the response speed of the circuit can be improved.

(第2実施形態)
図4は第2実施形態の追加説明図を示す。図3の演算増幅器23に代えて図4に演算増幅器123を示すように、レベルシフタ143としては、5個直列接続されたダイオード135〜137及び135a並びに136aを用いても良く、また、レベルシフタ144としては、5個直列接続されたダイオード138〜140及び138a並びに139aを用いても良い。ダイオードの直列接続個数は、1又は複数個であれば良く接続個数は限られるものではない。本実施形態によっても、前述実施形態と同一又は類似の作用効果を奏する。
(Second Embodiment)
FIG. 4 shows an additional explanatory diagram of the second embodiment. As shown in FIG. 4, instead of the operational amplifier 23 of FIG. 3, as the level shifter 143, five diodes 135 to 137 and 135 a and 136 a connected in series may be used. May use five diodes 138 to 140 and 138a and 139a connected in series. The number of diodes connected in series is not limited as long as it is one or more. Also according to this embodiment, the same or similar effects as those of the above-described embodiment can be obtained.

(第3実施形態)
図5は第3実施形態の追加説明図を示す。図3の演算増幅器23に代わる図5の演算増幅器223は、一対の差動入力トランジスタ228及び229、能動負荷31と共に、補助差動対245を入力段とした差動増幅器232を備える。一対の差動入力トランジスタ228及び229は差動対を構成し、例えばNPN形のバイポーラトランジスタにより構成される。
(Third embodiment)
FIG. 5 shows an additional explanatory diagram of the third embodiment. An operational amplifier 223 shown in FIG. 5 instead of the operational amplifier 23 shown in FIG. 3 includes a pair of differential input transistors 228 and 229, an active load 31, and a differential amplifier 232 using an auxiliary differential pair 245 as an input stage. The pair of differential input transistors 228 and 229 form a differential pair, for example, an NPN bipolar transistor.

補助差動対245は、一対の補助入力トランジスタとしてPNP形のバイポーラトランジスタ(以下トランジスタと略す)246及び247、248及び249を用いて構成され、これらのトランジスタ246〜249のベースが共通接続され、電流源250がこの共通接続ノードNbから定電流をグランドノードAGNDに引くように構成される。一対の差動入力トランジスタ228及び229はエミッタフォロワを構成し、ベース接地の補助差動対245を構成する補助差動入力トランジスタ246〜249のエミッタを駆動する。そして能動負荷31は、これらの補助差動入力トランジスタ246及び247の能動負荷となっている。   The auxiliary differential pair 245 includes PNP-type bipolar transistors (hereinafter abbreviated as transistors) 246 and 247, 248 and 249 as a pair of auxiliary input transistors, and the bases of these transistors 246 to 249 are connected in common. The current source 250 is configured to draw a constant current from the common connection node Nb to the ground node AGND. The pair of differential input transistors 228 and 229 constitutes an emitter follower, and drives the emitters of the auxiliary differential input transistors 246 to 249 constituting the base-grounded auxiliary differential pair 245. The active load 31 is an active load of these auxiliary differential input transistors 246 and 247.

本実施形態の図5に示す回路構成においても、ダイオード235〜237及び235aが、レベルシフタ243として演算増幅器223の入力端子IHa(電圧検出回路3の入力端子IH)から差動入力トランジスタ228のベース(入力ノード)に向けて逆方向接続されている。また、ダイオード238〜240及び238aが、レベルシフタ244として演算増幅器223の入力端子ILa(電圧検出回路3の入力端子IL)から差動入力トランジスタ229のベース(入力ノード)に向けて逆方向接続されている。このため、前述実施形態と同一又は類似の作用効果を奏する。   Also in the circuit configuration shown in FIG. 5 of the present embodiment, the diodes 235 to 237 and 235a serve as the level shifter 243 from the input terminal IHa of the operational amplifier 223 (the input terminal IH of the voltage detection circuit 3) to the base of the differential input transistor 228 ( It is connected in the reverse direction toward the input node. The diodes 238 to 240 and 238a are connected in the reverse direction as the level shifter 244 from the input terminal ILa of the operational amplifier 223 (input terminal IL of the voltage detection circuit 3) to the base (input node) of the differential input transistor 229. Yes. For this reason, there exists the same or similar effect as the above-mentioned embodiment.

(第4実施形態)
図6は第4実施形態の追加説明図を示す。図3の演算増幅器23に代えて図6に示す演算増幅器323は、MOSトランジスタを構成素子とした素子328〜331、341及び342を用いた例を示している。図6に示すように、演算増幅器323は、一対の差動入力トランジスタ328、329、電流生成回路330及び能動負荷331を入力段とした差動増幅器332を備える。一対の差動入力トランジスタ328及び329は、Pチャネル型のMOSトランジスタを用いて構成され、能動負荷331は、Nチャネル型のMOSトランジスタ333及び334を用いて構成される。電流生成回路330は、MOSトランジスタを用いたカレントミラー回路を主として構成され、図示しないが出力段のトランジスタを例えばPチャネル型のMOSトランジスタとしている。電流源41に代わる電流源341、及び、電流源42に代わる電流源342もまた、MOSトランジスタを主として構成すると良い。本実施形態によっても前述実施形態と同一又は類似の作用効果を奏する。
(Fourth embodiment)
FIG. 6 shows an additional explanatory diagram of the fourth embodiment. An operational amplifier 323 shown in FIG. 6 instead of the operational amplifier 23 in FIG. 3 shows an example using elements 328 to 331, 341 and 342 having MOS transistors as constituent elements. As shown in FIG. 6, the operational amplifier 323 includes a differential amplifier 332 having a pair of differential input transistors 328 and 329, a current generation circuit 330, and an active load 331 as an input stage. The pair of differential input transistors 328 and 329 are configured using P-channel MOS transistors, and the active load 331 is configured using N-channel MOS transistors 333 and 334. The current generation circuit 330 is mainly composed of a current mirror circuit using MOS transistors, and although not shown, an output stage transistor is, for example, a P-channel type MOS transistor. The current source 341 in place of the current source 41 and the current source 342 in place of the current source 42 are also preferably composed mainly of MOS transistors. Also according to this embodiment, the same or similar effects as those of the above-described embodiment can be obtained.

(第5実施形態)
図7は第5実施形態の追加説明図を示す。図3の演算増幅器23に代わる図7に示す演算増幅器423は、一対の差動入力トランジスタ428、429と、電流生成回路430及び能動負荷431を入力段とした差動増幅器432を備える。一対の差動入力トランジスタ428及び429は、例えばNチャネル型のMOSトランジスタにより構成され、これらのトランジスタ428及び429のドレインは共通接続されている。電流生成回路430が定電流をグランドノードAGNDに引く。能動負荷431が、Pチャネル型のMOSトランジスタ433及び434により構成される。MOSトランジスタ433及び434はそれらの共通ソースが電源電圧VSの供給端子に接続されており、MOSトランジスタ433及び434は、それらのゲートが互いに共通接続されている。このゲート共通接続ノードN3aが一方のMOSトランジスタ433のドレインに接続されている。この能動負荷431は、一対の差動入力トランジスタ428及び429の能動負荷となる。
(Fifth embodiment)
FIG. 7 shows an additional explanatory diagram of the fifth embodiment. An operational amplifier 423 shown in FIG. 7 instead of the operational amplifier 23 shown in FIG. 3 includes a pair of differential input transistors 428 and 429, and a differential amplifier 432 having a current generation circuit 430 and an active load 431 as input stages. The pair of differential input transistors 428 and 429 are configured by, for example, N-channel MOS transistors, and the drains of these transistors 428 and 429 are commonly connected. Current generation circuit 430 draws a constant current to ground node AGND. The active load 431 includes P channel type MOS transistors 433 and 434. The MOS transistors 433 and 434 have their common source connected to the supply terminal of the power supply voltage VS, and the MOS transistors 433 and 434 have their gates commonly connected to each other. This common gate connection node N3a is connected to the drain of one MOS transistor 433. This active load 431 becomes an active load of the pair of differential input transistors 428 and 429.

本実施形態の図7に示す回路構成においても、ダイオード35〜37が、演算増幅器423の入力端子IHa(電圧検出回路3の入力端子IH)から差動入力トランジスタ428のゲート(入力ノード)に向けて逆方向接続されており、レベルシフタ43として構成されている。ダイオード38〜40が、演算増幅器423の入力端子ILa(電圧検出回路3の入力端子IL)から差動入力トランジスタ429のゲート(入力ノード)に向けて逆方向接続されており、レベルシフタ44として構成されている。このため、前述実施形態と同一又は類似の作用効果を奏する。   Also in the circuit configuration shown in FIG. 7 of the present embodiment, the diodes 35 to 37 are directed from the input terminal IHa of the operational amplifier 423 (input terminal IH of the voltage detection circuit 3) to the gate (input node) of the differential input transistor 428. Are connected in the reverse direction, and are configured as a level shifter 43. Diodes 38 to 40 are connected in the reverse direction from the input terminal ILa of the operational amplifier 423 (input terminal IL of the voltage detection circuit 3) to the gate (input node) of the differential input transistor 429, and are configured as a level shifter 44. ing. For this reason, there exists the same or similar effect as the above-mentioned embodiment.

(第6実施形態)
図8は第6実施形態の追加説明図を示す。この第6実施形態においては、電源電圧VSに対応する値を取得し、この取得値に応じてレベルシフタのレベルシフト電圧を調整する第1調整部を備えた形態を示す。また、グランドノードPGNDの電位に対応する値を取得し、この取得値に応じて、レベルシフタのレベルシフト電圧を調整する第2調整部を備えた形態を示す。また、差動増幅器の動作環境温度に対応する値を取得し、この取得値に応じてレベルシフタのレベルシフト電圧を調整する第3調整部を備えた形態を示す。
(Sixth embodiment)
FIG. 8 shows an additional explanatory diagram of the sixth embodiment. In the sixth embodiment, a form is provided that includes a first adjustment unit that acquires a value corresponding to the power supply voltage VS and adjusts the level shift voltage of the level shifter according to the acquired value. In addition, a mode in which a value corresponding to the potential of the ground node PGND is acquired and a second adjustment unit that adjusts the level shift voltage of the level shifter according to the acquired value is shown. In addition, a mode in which a value corresponding to the operating environment temperature of the differential amplifier is acquired and a third adjustment unit that adjusts the level shift voltage of the level shifter according to the acquired value is shown.

図8は演算増幅器523の入力段付近の構成例と、レベルシフタ43、44によるレベルシフト電圧を調整するための電気的構成ブロック例と、を概略的に示している。図8に示すように、演算増幅器523は差動増幅器32を備えている。この差動増幅器32は、図3と同様の回路であるため説明を省略する。レベルシフタ43を構成するダイオード35〜37には、それぞれ制御スイッチ51〜53が並列接続されている。レベルシフタ44を構成するダイオード38〜40には、それぞれ制御スイッチ54〜56が並列接続されている。これらの制御スイッチ51〜56は調整部57によりオンオフ制御可能に構成されている。   FIG. 8 schematically shows a configuration example near the input stage of the operational amplifier 523 and an electrical configuration block example for adjusting the level shift voltage by the level shifters 43 and 44. As shown in FIG. 8, the operational amplifier 523 includes a differential amplifier 32. The differential amplifier 32 is a circuit similar to that shown in FIG. Control switches 51 to 53 are connected in parallel to the diodes 35 to 37 constituting the level shifter 43, respectively. Control switches 54 to 56 are connected in parallel to the diodes 38 to 40 constituting the level shifter 44, respectively. These control switches 51 to 56 are configured to be able to be turned on / off by an adjustment unit 57.

制御スイッチ51〜56は、演算増幅器523の非反転入力端子IHa側のそれぞれのダイオード35〜37、反転入力端子ILa側のそれぞれのダイオード38〜40について同一直列接続個数を同時にオンオフ可能に構成されている。本実施形態では、ダイオード1個に対し制御スイッチが1個並列接続されている。そして、制御スイッチ51〜56は、演算増幅器523の非反転入力端子IHa側、反転入力端子ILa側のそれぞれのダイオード35〜37、38〜40について、1個ずつ同時にオンオフ可能に構成されている。   The control switches 51 to 56 are configured to be able to simultaneously turn on / off the same number of diodes 35 to 37 on the non-inverting input terminal IHa side of the operational amplifier 523 and the diodes 38 to 40 on the inverting input terminal ILa side. Yes. In the present embodiment, one control switch is connected in parallel to one diode. The control switches 51 to 56 are configured to be turned on and off simultaneously for each of the diodes 35 to 37 and 38 to 40 on the non-inverting input terminal IHa side and the inverting input terminal ILa side of the operational amplifier 523.

調整部57には、第1取得部としての電源電圧検出部58、第2取得部としてのグランド電位検出部59、及び、第3取得部としての温度検出部60の検出結果が与えられる。調整部57は、例えばマイクロコンピュータにより構成され、記憶されるプログラムを実行することにより第1〜第3調整部としての機能を合わせて備える。調整部57は、第1〜第3調整部としての機能を合わせて備える形態を示すが、別体で個別に備えていても良く、さらに、第1調整部、第2調整部、第3調整部の何れか一つ又は2つの調整部としての機能だけを備えていても良い。   The adjustment unit 57 is provided with detection results of a power supply voltage detection unit 58 as a first acquisition unit, a ground potential detection unit 59 as a second acquisition unit, and a temperature detection unit 60 as a third acquisition unit. The adjustment part 57 is comprised, for example with a microcomputer, and is provided with the function as a 1st-3rd adjustment part by executing the program memorize | stored. Although the adjustment part 57 shows the form provided with the function as a 1st-3rd adjustment part together, you may provide with the separate body separately, Furthermore, a 1st adjustment part, a 2nd adjustment part, a 3rd adjustment Only one of the units or a function as two adjustment units may be provided.

電源電圧検出部58は、電源電圧VSの電源端子に印加される電源電圧VSを例えば抵抗(図示せず)を用いて検出する。また、グランド電位検出部59は、ホディアースとなるグランドノードPGNDの電位を検出するものであり、グランドノードAGNDの電位に対するグランドノードPGNDの相対電位を検出するものである。また、温度検出部60は、演算増幅器523(差動増幅器32)の動作環境温度を例えば温度センサを用いて検出するものである。   The power supply voltage detector 58 detects the power supply voltage VS applied to the power supply terminal of the power supply voltage VS using, for example, a resistor (not shown). The ground potential detector 59 detects the potential of the ground node PGND serving as a body earth, and detects the relative potential of the ground node PGND with respect to the potential of the ground node AGND. The temperature detector 60 detects the operating environment temperature of the operational amplifier 523 (differential amplifier 32) using, for example, a temperature sensor.

例えば、電源電圧検出部58が、電源電圧VSとして通常の標準電圧VS0を例えば12Vとして検出し、調整部57がこの検出値に対応する値を取得したときには、全数(例えば3個)のうちの一部の所定個(例えば1個)の制御スイッチ(例えば52、55)をオンし、残りの制御スイッチ(例えば51、53、54、56)をオフする。その後、電源電圧検出部58が、電源電圧VSとして標準電圧VS0よりも上昇するように検出したときには、レベルシフト電圧を上げてレベルシフタ43及び44のダイオードの直列接続個数を多くするように制御スイッチ51〜56をオンオフする。逆に、電源電圧検出部58が、標準電圧VS0よりも下降するように検出したときには、レベルシフト電圧を下げてレベルシフタ43及び44のダイオードの直列接続個数を少なくするように制御スイッチ51〜56をオンオフする。これにより、電源電圧VSの変化に応じてレベルシフタ43及び44のレベルシフト電圧を調整できる。   For example, when the power supply voltage detection unit 58 detects the normal standard voltage VS0 as the power supply voltage VS as 12 V, for example, and the adjustment unit 57 acquires a value corresponding to this detection value, the total number (for example, 3) Some predetermined (for example, one) control switches (for example, 52 and 55) are turned on, and the remaining control switches (for example, 51, 53, 54, and 56) are turned off. Thereafter, when the power supply voltage detection unit 58 detects that the power supply voltage VS is higher than the standard voltage VS0, the control switch 51 is configured to increase the level shift voltage and increase the number of diodes connected to the level shifters 43 and 44 in series. Turn on and off -56. On the other hand, when the power supply voltage detector 58 detects that the voltage drops below the standard voltage VS0, the control switches 51 to 56 are set so as to reduce the level shift voltage and reduce the number of series-connected diodes of the level shifters 43 and 44. Turn on and off. Thereby, the level shift voltages of the level shifters 43 and 44 can be adjusted according to the change of the power supply voltage VS.

また、例えば、グランド電位検出部59がグランドノードPGNDの電位として概ねグランドノードAGNDと同一の電位を検出し、調整部57がこの検出値に対応する値を取得したときには、全数のうちの一部の所定個(例えば1個)の制御スイッチ(例えば52、55)をオンし、残りの制御スイッチ(例えば51、53、54、56)をオフする。その後、グランド電位検出部59がグランドノードPGNDの電位をグランドノードAGNDの電位よりも高く検出したときには、レベルシフト電圧を下げてレベルシフタ43及び44のダイオードの直列接続個数を少なくするように制御スイッチ51〜56をオンオフする。逆に、グランド電位検出部59がグランドノードPGNDの電位をグランドノードAGNDの電位よりも低く検出したときには、レベルシフト電圧を上げてレベルシフタ43及び44のダイオードの直列接続個数を多くするように制御スイッチ51〜56をオンオフする。これにより、グランドノードAGNDの電位とグランドノードPGNDの電位との相対変化に応じてレベルシフタ43及び44のレベルシフト電圧を調整できる。   Further, for example, when the ground potential detection unit 59 detects a potential substantially the same as the ground node AGND as the potential of the ground node PGND, and the adjustment unit 57 acquires a value corresponding to this detection value, a part of the total number A predetermined number (for example, one) of control switches (for example, 52 and 55) are turned on, and the remaining control switches (for example, 51, 53, 54, and 56) are turned off. After that, when the ground potential detection unit 59 detects the potential of the ground node PGND higher than the potential of the ground node AGND, the control switch 51 is configured so as to reduce the level shift voltage and reduce the number of series-connected diodes of the level shifters 43 and 44. Turn on and off -56. Conversely, when the ground potential detection unit 59 detects the potential of the ground node PGND lower than the potential of the ground node AGND, the control switch is configured to increase the level shift voltage and increase the number of series-connected diodes of the level shifters 43 and 44. Turn on 51-56. Thereby, the level shift voltages of the level shifters 43 and 44 can be adjusted according to the relative change between the potential of the ground node AGND and the potential of the ground node PGND.

また、例えば、温度検出部60が演算増幅器523(差動増幅器32)の動作環境温度として概ね標準温度(例えば25℃)を検出し、調整部57がこの検出値に対応する値を取得したときには、全数のうちの一部の所定個(例えば1個)の制御スイッチ(例えば52、55)をオンし、残りの制御スイッチ(例えば51、53、54、56)をオフする。その後、温度検出部60が、演算増幅器523(差動増幅器32)の動作環境温度として標準温度よりも高い温度を検出したときには、ダイオード35〜40の温度特性上、順方向電圧Vfが低下するためダイオード35〜40の直列接続個数を多くするように制御スイッチ51〜56をオンオフする。逆に、温度検出部60が演算増幅器523(差動増幅器32)の動作環境温度として標準温度よりも低い温度を検出したときには、ダイオード35〜40の温度特性上、順方向電圧Vfが高くなるためダイオード35〜40の直列接続個数を少なくするように制御スイッチ51〜56をオンオフする。これにより、演算増幅器523(差動増幅器32)の動作環境温度の変化に応じてレベルシフタ43及び44のレベルシフト電圧を調整できる。   For example, when the temperature detection unit 60 detects a standard temperature (for example, 25 ° C.) as the operating environment temperature of the operational amplifier 523 (differential amplifier 32), and the adjustment unit 57 acquires a value corresponding to this detection value. A predetermined number (for example, one) of the total number of control switches (for example, 52, 55) is turned on, and the remaining control switches (for example, 51, 53, 54, 56) are turned off. After that, when the temperature detection unit 60 detects a temperature higher than the standard temperature as the operating environment temperature of the operational amplifier 523 (differential amplifier 32), the forward voltage Vf decreases due to the temperature characteristics of the diodes 35-40. The control switches 51 to 56 are turned on and off so as to increase the number of diodes 35 to 40 connected in series. Conversely, when the temperature detection unit 60 detects a temperature lower than the standard temperature as the operating environment temperature of the operational amplifier 523 (differential amplifier 32), the forward voltage Vf increases due to the temperature characteristics of the diodes 35-40. The control switches 51 to 56 are turned on and off so as to reduce the number of diodes 35 to 40 connected in series. As a result, the level shift voltages of the level shifters 43 and 44 can be adjusted in accordance with changes in the operating environment temperature of the operational amplifier 523 (differential amplifier 32).

以上説明したように、本実施形態によれば、ダイオード35〜40の直列接続個数を調整することでレベルシフタ43及び44のレベルシフト電圧を調整しているため、様々なパラメータ(電源電圧VS、グランドノードPGNDの電位、演算増幅器523(差動増幅器32)の動作環境温度)に応じてレベルシフト電圧を調整できる。   As described above, according to the present embodiment, the level shift voltages of the level shifters 43 and 44 are adjusted by adjusting the number of diodes 35 to 40 connected in series, so that various parameters (power supply voltage VS, ground voltage) are adjusted. The level shift voltage can be adjusted according to the potential of the node PGND and the operating environment temperature of the operational amplifier 523 (differential amplifier 32).

(他の実施形態)
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。ダイオード35〜40、135〜137、135a、136a、138〜140、138a、139a、235〜237、235a、238〜240、238aを用いた形態を示したが、トランジスタ(MOSトランジスタ、バイポーラトランジスタ等)をダイオード接続した回路を用いても良い。
(Other embodiments)
The present invention is not limited to the above-described embodiment, and for example, the following modifications or expansions are possible. Although the diodes 35 to 40, 135 to 137, 135a, 136a, 138 to 140, 138a, 139a, 235 to 237, 235a, 238 to 240, and 238a are shown, transistors (MOS transistors, bipolar transistors, etc.) are shown. A diode-connected circuit may be used.

レベルシフタ43及び44は、抵抗17の端子間電圧の出力端子OH−OLと、差動入力トランジスタ28、29の入力ノードN1、N2との間に介在して配置されていれば、どのような位置に配置されていても良い。レベルシフタ143及び144、243及び244も同様である。   As long as the level shifters 43 and 44 are disposed between the output terminal OH-OL of the inter-terminal voltage of the resistor 17 and the input nodes N1 and N2 of the differential input transistors 28 and 29, any position is possible. May be arranged. The same applies to the level shifters 143 and 144, 243, and 244.

レベルシフタ43及び44、143及び144、243及び244は、そのレベルシフトする電圧量が各端子(非反転入力端子IHa、反転入力端子ILa)間で同一に設定されていると良い。また、素子間バラつきを考慮して設定されていても良い。各実施形態の構成は適宜組み合わせて適用することができる。   The level shifters 43 and 44, 143 and 144, 243 and 244 are preferably set to have the same amount of voltage for level shift between the terminals (non-inverting input terminal IHa and inverting input terminal ILa). Further, it may be set in consideration of variation between elements. The configurations of the embodiments can be applied in combination as appropriate.

図面中、2はECU(車両用装置)、3は電圧検出回路、17は抵抗(検出対象回路)、28、29、228、229、328、329、428、429は差動入力トランジスタ、32、232、332、432は差動増幅器、35〜40、135〜140、135a、136a、138a、139a、235〜240、235a、238aはダイオード、43、44、143、144、243、244はレベルシフタ、57は調整部(第1〜第3調整部)、58は電源電圧検出部(第1取得部)、59はグランド電位検出部(第2取得部)、60は温度検出部(第3取得部)、N1、N2は差動入力トランジスタの入力ノード、VBは電源電圧(第1電源電圧)、VSは電源電圧(第2電源電圧)、PGNDはグランドノード(第1基準ノード)、AGNDはグランドノード(第2基準ノード)、を示す。   In the drawing, 2 is an ECU (vehicle device), 3 is a voltage detection circuit, 17 is a resistor (detection target circuit), 28, 29, 228, 229, 328, 329, 428, 429 are differential input transistors, 32, 232, 332, 432 are differential amplifiers, 35-40, 135-140, 135a, 136a, 138a, 139a, 235-240, 235a, 238a are diodes, 43, 44, 143, 144, 243, 244 are level shifters, 57 is an adjustment unit (first to third adjustment units), 58 is a power supply voltage detection unit (first acquisition unit), 59 is a ground potential detection unit (second acquisition unit), and 60 is a temperature detection unit (third acquisition unit). ), N1 and N2 are input nodes of the differential input transistor, VB is a power supply voltage (first power supply voltage), VS is a power supply voltage (second power supply voltage), and PGND is a ground node (first reference voltage). De), AGND ground node (second reference node) shows.

Claims (6)

第2基準ノード(AGND)が、第1基準ノード(PGND)の電位と異なる電位に変動可能となり、
検出対象回路(17)が、前記第1基準ノード(PGND)の電位を基準電位とした第1電源電圧(VB)により動作し出力端子から前記第2基準ノードの電位を0基準にしたときの負電位を出力する回路としたときに、
差動入力トランジスタ(28、29;228、229;328、329;428、429)を備え、前記第2基準ノード(AGND)の電位を基準電位とした第2電源電圧(VS)により動作し、前記差動入力トランジスタの入力ノード(N1、N2)に信号を入力して差動増幅する差動増幅器(32;232;332;432)と、
前記検出対象回路の出力端子と前記差動入力トランジスタの入力ノードとの間に介在して配置され、前記検出対象回路の出力電圧をレベルシフトして前記差動入力トランジスタの入力ノードにレベルシフト電圧を入力させるレベルシフタ(43、44;143、144;243、244)と、を備え、
前記レベルシフタは、前記検出対象回路の出力端子から前記負電位を入力して前記差動入力トランジスタの入力ノードに向けて正電圧方向にレベルシフトし、前記差動入力トランジスタの入力ノードに出力するように構成され、
前記レベルシフタは、前記検出対象回路から前記差動入力トランジスタの入力ノードに向けて逆方向接続されたダイオード(35〜37、38〜40;135〜137、135a、136a、138〜140、138a、139a;235〜237、235a、238〜240、238a)を備え、
前記検出対象回路は抵抗(17)を備え、前記抵抗が直接前記ダイオードに接続されていることを特徴とする電圧検出回路。
The second reference node (AGND) can be changed to a potential different from the potential of the first reference node (PGND).
Detection target circuit (17) is, when said first reference node potential of (PGND) operated by a first power supply voltage and the reference potential (VB), and the 0 reference potential of the second reference node from the output terminal When the circuit outputs a negative potential of
Differential input transistors (28, 29; 228, 229; 328, 329; 428, 429), operated by a second power supply voltage (VS) with the potential of the second reference node (AGND) as a reference potential; A differential amplifier (32; 232; 332; 432) for differentially amplifying a signal by inputting a signal to input nodes (N1, N2) of the differential input transistor;
It is disposed between the output terminal of the detection target circuit and the input node of the differential input transistor, and level-shifts the output voltage of the detection target circuit to the input node of the differential input transistor. Level shifters (43, 44; 143, 144; 243, 244),
The level shifter inputs the negative potential from the output terminal of the detection target circuit is level-shifted to the positive voltage direction toward the input node of the differential input transistors, you output to an input node of the differential input transistors Configured as
The level shifter includes diodes (35 to 37, 38 to 40; 135 to 137, 135a, 136a, 138 to 140, 138a, and 139a) that are connected in the reverse direction from the detection target circuit toward the input node of the differential input transistor. 235-237, 235a, 238-240, 238a);
The detection target circuit includes a resistor (17), and the resistor is directly connected to the diode .
前記第2電源電圧に対応する値を取得する第1取得部(58)と、
前記第1取得部の取得値に応じて前記レベルシフタのレベルシフト電圧を調整する第1調整部(57)と、を備えることを特徴とする請求項1記載の電圧検出回路。
A first acquisition unit (58) for acquiring a value corresponding to the second power supply voltage;
The voltage detection circuit according to claim 1 , further comprising: a first adjustment unit (57) that adjusts a level shift voltage of the level shifter according to an acquired value of the first acquisition unit.
前記第1基準ノードの電位に対応する値を取得する第2取得部(59)と、
前記第2取得部の取得値に応じて前記レベルシフタのレベルシフト電圧を調整する第2調整部(57)と、を備えることを特徴とする請求項1または2記載の電圧検出回路。
A second acquisition unit (59) for acquiring a value corresponding to the potential of the first reference node;
The voltage detection circuit according to claim 1 , further comprising: a second adjustment unit that adjusts a level shift voltage of the level shifter according to an acquired value of the second acquisition unit.
前記差動増幅器の動作環境温度に対応する値を取得する第3取得部(60)と、
前記第3取得部によ取得値に応じて前記レベルシフタのレベルシフト電圧を調整する第3調整部(57)と、を備えることを特徴とする請求項1〜3の何れか一項に記載の電圧検出回路。
A third acquisition unit (60) for acquiring a value corresponding to the operating environment temperature of the differential amplifier;
According to any one of claims 1-3, characterized in that it comprises a third adjustment part (57), for adjusting the level shift voltage of the level shifter according to by that obtain values in the third acquisition unit Voltage detection circuit.
記検出対象回路が前記負電位を出力するときに、前記第1基準ノードを基準とした前記抵抗を通じて前記負電位を出力することを特徴とする請求項1〜4の何れか一項に記載の電圧検出回路。 When the front Symbol detection target circuit outputs said negative potential, according to any one of claims 1 to 4, characterized in that outputs the negative potential via the resistor relative to the first reference node Voltage detection circuit. 車両用装置(2)に用いることを特徴とする請求項1〜5の何れか一項に記載の電圧検出回路。 The voltage detection circuit according to any one of claims 1 to 5, wherein the voltage detection circuit is used for a vehicle device (2).
JP2014257394A 2014-12-19 2014-12-19 Voltage detection circuit Expired - Fee Related JP6365291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014257394A JP6365291B2 (en) 2014-12-19 2014-12-19 Voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014257394A JP6365291B2 (en) 2014-12-19 2014-12-19 Voltage detection circuit

Publications (2)

Publication Number Publication Date
JP2016118437A JP2016118437A (en) 2016-06-30
JP6365291B2 true JP6365291B2 (en) 2018-08-01

Family

ID=56242961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014257394A Expired - Fee Related JP6365291B2 (en) 2014-12-19 2014-12-19 Voltage detection circuit

Country Status (1)

Country Link
JP (1) JP6365291B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109501A (en) * 2019-05-05 2019-08-09 深圳市思远半导体有限公司 Load jump fast response circuit and fast response method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108667449A (en) * 2017-03-27 2018-10-16 中芯国际集成电路制造(上海)有限公司 Electronic system and its upper and lower electricity condition detection circuit
JP7098289B2 (en) * 2017-08-29 2022-07-11 Koa株式会社 Current measuring device
CN109799386B (en) * 2017-11-17 2022-03-29 华为技术有限公司 Power detector
CN110702974B (en) * 2019-10-22 2022-04-01 中电凯杰科技有限公司 High-reliability current sampling circuit of alternating current servo motor
US20230009467A1 (en) 2019-12-20 2023-01-12 Gs Yuasa International Ltd. Current measuring device and energy storage apparatus
CN111917415B (en) * 2020-08-11 2023-09-22 湖南进芯电子科技有限公司 Positive and negative pressure self-adaptive sampling circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078204A (en) * 2004-09-07 2006-03-23 Denso Corp Current detection circuit
GB0518193D0 (en) * 2005-09-07 2005-10-12 Trw Lucasvarity Electric Steer Current measurement circuit and method of diagnosing faults in same
JP2007195006A (en) * 2006-01-20 2007-08-02 Denso Corp Overcurrent detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109501A (en) * 2019-05-05 2019-08-09 深圳市思远半导体有限公司 Load jump fast response circuit and fast response method

Also Published As

Publication number Publication date
JP2016118437A (en) 2016-06-30

Similar Documents

Publication Publication Date Title
JP6365291B2 (en) Voltage detection circuit
CN102783026B (en) A kind of rail bar is to rail bar comparator
US9709603B2 (en) Current sensing system and method
US9407221B2 (en) Differential amplifier circuit
CN112187198B (en) Differential amplifier with high-speed common mode feedback
JP2006253910A (en) Operational amplifier and method for cancelling offset voltage of operational amplifier
US20050184805A1 (en) Differential amplifier circuit
US10816613B2 (en) Magnetic sensor circuit
JP5576250B2 (en) Voltage measuring device
US7821245B2 (en) Voltage transformation circuit
US6198350B1 (en) Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability
US7342443B2 (en) Operational amplifier
JP2013524665A (en) Differential amplifier with rail-to-rail input voltage range
US20050275464A1 (en) Transistor amplifying stage
JP2008236515A (en) High-frequency amplifier
JP5465548B2 (en) Level shift circuit
JP2017005609A (en) Overvoltage detection circuit
JP6378230B2 (en) Semiconductor device
KR101011540B1 (en) Differential amplifier
WO2007080828A1 (en) Negative output regulator circuit and electric device using same
US7256648B2 (en) Variable feedback circuits and methods
EP1821408A1 (en) Latch circuit
US7015683B1 (en) JFET switch select circuit
EP1921747A1 (en) Amplifier arrangement and method for amplication
US7554402B2 (en) High CMR amplifier topology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R151 Written notification of patent or utility model registration

Ref document number: 6365291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees