JP6364988B2 - Planar type transformer - Google Patents

Planar type transformer Download PDF

Info

Publication number
JP6364988B2
JP6364988B2 JP2014124921A JP2014124921A JP6364988B2 JP 6364988 B2 JP6364988 B2 JP 6364988B2 JP 2014124921 A JP2014124921 A JP 2014124921A JP 2014124921 A JP2014124921 A JP 2014124921A JP 6364988 B2 JP6364988 B2 JP 6364988B2
Authority
JP
Japan
Prior art keywords
winding pattern
primary winding
pattern
secondary winding
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014124921A
Other languages
Japanese (ja)
Other versions
JP2016004928A (en
Inventor
菅原 貴彦
貴彦 菅原
遊 米澤
遊 米澤
宏 中尾
宏 中尾
中島 善康
善康 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014124921A priority Critical patent/JP6364988B2/en
Publication of JP2016004928A publication Critical patent/JP2016004928A/en
Application granted granted Critical
Publication of JP6364988B2 publication Critical patent/JP6364988B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Of Transformers For General Uses (AREA)

Description

本発明は、プレーナ型変圧装置に関する。   The present invention relates to a planar type transformer.

プレーナ型変圧装置(以下プレーナトランスと呼ぶ)は、従来の巻線トランスに対して小型化が可能なため、近年、様々な情報機器のスイッチング電源回路に使われ始めている。   Planar transformers (hereinafter referred to as planar transformers) can be made smaller than conventional winding transformers, and have recently begun to be used in switching power supply circuits of various information devices.

プレーナトランスは電力伝送を行う主巻線となる1次及び2次巻線パターンが絶縁層を介して積層された多層基板を有するものである。
ところで、プレーナトランスでは、巻線のパターン面が広くなることから漏れ磁束による渦電流が大きくなり、特に高周波駆動時には、1次及び2次巻線パターンでの抵抗損失よりも、渦電流損失が回路効率を低下させる要因となりうる。
A planar transformer has a multilayer substrate in which primary and secondary winding patterns serving as main windings for power transmission are stacked with an insulating layer interposed therebetween.
By the way, in a planar transformer, an eddy current due to a leakage magnetic flux is increased because the pattern surface of the winding is wide, and the eddy current loss is larger than the resistance loss in the primary and secondary winding patterns, especially in high frequency driving. It can be a factor that reduces efficiency.

従来、コアを有さないプレーナトランスにおいて、渦電流損失を低減するために、巻線パターンの全体にスリット等の開口部を形成するものがあった。   Conventionally, in a planar transformer having no core, in order to reduce eddy current loss, an opening such as a slit is formed in the entire winding pattern.

特開平8−203739号公報JP-A-8-203739

しかしながら、スリット等の開口部を巻線パターンに形成すればするほど、抵抗損失が増大してしまう。   However, the resistance loss increases as the openings such as slits are formed in the winding pattern.

発明の一観点によれば、電力伝送を行う1次巻線パターンと2次巻線パターンとが絶縁層を介して積層された多層基板と、前記1次巻線パターンまたは前記2次巻線パターンの少なくとも一部を覆うように配置され、磁気飽和抑制のためのギャップが形成されているコアと、を有し、前記コアに覆われている前記1次巻線パターンまたは前記2次巻線パターンの、前記ギャップに隣接している領域に、複数の開口部が形成されている、プレーナ型変圧装置が提供される。   According to one aspect of the invention, a multilayer substrate in which a primary winding pattern and a secondary winding pattern for performing power transmission are laminated via an insulating layer, and the primary winding pattern or the secondary winding pattern. And a core formed with a gap for suppressing magnetic saturation, and the primary winding pattern or the secondary winding pattern covered with the core. A planar type transformer is provided in which a plurality of openings are formed in a region adjacent to the gap.

開示のプレーナ型変圧装置によれば、抵抗損失の増大を抑制できる。   According to the disclosed planar transformer, an increase in resistance loss can be suppressed.

第1の実施の形態によるプレーナトランスの一例を示す図である。It is a figure which shows an example of the planar transformer by 1st Embodiment. 第2の実施の形態によるプレーナトランスの一例を示す上方斜視図である。It is an upper perspective view which shows an example of the planar transformer by 2nd Embodiment. 第2の実施の形態によるプレーナトランスの一例を示す下方斜視図である。It is a downward perspective view which shows an example of the planar transformer by 2nd Embodiment. 第2の実施の形態によるプレーナトランスの一例を示す断面図である。It is sectional drawing which shows an example of the planar transformer by 2nd Embodiment. ギャップからの漏れ磁束の一例を示す図である。It is a figure which shows an example of the leakage magnetic flux from a gap. 1次巻線パターンの一例を示す図である。It is a figure which shows an example of a primary winding pattern. 2次巻線パターンの一例を示す図である。It is a figure which shows an example of a secondary winding pattern. 開口部の形状の1つ目の例を示す図である。It is a figure which shows the 1st example of the shape of an opening part. 開口部の形状の2つ目の例を示す図である。It is a figure which shows the 2nd example of the shape of an opening part. 開口部の形状の3つ目の例を示す図である。It is a figure which shows the 3rd example of the shape of an opening part. 本実施の形態に用いるコンピュータのハードウェアの一構成例を示す図である。It is a figure which shows one structural example of the hardware of the computer used for this Embodiment. プレーナトランスの電磁界解析モデルの一例を示す図である。It is a figure which shows an example of the electromagnetic field analysis model of a planar transformer. 1次巻線パターンの磁束密度分布の一例を示す図である(その1)。It is a figure which shows an example of the magnetic flux density distribution of a primary winding pattern (the 1). 1次巻線パターンの磁束密度分布の一例を示す図である(その2)。It is a figure which shows an example of the magnetic flux density distribution of a primary winding pattern (the 2). 銅の表皮深さと電流の周波数との関係の一例を示す図である。It is a figure which shows an example of the relationship between the skin depth of copper, and the frequency of an electric current. 合計スリット幅と巻線幅の比と、渦電流損失との関係の一例を示す図である。It is a figure which shows an example of the relationship between ratio of total slit width and winding width, and eddy current loss. 合計スリット幅と巻線幅の比と、直流抵抗及び直流抵抗損失との関係の一例を示す図である。It is a figure which shows an example of the relationship between ratio of a total slit width | variety and winding width, and direct current | flow resistance and direct current | flow resistance loss. 合計スリット幅と巻線幅の比と、合計損失との関係の一例を示す図である。It is a figure which shows an example of the relationship between ratio of total slit width and winding width, and total loss. 開口部の最適化処理の一例の流れを示すフローチャートである。It is a flowchart which shows the flow of an example of the optimization process of an opening part. 第2の実施の形態によるプレーナトランスの変形例を示す断面図である。It is sectional drawing which shows the modification of the planar transformer by 2nd Embodiment. 1次巻線パターンに形成される開口部の位置を示す図である。It is a figure which shows the position of the opening part formed in a primary winding pattern. 巻線パターンの変形例を示す図である。It is a figure which shows the modification of a winding pattern.

以下、発明を実施するための形態を、図面を参照しつつ説明する。
(第1の実施の形態)
図1は、第1の実施の形態によるプレーナトランスの一例を示す図である。
Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram illustrating an example of a planar transformer according to the first embodiment.

プレーナトランス1は、多層基板2、コア3を有する。
多層基板2は、電力伝送を行う1次巻線パターン4と2次巻線パターン5とが絶縁層6を介して積層された構造を有する。なお、多層基板2は、複数の巻線パターン(1次巻線、2次巻線)が、複数の絶縁層を介して積層される構造であってもよい。
The planar transformer 1 has a multilayer substrate 2 and a core 3.
The multilayer substrate 2 has a structure in which a primary winding pattern 4 and a secondary winding pattern 5 that perform power transmission are stacked via an insulating layer 6. The multilayer substrate 2 may have a structure in which a plurality of winding patterns (primary windings, secondary windings) are stacked via a plurality of insulating layers.

1次巻線パターン4は、例えば、銅を用いて形成される導体パターンである。1次巻線パターン4は、多層基板2の複数層に渡って形成されていてもよく、その場合、各層の1次巻線パターン4は、図示しないスルーホールやビアを介して電気的に接続される。   The primary winding pattern 4 is a conductor pattern formed using, for example, copper. The primary winding pattern 4 may be formed over a plurality of layers of the multilayer substrate 2, and in this case, the primary winding pattern 4 of each layer is electrically connected through a through hole or via not shown. Is done.

2次巻線パターン5は、例えば、銅を用いて形成される導体パターンである。2次巻線パターン5も、多層基板2の複数層に渡って形成されていてもよく、その場合、各層の2次巻線パターン5は、図示しないスルーホールやビアを介して電気的に接続される。   The secondary winding pattern 5 is a conductor pattern formed using, for example, copper. The secondary winding pattern 5 may also be formed over a plurality of layers of the multilayer substrate 2, and in that case, the secondary winding pattern 5 of each layer is electrically connected through a through hole or via not shown. Is done.

絶縁層6は、例えば、ガラスエポキシ基板により形成される絶縁層である。
コア3は、例えば、マンガン亜鉛(Mn−Zn)系フェライト(磁性材料)であり、多層基板2に含まれる1次巻線パターン4、2次巻線パターン5の少なくとも一部を覆うように配置されている。また、コア3には磁気飽和を抑制するためのギャップ3gが設けられている。ギャップ3gが設けられている理由を以下に示す。
The insulating layer 6 is an insulating layer formed by a glass epoxy substrate, for example.
The core 3 is, for example, manganese zinc (Mn—Zn) -based ferrite (magnetic material), and is disposed so as to cover at least a part of the primary winding pattern 4 and the secondary winding pattern 5 included in the multilayer substrate 2. Has been. The core 3 is provided with a gap 3g for suppressing magnetic saturation. The reason why the gap 3g is provided will be described below.

1次巻線パターン4と2次巻線パターン5との間で電力伝送が行われる際、コア3の内部には閉磁路が形成される。このとき、形成される閉磁路の磁束密度がコア3の飽和磁束密度を超えると、1次巻線パターン4や2次巻線パターン5に大電流が流れて、プレーナトランス1に接続される図示しないスイッチング素子等を破壊するおそれがある。そのため、コア3の内部に形成される閉磁路の磁束密度を低下させて磁気飽和を抑制するためのギャップ3gが設けられている。   When power transmission is performed between the primary winding pattern 4 and the secondary winding pattern 5, a closed magnetic circuit is formed inside the core 3. At this time, if the magnetic flux density of the formed closed magnetic circuit exceeds the saturation magnetic flux density of the core 3, a large current flows through the primary winding pattern 4 and the secondary winding pattern 5 and is connected to the planar transformer 1. There is a risk of damaging the switching elements that do not. Therefore, a gap 3g for reducing magnetic flux density of a closed magnetic circuit formed inside the core 3 and suppressing magnetic saturation is provided.

ところで、磁気飽和抑制のためのギャップ3gを設けると、ギャップ3gからの漏れ磁束が1次巻線パターン4や2次巻線パターン5に鎖交して、渦電流が生じてしまう場合がある。そこで、この渦電流を低減するために、1次巻線パターン4、2次巻線パターン5の一部には、以下に説明するような、複数の開口部が形成されている。   By the way, when the gap 3g for suppressing magnetic saturation is provided, the leakage magnetic flux from the gap 3g may be linked to the primary winding pattern 4 and the secondary winding pattern 5 and an eddy current may be generated. Therefore, in order to reduce this eddy current, a plurality of openings as described below are formed in a part of the primary winding pattern 4 and the secondary winding pattern 5.

1次巻線パターン4、2次巻線パターン5の一部に形成される複数の開口部の一例を、1次巻線パターン4を用いて説明する。
図1には、図1の上側に示したプレーナトランス1の断面図において矢印A方向からみた1次巻線パターン4の平面図が示されており、また、複数の開口部が形成される1次巻線パターン4の領域4a,4bが、斜線で示されている。また、1次巻線パターン4とコア3との位置関係を示すために、矢印A方向からみたコア3の配置領域が点線で示されている。
An example of a plurality of openings formed in a part of the primary winding pattern 4 and the secondary winding pattern 5 will be described using the primary winding pattern 4.
FIG. 1 shows a plan view of the primary winding pattern 4 as seen from the direction of arrow A in the cross-sectional view of the planar transformer 1 shown in the upper side of FIG. 1, and a plurality of openings are formed. The regions 4a and 4b of the next winding pattern 4 are indicated by hatching. Further, in order to show the positional relationship between the primary winding pattern 4 and the core 3, the arrangement region of the core 3 viewed from the direction of the arrow A is indicated by a dotted line.

図1に示すように、プレーナトランス1において、コア3に覆われている1次巻線パターン4の、ギャップ3gに隣接している領域4a,4bに、複数の開口部が形成されている。   As shown in FIG. 1, in the planar transformer 1, a plurality of openings are formed in regions 4 a and 4 b adjacent to the gap 3 g of the primary winding pattern 4 covered with the core 3.

図1では、電流が流れる方向に対して垂直方向に沿って伸びるスリット形状の開口部opn1,opn2,…,opnnが形成されている例が示されている。
第1の実施の形態によるプレーナトランス1では、開口部opn1〜opnnの形成場所を、コア3に覆われている1次巻線パターン4の、ギャップ3gに隣接している領域4a,4bに限定しているため、抵抗損失の増大を抑えることができる。
FIG. 1 shows an example in which slit-shaped openings opn1, opn2,..., Opnn extending along the direction perpendicular to the direction in which the current flows are formed.
In the planar transformer 1 according to the first embodiment, the locations where the openings opn1 to opnn are formed are limited to the regions 4a and 4b of the primary winding pattern 4 covered with the core 3 and adjacent to the gap 3g. Therefore, an increase in resistance loss can be suppressed.

また、後述するように、ギャップ3gからの漏れ磁束は、ギャップ3gに近く、さらに、コア3に覆われた部分ほど大きくなる。そのため、漏れ磁束により生じる渦電流も、ギャップ3gに近く、さらに、コア3に覆われた部分ほど大きくなる。   Further, as will be described later, the leakage magnetic flux from the gap 3g becomes larger as it is closer to the gap 3g and covered with the core 3. For this reason, the eddy current generated by the leakage magnetic flux is also closer to the gap 3g and further increases as it is covered by the core 3.

第1の実施の形態によるプレーナトランス1では、漏れ磁束の大きくなる上記のような領域4a,4bに開口部opn1〜opnnを設けることで、効率よく渦電流の発生を抑制できる。すなわち、1次巻線パターン4に生じる渦電流の経路が、開口部opn1〜opnnにより分断されるため、大きな渦電流が生じなくなる。これにより、渦電流損失を低減することができる。   In the planar transformer 1 according to the first embodiment, the generation of eddy currents can be efficiently suppressed by providing the openings opn1 to opnn in the regions 4a and 4b as described above where the leakage magnetic flux increases. That is, since the path of the eddy current generated in the primary winding pattern 4 is divided by the openings opn1 to opnn, a large eddy current is not generated. Thereby, eddy current loss can be reduced.

図示を省略しているが、2次巻線パターン5にも同様の位置に複数の開口部が形成されており、同様の効果が得られる。
(第2の実施の形態)
図2は、第2の実施の形態によるプレーナトランスの一例を示す上方斜視図、図3は、第2の実施の形態によるプレーナトランスの一例を示す下方斜視図、図4は、第2の実施の形態によるプレーナトランスの一例を示す断面図である。なお、図4は、図2及び図3に示すプレーナトランス10をB線において切断した場合の断面図である。
Although not shown, the secondary winding pattern 5 also has a plurality of openings at the same position, and the same effect can be obtained.
(Second Embodiment)
2 is an upper perspective view showing an example of a planar transformer according to the second embodiment, FIG. 3 is a lower perspective view showing an example of a planar transformer according to the second embodiment, and FIG. 4 is a second embodiment. It is sectional drawing which shows an example of the planar transformer by the form. 4 is a cross-sectional view of the planar transformer 10 shown in FIGS. 2 and 3 taken along line B. FIG.

プレーナトランス10は、多層基板11、コア12を有する。
多層基板11は、図1に示した多層基板2と同様に、電力伝送を行う1次巻線パターン13と2次巻線パターン14とが絶縁層15を介して積層された構造を有している。
The planar transformer 10 includes a multilayer substrate 11 and a core 12.
Similar to the multilayer substrate 2 shown in FIG. 1, the multilayer substrate 11 has a structure in which a primary winding pattern 13 and a secondary winding pattern 14 for transmitting power are stacked via an insulating layer 15. Yes.

コア12は、2つのコア部品12a,12bを有する。コア部品12a,12bは、図4に示すように、断面方向から見るとそれぞれがE字型の形状をもつ部材であり、例えば、マンガン亜鉛(Mn−Zn)系フェライト(磁性材料)である。コア部品12a,12bは、内脚部12a1,12b1と、外脚部12a2,12b2と外脚部12a3,12b3が組み合わせられ、多層基板11の1次巻線パターン13、2次巻線パターン14の少なくとも一部を覆うように配置されている。また、図4に示されているように、内脚部12a1,12b1の間には、例えばその内脚部12a1,12b1の端部を研磨させることにより形成された、磁気飽和抑制のためのギャップ12cが設けられている。なお、図4には、閉磁路が矢印mg1,mg2,mg3,mg4で示されている。   The core 12 has two core parts 12a and 12b. As shown in FIG. 4, the core parts 12 a and 12 b are members each having an E shape when viewed from the cross-sectional direction, and are, for example, manganese zinc (Mn—Zn) based ferrite (magnetic material). The core parts 12a and 12b are composed of inner leg portions 12a1 and 12b1, outer leg portions 12a2 and 12b2, and outer leg portions 12a3 and 12b3, and the primary winding pattern 13 and the secondary winding pattern 14 of the multilayer substrate 11 are combined. It arrange | positions so that at least one part may be covered. Further, as shown in FIG. 4, a gap between the inner leg portions 12a1 and 12b1 is formed, for example, by polishing the ends of the inner leg portions 12a1 and 12b1 to suppress magnetic saturation. 12c is provided. In FIG. 4, the closed magnetic path is indicated by arrows mg1, mg2, mg3, and mg4.

ギャップ12cが設けられる理由は前述の通りである。
このようなギャップ12cを設けると、ギャップ12cからの漏れ磁束が1次巻線パターン13や2次巻線パターン14に鎖交して、渦電流が生じてしまう場合がある。以下、この現象を、図5により説明する。
The reason why the gap 12c is provided is as described above.
When such a gap 12c is provided, the leakage magnetic flux from the gap 12c may be linked to the primary winding pattern 13 or the secondary winding pattern 14 and an eddy current may be generated. Hereinafter, this phenomenon will be described with reference to FIG.

図5は、ギャップからの漏れ磁束の一例を示す図である。なお、図5は、図4に示すプレーナトランス10の領域a1の拡大図であり、また、図4に示す要素と同一要素には、同一符号を付し、その説明を省略する。   FIG. 5 is a diagram illustrating an example of leakage magnetic flux from the gap. FIG. 5 is an enlarged view of the region a1 of the planar transformer 10 shown in FIG. 4, and the same elements as those shown in FIG.

図5には、ギャップ12cからの漏れ磁束が点線の矢印により示されている。ギャップ12cからの漏れ磁束が、1次巻線パターン13や2次巻線パターン14に鎖交することにより、1次巻線パターン13や2次巻線パターン14に渦電流が生じる。また、漏れ磁束は、ギャップ12cに近く、さらに、コア部品12a,12bに覆われた部分ほど大きくなる。そのため、1次巻線パターン13や2次巻線パターン14に生じる渦電流も、ギャップ12cに近く、さらに、コア部品12a,12bに覆われた部分ほど大きくなる。そこで、この渦電流を低減させるために、1次巻線パターン13、2次巻線パターン14の一部には、以下に説明するような、複数の開口部が形成されている。   In FIG. 5, the leakage magnetic flux from the gap 12c is indicated by a dotted arrow. The leakage magnetic flux from the gap 12 c is linked to the primary winding pattern 13 and the secondary winding pattern 14, so that an eddy current is generated in the primary winding pattern 13 and the secondary winding pattern 14. Further, the leakage magnetic flux is closer to the gap 12c and further increases as it is covered by the core components 12a and 12b. Therefore, the eddy current generated in the primary winding pattern 13 and the secondary winding pattern 14 is also close to the gap 12c and further increases in the portion covered with the core components 12a and 12b. Therefore, in order to reduce this eddy current, a plurality of openings as described below are formed in a part of the primary winding pattern 13 and the secondary winding pattern 14.

図6は、1次巻線パターンの一例を示す図であり、図7は、2次巻線パターンの一例を示す図である。なお、図6、図7は、図2に示す矢印C方向からみた1次巻線パターン13と2次巻線パターン14の平面図である。また、複数の開口部が形成される1次巻線パターン13、2次巻線パターン14の領域13a,13b,14a,14bは、斜線で示されている。また、1次巻線パターン13、2次巻線パターン14とコア部品12a,12bとの配置関係を示すため、矢印C方向からみたコア部品12a,12b、内脚部12a1,12b1、外脚部12a2,12a3,12b2,12b3の配置領域が点線で示されている。   FIG. 6 is a diagram illustrating an example of a primary winding pattern, and FIG. 7 is a diagram illustrating an example of a secondary winding pattern. 6 and 7 are plan views of the primary winding pattern 13 and the secondary winding pattern 14 as seen from the direction of arrow C shown in FIG. The regions 13a, 13b, 14a, 14b of the primary winding pattern 13 and the secondary winding pattern 14 in which a plurality of openings are formed are indicated by hatching. Also, in order to show the positional relationship between the primary winding pattern 13, the secondary winding pattern 14 and the core parts 12a and 12b, the core parts 12a and 12b, the inner leg parts 12a1 and 12b1, and the outer leg parts as seen from the direction of the arrow C. The arrangement region of 12a2, 12a3, 12b2, and 12b3 is indicated by a dotted line.

なお、図6に示した点線E,G、点p1,p2については後述する。
図6、図7において、内脚部12a1,12b1の間に設けられたギャップ12cの形成領域は、点線で示される内脚部12a1,12b1の配置領域に対応する。上記のように、ギャップ12cに近く、さらに、コア部品12a,12bに覆われた部分ほど、渦電流は生じやすい。
The dotted lines E and G and the points p1 and p2 shown in FIG. 6 will be described later.
6 and 7, the formation region of the gap 12c provided between the inner leg portions 12a1 and 12b1 corresponds to the arrangement region of the inner leg portions 12a1 and 12b1 indicated by dotted lines. As described above, the eddy current is more likely to occur in the portion closer to the gap 12c and further covered with the core parts 12a and 12b.

第2の実施の形態のプレーナトランス10では、このような渦電流が生じやすい1次巻線パターン13、2次巻線パターン14の領域13a,13b,14a,14bに、複数の開口部が形成されている。これにより、1次巻線パターン13及び2次巻線パターン14に生じる渦電流の経路が、複数の開口部により分断されるため、大きな渦電流は生じなくなる。   In the planar transformer 10 of the second embodiment, a plurality of openings are formed in the regions 13a, 13b, 14a, and 14b of the primary winding pattern 13 and the secondary winding pattern 14 in which such eddy currents are likely to occur. Has been. Thereby, the path of the eddy current generated in the primary winding pattern 13 and the secondary winding pattern 14 is divided by the plurality of openings, so that a large eddy current is not generated.

以下、1次巻線パターン13に形成される複数の開口部の形状の例を、図8乃至図10を用いて説明する。2次巻線パターン14に形成される複数の開口部も同様の形状のものが適用できる。   Hereinafter, examples of the shape of the plurality of openings formed in the primary winding pattern 13 will be described with reference to FIGS. A plurality of openings formed in the secondary winding pattern 14 can be similarly shaped.

図8は、開口部の形状の1つ目の例を示す図である。
図8において、1次巻線パターン13に形成されている開口部opna1,opna2,…,opnanは、電流が流れる方向に垂直方向に沿って伸びるスリット形状となっている。また、1次巻線パターン13の導体部分の幅はW1、開口部opna1〜opnanの幅はI1、開口部opna1〜opnanの長さはL1である。
FIG. 8 is a diagram illustrating a first example of the shape of the opening.
In FIG. 8, the openings opna1, opna2,..., Opnan formed in the primary winding pattern 13 have a slit shape extending along the direction perpendicular to the direction in which the current flows. The width of the conductor portion of the primary winding pattern 13 is W1, the width of the openings opna1 to opnan is I1, and the length of the openings opna1 to opnan is L1.

図9は、開口部の形状の2つ目の例を示す図である。
図9において、1次巻線パターン13に形成されている開口部opnb1,opnb2,…,opnbnは、格子状に形成されたメッシュ形状となっている。また、1次巻線パターン13の導体部分の幅はW2、開口部opnb1〜opnbnの幅はI2、開口部opnb1〜opnbnの長さはL2である。
FIG. 9 is a diagram illustrating a second example of the shape of the opening.
9, the openings opnb1, opnb2,..., Opnbn formed in the primary winding pattern 13 have a mesh shape formed in a lattice shape. The width of the conductor portion of the primary winding pattern 13 is W2, the width of the openings opnb1 to opnbn is I2, and the length of the openings opnb1 to opnbn is L2.

図10は、開口部の形状の3つ目の例を示す図である。
図10において、1次巻線パターン13に形成されている開口部opnc1,opnc2,…,opncnは、電流が流れる方向に沿って伸びるスリット形状となっている。また、1次巻線パターン13の導体部分の幅はW3、開口部opnc1〜opncnの幅はI3、開口部opnc1〜opncnが形成される領域の1次巻線パターン13の表面からの長さはL3である。
FIG. 10 is a diagram illustrating a third example of the shape of the opening.
In FIG. 10, the openings opnc1, opnc2,..., Opncn formed in the primary winding pattern 13 have a slit shape extending along the direction in which the current flows. Further, the width of the conductor portion of the primary winding pattern 13 is W3, the width of the openings opnc1 to opncn is I3, and the length from the surface of the primary winding pattern 13 in the region where the openings opnc1 to opncn are formed is L3.

以上のように、プレーナトランス10では、複数の開口部の形成場所を、コア部品12a,12bに覆われている1次巻線パターン13、2次巻線パターン14の、ギャップ12cに隣接している領域13a,13b,14a,14bに限定している。そのため、抵抗損失の増大を抑えることができる。   As described above, in the planar transformer 10, a plurality of openings are formed adjacent to the gap 12c of the primary winding pattern 13 and the secondary winding pattern 14 covered with the core components 12a and 12b. It is limited to the areas 13a, 13b, 14a, and 14b. Therefore, an increase in resistance loss can be suppressed.

また、漏れ磁束(渦電流)の大きくなる上記のような領域13a,13b,14a,14bに複数の開口部を設けることで、効率よく渦電流の発生を抑制できる。すなわち、1次巻線パターン13、2次巻線パターン14に生じる渦電流の経路が、複数の開口部により分断されるため、大きな渦電流が生じなくなる。これにより、渦電流損失を低減することができる。   Further, by providing a plurality of openings in the regions 13a, 13b, 14a, and 14b as described above where the leakage magnetic flux (eddy current) increases, the generation of eddy current can be efficiently suppressed. That is, since the path of the eddy current generated in the primary winding pattern 13 and the secondary winding pattern 14 is divided by the plurality of openings, a large eddy current is not generated. Thereby, eddy current loss can be reduced.

次に、開口部の適切な形成位置と大きさ等を決定する最適化処理方法を説明する。
以下に示す最適化処理は、プレーナトランスの設計の際に、コンピュータ上で行われる。
Next, an optimization processing method for determining an appropriate formation position and size of the opening will be described.
The following optimization processing is performed on a computer when designing a planar transformer.

図11は、本実施の形態に用いるコンピュータのハードウェアの一構成例を示す図である。コンピュータ20は、プロセッサ21によって装置全体が制御されている。プロセッサ21には、バス29を介してRAM(Random Access Memory)22と複数の周辺機器が接続されている。プロセッサ21は、マルチプロセッサであってもよい。プロセッサ21は、例えばCPU(Central Processing Unit)、MPU(Micro Processing Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、またはPLD(Programmable Logic Device)である。またプロセッサ21は、CPU、MPU、DSP、ASIC、PLDのうちの2以上の要素の組み合わせであってもよい。   FIG. 11 is a diagram illustrating a configuration example of computer hardware used in the present embodiment. The entire computer 20 is controlled by a processor 21. The processor 21 is connected to a RAM (Random Access Memory) 22 and a plurality of peripheral devices via a bus 29. The processor 21 may be a multiprocessor. The processor 21 is, for example, a central processing unit (CPU), a micro processing unit (MPU), a digital signal processor (DSP), an application specific integrated circuit (ASIC), or a programmable logic device (PLD). The processor 21 may be a combination of two or more elements among CPU, MPU, DSP, ASIC, and PLD.

RAM22は、コンピュータ20の主記憶装置として使用される。RAM22には、プロセッサ21に実行させるOS(Operating System)のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM22には、プロセッサ21による処理に必要な各種データが格納される。   The RAM 22 is used as a main storage device of the computer 20. The RAM 22 temporarily stores at least part of an OS (Operating System) program and application programs to be executed by the processor 21. The RAM 22 stores various data necessary for processing by the processor 21.

バス29に接続されている周辺機器としては、HDD(Hard Disk Drive)23、グラフィック処理装置24、入力インタフェース25、光学ドライブ装置26、機器接続インタフェース27及びネットワークインタフェース28がある。   Peripheral devices connected to the bus 29 include an HDD (Hard Disk Drive) 23, a graphic processing device 24, an input interface 25, an optical drive device 26, a device connection interface 27, and a network interface 28.

HDD23は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行う。HDD23は、コンピュータ20の補助記憶装置として使用される。HDD23には、OSのプログラム、アプリケーションプログラム、及び各種データが格納される。なお、補助記憶装置としては、フラッシュメモリ等の半導体記憶装置を使用することもできる。   The HDD 23 magnetically writes and reads data to and from the built-in disk. The HDD 23 is used as an auxiliary storage device of the computer 20. The HDD 23 stores an OS program, application programs, and various data. As the auxiliary storage device, a semiconductor storage device such as a flash memory can be used.

グラフィック処理装置24には、モニタ24aが接続されている。グラフィック処理装置24は、プロセッサ21からの命令にしたがって、画像をモニタ24aの画面に表示させる。モニタ24aとしては、CRT(Cathode Ray Tube)を用いた表示装置や液晶表示装置等がある。   A monitor 24 a is connected to the graphic processing device 24. The graphic processing device 24 displays an image on the screen of the monitor 24a in accordance with an instruction from the processor 21. Examples of the monitor 24a include a display device using a CRT (Cathode Ray Tube) and a liquid crystal display device.

入力インタフェース25には、キーボード25aとマウス25bとが接続されている。入力インタフェース25は、キーボード25aやマウス25bから送られてくる信号をプロセッサ21に送信する。なお、マウス25bは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等がある。   A keyboard 25 a and a mouse 25 b are connected to the input interface 25. The input interface 25 transmits a signal sent from the keyboard 25a and the mouse 25b to the processor 21. The mouse 25b is an example of a pointing device, and other pointing devices can also be used. Examples of other pointing devices include a touch panel, a tablet, a touch pad, and a trackball.

光学ドライブ装置26は、レーザ光等を利用して、光ディスク26aに記録されたデータの読み取りを行う。光ディスク26aは、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク26aには、DVD(Digital Versatile Disc)、DVD−RAM、CD−ROM(Compact Disc Read Only Memory)、CD−R(Recordable)/RW(ReWritable)等がある。   The optical drive device 26 reads data recorded on the optical disc 26a using a laser beam or the like. The optical disk 26a is a portable recording medium on which data is recorded so that it can be read by reflection of light. The optical disk 26a includes a DVD (Digital Versatile Disc), a DVD-RAM, a CD-ROM (Compact Disc Read Only Memory), a CD-R (Recordable) / RW (ReWritable), and the like.

機器接続インタフェース27は、コンピュータ20に周辺機器を接続するための通信インタフェースである。例えば機器接続インタフェース27には、メモリ装置27aやメモリリーダライタ27bを接続することができる。メモリ装置27aは、機器接続インタフェース27との通信機能を搭載した記録媒体である。メモリリーダライタ27bは、メモリカード27cへのデータの書き込み、またはメモリカード27cからのデータの読み出しを行う装置である。メモリカード27cは、カード型の記録媒体である。   The device connection interface 27 is a communication interface for connecting peripheral devices to the computer 20. For example, the device connection interface 27 can be connected to a memory device 27a and a memory reader / writer 27b. The memory device 27 a is a recording medium equipped with a communication function with the device connection interface 27. The memory reader / writer 27b is a device that writes data to the memory card 27c or reads data from the memory card 27c. The memory card 27c is a card-type recording medium.

ネットワークインタフェース28は、ネットワーク28aに接続されている。ネットワークインタフェース28は、ネットワーク28aを介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。   The network interface 28 is connected to the network 28a. The network interface 28 transmits / receives data to / from other computers or communication devices via the network 28a.

以上のようなハードウェア構成によって、最適化処理を実現することができる。
コンピュータ20は、例えばコンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第2の実施の形態の処理機能を実現する。コンピュータ20に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、コンピュータ20に実行させるプログラムをHDD23に格納しておくことができる。プロセッサ21は、HDD23内のプログラムの少なくとも一部をRAM22にロードし、プログラムを実行する。またコンピュータ20に実行させるプログラムを、光ディスク26a、メモリ装置27a、メモリカード27c等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えばプロセッサ21からの制御により、HDD23にインストールされた後、実行可能となる。またプロセッサ21が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
With the hardware configuration as described above, optimization processing can be realized.
The computer 20 implements the processing functions of the second embodiment by executing a program recorded on a computer-readable recording medium, for example. A program describing the processing contents to be executed by the computer 20 can be recorded in various recording media. For example, a program to be executed by the computer 20 can be stored in the HDD 23. The processor 21 loads at least a part of the program in the HDD 23 into the RAM 22 and executes the program. A program to be executed by the computer 20 can also be recorded on a portable recording medium such as the optical disk 26a, the memory device 27a, and the memory card 27c. The program stored in the portable recording medium becomes executable after being installed in the HDD 23 under the control of the processor 21, for example. The processor 21 can also read and execute the program directly from the portable recording medium.

(最適化処理)
最適化処理では、まず、コンピュータ20により、設計対象のプレーナトランスに対する電磁界解析が行われる。
(Optimization process)
In the optimization process, first, the computer 20 performs electromagnetic field analysis on the planar transformer to be designed.

図12は、プレーナトランスの電磁界解析モデルの一例を示す図である。なお、図12において、解析対象のプレーナトランスは、図2乃至図4に示したプレーナトランス10と同じであるものとし、同一符号を付している。   FIG. 12 is a diagram illustrating an example of an electromagnetic field analysis model of a planar transformer. In FIG. 12, the planar transformer to be analyzed is assumed to be the same as the planar transformer 10 shown in FIGS. 2 to 4, and is given the same reference numerals.

配線16a,16b,17a,17bは、電磁界解析においてコンピュータ20上で設定される配線である。配線16aは、1次巻線パターン13の一方の端部に接続され、配線16bは、1次巻線パターン13の他方の端部に接続される。配線17aは、2次巻線パターン14(図3参照)の一方の端部に接続され、配線17bは、2次巻線パターン14の他方の端部に接続される。   The wirings 16a, 16b, 17a, and 17b are wirings set on the computer 20 in the electromagnetic field analysis. The wiring 16 a is connected to one end of the primary winding pattern 13, and the wiring 16 b is connected to the other end of the primary winding pattern 13. The wiring 17a is connected to one end of the secondary winding pattern 14 (see FIG. 3), and the wiring 17b is connected to the other end of the secondary winding pattern 14.

このような電磁界解析モデルに対して電磁界解析が行われる。
上記のように渦電流は、漏れ磁束が巻線パターン(1次巻線パターン13または2次巻線パターン14)に鎖交することにより生じる。そこで、この漏れ磁束の大きさを電磁界解析によって算出した例を以下に示す。
An electromagnetic field analysis is performed on such an electromagnetic field analysis model.
As described above, the eddy current is generated when the leakage magnetic flux is linked to the winding pattern (the primary winding pattern 13 or the secondary winding pattern 14). Therefore, an example in which the magnitude of the leakage magnetic flux is calculated by electromagnetic field analysis is shown below.

図13、図14は、1次巻線パターンの磁束密度分布の一例を示す図である。なお、シミュレーション条件は、以下の通りである。1次巻線パターン13の幅は1.1mm、厚さは0.07mm、巻数は4、2次巻線パターン14の幅は2.37mm、厚さは0.07mm、巻数は2である。絶縁層15はガラスエポキシ基板であり、1次側実効電流は2A、電流の周波数は10MHzである。   13 and 14 are diagrams showing an example of the magnetic flux density distribution of the primary winding pattern. The simulation conditions are as follows. The width of the primary winding pattern 13 is 1.1 mm, the thickness is 0.07 mm, the number of turns is 4, and the width of the secondary winding pattern 14 is 2.37 mm, the thickness is 0.07 mm, and the number of turns is 2. The insulating layer 15 is a glass epoxy substrate, the primary side effective current is 2 A, and the frequency of the current is 10 MHz.

図13では、図6に示す1次巻線パターン13の点線E上の磁束密度分布の一例が示されている。すなわち、横軸は点線E上の位置を示し、縦軸は点線E上の位置での1次巻線パターン13に対して鉛直成分の磁界(漏れ磁束に相当する)を示す。   FIG. 13 shows an example of the magnetic flux density distribution on the dotted line E of the primary winding pattern 13 shown in FIG. That is, the horizontal axis indicates the position on the dotted line E, and the vertical axis indicates the magnetic field of the vertical component (corresponding to the leakage flux) with respect to the primary winding pattern 13 at the position on the dotted line E.

また、横軸の0mmは、図6に示した点線E上の点p1(1次巻線パターン13に囲まれた、1次巻線パターン13が配置されていない領域の中心点)の位置を示し、図13の矢印Fの範囲は、ギャップ12cが配置される範囲を示している。   Further, 0 mm on the horizontal axis indicates the position of the point p1 on the dotted line E shown in FIG. 6 (the center point of the region surrounded by the primary winding pattern 13 where the primary winding pattern 13 is not disposed). A range indicated by an arrow F in FIG. 13 indicates a range in which the gap 12c is disposed.

図13より、渦電流発生の要因となるコア12からの漏れ磁束は、ギャップ12cに近いほど大きく、ギャップ12cから離れるほど小さい。図13の例では、±3mmの位置で磁界が最も大きくなり、±4mmを超えると、磁界は大幅に下がる。そのため、図13に示すような結果が得られた場合には、1次巻線パターン13に対して、点p1から4mm以上離れた位置に開口部を形成する効果は低いことがわかる。   From FIG. 13, the leakage magnetic flux from the core 12 that causes eddy current generation is larger as it is closer to the gap 12c and is smaller as it is farther from the gap 12c. In the example of FIG. 13, the magnetic field becomes the largest at a position of ± 3 mm, and when it exceeds ± 4 mm, the magnetic field greatly decreases. Therefore, when the result shown in FIG. 13 is obtained, it can be seen that the effect of forming the opening at a position 4 mm or more away from the point p1 with respect to the primary winding pattern 13 is low.

一方、図14では、図6に示す1次巻線パターン13の点線G上の磁束密度分布の一例が示されている。横軸は点線G上の位置を示し、縦軸は点線G上の位置での1次巻線パターン13に対して鉛直成分の磁界を示す。また、横軸の0mmは、図6に示した点線G上の点p2の位置を示している。   On the other hand, FIG. 14 shows an example of the magnetic flux density distribution on the dotted line G of the primary winding pattern 13 shown in FIG. The horizontal axis indicates the position on the dotted line G, and the vertical axis indicates the magnetic field of the vertical component with respect to the primary winding pattern 13 at the position on the dotted line G. Further, 0 mm on the horizontal axis indicates the position of the point p2 on the dotted line G shown in FIG.

図6に示すように、1次巻線パターン13において、点線Gが示す部分は、コア12に覆われていない部分となり、図14に示すように、漏れ磁束が少ないことが分かる。これにより、1次巻線パターン13のコア12に覆われない部分に、開口部を形成する効果は低いことが分かる。   As shown in FIG. 6, in the primary winding pattern 13, the portion indicated by the dotted line G is a portion not covered with the core 12, and it can be seen that the leakage magnetic flux is small as shown in FIG. 14. Thereby, it turns out that the effect which forms an opening part in the part which is not covered with the core 12 of the primary winding pattern 13 is low.

以上の電磁界解析結果に基づき、領域13a,13bの1次巻線パターン13のパターン幅方向の長さ(例えば、図8〜図10におけるL1〜L3)を最適化する。例えば、複数の開口部を形成する効果の低い部分(渦電流の発生を抑制する効果の低い部分)には開口部を設けないようにして、領域13a,13bの形成場所を最適化する。これにより、抵抗損失の増大をより適切に抑えることができる。   Based on the above electromagnetic field analysis results, the length in the pattern width direction of the primary winding pattern 13 in the regions 13a and 13b (for example, L1 to L3 in FIGS. 8 to 10) is optimized. For example, the locations where the regions 13a and 13b are formed are optimized by not providing openings in portions where the effect of forming a plurality of openings is low (portions where the effect of suppressing the generation of eddy currents is low). Thereby, the increase in resistance loss can be suppressed more appropriately.

2次巻線パターン14の領域14a,14bの、2次巻線パターン14のパターン幅方向の長さについても同様に最適化することで、同様の効果が得られる。
次に、コンピュータ20により、表皮深さ、渦電流損失、直流抵抗損失を計算し、開口部の大きさ等を決定する方法の一例を説明する。
The same effect can be obtained by optimizing the length of the secondary winding pattern 14 in the pattern width direction of the regions 14a and 14b of the secondary winding pattern 14 in the same manner.
Next, an example of a method for calculating the skin depth, eddy current loss, DC resistance loss and determining the size of the opening by the computer 20 will be described.

高周波電流が導体に流れるとき、電流の周波数が高くなるほど導体表面の電流密度が高くなる。この現象を表皮効果という。また、電流が流れる導体表面からの深さは、表皮深さと呼ばれ、以下の式(1)で表される。   When high-frequency current flows through the conductor, the current density on the conductor surface increases as the current frequency increases. This phenomenon is called the skin effect. Further, the depth from the surface of the conductor through which the current flows is called skin depth, and is represented by the following formula (1).

表皮深さ=√(1/(πfμδ)) (1)
式(1)において、fは電流の周波数、μは導体の透磁率、δは導体の導電率である。
図15は、銅の表皮深さと電流の周波数との関係の一例を示す図である。
Skin depth = √ (1 / (πfμδ)) (1)
In equation (1), f is the current frequency, μ is the magnetic permeability of the conductor, and δ is the conductivity of the conductor.
FIG. 15 is a diagram illustrating an example of the relationship between the copper skin depth and the current frequency.

横軸は電流の周波数を示し、縦軸は銅の表皮深さを示す。式(1)において、μ=π×10-7H/m(銅の透磁率)、δ=5.8×107S/m(銅の導電率)を適用した場合の銅の表皮深さと電流の周波数との関係が、図15に示されている。 The horizontal axis represents the current frequency, and the vertical axis represents the copper skin depth. In formula (1), the skin depth of copper when μ = π × 10 −7 H / m (copper permeability) and δ = 5.8 × 10 7 S / m (copper conductivity) are applied. The relationship with current frequency is shown in FIG.

プレーナトランス10をスイッチングトランスとしたとき、1次巻線パターン13または2次巻線パターン14には、スイッチング動作による電流の立ち上がり、または立ち下がり時に、プレーナトランス10の共振周波数に相当する高周波の電流成分が現れる。共振周波数は、例えば、スイッチング周波数の100倍程度の周波数である。この高周波の電流成分が渦電流に相当する。   When the planar transformer 10 is a switching transformer, the primary winding pattern 13 or the secondary winding pattern 14 has a high-frequency current corresponding to the resonance frequency of the planar transformer 10 when the current rises or falls due to a switching operation. Ingredients appear. The resonance frequency is, for example, about 100 times the switching frequency. This high frequency current component corresponds to an eddy current.

例えば、1次巻線パターン13または2次巻線パターン14が銅であり、周波数fが10MHzの場合、図15より、表皮深さは21μmとなる。つまり、1次巻線パターン13または2次巻線パターン14の表面から21μmの範囲に渦電流が流れる。   For example, when the primary winding pattern 13 or the secondary winding pattern 14 is copper and the frequency f is 10 MHz, the skin depth is 21 μm from FIG. That is, an eddy current flows in a range of 21 μm from the surface of the primary winding pattern 13 or the secondary winding pattern 14.

そのため、例えば、1次巻線パターン13においては、図8〜図10に示す導体部分の幅W1〜W3を、21μm(表皮深さ)より小さくすることで、渦電流を削減することができる。2次巻線パターン14についても同様である。   Therefore, for example, in the primary winding pattern 13, the eddy current can be reduced by making the widths W1 to W3 of the conductor portions shown in FIGS. 8 to 10 smaller than 21 μm (skin depth). The same applies to the secondary winding pattern 14.

次に、渦電流損失及び直流抵抗損失について説明する。1次巻線パターン13または2次巻線パターン14に複数の開口部を形成すると、その開口部により渦電流の経路が分断されるため渦電流損失は低減する。しかし、開口部を形成することにより巻線の電流が流れる方向の断面積が減少するため直流抵抗損失が増大する。   Next, eddy current loss and DC resistance loss will be described. When a plurality of openings are formed in the primary winding pattern 13 or the secondary winding pattern 14, the eddy current path is divided by the openings, so that eddy current loss is reduced. However, since the cross-sectional area in the direction in which the winding current flows is reduced by forming the opening, the DC resistance loss increases.

以下では、開口部の形状に対する渦電流損失と直流抵抗損失の合計損失が最小となる範囲から、適切な開口部の大きさ等を決定する方法を説明する。
なお、以下では、開口部として、図10に示すような電流が流れる方向に沿って伸びるスリット状の開口部opnc1〜opncnを例に用いて説明する。また、便宜上、巻線パターン(1次巻線パターン13または2次巻線パターン14)の巻線幅に等間隔でスリットを入れ、さらに、そのスリットを巻線パターン全長に入れた場合について説明する。巻線パターンの一部にスリットを形成する場合であっても、以下と同様にして計算することができる。例えば、1次巻線パターン13の一部に開口部opnc1〜opncnを形成する場合は、式(1)及び以下に示す式(2)において、1次巻線パターン13の長さ(L)及び巻線幅(パターン幅)を、領域13a,13bの大きさに合わせて設定すればよい。
Hereinafter, a method for determining an appropriate opening size and the like from a range in which the total loss of the eddy current loss and the DC resistance loss with respect to the shape of the opening is minimized will be described.
In the following description, slit-like openings opnc1 to opncn extending along the direction of current flow as shown in FIG. 10 will be described as an example. For convenience, a case will be described in which slits are provided at equal intervals in the winding width of the winding pattern (primary winding pattern 13 or secondary winding pattern 14), and further, the slits are provided in the entire winding pattern. . Even when a slit is formed in a part of the winding pattern, it can be calculated in the same manner as described below. For example, when the openings opnc1 to opncn are formed in a part of the primary winding pattern 13, the length (L) of the primary winding pattern 13 in Formula (1) and Formula (2) shown below The winding width (pattern width) may be set according to the size of the regions 13a and 13b.

(渦電流損失の算出例)
図16は、合計スリット幅と巻線幅の比と、渦電流損失との関係の一例を示す図である。横軸は合計スリット幅/巻線幅を示す。合計スリット幅は、例えば、図10に示す開口部opnc1〜opncnでは、幅I3の合計であり、巻線幅は、1次巻線パターン13または2次巻線パターン14のパターン幅である。また、縦軸は巻線パターン1層の渦電流損失を示している。
(Eddy current loss calculation example)
FIG. 16 is a diagram illustrating an example of the relationship between the ratio of the total slit width and the winding width and the eddy current loss. The horizontal axis represents the total slit width / winding width. The total slit width is, for example, the sum of the widths I3 in the openings opnc1 to opncn illustrated in FIG. 10, and the winding width is the pattern width of the primary winding pattern 13 or the secondary winding pattern 14. The vertical axis represents the eddy current loss of one layer of the winding pattern.

渦電流損失は、以下の式(2)で算出される。
渦電流損失(W/m3)=π2Bm222/6ρ (2)
式(2)において、Bmは最大磁束密度、fは電流の周波数、ρは導体の抵抗率、dは配線幅(図10の例では幅I3)である。また、図16に示す渦電流損失の計算条件は、最大磁束密度(Bm=20mT)、周波数(f=10MHz)、銅の抵抗率(ρ=1.68×10-8Ωm)である。ここで、最大磁束密度Bmは電磁界解析等から見積もることができ、また、周波数fは式(1)のfと同じである。
The eddy current loss is calculated by the following equation (2).
Eddy current loss (W / m 3 ) = π 2 Bm 2 f 2 d 2 / 6ρ (2)
In equation (2), Bm is the maximum magnetic flux density, f is the current frequency, ρ is the resistivity of the conductor, and d is the wiring width (width I3 in the example of FIG. 10). Moreover, the calculation conditions of the eddy current loss shown in FIG. 16 are the maximum magnetic flux density (Bm = 20 mT), the frequency (f = 10 MHz), and the resistivity of copper (ρ = 1.68 × 10 −8 Ωm). Here, the maximum magnetic flux density Bm can be estimated from electromagnetic field analysis or the like, and the frequency f is the same as f in the equation (1).

図16に示すように、渦電流損失は、巻線幅に対して合計スリット幅が大きいほど、低減することが分かる。また、図16より、合計スリット幅と巻線幅の比が0.3である場合、巻線パターン1層の渦電流損失は0.15W程度となる。そのため、プレーナトランス10において巻線パターン(1次巻線パターン13と2次巻線パターン14)が10層に渡って形成されている場合、その渦電流損失は1.5Wになることが分かる。   As shown in FIG. 16, it can be seen that the eddy current loss decreases as the total slit width increases with respect to the winding width. Further, from FIG. 16, when the ratio of the total slit width to the winding width is 0.3, the eddy current loss of one winding pattern layer is about 0.15W. Therefore, when the winding pattern (the primary winding pattern 13 and the secondary winding pattern 14) is formed over 10 layers in the planar transformer 10, the eddy current loss is found to be 1.5W.

図8に示したような開口部opna1〜opnanを採用した場合、例えば、1次巻線パターン13の領域13a,13bの長さ(パターン長方向の長さ)と、開口部opna1〜opnanの幅I1の合計値との比に対する、渦電流損失を計算する。   When the openings opna1 to opnan as shown in FIG. 8 are employed, for example, the lengths of the regions 13a and 13b of the primary winding pattern 13 (length in the pattern length direction) and the widths of the openings opna1 to opnan Calculate the eddy current loss relative to the ratio of the total value of I1.

図9に示したような開口部opnb1〜opnbnを採用した場合には、例えば、1次巻線パターン13の領域13a,13bの面積と、開口部opnc1〜opncnの面積の合計値との比に対する、渦電流損失を計算する。   When the openings opnb1 to opnbn as shown in FIG. 9 are employed, for example, the ratio of the area of the regions 13a and 13b of the primary winding pattern 13 to the total value of the areas of the openings opnc1 to opncn Calculate the eddy current loss.

(直流抵抗損失の算出例)
図17は、合計スリット幅と巻線幅の比と、直流抵抗及び直流抵抗損失との関係の一例を示す図である。
(DC resistance loss calculation example)
FIG. 17 is a diagram illustrating an example of the relationship between the ratio between the total slit width and the winding width, and the DC resistance and DC resistance loss.

横軸は合計スリット幅/巻線幅を示す。合計スリット幅は、図16と同様に、例えば、図10に示すスリット幅(例えば幅I3)の合計である。また、左縦軸は巻線パターン1層の直流抵抗を示し、右縦軸は巻線パターン1層の直流抵抗損失を示す。   The horizontal axis represents the total slit width / winding width. The total slit width is the sum of the slit widths (for example, width I3) shown in FIG. 10, for example, as in FIG. The left vertical axis represents the DC resistance of one layer of the winding pattern, and the right vertical axis represents the DC resistance loss of one layer of the winding pattern.

図17の波形R1は直流抵抗を示している。また、図17の波形R2は、直流抵抗損失を示し、以下の式(3)を用いて算出されたものである。
直流抵抗損失(W)=I2R=I2ρL/S (3)
式(3)において、Iは実効電流、Rは直流抵抗、ρは導体の抵抗率、Lは巻線パターンの長さ、Sは巻線パターンの断面積である。また、計算条件は、以下の通りである。
A waveform R1 in FIG. 17 indicates a DC resistance. A waveform R2 in FIG. 17 indicates a direct current resistance loss, and is calculated by using the following equation (3).
DC resistance loss (W) = I 2 R = I 2 ρL / S (3)
In Expression (3), I is an effective current, R is a DC resistance, ρ is a resistivity of a conductor, L is a length of a winding pattern, and S is a cross-sectional area of the winding pattern. The calculation conditions are as follows.

実効電流は、I=2A、銅の抵抗率は、ρ=1.68×10-8Ωm、巻線パターンの長さは、L=238mm、断面積は、S=巻線パターンの厚さ(0.07mm)×(巻線幅(1.1mm)−合計スリット幅)である。 The effective current is I = 2A, the resistivity of copper is ρ = 1.68 × 10 −8 Ωm, the length of the winding pattern is L = 238 mm, the cross-sectional area is S = the thickness of the winding pattern ( 0.07 mm) × (winding width (1.1 mm) −total slit width).

図17の波形R2が示すように、直流抵抗損失は、巻線幅に対して合計スリット幅が大きいほど増大することが分かる。また、図17より、合計スリット幅と巻線幅の比が0.3である場合、巻線パターン1層の直流抵抗損失は0.3Wとなる。そのため、例えば、プレーナトランス10において巻線パターンが10層に渡って形成されている場合、その直流抵抗損失は3Wになることが分かる。   As shown by the waveform R2 in FIG. 17, it can be seen that the DC resistance loss increases as the total slit width increases with respect to the winding width. Moreover, from FIG. 17, when the ratio of the total slit width to the winding width is 0.3, the DC resistance loss of one winding pattern layer is 0.3W. Therefore, for example, when the winding pattern is formed over 10 layers in the planar transformer 10, the DC resistance loss is 3W.

図8に示したような開口部opna1〜opnanを採用した場合、例えば、巻線幅と、1次巻線パターン13の領域13a,13bの幅(例えば、図8のL1)との比に対する、直流抵抗損失を計算する。   When the openings opna1 to opnan as shown in FIG. 8 are employed, for example, with respect to the ratio between the winding width and the width of the regions 13a and 13b of the primary winding pattern 13 (for example, L1 in FIG. 8), Calculate DC resistance loss.

図9に示したような開口部opnb1〜opnbnを採用した場合には、巻線幅と、例えば、図8のL2との比に対する、直流抵抗損失を計算する。
次に、渦電流損失と直流抵抗損失の合計損失について説明する。
When the openings opnb1 to opnbn as shown in FIG. 9 are employed, the DC resistance loss is calculated with respect to the ratio between the winding width and, for example, L2 in FIG.
Next, the total loss of eddy current loss and DC resistance loss will be described.

(合計損失の算出例)
図18は、合計スリット幅と巻線幅の比と、合計損失との関係の一例を示す図である。
横軸は合計スリット幅/巻線幅を示す。合計スリット幅は、図16と同様に、例えば、図10に示すスリット幅(例えば幅I3)の合計である。また、縦軸は巻線パターン1層の合計損失を示している。
(Example of calculating total loss)
FIG. 18 is a diagram illustrating an example of the relationship between the ratio between the total slit width and the winding width and the total loss.
The horizontal axis represents the total slit width / winding width. The total slit width is the sum of the slit widths (for example, width I3) shown in FIG. 10, for example, as in FIG. The vertical axis represents the total loss of one winding pattern layer.

図18の波形ILは、図16に示した渦電流損失を示している。また、図18の波形R2は、図17に示した直流抵抗損失を示す波形である。波形TLは、渦電流損失と直流抵抗損失を加算した合計損失を示す波形である。   A waveform IL in FIG. 18 indicates the eddy current loss shown in FIG. Moreover, the waveform R2 of FIG. 18 is a waveform which shows the DC resistance loss shown in FIG. A waveform TL is a waveform indicating the total loss obtained by adding the eddy current loss and the DC resistance loss.

図18の波形TLが示すように、合計損失は、矢印Kが示す範囲で比較的低くなっている。図18の波形TLから、巻線パターン1層の合計損失が0.82Wと最小になる合計スリット幅と巻線幅の比は0.32となる。ここで、合計スリット幅と巻線幅の比を0.32と選択し、表皮効果を考慮して配線幅(図10の幅W3)を20μmと選択した場合、巻線幅1.1mmの導体パターンに等間隔でスリットを入れるとすると、スリット幅は、0.01mmと求めることができる。このように、複数の開口部opnc1〜opncnの大きさ(スリット幅等)やスリット数を最適化できる。   As indicated by the waveform TL in FIG. 18, the total loss is relatively low in the range indicated by the arrow K. From the waveform TL in FIG. 18, the ratio of the total slit width and the winding width that minimizes the total loss of the winding pattern 1 layer to 0.82 W is 0.32. Here, when the ratio between the total slit width and the winding width is selected as 0.32, and the wiring width (width W3 in FIG. 10) is selected as 20 μm in consideration of the skin effect, a conductor having a winding width of 1.1 mm is selected. If slits are provided in the pattern at equal intervals, the slit width can be determined to be 0.01 mm. Thus, the size (slit width, etc.) and the number of slits of the plurality of openings opnc1 to opncn can be optimized.

図8や図9に示したような開口部opna1〜opnan,opnb1〜opnbnを採用したときにも同様に、渦電流損失と直流抵抗損失の合計損失に基づき、開口部opna1〜opnan,opnb1〜opnbnの大きさ等を最適化する。   Similarly, when the openings opna1 to opnan and opnb1 to opnbn as shown in FIG. 8 and FIG. Optimize the size etc.

表皮深さや、渦電流損失と直流抵抗損失の合計損失に基づき、複数の開口部の大きさ等を決めることで、損失を適切に減らすことができる。
以下、形成する複数の開口部の最適化を行う処理の一例の流れをフローチャートでまとめる。
By determining the size of the plurality of openings based on the skin depth and the total loss of eddy current loss and DC resistance loss, the loss can be reduced appropriately.
Hereinafter, a flow of an example of processing for optimizing a plurality of openings to be formed is summarized in a flowchart.

図19は、開口部の最適化処理の一例の流れを示すフローチャートである。なお、以下の処理は、図11に示したコンピュータ20のプロセッサ21の制御のもと行われるものとして記載する。   FIG. 19 is a flowchart illustrating an exemplary flow of an opening optimization process. The following processing is described as being performed under the control of the processor 21 of the computer 20 shown in FIG.

まず、プロセッサ21は、ユーザから入力されたプレーナトランスの物理的特性及び使用条件を取得する(ステップS1)。プレーナトランスの物理的特性は、例えば、プレーナトランスのコアの形状、巻線パターンの特性(長さ、厚さ、幅、巻数)等である。プレーナトランスの使用条件は、例えば、プレーナトランスが用いられる回路方式や回路で使用される電圧、電流、周波数等である。   First, the processor 21 acquires the physical characteristics and usage conditions of the planar transformer input from the user (step S1). The physical characteristics of the planar transformer are, for example, the shape of the core of the planar transformer, the characteristics of the winding pattern (length, thickness, width, number of turns), and the like. The usage conditions of the planar transformer are, for example, a circuit system in which the planar transformer is used, a voltage, a current, a frequency, and the like used in the circuit.

次に、プロセッサ21は、巻線パターン上の磁束密度分布の算出を行う(ステップS2)。プロセッサ21は、電磁界解析等により、例えば、上記の図12、図13のような磁束密度分布を得る。そして、プロセッサ21は、巻線パターン上の磁束密度の高い部分に基づき、開口部を形成する領域を決定する。   Next, the processor 21 calculates a magnetic flux density distribution on the winding pattern (step S2). For example, the processor 21 obtains the magnetic flux density distribution as shown in FIGS. 12 and 13 by electromagnetic field analysis or the like. And the processor 21 determines the area | region which forms an opening part based on the part with high magnetic flux density on a winding pattern.

その後、プロセッサ21は、表皮深さの算出(ステップS3)、渦電流損失の算出(ステップS4)、直流抵抗損失の算出(ステップS5)、合計損失の算出(ステップS6)を行い、その結果から、適切な開口部の位置や大きさ等を決定する(ステップS7)。ステップS7の処理では、上記のように、例えば、開口部を図10に示すようなスリット形状とした場合、合計損失が最小となる範囲から、合計スリット幅/巻線幅が選択される。さらに、幅W3が表皮深さより狭くなるように考慮して、スリット幅と、巻線パターンにスリットを入れる間隔等が決定される。   Thereafter, the processor 21 calculates the skin depth (step S3), calculates the eddy current loss (step S4), calculates the DC resistance loss (step S5), and calculates the total loss (step S6). Then, an appropriate position and size of the opening are determined (step S7). In the process of step S7, as described above, for example, when the opening has a slit shape as shown in FIG. 10, the total slit width / winding width is selected from the range where the total loss is minimized. Furthermore, considering the width W3 to be narrower than the skin depth, the slit width, the interval at which the slit is inserted into the winding pattern, and the like are determined.

なお、ステップS2〜S5の処理は適宜順序を入れ替えてもよい。
ところで、磁気飽和抑制のためのギャップの位置は、コアの内脚部の間に限定されず、外脚部の間にあってもよい。以下、その例を、第2の実施の形態によるプレーナトランスの変形例1として説明する。
Note that the order of the processes in steps S2 to S5 may be appropriately changed.
By the way, the position of the gap for suppressing magnetic saturation is not limited between the inner leg portions of the core but may be between the outer leg portions. Hereinafter, the example is demonstrated as the modification 1 of the planar transformer by 2nd Embodiment.

(変形例1)
図20は、第2の実施の形態によるプレーナトランスの変形例を示す断面図である。
プレーナトランス30は、多層基板31、コア32を有する。
(Modification 1)
FIG. 20 is a cross-sectional view showing a modification of the planar transformer according to the second embodiment.
The planar transformer 30 includes a multilayer substrate 31 and a core 32.

多層基板31は、図1に示した多層基板2と同様に、電力伝送を行う1次巻線パターン33と2次巻線パターン34とが絶縁層35を介して積層された構造を有している。
コア32は、図4に示したコア12と同様に、2つのコア部品32a,32bを有する。ただ、コア12と異なり、コア32は、内脚部32a1,32b1の間ではなく、外脚部32a2,32b2の間及び外脚部32a3,32b3の間に、磁気飽和抑制のためのギャップ32c,32dが設けられている。
Similar to the multilayer substrate 2 shown in FIG. 1, the multilayer substrate 31 has a structure in which a primary winding pattern 33 and a secondary winding pattern 34 for transmitting power are stacked via an insulating layer 35. Yes.
The core 32 has two core parts 32a and 32b, like the core 12 shown in FIG. However, unlike the core 12, the core 32 is not between the inner legs 32a1 and 32b1, but between the outer legs 32a2 and 32b2 and between the outer legs 32a3 and 32b3. 32d is provided.

このようなギャップ32c,32dを有するコア32を使用する場合、1次巻線パターン33及び2次巻線パターン34の複数の開口部は、以下に示すような位置に形成される。以下では、1次巻線パターン33に形成される複数の開口部の例を説明するが、2次巻線パターン34に形成される複数の開口部についても同様の位置に形成される。   When the core 32 having such gaps 32c and 32d is used, a plurality of openings of the primary winding pattern 33 and the secondary winding pattern 34 are formed at positions as shown below. In the following, an example of a plurality of openings formed in the primary winding pattern 33 will be described, but a plurality of openings formed in the secondary winding pattern 34 are also formed at the same position.

図21は、1次巻線パターンに形成される開口部の位置を示す図である。
なお、図21は、図20に示す矢印J方向からみた1次巻線パターン33の平面図であり、また、複数の開口部が形成される1次巻線パターン33の領域33a,33bが斜線で示されている。また、1次巻線パターン33とコア部品32a,32bとの配置関係を示すために、矢印J方向からみたコア32部品a、内脚部32a1,外脚部32a2,32a3の配置領域が点線で示されている。
FIG. 21 is a diagram showing the position of the opening formed in the primary winding pattern.
FIG. 21 is a plan view of the primary winding pattern 33 viewed from the direction of arrow J shown in FIG. 20, and regions 33a and 33b of the primary winding pattern 33 in which a plurality of openings are formed are hatched. It is shown in In addition, in order to show the arrangement relationship between the primary winding pattern 33 and the core parts 32a and 32b, the arrangement area of the core 32 part a, the inner leg part 32a1, and the outer leg parts 32a2 and 32a3 viewed from the direction of the arrow J is indicated by a dotted line. It is shown.

図20に示した外脚部32a2,32b2の間に設けられたギャップ32cの形成領域は、図21では、点線で示される外脚部32a2の配置領域に対応している。また、図20に示した外脚部32a3,32b3の間に設けられたギャップ32dの形成領域は、図21では、点線で示される外脚部32a3の配置領域に対応している。   The formation region of the gap 32c provided between the outer leg portions 32a2 and 32b2 shown in FIG. 20 corresponds to the arrangement region of the outer leg portion 32a2 indicated by the dotted line in FIG. Further, the formation region of the gap 32d provided between the outer leg portions 32a3 and 32b3 shown in FIG. 20 corresponds to the arrangement region of the outer leg portion 32a3 indicated by the dotted line in FIG.

ギャップ32c,32dからの漏れ磁束は、ギャップ32c,32dに近く、さらに、コア32に覆われた部分ほど大きくなる。そのため、漏れ磁束により生じる渦電流も、ギャップ32c,32dに近く、さらに、コア32に覆われた部分ほど大きくなる。図20のようにプレーナトランス30のコア32には、2つのギャップ32c,32dが設けられているため、1次巻線パターン33において、大きな渦電流が生じる部分は、2か所あることになる。   Leakage magnetic flux from the gaps 32c and 32d is closer to the gaps 32c and 32d and further increases as it is covered by the core 32. For this reason, the eddy current generated by the leakage magnetic flux is also closer to the gaps 32 c and 32 d and further increases as the portion is covered by the core 32. Since the core 32 of the planar transformer 30 is provided with two gaps 32c and 32d as shown in FIG. 20, there are two portions where a large eddy current is generated in the primary winding pattern 33. .

そこで、1次巻線パターン33には、大きな渦電流が生じる2か所の部分に、複数の開口部が形成される。すなわち、ギャップ32c,32d(外脚部32a2,32a3の配置領域)に隣接し、さらに、コア32覆われた1次巻線パターン33の領域33a,33bに、複数の開口部が形成されている。これにより、1次巻線パターン33に生じる渦電流の経路が、複数の開口部により分断されるため、大きな渦電流は生じなくなる。   Therefore, the primary winding pattern 33 is formed with a plurality of openings at two portions where a large eddy current is generated. That is, a plurality of openings are formed in the regions 33 a and 33 b of the primary winding pattern 33 that are adjacent to the gaps 32 c and 32 d (arrangement regions of the outer legs 32 a 2 and 32 a 3) and are covered with the core 32. . Thereby, the path of the eddy current generated in the primary winding pattern 33 is divided by the plurality of openings, so that a large eddy current does not occur.

なお、開口部の形状としては、図8乃至図10に示したような開口部opna1〜opnan,opnb1〜opnbn,opnc1〜opncnを用いることができる。開口部の大きさ等は、前述したような渦電流損失と直流抵抗損失の合計値に基づき決定される。   As the shape of the opening, the openings opna1 to opnan, opnb1 to opnbn, and opnc1 to opncn as shown in FIGS. 8 to 10 can be used. The size and the like of the opening are determined based on the total value of the eddy current loss and the DC resistance loss as described above.

以上のように、プレーナトランス30では、複数の開口部の形成場所を、コア部品32a,32bに覆われている1次巻線パターン33、2次巻線パターン34の、ギャップ32c,32dに隣接している領域に限定している。そのため、抵抗損失の増大を抑えることができる。   As described above, in the planar transformer 30, a plurality of openings are formed adjacent to the gaps 32c and 32d of the primary winding pattern 33 and the secondary winding pattern 34 covered with the core parts 32a and 32b. The area is limited. Therefore, an increase in resistance loss can be suppressed.

また、漏れ磁束(渦電流)の大きくなる領域に複数の開口部を設けることで、効率よく渦電流の発生を抑制できる。すなわち、1次巻線パターン33、2次巻線パターン34に生じる渦電流の経路が、複数の開口部により分断されるため、大きな渦電流が生じなくなる。これにより、渦電流損失を低減することができる。   In addition, by providing a plurality of openings in the region where the leakage magnetic flux (eddy current) increases, the generation of eddy current can be efficiently suppressed. That is, since the path of the eddy current generated in the primary winding pattern 33 and the secondary winding pattern 34 is divided by the plurality of openings, a large eddy current is not generated. Thereby, eddy current loss can be reduced.

なお、コア32は、外脚部32a2,32b2または外脚部32a3,32b3の間のギャップ32c,32dに加えて、内脚部32a1,32b1の間にも磁気飽和抑制のためのギャップを設けていてもよい。そのような場合、上記の開口部に加えて、内脚部のギャップに隣接し、さらに、コアで覆われた1次巻線パターン33、2次巻線パターン34の領域に複数の開口部を形成するようにしてもよい。   In addition to the gaps 32c and 32d between the outer legs 32a2 and 32b2 or the outer legs 32a3 and 32b3, the core 32 has a gap for suppressing magnetic saturation between the inner legs 32a1 and 32b1. May be. In such a case, in addition to the openings described above, a plurality of openings are provided in the region of the primary winding pattern 33 and the secondary winding pattern 34 that are adjacent to the gap of the inner leg portion and covered with the core. You may make it form.

(変形例2)
図22は、巻線パターンの変形例を示す図である。
図22では、コア41が点線で表されている。図22に示されている巻線パターン(1次巻線パターンまたは2次巻線パターン)40では、複数の開口部が形成されている領域については図示が省略されている。
(Modification 2)
FIG. 22 is a diagram illustrating a modification of the winding pattern.
In FIG. 22, the core 41 is represented by a dotted line. In the winding pattern (primary winding pattern or secondary winding pattern) 40 shown in FIG. 22, illustration of a region where a plurality of openings are formed is omitted.

巻線パターン40は、コア41に覆われていない部分のパターン幅waが、コア41に覆われている部分のパターン幅wbより、幅が狭い。コア41に覆われていない部分は、プレーナトランスの1次巻線パターンと2次巻線パターンの結合率が低く、プレーナトランスの性能にあまり寄与しないにも関わらず、渦電流損失が発生する(コア41に覆われている部分よりは小さいが)。   In the winding pattern 40, the pattern width wa of the portion not covered with the core 41 is narrower than the pattern width wb of the portion covered with the core 41. In the portion not covered by the core 41, the coupling ratio between the primary winding pattern and the secondary winding pattern of the planar transformer is low, and eddy current loss occurs although it does not contribute much to the performance of the planar transformer ( Smaller than the portion covered by the core 41).

図22のように、コア41に覆われていない部分のパターン幅waを狭くすることで、コア41に覆われていない部分の巻線パターン40をコア41に近づけることができ、結合率を向上できる。また、パターン幅waが狭くなることにより、渦電流損失も低減できる。さらに、プレーナトランスの小型化も可能となる。   As shown in FIG. 22, by reducing the pattern width wa of the portion not covered by the core 41, the winding pattern 40 of the portion not covered by the core 41 can be brought closer to the core 41, and the coupling rate is improved. it can. Moreover, eddy current loss can be reduced by reducing the pattern width wa. Furthermore, the planar transformer can be miniaturized.

このような巻線パターン40を、前述してきたプレーナトランス1,10,30の1次巻線パターン4,13,33、または2次巻線パターン5,14,34として適用してもよい。   Such a winding pattern 40 may be applied as the primary winding patterns 4, 13, 33 of the planar transformers 1, 10, 30 described above or the secondary winding patterns 5, 14, 34.

以上、実施の形態に基づき、本発明のプレーナトランスの一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。   As described above, one aspect of the planar transformer of the present invention has been described based on the embodiment, but these are merely examples, and the present invention is not limited to the above description.

1 プレーナトランス
2 多層基板
3 コア
3g ギャップ
4 1次巻線パターン
4a,4b 領域
5 2次巻線パターン
6 絶縁層
opn1〜opnn 開口部
DESCRIPTION OF SYMBOLS 1 Planar transformer 2 Multilayer substrate 3 Core 3g Gap 4 Primary winding pattern 4a, 4b Area | region 5 Secondary winding pattern 6 Insulation layer opn1-opnn Opening

Claims (4)

電力伝送を行う1次巻線パターンと2次巻線パターンとが絶縁層を介して積層された多層基板と、
前記1次巻線パターンまたは前記2次巻線パターンの少なくとも一部を覆うように配置され、磁気飽和抑制のためのギャップが形成されているコアと、を有し、
前記コアに覆われている前記1次巻線パターンまたは前記2次巻線パターンの各々の2つの側面のうち、前記ギャップに隣接している一方の側面のみを含む、前記1次巻線パターンまたは前記2次巻線パターンの領域だけに、複数の開口部が形成されている、ことを特徴とするプレーナ型変圧装置。
A multilayer substrate in which a primary winding pattern and a secondary winding pattern for performing power transmission are laminated via an insulating layer;
A core disposed so as to cover at least a part of the primary winding pattern or the secondary winding pattern and having a gap for suppressing magnetic saturation;
The primary winding pattern or the primary winding pattern or the secondary winding pattern covered with the core includes only the one side surface adjacent to the gap among the two side surfaces of each of the primary winding pattern and the secondary winding pattern. A planar transformer having a plurality of openings formed only in the region of the secondary winding pattern .
前記領域における前記1次巻線パターンまたは前記2次巻線パターンの導体部分の幅は、前記1次巻線パターンまたは前記2次巻線パターンの表皮深さよりも小さいことを特徴とする請求項1に記載のプレーナ型変圧装置。   The width of the conductor portion of the primary winding pattern or the secondary winding pattern in the region is smaller than the skin depth of the primary winding pattern or the secondary winding pattern. The planar type transformer described in 1. 前記1次巻線パターンまたは前記2次巻線パターンにおける、前記複数の開口部の大きさは、前記大きさの増加に伴い低減する渦電流損失と、前記大きさの増加に伴い増加する直流抵抗損失とを加算した合計損失に基づき、決められていることを特徴とする請求項1または2に記載のプレーナ型変圧装置。   The size of the plurality of openings in the primary winding pattern or the secondary winding pattern includes an eddy current loss that decreases as the size increases, and a DC resistance that increases as the size increases. 3. The planar transformer according to claim 1, wherein the planar transformer is determined based on a total loss obtained by adding the loss. 前記コアに覆われていない前記1次巻線パターンまたは前記2次巻線パターンの第1のパターン幅は、前記コアに覆われている前記1次巻線パターンまたは前記2次巻線パターンの第2のパターン幅よりも狭いことを特徴とする請求項1乃至3の何れか一項に記載のプレーナ型変圧装置。
The first pattern width of the primary winding pattern or the secondary winding pattern not covered by the core is the first pattern width of the primary winding pattern or the secondary winding pattern covered by the core. 4. The planar transformer according to claim 1, wherein the planar transformer is narrower than a pattern width of 2. 5.
JP2014124921A 2014-06-18 2014-06-18 Planar type transformer Active JP6364988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014124921A JP6364988B2 (en) 2014-06-18 2014-06-18 Planar type transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014124921A JP6364988B2 (en) 2014-06-18 2014-06-18 Planar type transformer

Publications (2)

Publication Number Publication Date
JP2016004928A JP2016004928A (en) 2016-01-12
JP6364988B2 true JP6364988B2 (en) 2018-08-01

Family

ID=55223990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014124921A Active JP6364988B2 (en) 2014-06-18 2014-06-18 Planar type transformer

Country Status (1)

Country Link
JP (1) JP6364988B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838227B1 (en) * 2016-07-14 2018-03-13 이주열 Common winding wire planar transformer
JP2019021726A (en) * 2017-07-14 2019-02-07 カルソニックカンセイ株式会社 Planar type coil, manufacturing method thereof, and planar type transformer
KR101973439B1 (en) * 2017-09-05 2019-04-29 삼성전기주식회사 Coil component
JP2020167271A (en) * 2019-03-29 2020-10-08 三菱電機エンジニアリング株式会社 Transformer and power conversion apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203736A (en) * 1995-01-30 1996-08-09 Murata Mfg Co Ltd Coil device with core
JP2003022918A (en) * 2001-07-09 2003-01-24 Toyota Industries Corp Coil apparatus
JP2003142323A (en) * 2001-11-01 2003-05-16 Sanken Electric Co Ltd Sheet coil and sheet transformer
JP2004047700A (en) * 2002-07-11 2004-02-12 Jfe Steel Kk Planar magnetic element for non-contact charger
JP2012134291A (en) * 2010-12-21 2012-07-12 Sanken Electric Co Ltd Electronic circuit device

Also Published As

Publication number Publication date
JP2016004928A (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP6364988B2 (en) Planar type transformer
US7936246B2 (en) On-chip inductor for high current applications
TWI460747B (en) Semiconductor inductor and method thereof
JP2005534184A (en) Planar inductance
JP6627648B2 (en) Circuit board and electronic circuit module using the same
US20130027170A1 (en) Isolated power converter with magnetics on chip
JP6318874B2 (en) Reactor
JP2014135506A (en) Semiconductor device
JP2018060903A (en) Differential mode filter
Dimitrakakis et al. High-frequency copper losses in magnetic components with layered windings
JP2012079983A (en) Magnetic element
JP2018107299A (en) Coil component and circuit board including the same
JP5886314B2 (en) Analysis calculation method, analysis calculation program, and recording medium
JP6424497B2 (en) Planar transformer, power supply unit, and method of manufacturing planar transformer
JP2007299099A (en) Printed board-mounted casing analysis system and method, printed board-mounted casing structure, program and recording medium
JP5353042B2 (en) Printed wiring board
JP6552332B2 (en) Coil parts
JP5552661B2 (en) Induction equipment
US8079010B2 (en) Wiring information generating apparatus, method and program
JP6064943B2 (en) Electronics
KR20120110004A (en) Core, transformer, choke coil and switching power supply
JP4438682B2 (en) Printed circuit board analysis apparatus, method, program, and recording medium
JP2004095777A (en) Inductor element
JP5938084B2 (en) Semiconductor device
JP2017092071A (en) Inductance element and evaluation method for inductance element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6364988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150