JP6362564B2 - Communication apparatus and buffer control method - Google Patents
Communication apparatus and buffer control method Download PDFInfo
- Publication number
- JP6362564B2 JP6362564B2 JP2015079483A JP2015079483A JP6362564B2 JP 6362564 B2 JP6362564 B2 JP 6362564B2 JP 2015079483 A JP2015079483 A JP 2015079483A JP 2015079483 A JP2015079483 A JP 2015079483A JP 6362564 B2 JP6362564 B2 JP 6362564B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- buffer
- delay
- time
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
本発明は、フレームを転送する通信装置およびバッファ制御方法に関する。 The present invention relates to a communication device for transferring a frame and a buffer control method.
音声や映像等を伝送するリアルタイム性が高いサービスでは、伝送装置がフレームを転送する際に発生する遅延時間に対する短縮化の要求が強く、伝送装置内におけるフレームの滞留が許容される遅延時間(以下、許容遅延時間と称す)が設定されている。このため、伝送装置は、フレームを受信してから送信するまでの処理の遅延時間が、許容遅延時間を超過すると、フレームの有効性がなくなるために、許容遅延時間を超過したフレームを廃棄している。従来手法では、許容遅延時間の設定されたフレームに対して、(1)フレーム受信時刻または送出時刻、フレーム送信間隔から各フレームの送出予定時刻を算出し、(2)バッファに格納された各フレームの受信時刻および格納順番に関する情報を記録し、(3)許容遅延時間とフレーム受信時間を加算して廃棄予定時刻を算出し、(4)送出予定時刻が廃棄予定時刻を超えた場合にフレーム廃棄処理を行うことで、許容遅延時間を超えて送信しようとするフレームを廃棄する(特許文献1参照)。 For services with high real-time characteristics that transmit audio, video, etc., there is a strong demand for shortening the delay time that occurs when the transmission device transfers frames, and the delay time (hereinafter referred to as the frame retention time allowed in the transmission device). , Referred to as allowable delay time). For this reason, the transmission device discards a frame that exceeds the allowable delay time because the validity of the frame is lost if the delay time of processing from reception of the frame to transmission exceeds the allowable delay time. Yes. In the conventional method, (1) a frame transmission time is calculated from a frame reception time or transmission time and a frame transmission interval for a frame for which an allowable delay time is set, and (2) each frame stored in the buffer. (3) Calculate the estimated discard time by adding the allowable delay time and the frame reception time, and (4) discard the frame when the scheduled transmission time exceeds the estimated discard time. By performing the processing, a frame to be transmitted exceeding the allowable delay time is discarded (see Patent Document 1).
許容遅延時間が設定されたフレームを対象としたフレーム転送では、設定した許容遅延時間を満たさないフレームを廃棄する。従来手法では送出予定時刻と廃棄予定時刻の算出および管理を行い、さらに、廃棄判定に伴う複雑なバッファ制御をフレーム毎に実施するため、回路規模および消費電力が大きくなるという問題があった。また、フレーム蓄積中に障害発生に伴う冗長経路への切替、送信の一時中断を指示するPauseフレームの受信など外部要因の遅延が発生した場合、送出予定時刻にずれが発生し、フレームが出力できずにバッファに溜まり続けバッファがオーバフローするケースがある。この場合、本来であれば出力可能である後続のフレームがオーバフローにより廃棄されてしまい、出力できないという問題もあった。 In frame transfer for a frame for which the allowable delay time is set, a frame that does not satisfy the set allowable delay time is discarded. The conventional method calculates and manages the scheduled transmission time and the scheduled disposal time, and further performs complicated buffer control for each frame, so that there is a problem that the circuit scale and power consumption increase. In addition, if there is a delay due to external factors such as switching to a redundant path when a failure occurs during frame accumulation, or receiving a Pause frame that instructs a temporary suspension of transmission, a delay occurs in the scheduled transmission time, and the frame can be output. In some cases, the buffer overflows without being accumulated. In this case, there is a problem in that a subsequent frame that can be output is discarded due to overflow and cannot be output.
本発明は、上記に鑑みてなされたものであって、外部要因の遅延が発生した場合にバッファがオーバフローするのを防止することが可能な通信装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a communication device capable of preventing a buffer from overflowing when a delay due to an external factor occurs.
上述した課題を解決し、目的を達成するために、本発明にかかる通信装置は、装置内に滞留可能な時間である許容遅延時間が規定されたフレームを格納するためのバッファ部と、バッファ部にフレームが書き込まれてから読み出されるまでの時間であるフレーム滞留時間に影響を与える、自装置の外部で発生した遅延を検出する外部遅延検出部と、を備える。また、外部遅延検出部が検出した遅延の遅延時間と許容遅延時間とに基づいて、バッファ部へのフレームの書き込みを停止する期間を決定する遅延管理部と、遅延管理部で決定された期間において受信したフレームを廃棄するようにバッファ部を制御するバッファ閉塞制御部と、を備える。また、外部遅延検出部が遅延を検出した場合に、バッファ部に格納されているフレームを廃棄するバッファクリア制御部を備える。 In order to solve the above-described problems and achieve the object, a communication device according to the present invention includes a buffer unit for storing a frame in which an allowable delay time, which is a stagnation time in the device, is defined, and a buffer unit And an external delay detection unit that detects a delay generated outside the apparatus that affects a frame residence time, which is a time from when a frame is written to when the frame is read. In addition, a delay management unit that determines a period for stopping writing of a frame to the buffer unit based on the delay time of the delay detected by the external delay detection unit and the allowable delay time, and a period determined by the delay management unit A buffer blockage control unit that controls the buffer unit to discard the received frame. In addition, a buffer clear control unit is provided that discards a frame stored in the buffer unit when the external delay detection unit detects a delay.
本発明によれば、外部要因の遅延が発生した場合にバッファがオーバフローするのを防止できるという効果を奏する。 According to the present invention, it is possible to prevent the buffer from overflowing when a delay due to an external factor occurs.
以下に、本発明の実施の形態にかかる通信装置およびバッファ制御方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, a communication device and a buffer control method according to an embodiment of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1は、本発明の実施の形態1にかかる通信装置の構成例を示す図である。図1に示した通信装置1において、許容遅延識別部10は、入力フレームすなわち他の通信装置から受信したフレームの滞留が許容される遅延時間である許容遅延時間を識別する。バッファ振分け部11は、許容遅延識別部10からフレームおよびフレームの許容遅延時間の情報を受け取り、受け取ったフレームを許容遅延時間に基づいてバッファに振り分ける。外部遅延検出部12は、外部要因の遅延時間である外部遅延時間を検出する。遅延管理部13は、外部遅延検出部12で検出された外部遅延時間に基づいて、バッファ閉塞制御部14およびバッファクリア制御部15に出力する制御信号を生成する。バッファ閉塞制御部14は、遅延管理部13からの制御信号を用いて、許容遅延時間ごとにフレームが振り分けられる複数のバッファの閉塞制御を行う。バッファクリア制御部15は、遅延管理部13からの制御信号を用いて、フレームを格納する各バッファのクリア制御を行う。複数のバッファ部161〜163は、自バッファと対応付けられている許容遅延時間のフレームを格納する。出力制御部17は、バッファ部161〜163に格納されているフレームの出力制御を行う。
FIG. 1 is a diagram illustrating a configuration example of a communication apparatus according to the first embodiment of the present invention. In the
図1ではバッファ部が3つの場合の例を示しているが、バッファ部を2つ以下または4つ以上としてもよい。バッファ部は複数でなくてもよい。バッファ部161〜163の各々には、許容遅延時間が同じフレームが格納される。本実施の形態ではバッファ部が3つであるため、許容遅延時間は3種類となる。本実施の形態では、バッファ部161〜163の許容遅延時間を遅延#1〜#3とし、また、遅延#1<遅延#2<遅延#3とする。なお、以下の説明において、バッファ部161〜163をバッファ#1〜#3と表現する場合がある。
Although FIG. 1 shows an example in which there are three buffer units, the number of buffer units may be two or less or four or more. There may not be a plurality of buffer units. Each of the buffer units 16 1 to 16 3 stores a frame having the same allowable delay time. In the present embodiment, since there are three buffer units, there are three types of allowable delay times. In the present embodiment, the allowable delay times of the buffer units 16 1 to 16 3 are set as
バッファ部161〜163は同じ構成となっている。なお、図1では、バッファ部161の構成のみを記載し、バッファ部162および163の構成については記載を省略している。バッファ部161〜163の各々は、後述するフレームバッファ162へのフレーム書き込みおよびフレーム廃棄制御を行うバッファ書込制御部161と、フレームを格納するフレームバッファ162と、フレームバッファ162に格納されているフレームの読み出し制御を行うバッファ読出制御部163とを備える。
The buffer units 16 1 to 16 3 have the same configuration. In FIG. 1, describes only the configuration of the buffer section 16 1, thus omitting some configuration of the buffer section 16 2 and 16 3. Each of the buffer units 16 1 to 16 3 is stored in a buffer
以下、通信装置1の動作について説明する。ここで、本実施の形態の通信装置1では、予め一定時間の遅延が発生することが見込まれる、Pauseフレームの受信時および障害発生に伴う経路切替発生時を想定している。すなわち、Pauseフレームの受信または障害発生に伴う経路切替の発生により外部要因の遅延が発生した場合に、許容遅延時間を超過するフレームをフレームバッファから廃棄する。Pauseフレームの受信により発生する遅延時間の例について、図2を用いて説明する。図2は、Pauseフレームの構成を示す図である。PauseフレームはIEEE802.3xで規定されており、Preamble、SFD(Start Frame Delimiter)、MAC−DA(Media Access Control−Destination Address)、MAC−SA(Media Access Control−Source Address)、Length/Type、操作コード、中断時間、PAD(Padding)およびFCS(Frame Check Sequence)の各フィールドを有する。各フィールドの詳細については省略する。フレームを送受信する通信装置は、Pauseフレームの「MAC−DA」フィールドに「01:80:C2:00:00:01」、「Length/Type」フィールドに「0x8808」、「操作コード」フィールドに「0x0001」、「中断時間」フィールドに「送信の中断時間」を指定し、他の通信装置へ送信することにより、他の通信装置によるフレームの送信を待たせることができる。「中断時間×512ビット時間」が実際の送信中断時間となり、通信装置は、Pauseフレームを受信した場合、「中断時間×512ビット時間」の間、フレームの送信を停止する。また、本実施の形態の通信装置1は、フレームの伝送路上で障害が発生した場合、障害を検出した他の通信装置から、障害発生に伴う遅延時間の通知を受けることを想定している。障害発生に伴う遅延時間は、例えば、伝送経路を切り替える際の所要時間である。伝送路を切り替えている最中はフレームが転送されずに装置内に滞留し続け、フレーム滞留時間すなわち遅延時間が長くなり、許容遅延時間を超過する可能性がある。障害を検出した他の通信装置が障害発生に伴う遅延時間を通知する方法としては、遅延時間の情報を格納したフレームを送信することが考えられるが通知方法をこれに限定するものではない。障害を検出した他の通信装置が障害発生に伴う遅延時間を通知する場合に、Pauseフレームまたはこれに相当するフレームを使用してもよい。
Hereinafter, the operation of the
<通常時の動作>
まず、通常時の動作、すなわち、外部遅延検出部12が外部遅延時間を検出していない状態での動作について説明する。なお、本実施の形態では、通信装置1の全体動作を説明し、その後、各構成要素の動作についてあらためて説明する。
<Normal operation>
First, a normal operation, that is, an operation in a state where the
通常動作中の通信装置1においては、他の通信装置から送信されてきたフレームが許容遅延識別部10に入力され、許容遅延識別部10は、フレームを解析し、フレームに格納されている情報に基づいて許容遅延時間を識別し、フレームおよびこのフレームの許容遅延時間を示す情報をバッファ振分部11に出力する。バッファ振分部11は、許容遅延識別部10から受け取ったフレームを、その許容遅延時間に対応するバッファ部161、162または163へ出力する。なお、ここまでの動作は、後述する「外部要因により遅延が発生している場合の動作」と同じである。すなわち、外部遅延検出部12が外部遅延時間を検出したか否かによらず、許容遅延識別部10およびバッファ振分部11は同じ動作を行う。本実施の形態では、許容遅延識別部10とバッファ振分部11を別構成としているが、これらを1つにまとめた構成としてもよい。
In the
バッファ部161〜163において、バッファ書込制御部161は、バッファ振分部11から入力されたフレームをフレームバッファ162へ書き込む。通常動作時には、入力されたすべてのフレームがフレームバッファ162へ書き込まれる。バッファ読出制御部163は、出力制御部17から読み出し指示を受けると、フレームバッファ162からフレームを読み出して出力制御部17へ出力する。出力制御部17による読み出し制御では、一般的なWFQ(Weighted Fair Queuing)などを用いて許容遅延時間に応じた重みづけを行い、許容遅延時間が短いバッファからの読み出しを優先的に行う。以上が、通常動作時の動作である。
In the buffer units 16 1 to 16 3 , the buffer
<外部要因により遅延が発生している場合の動作>
次に、外部要因により遅延が発生している場合の動作、すなわち、外部遅延検出部12が外部遅延時間を検出した場合の動作について説明する。なお、許容遅延識別部10およびバッファ振分部11の動作は通常時と同様であるため、説明を省略する。
<Operation when delay occurs due to external factors>
Next, an operation when a delay occurs due to an external factor, that is, an operation when the external
外部遅延検出部12は、フレームの転送先の通信装置からPauseフレームを受信するなどして外部遅延を検出した場合、外部遅延時間、すなわち、外部要因により発生する遅延時間を遅延管理部13へ通知する。遅延管理部13は、外部遅延検出部12から通知された外部遅延時間と、バッファ部161〜163の許容遅延時間、すなわち、バッファ部161〜163に格納されている各フレームの許容遅延時間に応じたバッファ閉塞時間とを算出する。バッファ閉塞時間とは、バッファ部161〜163へのフレーム書き込みを一時的に停止する期間を示す時間であり、バッファ閉塞時間はバッファ部161〜163ごとに異なる値となる。バッファ閉塞時間は許容遅延時間が短いフレームを格納するバッファほど長くなる。バッファ閉塞時間は、例えば、「(バッファ閉塞時間)=(外部遅延時間)−(許容遅延時間)」とすることができるが、バッファ閉塞時間の計算方法をこれに限定するものではない。遅延管理部13は、バッファ閉塞時間を算出後、算出した各バッファのバッファ閉塞時間をバッファ閉塞制御部14に通知するとともに、バッファクリア制御部15に対してバッファクリアを指示する。遅延管理部13は、バッファ閉塞時間がマイナスの場合、バッファ閉塞制御部14へのバッファ閉塞時間の通知およびバッファクリア制御部15へのバッファクリア指示を行わなくてもよい。遅延管理部13は、各バッファのバッファ閉塞時間のうち、一部のバッファ閉塞時間がマイナスの場合、値がマイナスのバッファ閉塞時間についてはバッファ閉塞制御部14へのバッファ閉塞時間の通知およびバッファクリア制御部15へのバッファクリア指示を行わなくてもよい。
The external
バッファ閉塞制御部14は、遅延管理部13から各バッファ部のバッファ閉塞時間が通知されると、これを保持し、各バッファ部のバッファ書込制御部161に対してフレームの書き込み停止を指示する。バッファ閉塞制御部14は、通知されてきたバッファ閉塞時間がマイナスの場合、値がマイナスのバッファ閉塞時間に対応するバッファ部のバッファ書込制御部161にはフレームの書き込み停止を指示しない。バッファ閉塞制御部14は、各バッファ部のバッファ書込制御部161に対してフレームの書き込み停止を指示した後、保持しているバッファ閉塞時間が経過したか否かを監視する。バッファ閉塞制御部14は、バッファ閉塞時間の経過を検出すると、バッファ閉塞時間が経過したバッファ部のバッファ書込制御部161に対して、フレームバッファ162へのフレーム書き込み再開を指示する(書込み停止の解除)。
When the buffer closing time of each buffer unit is notified from the delay managing unit 13, the buffer
各バッファ部のバッファ書込制御部161は、バッファ閉塞制御部14からフレームの書き込み停止が指示された場合、書込み停止が解除されるまでの間、バッファ振分部11から入力されたフレームをフレームバッファ162へ書き込まずに廃棄する。
The buffer
バッファクリア制御部15は、遅延管理部13からバッファクリアの指示を受けると、バッファ部161〜163のフレームバッファ162内のフレームを廃棄する。バッファクリア制御部15は、通知されてきたバッファ閉塞時間がマイナスの場合、値がマイナスのバッファ閉塞時間に対応するバッファ部のフレームバッファ162内のフレームを廃棄しない。
When receiving a buffer clear instruction from the delay management unit 13, the buffer clear control unit 15 discards the frames in the
本実施の形態では遅延管理部13がバッファクリア制御部15に対してバッファクリアを指示することとしたが、外部遅延検出部12がバッファクリア制御部15にバッファクリアを指示してもよい。
In this embodiment, the delay management unit 13 instructs the buffer clear control unit 15 to clear the buffer. However, the external
なお、本実施の形態では、外部遅延検出部12、遅延管理部13、バッファ閉塞制御部14およびバッファクリア制御部15を別構成としているが、これらの2つ以上を1つにまとめた構成としてもよい。例えば、外部遅延検出部12と遅延管理部13を1つにまとめてもよいし、バッファ閉塞制御部14とバッファクリア制御部15とを1つにまとめてもよい。一部またはすべてを1つにまとめた構成としてもよい。また、外部遅延検出部12、遅延管理部13、バッファ閉塞制御部14およびバッファクリア制御部15を1つにまとめるなどしても構わない。
In this embodiment, the external
つづいて、通信装置1の各部の動作についてフローチャートを用いて説明する。
Next, the operation of each unit of the
図3は、許容遅延識別部10の動作例を示すフローチャートである。許容遅延識別部10は、外部からのフレーム入力の有無を監視しており(ステップS11、ステップS11:No)、フレームが入力された場合(ステップS11:Yes)、入力されたフレームの許容遅延時間を識別し、入力されたフレームをその許容遅延時間とともにバッファ振分部11へ出力する(ステップS12)。ステップS12において、許容遅延識別部10は、例えば、入力されたフレームのToS(Type of Service)値、CoS(Class of Service)値により許容遅延時間を識別する。ToS値およびCoS値はフレームの優先度を示す情報であり、優先度が同じフレームの許容遅延時間は同じとなる。また、優先度が高いフレームの許容遅延時間は優先度が低いフレームの許容遅延時間よりも短くなる。また、フレームの送信元がフレームに許容遅延時間情報を書き込み、この許容遅延時間情報を確認することにより許容遅延識別部10が許容遅延時間を識別するようにしてもよい。なお、許容遅延時間の識別方法はこれらに限定されない。どのような方法で許容遅延時間を識別してもよい。
FIG. 3 is a flowchart illustrating an operation example of the allowable
図4は、バッファ振分部11の動作例を示すフローチャートである。バッファ振分部11は、許容遅延識別部10からのフレーム入力の有無を継続して監視しており(ステップS21、ステップS21:No)、フレームが入力された場合(ステップS21:Yes)、フレームとともに入力された、入力されたフレームの許容遅延時間を示す情報を確認し、フレームをバッファ部161〜163のいずれかへ振り分ける(ステップS22)。バッファ振分部11は、フレームの許容遅延時間とバッファ部161〜163の対応関係を把握しており、フレームが入力されると、その許容遅延時間と対応付けられているバッファ部161〜163へフレームを出力する。 FIG. 4 is a flowchart illustrating an operation example of the buffer allocating unit 11. The buffer allocating unit 11 continuously monitors the presence / absence of a frame input from the allowable delay identifying unit 10 (step S21, step S21: No), and if a frame is input (step S21: Yes), the frame The information indicating the allowable delay time of the input frame that is input together is confirmed, and the frame is distributed to one of the buffer units 16 1 to 16 3 (step S22). The buffer allocating unit 11 knows the correspondence between the allowable delay time of the frame and the buffer units 16 1 to 16 3 , and when a frame is input, the buffer unit 16 1 associated with the allowable delay time. and it outputs the frame to to 16 3.
図5は、外部遅延検出部12の動作例を示すフローチャートである。外部遅延検出部12は、外部遅延発生の有無を継続して監視しており(ステップS31、ステップS31:No)、外部遅延を検出した場合(ステップS31:Yes)、外部遅延時間を遅延管理部13に通知する(ステップS32)。外部遅延検出部12は、フレームの転送先の通信装置からPauseフレームを受信した場合、フレームの転送先の通信装置から障害発生を示す情報が格納されたフレームを受信した場合、外部遅延が発生したと判断する。Pauseフレームを受信した場合、外部遅延検出部12は、「中断時間」フィールドに格納されている値から外部遅延時間を算出する。具体的には、外部遅延検出部12は、「中断時間×512ビット時間」を算出し、算出した時間を外部遅延時間とする。フレームの転送先の通信装置から障害発生を示す情報が格納されたフレームを受信し、この受信フレームに転送処理の中断時間の情報が書き込まれている場合、外部遅延検出部12は、転送処理の中断時間の情報が示している時間を外部遅延時間とする。
FIG. 5 is a flowchart showing an operation example of the external
図6は、遅延管理部13の動作例を示すフローチャートである。遅延管理部13は、外部遅延時間の通知の有無を継続して監視しており(ステップS41、ステップS41:No)、外部遅延検出部12から外部遅延時間が通知されてきた場合(ステップS41:Yes)、通知されてきた外部遅延時間に基づいて、バッファ部161〜163のバッファ閉塞時間を個別に算出し、算出したバッファ閉塞時間をバッファ閉塞制御部14に通知する(ステップS42)。また、遅延管理部13は、バッファクリア制御部15にバッファクリアを指示する(ステップS43)。 FIG. 6 is a flowchart illustrating an operation example of the delay management unit 13. The delay management unit 13 continuously monitors the presence or absence of notification of the external delay time (step S41, step S41: No), and when the external delay time is notified from the external delay detection unit 12 (step S41: Yes), based on the notified external delay time, the buffer blocking times of the buffer units 16 1 to 16 3 are individually calculated, and the calculated buffer blocking time is notified to the buffer blocking control unit 14 (step S42). Further, the delay management unit 13 instructs the buffer clear control unit 15 to clear the buffer (step S43).
図7は、バッファ閉塞制御部14の動作例を示すフローチャートである。バッファ閉塞制御部14は、バッファ閉塞時間の通知の有無を継続して監視しており(ステップS51、ステップS51:No)、遅延管理部13からバッファ閉塞時間が通知されてきた場合(ステップS51:Yes)、バッファ部161〜163の各バッファ書込制御部161に対し、フレームバッファ162へのフレームの書込み停止を指示する(ステップS52)。
FIG. 7 is a flowchart showing an operation example of the buffer
次に、バッファ閉塞制御部14は、バッファ部163であるバッファ#3のバッファ閉塞時間が経過したか否かを継続して確認し(ステップS53、ステップS53:No)、バッファ閉塞時間が経過した場合(ステップS53:Yes)、バッファ#3のバッファ書込制御部161に書込み再開を指示する(ステップS54)。なお、本実施の形態では、バッファ#3に格納されるフレームの許容遅延時間が、バッファ#2,#1に格納されるフレームの許容遅延時間よりも長い場合を想定している。そのため、バッファ#3のバッファ閉塞時間はバッファ#1,#2のバッファ閉塞時間よりも短い。すなわち、バッファ#1〜#3のバッファ閉塞時間の関係は、バッファ#1のバッファ閉塞時間>バッファ#2のバッファ閉塞時間>バッファ#3のバッファ閉塞時間、となっており、図7はこれに合わせたフローとしている。
Next, the buffer
次に、バッファ閉塞制御部14は、バッファ部162であるバッファ#2のバッファ閉塞時間が経過したか否かを継続して確認し(ステップS55、ステップS55:No)、バッファ閉塞時間が経過した場合(ステップS55:Yes)、バッファ#2のバッファ書込制御部161に書込み再開を指示する(ステップS56)。
Next, the buffer closed
次に、バッファ閉塞制御部14は、バッファ部161であるバッファ#1のバッファ閉塞時間が経過したか否かを継続して確認し(ステップS57、ステップS57:No)、バッファ閉塞時間が経過した場合(ステップS57:Yes)、バッファ#1のバッファ書込制御部161に書込み再開を指示する(ステップS58)。
Next, the buffer
図8は、バッファクリア制御部15の動作例を示すフローチャートである。バッファクリア制御部15は、バッファクリア指示の有無を継続して監視しており(ステップS61、ステップS61:No)、遅延管理部13からバッファクリアを指示された場合(ステップS61:Yes)、バッファ#1〜#3の各々のフレームバッファ162に格納されている全てのフレームを廃棄する(ステップS62)。
FIG. 8 is a flowchart illustrating an operation example of the buffer clear control unit 15. The buffer clear control unit 15 continuously monitors the presence or absence of a buffer clear instruction (step S61, step S61: No), and when the buffer clear is instructed from the delay management unit 13 (step S61: Yes), All frames stored in the
図9は、バッファ書込制御部161の動作例を示すフローチャートである。バッファ書込制御部161は、バッファ振分部11からのフレーム入力の有無を継続して監視しており(ステップS71、ステップS71:No)、フレームが入力された場合(ステップS71:Yes)、書込み停止中か否か、すなわち、フレームバッファ162へのフレームの書き込み停止指示をバッファ閉塞制御部14から受けているか否かを確認する(ステップS72)。書込み停止中ではない場合(ステップS72:No)、バッファ書込制御部161は、バッファ振分部11から入力されたフレームをフレームバッファ162に書き込む(ステップS73)。一方、書込み停止中の場合(ステップS72:Yes)、バッファ書込制御部161は、バッファ振分部11から入力されたフレームを廃棄する(ステップS74)。
FIG. 9 is a flowchart illustrating an operation example of the buffer
図10は、バッファ読出制御部163の動作例を示すフローチャートである。バッファ読出制御部163は、フレームの読出し指示の有無を継続して監視しており(ステップS81、ステップS81:No)、出力制御部17から読出し指示を受けた場合(ステップS81:Yes)、フレームバッファ162に格納されているフレームを読出して出力制御部17へ出力する(ステップS82)。
FIG. 10 is a flowchart illustrating an operation example of the buffer read
図11は、出力制御部17の動作例を示すフローチャートである。出力制御部17は、フレームの送信タイミングか否かを継続して監視している(ステップS91、ステップS91:No)。出力制御部17は、バッファ部161〜163のいずれかからフレームを読出して出力する動作を繰り返す構成とされており、前回読み出したフレームの他の通信装置への出力(転送)が終了すると、フレームの出力タイミングになったと判断する。出力制御部17は、フレームの送信タイミングである場合(ステップS91:Yes)、フレームの出力が可能か否かを確認する(ステップS92)。出力制御部17は、例えば、フレーム送信先の他の通信装置からPauseフレームによりフレームを送信しないように指示された期間の場合、フレームの送信が不可能と判断し、そうでなければ送信可能と判断する。フレームの送信が可能ではない場合(ステップS92:No)、出力制御部17は、ステップS91に戻る。フレームの送信が可能な場合(ステップS92:Yes)、出力制御部17は、バッファ部161〜163のいずれかのバッファ読出制御部163に対してフレームの読出しを指示する(ステップS93)。出力制御部17は、上述したように、例えばWFQなどを用いて許容遅延時間に応じた重みづけを行い、許容遅延時間が短いフレームが格納されているバッファ部161〜163に対して優先的に読出しを指示する。なお、読出しを指示するバッファ部の決定方法をこれに限定するものではない。出力制御部17は、バッファ読出制御部163に対してフレームの読出しを指示した後、バッファ読出制御部163からのフレーム入力の有無を規定時間監視する(ステップS94)。出力制御部17は、フレームの読出しを指示してから規定時間が経過するまでにフレームが入力された場合(ステップS94:Yes)、バッファ読出制御部163から受け取ったフレームを他の通信装置に向けて出力する(ステップS95)。出力制御部17は、フレームの読出しを指示してから規定時間が経過するまでにフレームが入力されなかった場合(ステップS94:No)、ステップS91に戻る。
FIG. 11 is a flowchart illustrating an operation example of the output control unit 17. The output control unit 17 continuously monitors whether or not it is the frame transmission timing (step S91, step S91: No). The output control unit 17 is configured to repeat the operation of reading and outputting a frame from any of the buffer units 16 1 to 16 3 , and when the output (transfer) of the previously read frame to another communication device is completed. It is determined that the output timing of the frame has come. When it is the frame transmission timing (step S91: Yes), the output control unit 17 checks whether or not the frame can be output (step S92). For example, the output control unit 17 determines that the transmission of the frame is impossible in the period instructed not to transmit the frame by the Pause frame from the other communication device of the frame transmission destination, and otherwise the transmission is possible. to decide. When frame transmission is not possible (step S92: No), the output control unit 17 returns to step S91. If the frame can be transmitted (step S92: Yes), the output control unit 17 instructs the buffer read
なお、本実施の形態では、各バッファ部のバッファ書込制御部161が、バッファ閉塞時間において、フレームバッファ162への書き込みを停止してフレームを廃棄することとしたが、バッファクリア制御部15が、バッファ閉塞時間の間、フレームバッファ162のクリアを実施し続けてもよい。すなわち、バッファ閉塞時間において、バッファ書込制御部161は、従来と同様に、バッファ振分部11から受け取ったフレームをフレームバッファ162に書込み、バッファクリア制御部15が、各バッファ部のフレームバッファ162にフレームが書き込まれていないか否かを監視し、フレームが書き込まれている場合にはこれを廃棄するようにしてもよい。
In this embodiment, the buffer
以上のように、本実施の形態の通信装置1において、遅延管理部13は、外部要因の遅延が発生した場合、外部要因の遅延時間および転送するフレームの許容遅延時間に基づいて、許容遅延時間がそれぞれ異なるフレームが格納される複数のバッファ部161〜163へのフレーム書き込みを停止するバッファ閉塞時間を計算し、バッファ閉塞制御部14は、バッファ閉塞時間が経過するまでの間、バッファ部161〜163のフレームバッファ162にフレームを書き込まずに廃棄するよう、バッファ書込制御部161を制御することとした。これにより、外部要因の遅延が発生した場合に、許容遅延時間を満たさないフレームをフレームバッファ162に入力せずに廃棄するので、フレームバッファ162がオーバフローするのを回避し、本来出力可能な後続フレームが廃棄されてしまうのを防止できる。
As described above, in the
実施の形態2.
実施の形態1では、外部から入力されたフレームをフレームバッファに書き込まずに廃棄する方法を示した。これに対して、本実施の形態では、フレームバッファに書き込んだ後、読み出し時に廃棄する実施の形態について説明する。
In the first embodiment, the method of discarding an externally input frame without writing it to the frame buffer has been described. On the other hand, in the present embodiment, an embodiment will be described in which data is written to the frame buffer and discarded at the time of reading.
図12は、実施の形態2の通信装置の構成例を示す図である。実施の形態2の通信装置1aは、実施の形態1の通信装置1が備えている遅延管理部13、バッファ部161〜163および出力制御部17を遅延管理部13a、バッファ部16a1〜16a3および出力制御部17aに置き換えるとともに、バッファ閉塞制御部14およびバッファクリア制御部15を削除し、さらに、出力廃棄制御部20を追加した構成である。
FIG. 12 is a diagram illustrating a configuration example of the communication apparatus according to the second embodiment. The communication device 1a according to the second embodiment includes the delay management unit 13, the buffer units 16 1 to 16 3 and the output control unit 17 included in the
バッファ部16a1〜16a3は、実施の形態1のバッファ部161〜163が備えているバッファ書込制御部161およびバッファ読出制御部163をバッファ書込制御部161aおよびバッファ読出制御部163aに置き換えたものである。
Buffer units 16a 1 to 16a 3 are buffer
本実施の形態では実施の形態1と異なる部分について説明する。
In this embodiment, parts different from those in
遅延管理部13aは、外部遅延検出部12から通知された外部遅延時間に基づいて、後述する読出し廃棄時間を算出する。出力廃棄制御部20は、バッファ部16a1〜16a3に対し、フレームの廃棄を指示する。バッファ書込制御部161aは、バッファ振分部11から入力されたフレームをフレームバッファ162に書き込む。バッファ読出制御部163aは、フレームバッファ162からフレームを読み出し、廃棄または出力制御部17aへ出力する。出力制御部17aは、実施の形態1の出力制御部17と同様に、許容遅延時間に応じた重みづけを行い、許容遅延時間が短いバッファからの読み出しを優先的に行う。
The
以下、通信装置1aの動作について説明する。なお、通常時の動作、すなわち、外部遅延検出部12が外部遅延を検出していない状態の動作は実施の形態1と同様である。そのため、外部遅延検出部12が外部遅延を検出した場合の動作について説明する。
Hereinafter, the operation of the communication device 1a will be described. The normal operation, that is, the operation in a state where the external
<外部要因により遅延が発生している場合の動作>
外部遅延検出部12は、外部遅延を検出した場合、外部遅延時間を遅延管理部13aへ通知する。遅延管理部13aは、外部遅延検出部12から通知された外部遅延時間と、バッファ部16a1〜16a3の許容遅延時間に応じた読出廃棄時間を算出する。読出廃棄時間とは、フレーム16a1〜16a3において、バッファ読出制御部163aがフレームバッファ162からフレームを読出し、出力制御部17aへ出力することなく廃棄する期間を示す時間である。読出廃棄時間は、バッファ部16a1〜16a3ごとに異なる値となる。読出廃棄時間は許容遅延時間が短いフレームを格納するバッファほど長くなり、例えば、「(読出廃棄時間)=(外部遅延時間)−(許容遅延時間)」とすることができるが、読出廃棄時間の計算方法をこれに限定するものではない。遅延管理部13aは、読出廃棄時間を算出後、算出した各バッファの読出廃棄時間を出力廃棄制御部20に通知するとともに、算出した読出廃棄時間のうち、最も長い読出廃棄時間を出力制御部17aに通知する。
<Operation when delay occurs due to external factors>
When the external
出力廃棄制御部20は、遅延管理部13aから読出廃棄時間が通知されると、これを管理し、各バッファ部のバッファ読出制御部163aに対してフレームの廃棄を要求する。各バッファ部のバッファ読出制御部163aは、出力廃棄制御部20からフレームの廃棄要求を受けた場合、フレームの廃棄要求が解除されるまでの間、出力制御部17aからフレームの読出し指示を受けると、フレームバッファ162に格納されているフレームを読出し、出力制御部17aに出力することなく廃棄する。出力廃棄制御部20は、管理している読出廃棄時間が経過したか否かを監視し、読出廃棄時間の経過を検出すると、読出廃棄時間が経過したバッファ部のバッファ読出制御部163aに対して、フレームバッファ162に格納されているフレームの出力制御部17aへの出力再開を指示する(フレーム廃棄要求の解除)。
When the read discard time is notified from the
出力制御部17aは、読出廃棄時間の通知を遅延管理部13aから受けると、通知された読出廃棄時間が経過するまでの間は、フレームの送信タイミングになると、フレームの出力が可能か否かを確認することなく、バッファ部16a1〜16a3のいずれかのバッファ読出制御部163aに対してフレームの読出しを指示する。
When receiving the notification of the read discard time from the
つづいて、遅延管理部13a、出力廃棄制御部20およびバッファ読出制御部163aの動作についてフォローチャートを用いて説明する。
Next, operations of the
図13は、遅延管理部13aの動作例を示すフローチャートである。図13のフローチャートは、実施の形態1の遅延管理部13の動作例を示した図6のフローチャートのステップS42およびS43をステップS44およびS45に置き換えたものに相当する。ステップS44において、遅延管理部13aは、外部遅延検出部12から通知されてきた外部遅延時間に基づいて、バッファ部16a1〜16a3の読出廃棄時間を個別に算出し、算出した読出廃棄時間を出力廃棄制御部20に通知する。ステップS45において、遅延管理部13aは、算出した読出廃棄時間のうち、最も長い読出廃棄時間を出力制御部17aに通知する。
FIG. 13 is a flowchart illustrating an operation example of the
図14は、出力廃棄制御部20の動作例を示すフローチャートである。出力廃棄制御部20は、読出廃棄時間の通知の有無を継続して監視しており(ステップS101、ステップS101:No)、遅延管理部13aから読出廃棄時間が通知されてきた場合(ステップS101:Yes)、バッファ部16a1〜16a3の各バッファ読出制御部163aに対し、フレームバッファ162に格納されているフレームの廃棄を要求する(ステップS102)。
FIG. 14 is a flowchart illustrating an operation example of the output discard control unit 20. The output discard control unit 20 continuously monitors whether or not the read discard time is notified (step S101, step S101: No), and when the read discard time is notified from the
次に、出力廃棄制御部20は、バッファ部16a3であるバッファ#3の読出廃棄時間が経過したか否かを継続して確認し(ステップS103、ステップS103:No)、読出廃棄時間が経過した場合(ステップS103:Yes)、バッファ#3のバッファ読出制御部163aに読出し再開を指示する(ステップS104)。なお、バッファ#3に格納されるフレームの許容遅延時間は、バッファ#2,#1に格納されるフレームの許容遅延時間よりも長いため、バッファ#3の読出廃棄時間はバッファ#1,#2の読出廃棄時間よりも短い。バッファ#1〜#3の読出廃棄時間の関係は、バッファ#1の読出廃棄時間>バッファ#2の読出廃棄時間>バッファ#3の読出廃棄時間、となる。
Next, the output discard control unit 20 continuously checks whether or not the read discard time of the buffer # 3 which is the buffer unit 16a 3 has elapsed (step S103, step S103: No), and the read discard time has elapsed. If so (step S103: Yes), the buffer read control unit 163a of the buffer # 3 is instructed to resume reading (step S104). Since the allowable delay time of the frame stored in the buffer # 3 is longer than the allowable delay time of the frame stored in the
次に、出力廃棄制御部20は、バッファ部16a2であるバッファ#2の読出廃棄時間が経過したか否かを継続して確認し(ステップS105、ステップS105:No)、読出廃棄時間が経過した場合(ステップS105:Yes)、バッファ#2のバッファ読出制御部163aに読出し再開を指示する(ステップS106)。
Next, the output discard control unit 20 continuously checks whether or not the read discard time of the buffer # 2 that is the buffer unit 16a 2 has elapsed (step S105, step S105: No), and the read discard time has elapsed. If so (step S105: Yes), the buffer read control unit 163a of the
次に、出力廃棄制御部20は、バッファ部16a1であるバッファ#1の読出廃棄時間が経過したか否かを継続して確認し(ステップS107、ステップS107:No)、読出廃棄時間が経過した場合(ステップS107:Yes)、バッファ#1のバッファ読出制御部163aに読出し再開を指示する(ステップS108)。
Next, the output discard control unit 20 continuously checks whether or not the read discard time of the buffer # 1 that is the buffer unit 16a 1 has elapsed (step S107, step S107: No), and the read discard time has elapsed. If it is (step S107: Yes), the buffer read control unit 163a of the
図15は、バッファ読出制御部163aの動作例を示すフローチャートである。実施の形態1のバッファ読出制御部163の動作例を示した図10のフローチャートに対してステップS83およびS84を追加したものに相当する。バッファ読出制御部163aは、出力制御部17aから読出し指示を受けた場合(ステップS81:Yes)、廃棄要求中か否か、すなわち、出力廃棄制御部20からフレームの廃棄が要求されているか否かを確認する(ステップS83)。廃棄要求中ではない場合(ステップS83:No)、バッファ読出制御部163aは、フレームバッファ162に格納されているフレームを読出して出力制御部17aへ出力する(ステップS82)。一方、廃棄要求中の場合(ステップS83:Yes)、バッファ読出制御部163aは、フレームバッファ162に格納されているフレームを読出し、出力制御部17aへ出力することなく廃棄する(ステップS84)。
FIG. 15 is a flowchart illustrating an operation example of the buffer read control unit 163a. This is equivalent to adding the steps S83 and S84 to the flowchart of FIG. 10 showing an operation example of the buffer read
図16は、出力制御部17aの動作例を示すフローチャートである。図16に示した出力制御部17aの動作フローは、実施の形態1の出力制御部17の動作例を示した図11のフローチャートに対してステップS96を追加したものである。ステップS96において、出力制御部17aは、読出廃棄期間中か否か、すなわち、遅延管理部13aから読出廃棄時間が通知され、かつ、通知された読出廃棄時間が経過する前か否かを確認する。出力制御部17aは、読出廃棄期間中の場合(ステップS96:Yes)、ステップS93に遷移する。出力制御部17aは、読出廃棄期間中ではない場合(ステップS96:No)、ステップS92に遷移する。
FIG. 16 is a flowchart illustrating an operation example of the output control unit 17a. The operation flow of the output control unit 17a illustrated in FIG. 16 is obtained by adding step S96 to the flowchart of FIG. 11 illustrating the operation example of the output control unit 17 of the first embodiment. In step S96, the output control unit 17a confirms whether or not it is during the read discard period, that is, whether or not the read discard time is notified from the
以上のように、本実施の形態の通信装置1aにおいて、遅延管理部13aは、外部要因の遅延が発生した場合、外部要因の遅延時間および転送するフレームの許容遅延時間に基づいて、許容遅延時間がそれぞれ異なるフレームが格納される複数のバッファ部16a1〜16a3に格納されているフレームを廃棄する読出廃棄時間を計算し、出力廃棄制御部20は、読出廃棄時間が経過するまでの間、バッファ部16a1〜16a3のフレームバッファ162に格納されているフレームを出力制御部17aに出力することなく廃棄するよう、バッファ読出制御部163aを制御することとした。これにより、外部要因の遅延が発生した場合に、許容遅延時間を満たさないフレームがフレームバッファ162に格納されても、このフレームを出力することなく廃棄することができる。よって、フレームバッファ162がオーバフローするのを回避し、本来出力可能な後続フレームが廃棄されてしまうのを防止できる。
As described above, in the communication device 1a according to the present embodiment, when a delay due to an external factor occurs, the
図17は、実施の形態1の通信装置1の各部および実施の形態2の通信装置1aの各部を実現するハードウェア構成の一例を示す図である。通信装置1および1aの各部は、CPU(Central Processing Unit)、システムLSI(Large Scale Integration)などのプロセッサ101と、RAM(Random Access Memory)、ROM(Read Only Memory)などで構成されるメモリ102と、入出力インタフェース103により実現することが可能である。プロセッサ101、メモリ102および入出力インタフェース103はバス100に接続され、バス100を介してデータ、制御情報などの受け渡しを相互に行うことが可能である。入出力インタフェース103は、通信装置1,1aが他の通信装置との間でフレームを送受信する際に使用する。メモリ102には、各種データ、プログラムなどが格納される。
FIG. 17 is a diagram illustrating an example of a hardware configuration that implements each unit of the
通信装置1または1aの許容遅延識別部10、バッファ振分部11、外部遅延検出部12、遅延管理部13,13a、バッファ閉塞制御部14、バッファクリア制御部15、出力制御部17,17a、出力廃棄制御部20、バッファ書込制御部161,161aおよびバッファ読出制御部163,163aは、それぞれに対応するプログラムをプロセッサ101が実行することにより実現することができる。なお、複数のプロセッサおよび複数のメモリが連携し、通信装置1および1aの各部を実現するようにしてもよい。フレームバッファ162はメモリ102を利用して実現することができる。
An allowable
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
1,1a 通信装置、10 許容遅延識別部、11 バッファ振分部、12 外部遅延検出部、13,13a 遅延管理部、14 バッファ閉塞制御部、15 バッファクリア制御部、161〜163,16a1〜16a3 バッファ部、17,17a 出力制御部、20 出力廃棄制御部、161,161a バッファ書込制御部、162 フレームバッファ、163,163a バッファ読出制御部、100 バス、101 プロセッサ、102 メモリ、103 入出力インタフェース。 1,1a communication device, 10 allowable delay identification unit, 11 a buffer allocation unit, 12 external delay detection unit, 13, 13a delay management section, 14 a buffer occlusion control unit, 15 a buffer clear control section, 16 1 ~ 16 3, 16a 1 to 16a 3 buffer unit, 17, 17a output control unit, 20 output discard control unit, 161, 161a buffer write control unit, 162 frame buffer, 163, 163a buffer read control unit, 100 bus, 101 processor, 102 memory, 103 Input / output interface.
Claims (6)
前記バッファ部にフレームが書き込まれてから読み出されるまでの時間であるフレーム滞留時間に影響を与える、自装置の外部で発生した遅延を検出する外部遅延検出部と、
前記外部遅延検出部が検出した遅延の遅延時間と前記許容遅延時間とに基づいて、前記バッファ部へのフレームの書き込みを停止する期間を決定する遅延管理部と、
前記遅延管理部で決定された前記期間において受信したフレームを廃棄するように前記バッファ部を制御するバッファ閉塞制御部と、
前記外部遅延検出部が前記遅延を検出した場合に、前記バッファ部に格納されているフレームを廃棄するバッファクリア制御部と、
を備えることを特徴とする通信装置。 A buffer unit for storing a frame in which an allowable delay time, which is a time in which the apparatus can stay, is defined;
An external delay detection unit that detects a delay that occurs outside the device, which affects a frame residence time that is a time from when a frame is written to the buffer unit until the frame is read;
A delay management unit that determines a period during which writing of a frame to the buffer unit is stopped based on the delay time of the delay detected by the external delay detection unit and the allowable delay time;
A buffer blockage control unit that controls the buffer unit to discard frames received in the period determined by the delay management unit;
A buffer clear control unit for discarding a frame stored in the buffer unit when the external delay detection unit detects the delay;
A communication apparatus comprising:
前記バッファ部にフレームが書き込まれてから読み出されるまでの時間であるフレーム滞留時間に影響を与える、自装置の外部で発生した遅延を検出する外部遅延検出部と、
前記外部遅延検出部が検出した遅延の遅延時間と前記許容遅延時間とに基づいて、前記バッファ部に格納されているフレームを出力せずに廃棄する期間を決定する遅延管理部と、
前記遅延管理部で前記期間が決定されると、前記バッファ部に対して、フレームの読出し指示を受けた場合に当該読出し指示に対応するフレームを廃棄するよう指示し、前記期間が終了すると、前記バッファ部に対して、フレームの読出し指示を受けた場合に当該読出し指示に対応するフレームを出力するよう指示する出力廃棄制御部と、
を備えることを特徴とする通信装置。 A buffer unit for storing a frame in which an allowable delay time, which is a time in which the apparatus can stay, is defined;
An external delay detection unit that detects a delay that occurs outside the device, which affects a frame residence time that is a time from when a frame is written to the buffer unit until the frame is read;
A delay management unit for determining a period of discarding without outputting the frame stored in the buffer unit based on the delay time of the delay detected by the external delay detection unit and the allowable delay time;
When the period is determined by the delay management unit, the buffer unit is instructed to discard a frame corresponding to the read instruction when receiving a frame read instruction, and when the period ends, An output discard control unit that instructs the buffer unit to output a frame corresponding to the read instruction when receiving a frame read instruction;
A communication apparatus comprising:
前記バッファ部にフレームが書き込まれてから読み出されるまでの時間であるフレーム滞留時間に影響を与える、自装置の外部で発生した遅延を検出する外部遅延検出ステップと、
前記外部遅延検出ステップで検出した遅延の遅延時間と前記許容遅延時間とに基づいて、前記バッファ部へのフレームの書き込みを停止する期間を決定する書込み停止期間決定ステップと、
前記書込み停止期間決定ステップで決定した前記期間内において、受信したフレームを廃棄するフレーム廃棄ステップと、
前記外部遅延検出ステップで前記遅延を検出した場合に、前記バッファ部に格納されているフレームを廃棄するバッファクリアステップと、
を含むことを特徴とするバッファ制御方法。 A buffer control method in a communication device having a buffer unit for storing a frame in which an allowable delay time, which is a time in which the device can stay, is defined,
An external delay detection step for detecting a delay generated outside the device, which affects a frame residence time which is a time from when a frame is written to the buffer unit until the frame is read;
A write stop period determining step for determining a period during which writing of a frame to the buffer unit is stopped based on the delay time of the delay detected in the external delay detection step and the allowable delay time;
A frame discarding step for discarding a received frame within the period determined in the write stop period determining step;
A buffer clear step for discarding frames stored in the buffer unit when the delay is detected in the external delay detection step;
A buffer control method comprising:
前記バッファ部にフレームが書き込まれてから読み出されるまでの時間であるフレーム滞留時間に影響を与える、自装置の外部で発生した遅延を検出する外部遅延検出ステップと、
前記外部遅延検出ステップで検出した遅延の遅延時間と前記許容遅延時間とに基づいて、前記バッファ部に格納されているフレームを出力せずに廃棄する期間を決定するフレーム廃棄期間決定ステップと、
前記フレーム廃棄期間決定ステップで決定した前記期間においてフレームの送信タイミングになると送信対象のフレームを前記バッファ部から廃棄するフレーム廃棄ステップと、
を含むことを特徴とするバッファ制御方法。 A buffer control method in a communication device having a buffer unit for storing a frame in which an allowable delay time, which is a time in which the device can stay, is defined,
An external delay detection step for detecting a delay generated outside the device, which affects a frame residence time which is a time from when a frame is written to the buffer unit until the frame is read;
A frame discard period determining step for determining a period of discarding without outputting the frame stored in the buffer unit based on the delay time detected in the external delay detecting step and the allowable delay time;
A frame discarding step of discarding a frame to be transmitted from the buffer unit when the frame transmission timing is reached in the period determined in the frame discarding period determining step;
A buffer control method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015079483A JP6362564B2 (en) | 2015-04-08 | 2015-04-08 | Communication apparatus and buffer control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015079483A JP6362564B2 (en) | 2015-04-08 | 2015-04-08 | Communication apparatus and buffer control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016201641A JP2016201641A (en) | 2016-12-01 |
JP6362564B2 true JP6362564B2 (en) | 2018-07-25 |
Family
ID=57424550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015079483A Active JP6362564B2 (en) | 2015-04-08 | 2015-04-08 | Communication apparatus and buffer control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6362564B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6923807B2 (en) * | 2018-05-24 | 2021-08-25 | 日本電信電話株式会社 | Transfer device, transfer method and transfer program |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353979A (en) * | 2001-05-30 | 2002-12-06 | Toyo Commun Equip Co Ltd | Band limit method in common use of pause packet |
JP4364682B2 (en) * | 2004-03-15 | 2009-11-18 | 三菱電機株式会社 | Frame transfer device |
US7436773B2 (en) * | 2004-12-07 | 2008-10-14 | International Business Machines Corporation | Packet flow control in switched full duplex ethernet networks |
WO2010089886A1 (en) * | 2009-02-06 | 2010-08-12 | 富士通株式会社 | Packet buffer device and packet discarding method |
-
2015
- 2015-04-08 JP JP2015079483A patent/JP6362564B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016201641A (en) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9264371B2 (en) | Router, method for controlling the router, and computer program | |
US10003544B2 (en) | Method and apparatus for priority flow and congestion control in ethernet network | |
US5892766A (en) | Method and apparatus for coordinating access to an output of a routing device in a packet switching network | |
KR101170262B1 (en) | Express virtual channels in a packet switched on-chip interconnection network | |
US9961169B1 (en) | Implementing autoswitching network protocols for optimal efficiency | |
US20030169688A1 (en) | System and method for dynamic rate flow control | |
CN101292475A (en) | Adaptive bandwidth control | |
JP6287451B2 (en) | Data receiving apparatus, data receiving apparatus control method, and data transmitting / receiving system having data transmitting apparatus and data receiving apparatus | |
TWI603205B (en) | Traffic control on an on-chip network | |
JP6362564B2 (en) | Communication apparatus and buffer control method | |
JP5414506B2 (en) | Data processing apparatus, data processing method, and program | |
US20100232291A1 (en) | Data transmission device | |
JP6402576B2 (en) | COMMUNICATION DEVICE, INFORMATION PROCESSING DEVICE, INFORMATION PROCESSING SYSTEM, AND COMMUNICATION DEVICE CONTROL METHOD | |
US7948888B2 (en) | Network device and method for operating network device | |
CN110245013B (en) | Internet of Things computing resource management method and device | |
US11677673B1 (en) | Low latency flow control in data centers | |
US20200336433A1 (en) | Limiting Backpressure With Bad Actors | |
JP4462418B2 (en) | Layer 2 switch switching circuit, base station apparatus, and layer 2 switch switching method | |
JP4630231B2 (en) | Packet processing system, packet processing method, and program | |
JP6763472B2 (en) | Switches, switch control methods and programs | |
JP3540835B2 (en) | Video memory device and video server system | |
JP4527589B2 (en) | Network system, router device, and shortest path calculation method used therefor | |
JP4669442B2 (en) | Packet processing system, packet processing method, and program | |
US9959173B2 (en) | Node, arithmetic processing device, and arithmetic processing method | |
US11632334B2 (en) | Communication apparatus and communication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6362564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |