JP6353762B2 - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP6353762B2 JP6353762B2 JP2014200477A JP2014200477A JP6353762B2 JP 6353762 B2 JP6353762 B2 JP 6353762B2 JP 2014200477 A JP2014200477 A JP 2014200477A JP 2014200477 A JP2014200477 A JP 2014200477A JP 6353762 B2 JP6353762 B2 JP 6353762B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit board
- hole
- substrate
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、回路基板に関する。 The present invention relates to a circuit board.
例えばミリ波を利用したレーダや通信装置では、送受信アンテナとミリ波発振回路とを接続するために伝送線路が必要となる。そこで、伝送線路を回路基板に設けたものがある。 For example, in a radar or communication device using millimeter waves, a transmission line is required to connect the transmission / reception antenna and the millimeter wave oscillation circuit. Therefore, there is a transmission line provided on a circuit board.
このような回路基板として、ストリップラインを成す基板と、マイクロストリップラインを成す基板とを接続し、所望の高周波回路を構成したものがある。更に、例えば、特許文献１の図５には、種類が異なる基板を積層して、相互をスルーホールにより接続した回路基板が開示されている。
As such a circuit board, there is one in which a desired high-frequency circuit is configured by connecting a substrate forming a stripline and a substrate forming a microstripline. Furthermore, for example, FIG. 5 of
前記のとおり、ストリップラインを成す基板とマイクロストリップラインを成す基板とをスルーホールによって接続して回路基板を構成する場合、スルーホールにより発生する反射波が影響を与え、この回路基板における反射特性が劣化するという問題点がある。 As described above, when a circuit board is configured by connecting a substrate forming a stripline and a substrate forming a microstripline by a through hole, a reflected wave generated by the through hole has an influence, and the reflection characteristic in the circuit board is There is a problem of deterioration.
そこで、本発明は、マイクロストリップラインとストリップラインとをスルーホールにより接続することで構成される回路基板において、反射特性を改善することを目的とする。 Accordingly, an object of the present invention is to improve reflection characteristics in a circuit board configured by connecting a microstrip line and a strip line by a through hole.
本発明の回路基板は、第１基板部、前記第１基板部の一方側の面に設けられている線状の導体箔からなる第１線路、及び、前記第１基板部の他方側の面に設けられている導体箔からなるグランドを有するマイクロストリップラインと、第２基板部、前記第２基板部の内部に設けられている線状の導体箔からなる第２線路、及び、前記第２基板部の両面にそれぞれ設けられている導体箔からなるグランドを有するストリップラインと、前記第１線路と前記第２線路とを高周波を伝送可能として接続するスルーホールとを備え、前記第１線路と前記スルーホールとの間、又は、前記スルーホールと前記第２線路との間に、導体箔からなるインピーダンス整合部が設けられており、前記インピーダンス整合部を構成する前記導体箔は、前記スルーホールからλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さを有し、当該導体箔と連続する前記第１線路又は前記第２線路よりも幅広に設定されている。 The circuit board of the present invention includes a first substrate part, a first line made of a linear conductor foil provided on one surface of the first substrate part, and the other surface of the first substrate part. A microstrip line having a ground made of a conductive foil provided on the second substrate portion, a second line made of a linear conductive foil provided inside the second substrate portion, and the second A strip line having a ground made of a conductive foil provided on both surfaces of the substrate part; and a through hole connecting the first line and the second line so as to be able to transmit a high frequency. An impedance matching portion made of a conductor foil is provided between the through hole or between the through hole and the second line, and the conductor foil constituting the impedance matching portion is connected to the through hole. (The lambda frequency wavelength of the transmission) from the lambda / 4 Le has a length corresponding to an odd number of times, is set wider than the first line or the second line is continuous with the conductive foil.
本発明によれば、マイクロストリップラインとストリップラインとをスルーホールにより接続する場合であっても、マイクロストリップライン側の第１線路とスルーホールとの間、又は、スルーホールとストリップライン側の第２線路との間に、前記導体箔からなるインピーダンス整合部が設けられていることにより、反射特性を改善することが可能となる。
つまり、インピーダンス整合部を構成する導体箔は、スルーホールからλ／４の奇数倍に相当する長さを有し、そして、第１線路又は第２線路よりも幅広に設定されていることで段差部を有し、この段差部により生じる反射波をスルーホールで生じる反射波に対して逆位相とすることで、両反射波を打ち消し合う作用が生じ、回路基板における反射特性を改善することが可能となる。
According to the present invention, even when the microstrip line and the strip line are connected by a through hole, the first line and the through hole on the micro strip line side or the first line on the through hole and the strip line side are connected. By providing the impedance matching portion made of the conductor foil between the two lines, the reflection characteristics can be improved.
That is, the conductor foil constituting the impedance matching portion has a length corresponding to an odd multiple of λ / 4 from the through hole, and is set to be wider than the first line or the second line. By setting the reflected wave generated by this stepped part in reverse phase with respect to the reflected wave generated in the through hole, it is possible to cancel both reflected waves and improve the reflection characteristics on the circuit board It becomes.
また、前記第１基板部と前記第２基板部とは、共通する誘電体基板から構成されているのが好ましい。
この場合、誘電体基板の一方側にマイクロストリップラインが設けられ、その他方側にストリップラインが設けられた回路基板となる。
The first substrate unit and the second substrate unit are preferably formed of a common dielectric substrate.
In this case, a circuit board is provided in which a microstrip line is provided on one side of the dielectric substrate and a strip line is provided on the other side.
また、この回路基板において、前記スルーホールの周囲に、前記誘電体基板を貫通し内周に導体が設けられている孔が複数設けられており、隣り合う前記孔の間隔がλ／４（λは伝送する高周波の波長）未満に設定されているのが好ましい。
この場合、導体が内周に設けられている前記孔によって、スルーホールからの電磁波の漏洩を抑制することが可能となり、透過率を向上させることができる。
Further, in this circuit board, a plurality of holes are provided around the through-holes so as to penetrate the dielectric substrate and have conductors provided on the inner periphery, and the interval between the adjacent holes is λ / 4 (λ Is preferably set to less than the wavelength of the high frequency to be transmitted.
In this case, leakage of electromagnetic waves from the through hole can be suppressed by the hole in which the conductor is provided on the inner periphery, and the transmittance can be improved.
また、前記ストリップラインが有する一方側の前記グランドには、前記第１線路を位置させるための切り欠き部が設けられており、前記切り欠き部は、開口側に向かうにしたがって間隔が広くなっている部分を有しているのが好ましい。
この場合、回路基板の透過率を向上させることができる。
The ground on one side of the stripline is provided with a notch for positioning the first line, and the notch becomes wider toward the opening side. It is preferable to have a portion.
In this case, the transmittance of the circuit board can be improved.
また、前記誘電体基板の一方側の面に、前記第１線路及び前記ストリップラインが有する一方側の前記グランドが、導体箔により形成され、前記誘電体基板の他方側の面に、前記マイクロストリップラインが有する前記グランド及び前記ストリップラインが有する他方側の前記グランドが、導体箔により形成され、前記誘電体基板の内部に、前記第２線路が設けられているのが好ましい。
この場合、誘電体基板の一方側及び他方側の面それぞれに、所定形状の導体パターンを設けることで、回路基板を構成することができる。
The ground on one side of the first line and the strip line is formed of a conductive foil on one surface of the dielectric substrate, and the microstrip is formed on the other surface of the dielectric substrate. Preferably, the ground included in the line and the ground on the other side included in the strip line are formed of a conductive foil, and the second line is provided inside the dielectric substrate.
In this case, the circuit board can be configured by providing a conductor pattern having a predetermined shape on each of the one side surface and the other side surface of the dielectric substrate.
本発明によれば、マイクロストリップラインとストリップラインとをスルーホールにより接続することで構成される回路基板において、前記インピーダンス整合部が設けられていることにより、反射特性を改善することが可能となる。 According to the present invention, in the circuit board configured by connecting the microstrip line and the strip line by a through hole, the reflection characteristic can be improved by providing the impedance matching portion. .
以下、本発明の実施の形態を図面に基づいて説明する。
本発明の回路基板１は、例えばミリ波を利用したレーダや通信装置に用いられ、（送受信）アンテナと（ミリ波）発振回路とを接続するための伝送路を備えている基板である。なお、以下に説明する回路基板１では、使用周波数帯を６０ＧＨｚとしている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The
図１は、本発明の回路基板１の実施の一形態を示す平面図である。図２は、図１に示す回路基板１の横断面図である。図３は、図１に示す回路基板１のＶ１矢視の断面図である。図４は、図１に示す回路基板１のＶ２矢視の断面図である。この回路基板１は、一つの基板からなり、この一つの基板にマイクロストリップライン２とストリップライン３とを有している。ここでは、マイクロストリップライン２側を入力側とし、ストリップライン３側を出力側としている。
FIG. 1 is a plan view showing an embodiment of a
マイクロストリップライン２は、第１基板部１０、第１基板部１０の一方側の面１０ａに設けられている線状の導体箔からなる第１線路１１、及び、第１基板部１０の他方側の面１０ｂに設けられている導体箔からなるグランド１２を有しており、高周波を伝送する伝送路を構成している。
ストリップライン３は、第２基板部２０、第２基板部２０の内部に設けられている線状の導体箔からなる第２線路２１、及び、第２基板部２０の両面２０ａ，２０ｂに設けられている導体箔からなるグランド２２，２３を有しており、高周波を伝送する伝送路を構成している。
そして、この回路基板１は、第１線路１１と第２線路２１とを高周波を伝送可能として接続するスルーホール３０を備えている。
The
The
And this
本実施形態では、第１基板部１０と第２基板部２０とは、同一面（１０ｂ）上に並んで設けられており、共通する誘電体基板５から構成されている。誘電体基板５は、ガラスエポキシ樹脂やフッ素樹脂等を含む誘電体からなる。つまり、誘電体基板５の一方側（図２の左側）にマイクロストリップライン２が設けられ、その他方側（図２の右側）にストリップライン３が設けられた回路基板１となる。
In the present embodiment, the
したがって、誘電体基板５の一方側の面５ａに、第１線路１１、ストリップライン３が有する一方側のグランド２２、及び、後述する第１線路１１とスルーホール３０との接続部（パッド部）１５が、導体箔により形成されている。また、誘電体基板５の他方側の面５ｂに、マイクロストリップライン２が有するグランド１２、ストリップライン３が有する他方側のグランド２３、及び、後述する接続部（パッド部）３５が、導体箔により形成されている。そして、誘電体基板５の内部に、第２線路２１、及び、後述する第２線路２１とスルーホール３０との接続部（パッド部）２５が設けられている。
Therefore, the
図５は、図１に示す回路基板１の背面図である。マイクロストリップライン２のグランド１２と、ストリップライン３のグランド２３とは、誘電体基板５の他方側の面５ｂに設けられている導体箔により形成されており、これらグランド１２，２３は相互に連続している。つまり、一つのグランドの一部が、マイクロストリップライン２用であり、他部が、ストリップライン３用である。
FIG. 5 is a rear view of the
以上より、この回路基板１は三層の導体箔を有しており、第一層として、第１線路１１、グランド２２及び第１の接続部１５が設けられ、第二層（中間層）として、第２線路２１及び第２の接続部２５が設けられ、第三層として、グランド１２，２３及び第３の接続部３５が設けられた構成となる。そして、各層が一部においてスルーホール３０により接続される。前記各導体箔は、金属箔であり、本実施形態では銅箔である。
As described above, the
スルーホール３０は、誘電体基板５を貫通して形成した孔の内周にめっき（導体膜）が付されることで構成されている。このスルーホール３０のめっき層は、第１線路１１の端部（図１参照）に設けられている第１の接続部（パッド部）１５と、電気的に接続されている。なお、この第１の接続部１５は、グランド２２と絶縁されている。本実施形態では、この接続部１５がスルーホール３０に含まれるものとして説明する。第１の接続部１５は、第１線路１１及びグランド２２と共に、誘電体基板５に貼り付けられた導体箔をエッチングすることにより得られる。
The through
前記のとおり、誘電体基板５の一方側の面５ａに、マイクロストリップライン２の第１線路１１と、ストリップライン３のグランド２２とが設けられており、このグランド２２には（図１参照）、第１線路１１を位置させるための切り欠き部２７が設けられている。そして、この切り欠き部２７は、開口側（入力側）に向かうにしたがって間隔が広くなっている部分を有している。本実施形態では、切り欠き部２７は、間隔が広くなる部分として、第１線路１１の両側にアール部２７ａを有している。
As described above, the
図６は、誘電体基板５の前記第二層（中間層）における断面図である。誘電体基板５の中間層において、第２線路２１の端部に、後述するインピーダンス整合部７を挟んで、第２の接続部（パッド部）２５が設けられており、スルーホール３０のめっき層は、この接続部２５と電気的に接続されている。本実施形態では、この接続部２５は、スルーホール３０に含まれるものとして説明する。第２の接続部２５は、グランド１２，２２，２３と絶縁されている。第２の接続部２５は、第２線路２１と共に、（後にも説明するが、）誘電体基板５の一部を構成する下層部に貼り付けられた導体箔をエッチングすることにより得られる。
FIG. 6 is a cross-sectional view of the second layer (intermediate layer) of the
更に、誘電体基板５の他方側の面５ｂには、図５に示すように、第３の接続部（パッド部）３５が設けられており、スルーホール３０のめっき層は、この接続部３５と電気的に接続されている。本実施形態では、この接続部３５は、スルーホール３０に含まれるものとして説明する。第３の接続部３５は、グランド１２，２３と絶縁されている。第３の接続部３５は、グランド１２，２３と共に、誘電体基板５に貼り付けられた導体箔をエッチングすることにより得られる。
Further, as shown in FIG. 5, a third connection portion (pad portion) 35 is provided on the
なお、本発明では、スルーホール３０（めっき層）は、少なくとも第１線路１１及び第２線路２１と、電気的に接続されていればよい。このため、スルーホール３０は、誘電体基板５の板厚方向の全体を貫通した孔でなくてもよく、中間層まで貫通した有底孔であってもよい。
In the present invention, the through hole 30 (plating layer) only needs to be electrically connected to at least the
そして、本実施形態では、図６及び図７に示すように、スルーホール３０の第２の接続部２５と第２線路２１との間に、導体箔からなるインピーダンス整合部７が設けられている。図７は、インピーダンス整合部７の説明図である。
インピーダンス整合部７を構成する導体箔は、スルーホール３０からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有している。本実施形態の接続部２５（１５，３５）は、円環形状であって、スルーホール３０を構成する貫通孔と同一中心に配置されている。そこで、インピーダンス整合部７を構成する導体箔は、このスルーホール３０の中心（接続部２５の中心）からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有している。
And in this embodiment, as shown in FIG.6 and FIG.7, the
The conductor foil constituting the
また、図７に示すように、このインピーダンス整合部７を構成する導体箔は、この導体箔と連続する第２線路２１よりも幅広に設定されている（インピーダンス整合部７の幅寸法Ｗ１＞第２線路２１の幅寸法Ｗ２）。また、このインピーダンス整合部７を構成する導体箔の幅寸法Ｗ１は、接続部２５の外径Ｄよりも小さく設定されている。更に、この幅寸法Ｗ１は、接続部２５の内径ｄよりも小さく設定されている。
更に、本実施形態では、接続部２５におけるインピーダンスＺ１よりも、インピーダンス整合部７におけるインピーダンスＺ２が小さくなるように設定されており、また、インピーダンス整合部７におけるインピーダンスＺ２よりも、第２線路２１におけるインピーダンスＺ３が小さくなるように設定されている（Ｚ１＞Ｚ２＞Ｚ３）。
Further, as shown in FIG. 7, the conductor foil constituting the
Further, in the present embodiment, the impedance Z2 in the
本実施形態の回路基板１では、スルーホール３０の周囲に、誘電体基板５を貫通し内周に導体（導体膜）が設けられている孔８が複数設けられている。なお、前記導体は、めっき層からなる。そして、隣り合う孔８の間隔は、λ／４（λは伝送する高周波の波長）未満に設定されている。これら導体が内周に設けられている孔８によって、スルーホール３０からの電磁波の漏洩を抑制することが可能となり、透過率を向上させることができる。以下、この導体が設けられている孔８を、シールド用の孔８と呼ぶ。
In the
以上の構成を有する回路基板１によれば、マイクロストリップライン２とストリップライン３とを、スルーホール３０により接続することができ、また、このように、マイクロストリップライン２とストリップライン３とをスルーホール３０により接続する場合であっても、スルーホール３０とストリップライン３側の第２線路２１との間に、所定の形状を有する導体箔からなるインピーダンス整合部７が設けられていることにより、インピーダンス特性の不連続が緩和され、反射特性を改善することが可能となる。
According to the
つまり、インピーダンス整合部７を構成する導体箔は、スルーホール３０からλ／４の奇数倍に相当する長さを有しており、そして、第２線路２１よりも幅広に設定されていることで段差部７ａ（図７参照）を有している。この段差部７ａに生じる反射波がスルーホール３０で生じる反射波に対して逆位相となることで、両反射波を打ち消し合う作用が生じ、回路基板１における反射特性を改善することが可能となる。
以上より、本実施形態の回路基板１には、マイクロストリップライン２とストリップライン３との変換部が構成されていると言える。
That is, the conductor foil constituting the
From the above, it can be said that the
図８及び図９は、前記構成を有する回路基板１における反射量及び透過量についてのシミュレーション結果である。図１及び図２に示す形態を有する回路基板１の場合のシミュレーション結果を、実線で示している。なお、図８及び図９には、比較として、インピーダンス整合部７が設けられていない回路基板の場合のシミュレーション結果を、破線で示している。更に、図８及び図９には、（後述の）図１３に示す形態を有する回路基板１の場合のシミュレーション結果（二点鎖線）についても記載しているが、これについては、後で説明する。
図８に示すように、本実施形態のようにインピーダンス整合部７を備えている回路基板１（実施例）によれば、使用周波数帯（６０ＧＨｚ）において、反射量を低減することが可能となり、図９に示すように、この実施例によれば透過量を増加させることが可能となる。
8 and 9 show simulation results for the reflection amount and transmission amount in the
As shown in FIG. 8, according to the circuit board 1 (example) provided with the
なお、インピーダンス整合部７は、スルーホール３０からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有していればよい。図１０は、インピーダンス整合部７の長さＬを変化させた場合の反射量についてのシミュレーション結果である。この図１０に示すように、λ／４、（３λ）／４、（５λ）／４・・・と、λ／４の奇数倍の長さを有するインピーダンス整合部７を備えた回路基板１によれば、反射量を小さくすることが可能となる。
The
前記のとおり（図１参照）、ストリップライン側のグランド２２には、第１線路１１を位置させるための切り欠き部２７が設けられており、この切り欠き部２７は、開口側に向かうにしたがって間隔が広くなっている部分としてアール部２７ａを有している。
そこで、図１１は、このようなアール部２７ａを有している場合（図１２（Ａ）参照）と、アール部を有していない場合（図１２（Ｂ）参照）との透過量についてのシミュレーション結果を示している。なお、図１２（Ａ）に示すように、アール部２７ａを有する本実施形態の誘電体基板５の一方側の面５ａには、第１線路１１とグランド２２とにより、トリプレートライン４が構成されている。つまり、この回路基板１は、マイクロストリップライン２からトリプレートライン４へと変換する変換部を有しているとも言える。
As described above (see FIG. 1), the
Therefore, FIG. 11 shows the amount of transmission between the case where such a
アール部２７ａを有している場合（図１２（Ａ）参照）では、マイクロストリップライン２からトリプレートライン４への変換が徐々に行われることから、アール部を有していない場合（図１２（Ｂ）参照）と比較して、図１１に示すように、使用周波数帯（６０ＧＨｚ）において回路基板１における透過を向上させることができる。
In the case where the
〔他の回路基板１について〕
図１３は、本発明の回路基板１の他の形態を示す平面図である。図１に示す回路基板１と図１３に示す回路基板１との異なる点は、インピーダンス整合部７が設けられている位置であり、その他は同じである。すなわち、図１３に示す回路基板１では、マイクロストリップライン２が有する第１線路１１と、スルーホール３０の第１の接続部１５との間に、導体箔からなるインピーダンス整合部７が設けられている。
[About other circuit boards 1]
FIG. 13 is a plan view showing another embodiment of the
このインピーダンス整合部７を構成する導体箔は、図１に示す形態と同様に、スルーホール３０からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有している。接続部１５は、円形であって、スルーホール３０を構成する貫通孔と同一中心に配置されていることから、インピーダンス整合部７を構成する導体箔は、このスルーホール３０の中心（接続部１５の中心）からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有している。
The conductor foil constituting the
そして、このインピーダンス整合部７を構成する導体箔は、この導体箔と連続する第１線路１１よりも幅広に設定されている（インピーダンス整合部７の幅寸法＞第１線路１１の幅寸法）。また、このインピーダンス整合部７を構成する導体箔の幅寸法は、円環形状である接続部１５の外径よりも小さく設定されている。更に、この導体箔の幅寸法は、接続部１５の内径よりも小さく設定されている。
更に、この図１３に示す回路基板１においても、接続部１５におけるインピーダンスＺ１よりも、インピーダンス整合部７におけるインピーダンスＺ２が小さくなるように設定されており、また、インピーダンス整合部７におけるインピーダンスＺ２よりも、第１線路１１におけるインピーダンスＺ３が小さくなるように設定されている（Ｚ１＞Ｚ２＞Ｚ３）。
And the conductor foil which comprises this
Further, in the
この図１３に示す回路基板１によれば、マイクロストリップライン２とストリップライン３とを、スルーホール３０により接続することができ、また、このように、マイクロストリップライン２とストリップライン３とをスルーホール３０により接続する場合であっても、マイクロストリップライン２側の第１線路１１とスルーホール３０との間に、所定の形状を有する導体箔からなるインピーダンス整合部７が設けられていることにより、インピーダンス特性の不連続が緩和され、反射特性を改善することが可能となる。
According to the
つまり、インピーダンス整合部７を構成する導体箔は、スルーホール３０からλ／４の奇数倍に相当する長さを有しており、そして、第１線路１１よりも幅広に設定されていることで段差部７ａを有している。この段差部７ａに生じる反射波がスルーホール３０で生じる反射波に対して逆位相となることで、両反射波を打ち消し合う作用が生じ、回路基板１における反射特性を改善することが可能となる。
以上より、本実施形態の回路基板１には、マイクロストリップライン２とストリップライン３との変換部が構成されていると言える。
That is, the conductor foil constituting the
From the above, it can be said that the
図８及び図９には、図１３に示す形態を有する回路基板１における反射量及び透過量についてのシミュレーション結果が、二点鎖線で示されている。図８及び図９に示すように、図１３に示すインピーダンス整合部７を備えている回路基板１によれば、使用周波数帯（６０ＧＨｚ）において、反射量を低減することが可能となり、また、図９に示すように、透過量を増加させることが可能となる。
8 and 9, the simulation results for the reflection amount and the transmission amount in the
〔回路基板１の製造方法について〕
図１４は、図１及び図２に示す回路基板１の製造方法を説明する説明図である。図１４（Ａ）に示すように、第１の誘電体板４１の両面に導体箔（銅箔）４３，４４を設ける。ここで説明する製造方法によって回路基板１が完成すると、この誘電体板４１は、図２に示す誘電体基板５の厚さ方向について一方側の層（下層部）となる。そして、図１４（Ｂ）に示すように、この誘電体板４１の一方側の面４１ａにおいて、第２線路２１及び第２の接続部２５（図１参照）となるパターンをエッチングする。
[About the manufacturing method of the circuit board 1]
FIG. 14 is an explanatory diagram for explaining a method of manufacturing the
また、第１の誘電体板４１とは別に、図１４（Ｃ）に示すように、第２の誘電体板４２の片面に導体箔（銅箔）４５を貼り付ける。ここで説明する製造方法によって回路基板１が完成すると、この誘電体板４２は、図２に示す誘電体基板５の厚さ方向について他方側の層（上層部）となる。つまり、前記下層部と前記上層部とで誘電体基板５が得られる。
In addition to the
そして、図１４（Ｂ）に示す誘電体板４１と図１４（Ｃ）に示す誘電体板４２とを、図１４（Ｄ）に示すように接合して誘電体基板５を得る。この誘電体基板５に対して、スルーホール３０を構成するための孔と、シールド用の孔８を構成するための孔とを設けてから、図１４（Ｅ）に示すように、この誘電体基板５に対してめっきを行う（めっき層４９）。
Then, the
その後、図１４（Ｆ）に示すように、この誘電体基板５の一方側の面５ａにおいて、第１線路１１、第１の接続部１５、図外のグランド２２となるパターンをエッチングし、また、他方側の面５ｂにおいて、第３の接続部３５、グランド１２、及び、図外のグランド２３となるパターンをエッチングする。
以上より、図１及び図２に示す回路基板１が得られる。
After that, as shown in FIG. 14 (F), the pattern that becomes the
From the above, the
〔各形態の回路基板１について〕
前記各形態の回路基板１によれば、マイクロストリップライン２とストリップライン３とを、スルーホール３０により接続することができ、また、このように、マイクロストリップライン２とストリップライン３とをスルーホール３０により接続する場合であっても、スルーホール３０とストリップライン３側の第２線路２１との間に（図１参照）、又は、マイクロストリップライン２側の第１線路１１とスルーホール３０との間に（図１３参照）、所定の形状を有する導体箔からなるインピーダンス整合部７が設けられていることにより、インピーダンス特性の不連続が緩和され、回路基板１における反射特性を改善することが可能となる。
[Regarding
According to each form of the
また、本実施形態では、マイクロストリップライン２を構成するための第１基板部１０と、ストリップライン３を構成するための第２基板部２０とは、共通する誘電体基板５から構成されているので、この誘電体基板５の一方側にマイクロストリップライン２が設けられ、その他方側にストリップライン３が設けられた回路基板１となる。
このため、この回路基板１を、その途中部において曲げて用いる場合、ストリップライン３の範囲で曲げるのが好ましい。つまり、ストリップライン３の範囲内に回路基板１の曲げ部が位置するのが好ましい。これは、ストリップライン３では、曲げ部の最外層には、グランド２２（又は２３）が位置し、高周波を伝送する線路（第２線路２１）が設けられないことから、曲げ応力による断線の発生を抑制することができるためである。
In the present embodiment, the
For this reason, when this
なお、前記各形態では、インピーダンス整合部７を構成する導体箔は、スルーホール３０の中心（接続部２５，１５の中心）からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有している場合について説明したが、このインピーダンス整合部７を構成する導体箔は、接続部２５（又は接続部１５）の端部ｅ１（ｅ２）からλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さＬを有していてもよい（図１５（Ａ）（Ｂ）参照）。つまり、インピーダンス整合部７を構成する導体箔の端部位置Ｐ１は、接続部２５（又は接続部１５）の範囲内で調整可能であり、この端部位置Ｐ１からの長さＬが、λ／４（λは伝送する高周波の波長）の奇数倍となるように設定されていればよい。
In each of the above embodiments, the conductor foil constituting the
本発明の回路基板１は、図示する形態に限らず本発明の範囲内において他の形態のものであってもよい。例えば、回路基板１をミリ波帯（６０ＧＨｚ）で使用できるものとして説明したが、電波帯（周波数帯）としては、ミリ波以外であってもよい。
また、図１２（Ａ）では、切り欠き部２７の開口側をアール部２７ａとして説明したが、この開口側の形状は一方側（入力側）に向かうにしたがって、開口寸法が広くなる構成であればよく、アール部２７ａの代わりに直線形状であってもよい。なお、アール部２７ａとする場合、その曲率半径を大きくするほど、透過率を増加させることができる。
The
Further, in FIG. 12A, the opening side of the
１：回路基板 ２：マイクロストリップライン ３：ストリップライン
５：誘電体基板 ５ａ：一方側の面 ５ｂ：他方側の面
７：インピーダンス整合部 ８：孔 １０：第１基板部
１０ａ：一方側の面 １０ｂ：他方側の面 １１：第１線路
１２：グランド ２０：第２基板部 ２０ａ：一方側の面
２０ｂ：他方側の面 ２１：第２線路 ２２：グランド
２３：グランド ２７：切り欠き部 ３０：スルーホール
1: Circuit board 2: Microstrip line 3: Strip line 5:
Claims (3)
第２基板部、前記第２基板部の内部に設けられている線状の導体箔からなる第２線路、及び、前記第２基板部の両面にそれぞれ設けられている導体箔からなるグランドを有するストリップラインと、
前記第１線路と前記第２線路とを高周波を伝送可能として接続するスルーホールと、
を備え、
前記第１線路と前記スルーホールとの間、又は、前記スルーホールと前記第２線路との間に、導体箔からなるインピーダンス整合部が設けられており、
前記インピーダンス整合部を構成する前記導体箔は、前記スルーホールからλ／４（λは伝送する高周波の波長）の奇数倍に相当する長さを有し、当該導体箔と連続する前記第１線路又は前記第２線路よりも幅広に設定されており、
前記第１基板部と前記第２基板部とは、共通する誘電体基板から構成され、
前記スルーホールの周囲に、前記誘電体基板を貫通し内周に導体が設けられている孔が複数設けられており、
隣り合う前記孔の間隔がλ／４（λは伝送する高周波の波長）未満に設定されていることを特徴とする回路基板。 The first substrate portion, the first line made of a linear conductor foil provided on one surface of the first substrate portion, and the conductor foil provided on the other surface of the first substrate portion A microstrip line having a ground consisting of:
A second substrate portion; a second line made of a linear conductor foil provided in the second substrate portion; and a ground made of a conductor foil provided on both surfaces of the second substrate portion. Stripline,
A through hole connecting the first line and the second line so as to transmit a high frequency;
With
Between the first line and the through hole, or between the through hole and the second line, an impedance matching portion made of a conductive foil is provided,
The conductor foil constituting the impedance matching portion has a length corresponding to an odd multiple of λ / 4 (λ is a wavelength of a high frequency to be transmitted) from the through hole, and is continuous with the conductor foil. Or it is set wider than the second line ,
The first substrate unit and the second substrate unit are composed of a common dielectric substrate,
Around the through hole, there are provided a plurality of holes penetrating the dielectric substrate and provided with a conductor on the inner periphery,
A circuit board, wherein an interval between adjacent holes is set to be less than λ / 4 (λ is a wavelength of a high frequency to be transmitted) .
前記切り欠き部は、開口側に向かうにしたがって間隔が広くなっている部分を有している請求項１に記載の回路基板。 The ground on one side of the stripline is provided with a notch for positioning the first line,
The circuit board according to claim 1 , wherein the notch has a portion whose interval becomes wider toward the opening side.
前記誘電体基板の他方側の面に、前記マイクロストリップラインが有する前記グランド及び前記ストリップラインが有する他方側の前記グランドが、導体箔により形成され、
前記誘電体基板の内部に、前記第２線路が設けられている請求項１に記載の回路基板。 On one surface of the dielectric substrate, the ground on one side of the first line and the strip line is formed of a conductive foil,
The ground of the microstrip line and the ground of the other side of the strip line are formed of a conductive foil on the other surface of the dielectric substrate,
The interior of the dielectric substrate, the circuit board according to claim 1, wherein the second line is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014200477A JP6353762B2 (en) | 2014-09-30 | 2014-09-30 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014200477A JP6353762B2 (en) | 2014-09-30 | 2014-09-30 | Circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016072818A JP2016072818A (en) | 2016-05-09 |
| JP6353762B2 true JP6353762B2 (en) | 2018-07-04 |
Family
ID=55865023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014200477A Active JP6353762B2 (en) | 2014-09-30 | 2014-09-30 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6353762B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6712765B2 (en) * | 2016-05-31 | 2020-06-24 | パナソニックＩｐマネジメント株式会社 | High frequency board |
| WO2019220530A1 (en) * | 2018-05-15 | 2019-11-21 | 三菱電機株式会社 | Signal transmitting structure, method for manufacturing signal transmitting structure, and high-frequency signal transmitting/receiving device |
| WO2020115978A1 (en) * | 2018-12-06 | 2020-06-11 | ソニーセミコンダクタソリューションズ株式会社 | Transmission device, printed wiring board, and information apparatus |
| JP2022128024A (en) | 2021-02-22 | 2022-09-01 | 株式会社東芝 | Substrate, high-frequency circuit, antenna device, wireless communication device, and method for manufacturing substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4547812B2 (en) * | 2001-02-20 | 2010-09-22 | 株式会社富士通ゼネラル | Frequency conversion circuit |
| JP2006211070A (en) * | 2005-01-26 | 2006-08-10 | Hirose Electric Co Ltd | Multilayer wiring board |
| JP4585587B2 (en) * | 2008-08-20 | 2010-11-24 | 株式会社東芝 | High frequency multilayer substrate and method for manufacturing high frequency multilayer substrate |
-
2014
- 2014-09-30 JP JP2014200477A patent/JP6353762B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016072818A (en) | 2016-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6105496B2 (en) | Batch laminated substrate | |
| JP5072968B2 (en) | Waveguide connection structure | |
| JP2016220029A (en) | Antenna device, radio communication device and radar device | |
| JP6845118B2 (en) | High frequency transmission line | |
| JP6353762B2 (en) | Circuit board | |
| JP6233473B2 (en) | High frequency signal transmission line and electronic equipment | |
| US10749236B2 (en) | Transmission line | |
| KR20170095453A (en) | Patch antenna | |
| WO2013099286A1 (en) | Multilayer wiring board | |
| JP2012199895A (en) | Vertical feeder circuit | |
| JP2017118350A (en) | Transmission equipment, radio communication module and radio communication system | |
| JP2008193161A (en) | Microstrip line-waveguide converter | |
| JP6523124B2 (en) | Microstrip line-stripline converter and planar antenna device | |
| JP2007329908A (en) | Dielectric substrate, waveguide tube, and transmission line transition device | |
| JP6343222B2 (en) | Circuit board | |
| JP2009303076A (en) | Waveguide connection structure | |
| JP6437779B2 (en) | Circuit board | |
| JP7057292B2 (en) | Transmission line structure | |
| JP7286726B2 (en) | TRANSMISSION LINE CONVERSION STRUCTURE, ITS ADJUSTMENT METHOD, AND ITS MANUFACTURING METHOD | |
| JP7060971B2 (en) | Laminated circuit board and antenna device | |
| JP5219856B2 (en) | Waveguide type rat race circuit | |
| JP2010199992A (en) | Waveguide device | |
| JP6383630B2 (en) | Bending track | |
| JP6978217B2 (en) | Interlayer transmission line | |
| JP6484155B2 (en) | Microstrip line / strip line converter and planar antenna device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6353762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |