JP6280331B2 - Power circuit - Google Patents
Power circuit Download PDFInfo
- Publication number
- JP6280331B2 JP6280331B2 JP2013185869A JP2013185869A JP6280331B2 JP 6280331 B2 JP6280331 B2 JP 6280331B2 JP 2013185869 A JP2013185869 A JP 2013185869A JP 2013185869 A JP2013185869 A JP 2013185869A JP 6280331 B2 JP6280331 B2 JP 6280331B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- value
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 claims description 168
- 230000007423 decrease Effects 0.000 claims description 94
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 description 54
- 238000010586 diagram Methods 0.000 description 30
- 238000012937 correction Methods 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 16
- 230000000737 periodic effect Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 13
- 230000003247 decreasing effect Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 230000036962 time dependent Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 238000009795 derivation Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧を出力電圧に変圧する電源回路に関する。 The present invention relates to a power supply circuit that transforms an input voltage into an output voltage.
従来、出力電圧をフィードバックしてＭＯＳトランジスタのＯＮ／ＯＦＦの切替えにより、出力電圧を目標電圧となるように制御するスイッチングレギュレータを備えた電源回路が一般的に用いられている。 Conventionally, a power supply circuit including a switching regulator that feeds back an output voltage and controls the output voltage to be a target voltage by switching ON / OFF of a MOS transistor is generally used.
例えば、スイッチングレギュレータはフィードバックループを有し、フィードバックループの経路上には差動増幅器が設けられている。差動増幅器には出力電圧をフィードバックした帰還電圧が入力される。差動増幅器は、帰還電圧と基準電圧とを比較してした差の電圧である差動電圧を出力する。差動電圧はコンパレータに入力される。 For example, the switching regulator has a feedback loop, and a differential amplifier is provided on the path of the feedback loop. A feedback voltage obtained by feeding back the output voltage is input to the differential amplifier. The differential amplifier outputs a differential voltage which is a difference voltage obtained by comparing the feedback voltage and the reference voltage. The differential voltage is input to the comparator.
また、スイッチングレギュレータは、入力電流を検出する電流センスアンプを有する。入力電流は、電圧に変換され入力変換電圧としてコンパレータに入力される。その結果、コンパレータは、入力変換電圧と差動電圧とを比較し、その比較結果に応じてＭＯＳトランジスタをＯＮまたはＯＦＦする。このようなフィードバック制御により出力電圧が一定に保たれるが、実際はトランジスタのＯＮ、ＯＦＦ制御により出力電圧が脈動するため、これを平滑化する目的でスイッチングレギュレータの出力にコンデンサが設けられる。 The switching regulator also has a current sense amplifier that detects an input current. The input current is converted into a voltage and input to the comparator as an input conversion voltage. As a result, the comparator compares the input conversion voltage with the differential voltage, and turns on or off the MOS transistor according to the comparison result. Although the output voltage is kept constant by such feedback control, the output voltage pulsates actually by ON / OFF control of the transistor. Therefore, a capacitor is provided at the output of the switching regulator for the purpose of smoothing the output voltage.
さらに、スイッチングレギュレータは、位相補償回路を有する。位相補償回路は、コンデンサおよび抵抗を主体として構成され、入力信号に対する出力信号のゲインを下げ、また、入力信号に対する出力信号の位相の遅れを調整する。つまり、位相補償回路は、入力信号に対する出力信号のゲインと位相との関係を調整する。具体的には、平滑用のコンデンサと位相補償用のコンデンサの影響により、ボード線図において1stポールと2ndポールが生じ夫々のポールで90deg、計180deg位相が遅れる。そして、抵抗により位相が90deg進む。これにより、位相補償回路は、位相が180ｄｅｇ遅れる前にゲインを0ｄＢ以下になるように調整する。その結果、出力電圧の発振を防止できる。 Furthermore, the switching regulator has a phase compensation circuit. The phase compensation circuit is composed mainly of a capacitor and a resistor, lowers the gain of the output signal with respect to the input signal, and adjusts the phase delay of the output signal with respect to the input signal. That is, the phase compensation circuit adjusts the relationship between the gain and phase of the output signal with respect to the input signal. Specifically, due to the influence of the smoothing capacitor and the phase compensation capacitor, a 1st pole and a 2nd pole are generated in the Bode diagram, and the phase is delayed by 90 deg, and the total 180 deg. The phase advances by 90 degrees due to the resistance. Thus, the phase compensation circuit adjusts the gain to be 0 dB or less before the phase is delayed by 180 deg. As a result, output voltage oscillation can be prevented.
ここで、スイッチングレギュレータの回路内に位相補償回路を設ける場合、位相補償回路内のコンデンサ等の素子の選定は、多くの時間を要するときがある。また、位相補償回路内のコンデンサの容量が比較的大きい場合、出力電圧の電圧値の変動に対するＭＯＳトランジスタのＯＮ／ＯＦＦ制御の応答が遅れてしまう。このような課題を解決する一例として、ＤＣ−ＤＣコンバータ制御回路が先行技術文献に開示されている（例えば、特許文献１）。このＤＣ−ＤＣコンバータ制御回路は、回路内に差動増幅器と位相補償回路とを設けることなく、出力電圧を目標電圧となるように制御する Here, when a phase compensation circuit is provided in the circuit of the switching regulator, selection of an element such as a capacitor in the phase compensation circuit may take a lot of time. Further, when the capacitance of the capacitor in the phase compensation circuit is relatively large, the response of the MOS transistor ON / OFF control to the fluctuation of the voltage value of the output voltage is delayed. As an example for solving such a problem, a DC-DC converter control circuit is disclosed in a prior art document (for example, Patent Document 1). This DC-DC converter control circuit controls the output voltage to be a target voltage without providing a differential amplifier and a phase compensation circuit in the circuit.
しかしながら、特許文献１に記載されているＤＣ−ＤＣコンバータ制御回路は、「電圧モード」で制御される回路である。ここで、電圧モードとは、制御回路の出力電圧を目標電圧に近づけるよう入力電圧の変化に基づき出力電圧を制御することをいう。このように電圧モードで制御される特許文献１のＤＣ−ＤＣコンバータ制御回路は、差動増幅器と位相補償回路をなくすことによりポールを１つ減らすことができるが、電圧モードのため平滑用のコンデンサとトランジスタ出力に接続されるコイルによるダブルポールにより位相が180deg遅れることになり、出力電圧が発振しやすくなる。出力を安定化させる対策として、別の位相補償回路を設ける等の対策が必要となる。その結果、設計が複雑となったり、回路内に新たな部品を設けることで回路全体の大きさが大きくなる。
However, the DC-DC converter control circuit described in
本発明は、設計を簡素化させ出力電圧の安定化を図ることを目的とする。 An object of the present invention is to simplify the design and stabilize the output voltage.
上記課題を解決するために、本発明は、入力電圧を出力電圧に変圧するスイッチングレ
ギュレータであって、前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果
に応じて、スイッチング制御を行う制御手段を備え、前記複合電圧は入力電流のＡＣ成分およびＤＣ成分を含み、前記入力電流の電流値に応じて前記基準電圧を変更する変更手段を更に備えるものである。
In order to solve the above problems, the present invention is a switching regulator that transforms an input voltage into an output voltage, and is a voltage derived based on a feedback voltage that is a feedback of the output voltage and an input current. depending on the comparison of the composite voltage and a reference voltage including a derivation voltage results, a control unit for performing switching control, the composite voltage seen contains an AC component and a DC component of the input current, corresponding to the current value of the input current And changing means for changing the reference voltage .
また、本発明のスイッチングレギュレータは、スイッチング制御されるトランジスタと、前記トランジスタの出力側に接続されたコイルと、を更に備え、前記入力電流は、前記コイルに流れる電流である。 In addition, the switching regulator of the present invention further includes a transistor whose switching is controlled, and a coil connected to the output side of the transistor, and the input current is a current flowing through the coil.
また、本発明のスイッチングレギュレータは、電流を加算する加算手段を更に備え、前記加算手段は、前記帰還電圧を電流に変換した帰還電流とＡＣ成分およびＤＣ成分を含む前記入力電流とを加算して前記複合電圧を導出する。 The switching regulator of the present invention further includes an adding means for adding current, and the adding means adds the feedback current obtained by converting the feedback voltage into a current and the input current including an AC component and a DC component. Deriving the composite voltage.
また、本発明のスイッチングレギュレータは、前記複合電圧と前記基準電圧とを比較する比較手段を更に備え、前記トランジスタは固定周期のクロック信号の立ち上がりに応じてＯＮし、前記比較手段からの出力信号に応じてＯＦＦする。 The switching regulator according to the present invention further includes a comparing means for comparing the composite voltage and the reference voltage, and the transistor is turned on in response to a rising edge of a clock signal having a fixed period, and is output to the output signal from the comparing means. Turn off in response.
また、本発明のスイッチングレギュレータは、出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、スイッチング制御されるトランジスタと、前記トランジスタの出力側に接続されたコイルと、導出電圧のＤＣ成分に対応する前記入力電流のＤＣ成分を通過させるフィルタ手段と、前記入力電流のＡＣ成分に同期して、時間の経過とともに電流値が上昇した後に該電流値が下降する第１スロープ電流を生成する生成手段とを備え、前記入力電流は、前記コイルに流れる電流であり、前記複合電圧は、前記帰還電圧、前記導出電圧のＤＣ成分、および、前記第１スロープ電流に対応する電圧を含む。 The switching regulator according to the present invention performs switching according to a comparison result between a reference voltage and a composite voltage including a feedback voltage that is a feedback voltage of an output voltage and a derived voltage that is a voltage derived based on an input current. Control means for controlling, switching controlled transistors, a coil connected to the output side of the transistors, filter means for passing the DC component of the input current corresponding to the DC component of the derived voltage, and the input current synchronization of the AC component, e Bei and generation means for said current value after the current value rises with the lapse of time to generate a first slope current descending, the input current is an electric current flowing through the coil the composite voltage, said feedback voltage, DC component of the derived voltage, and a voltage corresponding to the first slope current
また、本発明のスイッチングレギュレータの前記生成手段は、前記トランジスタがＯＮするタイミングで電流値が一定の勾配で増加し、前記トランジスタがＯＦＦするタイミングで増加した電流値がリセットする前記第１スロープ電流を生成する。 The generation means of the switching regulator of the present invention may be configured such that the current value increases at a constant gradient when the transistor is turned on, and the first slope current is reset when the increased current value is reset when the transistor is turned off. Generate.
また、本発明のスイッチングレギュレータの前記変更手段は、前記入力電流のＤＣ成分の増加に応じて前記基準電圧を増加させる。 Further, the changing means of the switching regulator of the present invention increases the reference voltage in accordance with an increase in the DC component of the input current.
また、本発明のスイッチングレギュレータは、前記入力電流のＤＣ成分を通過させるフィルタ手段を更に備え、前記変更手段は、前記フィルタ手段から出力される前記入力電流のＤＣ成分を電圧に変換して、前記基準電圧に加える。 The switching regulator of the present invention further includes filter means for passing the DC component of the input current, and the changing means converts the DC component of the input current output from the filter means into a voltage, and Add to the reference voltage.
また、本発明のスイッチングレギュレータは、前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段を備え、前記複合電圧は入力電流のＡＣ成分およびＤＣ成分を含み、前記入力電流のＤＣ成分の増加に応じて前記複合電圧を減少させる減少手段を更に備える。
Further, according to the switching regulator of the present invention , according to a comparison result between a reference voltage and a composite voltage including a feedback voltage that is a voltage obtained by feeding back the output voltage, and a derived voltage that is a voltage derived based on an input current, Control means for performing switching control, wherein the composite voltage includes an AC component and a DC component of the input current, and further includes a reduction means for reducing the composite voltage in accordance with an increase in the DC component of the input current.
また、本発明のスイッチングレギュレータは、前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段を備え、前記複合電圧は入力電流のＡＣ成分およびＤＣ成分を含み、時間の経過とともに電流値が上昇した後に該電流値が下降する第２スロープ電流を供給する供給手段と、前記入力電圧の電圧値に応じて、前記第２スロープ電流の電流値の上昇率を変える信号を出力する信号出力手段と、を更に備える。
Further, according to the switching regulator of the present invention , according to a comparison result between a reference voltage and a composite voltage including a feedback voltage that is a voltage obtained by feeding back the output voltage, and a derived voltage that is a voltage derived based on an input current, Control means for performing switching control, wherein the composite voltage includes an AC component and a DC component of the input current, and supplies a second slope current in which the current value decreases after the current value increases with time. And signal output means for outputting a signal for changing the rate of increase of the current value of the second slope current according to the voltage value of the input voltage.
また、本発明のスイッチングレギュレータの前記信号出力手段は、前記入力電圧の減少に応じて、前記第２スロープ電流の電流値の上昇率を小さくする信号を出力する。 Further, the signal output means of the switching regulator of the present invention outputs a signal for reducing the rate of increase in the current value of the second slope current in accordance with the decrease in the input voltage.
また、本発明のスイッチングレギュレータは、制御装置を備える電子機器である。 Moreover, the switching regulator of this invention is an electronic device provided with a control apparatus.
本発明によれば、複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行うことで、レギュレータは、出力電圧の発振を防止でき、出力の安定した出力電圧が得られる。また、レギュレータは、電圧モードの回路と比べて設計が容易となり、回路内に新たな部品を設ける必要もないため回路全体の小型化が図れる。 According to the present invention, by performing switching control according to the comparison result between the composite voltage and the reference voltage, the regulator can prevent oscillation of the output voltage, and a stable output voltage can be obtained. Further, the regulator is easier to design than the voltage mode circuit, and it is not necessary to provide a new component in the circuit, so that the entire circuit can be reduced in size.
また、本発明によれば、加算手段が、帰還電流とＡＣ成分およびＤＣ成分を含む入力電流とを加算して複合電圧を導出することで、レギュレータは、出力電圧の変化に応じてトラジスタのＯＮ／ＯＦＦを制御でき、出力電圧と目標電圧との電圧差を小さくできる。 Further, according to the present invention, the adding means derives a composite voltage by adding the feedback current and the input current including the AC component and the DC component, so that the regulator turns on the transistor according to the change in the output voltage. / OFF can be controlled, and the voltage difference between the output voltage and the target voltage can be reduced.
また、本発明によれば、トランジスタは固定周期のクロック信号の立ち上がりに応じてＯＮし、比較手段からの出力信号に応じてＯＦＦすることで、レギュレータは、高速応答が可能となり、スイッチング周波数を予め知ることができることからラジオ等他の機器でノイズ対策が可能となりノイズの影響を与えにくくなる。 Further, according to the present invention, the transistor is turned on in response to the rising edge of the clock signal having a fixed period and turned off in response to the output signal from the comparison means, so that the regulator can respond quickly and the switching frequency is set in advance. Since it can be known, it is possible to take measures against noise in other devices such as a radio, and it is difficult to influence the noise.
また、本発明によれば、複合電圧は、帰還電圧、導出電圧のＤＣ成分、および、第１スロープ電流に対応する電圧を含むことで、レギュレータは、コイル電流のＡＣ成分の振幅に影響されることなくコイルのインダクタンスを任意の値にできる。 According to the present invention, the composite voltage includes the feedback voltage, the DC component of the derived voltage, and the voltage corresponding to the first slope current, so that the regulator is influenced by the amplitude of the AC component of the coil current. The inductance of the coil can be set to an arbitrary value without any problem.
また、本発明によれば、生成手段が、トランジスタがＯＮするタイミングで電流値が一定の勾配で増加し、トランジスタがＯＦＦするタイミングで増加した電流値をリセットする大１スロープ電流を生成することで、レギュレータは、トランジスタのＯＮ／ＯＦＦのタイミングを一定周期とでき、出力電圧を安定させられる。 Further, according to the present invention, the generation means generates a large one-slope current that resets a current value that increases at a constant gradient when the transistor is turned on and increases when the transistor is turned off. The regulator can set the ON / OFF timing of the transistor to a constant period, and can stabilize the output voltage.
また、本発明によれば、入力電流の電流値に応じて基準電圧を変更することで、レギュレータは、出力電流が変化したとしても出力電圧の出力を安定させ、出力電圧と目標電圧と電圧差の小さい電圧値に制御できる。 In addition, according to the present invention, by changing the reference voltage according to the current value of the input current, the regulator stabilizes the output of the output voltage even if the output current changes, and the voltage difference between the output voltage, the target voltage, and the voltage difference. Can be controlled to a small voltage value.
また、本発明によれば、変更手段が入力電流のＤＣ成分の増加に応じて基準電圧を増加させることで、レギュレータは、出力電流が増加したとしても出力電圧の出力を安定させ、出力電圧と目標電圧と電圧差の小さい電圧値に制御できる。 Further, according to the present invention, the changing means increases the reference voltage according to the increase of the DC component of the input current, so that the regulator stabilizes the output of the output voltage even if the output current increases, It can be controlled to a voltage value having a small voltage difference from the target voltage.
また、本発明によれば、入力電流のＤＣ成分の増加に応じて複合電圧を減少させることで、レギュレータは、出力電流が増加したとしても出力電圧を安定した電圧値で制御でき、出力電圧と目標電圧との電圧差を小さくできる。 Further, according to the present invention, the regulator can control the output voltage with a stable voltage value even when the output current increases, by reducing the composite voltage according to the increase of the DC component of the input current. The voltage difference from the target voltage can be reduced.
また、本発明によれば、入力電圧の電圧値に応じて、第２スロープ電流の電流値の上昇率を変える信号を出力することで、レギュレータは、入力電圧の変化にかかわらず、出力電圧を安定した出力に制御でき、出力電圧と目標電圧との電圧差を小さくできる。 Further, according to the present invention, by outputting a signal that changes the rate of increase of the current value of the second slope current according to the voltage value of the input voltage, the regulator can reduce the output voltage regardless of the change of the input voltage. The output can be controlled stably, and the voltage difference between the output voltage and the target voltage can be reduced.
以下、図面を参照しつつ本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
＜第１の実施の形態＞
＜１．スイッチングレギュレータの構成＞
図１は、第１の実施の形態のスイッチングレギュレータ１（以下、「レギュレータ１」という。）の回路構成を示す図である。レギュレータ１は、後述するトランジスタ１０１のスイッチング制御により出力電圧Ｖｏｕｔを出力する。レギュレータ１は、入力端子Ｔａを介してバッテリ２から入力電圧Ｖｉｎ（例えば、14V）を入力する。レギュレータ１は、入力電圧Ｖｉｎを降圧する。レギュレータ１は、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒ（例えば、5V）となるよう制御を行う。その結果、出力電圧Ｖｏｕｔに基づく出力電流Ｉｏｕｔが出力端子Ｔｂを介して負荷３に流れる。負荷３は、例えば電子機器に備えられたＥＣＵ（Electro Control Unit）のマイクロコンピュータである。ＥＣＵは、例えばエンジンの駆動を制御する装置であり、この制御装置のマイクロコンピュータへ必要な電力を供給するためにレギュレータ１が用いられる。そのため、電子機器は、例えばエンジン制御装置の他に、ナビゲーション装置、オーディオ装置等、各種の装置が当てはまる。
<First Embodiment>
<1. Configuration of switching regulator>
FIG. 1 is a diagram showing a circuit configuration of a switching regulator 1 (hereinafter referred to as “
レギュレータ１の入力端子Ｔａから出力端子Ｔｂの間にはトランジスタ１０１が設けられている。トランジスタ１０１は、スイッチング制御により入力電圧Ｖｉｎを降圧するＮチャンネルのＭＯＳトランジスタである。トランジスタ１０１のドレインは入力端子Ｔａに接続されている。トランジスタ１０１のゲートはドライバ１０２と接続されている。ドライバ１０２はトランジスタ１０１のＯＮ／ＯＦＦを制御する。トランジスタ１０１のソースはドライバ１０２に接続されている。また、ソースはコイル２１と接続されている。コイル２１に流れる電流ＩＬ（以下、「コイル電流ＩＬ」という。）の電流値は、トランジスタ１０１のスイッチング制御により変化する。つまり、トランジスタ１０１のスイッチング制御により入力電圧Ｖｉｎに基づく入力電流Ｉｉｎがコイル２１に流れる。そのため、コイル電流ＩＬは入力電流Ｉｉｎと同じ電流値である。コイル２１はセンス抵抗２２に直列接続されている。センス抵抗２２の他端は出力端子Ｔｂを介して負荷３に接続されている。負荷３の他端はグランドに接続されている。
A
コイル２１とセンス抵抗２２との接続点は、センスアンプ２４の非反転入力端子に接続されている。センス抵抗２２の他端は、センスアンプ２４の反転入力端子に接続されている。センスアンプ２４は、センス抵抗２２にコイル電流ＩＬが流れることで、当該センス抵抗２２の両端の電圧差を導出する。そして、センスアンプ２４はセンス抵抗２２の両端の電圧差に基づいてコイル電流ＩＬの電流値を導出する。なお、以下ではセンスアンプ２４により導出されるコイル電流ＩＬは、コイル２１に流れるコイル電流ＩＬと同じ電流値として説明するが、コイル２１に流れるコイル電流ＩＬを所定倍した電流値であってもよい。
A connection point between the
コンデンサ２３は、センス抵抗２２の他端と出力端子Ｔｂとの接続点に接続されている。コンデンサ２３は、コイル電流ＩＬから交流成分（ＡＣ成分）を除去して、出力電圧Ｖｏｕｔを安定化させる。
The
コンデンサ２３の他端は、ショットキーダイオード１０９のアノードと共にグランドに接続されている。ショットキーダイオード１０９は、トランジスタ１０１がＯＦＦの場合にコイル電流ＩＬをアノードからカソードへ流す。
The other end of the
また、上述のセンス抵抗２２の他端とセンスアンプ２４の反転入力端子との接続点は、第１抵抗２５に接続されている。第１抵抗２５の他端は第２抵抗２６に接続されている。第２抵抗２６の他端はグランドに接続されている。第１抵抗２５および第２抵抗２６は、フィードバックした出力電圧Ｖｏｕｔを分圧する抵抗である。第１抵抗２５と第２抵抗２６との接続点は、加算回路３０に接続されている。第１抵抗２５と第２抵抗２６との接続点の電圧は、帰還電圧Ｖｆｂとなる。帰還電圧Ｖｆｂは、第１抵抗２５および第２抵抗２６により出力電圧Ｖｏｕｔを分圧した電圧である。
The connection point between the other end of the
加算回路３０は上述のように第１抵抗２５と第２抵抗２６との接続点に接続されている。また、加算回路３０はセンスアンプ２４の出力端子に接続されている。センスアンプ２４から出力されるコイル電流ＩＬは、加算回路３０に入力される。さらに、加算回路３０はコンパレータ１０３の非反転入力端子に接続されている。加算回路３０は、帰還電圧Ｖｆｂを電流に変換して帰還電流Ｉｆｂを導出する。そして、加算回路３０は、帰還電流Ｉｆｂとコイル電流ＩＬとを加算して複合電流Ｉａｄを導出する。加算回路３０は、複合電流Ｉａｄを電圧に変換した複合電圧Ｖａｄを導出する。その結果、コンパレータ１０３の非反転入力端子には複合電圧Ｖａｄが印加される。
次に、レギュレータ１の制御部１０の回路構成について説明する。制御部１０はトランジスタ１０１のスイッチング制御に関連する素子を含む。制御部１０のフリップフロップ１０４は、セット（Ｓ）端子、リセット（Ｒ）端子、および、出力（Ｑ）端子を有する。セット（Ｓ）端子はクロック入力端子Ｔｃに接続されている。クロック入力端子Ｔｃはレギュレータ１の外部に設けられたマイコンに接続されている。セット（Ｓ）端子には、クロック入力端子Ｔｃを介してマイコンから一定周期のクロック信号が入力される。リセット（Ｒ）端子はコンパレータ１０３の出力端子に接続されている。出力（Ｑ）端子はドライバ１０２に接続されている。
The
Next, the circuit configuration of the
コンパレータ１０３の非反転入力端子は、上述のように加算回路３０に接続され、反転入力端子は基準電源１０５に接続されている。基準電源１０５の他端はグランドに接続されている。基準電源１０５は、一定の電圧である基準電圧Ｖｒｅｆ（例えば、1.25V）を出力する電圧源である。
The non-inverting input terminal of the
定電圧源１０６はダイオード１０７のアノードに接続されている。ダイオード１０７のカソードはブーストラップ用のコンデンサ１０８と接続されている。定電圧源１０６は所定の電圧（例えば、5V）を出力する。ダイオード１０７とコンデンサ１０８との接続点は、ドライバ１０２に接続されている。コンデンサ１０８の他端は、コイル２１とショットキーダイオード１０９との接続点である接続点ｃ１に接続されている。これら定電圧源１０６、ダイオード１０７およびコンデンサ１０８により公知のブーストラップ回路が構成され、安定してトランジスタ１０１をスイッチング制御できる。
The
本実施の形態は以上の構成であるが、特徴点は次の２点である。一点目は、従来のフィードバック用に設けていた差動増幅器および位相補償回路を設けない点である。二点目の特徴は次の点である。センスアンプ２４から出力されるコイル電流ＩＬ（ＡＣ成分とＤＣ成分を含む）を帰還電圧Ｖｆｂに対応する帰還電流Ｉｆｂに加算して導出される複合電圧Ｖａｄを基準電源１０５の基準電圧Ｖｒｅｆと比較する。複合電圧Ｖａｄと基準電圧Ｖｒｅｆとの比較はコンパレータ１０３により行う。そして、クロック信号ＣＬにより固定周期でトランジスタ１０１をＯＮし、コンパレータ１０３の出力でトランジスタ１０１をＯＦＦするようにした点である。これらの作用効果については後述する。
Although the present embodiment has the above configuration, the feature points are the following two points. The first point is that the differential amplifier and the phase compensation circuit provided for the conventional feedback are not provided. The second feature is as follows. The composite voltage Vad derived by adding the coil current IL (including the AC component and the DC component) output from the
＜２．レギュレータの動作＞
次にレギュレータ１の動作を説明する。動作の説明は主に図２を用いて説明する。図２は、第１の実施の形態のレギュレータ１に関する各信号の時間ごとの推移を示す図である。図２には上からクロック信号グラフ、トランジスタ制御グラフ、コイル電流グラフ、複合電圧グラフ、および、出力電圧グラフが示されている。各グラフの横軸は時間［msec］を示す。
<2. Regulator Operation>
Next, the operation of the
＜２−１．クロック信号グラフ＞
クロック信号グラフは、レギュレータ１の外部に設けられたマイコンからフリップフロップ１０４のセット（Ｓ）端子に入力されるクロック信号ＣＬの波形を示すグラフである。クロック信号ＣＬは、固定周波数で立ち上がりと立ち下がりとを繰り返す。フリップフロップ１０４は、例えば、時間ｔ１のクロック信号ＣＬの立ち上がりの信号がセット（Ｓ）端子に入力されると、出力（Ｑ）端子からＨｉｇｈ信号（以下、「Ｈ信号」という。）をドライバ１０２に出力する。Ｈ信号が入力されたドライバ１０２は、ソースの電圧よりも高い電圧をトランジスタ１０１のゲートに印加する。その結果、トランジスタ１０１は、時間ｔ１のタイミングでＯＮする。以降、クロック信号ＣＬが一定の周期でフリップフロップ１０４のセット（Ｓ）端子に入力される。フリップフロップ１０４は、クロック信号ＣＬの一定周期の立ち上がりのタイミング（時間ｔ３、ｔ５、ｔ７、ｔ９、ｔ１１、ｔ１３、および、ｔ１５）で、出力（Ｑ）端子からＨ信号をドライバ１０２に出力する。
<2-1. Clock signal graph>
The clock signal graph is a graph showing a waveform of the clock signal CL input to the set (S) terminal of the flip-
＜２−２．トランジスタ制御グラフ＞
トランジスタ制御グラフは、トランジスタ１０１のＯＮ／ＯＦＦの状態を示すグラフである。言い換えると、トランジスタ制御グラフ（以下、「制御グラフ」という。）は、トランジスタ１０１のＯＮ時間とＯＦＦ時間とを示すグラフである。例えば、トランジスタ１０１のＯＮ時間とＯＦＦ時間とが同じ長さの場合、制御グラフに示すＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率は、それぞれが同じ比率（50%）となる。制御グラフは、時間ｔ１でトランジスタ１０１がＯＮし、時間ｔ２までＯＮの状態が続くことを示している。なお、トランジスタ１０１がＯＮするタイミングは、上述のようにクロック信号ＣＬ１の立ち上がりと同じタイミングである。制御グラフは、トランジスタ１０１が時間ｔ２でＯＦＦすることを示している。以降、制御グラフは、ＯＮ−ＤｕｔｙおよびＯＦＦ−Ｄｕｔｙの比率に応じて変化を繰り返す。なお、トランジスタ１０１がＯＦＦするタイミングは、クロック信号ＣＬの立ち下がりとは関係なく、後述する複合電圧Ｖａｄと基準電圧Ｖｒｅｆとの関係で決まる。これらの関係については後述する。そのため、トランジスタ１０１のＯＮ時間とＯＦＦ時間とが異なる長さとなる場合がある。このようにＯＮ時間とＯＦＦ時間とが異なる場合、ＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとは異なる比率となる。
<2-2. Transistor control graph>
The transistor control graph is a graph showing the ON / OFF state of the
尚、前述したように、トランジスタ１０１は一定周期のクロック信号ＣＬの立ち上がり毎（時間ｔ１、ｔ３、ｔ５、ｔ７、ｔ９、ｔ１１、ｔ１３、および、ｔ１５）にＯＮする。即ち、トランジスタ１０１は固定周波数でスイッチング動作が行なわれる。
Note that, as described above, the
＜２−３．コイル電流グラフ＞
コイル電流グラフは、コイル２１に流れるコイル電流ＩＬの波形を示すグラフである。コイル電流グラフの縦軸は電流値［Ａ］を示す。コイル電流ＩＬは、例えば時間ｔ１でトランジスタ１０１がＯＮするとコイル２１に流れる電流であり、上述のように入力電流Ｉｉｎと同じ電流値となる。コイル電流ＩＬは、トランジスタ１０１がＯＮの間（例えば、時間ｔ１〜ｔ２の間）、トランジスタ１０１を介して電流が供給され電流値がＩ１〜Ｉ２の間増加する。コイル電流ＩＬは、トランジスタ１０１がＯＦＦの間（例えば、時間ｔ２〜ｔ３の間）、ショットキーダイオード１０９を介して電流値がＩ２〜Ｉ１に減少する。このようにコイル電流ＩＬは、トランジスタ１０１のＯＮ／ＯＦＦに応じて変化する。なお、コイル電流ＩＬは、直流成分（ＤＣ成分）と交流成分（ＡＣ成分）とを有しており、例えば、時間ｔ２のコイル電流は電流値Ｉ２となり、ＤＣ成分は電流値Ｉ１、ＡＣ成分は電流値Ｉ２−Ｉ１となる。
<2-3. Coil current graph>
The coil current graph is a graph showing a waveform of the coil current IL flowing through the
＜２−４．複合電圧グラフ＞
複合電圧グラフは、コンパレータ１０３の非反転入力端子に印加される複合電圧Ｖａｄの波形を示すグラフである。また、複合電圧グラフには、帰還電圧Ｖｆｂの波形および基準電圧Ｖｒｅｆの波形が示されている。複合電圧グラフの縦軸は電圧値［Ｖ］を示す。
<2-4. Combined voltage graph>
The composite voltage graph is a graph showing the waveform of the composite voltage Vad applied to the non-inverting input terminal of the
複合電圧Ｖａｄは、コイル電流ＩＬに基づき導出した電圧ＶＬ（以下、「導出電圧ＶＬ」という。）と帰還電圧Ｖｆｂとを含む電圧である。詳細には、複合電圧Ｖａｄは、ＤＣ成分およびＡＣ成分を有する導出電圧ＶＬと、出力電圧Ｖｏｕｔをフィードバックした電圧である帰還電圧Ｖｆｂとを含む電圧である。例えば、時間ｔ１では帰還電圧Ｖｆｂおよび導出電圧ＶＬは、それぞれ電圧値Ｖ０、電圧値Ｖ１―Ｖ０となる。複合電圧Ｖａｄは電圧値Ｖ１となり、基準電圧Ｖｒｅｆは電圧値Ｖ２となる。ここで、基準電圧Ｖｒｅｆは一定の電圧値Ｖ２であり、帰還電圧Ｖｆｂは略一定の電圧値Ｖ０である。 The composite voltage Vad is a voltage including a voltage VL derived from the coil current IL (hereinafter referred to as “derived voltage VL”) and a feedback voltage Vfb. Specifically, the composite voltage Vad is a voltage including a derived voltage VL having a DC component and an AC component, and a feedback voltage Vfb that is a voltage obtained by feeding back the output voltage Vout. For example, at time t1, the feedback voltage Vfb and the derived voltage VL are a voltage value V0 and a voltage value V1-V0, respectively. The composite voltage Vad has a voltage value V1, and the reference voltage Vref has a voltage value V2. Here, the reference voltage Vref is a constant voltage value V2, and the feedback voltage Vfb is a substantially constant voltage value V0.
複合電圧Ｖａｄはトランジスタ１０１が例えば時間ｔ１でＯＮすることでコイル電流ＩＬの増加と共に増加する。時間ｔ２で複合電圧Ｖａｄが基準電圧Ｖｒｅｆに一致すると、コンパレータ１０３によりフリップフロップ１０４がリセットされトランジスタ１０１がＯＦＦする。トランジスタ１０１のＯＦＦによりコイル電流ＩＬが減少するため、複合電圧Ｖａｄも減少する。そして時間ｔ３にトランジスタ１０１がクロック信号ＣＬの立ち上がりで再びＯＮする。以後同様の動作を繰り返す。
The composite voltage Vad increases as the coil current IL increases as the
＜２−５．出力電圧グラフ＞
出力電圧グラフは、出力電圧Ｖｏｕｔの波形を示すグラフである。出力電圧グラフの縦軸は電圧値［Ｖ］を示す。出力電圧Ｖｏｕｔは、平滑用のコンデンサ２３により時間ｔ１〜ｔ１５の間、略一定の電圧値Ｖ１０となっている。なお、電圧値Ｖ１０は目標電圧Ｖｔａｒに相当する。言い換えると、出力電圧Ｖｏｕｔは目標電圧Ｖｔａｒと差が生じないように推移している。このように少なくともＤＣ成分を含むコイル電流ＩＬの電流値に基づいて出力電圧Ｖｏｕｔの電圧値を制御する方式を「電流モード」という。
<2-5. Output voltage graph>
The output voltage graph is a graph showing a waveform of the output voltage Vout. The vertical axis of the output voltage graph indicates the voltage value [V]. The output voltage Vout has a substantially constant voltage value V10 from time t1 to time t15 by the smoothing
次に本実施の形態の作用効果について説明する。 Next, the function and effect of this embodiment will be described.
本実施の形態のレギュレータ１は、電流モードにより制御を行う。図４では、図４上段に電流モードにおける周波数ごとのゲイン特性をゲイン特性曲線ｇａで示す。また、図４下段に位相特性を位相特性曲線ｐｈで示す。レギュレータ１は、電流モードでの制御であるため、コイル２１のインピーダンスの影響を受けず、ポールはコンデンサ２３による１つだけが現われる。その周波数は例えばゲイン特性曲線ｇａに示すように約1ｋＨｚである。従って、ゲインは、0Hzから約1kHzまで略一定のゲイン（例えば40dB）であり、約1kHz以降低下する。このようなゲインの低下は、周波数が高くなることでコンデンサ２３のインピーダンスが低下することにより生じる。本実施の形態では更にフィードバック用の差動増幅器を使用しないため、ゲインは低い値となる。そのため、ゲインは周波数の増加に伴い比較的早く0dBまで落ちる。例えばゲインは約100kHzで0dBとなる。一方、位相特性曲線ｐｈに示すように、位相はポール周波数の前後で90deg回る。例えば、位相は約50Hzまで略一定の180degであり約50Hz以降遅れ始め約10kHzで90deg遅れる。ポールの影響による位相遅れはこの90degのみであるため、ゲインが0dBとなる100kHzでは位相余裕は約80degと十分な値とすることができる。従って、出力電圧Ｖｏｕｔが発振することなく安定した動作を保障できる。
The
このように本実施の形態のレギュレータ１は、差動増幅器および位相補償回路を使用せず電流モードにより信号の周波数に応じたゲインおよび位相が制御される。これにより、出力電圧Ｖｏｕｔの発振を防止でき、出力の安定した出力電圧Ｖｏｕｔが得られる。そのため本実施の形態のレギュレータ１は、電圧モードの回路と比べて設計が容易となり、回路内に新たな部品を設ける必要もないため回路全体の小型化が図れる。
As described above, the
なお、本実施の形態のレギュレータ１は、差動増幅器を設けないことで回路内のゲインが低下する。そのため、帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差のゲインも低下する。その結果、電圧差が入力されるコンパレータは、帰還電圧Ｖｆｂの変化を検出できない。
In the
そのため、本実施の形態のレギュレータ１では、コイル電流ＩＬの電流値の変化を利用する。具体的には、帰還電圧Ｖｆｂに対応する帰還電流に、コイル電流ＩＬの電流値を加えて、複合電圧Ｖａｄとして基準電圧と比較する。その結果、レギュレータ１は、出力電圧Ｖｏｕｔの変化に応じてトランジスタ１０１のＯＮ／ＯＦＦを制御でき、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。しかも、トランジスタ１０１をＯＮにするタイミングは、固定周波数のクロック信号ＣＬに基づき制御されるため、トランジスタ１０１のスイッチング周波数も固定周波数となる。スイッチング周波数が変動する場合、車載機ではラジオなどにノイズの影響を与える可能性が高くなる。それに対して、本実施の形態のレギュレータ１では、固定周波数でスイッチング動作を行なわせているため、ラジオの受信周波数とスイッチング周波数とを異なる周波数とすることが可能となる。その結果、レギュレータ１はラジオへのスイッチングノイズの重畳が回避できる。またスイッチング周波数を予め知ることができることからラジオ等他の機器でノイズ対策が可能となりノイズの影響を与えにくくなる。
Therefore, the
＜第２の実施の形態＞
次に、第２の実施の形態について説明する。第１の実施の形態では、センス抵抗２２およびセンスアンプ２４を用いてコイル電流ＩＬを導出し、加算回路３０を用いて、複合電圧Ｖａｄを導出する構成について説明した。これに対して、第２の実施の形態では、センス抵抗２２、センスアンプ２４、および、加算回路３０を用いることなく、複合電圧Ｖａｄを導出し、トランジスタ１０１を制御するようにしたものである。第２の実施の形態のスイッチングレギュレータ１ａ（以下、「レギュレータ１ａ」という。）は、第１の実施の形態のレギュレータ１の一部の構成を変更したものである。以下では図４を用いて構成の変更とその変更に伴う動作を中心に説明する。
<Second Embodiment>
Next, a second embodiment will be described. In the first embodiment, the configuration in which the coil current IL is derived using the
＜４．構成の変更とその変更に伴う動作＞
＜４−１．構成の変更＞
図４は、第２の実施の形態のレギュレータ１ａの回路構成を示す図である。レギュレータ１ａは、第１の実施の形態のレギュレータ１の構成に加えてセンスアンプ２４、および、加算回路３０の代わりとして検出抵抗２７を新たな構成として有している。検出抵抗２７は、トランジスタ１０１の出力側（ソース側）で出力端子Ｔｂの前段に接続されている。言い換えると、検出抵抗２７は、コイル２１と出力端子Ｔｂとの間に設けられている。なお、第１の実施の形態のレギュレータ１の構成に含まれていたセンス抵抗２２およびセンスアンプ２４は、レギュレータ１ａには設けられていない。
<4. Changes in configuration and actions associated with the change>
<4-1. Change of configuration>
FIG. 4 is a diagram illustrating a circuit configuration of the
また、第１の実施の形態のレギュレータ１では、センス抵抗２２とセンスアンプ２４との接続点が、第１抵抗２５に接続されていた。これに対してレギュレータ１ａでは、コイル２１と検出抵抗２７との接続点が第１抵抗２５に接続されている。また、第１抵抗２５と第２抵抗２６との接続点は、コンパレータ１０３の非反転入力端子に直接接続されている。つまり、第１抵抗２５と第２抵抗２６との接続点は、加算回路３０を介することなくコンパレータ１０３の非反転入力端子に接続されている。
In the
＜４−２．構成の変更に伴う動作＞
検出抵抗２７は、その上流側、即ちトランジスタ１０１側であるコイル２１と検出抵抗２７の接続点ｃ２の電圧をフィードバックの電圧として取り出している。これにより、フィードバックの電圧にはコイル電流ＩＬに対応する導出電圧ＶＬが出力電圧Ｖｏｕｔに加算されることになる。言い換えると、フィードバック電圧は導出電圧ＶＬと出力電圧Ｖｏｕｔとを含む電圧であり、この電圧が第１抵抗２５および第２抵抗２６からなる分圧回路に供給される。
<4-2. Operation associated with configuration change>
The
第１抵抗２５および第２抵抗２６は、出力電圧Ｖｏｕｔと導出電圧ＶＬとを含むフィードバック電圧を分圧して複合電圧Ｖａｄとして出力する。その結果、コンパレータ１０３の非反転入力端子には、この複合電圧Ｖａｄが印加され、トランジスタ１０１はスイッチング制御を行う。このように、検出抵抗２７の上流側電圧を分圧しコンパレータ１０３に供給することで、第１の実施の形態におけるセンスアンプ２４、加算回路３０を有するレギュレータと同等の機能を実現できる。また、これにより、レギュレータ１ａは、第１の実施の形態のレギュレータ１と比べてセンスアンプ２４および加算回路３０の複数の部品を削減して、製造コストを低減できる。
The
＜第３の実施の形態＞
次に、第３の実施の形態について説明する。第１の実施の形態におけるコイル電流ＩＬのＡＣ成分の電流値の変化は、コイル２１のインダクタンスの影響を受ける。具体的には、コイル２１のインダクタンスが比較的大きい場合、コイル電流ＩＬのＡＣ成分の振幅が小さくなる。これとは逆にインダクタンスが比較的小さい場合、コイル電流ＩＬのＡＣ成分の振幅が大きくなる。そして、コイル電流ＩＬのＡＣ成分の振幅の大きさを適切な状態とするためには、コイル２１のインダクタンスを所定範囲内の値とする必要がある。つまり、コイル電流ＩＬのＡＣ成分の振幅に応じてインダクタンスの値が制限されて任意の値とできない。これに対して、第３の実施の形態のスイッチングレギュレータ１ｂ（以下、「レギュレータ１ｂ」という。）では、コイル電流ＩＬのＡＣ成分を別に生成することでコイル２１のインダクタンスが制限されることのないようにしたものである。レギュレータ１ｂは、第１の実施の形態のレギュレータ１の一部の構成を変更したものである。以下では図５および図６を用いて構成の変更とその変更に伴う動作を中心に説明する。
<Third Embodiment>
Next, a third embodiment will be described. The change in the current value of the AC component of the coil current IL in the first embodiment is affected by the inductance of the
＜５．構成の変更とその変更に伴う動作＞
＜５−１．構成の変更＞
図５は、第３の実施の形態のレギュレータ１ｂの回路構成を示す図である。レギュレータ１ｂは、第１の実施の形態のレギュレータ１の構成に加えてＬＰＦ（Low−pass filter）４０、および、スロープ生成回路４１を新たな構成として有している。ＬＰＦ４０は、センスアンプ２４の出力側に接続されている。また、ＬＰＦ４０は、加算回路３０と接続されている。スロープ生成回路４１は、加算回路３０に接続されている。また、スロープ生成回路４１は、フリップフロップ１０４の出力（Ｑ）端子とドライバ１０２との間に接続されている。
<5. Changes in configuration and actions associated with the change>
<5-1. Change of configuration>
FIG. 5 is a diagram illustrating a circuit configuration of the
＜５−２．構成の変更に伴う動作＞
ＬＰＦ４０は、センスアンプ２４から出力されるコイル電流ＩＬのＤＣ成分（以下、「ＤＣ電流Ｉｄ」という。）を通過させ、ＤＣ電流Ｉｄを加算回路３０に出力する。
<5-2. Operation associated with configuration change>
The
スロープ生成回路４１は、所定の傾きを有するスロープ電流を生成し、加算回路３０に供給する。このスロープ電流は、ＬＰＦ４０が除去するコイル電流ＩＬのＡＣ成分に対応する電流である。
The
次に図６を用いて、ＤＣ電流Ｉｄとスロープ電流とについて説明する。図６は、第３の実施の形態のレギュレータ１ｂに関する各信号の時間ごとの推移を示す図である。図６にはクロック信号グラフ、トランジスタ制御グラフ、コイル電流グラフ、複合電圧グラフ、および、出力電圧グラフに加えて、ＤＣ電流グラフ、および、スロープ生成グラフが示されている。各グラフの横軸は時間（msec）を示す。
Next, the DC current Id and the slope current will be described with reference to FIG. FIG. 6 is a diagram illustrating a time-dependent transition of each signal related to the
ＤＣ電流グラフは、ＬＰＦ４０を通過したコイル電流ＩＬのＤＣ成分であるＤＣ電流Ｉｄの波形を示すグラフである。ＤＣ電流グラフの縦軸は電流値［Ａ］を示す。ＤＣ電流Ｉｄは、ＬＰＦ４０でＡＣ成分が除去されるため、ほぼ一定の電流値（例えば、電流値Ｉ１）を示す。
The DC current graph is a graph showing a waveform of a DC current Id that is a DC component of the coil current IL that has passed through the
スロープ生成グラフは、コイル電流ＩＬのＡＣ成分に対応するスロープ電流ＳＬの波形を示すグラフである。スロープ生成グラフの縦軸は電流値［Ａ］を示す。スロープ電流ＳＬは、トランジスタ１０１がＯＮすることにより、即ち、フリップフロップ１０４の出力（Ｑ）端子からＨ信号が出力された場合に０から一定勾配で電流値が増加し、コンパレータ１０３の出力で、即ちトランジスタ１０１がＯＦＦするタイミングでリセットされる。図では、スロープ電流ＳＬは、時間ｔ１〜ｔ２の間、電流値0Ａ〜Ｉ２１まで増加し、その後、電流値0Ａまで減少することを示している。スロープ電流ＳＬは、フリップフロップ１０４の出力（Ｑ）端子からＬ信号が出力された場合に電流値が0Ａになる。
The slope generation graph is a graph showing the waveform of the slope current SL corresponding to the AC component of the coil current IL. The vertical axis of the slope generation graph indicates the current value [A]. When the
このようにスロープ電流ＳＬは、トランジスタ１０１がＯＮするタイミングで電流値を一定の勾配で増加させ、トランジスタ１０１がＯＦＦするタイミングで増加した電流値をリセットして電流値を0とすることで、トランジスタ１０１のＯＮ／ＯＦＦのタイミングを一定周期とでき、出力電圧Ｖｏｕｔを安定させられる。電流値が増加するときのように一定の勾配で減少させると、トランジスタ１０１のＯＮ／ＯＦＦのタイミングが一定周期とならずに、出力電圧Ｖｏｕｔが安定しないためである。以降、スロープ電流ＳＬは、トランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して周期的な増加と減少とを繰り返す。
As described above, the slope current SL increases the current value at a certain gradient when the
複合電圧グラフの複合電圧Ｖａｄ０は、ＤＣ電圧Ｖｄ、スロープ電圧ＳＶ、および、帰還電圧Ｖｆｂとを含む電圧である。言い換えると、複合電圧Ｖａｄ０は、第１の実施の形態で説明したＤＣ成分およびＡＣ成分を含む導出電圧ＶＬに替えて、導出電圧ＶＬのＤＣ成分、および、スロープ電流ＳＬに対応するスロープ電圧ＳＶを含む電圧である。なお、ＤＣ電圧Ｖｄは、ＤＣ電流Ｉｄに基づいて導出される電圧である。スロープ電圧ＳＶは、スロープ電流ＳＬに基づいて導出される電圧である。 The composite voltage Vad0 in the composite voltage graph is a voltage including the DC voltage Vd, the slope voltage SV, and the feedback voltage Vfb. In other words, the composite voltage Vad0 is obtained by changing the DC component of the derived voltage VL and the slope voltage SV corresponding to the slope current SL in place of the derived voltage VL including the DC component and the AC component described in the first embodiment. Voltage. Note that the DC voltage Vd is a voltage derived based on the DC current Id. The slope voltage SV is a voltage derived based on the slope current SL.
例えば、時間ｔ１では帰還電圧ＶｆｂおよびＤＣ電圧Ｖｄは、それぞれ電圧値Ｖ０、電圧値Ｖ１―Ｖ０となり、複合電圧Ｖａｄ０は電圧値Ｖ１となる。また、時間ｔ２では、帰還電圧ＶｆｂとＤＣ電圧Ｖｄは時間ｔ１と同じ電圧値であるが、複合電圧Ｖａｄ０は、スロープ電圧ＳＶが加算され時間ｔ１の電圧値よりも大きい電圧値Ｖ２となる。 For example, at time t1, the feedback voltage Vfb and the DC voltage Vd are the voltage value V0 and the voltage value V1-V0, respectively, and the composite voltage Vad0 is the voltage value V1. At time t2, the feedback voltage Vfb and the DC voltage Vd have the same voltage value as that at time t1, but the composite voltage Vad0 is added with the slope voltage SV to become a voltage value V2 that is larger than the voltage value at time t1.
このように時間ｔ１でトランジスタ１０１がＯＮすると、複合電圧Ｖａｄ０の電圧値は、スロープ電圧ＳＶの増加に伴い増加し、時間ｔ２で複合電圧Ｖａｄ０が基準電圧Ｖｒｅｆと同じ電圧値となるとトランジスタ１０１がＯＦＦになり、それに伴いスロープ電圧ＳＶがリセットされる。その結果、複合電圧Ｖａｄ０の電圧値はＶ２からＶ１に減少する。そして、複合電圧Ｖａｄ０は、時間ｔ２〜ｔ３の間、一定の電圧値Ｖ１となる。以降、トランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して同様の動作を繰り返す。このようにレギュレータ１ｂは、複合電圧Ｖａｄ０の周期的な変化に応じてトランジスタ１０１のＯＮ／ＯＦＦを制御することで、出力電圧Ｖｏｕｔの出力を安定させ、出力電圧Ｖｏｕｔの電圧値を目標電圧Ｖｔａｒの電圧値と差の小さい電圧値に制御できる。
また、コイル電流ＩＬのＡＣ成分の電流値の変化は、コイル２１のインダクタンスの影響を受ける。具体的には、コイル２１のインダクタンスが比較的大きい場合、コイル電流ＩＬのＡＣ成分の振幅が小さくなる。これとは逆にインダクタンスが比較的小さい場合、コイル電流ＩＬのＡＣ成分の振幅が大きくなる。そして、コイル電流ＩＬのＡＣ成分の振幅の大きさを適切な状態とするためには、コイル２１のインダクタンスを所定範囲内の値とする必要がある。つまり、コイル電流ＩＬのＡＣ成分の振幅に応じてインダクタンスの値が制限される。これに対して、レギュレータ１ｂは、スロープ電流ＳＬをスロープ生成回路４１で生成することで、コイル電流ＩＬのＡＣ成分の振幅に影響されることなくコイルのインダクタンスを任意の値にできる。その結果、レギュレータ１ｂは、コイル電流ＩＬの電流量を調整でき、レギュレータ１ｂは出力電圧Ｖｏｕｔの出力において安定した制御を行える。
Thus, when the
The change in the current value of the AC component of the coil current IL is affected by the inductance of the
＜第４の実施の形態＞
次に、第４の実施の形態について説明する。第１の実施の形態では、複合電圧Ｖａｄを加算回路３０を用いて導出することを説明した。また、第１の実施の形態では、複合電圧Ｖａｄに含まれる帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔを第１抵抗２５および第２抵抗２６により分圧して導出していた。第４の実施の形態では、上記の加算回路３０、第１抵抗２５、および、第２抵抗２６の回路内の部品を削減して、複合電圧Ｖａｄを導出するようにしたものである。第４の実施の形態のスイッチングレギュレータ１ｃ（以下、「レギュレータ１ｃ」という。）は、第１の実施の形態のレギュレータ１の一部の構成を変更したものである。以下では図７を用いて構成の変更とその変更に伴う動作を中心に説明する
＜６．構成の変更とその変更に伴う動作＞
＜６−１．構成の変更＞
図７は、第４の実施の形態のレギュレータ１ｃの回路構成を示す図である。レギュレータ１ｃは、第１の実施の形態のレギュレータ１の構成に加えて電圧を電流に変換するＶ／Ｉ変換回路２８、および、導出抵抗２９を新たな構成として有している。Ｖ／Ｉ変換回路２８の非判定入力端子は、センス抵抗２２の他端とセンスアンプ２４の反転入力端子との接続点に接続されている。Ｖ／Ｉ変換回路２８の反転入力端子はグランドに接続されている。Ｖ／Ｉ変換回路２８の出力端子は、センスアンプ２４の出力端子とコンパレータ１０３の非反転入力端子との接続点である接続点ｃ３に接続されている。導出抵抗２９は、コンパレータ１０３の非反転入力端子と接続点ｃ３との間に接続さている。導出抵抗２９の他端はグランドに接続されている。なお、第１の実施の形態のレギュレータ１の構成に含まれていた第１抵抗２５、第２抵抗２６、および、加算回路３０は、レギュレータ１ｃには設けられていない。
<Fourth embodiment>
Next, a fourth embodiment will be described. In the first embodiment, it has been described that the composite voltage Vad is derived using the
<6-1. Change of configuration>
FIG. 7 is a diagram illustrating a circuit configuration of the regulator 1c according to the fourth embodiment. In addition to the configuration of the
＜６−２．構成の変更に伴う動作＞
Ｖ／Ｉ変換回路２８は、フィードバックした出力電圧Ｖｏｕｔを帰還電流Ｉｆｂに変換する。帰還電流Ｉｆｂは、接続点ｃ３でコイル電流ＩＬと合流する。導出抵抗２９には複合電流Ｉａｄが流れる。複合電流Ｉａｄは、帰還電流Ｉｆｂとコイル電流ＩＬとを含む電流である。導出抵抗２９は、複合電流Ｉａｄに基づき複合電圧Ｖａｄを導出する。その結果、複合電圧Ｖａｄが、導出抵抗２９に流れる複合電流Ｉａｄに基づいて導出される。複合電圧Ｖａｄは、コンパレータ１０３の非反転入力端子に印加される。そして、トランジスタ１０１はスイッチング制御を行う。これにより、レギュレータ１ｃは、第１抵抗２５、第２抵抗２６、および、加算回路３０の複数の部品を削減して、出力電圧Ｖｏｕｔを安定した電圧値で制御でき、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。また、複合電圧Ｖａｄの導出を導出抵抗２９により行えることで、出力電圧Ｖｏｕｔの調整を１本の抵抗のみでおこなうことができ、レギュレータ１ｃの回路内の素子の調整がし易く、出力電圧Ｖｏｕｔの導出精度向上が図れる。
<6-2. Operation associated with configuration change>
The V /
＜第５の実施の形態＞
次に、第５の実施の形態について説明する。第１の実施の形態のレギュレータ１において、出力電流Ｉｏｕｔの電流値が増加した場合、出力電流Ｉｏｕｔの増加に伴って出力電圧Ｖｏｕｔの電圧値が減少するという課題がある。その結果、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差が大きくなり、負荷３に対する安定した電力の供給が困難となる。そのため、第５の実施の形態では、基準電圧Ｖｒｅｆを調整することで出力電流Ｉｏｕｔが増加しても出力電圧Ｖｏｕｔの電圧値の減少を防ぐようにしたものである。なお、出力電流Ｉｏｕｔの電流値の増加と出力電圧Ｖｏｕｔの減少との関係については後に詳述する。
<Fifth embodiment>
Next, a fifth embodiment will be described. In the
図８は、第５の実施の形態のスイッチングレギュレータ１ｄ（以下、「レギュレータ１ｄ」という。）の基準電圧Ｖｒｅｆの調整の有無による基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの電圧値変化を示すグラフである。図８のグラフは、横軸が電流値［Ａ］、縦軸が電圧値［Ｖ］を示す。図８の上段のグラフは、基準電圧Ｖｒｅｆを調整しないときの出力電圧Ｖｏｕｔの変化と基準電圧Ｖｒｅｆとを示すグラフである。出力電圧Ｖｏｕｔは、ラインＶｏｕｔ１ａで示し、基準電圧Ｖｒｅｆは、ラインＶｒｅｆ１ａで示す。
FIG. 8 is a graph showing a change in voltage value between the reference voltage Vref and the output voltage Vout depending on whether or not the reference voltage Vref of the
出力電流Ｉｏｕｔが、図９の上段のグラフの横軸に示すように電流値ＩａからＩｃへと増加すると、出力電圧Ｖｏｕｔの電圧値はラインＶｏｕｔ１ａに示すように電圧値Ｖ１４〜Ｖ１２に減少する。その結果、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差が大きくなり、負荷３に対する安定した電力の供給が困難となる。なお、基準電圧Ｖｒｅｆの電圧値は、ラインＶｒｅｆ１ａに示すように一定である。このように出力電流Ｉｏｕｔの増加に伴い出力電圧Ｖｏｕｔが低下するのは次の理由による。出力電流Ｉｏｕｔが増加するということはそのＤＣ成分が増加することを意味する。つまり、出力電流Ｉｏｕｔに対応するコイル電流ＩＬのＤＣ成分が増加し、コイル電流ＩＬのＤＣ成分の増加に伴い、コイル電流ＩＬに対応する導出電圧ＶＬも増加する。その結果、複合電圧Ｖａｄが増加する。複合電圧Ｖａｄは、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂとコイル電流ＩＬに対応する導出電圧ＶＬを含む電圧である。
When the output current Iout increases from the current value Ia to Ic as shown on the horizontal axis of the upper graph of FIG. 9, the voltage value of the output voltage Vout decreases to voltage values V14 to V12 as shown by the line Vout1a. As a result, the voltage difference between the output voltage Vout and the target voltage Vtar becomes large, and it becomes difficult to supply stable power to the
レギュレータ１ｄは、複合電圧Ｖａｄと基準電圧Ｖｒｅｆとが一致するよう出力電圧Ｖｏｕｔをフィードバック制御する。そして、出力電流ＩｏｕｔがΔＩ増加し、それに伴い導出電圧ＶＬがΔＶ増加したとする。複合電圧Ｖａｄは出力電流Ｉｏｕｔが増加した当初はΔＶ増加し、トランジスタ１０１のＯＮデューティが小さくなる。その後、フィードバック制御によりトランジスタ１０１のＯＮデューティが約５０％に落ち着く。この状態ではコイル電流ＩＬの増加に伴う複合電圧Ｖａｄの電圧増加分ΔＶはそのまま残っている。その結果、ΔＶだけ出力電圧Ｖｏｕｔが減少した状態で落ち着くことになる。
The
本実施の形態では、このような出力電圧Ｖｏｕｔの電圧値の減少に対して、基準電圧Ｖｒｅｆの電圧値を調整することで、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくする。 In the present embodiment, the voltage difference between the output voltage Vout and the target voltage Vtar is reduced by adjusting the voltage value of the reference voltage Vref with respect to such a decrease in the voltage value of the output voltage Vout.
図８の下段のグラフは、基準電圧Ｖｒｅｆを調整したときの出力電圧Ｖｏｕｔの変化と基準電圧Ｖｒｅｆとを示すグラフである。出力電圧Ｖｏｕｔは、ラインＶｏｕｔ１ｂで示し、基準電圧Ｖｒｅｆは、ラインＶｒｅｆ１ｂで示す。この下段のグラフと上段のグラフとの異なる点は、一定であった基準電圧Ｖｒｅｆを示すラインＶｒｅｆ１ａの電圧値（電圧値Ｖ３０）が、ラインＶｒｅｆ１ｂに示す電圧値のように出力電流Ｉｏｕｔの電流値の増加に伴い増加することである。 The lower graph in FIG. 8 is a graph showing a change in the output voltage Vout and the reference voltage Vref when the reference voltage Vref is adjusted. The output voltage Vout is indicated by a line Vout1b, and the reference voltage Vref is indicated by a line Vref1b. The difference between the lower graph and the upper graph is that the voltage value (voltage value V30) of the line Vref1a indicating the constant reference voltage Vref is the current value of the output current Iout like the voltage value indicated by the line Vref1b. It increases with the increase of.
出力電流Ｉｏｕｔが電流値Ｉａに変化すると、後述する調整電源５１により基準電源１０５の電圧値が増加する。その結果、ラインＶｒｅｆ１ｂは、電圧値Ｖ３０から電圧値Ｖ２０となる。電圧値Ｖ２０はＶ３０よりも大きい電圧値である。また、出力電流Ｉｏｕｔが電流値Ｉａよりも大きい電流値Ｉｂに変化すると、ラインＶｒｅｆ１ｂは、電圧値Ｖ２０から電圧値Ｖ２１に変化する。電圧値Ｖ２１はＶ２０よりも大きい電圧値である。さらに、出力電流Ｉｏｕｔが電流値Ｉｂよりも大きい電流値Ｉｃに変化すると、ラインＶｒｅｆ１ｂは、電圧値Ｖ２１から電圧値Ｖ２２に変化する。電圧値Ｖ２２はＶ２１よりも大きい電圧値である。このような電圧値の変化は、調整電源５１により基準電源１０５の電圧値を増加させたため生じる変化である。
When the output current Iout changes to the current value Ia, the voltage value of the
このように、出力電流Ｉｏｕｔの電流値の増加に伴い、調整電源５１により基準電源１０５の電圧である基準電圧Ｖｒｅｆの電圧値を増加させることで、出力電流Ｉｏｕｔの電流値増加分を基準電圧Ｖｒｅｆの増加分で補うことができる。その結果、出力電圧Ｖｏｕｔは、目標電圧Ｖｔａｒの電圧値Ｖ１５と略同じ電圧値となる。このようにレギュレータ１ｄは、出力電圧Ｖｏｕｔを安定した電圧値で制御できる。そして、レギュレータ１ｄは、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。
As described above, as the current value of the output current Iout increases, the voltage value of the reference voltage Vref, which is the voltage of the
次に第５の実施の形態のレギュレータ１ｄの構成について説明する。レギュレータ１ｄは、第１の実施の形態のレギュレータ１の一部の構成を変更したものである。以下では図９および図１０を用いて構成の変更とその変更に伴う動作を中心に説明する。
Next, the configuration of the
＜７．構成の変更とその変更に伴う動作＞
＜７−１．構成の変更＞
図９は、第５の実施の形態のレギュレータ１ｄの回路構成を示す図である。レギュレータ１ｄは、第１の実施の形態のレギュレータ１の構成に加えて、ＬＰＦ５０、および、調整電源５１を新たな構成として有している。ＬＰＦ５０はコンパレータ１０３と加算回路３０との接続点に接続されている。調整電源５１は、一端がコンパレータ１０３の反転入力端子に接続され、他端は基準電源１０５に接続されている。なお、ＬＰＦ５０の出力は調整電源５１に入力されるよう構成されている。
<7. Changes in configuration and actions associated with the change>
<7-1. Change of configuration>
FIG. 9 is a diagram illustrating a circuit configuration of the
＜７−２．構成の変更に伴う動作＞
ＬＰＦ５０は、コイル電流ＩＬのＤＣ成分の電流Ｉｄ１（以下、「ＤＣ電流Ｉｄ１」という。）を通過させるフィルタであり、出力電流Ｉｏｕｔの大きさを検出する機能を有する。調整電源５１は、ＤＣ電流Ｉｄ１に基づいて導出された電圧Ｖｄ１（以下、「ＤＣ電圧Ｖｄ１」という。）により基準電源１０５の電圧値を増加させる電源である。以下、図１０を用いて具体的に説明する。
<7-2. Operation associated with configuration change>
The
図１０は、第５の実施の形態のレギュレータ１ｄに関する各信号の時間ごとの推移を示す図である。最初に基準電圧を調整しない場合の各信号波形について説明する。
FIG. 10 is a diagram illustrating a time-dependent transition of each signal related to the
レギュレータ１ｄの各信号は、時間０〜ｔ６の間は、第１の実施の形態と同様の周期的な変化繰り返す信号波形となる。そして、時間ｔ７のクロック信号ＣＬの立ち上がりでトランジスタ１０１がＯＮする。出力電流Ｉｏｕｔが時間ｔ６〜ｔ７の間で増加し、その後も電流値が増加した状態を維持しているとすると、当初電流値の増加分により複合電圧Ｖａｄ１が増加するため、トランジスタ１０１のＯＮ時間は小さくなる。しかし、その後フィードバック制御によりトランジスタ１０１のＯＮ時間が徐々に長くなり、やがてＯＮデューティは電流増加前と同じ状態に落ち着く。図１０の時間ｔ７以降は出力電流が増加したまま落ち着いた状態を示している。コイル電流ＩＬの電流値は時間ｔ７のタイミングでは、電流値Ｉ１よりも大きいＩ１ａとなる。
Each signal of the
複合電圧Ｖａｄ１は、時間ｔ６〜７の間に過渡的に変化する。つまり、複合電圧Ｖａｄ１は、時間ｔ６以降、コイル電流ＩＬ１の電流値が増加することにより、時間ｔ６以前と比べて電圧値の増加時間が短くなる。このように複合電圧Ｖａｄ１の増加時間が短くなるのは、コイル電流ＩＬ１の増加分複合電圧Ｖａｄ１の電圧値が増加し、基準電圧Ｖｒｅｆ１の電圧値に到達するまでの時間が短くなるためである。 The composite voltage Vad1 changes transiently between times t6-7. That is, the composite voltage Vad1 has a voltage value increase time shorter than that before the time t6 due to an increase in the current value of the coil current IL1 after the time t6. The increase time of the composite voltage Vad1 is shortened in this way because the voltage value of the composite voltage Vad1 increases by the increase of the coil current IL1 and the time until the voltage value of the reference voltage Vref1 is reached is shortened.
その結果、トランジスタ１０１のＯＮ時間が短くなりＯＦＦ時間が長くなる。その後、フィードバック制御によりトランジスタ１０１のＯＮ時間が徐々に長くなる。そして、複合電圧Ｖａｄ１は、時間ｔ７以降電圧値が安定し、時間ｔ６以前と同様にトランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して周期的な変化を繰り返す。言い換えると、制御グラフのＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙの比率が、時間ｔ６以前のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙの比率と同じ比率となる。
As a result, the ON time of the
そして、出力電圧Ｖｏｕｔ１は、時間ｔ６以降トランジスタ１０１のＯＮ時間が短くなってから元の状態に落ち着く過程で、コイル電流ＩＬの増加分を吸収するように時間ｔ６での電圧値Ｖ１０が過渡的に減少し、時間ｔ７では電圧値Ｖ１０ｃに減少する。そして、出力電圧Ｖｏｕｔは、時間ｔ７以降、複合電圧Ｖａｄの電圧値の安定に伴うトランジスタ１０１のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙの比率により、電圧値がＶ１０ｃに低下した状態を維持する。
The output voltage Vout1 is a voltage value V10 at the time t6 that is transiently absorbed so as to absorb the increased amount of the coil current IL in the process of settled to the original state after the ON time of the
なお、帰還電圧Ｖｆｂの電圧値は、時間ｔ６〜ｔ７の出力電圧Ｖｏｕｔ１の電圧値の過渡的な減少に伴い電圧値Ｖ０〜Ｖ０ｃに減少し、時間ｔ７以降、出力電圧Ｖｏｕｔ１と同様に電圧値Ｖ０ｃに低下した状態を維持する。 The voltage value of the feedback voltage Vfb decreases to a voltage value V0 to V0c as the voltage value of the output voltage Vout1 from time t6 to t7 decreases transiently. After time t7, the voltage value V0c is the same as the output voltage Vout1. To maintain a lowered state.
このように、出力電流Ｉｏｕｔが増加すると電流値の増加分を吸収するように出力電圧Ｖｏｕｔが減少した状態で安定する。 As described above, when the output current Iout increases, the output voltage Vout is stabilized in a state where the output voltage Vout decreases so as to absorb the increase in the current value.
次に、出力電流Ｉｏｕｔの増加に対する出力電圧Ｖｏｕｔ１の減少に対して、調整電源５１のＤＣ電圧Ｖｄ１を基準電圧Ｖｒｅｆに加えて基準電圧Ｖｒｅｆの電圧値を増加させた場合の信号波形について説明する。尚、以下の説明ではこれまでと異なり時間ｔ７で出力電流Ｉｏｕｔが増加したものとして説明する。
Next, a signal waveform when the voltage value of the reference voltage Vref is increased by adding the DC voltage Vd1 of the
調整電源５１のＤＣ電圧Ｖｄ１は、出力電流Ｉｏｕｔに対応するコイル電流ＩＬ１の増加に伴い電圧値が増加する。時間ｔ７で出力電流Ｉｏｕｔが増加し、電流値の増加に伴いコイル電流ＩＬ１が増加したとすると、ＤＣ電圧Ｖｄ１は、コイル電流ＩＬ１の電流値の増加に伴い増加する。その結果、基準電源１０５の電圧値は、基準電圧Ｖｒｅｆ２に示すように電圧値Ｖ２からＶ２ａに増加する。
The voltage value of the DC voltage Vd1 of the
また、複合電圧Ｖａｄ２は、一点鎖線で示すようにＤＣ電圧Ｖｄ１の増加に伴い電圧値Ｖ１からＶ１ａに増加する。つまり、複合電圧Ｖａｄ２が増加するとほぼ同時に基準電圧Ｖｒｅｆ２も同じ電圧だけ増加することになる。そして、トランジスタ１０１のＯＮデューティは時間ｔ６までと同じほぼ50％を維持でき、以後も同じ状態を繰り返す。その結果、出力電圧Ｖｏｕｔは、電圧値が減少することなく出力電圧Ｖｏｕｔ２の波形に示すように時間ｔ６以前と同じ電圧値Ｖ１０を維持した状態で推移する。また、帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔの電圧値に伴い変化するため、帰還電圧Ｖｆｂ２の波形に示すように時間ｔ６以前と同じ電圧値Ｖ０を維持した状態で推移する。このようにレギュレータ１ｄは、ＤＣ電流Ｉｄ１の電流値の増加に応じて基準電圧Ｖｒｅｆの電圧値を増加することで、出力電流Ｉｏｕｔが増加したとしても出力電圧Ｖｏｕｔの出力を安定させ、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒと電圧差の小さい電圧値に制御できる。
Further, the composite voltage Vad2 increases from the voltage value V1 to V1a as the DC voltage Vd1 increases, as indicated by a one-dot chain line. That is, as the composite voltage Vad2 increases, the reference voltage Vref2 increases by the same voltage almost simultaneously. The ON duty of the
＜第６の実施の形態＞
次に、第６の実施の形態について説明する。上述の第５の実施の形態では出力電流Ｉｏｕｔの増加に伴い基準電圧Ｖｒｅｆを増加させることで出力電圧Ｖｏｕｔが減少することを防止する対策を行った。これに対して、本実施の形態では基準電圧Ｖｒｅｆは変化させずに出力電流Ｉｏｕｔ１に対応するコイル電流ＩＬ２の増加に伴い複合電圧Ｖａｄ２の電圧値を減少させることで解決する。第６の実施の形態のスイッチングレギュレータ１ｅ（以下、「レギュレータ１ｅ」という。）は、第１の実施の形態のレギュレータ１の一部の構成を変更したものである。以下では図１１および図１２を用いて構成の変更とその変更に伴う動作を中心に説明する。
<Sixth Embodiment>
Next, a sixth embodiment will be described. In the fifth embodiment described above, a measure is taken to prevent the output voltage Vout from decreasing by increasing the reference voltage Vref as the output current Iout increases. In contrast, in the present embodiment, the reference voltage Vref is not changed, and the voltage value of the composite voltage Vad2 is decreased as the coil current IL2 corresponding to the output current Iout1 is increased. A switching regulator 1e according to the sixth embodiment (hereinafter referred to as “regulator 1e”) is obtained by changing a part of the configuration of the
＜８．構成の変更とその変更に伴う動作＞
＜８−１．構成の変更＞
図１１は、第６の実施の形態のレギュレータ１ｅの回路構成を示す図である。レギュレータ１ｅは、第１の実施の形態のレギュレータ１の構成に加えて、ＬＰＦ６１、および、定電流源６２を新たな構成として有している。ＬＰＦ６１はコンパレータ１０３と加算回路３０との接続点に接続されている。また、ＬＰＦ６１の他端は、定電流源６２に接続されている。なお、ＬＰＦ６１の出力は定電流源６２に入力されるよう構成されている。定電流源６２は加算回路３０に接続されている。なお、定電流源６２は、ＬＰＦ６１の出力に応じた電流を加算回路３０から引き抜くよう構成されている。定電流源６２の他端はグランドに接続されている。
<8. Changes in configuration and actions associated with the change>
<8-1. Change of configuration>
FIG. 11 is a diagram illustrating a circuit configuration of a regulator 1e according to the sixth embodiment. In addition to the configuration of the
＜８−２．構成の変更に伴う動作＞
ＬＰＦ６１は、コイル電流ＩＬ２のＤＣ成分の電流Ｉｄ２（以下、「ＤＣ電流Ｉｄ２」という。）を通過させるフィルタである。定電流源６２は、ＬＰＦ６１から出力される電流Ｉｄ２に応じた電流を加算回路３０から引き抜く電流源である。以下、図１２を用いて具体的に説明する。尚、電流の引き抜きはフィードバック用の第１抵抗２５と第２抵抗２６との接続点からでもよい。つまり、コンパレータ１０３の基準電源１０５と比較される側の電圧を出力電流Ｉｏｕｔが大きくなるほど大きく減少させる構成であればよい。
<8-2. Operation associated with configuration change>
The
図１２は、第６の実施の形態のレギュレータ１ｅに関する各信号の時間ごとの推移を示す図である。図１２の実線で表したグラフは、出力電流Ｉｏｕｔが時間ｔ６〜ｔ７の間で増加したと仮定したときの、本実施の形態による対策前の状態を示す。これは図１０での説明と同じであるため、説明は省略するが出力電流Ｉｏｕｔが増加した以降で出力電圧Ｖｏｕｔが減少する。 FIG. 12 is a diagram illustrating a time-dependent transition of each signal related to the regulator 1e according to the sixth embodiment. The graph represented by the solid line in FIG. 12 shows a state before countermeasures according to the present embodiment when it is assumed that the output current Iout has increased between times t6 and t7. Since this is the same as that described with reference to FIG. 10, the description is omitted, but the output voltage Vout decreases after the output current Iout increases.
本実施の形態では、基準電圧Ｖｒｅｆは変化させずに出力電流Ｉｏｕｔに対応するコイル電流ＩＬの増加に伴い複合電圧Ｖａｄの電圧値を減少させることで、この課題を解決する。なお、以下の説明では、図１０と同様、時間ｔ７で出力電流Ｉｏｕｔが増加したものとして説明する。 In the present embodiment, this problem is solved by reducing the voltage value of the composite voltage Vad as the coil current IL corresponding to the output current Iout increases without changing the reference voltage Vref. In the following description, it is assumed that the output current Iout has increased at time t7, as in FIG.
コイル電流ＩＬ１が時間ｔ７で増加すると電流値の増加に伴い、定電流源６２がコイル電流ＩＬ１のＤＣ成分であるＤＣ電流Ｉｄ２の電流値分だけ複合電圧Ｖａｄ２に対応する複合電流Ｉａｄ２から電流値が引き抜かれる。その結果、ＤＣ電流Ｉｄ２が増加しても複合電圧Ｖａｄ２の電圧値は、増加することなく時間ｔ６までと同じ状態を維持できる。その結果、トランジスタ１０１のＯＮ時間も時間ｔ６以前と同じＯＮ時間となり、出力電圧Ｖｏｕｔ２の電圧値は減少することなく時間ｔ６以前と同様に電圧値Ｖ１０を維持する。また、出力電圧Ｖｏｕｔ２が一定の電圧値で推移するため、帰還電圧Ｖｆｂ２の電圧値も時間ｔ６以前と同じ電圧値である電圧値Ｖｃで推移する。これにより、出力電圧Ｖｏｕｔが増加したとしても出力電圧Ｖｏｕｔを安定した電圧値で制御でき、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。
When the coil current IL1 increases at time t7, the current value is increased from the composite current Iad2 corresponding to the composite voltage Vad2 by the constant
＜第７の実施の形態＞
次に、第７の実施の形態について説明する。第７の実施の形態では、第７の実施の形態のスイッチングレギュレータ１ｆ（以下、「レギュレータ１ｆ」という。）は、第１の実施の形態のレギュレータ１の一部の構成を変更したものである。以下では図１３〜図１６を用いて構成の変更とその変更に伴う動作を中心に説明する。
<Seventh embodiment>
Next, a seventh embodiment will be described. In the seventh embodiment, the switching regulator 1f of the seventh embodiment (hereinafter referred to as “regulator 1f”) is obtained by changing a part of the configuration of the
＜９．構成の変更とその変更に伴う動作＞
＜９−１．構成の変更＞
図１３は、第７の実施の形態のレギュレータ１ｆの回路構成を示す図である。レギュレータ１ｆは、第１の実施の形態のレギュレータ１の構成に加えて、ライン補正回路７１、および、スロープ補償回路７２を新たな構成として有している。ライン補正回路７１は、入力端子Ｔａとトランジスタ１０１の接続点に接続されている。ライン補正回路７１の他端は、スロープ補償回路７２に接続されている。スロープ補償回路７２の他端は、加算回路３０に接続されている。また、スロープ補償回路７２は、フリップフロップ１０４の出力（Ｑ）端子とドライバ１０２との間に接続されている。
<9. Changes in configuration and actions associated with the change>
<9-1. Change of configuration>
FIG. 13 is a diagram illustrating a circuit configuration of the regulator 1f according to the seventh embodiment. In addition to the configuration of the
スロープ補償回路７２は、ＯＮ−Ｄｕｔｙが５０％以上の場合にトランジスタ１０１のＯＦＦタイミングが不定期となることで、出力電圧Ｖｏｕｔの電圧値が大きく変動することを防止するために用いられる。言い換えると、スロープ補償回路７２は、低調波発振を防止するために用いられる。また、ライン補正回路７１は、入力電圧Ｖｉｎの電圧値の減少に伴い出力電圧Ｖｏｕｔの電圧値が減少することを防止するために用いられる。各回路の詳細な動作については後に詳述する。
The
ライン補正回路７１には、入力電圧Ｖｉｎが印加され、入力電圧Ｖｉｎの電圧値に応じた補正信号をスロープ補償回路７２に出力する。スロープ補償回路７２は、補正信号に基づき入力電圧Ｖｉｎが低下するほど勾配が小さくなるスロープ電流を生成し加算回路３０に出力する。言い換えると、スロープ補償回路７２は、補正信号に基づき入力電圧Ｖｉｎが減少するほど電流値の上昇率が小さくなるスロープ電流を生成し加算回路３０に出力する。
An input voltage Vin is applied to the
＜９−２．構成の変更に伴う動作＞
ライン補正回路７１およびスロープ補償回路７２を設けたレギュレータ１ｆの動作を説明する前に、レギュレータ１ｆの新たな追加構成がスロープ補償回路７２のみの場合の各信号の時間ごとの推移を説明する。負荷３の抵抗値の減少に伴い出力電流Ｉｏｕｔに対応するコイル電流ＩＬのＤＣ成分が増加した場合、トランジスタ１０１のＯＦＦのタイミングが不安定となる。その結果、出力電圧Ｖｏｕｔの電圧値は安定せず、目標電圧Ｖｔａｒとの電圧差も大きくなる。スロープ補償回路７２は、コイル電流ＩＬの電流値が増加してもトランジスタ１０１のＯＦＦのタイミングを安定するように、スロープ電流を供給する。
図１４は、レギュレータにスロープ補償回路７２を設けた場合の各信号の時間ごとの推移を示す図である。図１４には、クロック信号グラフ、トランジスタ制御グラフ１１、トランジスタ制御グラフ１２、スロープ補償グラフ１１、スロープ補償グラフ１２、および、複合電圧グラフが示されている。
<9-2. Operation associated with configuration change>
Before explaining the operation of the regulator 1f provided with the
FIG. 14 is a diagram showing the transition of each signal for each time when the
＜９−２−１．定常状態＞
最初に出力電流Ｉｏｕｔに対応するコイル電流ＩＬのＤＣ成分が一定値で推移している場合（定常状態）の各信号の変化について説明する。以下、定常状態に関する図１４のトランジスタ制御グラフ１１、スロープ補償グラフ１１、複合電圧グラフについて説明する。
<9-2-1. Steady state>
First, changes in each signal when the DC component of the coil current IL corresponding to the output current Iout is changing at a constant value (steady state) will be described. Hereinafter, the
トランジスタ制御グラフ１１（以下、「グラフ１１」という。）は、負荷３の抵抗値が一定であることに伴いコイル電流ＩＬの電流値が一定の場合のトランジスタ１０１の状態を示す。グラフ１では、時間ｔ１〜ｔ１５の間トランジスタ１０１のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率は、例えば、約70％と約30％とで推移している。
The transistor control graph 11 (hereinafter referred to as “
スロープ補償グラフ１１は、スロープ補償回路７２から出力されるスロープ電流ＳＬ１０の波形を示す。スロープ電流ＳＬ１０は、時間の経過とともに電流値が増加した後に電流値が減少する。スロープ電流ＳＬ１０は、トランジスタ１０１がＯＮすることにより０から一定勾配で電流値を増加させ、コンパレータ１０３の出力で、即ちトランジスタ１０１がＯＦＦするタイミングでリセットされる。
The
具体的には、スロープ電流ＳＬ１０は、時間ｔ１〜ｔ１ｃの間、電流値が０〜Ｉ３４に増加する。その後、電流値は0Ａに減少する。時間ｔ１ｃ〜ｔ３の間、電流値は0Ａのままである。そして、時間ｔ３〜ｔ３ｃの間、電流値が0〜Ｉ３４に増加する。以降、スロープ電流ＳＬ１０は周期的な増加と減少とを繰り返す。 Specifically, the current value of the slope current SL10 increases from 0 to I34 during the time t1 to t1c. Thereafter, the current value decreases to 0A. During the time t1c to t3, the current value remains 0A. Then, the current value increases from 0 to I34 during the time t3 to t3c. Thereafter, the slope current SL10 repeats periodic increase and decrease.
複合電圧グラフの複合電圧Ｖａｄ１０は、導出電圧ＶＬ、スロープ電圧ＳＶ１０を含む電圧である。導出電圧ＶＬはコイル電流ＩＬに基づき導出される電圧である。スロープ電圧ＳＶ１０は、スロープ電流ＳＬ１０に基づき導出される電圧である。複合電圧Ｖａｄ１０は時間ｔ１では電圧値Ｖ１１となる。なお、基準電圧Ｖｒｅｆは電圧値Ｖ２となり、時間ｔ１以降も同じ電圧値となる。 The composite voltage Vad10 in the composite voltage graph is a voltage including the derived voltage VL and the slope voltage SV10. The derived voltage VL is a voltage derived based on the coil current IL. The slope voltage SV10 is a voltage derived based on the slope current SL10. The composite voltage Vad10 becomes a voltage value V11 at time t1. The reference voltage Vref has a voltage value V2, and the same voltage value after the time t1.
そして、トランジスタ１０１が時間ｔ１でＯＮすると、複合電圧Ｖａｄ１０の電圧値は時間ｔ１〜ｔ１ｃの間増加する。複合電圧Ｖａｄ１０は時間ｔ１ｃで基準電圧Ｖｒｅｆと同じ電圧値となる。このように複合電圧Ｖａｄ１０の電圧値が増加するのは、スロープ電流ＳＬ１０の電流値が増加するためである。つまり、スロープ電流ＳＬ１０に対応するスロープ電圧ＳＶ１０が複合電圧Ｖａｄ１０に含まれることで、複合電圧Ｖａｄ１０の上りのスロープの傾きが、スロープ電圧ＳＶ１０を加える前よりも急峻になる。つまり、複合電圧Ｖａｄ１０の電圧の上昇率が、スロープ電圧ＳＶ１０が加えられる前よりも大きくなる。そして、複合電圧Ｖａｄ１０と基準電圧Ｖｒｅｆとが同じ電圧値となった場合、トランジスタ１０１がＯＦＦする。トランジスタ１０１がＯＦＦすると、スロープ電流ＳＬ１０電流値は0Ａとなる。そのため、複合電圧Ｖａｄ１０に含まれるスロープ電圧ＳＶ１０の電圧値も0Ｖとなる。その結果、複合電圧Ｖａｄ１０の電圧値はＶ２からＶ１１aに減少する。
When the
そして、複合電圧Ｖａｄ１０は、時間ｔ３ｃ〜ｔ５の間、トランジスタ１０１がＯＦＦのため、電圧値がＶ１１a〜Ｖ１１に減少する。複合電圧Ｖａｄ１０の電圧値は、時間ｔ５〜ｔ５ｃの間増加する。複合電圧Ｖａｄ１０は時間ｔ５ｃで基準電圧Ｖｒｅｆと同じ電圧値となる。このようにレギュレータ１ｆは、複合電圧Ｖａｄ１０の周期的な変化に応じてトランジスタ１０１のＯＮ／ＯＦＦを制御することで、出力電圧Ｖｏｕｔを安定した出力にでき、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。
The voltage value of the composite voltage Vad10 decreases to V11a to V11 because the
＜９−２−２．電流増加時＞
次に、出力電流Ｉｏｕｔに対応するコイル電流ＩＬのＤＣ成分が増加した場合の各信号の変化について説明する。以下、コイル電流ＩＬのＤＣ成分の増加時に関する図１４のトランジスタ制御グラフ１２、スロープ補償グラフ１２、複合電圧グラフについて説明する。
<9-2-2. When current increases>
Next, changes in each signal when the DC component of the coil current IL corresponding to the output current Iout increases will be described. Hereinafter, the
トランジスタ制御グラフ１２（以下、「グラフ１２」という。）では、負荷３の抵抗値が減少したことに伴いコイル電流ＩＬのＤＣ成分が増加した場合のトランジスタ１０１の状態を示す。グラフ１２では、例えば、時間ｔ１〜ｔ３の間、トランジスタ１０１のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率が約50％と約50％となる。このようなＤｕｔｙの比率の変化は、時間ｔ１でコイル電流ＩＬのＤＣ成分が増加したことにより生じる。つまり、コイル電流ＩＬのＤＣ成分が増加したことに伴い後述する複合電圧Ｖａｄ１２の電圧値が増加するため、電圧値の増加前と比べてトランジスタ１０１のＯＮ時間が短くなる。そして、時間ｔ３〜ｔ５の間、トランジスタ１０１のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率が約80％と約20％となる。そして、時間ｔ５以降、トランジスタ１０１のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率が約70％と約30％となる。つまり、トランジスタ１０１のＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとの比率が、コイル電流ＩＬの電流値が増加する前と同じ比率となる。
The transistor control graph 12 (hereinafter referred to as “
スロープ補償グラフ１２のスロープ電流ＳＬ１２は、時間の経過とともに電流値が増加した後に電流値が減少する。つまり、スロープ電流ＳＬ１２はトランジスタ１０１がＯＮすることにより０から一定の勾配で電流値を増加させ、コンパレータ１０３の出力で、即ちトランジスタ１０１がＯＦＦするタイミングでリセットされる。
The slope current SL12 of the
スロープ電流ＳＬ１２は、時間ｔ１〜ｔ１ｂの間、電流値が0〜Ｉ３３に増加する。その後、電流値は0Ａに減少する。ここで、時間ｔ１〜ｔ１ｂは、時間ｔ１〜ｔ１ｃよりも短い時間である。また、電流値Ｉ３３はＩ３４よりも小さい電流値である。このように比較的短時間で電流値が小さくなるのは、トランジスタ１０１のＯＮ時間が短いためである。そして、スロープ電流ＳＬ１２は、時間ｔ３〜ｔ３ｄの間、電流値が０〜Ｉ３５に増加する。その後、電流値は0Ａに減少する。時間ｔ３ｄ〜ｔ５の間、電流値は0Ａのままである。そして時間ｔ５〜ｔ５ｃの間、電流値が、0Ａ〜Ｉ３４に増加する。その後、電流値は0Ａに減少する。時間ｔ５ｃ〜ｔ７の間、電流値は0Ａのままである。そして、時間ｔ７〜ｔ７ｃの間、電流値は0Ａ〜Ｉ３４に増加する。以降、スロープ電流ＳＬ１２はトランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して周期的な増加と減少とを繰り返す。
The slope current SL12 increases in current value from 0 to I33 during time t1 to t1b. Thereafter, the current value decreases to 0A. Here, the times t1 to t1b are shorter than the times t1 to t1c. The current value I33 is a current value smaller than I34. The reason why the current value decreases in a relatively short time is that the ON time of the
複合電圧Ｖａｄ１２は、導出電圧ＶＬ、スロープ電圧ＳＶ１２を含む電圧である。スロープ電圧ＳＶ１２は、スロープ電流ＳＬ１２に基づき導出された電圧である。複合電圧Ｖａｄ１２は、スロープ電圧ＳＶ１２を加えることで、加える前と比べて上りのスロープの傾きが急峻になる。つまり、複合電圧Ｖａｄ１２の電圧値の上昇率がスロープ電圧ＳＶ１２を加えられることで、加えられる前よりも大きくなる。複合電圧Ｖａｄ１２は時間ｔ１ではコイル電流ＩＬのＤＣ成分の増加により電圧値Ｖ１１ａとなる。なお、基準電圧Ｖｒｅｆは電圧値Ｖ２であり時間ｔ１以降も同じ電圧値となる。 The composite voltage Vad12 is a voltage including the derived voltage VL and the slope voltage SV12. The slope voltage SV12 is a voltage derived based on the slope current SL12. By adding the slope voltage SV12, the composite voltage Vad12 is steeper in slope of the upward slope than before the addition. That is, the rate of increase in the voltage value of the composite voltage Vad12 is greater than before the slope voltage SV12 is added. The composite voltage Vad12 becomes a voltage value V11a at time t1 due to an increase in the DC component of the coil current IL. Note that the reference voltage Vref is a voltage value V2 and is the same voltage value after the time t1.
複合電圧Ｖａｄ１２は、時間ｔ１においてコイル電流ＩＬのＤＣ成分の増加により電圧値がＶ１からＶ１１ａに増加している。そして、トランジスタ１０１が時間ｔ１でＯＮする。複合電圧Ｖａｄ１２の電圧値は、時間ｔ１〜ｔ１ｂの間
増加する。複合電圧Ｖａｄ１２は、時間ｔ１ｂで基準電圧Ｖｒｅｆと同じ電圧値となる。このように複合電圧Ｖａｄ１２の電圧値が増加するのは、複合電圧Ｖａｄに含まれるスロープ電圧ＳＶ１２に対応するスロープ電流ＳＬ１２の電流値が増加するためである。複合電圧Ｖａｄ１２と基準電圧Ｖｒｅｆとが同じ電圧値となった場合、トランジスタ１０１がＯＦＦする。
The composite voltage Vad12 has a voltage value increasing from V1 to V11a due to an increase in the DC component of the coil current IL at time t1. Then, the
ここで、複合電圧Ｖａｄ１２の電圧値の増加時間（時間ｔ１〜ｔｂ）は、複合電圧Ｖａｄ１０の電圧値の増加時間（時間ｔ１〜ｔ１ｃ）よりも短い時間である。そのため、複合電圧Ｖａｄ１２におけるトランジスタ１０１のＯＮ時間は、複合電圧Ｖａｄ１０におけるトランジスタ１０１のＯＮ時間よりも短くなる。しかし、その後は、複合電圧Ｖａｄ１２の電圧値の増加時間が複合電圧Ｖａｄ１０の増加時間と略同じ時間となる。つまり、複合電圧Ｖａｄ１２におけるトランジスタ１０１のＯＮ時間は、複合電圧Ｖａｄ１０におけるトランジスタ１０１のＯＮ時間と略同じ時間となる。
Here, the increase time (time t1 to tb) of the composite voltage Vad12 is shorter than the increase time (time t1 to t1c) of the composite voltage Vad10. Therefore, the ON time of the
具体的には、時間ｔ１ｂにおいてスロープ電流ＳＬ１２は、トランジスタ１０１がＯＦＦすると電流値は0Ａとなる。そのため、複合電圧Ｖａｄ１２に含まれるスロープ電圧ＳＶ１２の電圧値は0Ｖとなる。その結果、複合電圧Ｖａｄ１２の電圧値はＶ２から減少する。そして、複合電圧Ｖａｄ１２は、時間ｔ１ｂ〜ｔ３の間、トランジスタ１０１がＯＦＦのため、電圧値がＶ２〜Ｖ１１を下回る値に減少する。複合電圧Ｖａｄ１２の電圧値は、時間ｔ３〜ｔ３ｄに増加し、時間ｔ３ｄで基準電圧Ｖｒｅｆと同じ電圧値となる。その結果、出力電圧Ｖｏｕｔは、目標電圧Ｖｔａｒと略同じ電圧値になる。
Specifically, at time t1b, the slope current SL12 has a current value of 0 A when the
複合電圧Ｖａｄ１２と基準電圧Ｖｒｅｆとが同じ電圧値となった場合、トランジスタ１０１がＯＦＦする。このようにトランジスタ１０１がＯＦＦすると、スロープ電流ＳＬ１２電流値は0Ａとなる。そのため、複合電圧Ｖａｄ１２に含まれるスロープ電圧ＳＶ１２の電圧値も0Ｖとなる。その結果、複合電圧Ｖａｄ１２の電圧値はＶ２〜Ｖ１１ａ付近に減少する。そして、複合電圧Ｖａｄ１２は、時間ｔ３ｄ〜ｔ５の間、トランジスタ１０１がＯＦＦのため、電圧値がＶ１１ａ付近〜Ｖ１１に減少する。そして、複合電圧Ｖａｄ１２の電圧値は、時間ｔ５〜ｔ５ｃの間増加し、時間ｔ５ｃで基準電圧Ｖｒｅｆと同じ電圧値となる。
When the composite voltage Vad12 and the reference voltage Vref have the same voltage value, the
このようにレギュレータは、スロープ補償回路７２を設けてスロープ電流を供給することにより、コイル電流ＩＬのＤＣ成分が増加しても、トランジスタ１０１のＯＦＦのタイミングを安定させられる。つまり、レギュレータは低調波発振を防止できる。その結果、出力電圧Ｖｏｕｔの電圧値は安定し、目標電圧Ｖｔａｒとの電圧差も小さくなる。
Thus, the regulator can stabilize the OFF timing of the
ここで、上述のようにスロープ補償回路７２を備えたレギュレータにおいて、バッテリ２の電圧低下に伴い入力電圧Ｖｉｎが低下した場合、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差が大きくなる。これは次の理由による。入力電圧Ｖｉｎの電圧値の低下によりトランジスタ１０１のＯＮ時間が入力電圧Ｖｉｎの電圧値の低下前よりも長くなる。そして、トランジスタ１０１のＯＮ時間が長くなることで、スロープ電流は一定の傾きで上昇し、ＯＮ時間が変化する前よりも電流値が大きくなる。その結果、複合電圧Ｖａｄの電圧値が低下し、出力電圧Ｖｏｕｔの電圧値は低下する。
Here, in the regulator provided with the
図１５は、入力電圧Ｖｉｎの電圧値の低下に伴う出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差の拡大を説明する図である。図１５は、入力電圧グラフ、トランジスタ制御グラフ１、トランジスタ制御グラフ３、スロープ補償グラフ１、スロープ補償グラフ３、複合電圧グラフ、および、出力電圧グラフを示す図である。
FIG. 15 is a diagram illustrating an increase in the voltage difference between the output voltage Vout and the target voltage Vtar accompanying a decrease in the voltage value of the input voltage Vin. FIG. 15 is a diagram illustrating an input voltage graph, a
＜９−２−３．定常状態＞
最初に入力電圧Ｖｉｎが一定の電圧値（定常状態）の場合の各信号の変化について説明する。以下、定常状態に関する図１５の入力電圧グラフ、トランジスタ制御グラフ１、スロープ補償グラフ１、複合電圧グラフ、出力電圧グラフについて説明する。
<9-2-3. Steady state>
First, changes in each signal when the input voltage Vin is a constant voltage value (steady state) will be described. Hereinafter, the input voltage graph,
入力電圧グラフは、バッテリ２から入力端子Ｔａを介して入力される入力電圧Ｖｉｎの波形を示すグラフである。入力電圧Ｖｉｎ１１は、時間ｔ１〜ｔ１５の間、電圧値が一定(例えば、電圧値Ｖ４１)のまま推移している。
The input voltage graph is a graph showing the waveform of the input voltage Vin input from the
トランジスタ制御グラフ１は、ＯＮ−ＤｕｔｙとＯＦＦ−Ｄｕｔｙとが時間ｔ１〜ｔ１５の間、一定比率で推移する。グラフ１は、図１４で示したグラフ１１とは異なり、例えば、ＯＮ−Ｄｕｔｙが30%、ＯＦＦ−Ｄｕｔｙが70％の比率で推移する。
In the
スロープ補償グラフ１におけるスロープ電流ＳＬ１１は、時間ｔ１〜ｔ１５の間、トランジスタ１０１のＯＮ／ＯＦＦに応じて、所定の傾きで電流値が増加した後に減少することを繰り返す。そして、スロープ電流ＳＬ１１に基づいて導出されたスロープ電圧ＳＶ１１を含む複合電圧Ｖａｄ１１は、複合電圧グラフに示すように、時間ｔ１〜ｔ１５の間、トランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して周期的に電圧値が変化する。その結果、出力電圧グラフにおける出力電圧Ｖｏｕｔ１１は目標電圧Ｖｔａｒの電圧値Ｖ１０と略同じ電圧値となる。なお、出力電圧Ｖｏｕｔ１１がフィードバックした帰還電圧Ｖｆｂ１１は、時間ｔ１〜ｔ１５の間、略一定の電圧値Ｖ０で推移する。
The slope current SL11 in the
＜９−２−４．入力電圧Ｖｉｎ減少時＞
次に入力電圧Ｖｉｎの電圧値が減少した場合の各信号の変化について説明する。入力電圧グラフの入力電圧Ｖｉｎ１４は、時間ｔ１〜ｔ７の間、一定の電圧値Ｖ４１で、時間ｔ７で電圧値がＶ４１〜Ｖ４０に減少する。そして、入力電圧Ｖｉｎ１４は、時間ｔ７〜ｔ１５の間、電圧値Ｖ４０のまま推移する。
<9-2-4. When the input voltage Vin decreases>
Next, changes in each signal when the voltage value of the input voltage Vin decreases will be described. The input voltage Vin14 in the input voltage graph has a constant voltage value V41 during time t1 to t7, and the voltage value decreases to V41 to V40 at time t7. And input voltage Vin14 changes with voltage value V40 between time t7-t15.
トランジスタ制御グラフ３（以下、「グラフ３」という。）は、入力電圧Ｖｉｎ１４の電圧値がＶ４１である時間ｔ１〜ｔ７の間、ＯＮ／ＯＦＦのＤｕｔｙ比率がグラフ１と同じ比率（30％および70％）となる。そして、入力電圧Ｖｉｎ１４の電圧値は、時間ｔ７でＶ４１からＶ４０に減少し、その後電圧値がＶ４０で推移する。このような入力電圧Ｖｉｎ１４の電圧値の減少により、グラフ３のＯＮ−Ｄｕｔｙの比率は、グラフ１のＯＮ−Ｄｕｔｙ比率よりも増加する。グラフ３は、例えばＯＮ−Ｄｕｔｙが60%、ＯＦＦ−Ｄｕｔｙが40％の比率となる。そして、入力電圧Ｖｉｎ１４の電圧値の減少した状態が、時間ｔ７〜ｔ１５の間続くことで、グラフ１は、ＯＮ−Ｄｕｔｙの比率が増加した状態を維持したまま推移する。
In the transistor control graph 3 (hereinafter referred to as “
スロープ補償グラフ３におけるスロープ電流ＳＬ１３は、所定の傾きを有しトランジスタ１０１のＯＮ／ＯＦＦのＤｕｔｙ比率に応じて電流値が変化する。具体的には、スロープ電流ＳＬ１３は、時間ｔ１〜ｔ７の間、グラフ３のＯＮ／ＯＦＦのＤｕｔｙ比率に基づいて所定の傾きで電流値0Ａ〜Ｉ３１の間増加した後、電流値Ｉ３１〜0Ａに減少することを繰り返す。そして、時間ｔ７以降、グラフ３のＯＮ−Ｄｕｔｙの比率が増加する。これにより、スロープ電流ＳＬ１３の電流値は、ＯＮ−Ｄｕｔｙ比率の増加前よりも大きな電流値となる。その後、スロープ電流ＳＬ１３の電流値は減少する。例えば、スロープ電流ＳＬ１３は、時間ｔ７〜ｔ８ｂの間、電流値0Ａ〜Ｉ３３に増加する。電流値Ｉ３３は、Ｉ３１よりも大きい電流値である。そして、スロープ電流ＳＬ１３は、時間ｔ８ｂで電流値Ｉ３３〜0Ａに減少し、時間ｔ８ｂ〜ｔ９の間、電流値0Ａのままである。また、スロープ電流ＳＬ１３は、時間ｔ９で電流値0Ａから増加する。スロープ電流ＳＬ１３は、以降周期的な増加と減少とを繰り返す。
The slope current SL13 in the
複合電圧グラフにおける複合電圧Ｖａｄ１３は、スロープ電圧ＳＶ１３を含む電圧である。複合電圧Ｖａｄ１３は、時間ｔ１〜ｔ７の間、複合電圧Ｖａｄ１１と同様に周期的な変化を繰り返す。複合電圧Ｖａｄ１３は、時間ｔ７で入力電圧Ｖｉｎ１４の電圧値の減少に伴い、電圧値がＶ１〜Ｖ１ｆに減少する。そして、複合電圧Ｖａｄ１３は、トランジスタ１０１がＯＮの時間ｔ７〜ｔ８ｂの間、電圧値がＶ１ｆ〜Ｖ２に増加する。
The composite voltage Vad13 in the composite voltage graph is a voltage including the slope voltage SV13. The composite voltage Vad13 repeats a periodic change in the same manner as the composite voltage Vad11 between times t1 and t7. The composite voltage Vad13 decreases in voltage value from V1 to V1f as the voltage value of the input voltage Vin14 decreases at time t7. The composite voltage Vad13 increases in voltage value from V1f to V2 during the time t7 to t8b when the
出力電圧Ｖｏｕｔ１３は、時間ｔ７での複合電圧Ｖａｄ１３の減少により、電圧値Ｖ１０〜Ｖ１０ｂに減少する。また、帰還電圧Ｖｆｂ１３は、出力電圧Ｖｏｕｔ１３の電圧値の減少に伴い、電圧値Ｖ０〜Ｖ０ｂに減少する。 The output voltage Vout13 decreases to voltage values V10 to V10b due to the decrease of the composite voltage Vad13 at time t7. Further, the feedback voltage Vfb13 decreases to voltage values V0 to V0b as the voltage value of the output voltage Vout13 decreases.
なお、上述の複合電圧Ｖａｄ１３は、時間ｔ８ｂで電圧値Ｖ２〜Ｖ１に減少する。そして、複合電圧Ｖａｄ１３は、時間ｔ８ｂ〜ｔ９の間、電圧値Ｖ１〜Ｖ１ｆに減少する。そして、複合電圧Ｖａｄ１３は、時間ｔ９で電圧値Ｖ１ｆから増加する。 The composite voltage Vad13 described above decreases to voltage values V2 to V1 at time t8b. The composite voltage Vad13 decreases to voltage values V1 to V1f during the time t8b to t9. The composite voltage Vad13 increases from the voltage value V1f at time t9.
以降、複合電圧Ｖａｄ１３は、周期的な増加と減少とを繰り返す。出力電圧Ｖｏｕｔ１３は、時間ｔ８ｂ〜ｔ１５の間、電圧値Ｖ１０ｂと略同一の電圧で推移する。つまり出力電圧Ｖｏｕｔ１３は、電圧値が目標電圧Ｖｔａｒよりも減少した状態で推移する。また、帰還電圧Ｖｆｂ１３は、時間ｔ８ｂ〜ｔ１５の間、電圧値Ｖ０ｂと略同一の電圧で推移する。つまり、帰還電圧Ｖｆｂ１３は、出力電圧Ｖｏｕｔ１３と同様に電圧値が減少した状態で推移する。このように、出力電圧Ｖｏｕｔ１３は、目標電圧Ｖｔａｒとの電圧差が比較的大きくなる。そのため、図１３のレギュレータ１ｆの回路内にスロープ補償回路７２と共にライン補正回路７１を設けることで、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくする。
Thereafter, the composite voltage Vad13 repeats periodic increase and decrease. The output voltage Vout13 changes at substantially the same voltage as the voltage value V10b from time t8b to t15. That is, the output voltage Vout13 changes in a state where the voltage value is decreased from the target voltage Vtar. Further, the feedback voltage Vfb13 changes at substantially the same voltage as the voltage value V0b from time t8b to t15. In other words, the feedback voltage Vfb13 changes in a state where the voltage value is reduced similarly to the output voltage Vout13. Thus, the output voltage Vout13 has a relatively large voltage difference from the target voltage Vtar. Therefore, by providing the
図１６は、レギュレータ１にライン補正回路、および、スロープ補償回路を設けたレギュレータ１ｆの各信号の時間ごとの推移を示す図である。具体的には、図１６のグラフは、図１５におけるトランジスタ制御グラフ１、および、スロープ補償グラフ１に替えて、トランジスタ制御グラフ４、および、スロープ補償グラフ４を新たに加えたものである。
FIG. 16 is a diagram illustrating the transition of each signal of the regulator 1f provided with the line correction circuit and the slope compensation circuit in the
入力電圧グラフにおける入力電圧Ｖｉｎ１４は、時間ｔ１〜ｔ７の間、一定の電圧値Ｖ４１で、時間ｔ７で電圧値がＶ４１〜Ｖ４０に減少する。そして、入力電圧Ｖｉｎ１４は、時間ｔ７〜ｔ１５の間電圧値が減少した状態で推移する。 The input voltage Vin14 in the input voltage graph has a constant voltage value V41 during the time t1 to t7, and the voltage value decreases to V41 to V40 at the time t7. Then, the input voltage Vin14 changes in a state in which the voltage value decreases during the time t7 to t15.
トランジスタ制御グラフ４（以下、「グラフ４」という。）は、時間ｔ１〜ｔ７の間、グラフ３と同じＯＮ／ＯＦＦのＤｕｔｙ比率となる。そして、入力電圧Ｖｉｎ１４の電圧値は、時間ｔ７で電圧値がＶ４１からＶ４０に減少する。このような入力電圧Ｖｉｎ１４の電圧値の減少により、グラフ４のＯＮ−Ｄｕｔｙの比率は、グラフ３のＯＮ−Ｄｕｔｙの比率よりも増加する。グラフ４は、例えばＯＮ−Ｄｕｔｙが80%、ＯＦＦ−Ｄｕｔｙが20％の比率で推移する。そして、入力電圧Ｖｉｎ１４の電圧値の減少した状態が時間ｔ７〜ｔ１５の間続くことで、グラフ３は、ＯＮ−Ｄｕｔｙの比率が増加した状態を維持したまま推移する。
The transistor control graph 4 (hereinafter referred to as “
スロープ補償グラフ４におけるスロープ電流ＳＬ１４は、時間ｔ１〜ｔ７の間、グラフ４のＯＮ／ＯＦＦのＤｕｔｙ比率に基づき、ライン補正回路７１からの補正信号に基づく傾きで電流値0Ａ〜Ｉ３１に増加した後、電流値Ｉ３１〜0Ａに減少することを繰り返す。そして、時間ｔ７以降、グラフ４のＯＮ−Ｄｕｔｙの比率が増加する。これにより、スロープ電流ＳＬ１４の電流値は、ＯＮ−Ｄｕｔｙ比率の増加前よりも大きな電流値となる。また、時間ｔ７では、入力電圧Ｖｉｎ１４の電圧値が減少する。ライン補正回路７１は、減少した入力電圧Ｖｉｎ１４の電圧値に応じて補正信号を出力する。スロープ補償回路７２は、補正信号に基づき上りのスロープの傾きを設定する。言い換えると、スロープ補償回路７２は、電流値の上昇率を変える。具体的には、スロープ補償回路７２は、入力電圧Ｖｉｎ１４の電圧値の減少に伴うライン補正回路７１からの補正信号に基づき、スロープ電流ＳＬ１４の電流値の上昇率を小さくする。スロープ電流ＳＬ１４は、時間ｔ７〜ｔ８の間、電流値0Ａ〜Ｉ３２に増加する。その後、スロープ電流ＳＬ１４は、電流値Ｉ３２〜0Ａに減少することを繰り返す。
After the slope current SL14 in the
スロープ電流ＳＬ１４は、時間ｔ７以降ライン補正回路７１からスロープ補償回路７２に入力される補正信号によりスロープの傾きを設定され、トランジスタ１０１のＯＮ／ＯＦＦ−Ｄｕｔｙの比率とに基づき周期的な増加と減少とを繰り返す。スロープ電流ＳＬ１４は、時間ｔ７〜ｔ８ｃの間、電流値0Ａ〜Ｉ３２に増加する。そして、スロープ電流ＳＬ１４は、時間ｔ８ｃで電流値Ｉ３２〜0Ａに減少し、時間ｔ８ｃ〜ｔ９の間、電流値0Ａのまま推移する。また、スロープ電流ＳＬ１４は、時間ｔ９で電流値0Ａから増加する。スロープ電流ＳＬ１４は、以降トランジスタ１０１のＯＮ、ＯＦＦタイミングに同期して周期的な増加と減少とを繰り返す。
The slope current SL14 is sloped by a correction signal input from the
複合電圧グラフにおける複合電圧Ｖａｄ１４は、スロープ電圧ＳＶ１４を含む電圧である。複合電圧Ｖａｄ１４は、時間ｔ１〜ｔ７の間、複合電圧Ｖａｄ１３と同様に周期的な変化を繰り返す。ここで、複合電圧Ｖａｄ１３は、時間ｔ７で入力電圧Ｖｉｎ１４の電圧値の減少することに伴い、電圧値がＶ１〜Ｖ１ｆに減少した。これに対して、複合電圧Ｖａｄ１４は、時間ｔ７で入力電圧Ｖｉｎ１４の電圧値が減少しても電圧値はほとんど減少しない。入力電圧Ｖｉｎ１４の電圧値の減少に伴い、スロープ電流ＳＬ１４の傾きが比較的小さくなるためである。 The composite voltage Vad14 in the composite voltage graph is a voltage including the slope voltage SV14. The composite voltage Vad14 repeats a periodic change in the same manner as the composite voltage Vad13 during times t1 to t7. Here, the voltage value of the composite voltage Vad13 decreased from V1 to V1f as the voltage value of the input voltage Vin14 decreased at time t7. On the other hand, the voltage value of the composite voltage Vad14 hardly decreases even if the voltage value of the input voltage Vin14 decreases at time t7. This is because the slope of the slope current SL14 becomes relatively small as the voltage value of the input voltage Vin14 decreases.
そして、複合電圧Ｖａｄ１４は、トランジスタ１０１がＯＮである時間ｔ７〜ｔ８ｃの間、電圧値がＶ１ｆからＶ２に増加する。時間ｔ８ｃは時間ｔ８ｂよりも長い時間である。この時間の比較は、ライン補正回路７１を設けることで、トランジスタ１０１のＯＮ時間が長くなることを示す。
The voltage value of the composite voltage Vad14 increases from V1f to V2 during the time t7 to t8c when the
出力電圧Ｖｏｕｔ１４は、時間ｔ７での複合電圧Ｖａｄ１４が減少することがないため、時間ｔ７以前の電圧値と略同じ電圧値（電圧値Ｖ１０）となる。また、帰還電圧Ｖｆｂ１４は、出力電圧Ｖｏｕｔ１４の電圧値が減少しないため、時間ｔ７以前の電圧値と略同じ電圧値（電圧値Ｖ０）となる。そして、出力電圧Ｖｏｕｔ１４は、時間ｔ７〜ｔ８ｃの間、複合電圧Ｖａｄ１４の電圧値の増加により、目標電圧Ｖｔａｒと略同じ電圧値（電圧値Ｖ１０）を維持する。複合電圧Ｖａｄ１４は、時間ｔ８ｂで電圧値Ｖ２〜Ｖ１ｇに減少し、時間ｔ８ｃ〜ｔ９の間、電圧値Ｖ１ｇ〜Ｖ１に減少する。そして、複合電圧Ｖａｄ１４は、時間ｔ９で電圧値Ｖ１から増加する。複合電圧Ｖａｄ１４は、以降周期的な増加と減少とを繰り返す。 The output voltage Vout14 has substantially the same voltage value (voltage value V10) as the voltage value before time t7 because the composite voltage Vad14 at time t7 does not decrease. Further, the feedback voltage Vfb14 has substantially the same voltage value (voltage value V0) as the voltage value before time t7 because the voltage value of the output voltage Vout14 does not decrease. The output voltage Vout14 maintains substantially the same voltage value (voltage value V10) as the target voltage Vtar due to the increase in the voltage value of the composite voltage Vad14 between times t7 and t8c. The composite voltage Vad14 decreases to voltage values V2 to V1g at time t8b, and decreases to voltage values V1g to V1 during time t8c to t9. The composite voltage Vad14 increases from the voltage value V1 at time t9. The composite voltage Vad14 repeats periodic increase and decrease thereafter.
なお、複合電圧Ｖａｄ１４は、導出電圧ＶＬ、スロープ電圧ＳＶ１４、および、帰還電圧Ｖｆｂを含む電圧である。導出電圧ＶＬに対応するコイル電流ＩＬは、入力電圧Ｖｉｎが減少すると、当該コイル電流ＩＬの上りのスロープの傾きが小さくなる。つまり、コイル電流ＩＬの電流値の上昇率が小さくなる。そのため、ライン補正回路７１は、入力電圧Ｖｉｎの変化に伴うコイル電流ＩＬのスロープの傾きの変化を補正の要素として、複合電圧Ｖａｄ１４の電圧値の上昇率が最適な値となる補正信号を出力する。
The composite voltage Vad14 is a voltage including the derived voltage VL, the slope voltage SV14, and the feedback voltage Vfb. In the coil current IL corresponding to the derived voltage VL, when the input voltage Vin decreases, the slope of the slope of the coil current IL increases. That is, the rate of increase of the coil current IL is reduced. Therefore, the
そして、複合電圧Ｖａｄ１４の時間ｔ８ｃ〜ｔ１５の変化に伴い、出力電圧Ｖｏｕｔは目標電圧Ｖｔａｒの電圧値Ｖ１０と略同一の電圧となる。また、帰還電圧Ｖｆｂ１４は、電圧値Ｖ０と略同一の電圧となる。このように、ライン補正回路７１およびスロープ補償回路７２を回路内に設けたレギュレータ１ｆは、入力電圧Ｖｉｎ１４の電圧値の変化にかかわらず、出力電圧Ｖｏｕｔの出力を安定させ、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの電圧差を小さくできる。
As the composite voltage Vad14 changes from time t8c to t15, the output voltage Vout becomes substantially the same voltage as the voltage value V10 of the target voltage Vtar. The feedback voltage Vfb14 is substantially the same voltage as the voltage value V0. In this way, the regulator 1f provided with the
＜変形例＞
以上、本発明の実施の形態について説明してきたが、この発明は上記実施の形態に限定されるものではなく様々な変形が可能である。以下では、このような変形例について説明する。なお、上記実施の形態で説明した形態、および、以下で説明する形態を含む全ての形態は、適宜に組み合わせ可能である。
<Modification>
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications are possible. Below, such a modification is demonstrated. In addition, all the forms including the form demonstrated in the said embodiment and the form demonstrated below are combinable suitably.
上記実施の形態では、コイル電流ＩＬの電流値は、回路内にセンス抵抗２２およびセンスアンプ２４を設けて、導出することについて説明した。コイル電流ＩＬの電流値は、上記実施の形態で説明した構成以外でもコイル電流ＩＬの電流値が導出できれば、別の構成であってもよい。例えば、コイル電流ＩＬは入力電流Ｉｉｎに対応する電流であるため、入力端子Ｔａとトランジスタ１０１のドレインとの間に、センス抵抗２２およびセンスアンプ２４を設けて電流値を導出する構成としてもよい。
In the above embodiment, it has been described that the current value of the coil current IL is derived by providing the
また、上記実施の形態では、フィードバックした出力電圧Ｖｏｕｔを含む電圧を第１抵抗２５および第２抵抗２６で分圧して帰還電圧Ｖｆｂを導出し、加算回路３０に入力する構成について説明した。これに対して、第１抵抗および第２抵抗を設けることなく、出力電圧Ｖｏｕｔを含む電圧を直接加算回路３０に入力してもよい。
In the above embodiment, the configuration in which the feedback voltage Vfb is derived by dividing the voltage including the fed back output voltage Vout by the
また、上記実施の形態では、帰還電圧Ｖｆｂ等の電圧の電流への変換は、加算回路３０の内部で行うことについて説明した。これに対して、帰還電圧Ｖｆｂ等の電圧の電流への変換は、加算回路３０の外部に電圧を電流に変換する回路を設けて行ってもよい。
Further, in the above embodiment, it has been described that the conversion of the voltage such as the feedback voltage Vfb into a current is performed inside the
また、上記実施の形態において、スイッチングレギュレータの構成は一例として示したものであり、実施の形態で説明した以外の要素を含んでもよい。 In the above embodiment, the configuration of the switching regulator is shown as an example, and may include elements other than those described in the embodiment.
また、上記実施の形態において、スイッチングレギュレータの構成は、一例を示したものであり、スイッチングレギュレータ内の素子を外部に設けてもよい。 Moreover, in the said embodiment, the structure of a switching regulator shows an example, You may provide the element in a switching regulator outside.
また、上記実施の形態において、ＮチャンネルのＭＯＳトランジスタ１０１はスイッチング素子の一例を示したものであり、回路構成を変更して他のスイッチング素子（例えば、ＰチャンネルのＭＯＳトランジスタ）に変更してもよい。
In the above embodiment, the N-
１・・・・スイッチングレギュレータ
２・・・・バッテリ
３・・・・負荷
１０・・・制御部
２１・・・コイル
２２・・・抵抗
DESCRIPTION OF
Claims (12)
前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段を備え、
前記複合電圧は入力電流のＡＣ成分およびＤＣ成分を含み、
前記入力電流の電流値に応じて前記基準電圧を変更する変更手段を更に備えることを特徴とするスイッチングレギュレータ。 A switching regulator that transforms input voltage to output voltage,
Control means for performing switching control according to a comparison result between a feedback voltage that is a feedback of the output voltage and a composite voltage including a derived voltage that is a voltage derived based on an input current and a reference voltage,
The composite voltage seen contains an AC component and a DC component of the input current,
The switching regulator further comprising changing means for changing the reference voltage in accordance with a current value of the input current .
スイッチング制御されるトランジスタと、
前記トランジスタの出力側に接続されたコイルと、
を更に備え、
前記入力電流は、前記コイルに流れる電流であること、
を特徴とするスイッチングレギュレータ。 The switching regulator according to claim 1,
Switching controlled transistors;
A coil connected to the output side of the transistor;
Further comprising
The input current is a current flowing through the coil;
A switching regulator characterized by
電流を加算する加算手段を更に備え、
前記加算手段は、前記帰還電圧を電流に変換した帰還電流とＡＣ成分およびＤＣ成分を含む前記入力電流とを加算して前記複合電圧を導出すること、
を特徴とするスイッチングレギュレータ。 The switching regulator according to claim 1 or 2,
Further comprising adding means for adding current,
The adding means derives the composite voltage by adding a feedback current obtained by converting the feedback voltage into a current and the input current including an AC component and a DC component;
A switching regulator characterized by
前記複合電圧と前記基準電圧とを比較する比較手段を更に備え、
前記トランジスタは固定周期のクロック信号の立ち上がりに応じてＯＮし、前記比較手段からの出力信号に応じてＯＦＦすること、
を特徴とするスイッチングレギュレータ。 The switching regulator according to claim 2, wherein
A comparison means for comparing the composite voltage with the reference voltage;
The transistor is turned on in response to a rising edge of a fixed-cycle clock signal, and turned off in response to an output signal from the comparison unit;
A switching regulator characterized by
前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段と、
スイッチング制御されるトランジスタと、
前記トランジスタの出力側に接続されたコイルと、
前記導出電圧のＤＣ成分に対応する前記入力電流のＤＣ成分を通過させるフィルタ手段と、
前記入力電流のＡＣ成分に同期して、時間の経過とともに電流値が上昇した後に該電流値が下降する第１スロープ電流を生成する生成手段とを備え、
前記入力電流は、前記コイルに流れる電流であり、
前記複合電圧は、前記帰還電圧、前記導出電圧のＤＣ成分、および、前記第１スロープ電流に対応する電圧を含むこと、
を特徴とするスイッチングレギュレータ。 A switching regulator that transforms input voltage to output voltage,
Control means for performing switching control according to a comparison result between a feedback voltage that is a feedback of the output voltage and a composite voltage including a derived voltage that is a voltage derived based on an input current and a reference voltage;
Switching controlled transistors;
A coil connected to the output side of the transistor;
Filter means for passing the DC component of the input current corresponding to the DC component of the derived voltage;
Generating means for generating a first slope current in which the current value decreases after the current value increases with time, in synchronization with the AC component of the input current;
The input current is a current flowing through the coil,
The composite voltage includes the feedback voltage, a DC component of the derived voltage, and a voltage corresponding to the first slope current;
A switching regulator characterized by
前記生成手段は、前記トランジスタがＯＮするタイミングで電流値が一定の勾配で増加し、前記トランジスタがＯＦＦするタイミングで増加した電流値がリセットする前記第１スロープ電流を生成すること、
を特徴とするスイッチングレギュレータ。 The switching regulator according to claim 5 , wherein
The generating means generates the first slope current that increases at a constant gradient when the transistor is turned on and resets the increased current value when the transistor is turned off;
A switching regulator characterized by
前記変更手段は、前記入力電流のＤＣ成分の増加に応じて前記基準電圧を増加させること、
を特徴とするスイッチングレギュレータ。 A switching regulator according to any one of claims 1 to 4 ,
The changing means increases the reference voltage according to an increase in a DC component of the input current;
A switching regulator characterized by
前記入力電流のＤＣ成分を通過させるフィルタ手段を更に備え、
前記変更手段は、前記フィルタ手段から出力される前記入力電流のＤＣ成分を電圧に変換して、前記基準電圧に加えること、
を特徴とするスイッチングレギュレータ。 The switching regulator according to claim 7 , wherein
Further comprising filter means for passing the DC component of the input current;
The changing unit converts a DC component of the input current output from the filter unit into a voltage and adds the voltage to the reference voltage.
A switching regulator characterized by
前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段を備え、
前記複合電圧は入力電流のＡＣ成分およびＤＣ成分を含み、
前記入力電流のＤＣ成分の増加に応じて前記複合電圧を減少させる減少手段を更に備えることを特徴とするスイッチングレギュレータ。 A switching regulator that transforms input voltage to output voltage,
Control means for performing switching control according to a comparison result between a feedback voltage that is a feedback of the output voltage and a composite voltage including a derived voltage that is a voltage derived based on an input current and a reference voltage,
The composite voltage includes an AC component and a DC component of the input current;
The switching regulator further comprising a reducing means for reducing the composite voltage in accordance with an increase in a DC component of the input current.
前記出力電圧をフィードバックした電圧である帰還電圧、および、入力電流に基づき導出される電圧である導出電圧を含む複合電圧と基準電圧との比較結果に応じて、スイッチング制御を行う制御手段を備え、
前記複合電圧は入力電流のＡＣ成分およびＤＣ成分を含み、
時間の経過とともに電流値が上昇した後に該電流値が下降する第２スロープ電流を供給する供給手段と、
前記入力電圧の電圧値に応じて、前記第２スロープ電流の電流値の上昇率を変える信号を出力する信号出力手段と、
を更に備えることを特徴とするスイッチングレギュレータ。 A switching regulator that transforms input voltage to output voltage,
Control means for performing switching control according to a comparison result between a feedback voltage that is a feedback of the output voltage and a composite voltage including a derived voltage that is a voltage derived based on an input current and a reference voltage,
The composite voltage includes an AC component and a DC component of the input current;
Supply means for supplying a second slope current in which the current value decreases after the current value increases with time;
Signal output means for outputting a signal for changing a rate of increase of the current value of the second slope current according to the voltage value of the input voltage;
A switching regulator, further comprising:
前記信号出力手段は、前記入力電圧の減少に応じて、前記第２スロープ電流の電流値の上昇率を小さくする信号を出力すること、
を特徴とするスイッチングレギュレータ。 A switching regulator according to claim 10 , wherein
The signal output means outputs a signal for reducing a rate of increase in the current value of the second slope current in accordance with a decrease in the input voltage;
A switching regulator characterized by
制御装置と、
を備える電子機器。 A switching regulator and a control device according to any one of claims 1 to 11 ,
Electronic equipment comprising.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013185869A JP6280331B2 (en) | 2013-09-09 | 2013-09-09 | Power circuit |
| US14/257,615 US9543834B2 (en) | 2013-04-26 | 2014-04-21 | Switching regulator, electronic device, and electronic circuit |
| TW103115079A TWI536725B (en) | 2013-04-26 | 2014-04-25 | Switching regulator, electronic device, and electronic circuit |
| CN201410174299.2A CN104124871B (en) | 2013-04-26 | 2014-04-28 | Switching regulator, electronic installation and electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013185869A JP6280331B2 (en) | 2013-09-09 | 2013-09-09 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015053815A JP2015053815A (en) | 2015-03-19 |
| JP6280331B2 true JP6280331B2 (en) | 2018-02-14 |
Family
ID=52702438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013185869A Active JP6280331B2 (en) | 2013-04-26 | 2013-09-09 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6280331B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI802319B (en) * | 2022-03-14 | 2023-05-11 | 晶豪科技股份有限公司 | Constant on time converter control circuit and constant on time converter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181120B1 (en) * | 1999-09-01 | 2001-01-30 | Intersil Corporation | Current mode dc/dc converter with controlled output impedance |
| JP4731309B2 (en) * | 2005-12-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | DC-DC converter control circuit and DC-DC converter control method |
-
2013
- 2013-09-09 JP JP2013185869A patent/JP6280331B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI802319B (en) * | 2022-03-14 | 2023-05-11 | 晶豪科技股份有限公司 | Constant on time converter control circuit and constant on time converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015053815A (en) | 2015-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543834B2 (en) | Switching regulator, electronic device, and electronic circuit | |
| US8593125B1 (en) | Buck DC-DC converter with dual feedback control | |
| US9467051B2 (en) | Switching regulator using adaptive slope compensation with DC correction | |
| US9201438B2 (en) | Buck DC-DC converter with accuracy enhancement | |
| JP4610588B2 (en) | Ripple generation in a voltage regulator with a fixed on-time control to enable the use of output capacitors with arbitrary equivalent series resistance | |
| US7876073B2 (en) | Switching regulator with slope compensation and control method therefor | |
| US9455630B2 (en) | Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same | |
| US9455626B2 (en) | Hysteretic buck DC-DC converter | |
| US8587265B2 (en) | Control circuit for DC-DC converter, DC-DC converter, and method for controlling DC-DC converter | |
| US8994352B2 (en) | Switching regulator and control method for same | |
| US9331573B2 (en) | Circuit and method for controlling a switching transistor of a switching regulator | |
| US8878509B2 (en) | Current-mode controller for step-down (buck) converter | |
| US20100141222A1 (en) | Load transient sensing circuit for a power converter | |
| US20110204868A1 (en) | Digitally Controlling a DC-DC Converter | |
| JP2008206239A (en) | Semiconductor device | |
| US20150180341A1 (en) | Switching regulator and control circuit and control method therefor | |
| US9634564B2 (en) | Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same | |
| US12095365B2 (en) | Semiconductor device and switching power supply | |
| JP6154584B2 (en) | Power supply device, and in-vehicle device and vehicle using the same | |
| JP2019161808A (en) | On-vehicle dcdc converter | |
| JP6651919B2 (en) | Power supply | |
| JP6280331B2 (en) | Power circuit | |
| US9178428B2 (en) | Step-down switching circuit | |
| JP5525097B1 (en) | Power circuit | |
| JP2005341712A (en) | Power supply unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171129 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6280331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |