JP6271397B2 - 送信方法、送信機、受信方法、及び受信機 - Google Patents

Description

本発明は、デジタル通信分野の技術に関し、特に、疑似巡回低密度パリティ検査（quasi-cyclic low-density parity check：ＱＣ ＬＤＰＣ）符号とともに回転コンステレーション及び複数の周波数チャネルを用いる通信システムの技術に関する。

近年、回転コンステレーションを用いるとともに複数の周波数チャネルを切り替えながらデータの送受信を行う通信システムがある（例えば、特許文献１参照：欧州特許出願番号12151737.9）。
このような通信システムにおける送信機は、例えば、疑似巡回低密度パリティ検査（quasi-cyclic low-density parity check：ＱＣ ＬＤＰＣ）符号に基づく符号語を複数のコンポーネントに変換する。そして、Ｄ個のコンポーネントをグループとし、各グループにおいてＤ個のコンポーネントを各次元の値とするＤ次元ベクトル（Ｄ次元コンステレーションブロック）をＤ行Ｄ列の正方直交行列に乗算する（回転処理）。

そして、送信機は、チャネルダイバーシティを得るために、各回転が施されたＤ次元ベクトル（各Ｄ次元回転コンステレーションブロック）のＤ個の回転コンポーネントを複数の周波数チャネルに割り当てる。

欧州特許出願番号12151737.9 欧州特許出願番号09168370.6 欧州特許出願番号12178274.2 欧州特許出願番号12178270.0 欧州特許出願番号11004126.6

ところで、チャネルダイバーシティは、各Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントの、複数の周波数チャネルでの分散に依存する。
そこで、本発明は、各Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントの、周波数チャネルでの分散を適切にして、優れたチャネルダイバーシティの効果が得られる送信方法を提供することを目的とする。

上記目的を達成するために本発明の送信方法は、
Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて送信する送信方法であって、
疑似巡回低密度パリティ検査符号を用いてデータブロックを前記符号ブロックに符号化し、当該符号化ブロックはＮ個の巡回ブロックからなり、当該Ｎ個の巡回ブロックの夫々はＱビットからなり、前記Ｎ個の巡回ブロックは、夫々がＭ個の巡回ブロックからなるｆｌｏｏｒ（Ｎ／Ｍ）個のセクションとｒｅｍ｛Ｎ，Ｍ｝個の巡回ブロックとに分かられ、
各前記セクションにおいて、当該セクションのＱ×Ｍ個のビットから夫々が実数値であるＤ個のコンポーネントからなるＤ次元コンステレーションブロックを生成し、
各前記セクションのＤ次元コンステレーションブロックの夫々から、Ｄ行Ｄ列の直交行列を用いて夫々が実数値であるＤ個の回転コンポーネントからなるＤ次元回転コンステレーションブロックを生成し、
各前記セクションの夫々の各前記Ｄ次元回転コンステレーションブロックの各前記回転コンポーネントを前記Ｎ_RF個の周波数チャネルの１つの周波数チャネルにマッピングする、
送信方法であり、
各前記回転コンポーネントの前記周波数チャネルへのマッピングは、
各前記セクションにおいて、Ｄ×Ｑ個の前記回転コンポーネントをＤ行Ｑ列の実数インターリーバ行列に列方向に書き込み、各前記Ｄ行Ｑ列の実数インターリーバ行列を同じ行の連続する２列の回転コンポーネントを１つの複素値であるセルに置き換えたＤ行（Ｑ／２）列の複素インターリーバ行列に変換し、
各前記セクションの前記Ｄ行（Ｑ／２）列の複素インターリーバ行列を並べることによって、｛ｆｌｏｏｒ（Ｎ／Ｍ）｝×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列に結合し、
前記結合複素インターリーバ行列の各行に対して、当該行に割り当てられた巡回シフト値ｋ×ｆｌｏｏｒ（Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを用いた巡回シフトを適用し、
巡回シフト後の前記結合複素値インターリーバ行列の連続するＱ／２とＮ_RF×Ｎ_Cとで定まる列数分のセルを前記Ｎ_RF個の周波数チャネルを順番に繰り返しながら前記周波数チャネルにマッピングする、
ことと等価な処理を実行することによって行われ、
前記巡回シフトは、各前記セクションでは、０以上ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１以下の値から予め定められた２以上のｋの値が少なくとも１回を用いるように行われる。

上記送信方法によれば、各Ｄ次元回転コンステレーションブロックのＤ個の回転コンポ-ーネントの、周波数チャネルでの分散を適切にして、優れたチャネルダイバーシティの効果が得られる。

一般的な疑似巡回低密度パリティ検査符号及び時間−周波数スライシングとともに回転コンステレーションを用いる送信機の一構成例を示すブロック図。 疑似巡回低密度パリティ検査符号のパリティ検査行列の一例を示す図。 図１のビットインターリーバの一構成例を示すブロック図。 図３のセクションインターリーバによるセクションパーミュテーションの一例を示す図。 （ａ）符号語の複数ビットのインターリーバ行列への書き込み処理の一例を示し、（ｂ）はインターリーバ行列からの符号語の複数ビットの読み出し処理の一例を示す図。 図１のビットインターリーバの他の構成例を示すブロック図。 時間−周波数スライシングの一例を示す図。 １符号語のスライシングの一例を示す図。 図１の送信機の構成の一部を示すブロック図。 図９のＰＡＭマッパの前段のビットインターリーバにおけるビット配置を示す図。 （ａ）は図９のコンポーネントインターリーバにおける書き込み時のコンポーネント配置を示し、（ｂ）は図９のコンポーネントインターリーバにおける巡回シフト後のコンポーネント配置を示す図。 図９のセルインターリーバの書き込み時のセル配置を示す図。 図１２のセル配置に対する、２周波数チャネルで２ＴＦＳサイクルの時間−周波数スライシングの様子を示す図。 （ａ）は図１１（ａ）に対応する２つのコンポーネントを１つのセルに置き換えたコンポーネントインターリーバにおける書き込み時のセル配置を示し、（ｂ）は図１１（ｂ）に対応する２つのコンポーネントを１つのセルに置き換えたコンポーネントインターリーバにおける巡回シフト後のセル配置を示す図。 図１４（ａ）に対する巡回シフト後のセル配置の他の例を示す図。 図１５のセル配置に対する、２周波数チャネルで２ＴＦＳサイクルの時間−周波数スライシングの様子を示す図。 本発明の実施の形態に係る送信機の一構成例を示すブロック図。 （ａ），（ｂ）は図１７のコンポーネントインターリーバによるフルシフトパターン及びショートシフトパターンに基づく巡回シフトの一例を示す図。 図１７のコンポーネントインターリーバによる巡回シフトの一例を説明するための図。 図１７のコンポーネントインターリーバによる巡回シフトの他の例を説明するための図。 本発明の実施の形態に係る受信機の一構成例を示すブロック図。 本発明の実施の形態に係る受信機の他の構成例を示すブロック図。 本発明の実施の形態に係る受信機の更に他の構成例を示すブロック図。 本発明の実施の形態に係る受信機の更に他の構成例を示すブロック図。

≪発明者らによる検討及びそれから発明者らが得た知見≫
最初に、一般的な疑似巡回低密度パリティ検査（quasi-cyclic low-density parity check：ＱＣ ＬＤＰＣ）符号及び時間−周波数スライシング（time-frequency slicing：ＴＦＳ）とともに回転コンステレーションを用いる通信システムについて記載する。
図１は、一般的な疑似巡回低密度パリティ検査（quasi-cyclic low-density parity check：ＱＣ ＬＤＰＣ）符号及び時間−周波数スライシング（time-frequency slicing：ＴＦＳ）とともに回転コンステレーションを用いる送信機の一構成例を示すブロック図である。但し、図１の送信機の一構成例では、本発明に関連する構成のみを含むように簡略化している。

送信機１００は、低密度パリティ検査（low-density parity check：ＬＤＰＣ）エンコーダ１１０、ビットインターリーバ１２０、ＰＡＭ（pulse amplitude modulation）マッパ１３０、コンポーネントデインターリーバ１４０、コンステレーションローテータ１５０、コンポーネントインターリーバ１６０、セルインターリーバ１７０、スケジューラ１８０、変調器１９０−１〜１９０−ｎ、及び送信アンテナ２００−１−２００−ｎを備える。

送信機１００は、入力として、送信される情報を含む、所定長のバイナリーブロックを受け取る。
ＬＤＰＣエンコーダ１１０は、低密度パリティ検査符号（例えば、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号）を用いて各情報ブロックを符号化する。この符号化処理は、受信機における情報ブロックの復号をエラーに対してよりロバスト（robust）にするための、冗長ビットの計算と当該冗長ビットの情報ブロックへの付加を含む。

符号化処理によって得られた符号語（以下、「ＬＤＰＣブロック」と適宜記載する。）はビットインターリーバ１２０に供給される。そして、ビットインターリーバ１２０はＬＤＰＣブロックに対してその複数のビットを所定のビットの並び替え規則に従って並び替えるビットインターリービングを施す。
ビットインターリービングが施されたＬＤＰＣブロックはＰＡＭマッパ１３０に供給される。そして、ＰＡＭマッパ１３０は、供給されたＬＤＰＣブロックにおいて、所定数のビットを順番に実数値ＰＡＭ（real-valued pulse amplitude modulation）シンボル（以下、「実数ＰＡＭ（real pulse amplitude modulation）シンボル」、又は、単に「ＰＡＭシンボル」と適宜記載する。）にマッピングして出力する。この所定数を「Ｂ」と表記する。但し、各ＰＡＭシンボルは、２^B個の値を含むディスクリートセットから１つの値をとる。なお、Ｂ個のビットがどのようにＰＡＭシンボルにマッピングされるかはよく理解されており、本発明には直接関連しない。本発明に関連する側面は、各ＬＤＰＣブロックが複数のＰＡＭシンボルのブロックに変換されることである。２つのＰＡＭシンボルは、後に、複素ＱＡＭシンボル（complex quadrature amplitude modulation）シンボルとなり、複素ＱＡＭシンボルはセルと呼ばれることもある。なお、複数のセルは任意にセルインターリーバによって並び替えられるようにしてもよい。

マッピングの結果得られた複数のＰＡＭシンボルはコンポーネントデインターリーバ１４０に供給される。コンポーネントデインターリーバ１４０は、ＰＡＭシンボルをコンポーネントとして、複数のコンポーネントを所定のコンポーネントの並び替え規則に従って並び替えるコンポーネントデインターリービングを施す。
コンポーネントデインターリービングが施された複数のＰＡＭシンボルは、コンステレーションローテータ１５０に供給される。コンステレーションローテータ１５０は、供給される複数のＰＡＭシンボルに対して専用の変換を施す。コンステレーションローテータ１５０による専用の変換処理は、複数のＰＡＭシンボルを例えば連続して供給されるＤ個のＰＡＭシンボルのグループに分け、各グループにおいて、Ｄ個のＰＡＭシンボルをＤ次元の値とするＤ次元ベクトルをＤ行Ｄ列の正方直交行列に乗算する処理（回転処理）を含む。

但し、Ｄ個のＰＡＭシンボルをＤ次元の値とするＤ次元ベクトルはＤ次元空間の固有のポイントを示すものとして扱われる。各ＰＡＭシンボルがＢビットから作られる場合、（２^B）^D個の組み合わせがＤ次元コンステレーションを形成する。従って、行列の乗算はＤ次元空間における回転とみなされ、このため、用語「回転コンステレーション（rotated constellations）」が用いられる。

但し、本件書類を通して、正方直交行列と乗算されるＤ次元ベクトルを「Ｄ次元コンステレーションブロック」と適宜記載する。また、正方直交行列の乗算の結果得られるＤ次元ベクトルを「Ｄ次元回転ベクトル」又は「Ｄ次元回転コンステレーションブロック」と適宜記載し、Ｄ次元回転コンステレーションブロックの各Ｄ次元の値を「回転ＰＡＭシンボル」と適宜記載する。

なお、Ｄ次元コンステレーションブロックの回転処理は、フェージングチャネルにおけるダイバーシティにとって有効であり、例えば、欧州特許出願番号09168370.6（特許文献２）に開示されている。
回転処理の結果得られた複数の回転ＰＡＭシンボルは、コンポーネントインターリーバ１６０に供給される。コンポーネントインターリーバ１６０は、回転ＰＡＭシンボルをコンポーネントとして、複数のコンポーネントを所定のコンポーネントの並び替え規則に従って並び替えるコンポーネントインターリービングを施す。

コンポーネントインターリービングが施された複数のコンポーネント（回転ＰＡＭシンボル）は２つのコンポーネントが１つのセルとして扱われ、セルインターリーバ１７０に供給される。セルインターリーバ１７０は、複数のセルを所定のセルの並び替え規則に従って並び替えるセルインターリービングを施す。
なお、直列接続された、コンポーネントデインターリーバ、コンステレーションローテータ、コンポーネントインターリーバ、セルインターリーバを開示する文献として、例えば欧州特許出願番号12178274.2（特許文献３）、欧州特許出願番号12178270.0（特許文献４参照）がある。

セルインターリービングが施された複数のセルはスケジューラ１８０に供給される。スケジューラ１８０は、複数のセルを所定の配置規則に従って有効なＲＦ（radio frequency）チャネルに配置する時間−周波数スライシング（time-frequency slicing：ＴＦＳ）などの処理を実行し、複数のセルを変調器１９０−１〜１９０−ｎに供給する。なお、セルインターリーバ１７０と変調器１９０−１〜１９０−ｎとの間に更に時間と周波数で広げるための時間インターリーバ（不図示）及び周波数インターリーバ（不図示）が配置されていてもよい。

変調器１９０−１〜１９０−ｎは、スケジューラ１８０から供給される複素セルに変調処理を施し、送信アンテナ２００−１〜２００−ｎを介して送信する。特に限定されるものではないが、変調スキームは直交周波数分割多重（orthogonal frequency-division multiplexing：ＯＦＤＭ）であってもよい。
以下、ＬＤＰＣエンコーダ１１０が用いる低密度パリティ検査（low-density parity check：ＬＤＰＣ）符号について説明する。

ＬＤＰＣ符号は、デジタル通信分野においてよく知られているように、パリティ検査行列（parity-check matrix：ＰＣＭ）によって完全に定義される線形誤り訂正符号である。ＰＣＭは、符号語ビット（「変数ノード」とも呼ばれる。）とパリティ検査（「検査ノード」とも呼ばれる。）との連結（connection）を表す、２値の疎行列である。ＰＣＭの列と行は夫々変数ノード及び検査ノードに対応する。変数ノードと検査ノードとの連結はＰＣＭにおける“１”のエントリ（行列要素の値“１”）によって表される。

ＬＤＰＣ符号の一つの類型として、疑似巡回低密度パリティ検査（quasi-cyclic low-density parity check：ＱＣ ＬＤＰＣ）符号があり、ＱＣ ＬＤＰＣ符号はハードウェアの実装に特に適した構造になっている。事実、今日、たいていの規格においてＱＣ ＬＤＰＣ符号が用いられている。ＱＣ ＬＤＰＣ符号のＰＣＭは、複数の巡回行列（circulant matrices）（「circulants」とも呼ばれる。）を有する特別な構造になっている。巡回行列は、各行がひとつ前の行に対して行列要素を１つ分巡回シフトしたものであって、１以上の巡回的にシフトされた対角線（cyclically shifted diagonal）を有することがある、正方行列である。各巡回行列のサイズはＱ行Ｑ列であり、ＱはＱＣ ＬＤＰＣ符号の巡回係数（cyclic factor）と呼ばれる。このような疑似巡回構造によりＱ個の検査ノードの並列処理が可能になり、ＱＣ ＬＤＰＣ符号は効率的なハードウェア実装にとって明らかに有利である。

図２は、巡回係数Ｑ＝８であるＱＣ ＬＤＰＣ符号のＰＣＭの一例を示す図であり、ＰＣＭは１または２の巡回的にシフトされた対角線を有する複数の巡回行列を有する。但し、図２のＰＣＭでは、値が「１」である行列要素を黒四角で、値が「０」である行列要素を白四角で表している。
図２のＱＣ ＬＤＰＣ符号は、８×１２＝９６ビットのブロックを８×１８＝１４４ビットの符号語に符号化する符号であり、符号化率は９６／１４４＝２／３である。符号語ビットはＱ＝８ビットのブロックに分割される。このＱビットのブロックを、「巡回ブロック」又は「疑似巡回ブロック」と呼び、本件書類を通して適宜「ＱＢ」と表記する。

図２に示されるＰＣＭのＱＣ ＬＤＰＣ符号は、リピートアキュミュレート疑似巡回低密度パリティ検査（repeat-accumulate quasi-cyclic low-density parity check：ＲＡ ＱＣ ＬＤＰＣ）符号として知られている、特別な種類のＱＣ ＬＤＰＣ符号に属する。ＲＡ ＱＣ ＬＤＰＣ符号は、符号化の容易さでよく知られており、ＤＶＢ−Ｓ２、ＤＶＢ−Ｔ２、ＤＶＢ−Ｃ２といった第２世代のＤＶＢ規格など、多くの規格に採用されている。ＲＡ ＱＣ ＬＤＰＣ符号では、ＰＣＭのパリティビットに対応する右側（パリティ部分）は、値が「１」の行列要素の配置位置が階段状である構造になっている。なお、ＰＣＭの左側は情報ビットに対応する部分（情報部分）である。なお、巡回係数Ｑは、例えば、ＤＶＢ−Ｔ２などでは３６０である（Ｑ＝３６０）。

以下、図１のビットインターリーバ１２０の一例について図３を参照して説明する。なお、図３のビットインターリーバに含まれる並列ビットインターリーバと類似する並列ビットインターリーバを開示する文献として、例えば、欧州特許出願番号11004126.6（特許文献５参照）がある。
ビットインターリーバ１２０はＱＣ ＬＤＰＣ符号の構造に特に適合した並列ビットインターリーバ１２１を含む。但し、図３における、ＱＣ ＬＤＰＣ符号語は、１符号語当たり１２巡回ブロック、１巡回ブロック当たり８ビット（Ｑ＝８）である。なお、本件書類では、１符号語当たりの巡回ブロック数を「Ｎ」と表記する。

なお、説明を容易にするために、≪発明者らによる検討及びそれから発明者らが得た知見≫では、１ＱＣ ＬＤＰＣ符号語のＮ個の巡回ブロックが互いに同数の巡回ブロックを含むセクションに分けられる場合、つまりＮが後述するＭの倍数である場合について説明する。また、Ｑが２の倍数であるとして説明する。例えば、ＤＶＢ−Ｔ２などでは、Ｑ＝３６０である。

１ＱＣ ＬＤＰＣ符号語の複数の巡回ブロックは複数のセクションに分けられ、各セクションはセクションパーミュテーションを使って別々にインターリーブされる。１セクション当たりの巡回ブロック数は、並列ビットインターリーバ１２１のパラメータであり、本件書類では、１セクション当たりの巡回ブロック数を「Ｍ」と表記する。なお、図３の例では、Ｍ＝４である。

図３の例では、ＱＣ ＬＤＰＣ符号語のＮ＝１２個の巡回ブロックＱＢ１〜ＱＢ１２がＮ／Ｍ＝１２／４＝３個のセクションＩＳ１〜ＩＳ３に分けられる。セクションＩＳ１〜ＩＳ３のＱ×Ｍ＝８×４＝３２ビットは、並列ビットインターリーバ１２１のセクションインターリーバ１２１−１〜１２１−３によってセクションパーミュテーションを使って別々にインターリーブされる。なお、インターリーブはコンステレーショングループＣ１〜Ｃ２４の夫々のＭ＝４ビットに、それが対応するセクションに含まれるＭ＝４個の巡回ブロックのそれぞれから１ビットずつマッピングされるように行われる。

以下、Ｍ＝４、Ｑ＝８の場合のセクションインターリーバ１２１−１によるセクションパーミュテーションの一例について図３のセクションＩＳ１を対象として図４を用いて説明する。
セクションインターリーバ１２１−１は、図４に示すように、巡回ブロックＱＢ１〜ＱＢ４のＱ×Ｍ＝８×４＝３２ビットが、Ｍ＝４ビットからなるＱ＝８個のコンステレーショングループＣ１〜Ｃ８にマッピングされるように、ビットのインターリーブを実行する。

さらに、Ｍ＝４、Ｑ＝８の場合のセクションインターリーバ１２１−１によるセクションパーミュテーションの一例について図３のセクションＩＳ１を対象として図５（ａ），（ｂ）を用いて更に詳細に説明する。図５（ａ），（ｂ）の１つの四角は符号語の１ビットに対応する。
セクションインターリーバ１２１−１は、次の処理と等価な処理を行う。

セクションインターリーバ１２１−１は、セクションＩＳ１のＱ×Ｍ＝８×４＝３２ビットを、入力されるビット順に、図５（ａ）に示すようにＭ行Ｑ列＝４行８列のインターリーバ行列に行方向（row by row）に書き込む。そして、図５（ｂ）に示すように書き込んだＱ×Ｍ＝８×４＝３２ビットをこのインターリーバ行列から列方向(column by column)に読み出し、読み出した順に出力する。なお、図５（ａ），（ｂ）には夫々書き込み順及び読み出し順が矢印で示されている。

なお、セクションインターリーバ１２１−２，１２１−３によるセクションパーミュテーションに関して、図４、及び図５（ａ），（ｂ）で説明したセクションパーミュテーションの内容を適用できる。
上述したセクションパーミュテーションが実行されることによって、セクションインターリーバ１２１−１〜１２１−３の夫々の出力は、それぞれがＭ＝４ビット（インターリーバ行列の１列のビット）からなるＱ＝８個のコンステレーショングループからなり、各コンステレーショングループのＭ＝４ビットは、元のＬＤＰＣブロックのＭ＝４個の異なる巡回ブロックに属する。

好ましくは、Ｍは、後述するＤ次元ベクトル（Ｄ次元コンステレーションブロック）のＤ個のＰＡＭシンボルの基となるビット数であり、例えば、Ｍ＝Ｂ×Ｄである。
なお、図３の並列ビットインターリーバは、複数のセクションの夫々にセクションインターリーバを備えている。この代わりに、並列ビットインターリーバは、セクション数より少ない数のセクションインターリーバを備え、備えているセクションインターリーバを時分割で使用して複数のセクションに対して別々にセクションパーミュテーションを実行するようにしてもよい。

なお、複数の巡回ブロックを複数のセクションに分ける前に、ＱＣ ＬＤＰＣ符号語における複数の巡回ブロックの並び順を所定のパーミュテーションに従って変更してもよい。なお、当該パーミュテーションは、巡回ブロックパーミュテーション（ＱＢパーミュテーション）と呼ばれる。
さらに、各巡回ブロックの夫々において、巡回ブロックにおけるＱ個のビットの並び順を所定のパーミュテーション規則を用いて変更してもよい。なお、当該パーミュテーションは、巡回ブロック内パーミュテーション（Ｉｎｔｒａ ＱＢパーミュテーション）と呼ばれ、Ｉｎｔｒａ ＱＢパーミュテーションには通常巡回シフトが用いられる。シフト値は、通常、各巡回ブロックで互いに異なるが、少なくとも一部の巡回ブロックにおいて同じシフト値が用いられてもよい。

図６は、ＱＢパーミュテーションとＩｎｔｒａ ＱＢパーミュテーションの機能を備えるビットインターリーバの一構成例を示すブロック図である。
ビットインターリーバ１２０Ａは、セクションパーミュテーションを実行するセクションインターリーバ１２１に加え、その前段にＱＢパーミュテーションを実行するＱＢインターリーバ１２３、及び、Ｉｎｔｒａ ＱＢパーミュテーションを実行するＩｎｔｒａ ＱＢインターリーバ１２５−１〜１２５−１２を備えている。

なお、ＱＢパーミュテーション及びＩｎｔｒａ ＱＢパーミュテーションのうち何れか一方のみを行うとしてもよく、それらの実行順序が逆であってもよい。
また、図６のビットインターリーバは、複数の巡回ブロックの夫々にＩｎｔｒａ ＱＢインターリーバを備えている。この代わりに、ビットインターリーバは、セクション数より少ない数のＩｎｔｒａ ＱＢインターリーバを備え、備えているＩｎｔｒａ ＱＢインターリーバを時分割で使用して複数の巡回ブロックに対して別々にＩｎｔｒａ ＱＢパーミュテーションを実行するようにしてもよい。

ＱＢパーミュテーション及びＩｎｔｒａ ＱＢパーミュテーションは、通信性能の最適化にとって重要であるが、本発明には直接関連しない。事実、ＱＢパーミュテーション及びＩｎｔｒａ ＱＢパーミュテーションはＱＣ ＬＤＰＣ符号の定義の一部とみなすことができる。
ＱＢパーミュテーションは元のＰＣＭにおける巡回ブロックの列（図２の場合、巡回ブロック１列は行列要素８列に対応）のパーミュテーションと等価である。また、Ｉｎｔｒａ ＱＢパーミュテーションにおける巡回シフトは、ＰＣＭにおける元の巡回シフトされた対角線を（ｑｍｏｄＱ）分さらに巡回シフトする、ことと等価である。但し、ｑはＩｎｔｒａ ＱＢパーミュテーションでＱビットを巡回させるシフト値である。ＰＣＭの同じ列における全ての巡回ブロックの全対角線に対して同じシフト値が適用される。

以下、図１のコンステレーションローテータ１５０によるＤ次元空間における回転コンステレーションについて記載する。
回転コンステレーションは、深いフェージングや消失を伴う伝送路において、通信システムのロバスト性向上のための効果的なツールである。回転コンステレーションの基本的な考え方は、一つのバイナリ情報を複数のコンポーネントを使用して一斉に送信することによって信号空間のダイバーシティを作り出すことである。

これを達成するために、コンステレーションローテータ１５０は以下の処理を行う。
コンステレーションローテータ１５０は、コンポーネントデインターリーバ１４０の各セクションから出力されるＤ×Ｑ個のＰＡＭシンボルを、連続して出力されるＤ個のＰＡＭシンボルのグループに分ける。そして、コンステレーションローテータ１５０は、グループの夫々において、Ｄ個のＰＡＭシンボルを各次元の値とするＤ次元ベクトルをＤ行Ｄ列の正方直交行列に乗算する（回転処理）。つまり、正方直交行列と乗算されるＤ次元ベクトルをＶ_D、Ｄ行Ｄ列の正方直交行列をＭ_D,D、乗算の結果得られるＤ次元ベクトル（Ｄ次元回転ベクトル）をＶ’_Dとした場合、コンステレーションローテータ１５０は、Ｖ’_D＝Ｍ_D,DＶ_Dを計算する。なお、Ｄ次元ベクトルは、例えば、Ｍ＝Ｂ×Ｄの場合、ビットインターリーバのセクションインターリーバのインターリーバ行列の１列分のＭビットから作られる。

但し、Ｄは２の累乗であることが好ましく、例えば２、４である。
なお、ここで使用されるＤ行Ｄ列の正方直交行列は、Ｄ次元ベクトルの各次元の値が、Ｄ次元回転ベクトルの少なくとも２つの次元の値に分散されるようになる、行列である。
このような直交行列として、例えば、主対角線上にある全要素の絶対値の値が実数値ａに等しく、主対角線上にない全要素の絶対値がゼロでない実数値ｂに等しい行列を挙げることができる。但し、主対角線とはｉ行ｉ列（ｉ＝１〜Ｄ）からなる対角線である。なお、この行列の行を並び替えたもの、列を並び替えたもの、行と列の双方を並び替えたものを直交行列として使用することができる。

図１のコンポーネントインターリーバ１６０は、
（１）Ｄ次元回転コンステレーションブロックのＤ個の回転ＰＡＭシンボル（回転コンポーネント）がインターリービング期間でできるだけ均等に分散され、
（２）時間−周波数スライシング（time-frequency slicing：ＴＦＳ）の場合には、Ｄ次元回転コンステレーションブロックのＤ個の回転ＰＡＭシンボルが、取り得るＲＦチャネルの全てにマッピングされる、
ことを保証する必要がある。なお、両者の条件（１）、（２）を満たすことができない場合には、前者の条件（１）を犠牲にして、後者の条件（２）を保証することが望ましい。

以下、図１のコンポーネントデインターリーバ１４０、コンポーネントインターリーバ１６０、セルインターリーバ１７０の一例について説明する。
コンポーネントインターリーバ１６０は、ビットインターリーバ１２０のセクションと１対１の対応関係にあるセクションの夫々において、次の処理と等価なコンポーネントインターリービングを行う。

コンポーネントインターリーバ１６０は、コンステレーションローテータ１５０の回転ＰＡＭシンボルの出力順に、回転ＰＡＭシンボルを回転コンポーネントとして、Ｄ×Ｑ個の回転コンポーネントをＤ行Ｑ列のインターリーバ行列に列方向に書き込む。なお、このインターリーバ行列の１列のＤ個の回転コンポーネントは同じ１つのＤ次元回転コンステレーションブロックに含まれるものである。

そして、コンポーネントインターリーバ１６０は、インターリーバ行列の各行を巡回シフトする。但し、インターリーバ行列の１行目のシフト値を０とし、１つ前の行に適用する巡回シフトよりシフト値がＱ／Ｄ ＰＡＭシンボル増加した巡回シフトが、インターリーバ行列の各行に適用される。
そして、コンポーネントインターリーバ１６０は、巡回シフト後のインターリーバ行列から回転コンポーネントを行方向に読み出し、読み出した順に回転コンポーネントを出力する。連続して出力される２つの回転コンポーネントは、夫々を実数コンポーネント及び虚数コンポーネントとする１つのセルにマッピングされて順次セルインターリーバ１７０に供給される。このようにコンポーネントインターリービングが行われることによって、コンポーネントインターリービング後のＤ次元回転コンステレーションブロックのＤ個の回転コンポーネントの広がりは非常に均等になる。

セルインターリーバ１７０は、入力順に、（Ｎ／Ｍ）×Ｄ×（Ｑ／２）個のセルを（Ｎ／Ｍ）×Ｄ行Ｑ／２列のインターリーバ行列に行方向に書き込み、インターリーバ行列からセルを列方向に読み出し、読み出した順にセルを出力する、ことと等価なセルインターリービングを行う。
ここで、上述したコンポーネントインターリーバ１６０に対するコンポーネントデインターリーバ１４０の動作を説明する。

コンポーネントデインターリーバ１４０は、ビットインターリーバ１２０のセクションと１対１の対応関係にあるセクションの夫々において、次の処理と等価なコンポーネントデインターリービングを行う。
コンポーネントデインターリーバ１４０は、ＰＡＭマッパ１３０のＰＡＭシンボルの出力順に、ＰＡＭシンボルをコンポーネントとして、Ｄ行Ｑ列のインターリーバ行列に列方向に書き込む。

そして、コンポーネントデインターリーバ１４０は、インターリーバ行列の各行を巡回シフトする。但し、インターリーバ行列の１行目のシフト値を０とし、１つ前の行に適用する巡回シフトよりシフト値が−Ｑ／Ｄ ＰＡＭシンボル減少した巡回シフトが、インターリーバ行列の各行に適用される。このように、コンポーネントデインターリーバ１４０による巡回シフトとコンポーネントインターリーバ１６０による巡回シフトとは正確に反対になっている。

そして、コンポーネントデインターリーバ１４０は、巡回シフト後のインターリーバ行列からコンポーネントを列方向に読み出し、読み出した順にコンポーネントを出力する。
なお、コンポーネントデインターリーバ１４０又はコンポーネントインターリーバ１６０は、セクション毎にインターリーバを備えて、コンポーネントデインターリービング又はコンポーネントインターリービングを行うようにしてもよい。

また、コンポーネントデインターリーバ１４０又はコンポーネントインターリーバ１６０は、セクション数より少ない数のインターリーバを備え、備えているインターリーバを時分割で使用して複数のセクションに対して別々にコンポーネントデインターリービング又はコンポーネントインターリービングを行うようにしてもよい。
以下、時間−周波数スライシング（time-frequency slicing：ＴＦＳ）について説明する。

ＴＦＳは、複数のＲＦチャネルを用いて有効にダイバーシティ（以下、「チャネルダイバーシティ」と適宜記載する。）を活用する、深いフェージングや消失を伴う伝送路において、通信システムのロバスト性向上のための効果的なツールである。
チャネルダイバーシティの主要な類型として、周波数ダイバーシティがある。周波数ダイバーシティは、無線チャネルにおけるフェージングが周波数選択性を有する傾向にあり、従って任意の２つのＲＦチャネル間のフェージングの相関は相対的に低い、という事実に起因する。さらに、異なるＲＦチャンネルを用いる送信機が異なる地理上の位置に配置されている場合、いわゆる空間ダイバーシティが活用される。従って、チャネルダイバーシティは、周波数ダイバーシティと空間ダイバーシティの双方に起因する。

複数のＲＦチャネルを用いる通信システムにおいて、受信機において一つのチューナで受信を可能にするために、連続的に受信される情報、例えば一つの放送番組が、常に複数のＲＦチャネルで送信されてはならない。このため、周波数の切り替えとタイムスライスのシーケンス、即ち、ＴＦＳスケジューリング（a time-frequency slicing schedule）を用いる必要がある。受信機は、ＴＦＳスケジューリングに基づいて、複数のＲＦチャネル間でＲＦチャネルを切り替えながら、適切なスライスの期間で各ＲＦチャネルから所望のデータを抽出することができる。ＴＦＳスケジューリング（時間−周波数配置）は通常専用のシグナリング情報を用いて受信機に通知される。

図７にＴＦＳスケジューリングの一例を示す。但し、ＲＦチャネル数が３、ＴＦＳサイクル数が３である。図７の一例では、９個のスライスが、ＲＦチャネルＲＦ１、ＲＦ２、ＲＦ３の順番を繰り返しながら、順番にＲＦチャネルに配置されていく。なお、受信機のチューナがＲＦチャネル間を切り替えながらスライスを受信することができるようにするために、２つの連続するスライス間にガード期間を挿入することが要求される。

以下では、ＴＦＳ多重におけるＲＦチャネルの数をＮ_RFと表記し、１つのＬＤＰＣブロックが分散されるＴＦＳサイクル数をＮ_Cと表記する。１つのＦＥＣブロックが分散されるスライスの数をＮ_Sと表記すると、Ｎ_S＝Ｎ_RF×Ｎ_Cとなる。
最適なダイバーシティは、全スライスが同じ長さで、各ＬＤＰＣブロックが全スライスで同数のセルを有する場合に、達成される。

図８に、ＦＥＣブロックのスライシングの一例を示す。但し、ＲＦチャネル数が３、ＴＦＳサイクル数が３であり、図７のＴＦＳスケジューリングの一例に対応する。スライシング処理は単純である。図８の一例では、スケジューラ１８０はセルインターリーバ１７０から出力される複数のセルを、連続して出力されるセルが同じスライスに含まれるように、Ｎ_S＝Ｎ_RF×Ｎ_C＝３×３＝９個のスライスにスライシングする。

回転コンステレーションがＴＦＳとともに用いられる場合、Ｄ次元回転コンステレーションブロックのＤ個の回転ＰＡＭシンボル（回転コンポーネント）はＲＦチャネルにできるだけ均等にマッピングされる必要がある。例えば、Ｄ＝２の場合、２次元回転コンステレーションブロックの２個の回転コンポーネントが、ＲＦチャネルの全ての可能なペアにマッピングされる必要がある。例えば、ＲＦチャネル数が３の場合、ＲＦチャネルのインデックスを１、２、３とすると、ＲＦチャネルのペアは（１，２）、（１，３）、（２，３）である。２次元回転コンステレーションブロックの２個のコンポーネントが同じＲＦチャネルにマッピングされることは避けなければならない。

以下、上述したコンステレーションローテータ１５０、コンポーネントインターリーバ１６０、セルインターリーバ１７０をＴＦＳに適用した場合の問題点について図面を参照して説明する。
図９は図１の送信機の構成の一部を示すブロック図であり、ＰＡＭマッパ１３０、コンステレーションローテータ１５０、コンポーネントインターリーバ１６０、セルインターリーバ１７０が示されている。但し、Ｄ＝２、Ｂ＝２である。なお、図１ではＰＡＭマッパ１３０とコンステレーションローテータ１５０との間にコンポーネントデインターリーバ１４０が配置されている。しかしながら、コンポーネントデインターリーバ１４０は、上述したユニットをＴＦＳに適用した場合の問題点を説明する上で特に関係していないため、図９では説明の簡易化のため省略している。

ＰＡＭマッパ１３０の前段のビットインターリーバにおけるビット配置を図１０に示す。但し、図１０のビット配置は図３から図５を用いて説明したビットインターリーバ１２０に対応し、Ｎ＝１２、Ｑ＝８、Ｍ＝Ｄ×Ｂ＝２×２＝４である。なお、図１０の１つの四角は１ビットに対応し、四角内のｂのインデックスはビットの入力の順番を示す。
図１０のビット配置において、各セクションＩＳ１〜ＩＳ３の各列の４ビットが１つの２次元回転コンステレーションブロックの基となるビット群である。

ＰＡＭマッパ１３０は、セクションインターリーバ１２１−１〜１２１−３から出力される連続するＢ＝２個のビット（ｂ１、ｂ９）、（ｂ１７、ｂ２５）、（ｂ２、ｂ１０）、（ｂ１８、ｂ２６）、・・・を順にＰＡＭシンボルＰＡＭ１、ＰＡＭ２、ＰＡＭ３、ＰＡＭ４、・・・にマッピングして出力する。
コンステレーションローテータ１５０は、連続する２×Ｄ＝２×２＝４個のＰＡＭシンボルからなるグループの夫々において、順番に、次の処理を行う。ここでは、連続するＤ＝４個のＰＡＭシンボルＰＡＭ１、ＰＡＭ２、ＰＡＭ３、ＰＡＭ４からなるグループについて記載する。コンステレーションローテータ１５０は、２次元ベクトル（ＰＡＭ１、ＰＡＭ２）をＤ行Ｄ列＝２行２列の正方直交行列に乗算し、その結果得られる２次元回転ベクトルの回転ＰＡＭシンボルＰＡＭ１ｒ、ＰＡＭ２ｒを順番に出力する（第１回転処理）。続いて、コンステレーションローテータ１５０は、２次元ベクトル（ＰＡＭ３、ＰＡＭ４）をＤ行Ｄ列＝２行２列の正方直交行列に乗算し、その結果得られる２次元回転ベクトルの回転ＰＡＭシンボルＰＡＭ３ｒ、ＰＡＭ４ｒを順番に出力する（第２回転処理）。これと同様の処理が各グループにおいて行われる。

コンポーネントインターリーバ１６０は、ビットインターリーバ１２０のセクションＩＳ１〜ＩＳ３と１対１の対応関係にあるセクションの夫々において、次の処理を行う。コンポーネントインターリーバ１６０は、コンステレーションローテータ１５０の回転ＰＡＭシンボルの出力順に、回転ＰＡＭシンボルを回転コンポーネントとして、Ｄ×Ｑ個の回転コンポーネントをＤ行Ｑ列＝２行８列のインターリーバ行列に列方向に書き込む。この結果、コンポーネントインターリーバ１６０における回転コンポーネントの配置は図１１（ａ）に示すものとなる。なお、図１１（ａ）及び後述する図１１（ｂ）の１つの四角は１つの回転コンポーネントに対応し、四角内の数字は回転コンポーネントの入力の順番を示す。ハッチされた回転コンポーネントは後にセルの実数コンポーネントにて送信され、ハッチされていないコンポーネントは後にセルの虚数コンポーネントにて送信される。

コンポーネントインターリーバ１６０は、セクションＩＳ１〜ＩＳ３の夫々において、そのＤ＝２行目の行に対してＱ／Ｄ＝８／２＝４個の回転コンポーネント分巡回シフトを行う。この結果を図１１（ｂ）に示す。なお、図１１（ｂ）では、図１１（ａ）の各セクションＩＳ１〜ＩＳ３の１列目に配置された回転コンポーネントに対してハッチをいれている。

コンポーネントインターリーバ１６０は、セクションＩＳ１〜ＩＳ３の夫々において、巡回シフト後のＤ行Ｑ列＝２行８列のインターリーバ行列から回転コンポーネントを行方向に読み出し、読み出した順に出力する。連続して出力される２個の回転コンポーネントは、夫々を実数コンポーネント及び虚数コンポーネントとする１つのセルにマッピングされて順次セルインターリーバ１７０に供給される。

セルインターリーバ１７０は、セルを入力順にＤ×（Ｑ／２）×（Ｎ／Ｍ）＝２×（８／２）×（１２／４）＝２４個のセルを、（Ｎ／Ｍ）×Ｄ行Ｑ／２列＝（１２／４）×２行８／２列＝６行４列のインターリーバ行列に行方向に書き込み、インターリーバ行列からセルを列方向に読み出し、読み出した順にセルを出力する。なお、セルインターリーバ１７０における書き込み時のセルの配置は図１２に示すものとなる。なお、図１２の１つの四角は１セルに対応し、四角内の数字はセルの入力の順番を示す。また、ここで説明しようとしている問題点を分かりやすくするために、図１１（ｂ）に同じハッチを入れた２つの回転コンポーネントを夫々実数コンポーネントとする２つのセルには同じハッチを入れている。つまり、例えば、２次元回転コンステレーションブロックの２個の回転コンポーネント１、２を実数コンポーネントとするセル１、７に、回転コンポーネント１、２と同じハッチを入れている。

例えば、２ＲＦチャネル、２ＴＦＳサイクルのＴＦＳ（Ｎ_RF＝Ｎ_C＝２）の場合、スケジューラ１８０は、（Ｎ／Ｍ）×Ｄ×（Ｑ／２）＝（１２／４）×２×（８／２）＝２４個のセルを、夫々がセルインターリーバ１８０から連続して出力される（Ｎ／Ｍ）×Ｄ×（Ｑ／２）／（Ｎ_RF×Ｎ_C）＝２４／（２×２）＝６個のセルを含むように、Ｎ_RF×Ｎ_C＝２×２＝４個のスライスに分ける。そして、スケジューラ１８０は、Ｎ_RF×Ｎ_C＝２×２＝４個のスライスを、ＲＦチャネＲＦ１、ＲＦ２の順番を繰り返しながら、ＲＦチャネルに割り当てる。この結果を図１３に示す。なお、図１３は図１２に対応する。

例えば、一つの２次元回転コンステレーションブロックの２個の回転ＰＡＭシンボル（回転コンポーネント）に対応する、セル１の実数コンポーネントとセル７の実数コンポーネントは、同じＲＦチャネルＲＦ１で送信される。仮に、ＲＦチャネルＲＦ１が深いフェージングの影響を受ける場合、２次元回転コンステレーションブロックの２個の回転ＰＡＭシンボルが失われる、つまり、２次元回転コンステレーションブロック全体が失われてしまう。

このように、ＴＦＳの場合、Ｄ、Ｎ_RF、Ｎ_Cのパラメータの組み合わせによっては、Ｄ次元回転コンステレーションブロックのＤ個の回転ＰＡＭシンボルが同じＲＦチャネルにマッピングされ、Ｄ次元回転コンステレーションブロック全体が失われてしまう、ことがある。
従って、Ｄ次元回転コンステレーションのＤ個の回転ＰＡＭシンボルができるだけ多くのＲＦチャネル上に分散されることが必要である。

そこで、発明者らはどのようにすればＤ次元回転コンステレーションブロックの回転ＰＡＭシンボルをできるだけ多くのＲＦチャネル上に分散させることができるかを考察した。
この際、発明者らは、図１１（ａ）、（ｂ）において同じ行の連続する２列のコンポーネントを実数コンポーネント及び虚数コンポーネントとする１つのセルに置き換えを行った。この場合、図１１（ａ）に対応するコンポーネントインターリーバにおける書き込み時のセル配置は図１４（ａ）に示すものとなり、図１１（ｂ）に対応するコンポーネントインターリーバにおける巡回シフト後のセル配置は図１４（ｂ）に示すものとなる。但し、セクションＩＳ１〜ＩＳ３の夫々において、１行目の巡回シフト値は０、２行目の巡回シフト値は（Ｑ／２）／Ｄ＝（８／２）／２＝２セルである。

図１４（ａ）から分かる通り、セクションＩＳ１〜ＩＳ３の夫々の２行目の巡回シフト値として０以上Ｑ／２−１＝８／２−１＝３以下の値（単位セル）、即ち、１セル、２セル、３セルを取り得る。そして、図１４（ｂ）から分かる通り、巡回シフト値（Ｑ／２）／Ｄ＝（８／２）／２＝２セルは、２次元回転コンステレーションブロックの全回転コンポーネントが同じＲＦチャネルに配置されてしまう。

しかしながら、セクションＩＳ１〜ＩＳ３の夫々の２行目の巡回シフト値を、１セルを除いた巡回シフト値１セル、３セルから選択するとする。図１５の例では、巡回シフト値は、セクションＩＳ１では１セル、セクションＩＳ２では３セル、セクションＩＳ３では１セルである。この場合のＴＦＳの結果は図１６に示すものとなり、２次元回転コンステレーションブロックの２個の回転コンポーネントが異なるＲＦチャネル上に分散される。例えば、一つの２次元回転コンステレーションブロックの２個の回転コンポーネントに対応するセル１の実数コンポーネントとセル５の実数コンポーネントは夫々ＲＦチャネルＲＦ１とＲＦチャネルＲＦ２で送信される、などである。従って、仮にＲＦチャネルの１つが深いフェージングを受けている場合でも、２次元回転コンステレーションブロックは、他のＲＦチャネルにより、十分にデコードされ得る。

この考察の結果、発明者らは、巡回シフト値を適切に選ぶことによってＤ次元回転コンステレーションブロックのＤ個の回転コンポーネントをできるだけ多くのＲＦチャネルに配置することが可能であることが分かった。
コンポーネントインターリーバ１６０が例えば図１１（ａ）に示すＤ行Ｑ列のインターリーバ行列に対して巡回シフトを行う場合、巡回シフト値として０以上Ｑ−１以下の値を取り得る。コンポーネントインターリーバ１６０は、Ｄ次元回転ブロックのＤ個の回転ＰＡＭシンボルをできるだけＦＥＣブロックに均等に分散されるように、各行に対して選ばれた巡回シフト値を用いて巡回シフトを実行するものである。好ましくは、巡回シフト値はセルの粒度、即ち、２の倍数である。

≪実施の形態≫
以下、本発明の実施の形態に係る送信機について図面を参照しつつ説明する。
図１７は、本発明の実施の形態に係る送信機の一構成例を示すブロック図である。
図１７の送信機１００Ａは、図１の従来の送信機１００のコンポーネントデインターリーバ１４０をコンポーネントデインターリーバ１４０Ａに置き換え、コンポーネントインターリーバ１６０及びセルインターリーバ１７０をコンポーネントインターリーバ１６０Ａに置き換えた構成をしている。なお、図１７の送信機１００Ａにおいて、図１の送信機１００の構成要素と実質的に同じ機能又は動作を行う構成要素には同じ符号を付し、その説明が適用できるためここではその説明を省略する。

なお、≪実施の形態≫では、１ＬＤＰＣブロックの巡回ブロック数Ｎが１つのセクションに含まれる巡回ブロック数Ｍの倍数であるとし、Ｄは２の累乗（例えば、２、４）、Ｍ＝Ｂ×Ｄであるとして説明する。
コンポーネントインターリーバ１６０Ａは、ビットインターリーバ１２０の（Ｎ／Ｍ）個のセクションと１対１の対応関係にある各セクションにおいて、コンステレーションローテータ１５０からの回転ＰＡＭシンボルの入力順に、回転ＰＡＭシンボルを回転コンポーネントとし、Ｄ×Ｑ個の回転コンポーネントをＤ行Ｑ列のインターリーバ行列に列方向に書き込む。

そして、コンポーネントインターリーバ１６０Ａは、各セクションにおいて、Ｄ行Ｑ列のインターリーバ行列の同じ行の隣り合う２列の実数値の回転コンポーネント（回転ＰＡＭシンボル）を、夫々を実数コンポーネント及び虚数コンポーネントとする、１つのセルとし、実数値の回転コンポーネントを要素とするインターリーバ行列を、複素値のコンポーネント（セル）を要素とするＤ行（Ｑ／２）列のインターリーバ行列（以下、「複素インターリーバ行列」と記載する。）に変換する。

そして、コンポーネントインターリーバ１６０Ａは、Ｎ／Ｍ個のＤ行（Ｑ／２）列の複素インターリーバ行列を列方向に並べる（ある複素インターリーバ行列の最後の行の次に、他の複素インターリーバの行列の最初の行が来るように並べる）。このようにして、Ｎ／Ｍ個のＤ行（Ｑ／２）列の複素インターリーバ行列を結合して、（Ｎ／Ｍ）×Ｄ行（Ｑ／２）列の複素インターリーバ行列（以下、「結合複素インターリーバ行列」と記載する。）とする。

コンポーネントインターリーバ１６０Ａは、結合複素インターリーバ行列の各行に対して巡回シフトを行う。コンポーネントインターリーバ１６０Ａが行う巡回シフトについては後に詳述する。
コンポーネントインターリーバ１６０Ａは、巡回シフト後の結合複素インターリーバ行列からセルを列方向に読み出し、読み出した順に出力する。

なお、スケジューラ１８０は、コンポーネントインターリーバ１６０Ａから出力される（Ｎ／Ｍ）×Ｄ×（Ｑ／２）個のセルをＮ_RF×Ｎ_C個のスライスに分割する。そして、スケジューラ１８０は、Ｎ_RF個のＲＦチャネルＲＦ１、ＲＦ２、ＲＦ３、・・・の順番を繰り返しながら、Ｎ_RF×Ｎ_C個のスライスを順番にＲＦチャネルに配置していく。
但し、ＴＦＳサイクル数Ｎ_Cは１つの符号語を送信する場合のＮ_RF個のＲＦチャネルの集合間での変化数である。Ｎ_C＝１の場合、全ＲＦチャネルは一回スキャンされる（Ｎ_RF＝３の場合、ＲＦ１→ＲＦ２→ＲＦ３）、Ｎ_C＝２の場合、全ＲＦチャネルは２回スキャンされる（Ｎ_RF＝３の場合、ＲＦ１→ＲＦ２→ＲＦ３→ＲＦ１→ＲＦ２→ＲＦ３）である。

コンポーネントデインターリーバ１４０Ａは、ビットインターリーバ１２０の（Ｎ／Ｍ）個のセクションと１対１の対応関係にあるセクションの夫々において、次の処理を行う。
コンポーネントデインターリーバ１４０Ａは、ＰＡＭマッパ１３０からのＰＡＭシンボルの入力順に、ＰＡＭシンボルをコンポーネントとし、Ｄ×Ｑ個のコンポーネントをＤ行Ｑ列のインターリーバ行列に列方向に書き込む。

そして、コンポーネントデインターリーバ１４０Ａは、各セクションのＤ行Ｑ列のインターリーバ行列において、各行に対して、当該行に対してコンポーネントインターリーバ１６０Ａが巡回シフトに用いるセル単位のシフト値に対して（−１）×２を乗算した値をＰＡＭシンボル単位のシフト値とする巡回シフトを行う。
なお、この巡回シフト処理は、同じ行の連続する２列のＰＡＭシンボル（実数値のコンポーネント）を１つの複素値のコンポーネント（セル）とし、実数値のＤ行Ｑ列のインターリーバ行列を複素値のＤ行Ｑ／２列のインターリーバ行列とみなした場合、次の巡回シフトと等価である。コンポーネントデインターリーバ１４０Ａは、各セクションのＤ行Ｑ／２列のインターリーバ行列において、各行に対して、当該行に対してコンポーネントインターリーバ１６０Ａが巡回シフトに用いるシフト値に対して（−１）を乗算した値をセル単位のシフト値とする巡回シフトを行う。

コンポーネントデインターリーバ１４０Ａは、巡回シフト後のＤ行Ｑ列のインターリーバ行列からコンポーネントを列方向に読み出し、読み出した順に出力する。
以下、コンポーネントインターリーバ１６０Ａが結合複素インターリーバ行列において行う巡回シフトについて記載する。なお、ここでは、巡回シフトのシフト値について、実数値のＰＡＭシンボルの代わりに複素ＱＡＭシンボル（複素値のセル）を用いて言及する。

コンポーネントインターリーバ１６０Ａによる巡回シフトは、Ｗ＝ｆｌｏｏｒ （Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを単位として行われる。但し、Ｗを巡回シフト幅と表記する。なお、関数ｆｌｏｏｒ（ｘ）はｘ以下の最大の整数を返す関数である。
全ての可能な巡回シフト値の集合は｛０，Ｗ，２×Ｗ，・・・，（ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１）×Ｗ｝である。

但し、パラメータの組み合わせによっては、最後のスライスのスライス幅が他のスライスのスライス幅と異なることがある。これが起こるのは、Ｑ／２がＮ_RF×Ｎ_Cの倍数でない場合（例えばＱ＝３６０、Ｎ_RF＝Ｎ_C＝４の場合）である。このような場合には、例えば、最後のスライス以外の全てのスライスの結合複素インターリーバ行列における列幅は、Ｖ＝ｆｌｏｏｒ ｛Ｑ／（Ｎ_RF×Ｎ_C）／２｝セルである。また、最後のスライスの結合複素インターリーバ行列における列幅は、Ｖ＋ｒｅｍ（Ｑ／２，Ｖ）セルである。但し、ｒｅｍ（ｘ，ｙ）はｘをｙで割った剰余値を返す関数である。なお、この記載は、Ｎ_RF×Ｎ_CがＱ／２の約数の場合でも利用できる。

ここで、コンポーネントインターリーバ１６０Ａが実際に使用する巡回シフト値として、上記の全ての可能な巡回シフト値の集合｛０，Ｗ，２×Ｗ，・・・，（ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１）×Ｗ｝からどのように選ぶかについて記載する。
なお、巡回シフト値はｋ×Ｗ（但し、ｋ＝０〜ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１）と記載できるため、以下では、記載の簡略化のため、集合｛０，１，２，・・・，ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１からＷの係数ｋをどのようにして選ぶかに置き換えて記載する。

まず、結合複素インターリーバ行列の１つのセクションに対応するＤ行では、その先頭行から最終行の夫々の巡回シフトに適用するＷの係数ｋの値の集合（以下、「セクション使用集合」と記載する。）として、０以上（ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１）以下の整数の中から、
Ｎ_RF≧Ｄの場合、
ｋ ｍｏｄ Ｎ_RFによって得られる異なる整数の値の個数が２以上Ｄ以下となるように、
Ｎ_RF＜Ｄで、Ｎ_RF×Ｎ_C≧Ｄの場合、
ｋ ｍｏｄ Ｎ_RFによって得られる異なる整数の値の個数が２以上Ｎ_RF以下となるように、
Ｎ_RF＜Ｄで、Ｎ_RF×Ｎ_C＜Ｄ、ａ×Ｎ_C≠ｂ×Ｄである場合、
ｋ ｍｏｄ Ｄによって得られる異なる整数の値の個数が２以上Ｄ以下となるように、
Ｎ_RF＜Ｄで、Ｎ_RF×Ｎ_C＜Ｄ、ａ×Ｎ_C＝ｂ×Ｄである場合、
ｋ ｍｏｄ Ｄによって得られる異なる整数の値の個数が２以上Ｄ以下で、少なくとも２個のｋの差はａ／ｂの倍数でないものと含むように、
Ｄ個のｋの値を選ぶ。なお、例えば、Ｄ＝４の場合に｛０，０，１，Ｎ_RF｝がセクション使用集合となるなど、セクション使用集合のＤ個のｋには、同じ値のｋが含まれていてもよいし、ｋ ｍｏｄ Ｎ_RFやｋ ｍｏｄ Ｄの値が同じになる異なる値のｋが含まれていてもよい。

コンポーネントインターリーバ１６０Ａは、Ｄ行の夫々に対して、当該行に適用するＷの係数の値とＷとを乗算した乗算値（単位セル）を巡回シフト値として用いて巡回シフトを行う。
なお、ｋ ｍｏｄ Ｎ_RFによって得られる異なる値の整数の個数が２の場合、Ｄ次元回転コンステレーションブロックは２つのＲＦチャネルを用いて伝送されることになる。また、Ｎ_RF≧Ｄの場合、ｋ ｍｏｄ Ｎ_RFによって得られる異なる値の整数の個数がＤの場合には、Ｄ次元回転コンステレーションブロックはＤ個のＲＦチャネルを用いて伝送されることになる。また、Ｎ_RF＜Ｄで、Ｎ_RF×Ｎ_C≧Ｄの場合、ｋ ｍｏｄ Ｎ_RFによって得られる異なる整数の値の個数がＮ_RFの場合には、Ｄ次元回転コンステレーションブロックはＮ_RF個のＲＦチャネルを用いて伝送されることになる。このように、Ｋ ｍｏｄ Ｎ_RFによって得られる異なる値の数が多い程、より多くのＲＦチャネルでＤ次元回転コンステレーションブロックが送信されることになる。

上記Ｎ_RF≧Ｄの場合又はＮ_RF＜Ｄで、Ｎ_RF×Ｎ_C≧Ｄの場合以外の場合で、ｋ ｍｏｄ Ｄによって得られる異なる整数の値の個数がＤの場合、Ｄ次元回転コンステレーションブロックはＤ個のＲＦチャネルを用いて伝送されることになる。ｋ ｍｏｄ Ｄによって得られる異なる値の数が多い程、より多くのＲＦチャネルでＤ次元回転コンステレーションブロックが送信されることになる。

また、上記の異なる整数の値の個数が最大になるように選んだセクション使用集合のＤ個のｋの値を、ｋ ｍｏｄ Ｎ_RF、ｋ ｍｏｄ Ｄによって得られる同じ整数の値の個数ができるだけ均等になるように選んでもよい。この場合には、Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントがＮ_RF個のＲＦチャネルにできるだけ均等に分散されることになる。

例えば、Ｄ≦Ｎ_RFでＤ＝２の場合、１つのセクションに対応する２行では、ｋの値がｋ ｍｏｄ Ｎ_RF＝０を満たす値、ｋ ｍｏｄ Ｎ_RF≠０を満たす値、の行が夫々１つ存在するようにする。
また、Ｄ≦Ｎ_RFでＤ＝４の場合、１つのセクションに対応する４行では、ｋの値がｋ ｍｏｄ Ｎ_RF＝０を満たす値、ｋ ｍｏｄ Ｎ_RF＝Ｌを満たす値、ｋの値がｋ ｍｏｄ Ｎ_RF＝Ｍを満たす値、及びｋ ｍｏｄ Ｎ_RF＝Ｎを満たす値、の行が夫々１つ存在するようにする。但し、Ｌ、Ｍ、Ｎは互いに異なる１以上の整数である。

上記の結合複素インターリーバ行列の１つのセクションに対応するＤ行に対するＷの係数ｋの選び方に加えて、次のようなＷの係数ｋの選び方を追加してもよい。結合複素インターリーバ行列の複数のセクションにおいて、集合｛０，１，２，・・・，（ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１）｝が少なくとも１回Ｗの係数ｋとして選ばれるようにする。
なお、Ｄ次元回転コンステレーションブロックのＤ個のコンポーネントを周波数と時間とでできるだけ均等に分離することにより最大の効果が得られる。

上述の巡回シフト値の割り当て方に基づいたＤ＝２、４の夫々に対する巡回シフトパターンの具体例を表１、表２に示す。但し、ＲＦチャネル数Ｎ_RF、ＴＦＳサイクル数Ｎ_Cに対する、Ｗ＝ｆｌｏｏｒ （Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを単位とする。なお、表１、表２には、巡回シフトパターンとしてフルシフトパターンとショートシフトパターンが記載されている。

ショートシフトパターンは、時間におけるＤ次元回転コンステレーションブロックのＤ個の回転コンポーネントの分散が小さくなるように、フルシフトパターンに変更を加えたものである。

表１、表２において、Ｎ_RF≧Ｄの場合、フルシフトパターンでは、各セクションの先頭の行に対する巡回シフト値は０、それ以外の行の巡回シフト値はＮ_RFの倍数を除く１から（Ｎ_RF×Ｎ_C）−１の値が順番に並ぶようになっている。
また、Ｎ_RF＜Ｄの場合、フルシフトパターンでは、各セクションの先頭の行に対する巡回シフト値は０、それ以外の行の巡回シフト値は１からｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１の値が順番に並ぶようになっている。

ここで、表１、表２のフルシフトパターンとコンポーネントインターリーバ１６０Ａが巡回シフトに用いる巡回シフト値との関係について記載する。
コンポーネントインターリーバ１６０Ａは、結合複素インターリーバ行列全体の各セクションの先頭の行（行インデックスをｉとした場合、ｉ ｍｏｄ Ｄ＝１の行）では、フルシフトパターンの｛０｝を使用し、巡回シフト値０×Ｗセルの巡回シフトを行う（巡回シフトしないことと等価）。

コンポーネントインターリーバ１６０Ａは、結合複素インターリーバ行列全体の各セクションの先頭の行を除く各行では、フルシフトパターンの｛０｝を除くパターン内の値ｋを１つ目から順番に繰り返し使用し、巡回シフト値ｋ×Ｗセルの巡回シフトを行う。つまり、結合複素インターリーバ行列全体から各セクションの先頭の行を除いた行列で見た場合、当該除いた行列の各行に対して、その先頭の行から順番に、フルシフトパターンから｛０｝を除外したパターン内の値の１つ目から繰り返し用いる。

例えば、Ｄ＝４，Ｎ_RF＝２，Ｎ_C＝２、フルシフトパターンの場合は、次のようになる。
コンポーネントインターリーバ１６０Ａは、１つ目のセクションの４行に対してその先頭の行から０、１、２、３に基づく巡回シフトを行う。続いて、２つ目のセクションの４行に対してその先頭の行から０、１、２、３に基づく巡回シフトを行う。以降、これと同様のことが繰り返し行われる。

例えば、Ｄ＝４，Ｎ_RF＝３，Ｎ_C＝２、フルシフトパターンの場合は、次のようになる。
コンポーネントインターリーバ１６０Ａは１つ目のセクションの４行に対してその先頭の行から０、１、２、３に基づく巡回シフトを行う。続いて、２つ目のセクションの４行に対してその先頭の行から０、４、５、１に基づく巡回シフトを行う。さらに続いて、３つ目のセクションの４行に対してその先頭の行から０、２、３、４を用いた巡回シフトを行う。さらに続いて、４つ目のセクションの４行に対してその先頭の行から０、５、１、２を用いた巡回シフトを行う。さらに続いて、５つ目のセクションの４行に対してその先頭の行から０、３、４、５を用いた巡回シフトを行う。以降、これと同様のことが繰り返し行われる。

なお、ショートシフトパターンでは、コンポーネントデインターリーバ１６０Ａは、ショートシフトパターンを繰り返して用いて、結合複素インターリーバ行列の各行に対して先頭の行から順番に割り当てていく。
図１８（ａ）及び図１８（ｂ）に、Ｑ＝１６、Ｄ＝２、Ｎ_RF＝２、Ｎ_C＝４、Ｎ／Ｍ＝４の場合のコンポーネントインターリーバ１６０Ａによるフルシフトパターン及びショートシフトパターンに基づく巡回シフト適用後の結合複素インターリーバ行列のセル配置を示す。但し、結合複素インターリーバ行列は（Ｎ／Ｍ）×Ｄ行Ｑ／２列＝８行８列である。なお、巡回シフト前の結合複素インターリーバ行列の１行目のセルに対してハッチを入れている。

Ｎ_RF×Ｎ_C＝２×４＝８はＤ＝２より大きいため（Ｎ_RF×Ｎ_C＞Ｄ）、Ｗ＝ｆｌｏｏｒ （Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セル＝ｆｌｏｏｒ （Ｑ／（Ｎ_RF×Ｎ_C）／２）セル＝ｆｌｏｏｒ （１６／（２×４）／２）セル＝１セルとなる。
図１８（ａ）の例では、コンポーネントインターリーバ１６０Ａは、表１のＮ_RF＝２、Ｎ_C＝４に対応するフルシフトパターンを使って、先頭行から、「巡回シフトなし」、「１セル巡回シフト」、「巡回シフトなし」、「３セル巡回シフト」、「巡回シフトなし」、「５セル巡回シフト」、「巡回シフトなし」、「７セル巡回シフト」を適用する。

図１８（ｂ）の例では、コンポーネントインターリーバ１６０Ａは、表１のＮ_RF＝２、Ｎ_C＝４に対応するショートシフトパターンを使って、先頭行から、「巡回シフトなし」、「３セル巡回シフト」、「巡回シフトなし」、「５セル巡回シフト」、「巡回シフトなし」、「３セル巡回シフト」、「巡回シフトなし」、「５セル巡回シフト」を適用する。
図１８（ａ）、（ｂ）では、フルシフトパターンとショートシフトパターンとにおけるシフト値の平均値はともに４で同じである。しかしながら、フルシフトパターン及びショートシフトパターンにおけるシフト値の分散は夫々６．６６７と２で、ショートシフトパターンにおける分散はフルシフトパターンにおける分散より小さい。

コンポーネントインターリーバ１６０Ａの巡回シフトの動作を更に図１９及び図２０を用いて説明する。但し、図１９（ａ）、図２０（ａ）は巡回シフト前の結合複素インターリーバ行列を示し、図１９（ｂ）、図２０（ｂ）は巡回シフト後の結合複素インターリーバ行列を示す。なお、図１９（ａ），（ｂ）、図２０（ａ），（ｂ）では、セクションＩＳ１〜ＩＳ４の巡回シフト適用前の先頭列のセルのみ四角で示している。

図１９（ａ），（ｂ）はＤ＝４，Ｎ_RF＝３、Ｎ_C＝１におけるコンポーネントインターリーバ１６０Ａによるフルシフトパターンを用いた場合の巡回シフトを説明するための図である。
Ｄ＝４は、Ｎ_RF×Ｎ_C＝３×１＝３より大きい（Ｄ＞Ｎ_RF×Ｎ_C）。なお、図の記載を簡単にするためにＱ／２がＤの倍数であるとする。Ｗ＝ｆｌｏｏｒ （Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セル＝Ｑ／Ｄ／２となる。

コンポーネントインターリーバ１６０Ａは、表２のフルシフトパターンの場合、巡回シフト値ｋ×Ｗのｋの値として、各セクションの４行の夫々に対して０、１、２、３を選び、選択したｋの値を基に巡回シフト値ｋ×Ｗ分巡回シフトを行う。この結果、図１９（ａ）から図１９（ｂ）に示すものとなる。
図２０（ａ），（ｂ）はＤ＝４，Ｎ_RF＝３、Ｎ_C＝２におけるコンポーネントインターリーバ１６０Ａによる巡回シフトを説明するための図である。

Ｎ_RF×Ｎ_C＝３×２＝６は、Ｄ＝４より大きい（Ｎ_RF×Ｎ_C＞Ｄ）。なお、図の記載を簡単にするためにＱ／２がＮ_RF×Ｎ_Cの倍数であるとする。Ｗ＝ｆｌｏｏｒ （Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セル＝Ｑ／（Ｎ_RF×Ｎ_C）／２となる。
コンポーネントインターリーバ１６０Ａは、表２のフルシフトパターンの場合、巡回シフト値ｋ×Ｗのｋの値として、１つ目のセクションの４行の夫々に対して０、１、２、３を選び、２つ目のセクションの４行の夫々に対して０、４、５、１を選び、３つ目のセクションの４行の夫々に対して０、２、３、４を選び、４つ目のセクションの４行の夫々に対して０、５、１、２と選ぶ。コンポーネントインターリーバ１６０Ａは、選択したｋの値を基に巡回シフト値ｋ×Ｗ分巡回シフトを行う。この結果、図２０（ａ）から図２０（ｂ）に示すものとなる。

但し、スケジューラ１８０は、コンポーネントインターリーバ１６０Ａの出力であるセルを、夫々が連続して出力されるセルからなるＮ_RF×Ｎ_C個のスライスに分ける。そして、スケジューラ１８０は、Ｎ_RF個のＲＦチャネルを順番に繰り返して用い、Ｎ_RF×Ｎ_C個のスライスを順番にＲＦチャネルに割り当てていく。
なお、最後のスライスを除く全スライスは結合複素インターリーバ行列のＶ＝ｆｌｏｏｒ ｛Ｑ／（Ｎ_RF×Ｎ_C）／２｝列分のセルからなる。また、最後のスライスはＶ＋ｒｅｍ（Ｑ／２，Ｖ）列分のセルからなる。なお、この記載は、Ｑ／２がＮ_RF×Ｎ_Cの倍数の場合及び倍数でない場合の双方に利用できる。

以下、本発明の実施の形態における受信機について図面を参照しつつ説明する。
図２１は本発明の実施の形態に係る受信機の一構成例を示すブロック図である。
受信機５００は、図１７の送信機１００Ａの機能を反映し、受信アンテナ５１０、ＲＦフロンエンド５２０、コンポーネントデインターリーバ５３０、回転コンステレーションデマッパ５４０、コンポーネントインターリーバ５５０、ビットデインターリーバ５６０、及びＬＤＰＣデコーダ５７０を備える。

ＲＦフロントエンド５２０は、ＴＦＳスケジューリング情報に従ってＮ_RF個のＲＦチャネルから（Ｎ／Ｍ）×Ｄ×（Ｑ／２）個の複素シンボル（セル）を取り出して出力する。
コンポーネントデインターリーバ５３０は、（Ｎ／Ｍ）×Ｄ×（Ｑ／２）個のセルの並びを、送信機１００Ａのコンポーネントインターリーバ１６０Ａによる並び替え前の並びに戻すための次の処理と等価な処理を行う。なお、コンポーネントデインターリーバ５３０に基づく処理はコンポーネントインターリーバ１６０Ａによる並び替え規則と逆の並び替え規則を用いる。

コンポーネントデインターリーバ５３０は、ＲＦフロントエンド５２０からの入力順に、（Ｎ／Ｍ）×Ｄ×（Ｑ／２）個のセルを（Ｎ／Ｍ）×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列に列方向に書き込む。
続いて、コンポーネントデインターリーバ５３０は、結合複素インターリーバ行列の各行に対して、送信機１００Ａのコンポーネントインターリーバ１６０Ａが行った巡回シフトと正確に反対の巡回シフトを行う（コンポーネントインターリーバ１６０Ａが用いる巡回シフト値がＡの場合、コンポーネントデインターリーバ５３０が用いる巡回シフト値は−Ａ）。

そして、コンポーネントデインターリーバ５３０は、巡回シフト後の（Ｎ／Ｍ）×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列を（Ｎ／Ｍ）個のＤ行（Ｑ／２）列の複素インターリーバ行列に分ける。つまり、（Ｎ／Ｍ）×Ｄ×（Ｑ／２）個のセルを、夫々が、送信機１００Ａのビットインターリーバ１２０のセクションと１対１の対応関係にある、（Ｎ／Ｍ）個のセクションに分ける。そして、（Ｎ／Ｍ）個のセクションの夫々において、１つのセルの実数コンポーネントと虚数コンポーネントとを同じ行の連続する２列に配置されるように、Ｄ行（Ｑ／２）列の複素インターリーバ行列をＤ行Ｑ列の実数インターリーバ行列に変換する。

続いて、コンポーネントデインターリーバ５３０は、各セクションにおいて、Ｄ行Ｑ列の実数インターリーバ行列から回転コンポーネントを列方向に読み出し、読み出した順に出力する。
回転コンステレーションデマッパ５４０は、各セクションにおいて、コンポーネントデインターリーバ５３０から入力された連続するＤ個のコンポーネントをグループにして順次デマッピングして（ソフト）ビットを取り出し、コンポーネントインターリーバ５５０へ出力する。なお、回転コンステレーションデマッパ５４０は、コンステレーションデローテータとＱＡＭデマッピングを１つのブロックで行うものである。

コンポーネントインターリーバ５５０は、（Ｎ／Ｍ）×Ｄ×Ｑ個のＢ（ソフト）ビットの並びを、送信機１００Ａのコンポーネントデインターリーバ１４０Ａによる並び替え前の並びに戻すための次の処理と等価な処理を行う。なお、コンポーネントインターリーバ５５０に基づく処理はコンポーネントデインターリーバ１４０Ａによる並び替え規則と逆の並び替え規則を用いる。また、Ｂ（ソフト）ビットがコンポーネントデインターリーバ１４０Ａのコンポーネントに相当し、以下では、Ｂ（ソフト）ビットのグループを「（ソフト）ビットグループ」と記載する。

コンポーネントインターリーバ５５０は、コンポーネントデインターリーバ５３０のセクションと１対１の対応関係にあるセクションの夫々において、回転コンステレーションデマッパ５４０からの入力順に、Ｑ×Ｄ個の（ソフト）ビットグループをＤ行Ｑ列のインターリーバ行列に列方向に書き込む。そして、コンポーネントインターリーバ５５０は、送信機１００Ａのコンポーネントデインターリーバ１４０Ａが行った巡回シフトと正確に反対の巡回シフトを行う（コンポーネントデインターリーバ１４０Ａが用いる巡回シフト値がＡの場合、コンポーネントインターリーバ５５０が用いる巡回シフト値は−Ａ）。そして、コンポーネントインターリーバ５５０は、巡回シフト後のＤ行Ｑ列のインターリーバ行列から（ソフト）ビットグループを列方向に読み出し、読み出した順に出力する。

ビットデインターリーバ５６０は、（Ｎ／Ｍ）×Ｑ×Ｄ×Ｂ＝Ｎ×Ｑ個の（ソフト）ビットの並びを、送信機１００Ａのビットインターリーバ１２０による並び替え前の並びに戻すための次の処理と等価な処理を行う。なお、ビットデインターリーバ５６０に基づく処理はビットインターリーバ１２０による並び替え規則と逆の並び替え規則を用いる。
ビットデインターリーバ５６０は、コンポーネントデインターリーバ５３０のセクションと１対１の対応関係にあるセクションの夫々において、コンポーネントインターリーバ５５０からの入力順に、Ｍ行Ｑ列のビットインターリーバ行列に列方向に書き込み、インターリーバ行列から（ソフト）ビットを行方向に読み出し、読み出した順に出力する。

なお、送信機１００Ａにおいて、上述したＱＢパーミュテーション及び／又はｉｎｔｒａ ＱＢパーミュテーションを実行する機能を追加する場合、ビットデインターリーバ５６０に、上記の（ソフト）ビットに対するデインターリービング後に、ｉｎｔｒａ ＱＢパーミュテーション及び／又はＱＢパーミュテーションと逆の規則のインターリービングを実行する機能を追加すればよい。

ＬＤＰＣデコーダ５７０は、デインターリービングされたＮ×Ｑ個の（ソフト）ビットを復号する。なお、ＬＤＰＣデコーダ５７０による復号処理は、送信機１００ＡのＬＤＰＣエンコーダ１１０が符号化処理に基づく処理になる。
なお、コンポーネントインターリーバ５５０による巡回シフトを、ビットデインターリーバ５６０によって実行されるｉｎｔｒａ ＱＢパーミュテーションに関連する巡回シフトに組み込むことができる。つまり、ＬＤＰＣ符号の定義に組み込むことができる。従って、コンポーネントインターリーバ５５０はハードウェアに実装する必要がない。

これは、反復復号を用いる受信機にとって特に有利である。
以下、反復復号を用いる受信機５００Ａについて図２２を用いて説明する。なお、図２２の説明において、図２１と実質的に同じ処理を行う処理ブロックには同じ符号を付し、重複記載を省略する。但し、ビットインターリーバ１２０に対応するビットインターリーバとビットデインターリーバはハードウェアに必要がないため含まれていない。

受信機５００Ａは、コンポーネントデインターリーバ５３０、回転コンステレーションデマッパ５４０、コンポーネントインターリーバ５５０、加算器６１０、ＬＤＰＣデコーダ５７０、減算器６２０、及びコンポーネントデインターリーバ６３０を備える。なお、反復復号の基本原理はデジタル通信分野でよく知られているため、ここでは簡単な説明にとどめる。

最初のイタレーションで、回転コンステレーションデマッパ５４０は、事前情報（a-priori information）を受け取らず、セルのブラインド（事前情報による助けなしに）デマッピングを実行し、デマッピングにより得られたソフトビット（ビットの事後確率の尺度であり、典型的には対数尤度比として表現される。）を出力する。コンポーネントインターリーバ５５０は回転コンステレーションデマッパ５４０の出力に対してインターリービングを実行する。加算器６１０は、コンポーネントインターリーバ５５０の出力に対して０を加算し、ＬＤＰＣデコーダ５７０は加算器６１０の出力に対してＬＤＰＣ復号を実行する。

２回目以降のインタレーションで、減算器６２０は、加算器６１０の出力からＬＤＰＣデコーダ５７０の出力を減算することによって外部情報（extrinsic information）を計算し、外部情報を事前情報としてコンポーネントデインターリーバ６３０に供給する。
コンポーネントデインターリーバ６３０は、減算器６２０の出力に対してデインターリービングを行い、デインターリービングされた事前情報を回転コンステレーションデマッパ５４０に出力する。

回転コンステレーションデマッパ５４０は、セルと事前情報を用いてデマッピングを実行し、デマッピングにより得られたソフトビットを出力する。コンポーネントインターリーバ５５０は回転コンステレーションデマッパ５４０の出力に対してインターリービングを実行する。加算器６１０はコンポーネントインターリーバ５５０の出力と減算器６２０の出力とを加算し、ＬＤＰＣデコーダ５７０は加算器６１０の出力に対してＬＤＰＣ復号を実行する。

コンポーネントデインターリーバ６３０は、コンポーネントインターリーバ５５０のセクションと１対１の対応関係にあるセクションの夫々において、減算器６２０の入力順に、Ｑ×Ｄ個の外部情報をＤ行Ｑ列のインターリーバ行列に列方向に書き込む。そして、コンポーネントデインターリーバ６３０は、コンポーネントインターリーバ５５０が行った巡回シフトと正確に反対の巡回シフトを行う（コンポーネントインターリーバ５５０が用いる巡回シフト値がＡの場合、コンポーネントデインターリーバ６３０が用いる巡回シフト値は−Ａ）。そして、コンポーネントデインターリーバ６３０は、巡回シフト後のＤ行Ｑ列のインターリーバ行列から外部情報を列方向に読み出し、読み出した順に出力する。

コンポーネントインターリーバ５５０とコンポーネントデインターリーバ６３０は、反復復号ループの一部である。このため、これらが巡回シフトを使って実行された場合、反復復号デコーダの実装が非常に簡単になる。これらが行う巡回シフトはＬＤＰＣデコーダ５７０が用いるＬＤＰＣ符号の定義に、ビットデインターリーバの巡回シフトともに組み込むことが可能である。従って、図２３に示すように、受信機５００Ｂの構造を、受信機５００Ａから回転コンステレーションデマッパ５４０と加算器６１０との間からコンポーネントインターリーバ５５０とコンポーネントデインターリーバ６３０を取り除いた構造にすることができる。

これによって、回転コンステレーションデマッパ５４０とＬＤＰＣデコーダ５７０をより隙間なく結合することが可能になる。その結果、それらはレイテンシなしにデータを交換することができる。
反復復号ループの最適化に加えて、反復復号ループ外にある、コンポーネントデインターリーバ５３０の効率的な実装を可能にする。これがどのように実現されるかを図２４に示す。

コンポーネントデインターリーバ５３０における実数値をコンポーネントとする各セクションのＤ行Ｑ列を同じ行の連続する２列のコンポーネントを１つのセルとしたＤ行Ｑ／２列に置き換えて、コンポーネントデインターリーバ５３０Ａは次の処理を行う。コンポーネントデインターリーバ５３０Ａは各セクションにおいてＤ行Ｑ／２列の行列の１行分のＱ／２個のセルをセルメモリ７１０から読み出して巡回シフトし、巡回シフト後に同じ場所すなわち同じアドレスに書き戻す。付加的なメモリもいらず、巡回シフトはＦＥＣブロック全体ではなくて行単位で実行されるのでレイテンシが非常に小さい。

≪補足≫
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
（１）上記の≪発明者らによる検討及びそれから発明者らが得た知見≫及び上記の≪実施の形態≫では、ＮがＭの倍数であるとして説明したが、必ずしもＮがＭの倍数になるとは限らない。

ＮがＭの倍数でない場合、次のようにする。なお、以下の記載はＮがＭの倍数の場合に適用可能な記載になっている。
送信側において、次の処理が行われる。
Ｎ個の巡回ブロックからｒｅｍ（Ｎ，Ｍ）個の巡回ブロックを除く。そして、Ｎ−ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックを、夫々がＭ個の巡回ブロックを含む、ｆｌｏｏｒ（Ｎ／Ｍ）個のセクションに分ける。但し、除かれる巡回ブロック数は０以上Ｍ−１以下である。

除かれるｒｅｍ（Ｎ，Ｍ）個の巡回ブロックは、例えば、重要度の低い、パリティ部分から選択されることが好ましい。
そして、ビットインターリーバ１２０、コンポーネントデインターリーバ１４０Ａ、コンステレーションローテータ１５０、及びコンポーネントインターリーバ１６０Ａは、ｆｌｏｏｒ（Ｎ／Ｍ）個のセクションの夫々に対して≪発明者らによる検討及びそれから発明者らが得た知見≫及び≪実施の形態≫で説明した処理を実施する。

但し、ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対して、ビットインターリーバ１２０はビットの並び替えを実施してもよいし、実施しなくてもよい。また、コンポーネントデインターリーバ１４０Ａはコンポーネントの並び替えを実施してもよいし、実施しなくてもよい。さらに、コンステレーションローテータ１５０は回転処理を施してもよいし、施さなくてもよい。また、コンポーネントインターリーバ１６０Ａは、ｆｌｏｏｒ（Ｎ／Ｍ）個の複素インターリーバ行列から作られるｆｌｏｏｒ（Ｎ／Ｍ）×Ｄ行Ｑ／２列の結合複素インターリーバ行列の一番下の行の下に新たに１又は複数の行を設ける（新たに設ける行の位置は特に限定されない）。そして、そこに、ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックから作られるＰＡＭシンボル又は回転ＰＡＭシンボルを配置して結合複素インターリーバ行列の更新を行う。そして、コンポーネントインターリーバ１６０Ａは、新たに追加した部分に対しては巡回シフトを実施してもよいし、実施しなくてもよい。

受信側において、次の処理が行われる。
コンポーネントデインターリーバ５３０は、ＲＦフロンエンド５２０からの入力順に、送信側の更新後の結合複素インターリーバ行列と同サイズの結合複素インターリーバ行列にセルを列方向に書き込む。そして、結合複素インターリーバ行列の送信側のｆｌｏｏｒ（Ｎ／Ｍ）個のセクションに対応する部分では≪実施の形態≫で説明した巡回シフト処理を行う。ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対応する部分では送信側で巡回シフトが施されていない場合には巡回シフトを行わず、巡回シフトが施されている場合には逆の巡回シフトを施す。巡回シフト後の結合複素インターリーバ行列を、送信側のｆｌｏｏｒ（Ｎ／Ｍ）個のセクション夫々に対応するセクションの複素インターリーバ行列と、ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対応する行列に分ける。そして、コンポーネントデインターリーバ５３０は、ｆｌｏｏｒ（Ｎ／Ｍ）個のセクションに対して≪実施の形態≫で説明した読み出し処理を実施し、ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対応する行列では送信側のコンポーネントインターリーバ１６０Ａの入力前の並びになるようにセルの読み出し処理を行う。

さらに、回転コンステレーションデマッパ５４０、コンポーネントインターリーバ５５０、及びビットデインターリーバ５６０は、送信側のｆｌｏｏｒ（Ｎ／Ｍ）個のセクションと１対１の対応関係にあるセクションの夫々に対して≪実施の形態≫で説明した処理を実施する。
但し、ｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対応する部分では、回転コンステレーションデマッパ５４０は送信側で回転処理が施されている場合には回転を考慮したデマッピングを、回転処理が施されていない場合は回転を考慮しないデマッピングを行う。コンポーネントインターリーバ５５０は送信側でコンポーネントの並び替えが実施されていない場合には並び替えを実施せず、並び替えが実施されている場合には逆の並び替えを実施する。ビットデインターリーバ５６０は送信側でビットの並び替えが実施されていない場合には並び替えを実施せず、並び替えが実施されている場合には逆の並び替えを実施する。

なお、コンポーネントデインターリーバ６３０は送信側のｆｌｏｏｒ（Ｎ／Ｍ）個のセクションと１対１の対応関係にあるセクションの夫々に対して≪実施の形態≫で説明した処理を実施する。そして、コンポーネントデインターリーバ６３０はｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対応する部分ではコンポーネントインターリーバ５５０でコンポーネントの並び替えが実施されていない場合には並び替えを実施せず、並び替えが実施されている場合には逆の並び替えを実施する。

また、コンポーネントデインターリーバ５３０は送信側のｆｌｏｏｒ（Ｎ／Ｍ）個のセクションと１対１の対応関係にあるセクションの夫々に対して≪実施の形態≫で説明した処理を実施する。そして、コンポーネントデインターリーバ５３０はｒｅｍ（Ｎ，Ｍ）個の巡回ブロックに対応する部分では送信側でコンポーネントの並び替えが実施されていない場合には並び替えを実施せず、並び替えが実施されている場合には逆の並び替えを実施する。

なお、ＤＶＢ−Ｔ２やＤＶＢ−ＮＧＨにおいて通常用いられている１６ｋ ＬＤＰＣ符号語、６４ｋ ＬＤＰＣ符号語の夫々に対するセクション数と除外される巡回ブロック数を表３、表４に示す。

（２）実施の形態の説明で用いたＱ、Ｎ、Ｍ、Ｂなどのパラメータの値は一例であって、他の値であってもよい。
（３）実施の形態では、ＰＡＭマッパ１３０によって作られる全ＰＡＭシンボルの変調多値数は同じである（全ＰＡＭシンボルはＢビットから作られる）として説明した。
しかしながら、全ＰＡＭシンボルの変調多値数は互いに同じであってもよいし、全ＰＡＭシンボルの一部だけ変調多値数が同じであってもよい（変調多値数が異なるＰＡＭシンボルが作られてもよい。

具体例を記載する。
２次元ベクトル（２次元コンステレーションブロック）の場合、２つのＰＡＭシンボルがともに４−ＰＡＭシンボル（Ｂ＝２）である。あるいは、一方のＰＡＭシンボルが２−ＰＡＭシンボル（Ｂ＝１）で他方のＰＡＭシンボルが４−ＰＡＭシンボル（Ｂ＝２）である。

なお、Ｄ次元ベクトルのＤ個の全次元のＰＡＭシンボルがＢビットから作られている場合、上述したように、例えばＭはＢ×Ｄである。
また、Ｄ次元ベクトルの次元ｉ（ｉ＝１、２、・・・、Ｄ）のＰＡＭシンボルがＢ（ｉ）ビットから作られている場合、例えば、ＭはＢ（１）＋Ｂ（２）＋・・・＋Ｂ（Ｄ）である。この場合、（２^B(1)）×（２^B(2)）×・・・×（２^B(D)）個のＤ次元ベクトルがＤ次元コンステレーションを形成することになる。

（４）実施の形態は、ハードウェアとソフトウェアを使った実装に関するものであってもよい。上記の実施の形態はコンピューティングデバイス（プロセッサ）を使って実装又は実行されてもよい。コンピューティングデバイスまたはプロセッサは、例えば、メインプロセッサ／汎用プロセッサ（general purpose processor）、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣ（application specific integrated circuit）、ＦＰＧＡ（field programmable gate array）、他のプロラマブル論理デバイスなどであってよい。上記の実施の形態は、これらのデバイスの結合によって実行され、あるいは、実現されてもよい。

（５）実施の形態は、プロセッサによって、または、直接ハードウェアによって実行される、ソフトウェアモジュールの仕組みによって実現されてもよい。また、ソフトウェアモジュールとハードウェア実装の組み合わせも可能である。ソフトウェアモジュールは、様々な種類のコンピュータ読み取り可能なストレージメディア、例えば、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、レジスタ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤなど、に保存されてもよい。

≪補足（その２）≫
実施の形態等に係る送信方法、送信機、受信方法、および受信機とその効果についてまとめる。
（１）第１の送信方法は、
Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて送信する送信方法であって、
疑似巡回低密度パリティ検査符号を用いてデータブロックを前記符号ブロックに符号化し、当該符号化ブロックはＮ個の巡回ブロックからなり、当該Ｎ個の巡回ブロックの夫々はＱビットからなり、前記Ｎ個の巡回ブロックは、夫々がＭ個の巡回ブロックからなるｆｌｏｏｒ（Ｎ／Ｍ）個のセクションとｒｅｍ｛Ｎ，Ｍ｝個の巡回ブロックとに分かられ、
各前記セクションにおいて、当該セクションのＱ×Ｍ個のビットから夫々が実数値であるＤ個のコンポーネントからなるＤ次元コンステレーションブロックを生成し、
各前記セクションのＤ次元コンステレーションブロックの夫々から、Ｄ行Ｄ列の直交行列を用いて夫々が実数値であるＤ個の回転コンポーネントからなるＤ次元回転コンステレーションブロックを生成し、
各前記セクションの夫々の各前記Ｄ次元回転コンステレーションブロックの各前記回転コンポーネントを前記Ｎ_RF個の周波数チャネルの１つの周波数チャネルにマッピングする、
送信方法であり、
各前記回転コンポーネントの前記周波数チャネルへのマッピングは、
各前記セクションにおいて、Ｄ×Ｑ個の前記回転コンポーネントをＤ行Ｑ列の実数インターリーバ行列に列方向に書き込み、各前記Ｄ行Ｑ列の実数インターリーバ行列を同じ行の連続する２列の回転コンポーネントを１つの複素値であるセルに置き換えたＤ行（Ｑ／２）列の複素インターリーバ行列に変換し、
各前記セクションの前記Ｄ行（Ｑ／２）列の複素インターリーバ行列を並べることによって、｛ｆｌｏｏｒ（Ｎ／Ｍ）｝×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列に結合し、
前記結合複素インターリーバ行列の各行に対して、当該行に割り当てられた巡回シフト値ｋ×ｆｌｏｏｒ（Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを用いた巡回シフトを適用し、
巡回シフト後の前記結合複素値インターリーバ行列の連続するＱ／２とＮ_RF×Ｎ_Cとで定まる列数分のセルを前記Ｎ_RF個の周波数チャネルを順番に繰り返しながら前記周波数チャネルにマッピングする、
ことと等価な処理を実行することによって行われ、
前記巡回シフトは、各前記セクションでは、０以上ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１以下の値から予め定められた２以上のｋの値が少なくとも１回を用いるように行われる。

これによれば、Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントを２以上の周波数チャネルで送信することができ、受信性能の向上が図られる。
（２）第２の送信方法は、第１の送信方法において、
前記Ｄが２の場合、前記結合複素インターリーバ行列の１つのセクション部分では一方の行のｋの値をｋ ｍｏｄ Ｎ_RF＝０を満たす値、他方の行のｋの値をｋ ｍｏｄ Ｎ_RF≠０を満たす値とする。

これによれば、２次元回転コンステレーションブロックの２個の回転コンポーネントが互いに異なる周波数チャネルで送信することができ、更なる受信性能の向上が図られる。
（３）第３の送信方法は、第１の送信方法において、
前記Ｄが４の場合であって、ＤがＮ_RF以下の場合、前記結合複素インターリーバ行列の１つのセクション部分では、ｋの値がｋ ｍｏｄ Ｎ_RF＝０を満たす値、ｋ ｍｏｄ Ｎ_RF＝Ｌを満たす値、ｋの値がｋ ｍｏｄ Ｎ_RF＝Ｍを満たす値、及びｋ ｍｏｄ Ｎ_RF＝Ｎを満たす値、の行が夫々１つ存在し、Ｌ、Ｍ、Ｎは互いに異なる１以上の整数である。

これによれば、４次元回転コンステレーションブロックの４個の回転コンポーネントが互いに異なる周波数チャネルで送信することができ、更なる受信性能の向上が図られる。
（４）第１の受信方法は、
Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて受信する受信方法であって、
前記Ｎ_RF（２以上の整数）個の周波数チャネルから、時間−周波数スライシングスケジュール情報に従って複数のセルを受信し、
請求項１の実数値回転コンポーネントの周波数チャネルへのマッピングの規則に基づいて、前記複数のセルの実数コンポーネント及び虚数コンポーネントを、複数のＤ次元回転コンステレーションブロックのＤ個の実数値回転コンポーネントにマッピングし、
前記複数のＤ次元回転コンステレーションブロックを疑似巡回低密度パリティ検査符号を用いてデコードする。

これによれば、Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントを２以上の周波数チャネルで受信することができ、受信性能の向上が図られる。
（５）第１の送信機は、
Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて送信する送信機であって、
疑似巡回低密度パリティ検査符号を用いてデータブロックを前記符号ブロックに符号化し、当該符号化ブロックはＮ個の巡回ブロックからなり、当該Ｎ個の巡回ブロックの夫々はＱビットからなり、前記Ｎ個の巡回ブロックは、夫々がＭ個の巡回ブロックからなるｆｌｏｏｒ（Ｎ／Ｍ）個のセクションとｒｅｍ｛Ｎ，Ｍ｝個の巡回ブロックとに分かられ、
各前記セクションにおいて、当該セクションのＱ×Ｍ個のビットから夫々が実数値であるＤ個のコンポーネントからなるＤ次元コンステレーションブロックを生成し、
各前記セクションのＤ次元コンステレーションブロックの夫々から、Ｄ行Ｄ列の直交行列を用いて夫々が実数値であるＤ個の回転コンポーネントからなるＤ次元回転コンステレーションブロックを生成し、
各前記セクションの夫々の各前記Ｄ次元回転コンステレーションブロックの各前記回転コンポーネントを前記Ｎ_RF個の周波数チャネルの１つの周波数チャネルにマッピングする、
送信機であり、
各前記回転コンポーネントの前記周波数チャネルへのマッピングは、
各前記セクションにおいて、Ｄ×Ｑ個の前記回転コンポーネントをＤ行Ｑ列の実数インターリーバ行列に列方向に書き込み、各前記Ｄ行Ｑ列の実数インターリーバ行列を同じ行の連続する２列の回転コンポーネントを１つの複素値であるセルに置き換えたＤ行（Ｑ／２）列の複素インターリーバ行列に変換し、
各前記セクションの前記Ｄ行（Ｑ／２）列の複素インターリーバ行列を並べることによって、｛ｆｌｏｏｒ（Ｎ／Ｍ）｝×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列に結合し、
前記結合複素インターリーバ行列の各行に対して、当該行に割り当てられた巡回シフト値ｋ×ｆｌｏｏｒ（Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを用いた巡回シフトを適用し、
巡回シフト後の前記結合複素値インターリーバ行列の連続するＱ／２とＮ_RF×Ｎ_Cとで定まる列数分のセルを前記Ｎ_RF個の周波数チャネルを順番に繰り返しながら前記周波数チャネルにマッピングする、
ことと等価な処理を実行することによって行われ、
前記巡回シフトは、各前記セクションでは、０以上ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１以下の値から予め定められた２以上のｋの値が少なくとも１回を用いるように行われる。

これによれば、Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントを２以上の周波数チャネルで送信することができ、受信性能の向上が図られる。
（６）第１の受信機は、
Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて受信する受信機であって、
前記Ｎ_RF（２以上の整数）個の周波数チャネルから、時間−周波数スライシングスケジュール情報に従って複数のセルを受信し、
請求項１の実数値回転コンポーネントの周波数チャネルへのマッピングの規則に基づいて、前記複数のセルの実数コンポーネント及び虚数コンポーネントを、複数のＤ次元回転コンステレーションブロックのＤ個の実数値回転コンポーネントにマッピングし、
前記複数のＤ次元回転コンステレーションブロックを疑似巡回低密度パリティ検査符号を用いてデコードする。

これによれば、Ｄ次元回転コンステレーションブロックのＤ個の回転コンポーネントを２以上の周波数チャネルで受信することができ、受信性能の向上が図られる。

本発明は、疑似巡回低密度パリティ検査符号とともに回転コンステレーション及び複数の周波数チャネルを用いる通信システムに利用することができる。

１００Ａ 送信機
１１０ ＬＤＰＣエンコーダ
１２０ ビットインターリーバ
１３０ ＰＡＭマッパ
１４０Ａ コンポーネントデインターリーバ
１５０ コンステレーションローテータ
１６０Ａ コンポーネントインターリーバ
１７０ セルインターリーバ
１８０ スケジューラ
１９０−１〜１９０−ｎ 変調器
２００−１〜２００−ｎ 送信アンテナ
５００ 受信機
５１０ 受信アンテナ
５２０ ＲＦフロントエンド
５３０ コンポーネントデインターリーバ
５４０ 回転コンステレーションデマッパ
５５０ コンポーネントインターリーバ
５６０ ビットデインターリーバ
５７０ ＬＤＰＣデコーダ

Claims (6)

1. Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて送信する送信方法であって、
   疑似巡回低密度パリティ検査符号を用いてデータブロックを前記符号ブロックに符号化し、当該符号化ブロックはＮ個の巡回ブロックからなり、当該Ｎ個の巡回ブロックの夫々はＱビットからなり、前記Ｎ個の巡回ブロックは、夫々がＭ個の巡回ブロックからなるｆｌｏｏｒ（Ｎ／Ｍ）個のセクションとｒｅｍ｛Ｎ，Ｍ｝個の巡回ブロックとに分かられ、
   各前記セクションにおいて、当該セクションのＱ×Ｍ個のビットから夫々が実数値であるＤ個のコンポーネントからなるＤ次元コンステレーションブロックを生成し、
   各前記セクションのＤ次元コンステレーションブロックの夫々から、Ｄ行Ｄ列の直交行列を用いて夫々が実数値であるＤ個の回転コンポーネントからなるＤ次元回転コンステレーションブロックを生成し、
   各前記セクションの夫々の各前記Ｄ次元回転コンステレーションブロックの各前記回転コンポーネントを前記Ｎ_RF個の周波数チャネルの１つの周波数チャネルにマッピングする、
   送信方法であり、
   各前記回転コンポーネントの前記周波数チャネルへのマッピングは、
   各前記セクションにおいて、Ｄ×Ｑ個の前記回転コンポーネントをＤ行Ｑ列の実数インターリーバ行列に列方向に書き込み、各前記Ｄ行Ｑ列の実数インターリーバ行列を同じ行の連続する２列の回転コンポーネントを１つの複素値であるセルに置き換えたＤ行（Ｑ／２）列の複素インターリーバ行列に変換し、
   各前記セクションの前記Ｄ行（Ｑ／２）列の複素インターリーバ行列を並べることによって、｛ｆｌｏｏｒ（Ｎ／Ｍ）｝×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列に結合し、
   前記結合複素インターリーバ行列の各行に対して、当該行に割り当てられた巡回シフト値ｋ×ｆｌｏｏｒ（Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを用いた巡回シフトを適用し、
   巡回シフト後の前記結合複素値インターリーバ行列の連続するＱ／２とＮ_RF×Ｎ_Cとで定まる列数分のセルを前記Ｎ_RF個の周波数チャネルを順番に繰り返しながら前記周波数チャネルにマッピングする、
   ことと等価な処理を実行することによって行われ、
   前記巡回シフトは、各前記セクションでは、０以上ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１以下の値から予め定められた２以上のｋの値が少なくとも１回を用いるように行われる、
   送信方法。
2. 前記Ｄが２の場合、前記結合複素インターリーバ行列の１つのセクション部分では一方の行のｋの値をｋ ｍｏｄ Ｎ_RF＝０を満たす値、他方の行のｋの値をｋ ｍｏｄ Ｎ_RF≠０を満たす値とする、
   ことを特徴とする請求項１記載の送信方法。
3. 前記Ｄが４の場合であって、ＤがＮ_RF以下の場合、前記結合複素インターリーバ行列の１つのセクション部分では、ｋの値がｋ ｍｏｄ Ｎ_RF＝０を満たす値、ｋ ｍｏｄ Ｎ_RF＝Ｌを満たす値、ｋの値がｋ ｍｏｄ Ｎ_RF＝Ｍを満たす値、及びｋ ｍｏｄ Ｎ_RF＝Ｎを満たす値、の行が夫々１つ存在し、Ｌ、Ｍ、Ｎは互いに異なる１以上の整数である、
   ことを特徴とする請求項１記載の送信方法。
4. Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて受信する受信方法であって、
   前記Ｎ_RF（２以上の整数）個の周波数チャネルから、時間−周波数スライシングスケジュール情報に従って複数のセルを受信し、
   請求項１の実数値回転コンポーネントの周波数チャネルへのマッピングの規則に基づいて、前記複数のセルの実数コンポーネント及び虚数コンポーネントを、複数のＤ次元回転コンステレーションブロックのＤ個の実数値回転コンポーネントにマッピングし、
   前記複数のＤ次元回転コンステレーションブロックを疑似巡回低密度パリティ検査符号を用いてデコードする、
   受信方法。
5. Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて送信する送信機であって、
   疑似巡回低密度パリティ検査符号を用いてデータブロックを前記符号ブロックに符号化し、当該符号化ブロックはＮ個の巡回ブロックからなり、当該Ｎ個の巡回ブロックの夫々はＱビットからなり、前記Ｎ個の巡回ブロックは、夫々がＭ個の巡回ブロックからなるｆｌｏｏｒ（Ｎ／Ｍ）個のセクションとｒｅｍ｛Ｎ，Ｍ｝個の巡回ブロックとに分かられ、
   各前記セクションにおいて、当該セクションのＱ×Ｍ個のビットから夫々が実数値であるＤ個のコンポーネントからなるＤ次元コンステレーションブロックを生成し、
   各前記セクションのＤ次元コンステレーションブロックの夫々から、Ｄ行Ｄ列の直交行列を用いて夫々が実数値であるＤ個の回転コンポーネントからなるＤ次元回転コンステレーションブロックを生成し、
   各前記セクションの夫々の各前記Ｄ次元回転コンステレーションブロックの各前記回転コンポーネントを前記Ｎ_RF個の周波数チャネルの１つの周波数チャネルにマッピングする、
   送信機であり、
   各前記回転コンポーネントの前記周波数チャネルへのマッピングは、
   各前記セクションにおいて、Ｄ×Ｑ個の前記回転コンポーネントをＤ行Ｑ列の実数インターリーバ行列に列方向に書き込み、各前記Ｄ行Ｑ列の実数インターリーバ行列を同じ行の連続する２列の回転コンポーネントを１つの複素値であるセルに置き換えたＤ行（Ｑ／２）列の複素インターリーバ行列に変換し、
   各前記セクションの前記Ｄ行（Ｑ／２）列の複素インターリーバ行列を並べることによって、｛ｆｌｏｏｒ（Ｎ／Ｍ）｝×Ｄ行（Ｑ／２）列の結合複素インターリーバ行列に結合し、
   前記結合複素インターリーバ行列の各行に対して、当該行に割り当てられた巡回シフト値ｋ×ｆｌｏｏｒ（Ｑ／ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝／２）セルを用いた巡回シフトを適用し、
   巡回シフト後の前記結合複素値インターリーバ行列の連続するＱ／２とＮ_RF×Ｎ_Cとで定まる列数分のセルを前記Ｎ_RF個の周波数チャネルを順番に繰り返しながら前記周波数チャネルにマッピングする、
   ことと等価な処理を実行することによって行われ、
   前記巡回シフトは、各前記セクションでは、０以上ｍａｘ｛Ｄ，（Ｎ_RF×Ｎ_C）｝−１以下の値から予め定められた２以上のｋの値が少なくとも１回を用いるように行われる、
   送信機。
6. Ｎ_RF（２以上の整数）個の周波数チャネル及びＮ_C（１以上の整数）個のサイクルを用いて１つの符号ブロックを複数のスライスに分けて受信する受信機であって、
   前記Ｎ_RF（２以上の整数）個の周波数チャネルから、時間−周波数スライシングスケジュール情報に従って複数のセルを受信し、
   請求項１の実数値回転コンポーネントの周波数チャネルへのマッピングの規則に基づいて、前記複数のセルの実数コンポーネント及び虚数コンポーネントを、複数のＤ次元回転コンステレーションブロックのＤ個の実数値回転コンポーネントにマッピングし、
   前記複数のＤ次元回転コンステレーションブロックを疑似巡回低密度パリティ検査符号を用いてデコードする、
   受信機。

Images