JP6270492B2 - Driving circuit - Google Patents
Driving circuit Download PDFInfo
- Publication number
- JP6270492B2 JP6270492B2 JP2014004649A JP2014004649A JP6270492B2 JP 6270492 B2 JP6270492 B2 JP 6270492B2 JP 2014004649 A JP2014004649 A JP 2014004649A JP 2014004649 A JP2014004649 A JP 2014004649A JP 6270492 B2 JP6270492 B2 JP 6270492B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- capacitor
- driving
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 110
- 238000005401 electroluminescence Methods 0.000 description 72
- 238000000034 method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 16
- 238000012937 correction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Description
本発明は、有機EL(Electro Luminescence)ディスプレイをアクティブマトリクス駆動するための駆動回路に関する。 The present invention relates to a drive circuit for driving an organic EL (Electro Luminescence) display in an active matrix.
従来より、テレビやPC(Personal Comuputer)用モニター、あるいは携帯電話やタブレット端末の画面をはじめとする各種表示装置では、多数の画素をマトリクス上に並べて高精細な画像を表示することが一般的に行われており、用いられる表示素子に応じて適切な駆動方式を適用することが求められる。 Conventionally, in various display devices such as monitors for TVs and PCs (Personal Comuputers) or screens of mobile phones and tablet terminals, it has been common to display a high-definition image by arranging a large number of pixels on a matrix. It is necessary to apply an appropriate driving method according to the display element used.
自発光型であり視認性に優れ動画表示にも適した有機ELディスプレイにおいては、液晶ディスプレイと同様、薄膜トランジスタ(TFT: Thin Film Transistor)を用いたアクティブマトリクス駆動方式を適用することにより、高輝度で高精細、かつ長寿命なディスプレイの実現が可能となる。 In organic EL displays that are self-luminous and have excellent visibility and are suitable for video display, as with liquid crystal displays, an active matrix drive system using thin film transistors (TFTs) is used to achieve high brightness. A high-definition and long-life display can be realized.
有機EL素子は電流により発光強度が制御されるため、基本的には各画素は選択用TFTと駆動用TFTの二つのTFTで駆動される。駆動用TFTのゲート・ソース間には容量が接続されており、そこに選択用TFTから画素データに応じた電圧を書込み、駆動用TFTの電流値を一定に制御することにより、有機EL素子を輝度一定で発光させることが可能となる。 Since the light emission intensity of the organic EL element is controlled by current, each pixel is basically driven by two TFTs, a selection TFT and a driving TFT. A capacitor is connected between the gate and source of the driving TFT, and a voltage corresponding to the pixel data is written from the selection TFT to the pixel, and the current value of the driving TFT is controlled to be constant, whereby the organic EL element is controlled. It is possible to emit light with a constant luminance.
その際、駆動用TFT特性にバラツキが生じると電流値が大きく変動するため、補償回路を用いてTFT特性のバラツキによる影響を抑制することが必要になる。特に駆動用TFTを飽和領域で駆動する場合には、電流がTFTの閾値電圧の二乗にも依存するため、閾値電圧の変動をいかに抑制するかが重要になる。 At this time, if the driving TFT characteristics vary, the current value largely fluctuates. Therefore, it is necessary to suppress the influence of the TFT characteristics variation using a compensation circuit. In particular, when the driving TFT is driven in a saturation region, since the current depends on the square of the threshold voltage of the TFT, how to suppress the fluctuation of the threshold voltage is important.
有機EL素子では、各種材料や作製プロセスなどの制約により、有機EL素子のアノード側に駆動用TFTが接続される構成をとることが一般的であり、これまで各種補償回路が提案されている。例えば電圧プログラムと呼ばれる補償方式としては、R.M.DawsonらはpチャネルのTFTを用いて補償回路を構成し、発光輝度のバラツキを大幅に低減できることを示した先行例がある(例えば、非特許文献1及び特許文献1参照)。 The organic EL element generally has a configuration in which a driving TFT is connected to the anode side of the organic EL element due to restrictions on various materials and manufacturing processes, and various compensation circuits have been proposed so far. For example, as a compensation method called a voltage program, RMDawson et al. Have a compensation circuit that uses p-channel TFTs to show that a variation in emission luminance can be greatly reduced (for example, Non-Patent Document 1). And Patent Document 1).
さらに、nチャネルにも適用できる補償回路に関する各種技術も提案されている(例えば、特許文献2、3参照)。 Furthermore, various techniques related to a compensation circuit that can be applied to an n channel have also been proposed (see, for example, Patent Documents 2 and 3).
また、近年、プロセス技術が向上して有機ELのカソードとTFTを接続する試みも行われ始めており、そのための補償回路も提案されている(例えば、特許文献4参照)。 In recent years, process technology has been improved and attempts have been made to connect a cathode and a TFT of an organic EL, and a compensation circuit for that purpose has also been proposed (for example, see Patent Document 4).
しかし、上述のような補償回路には、以下に述べるような課題がある。 However, the compensation circuit as described above has the following problems.
pチャネルTFT用の補償回路では、近年研究・開発が進められている酸化物半導体材料であるInGaZnO4(IGZO)等のようなnチャネルTFTに適用することができない。 A compensation circuit for a p-channel TFT cannot be applied to an n-channel TFT such as InGaZnO4 (IGZO), which is an oxide semiconductor material that has been researched and developed in recent years.
また、nチャネルTFTに適用可能な補償回路においては、駆動TFTのソースがアノード側に接続されているため、選択用TFTで印加する電圧が容量と有機EL素子の両方にかかり、入力信号を適切に制御することが難しい。 Moreover, in the compensation circuit applicable to the n-channel TFT, since the source of the driving TFT is connected to the anode side, the voltage applied by the selection TFT is applied to both the capacitor and the organic EL element, and the input signal is appropriately set. Difficult to control.
その解決策として、例えば、有機EL素子のアノードとカソードに新たなTFTを接続して、書き込む際の電圧をキャンセルすることも可能である。しかしその場合には、補償回路に加えてさらに1個TFTを余分に形成する必要があるため、回路構成や駆動方法がより複雑になるだけでなく、プロセスが煩雑になり歩留まりにも影響を及ぼす。 As a solution, for example, a new TFT can be connected to the anode and cathode of the organic EL element to cancel the voltage at the time of writing. However, in that case, it is necessary to form one extra TFT in addition to the compensation circuit, which not only makes the circuit configuration and driving method more complicated, but also makes the process complicated and affects the yield. .
さらに上述の有機EL素子のアノードとカソードにTFTを接続する回路においては、ディスプレイ全体で見ると新たなTFTが画素数分必要になり、多数のTFTを形成する必要があるため、ディスプレイとしての開口率の減少や作製プロセスの歩留まり低下や高コスト化など、実用性の面で多くの課題がある。 Furthermore, in the above-described circuit in which TFTs are connected to the anode and cathode of the organic EL element, a new TFT is required for the number of pixels in the entire display, and a large number of TFTs must be formed. There are many problems in terms of practicality, such as a reduction in the rate, a reduction in the yield of the manufacturing process, and an increase in cost.
特に、小型で高精細なディスプレイにおいては、微細化のためにはTFTの個数を少なくすることが必須となる。 In particular, in a small and high-definition display, it is essential to reduce the number of TFTs for miniaturization.
そこで、高精細な有機ELディスプレイに利用可能で、TFTの個数を低減することにより、さらなる微細化を可能にする駆動回路を提供することを目的とする。 Accordingly, an object of the present invention is to provide a drive circuit that can be used for a high-definition organic EL display and that can be further miniaturized by reducing the number of TFTs.
本発明の実施の形態の駆動回路は、有機EL素子のカソードにドレインが接続され、ソースが基準電位点に接続されるnチャネル型の駆動用TFTと、ドレイン又はソースの一方がデータ線に接続されるnチャネル型の選択用TFTと、前記選択用TFTのドレイン又はソースの他方に一端が接続され、基準電位点に他端が接続される第1キャパシタと、前記駆動用TFTのゲートに一端が接続され、前記第1キャパシタの前記一端と前記選択用TFTのドレイン又はソースの他方とに他端が接続される第2キャパシタと、ドレイン又はソースの一方が前記第2キャパシタの前記一端に接続され、ドレイン又はソースの他方が前記第2キャパシタの前記他端に接続される調整用TFTと、ドレイン又はソースの一方が前記第2キャパシタの一端と前記駆動用TFTのゲートとに接続され、他方が前記有機EL素子のカソードと前記駆動用TFTのドレインとの間に接続される、nチャネル型の設定用TFTとを含み、前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用TFT及び前記調整用TFTをオンにして前記データ線から前記第1キャパシタを充電する充電期間と、前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機EL素子への電力供給を遮断した状態で、前記選択用TFT及び前記設定用TFTをオンにして、前記駆動用TFTをダイオード駆動して前記第1キャパシタと第2キャパシタにより前記駆動用TFTのゲート・ソース間電圧を閾値電圧に設定する設定期間とによる駆動を行う。
The driving circuit according to the embodiment of the present invention includes an n-channel driving TFT in which a drain is connected to a cathode of an organic EL element and a source is connected to a reference potential point, and one of the drain or the source is connected to a data line. An n-channel type selection TFT, a first capacitor having one end connected to the other of the drain and source of the selection TFT and the other end connected to a reference potential point, and one end to the gate of the driving TFT A second capacitor having the other end connected to the one end of the first capacitor and the other of the drain or source of the selection TFT, and one of the drain or the source connected to the one end of the second capacitor. An adjustment TFT in which the other of the drain and the source is connected to the other end of the second capacitor, and one of the drain and the source is one of the second capacitors. And an n-channel setting TFT, the other of which is connected between the cathode of the organic EL element and the drain of the driving TFT, and is connected to the gate of the driving TFT. With the potential set to a predetermined data potential higher than a reference potential, the selection TFT and the adjustment TFT are turned on to charge the first capacitor from the data line, and after the charging period, While the potential of the data line is set to the predetermined data potential and the power supply to the organic EL element is cut off, the selection TFT and the setting TFT are turned on, and the driving TFT is diode-driven. performing driving by a set period to set the gate-source voltage of the driving TFT to the threshold voltage by the first capacitor and the second capacitor and
高精細な有機ELディスプレイに利用可能で、TFTの個数を低減することにより、さらなる微細化を可能にする駆動回路を提供することができる。 A drive circuit that can be used for a high-definition organic EL display and can be further miniaturized by reducing the number of TFTs can be provided.
以下、本発明の駆動回路を適用した実施の形態について説明する。 Embodiments to which the drive circuit of the present invention is applied will be described below.
<実施の形態1>
図1は、実施の形態1の有機ELディスプレイに含まれる駆動回路100の構成を示す図であり、図2は、実施の形態1の駆動回路の駆動方法を表すタイミングチャートを示す図である。なお、実施の形態1の有機ELディスプレイの1画素に対応する部分は、駆動回路100と有機EL素子(OLED)10を含む部分である。すなわち、有機ELディスプレイの各画素には、1つの有機EL素子10と、1つの駆動回路100が配設される。
<Embodiment 1>
FIG. 1 is a diagram illustrating a configuration of a
実施の形態の駆動回路100は、選択用TFT101、容量C1(102)、容量C2(103)、駆動用TFT104、及び設定用TFT105を含む。なお、ここでは、選択用TFT101と設定用TFT105については、左右の端子のどちらがドレイン又はソースであっても構わないが、説明の便宜上、図中左側に位置する端子がドレインで、図中右側に位置する端子がソースであることとして説明を行う。
The
選択用TFT101は、ドレインが端子100Aに接続され、データ線を介してデータ電圧Vinが入力される。また、選択用TFT101のソースは容量C1(102)に接続される。また、選択用TFT101のゲートは選択線に接続され、選択電圧Vselが入力される。
The selection TFT 101 has a drain connected to the
容量C1(102)は、一端が選択用TFT101のソースに接続され、他端が接続点Aに接続される。
One end of the capacitor C1 (102) is connected to the source of the
容量C2(103)は、一端が接続点Aに接続され、他端が端子100Bに接続される。端子100Bは、基準電位点に接続されており、電圧Vbが入力される。電圧Vbは、一例として、0Vである。すなわち、ここでは、基準電位は接地電位である。 The capacitor C2 (103) has one end connected to the connection point A and the other end connected to the terminal 100B. The terminal 100B is connected to the reference potential point and receives the voltage Vb. The voltage Vb is 0V as an example. That is, here, the reference potential is the ground potential.
駆動用TFT104は、ドレインが接続点Bに接続され、ソースが端子100Bに接続され、ゲートが接続点Aに接続される。駆動用TFT104は、有機EL素子10に電流を流すために設けられている。
The driving
設定用TFT105は、ドレインが接続点Aに接続され、ソースが接続点Bに接続され、ゲートには設定電圧Vcが入力される。
The setting
接続点Aは、容量C1(102)の他端、容量C2(103)の一端、及び設定用TFT105のドレインの接続点である。また、接続点Bは、有機EL素子10のカソード、駆動用TFT104のドレイン、及び設定用TFT105のソースの接続点である。
The connection point A is a connection point between the other end of the capacitor C1 (102), one end of the capacitor C2 (103), and the drain of the setting
なお、絶縁体である有機EL素子10は、電極に挟まれた構造を取るため、実際にはダイオードの記号に容量が並列に接続された等価回路の構成を有するが、ここでは簡易的に有機EL素子10に付随する容量に関する図中の表記は全て省略するものとする。
In addition, since the
次に、図2のタイミングチャートを用いて、実施の形態1の駆動回路100による有機EL素子10の駆動について説明する。ここでは時刻T1〜T8を補償期間、時刻T9〜T12を画素データ書き込み期間、時刻T13以降を発光期間と称す。
Next, driving of the
全期間においてVb=Voff(0V)で一定とし、まず時刻T1でVsel=Vhにして選択用TFT101をオンにすると、容量C1(102)と選択用TFT101の接続点の電位はV1=Voffとなる。
When Vb = Voff (0 V) is constant throughout the entire period, and when the
ここで、時刻T2でVd=VoffからVd=Vh1に変化させ、さらにT3でVcの電圧をVLからVHにして設定用TFT105をオン状態にすると、有機EL素子を通じて接続点Bから接続点Aに電流が流れて容量C1(102)とC2(103)により電位が保持され接続点Aの電位Va及び接続点Bの電位Vbは、Va=Vbとなる。
Here, when Vd = Voff is changed to Vd = Vh1 at time T2, and when the voltage Vc is changed from VL to VH at T3 and the setting
その際、駆動用TFT104の閾値電圧Vthより大きな電圧となるようVh1(>Vth)を予め設定しておく。
At that time, Vh1 (> Vth) is set in advance so that the voltage is higher than the threshold voltage Vth of the driving
時刻T4でVc=VLにし、さらに時刻T5でVd=Voffにすると、接続点Aの電位は保持されるが接続点Bの電位は有機EL素子の両端の容量の影響により下降する。 When Vc = VL is set at time T4 and Vd = Voff is set at time T5, the potential at the connection point A is maintained, but the potential at the connection point B decreases due to the influence of the capacitance at both ends of the organic EL element.
その後、時刻T6でVc=VHにして設定用TFT105をオンにすると、接続点Aから接続点Bに電流が流れて再びVa=Vbとなるが、このときTFT204がオンになるため、TFT204のドレインDからソースS側に電流が流れ、駆動用TFT104のゲート・ソース間の電圧Vgsが閾値電圧Vthとなるまで流れ続ける。
After that, when Vc = VH and the setting
ここで、駆動用TFT104の閾値電圧Vthは容量C1及びC2に保持されることとなり、駆動用TFT104の閾値電圧Vthの補償を実現することができる。
Here, the threshold voltage Vth of the driving
時刻T7でVc=VL、時刻T8でVsel=Vlとして、それぞれ、設定用TFT105と選択用TFT101をオフにした後、時刻T9〜T12でVinに容量C1と容量C2の容量分割を考慮した画素データ信号として電位Vxを入力し、時刻T10〜T11にVsel=Vhとして選択用TFT101をオンにすると、容量C1と選択用TFT101の接続点の電圧がVxとなる。ここで容量C1と容量C2の容量分割により接続点Aには画素データ(電圧Vin)に対応した電位Vyが書き込まれ、Va=Vy+Vthとなる。
Vc = VL at time T7 and Vsel = Vl at time T8. After the setting
最後に、時刻T13にVd=Vh2とすると駆動用TFT104がオンになり、駆動用TFT104のVgs(=Vy+Vth)に応じた電流が流れ、Vd=Voffとなるまで有機EL素子10が電流一定のまま発光する。
Finally, when Vd = Vh2 at time T13, the driving
ここで、駆動用TFT104の飽和電流Iは一般的に係数αを用いて次の式(1)によって表される。
I=α(Vgs−Vth)2 …(1)
このため、駆動用TFT104の閾値電圧Vthが画素毎(各有機EL素子10に接続される駆動回路100毎)にばらついても、Vgs=Vy+Vthを代入するとVthの項が消えるため、閾値電圧Vthのばらつきの影響をキャンセルすることができる。
Here, the saturation current I of the driving
I = α (Vgs−Vth) 2 (1)
For this reason, even if the threshold voltage Vth of the driving
実施の形態1の駆動回路100において適切な補償機能を得るためには、選択用TFT101及び設定用TFT105がオフの状態において、できるだけ漏れ電流を低減することが必要となり、選択用TFT101及び設定用TFT105の特性に応じて確実にオフするために、電圧Vsel及び電圧Vcを適切な電圧値に設定することが必要となる。
In order to obtain an appropriate compensation function in the
そのため、電圧Vsel及び電圧Vcのロウレベル電圧である電圧VL、Vlは、全ての期間において一定値となる必要はなく、例えば、時刻T5〜T6の期間においては接続点Bの電位の低下に対応して電圧VLを他のオフ状態(例えばT7以降)より低い値に設定することも可能である。 Therefore, the voltages VL and Vl that are the low-level voltages of the voltage Vsel and the voltage Vc do not need to be constant values in all the periods. For example, the voltage Vsel and the voltage Vc correspond to a decrease in the potential at the connection point B in the period from time T5 to T6. It is also possible to set the voltage VL to a lower value than other off states (for example, after T7).
また、電圧Vdに印加するパルス信号の電圧Vh1は、閾値補償のために必要な値に設定されるが、消費電力を抑制するためにはできるだけ低く設定することが好ましく、電源の回路構成の単純化や、特に大型ディスプレイにおける低消費電力化の観点からは、Vh1=Vh2とすることが望ましい。 The voltage Vh1 of the pulse signal applied to the voltage Vd is set to a value necessary for threshold compensation, but is preferably set as low as possible in order to suppress power consumption, and the power supply circuit configuration is simple. Vh1 = Vh2 is desirable from the viewpoint of reducing power consumption, particularly in large displays.
また、時刻T6において設定用TFT105をオンにした際にVa=Vbとなるが、閾値補償のためには駆動用TFT104がオンになり電流が流れるに十分な電位であることが不可欠である。そのため、容量C1と容量C2の合成容量を十分大きく設定して時刻T3〜T4の期間に、十分な電荷を蓄積することが重要である。
Further, Va = Vb when the setting
ここで、図3を用いて、比較用の駆動回路1について説明する。 Here, the driving circuit 1 for comparison will be described with reference to FIG.
図3は、有機EL素子10のカソード側に接続される駆動回路1を示す図である。図3に示す比較用の駆動回路1は、端子1A、1B、選択用TFT301、容量302、及び駆動用TFT303を含む。端子1A、1Bは、それぞれ、図1に示す実施の形態1の駆動回路100の端子100A、100Bに対応する端子である。また、選択用TFT301と駆動用TFT303は、それぞれ、図1に示す実施の形態1の駆動回路100の選択用TFT101と駆動用TFT104に対応する。
FIG. 3 is a diagram showing the drive circuit 1 connected to the cathode side of the
選択用TFT301に入力画像に応じた電圧Vinが印加されると、容量102に電圧Vinが書き込まれ、駆動用TFT303のソース・ゲート間電圧Vgsが容量102により一定に保たれる。
When the voltage Vin corresponding to the input image is applied to the
このとき、有機EL素子10のアノード側は電源電圧Vdが供給されており、Vgsにより駆動用TFT303及び有機EL素子10に流れる電流が一定に制御され、有機EL素子10が発光する。
At this time, the power supply voltage Vd is supplied to the anode side of the
その際、駆動用TFT303の閾値電圧Vthにばらつきが生じていると、同じVgsでも画素ごとに駆動用TFT303に流れる電流が異なるため、有機EL素子10の発光強度にもばらつきが生じることになる。
At this time, if the threshold voltage Vth of the driving
すなわち、比較用の駆動回路1では、駆動用TFT303の閾値電圧の補償を行うことはできないため、有機ELディスプレイを全体として見ると、各有機EL素子10の発光強度にばらつきが生じた状態になる。従って、実施の形態1の駆動回路100のように、適切な補償機能を有することが必要となる。
That is, in the comparative driving circuit 1, the threshold voltage of the driving
また、駆動用TFTの閾値電圧を補償するための回路としては、TFTの数を増やすほど閾値電圧の補償(補正)を容易に行えるようになると考えられる。しかしながら、TFTの個数を増やすと、配線やTFTに要する面積が増えて微細化が困難になるほか、有機ELディスプレイのパネルの歩留まりが下がるなどの問題が生じるため、駆動回路に含まれるTFTの数は、できるだけ少なくすることが重要である。 In addition, as a circuit for compensating the threshold voltage of the driving TFT, it is considered that the threshold voltage can be easily compensated (corrected) as the number of TFTs is increased. However, increasing the number of TFTs increases the area required for wiring and TFTs, making it difficult to miniaturize and reducing the yield of organic EL display panels. Therefore, the number of TFTs included in the drive circuit It is important to minimize as much as possible.
この点において、図1に示す実施の形態1の駆動回路100は、比較用の駆動回路1に比べてTFTと容量が1つずつ増えているだけであるため、微細化や小型化の要求に十分に応えることができる。
In this respect, the
また、実施の形態1の駆動回路100(図1参照)では、駆動用TFT104のソースは基準電位Vbとなる配線(端子100B)に接続されており、ソース電位が変動しない。このため、画素データの入力は電位Vinにより容易に制御することができる。これは、後述するすべての実施の形態において同様である。
In the
<実施の形態2>
図4は、実施の形態2の駆動回路400を示す図である。駆動回路400は、実施の形態1の駆動回路100(図1参照)に、選択用TFT101及び容量102、103の接続関係を変えた回路構成を有する。実施の形態2の駆動回路400は、実施の形態1の駆動回路100を変形した回路構成を有するため、実施の形態1の駆動回路100の構成要素に対応する構成要素は、400番台の同様の符号で示し、重複説明を省略する。
<Embodiment 2>
FIG. 4 is a diagram illustrating a
駆動回路400は、端子400A、400B、選択用TFT401、容量C1(402)、容量C2(403)、駆動用TFT404、及び設定用TFT405を含む。
The
接続点Aは、容量C2(403)の一端、駆動用TFT404のゲート、及び設定用TFT405のドレインの接続点である。接続点Bは、有機EL素子10のカソード、駆動用TFT404のドレイン、及び設定用TFT405のソースの接続点である。また、接続点Rは、選択用TFT401のソース、容量C1(402)の他端、及び容量C2(403)の一端の接続点である。
The connection point A is a connection point of one end of the capacitor C2 (403), the gate of the driving
容量C1(402)と容量C2(403)は、接続点Aと端子400Bとの間に直列に接続され、容量C1と容量C2との間の接続点Rにおいて、選択用TFT401のソースが接続されている点を除くと、駆動用TFT404、設定用TFT405、有機EL素子10については実施の形態1の駆動回路100と同様な構成となっている。
The capacitor C1 (402) and the capacitor C2 (403) are connected in series between the connection point A and the terminal 400B, and the source of the
従って、実施の形態2の駆動回路400は、図2に示す駆動タイミングチャートによって駆動することが可能である。
Therefore, the
実施の形態1の駆動回路100(図1参照)と異なる動作機構としては、容量C1とC2に保持される電位に関する部分である。即ち、閾値電圧Vthが補正される期間(T1〜T8)において、閾値電圧Vthが容量C2(403)に書き込まれ、画素データ書き込み期間(T9〜T12)においてVxが容量C1(402)に書き込まれる。 The operation mechanism different from the drive circuit 100 (see FIG. 1) of the first embodiment is a portion related to the potential held in the capacitors C1 and C2. That is, the threshold voltage Vth is written to the capacitor C2 (403) in the period (T1 to T8) in which the threshold voltage Vth is corrected, and Vx is written to the capacitor C1 (402) in the pixel data writing period (T9 to T12). .
従って、実施の形態1の駆動回路100と異なり、駆動用TFT404のゲート・ソース間電圧Vgsは、Vgs=Vx+Vthで表され、Vinの電位をそのまま書きこむことが可能となる。即ち実施の形態1に駆動回路100と比較すると、駆動電圧の設定が容易に行える利点を有する。
Therefore, unlike the
このゲート・ソース間電圧Vgsを式(1)に代入すると、閾値電圧Vthの項が消えるため、駆動用TFT404の閾値電圧Vthにばらつきが生じても、有機EL素子10に流れる電流を一定に制御することが可能となる。
When this gate-source voltage Vgs is substituted into equation (1), the term of the threshold voltage Vth disappears, so that even if the threshold voltage Vth of the driving
<実施の形態3>
図5は、実施の形態3の駆動回路500を示す図である。駆動回路500は、図1に示す有機EL素子10と接続点Bとの間に、整流用TFT507を挿入した回路構成を有する。駆動回路500では、整流用TFT507のゲートとドレインを接続して、TFTをダイオードとして機能させている他は、実施の形態1の駆動回路100と同様である。従って、実施の形態3の駆動回路500は、図2に示すタイミングチャートで動作させることができる。
<Embodiment 3>
FIG. 5 is a diagram illustrating a
なお、実施の形態1の駆動回路100の構成要素に対応する構成要素は、500番台の同様の符号で示し、重複説明を省略する。
In addition, the component corresponding to the component of the
駆動回路500は、選択用TFT501、容量C1(502)、容量C2(503)、駆動用TFT504、設定用TFT505、及び整流用TFT507を含む。
The
実施の形態3の駆動回路500は、例えば、図1に示す駆動回路100において、図2に示す時刻T5で接続点Bの電位が比較的大きく低下するような場合に、接続点Bの電位の低下を抑制することに有効である。これ以外は実施の形態1の駆動回路100の動作機構とほぼ同様に動作させることが可能である。
For example, in the
整流用TFT507を図4に示す実施の形態2の有機EL素子10と接続点Bの間に挿入することも可能であり、その場合も同様な効果を実施の形態2に付与することが可能である。
The rectifying
実施の形態3では整流用TFT507がダイオード接続しているため、ゲートを制御するための配線を駆動回路500の外部に取り出す必要がなく、また外部から信号を特別に印加する必要も生じない。
In the third embodiment, since the rectifying
但し、整流用TFT507の特性に応じて漏れ電流を低減する目的においては、整流用TFT507のゲート端子を独立させて外部からの信号により駆動させてもよい。なお整流用TFT507は、有機ELの容量への充電を抑制する目的で、以下の実施形態4,5,6,7に適用することも可能である。
However, for the purpose of reducing the leakage current according to the characteristics of the rectifying
<実施の形態4>
図6は、実施の形態4の駆動回路600を示す図である。駆動回路600は、図1の実施の形態1の駆動回路100の接続点Bに、ゲートとドレインを接続してダイオードとして機能させた電力供給用TFT608を接続した回路構成であり、その他の部分は実施の形態1の回路構成と同様である。実施の形態1の駆動回路100の構成要素に対応する構成要素は、600番台の同様の符号で示し、重複説明を省略する。
<Embodiment 4>
FIG. 6 is a diagram illustrating a
駆動回路600は、端子600A、600B、選択用TFT601、容量C1(602)、容量C2(603)、駆動用TFT604、設定用TFT605、及び電力供給用TFT608を含む。
The driving
実施の形態4では、実施の形態1に比べてTFTを1個多く形成する必要があるが、閾値電圧Vthの補償期間において有機EL素子10に電流を流さないため、有機EL素子10の長寿命化に有効なほか、駆動動作をより単純化できる。
In the fourth embodiment, it is necessary to form one TFT more than in the first embodiment. However, since no current flows through the
また、補正電源の電圧Vpを必要とするが、有機EL素子10の電源電圧Vdとは別系統であり、また低電圧でかつ一定であるため、外部ドライバにより容易に駆動することができる。
Further, although the correction power supply voltage Vp is required, it is a system different from the power supply voltage Vd of the
図7は、実施の形態4の駆動回路600を駆動するためのタイミングチャートを示す図である。図7において、時刻T21〜T26が補償期間であり、T27〜T30を画素データ書き込み期間、T31以降を発光期間と呼ぶこととし、全期間においてVb=Voffで一定とする。
FIG. 7 is a diagram illustrating a timing chart for driving the
まず時刻T21でVsel=Vhとすると、接続点Aは容量C1(602)と容量C2(603)が並列に接続された回路構成となる。ここで、時刻T22でVp=Vh1とすると接続点Bの電位が上昇し、さらに時刻T23でVc=VHとすると接続点A及び接続点Bの電位(各々Va、Vb)が等しくなり、容量C1及びC2に電位Va=Vbが書き込まれ、駆動用TFT604はオン状態となり電流が流れる。
First, when Vsel = Vh at time T21, the connection point A has a circuit configuration in which a capacitor C1 (602) and a capacitor C2 (603) are connected in parallel. Here, when Vp = Vh1 at time T22, the potential at the connection point B increases, and when Vc = VH at time T23, the potentials at the connection point A and the connection point B (Va and Vb, respectively) become equal, and the capacitance C1 And the potential Va = Vb are written to C2 and the driving
このとき、時刻T22と時刻T23における回路動作は、時刻T22の動作(Vp=Vh1)が先に設定されているが、機能上は時刻T23と逆または同じタイミングに設定してもよい。 At this time, the circuit operation at time T22 and time T23 is set to the operation at time T22 (Vp = Vh1) first.
次に、時刻T24でVp=Voffにすると、Va=Vbを維持したまま接続点Aに書き込まれた電荷により、駆動用TFT604のゲート・ソース間電圧Vgsが閾値電圧Vthとなるまで流れ続ける。ここで駆動用TFT604の閾値電圧Vthは、容量C1及びC2に保持され、駆動用TFT604の閾値電圧Vthの補償が行われる。
Next, when Vp = Voff at time T24, the electric charges written at the connection point A while maintaining Va = Vb continue to flow until the gate-source voltage Vgs of the driving
時刻T27以降の画素データ書き込み期間や発光期間については、実施の形態1と同様な動作機構であるため、ここでは省略する。 The pixel data writing period and the light emission period after time T27 are the same as those in Embodiment 1, and thus are omitted here.
また、実施の形態4の駆動回路600は、実施の形態2の駆動回路400(図4参照)と同様に接続点Aと電位Vbのラインとの間に容量C1及びC2を直列に接続し、容量C1及びC2の接続部に選択用TFT601を接続する構成としてもよい。即ち、実施の形態2の駆動回路400(図4参照)の構成における接続点Bに電力供給用TFT608を接続した構成であり、この場合も図7のタイミングチャートに従って駆動することができる。
Further, the
なお、電力供給用TFT608は、ゲートとドレインが接続されてダイオード構成となっているため、時刻T22〜T24で補正電源の電圧Vpの(振幅Vpの)パルスを印加する際には、電圧Vpの電圧値で電力供給用TFT608の駆動制御を行うことが可能である。
Since the
電力供給用TFT608のゲートをドレインから独立させて別ラインから信号を印加することで時刻T22〜T24のパルスのタイミングを内部駆動とすることも可能であるが、その場合には配線が増えるなど回路構成が複雑になるため、基本的にはダイオード接続とする方が好ましい。
By applying a signal from another line by making the gate of the
<実施の形態5>
図8は、実施の形態5の駆動回路800を示す図である。駆動回路800は、図1に示す実施の形態1の駆動回路100の接続点Aに、ゲートとドレインを接続してダイオードとして機能させた電力供給用TFT808を接続した回路構成であり、その他の部分は実施の形態1の回路構成と同様である。実施の形態1の駆動回路100の構成要素に対応する構成要素は、800番台の同様の符号で示し、重複説明を省略する。
<Embodiment 5>
FIG. 8 shows a
駆動回路800は、端子800A、800B、選択用TFT801、容量C1(802)、容量C2(803)、駆動用TFT804、設定用TFT805、及び電力供給用TFT808を含む。
The
図8では電力供給用TFT808を見やすいようにA'点で接続した形で記載されているが、実質的には接続点AとA'点は同じ接点と考えてよく、以下の説明では接続点Aに統一して説明する。
In FIG. 8, the
実施の形態5の駆動回路800は、実施の形態4の駆動回路600の電力供給用TFT608の接続点を接続点Bから接続点Aに変えた構成を有する。従って、実施の形態4の駆動回路600と同様に、実施の形態1に比べてTFTを1個多くに形成する必要があるが、閾値電圧Vthの補償期間において有機EL素子10に電流を流さないため有機EL素子10の長寿命化に有効なほか、駆動動作をより単純化できる。
The
また、実施の形態4の駆動回路600と同様に、補正電源の電圧Vpを必要とするが、有機EL素子10の電源電圧Vdとは別系統であり、また低電圧でかつ一定のため、外部ドライバにより容易に駆動することができる。
Further, like the
実施の形態5の駆動回路800の動作は、基本的には実施の形態4の駆動回路600(図6参照)の動作と同様であり、図7に示すタイミングチャートによって説明できるものである。以下、図7を援用する。
The operation of the
まず、時刻T21でVsel=Vhとすると、接続点Aは容量C1(602)と容量C2(603)が並列に接続された回路構成となる。ここで、時刻T22でVp=Vh1とすると接続点Aの電位が上昇し、容量C1及びC2に書き込まれる。 First, when Vsel = Vh at time T21, the connection point A has a circuit configuration in which a capacitor C1 (602) and a capacitor C2 (603) are connected in parallel. Here, when Vp = Vh1 at time T22, the potential at the connection point A rises and is written in the capacitors C1 and C2.
さらに、時刻T23でVc=VHとすると、接続点A及び接続点Bの電位(各々Va、Vb)が等しくなり、容量C1及びC2に書き込まれる電位はVa=Vbとなる。これにより駆動用TFT604はオンになり電流が流れる。
Further, when Vc = VH at time T23, the potentials of the connection point A and the connection point B (Va and Vb, respectively) are equal, and the potential written in the capacitors C1 and C2 is Va = Vb. As a result, the driving
このとき、時刻T22と時刻T23における回路動作は、時刻T22が先に設定されているが、実施の形態5の駆動回路800においても、機能上は逆または同じタイミングに設定してもよい。
At this time, the circuit operation at the time T22 and the time T23 is set at the time T22 first. However, in the
次に、時刻T24でVp=VoffとするとVa=Vbを維持したまま接続点Aに書き込まれた電荷により、駆動用TFT604のゲート・ソース間電圧Vgsが閾値電圧Vthとなるまで、ドレイン・ソース間に電流が流れ続ける。ここで、駆動用TFT604の閾値電圧Vthは容量C1及びC2に保持されることにより、駆動用TFT604の閾値電圧Vthの補償が行われる。
Next, when Vp = Voff at time T24, the drain-source connection is maintained until the gate-source voltage Vgs of the driving
なお、実施の形態5の駆動回路800の場合、実施の形態4の駆動回路600(図6参照)と異なり、設定TFT805がオフの状態で電力供給用TFT808をオンにすると接続点Aに接続した容量C1及びC2に電位が書き込まれるため、図7において時刻T23と時刻T24における回路動作を逆にすることができる。
In the case of the driving
即ち、時刻T24のVp=Voffにするタイミングが、時刻T23のVc=VHにするタイミングより早くても、閾値電圧Vthを補償する効果を得ることが可能であり、実施の形態4の駆動回路600に比べると、駆動時間の設定マージンを広く取ることが可能である。
That is, even when the timing of setting Vp = Voff at time T24 is earlier than the timing of setting Vc = VH at time T23, it is possible to obtain the effect of compensating the threshold voltage Vth, and the
なお、時刻T27以降の画素データ書き込み期間や発光期間については、実施の形態1と同様な動作機構であるため、ここでは省略する。 Note that the pixel data writing period and the light emission period after time T27 are the same as those in Embodiment 1, and thus are omitted here.
また、実施の形態5の駆動回路800は、実施の形態2の駆動回路400(図4参照)と同様に、接続点Aと端子800Bとの間に容量C1及びC2を直列に接続し、容量C1及びC2の接続部に選択用TFT801を接続する構成としてもよい。即ち、実施の形態2の回路構成の接続点Aに電力供給用TFT808を接続した構成であり、この場合も図7の駆動タイミングチャートで駆動することができる。
Similarly to the drive circuit 400 (see FIG. 4) of the second embodiment, the
なお、電力供給用TFT808は、ゲートとドレインが接続されてダイオード構成となっているため、時刻T22〜T24で電圧パルスを印加する際には、電圧Vpで電力供給用TFT808の駆動制御を行うことが可能である。電力供給用TFT808のゲートをドレインから独立させて別ラインから信号を印加し、内部駆動とすることも可能であるが、その場合には配線が増えるなど回路構成が複雑になるため、基本的にはダイオード接続とする方が好ましい。
Note that since the
<実施の形態6>
図9は、実施の形態6の駆動回路900を示す図である。図10は、実施の形態6の駆動回路900を駆動するタイミングチャートを示す図である。
<Embodiment 6>
FIG. 9 is a diagram illustrating a
実施の形態6の駆動回路900では、閾値電圧Vthを補償するために接続点Aに電位を書き込む際に、有機EL素子10(図1参照)への電源供給用のライン(Vd)ではなく、選択用TFT901から書き込む方法を適用したものである。即ち、実施の形態6の駆動回路900では、データ線(Vin)を通じて閾値電圧Vthの補償に必要な電流を供給する。
In the
このような点以外は、実施の形態6の駆動回路900は、実施の形態1、2の駆動回路100、400を変形した回路構成を有するため、実施の形態1、2の駆動回路100、400の構成要素に対応する構成要素は、900番台の同様の符号で示し、重複説明を省略する。
Except for this point, the
駆動回路900は、端子900A、900B、選択用TFT901、容量C1(902)、容量C2(903)、駆動用TFT904、設定用TFT905、及び調整用TFT909を含む。
The
実施の形態6の駆動回路900では、閾値電圧Vthの補償のために書き込む電圧はVthより大きければ低い電圧でよく、補償期間に駆動用TFT904に流れる電流は有機EL素子10の発光に要する最大電流に比べると小さく設定することができるが、十分な電流容量を確保するため、適切な外部ドライバで駆動することが好ましい。
In the
この場合、一つの走査線に書き込む際には全てのデータ線に電流を流すことになるため、例えば補正用の低い電圧の電源を外部ドライバで切り替えてデータ線に接続するような手法を適用することができる。 In this case, when writing to one scanning line, current flows through all the data lines. For example, a method of switching a low voltage power supply for correction with an external driver and connecting to the data line is applied. be able to.
実施の形態6の駆動回路900は、図4に示す実施の形態2の駆動回路400における接続点AとR点の間に調整用TFT909を接続した構成である。なお、図9ではR'点と記載しているが実質的に同じ点であるので、以下ではR点と記す。
The
またT41〜T48を補償期間、T49〜T52を画素データ書き込み期間、T53以降を発光期間と呼ぶこととし、全期間においてVb=Voffで一定(通常は0V)とする。駆動回路900の動作は次の通りである。
Also, T41 to T48 are referred to as a compensation period, T49 to T52 are referred to as a pixel data writing period, and T53 and subsequent periods are referred to as a light emission period, and Vb = Voff is constant (usually 0 V) in all periods. The operation of the
まず、時刻T41にVin=Vzに設定し、時刻T42にVsel=Vhに設定した状態で、時刻T43〜T44にVq=Vh1に設定すると、選択用TFT901及び調整用TFT909がオンになり、接続点Aの電圧Va及びR点の電圧Vrは、Va=Vr=Vzとなり、容量C1(902)及びC2(903)に書き込まれる。ここで電圧Vzは、駆動用TFT904の閾値電圧Vthより大きな電圧に設定しておく。
First, when Vin = Vz is set at time T41 and Vsel = Vh is set at time T42, when Vq = Vh1 is set at times T43 to T44, the
ここでは、時刻T42及び時刻T43の動作はどちらが先であっても同じタイミングであっても構わない。 Here, the operation at time T42 and time T43 may be the same timing regardless of which operation is earlier.
時刻T45でVc=VHに設定してTFT905がオンになると、選択用TFT901はオンの状態であるため、R点の電圧は、Vr=Vzの状態を保持したまま、駆動用TFT904がオンになり、Va=Vb=Vthとなるまで電流が流れる。このときVr>Vaの状態となる。
When Vc = VH is set at time T45 and the
この後、時刻T46でVc=VLに設定して設定用TFT905をオフにし、さらに時刻T47でVsel=Vlに設定し、かつ、時刻T48でVin=Voffに設定して選択用TFT901をオフにすると、容量C1及びC2の直列容量に閾値電圧Vthが書き込まれた状態になる。
After this, Vc = VL is set at time T46 to turn off the setting
なお、時刻T29以降の画素データ書き込み期間や発光期間については、実施の形態4と同様な動作機構であるためここでは省略するが、式(1)において閾値電圧Vthの項が消えるため、実施の形態1乃至5と同様に、閾値電圧Vthの補償を行うことが可能である。なお、入力電圧の大きさは基本的にVin≧Vrに設定される。 Note that the pixel data writing period and the light emission period after time T29 are omitted here because they have the same operation mechanism as in the fourth embodiment, but the term of the threshold voltage Vth disappears in equation (1). As in the first to fifth embodiments, the threshold voltage Vth can be compensated. Note that the magnitude of the input voltage is basically set to Vin ≧ Vr.
図11は、実施の形態6の駆動回路900の変形例による駆動回路1100を示す図である。駆動回路1100は、端子1100A、1100B、選択用TFT1101、容量C1(1102)、容量C2(1103)、駆動用TFT1104、設定用TFT1105、及び調整用TFT1109を含む。
FIG. 11 is a diagram illustrating a
図11に示す駆動回路1100は、図9の調整用TFT909を容量C2(903)の両端に接続するのではなく、接続点Aと端子1100Aとの間に接続した回路構成を有する。このため、図9と接続は異なるが、基本的に同様な動作を実現する。従って、図10に示した駆動タイミングチャートによって動作させることが可能であり、補償するための原理も図9と同様なためここでは省略する。
A
<実施の形態7>
図12は実施の形態7の駆動回路1200を示す図である。図12において、図1に示した実施の形態1の駆動回路100の接続点Aと端子100Aとの間に並列に調整用TFT1209を追加したものである。なお、図12には接続点A'を示すが、実質的に接続点Aと同じ接続点であるため、以下では接続点Aと称す。
<Embodiment 7>
FIG. 12 shows a
実施の形態7の駆動回路1200は、実施の形態1の回路における閾値電圧Vthを補償するために接続点Aに電位を書き込む際に、有機EL素子10を介してではなく、選択用TFT1201の入力側(端子1200A)からデータ電圧を利用して直接的に電位を書き込む構成としたものである。即ち、実施の形態7の駆動回路1200では、データ線を通じて電圧補償に必要な電流が供給される。
The
このような点以外は、実施の形態7の駆動回路1200は、実施の形態1の駆動回路100を変形した回路構成を有するため、実施の形態1の駆動回路100の構成要素に対応する構成要素は、1200番台の同様の符号で示し、重複説明を省略する。
Except for this point, the
駆動回路1200は、端子1200A、1200B、選択用TFT1201、容量C1(1202)、容量C2(1203)、駆動用TFT1204、設定用TFT1205、及び調整用TFT1209を含む。
The
実施の形態7では、閾値電圧Vthを補償するために容量C1(1202)及びC2(1203)に書き込む電圧は、Vthより大きければ低い電圧で良く、補償期間に駆動用TFT1204に流れる電流は、有機EL素子10の発光に要する最大電流に比べると小さく設定することができる。しかしながら、データ電圧Vinによる容量C1(1202)及びC2(1203)への書き込みにおいて、十分な電流容量を確保するために、必要に応じてデータ線に適切な外部ドライバを設ける等の対応策を行いながら、容量C1(1202)及びC2(1203)への書き込みを行うことが好ましい。
In Embodiment 7, the voltage written to the capacitors C1 (1202) and C2 (1203) in order to compensate the threshold voltage Vth may be a low voltage as long as it is larger than Vth, and the current flowing through the driving
この場合、一つの走査線に書き込む際には全てのデータ線に電流を流すことになるため、例えば補正用の低い電圧の電源を外部ドライバで切り替えてデータ線に接続するような手法を適用することができる。 In this case, when writing to one scanning line, current flows through all the data lines. For example, a method of switching a low voltage power supply for correction with an external driver and connecting to the data line is applied. be able to.
また、図12に示す駆動回路1200は、図13に示す駆動回路1300のように変形することが可能である。
Further, the
図13は、実施の形態7の変形例による駆動回路1300を示す図である。
FIG. 13 shows a
図13に示す駆動回路1300は、図12に示す駆動回路1200の調整用TFT1209のドレインの接続先を、端子1200Aから、選択用TFT1301のソースに切り替えたものである。
A
駆動回路1300は、端子1300A、1300B、選択用TFT1301、容量C1(1302)、容量C2(1303)、駆動用TFT1304、設定用TFT1305、及び調整用TFT1309を含む。なお、選択用TFT1301のソース、容量C1(1302)の一端、及び調整用TFT1309のドレインの接続点を接続点Sと称す。
The
図13に示す駆動回路1300は、実施の形態6の駆動回路900(図9参照)と同様に、図10に示した駆動タイミングチャートによって動作させることが可能である。なお、実質的には図12に示す駆動回路1200も同様な動作原理で説明できるため、ここでは図13に示す駆動回路1300の動作について説明する。また、ここでは、図10を援用する。
The
まず、図10において時刻T41にVin=Vzに設定し、時刻T42にVsel=Vhに設定した状態で、時刻T43〜T44にVq=Vh1に設定すると、選択用TFT1301及びTFT1309がオンになり、接続点Aの電位Vaは、Va=Vzとなる。これにより、容量C1(1302)と容量C2(1303)に電圧Vzが書き込まれる。ここでVzは駆動用TFT1304の閾値電圧Vthより大きな電圧に設定する。
First, in FIG. 10, when Vin = Vz is set at time T41 and Vsel = Vh is set at time T42, when Vq = Vh1 is set from time T43 to T44, the
ここでは、実施の形態6と同様に、時刻T42及びT43の動作はどちらが先であっても同じタイミングであっても構わない。 Here, as in the sixth embodiment, the operation at time T42 and T43 may be the same timing regardless of which operation is earlier.
時刻T45でVc=VHに設定してTFT1305をオンにすると、選択用TFT1301はオンの状態であるため、S点の電位はVs=Vzの状態を保持したまま駆動用TFT1304がオンになり、Va=Vb=Vthとなるまで電流が流れる。このときVs>Vaの状態となる。
At time T45, when Vc = VH is set and the
その後、時刻T46でVc=VLに設定して調整用TFT1305をオフにし、さらに時刻T47でVsel=Vlに設定し、時刻T8でVin=Voffに設定して選択用TFT901をオフにすると、容量C1及びC2によりVthが書き込まれた状態で維持される。
After that, Vc = VL is set at time T46 to turn off the
なお、時刻T29以降の画素データ書き込み期間や発光期間については、実施の形態1と同様な動作機構であるためここでは省略するが、式(1)において閾値電圧Vthの項が消えるため、閾値電圧Vthの補償を行うことが可能となる。なお、データ電圧Vinの大きさは、基本的にVin≧Vsに設定される。 Note that the pixel data writing period and the light emission period after time T29 are omitted here because they have the same operation mechanism as in the first embodiment, but the term of the threshold voltage Vth disappears in the equation (1). It is possible to compensate for Vth. Note that the magnitude of the data voltage Vin is basically set to Vin ≧ Vs.
[実施の形態1乃至7の共通の駆動方法]
実施の形態1乃至7の駆動回路(100、400、500、600、800、900、1100、1200、1300)は、1画素内におけるTFTの数が3個または4個程度で構成されるため、画素の微細化に有利であり、さらに作製プロセスの簡略化などに伴い歩留まり低下を抑制できるなど、有機ELディスプレイの微細化や高速駆動に効果的な回路構成を有する。
[Common Driving Method of Embodiments 1 to 7]
Since the driver circuits (100, 400, 500, 600, 800, 900, 1100, 1200, 1300) of Embodiments 1 to 7 are configured with about three or four TFTs in one pixel, It has an advantageous circuit configuration for miniaturization and high-speed driving of an organic EL display, which is advantageous for pixel miniaturization and further can suppress a decrease in yield due to simplification of the manufacturing process.
実施の形態1乃至7において、駆動用TFT(104、404、504、604、804、904、1104、1204、1304)のソースは基準電位Vbとなる配線(を介して端子100B、400B、500B、600B、800B、900B、1100B、1200B、1300B)に接続されており、ソース電位が変動しない。このため、画素データの入力は(端子100A、400A、500A、600A、800A、900A、1100A、1200A、1300Aを介して)電圧Vinによって容易に制御することができる。
In the first to seventh embodiments, the source of the driving TFT (104, 404, 504, 604, 804, 904, 1104, 1204, 1304) is a wiring (via the
実施の形態1乃至7は、駆動用TFTのゲートに電流を流入させて容量に電荷を保持させるとともに、駆動用TFTをダイオード接続させて蓄積させた容量から電流を流出させることにより機能するが、それを効率よく行うための回路構成を有し、かつ適切な駆動タイミングチャートにより動作する。 The first to seventh embodiments function by causing a current to flow into the gate of the driving TFT to hold the charge in the capacitor, and causing the current to flow out of the accumulated capacitor by diode-connecting the driving TFT. It has a circuit configuration for performing it efficiently and operates according to an appropriate drive timing chart.
また、実施の形態1乃至7においては、駆動用TFTの閾値電圧Vthの補償(補正)をした後に画素データが書き込まれ、最後に電源電圧Vdをオンにするタイミングで発光期間となり有機EL素子10が発光する。即ち、補償期間、画素データ書き込み期間、発光期間を独立に設定することができる。 In the first to seventh embodiments, pixel data is written after the threshold voltage Vth of the driving TFT is compensated (corrected), and finally the light emitting period is reached when the power supply voltage Vd is turned on. Emits light. That is, the compensation period, the pixel data writing period, and the light emission period can be set independently.
従って、実施の形態1乃至7の駆動回路では、補償期間と画素データ書き込み期間とが終了した後に、様々な発光期間の設け方を実現することができる。ここで、図14及び図15を用いて、すべての走査線についての補償期間、画素データ書き込み期間、発光期間の設定の仕方について説明する。 Therefore, in the driving circuits of Embodiments 1 to 7, various light emission periods can be provided after the compensation period and the pixel data writing period are completed. Here, how to set the compensation period, the pixel data writing period, and the light emission period for all the scanning lines will be described with reference to FIGS.
図14及び図15は、実施の形態1乃至7の駆動回路を用いた有機ELディスプレイにおける補償期間、画素データ書き込み期間、発光期間の関係を概略的に示すタイミングチャートである。図14及び図15に示すタイミングチャートは、図2、7、10に示す走査線毎のタイミングチャートを時間軸方向にずらしながら、有機ELディスプレイに含まれるすべての走査線分だけ縦方向に並べたものである。 14 and 15 are timing charts schematically showing the relationship between the compensation period, the pixel data writing period, and the light emission period in the organic EL display using the drive circuit of the first to seventh embodiments. The timing charts shown in FIGS. 14 and 15 are arranged in the vertical direction for all the scanning lines included in the organic EL display while shifting the timing chart for each scanning line shown in FIGS. Is.
図14(A)に示すように、補償期間、画素データ書き込み期間、発光期間をすべての走査線に対して、順次時間をずらしながら行ってもよい。この場合は、各走査線に対応する有機EL素子10は、順次発光されることになる。
As shown in FIG. 14A, the compensation period, the pixel data writing period, and the light emission period may be performed for all the scanning lines while sequentially shifting the time. In this case, the
また、図14(B)に示すように、すべての走査線を複数のブロックに分けて、補償期間と画素データ書き込み期間は、図14(A)と同様に、すべての走査線に対して、順次時間をずらしながら行い、発光期間は、ブロック毎に同時に行うようにしてもよい。この場合は、ブロック毎に発光が同時に行われることになる。 Further, as shown in FIG. 14B, all the scanning lines are divided into a plurality of blocks, and the compensation period and the pixel data writing period are the same for all the scanning lines as in FIG. The light emission period may be performed simultaneously for each block by sequentially shifting the time. In this case, light emission is performed simultaneously for each block.
また、図14(C)に示すように、補償期間と画素データ書き込み期間は、すべての走査線に対して順次時間をずらしながら行い、発光期間は、すべての走査線について同時に行うようにしてもよい。この場合は、すべての走査線について発光が同時に行われることになる。 Further, as shown in FIG. 14C, the compensation period and the pixel data writing period are performed while sequentially shifting the time with respect to all the scanning lines, and the light emitting period is performed simultaneously for all the scanning lines. Good. In this case, light emission is performed simultaneously for all the scanning lines.
なお、図14(A)及び(B)については、全画素データの書き込み時間を1フィールド分費やす場合を示すが、書き込み期間や発光期間については自由に設定してよい。 14A and 14B show the case where the writing time of all the pixel data is consumed for one field, the writing period and the light emitting period may be set freely.
また、実施の形態1乃至7の駆動回路を用いた有機ELディスプレイに、ブロックで発光させる方式や、すべての走査線について同時発光させる方式を適用する場合には、図15に示すように、閾値電圧の補償期間をブロック毎に設け、又は、全ての走査線について同時に設け、その後に、画素データ書き込み期間をブロック毎に設け、又は、全ての走査線について同時に設け、その後に発光期間をブロック毎に設け、又は、全ての走査線について同時に設けることも可能である。この場合は図14(A)に示す順次発光方式に比べて閾値電圧の補償期間を短縮できるという大きな利点を持つため、閾値補正にかける時間を長く設定できるだけでなく、現状のテレビ方式で用いられている60Hz駆動より高フレームレートで駆動する場合、例えば120Hz駆動や240Hz駆動に適用する際には特にその効果が発揮される。 In addition, in the case where a method of emitting light in blocks or a method of simultaneously emitting light for all scanning lines is applied to the organic EL display using the drive circuit of Embodiments 1 to 7, as shown in FIG. A voltage compensation period is provided for each block, or provided simultaneously for all scanning lines, and then a pixel data writing period is provided for each block, or provided simultaneously for all scanning lines, and then a light emission period is provided for each block. Or all scanning lines can be provided simultaneously. In this case, since the threshold voltage compensation period can be shortened compared to the sequential light emission method shown in FIG. 14A, not only can the time required for threshold correction be set longer, but it is also used in the current television system. In the case of driving at a higher frame rate than the 60 Hz driving, for example, when applied to 120 Hz driving or 240 Hz driving, the effect is particularly exerted.
特に、走査線4000本級のスーパーハイビジョンにおいても実施の形態1乃至7を適用することが可能であり、図14及び図15に示す駆動方式を用いて高画質な動画表示を行うことができる。また、高フレームレート(120Hz以上)においては同時発光方式のみならず、上述のようにブロックごと、あるいは前画素を一斉に閾値電圧補償する手法を有効に適用することも有効となる。 In particular, Embodiments 1 to 7 can be applied to Super Hi-Vision with 4000 scanning lines, and high-quality moving image display can be performed using the driving method shown in FIGS. In addition, at a high frame rate (120 Hz or more), it is effective to apply not only the simultaneous light emission method but also the method of compensating the threshold voltage for each block or the previous pixel all at once as described above.
また、上述のように実施の形態1乃至7をスーパーハイビジョンに適用する場合には、走査線数が増えて1ラインあたりに要する時間が短くなるため、画面内をブロックに分割して各ブロックごとに捜査する分割方式を導入することも可能である。 In addition, when the first to seventh embodiments are applied to Super Hi-Vision as described above, the number of scanning lines increases and the time required per line is shortened, so the screen is divided into blocks and each block is divided. It is also possible to introduce a division method to investigate.
また、実施の形態1乃至7においては、従来の駆動方式と同様に、黒挿入を効果的に適用するなど、1フレーム内の発光時間を自由に設定してよい。特に動画特性を向上させるためには、有機EL素子10の発光時間が1フレームあたり50%以下であることが望ましいが、有機EL素子10の寿命や発光効率などを考慮すると、25%から75%程度であることが望ましい。
In Embodiments 1 to 7, the light emission time in one frame may be freely set, such as effectively applying black insertion, as in the conventional driving method. In particular, in order to improve the moving image characteristics, it is desirable that the light emission time of the
このような黒挿入は、電源電圧Vdのオン時間で容易に制御可能であるが、基本的には走査線1本単位で外部回路によってオン・オフ設定を行うことができ、特に図14(B)及び(C)の駆動方法では、電源ラインをブロック毎、又は、すべての走査線でまとめて同時に駆動することが可能である。 Such black insertion can be easily controlled by the on-time of the power supply voltage Vd, but basically it can be turned on / off by an external circuit in units of one scanning line. ) And (C), it is possible to drive the power supply lines for each block or all the scanning lines simultaneously.
また、実施の形態4乃至7の駆動回路(600、800、900、1100、1200、1300)では、電源電圧Vdは補償期間においてパルス電圧の印加などのオン・オフ動作を一切行う必要がない。従って、発光期間にオン・オフの二値動作のみ制御すればよいため、消費電力を低減できるとともに簡単な外部ドライバのみで構成可能である。 Further, in the drive circuits (600, 800, 900, 1100, 1200, 1300) of the fourth to seventh embodiments, the power supply voltage Vd does not need to perform any on / off operation such as application of a pulse voltage during the compensation period. Therefore, since only the binary operation of on / off needs to be controlled during the light emission period, power consumption can be reduced and a simple external driver can be used.
さらに、実施の形態1乃至7においては、従来の駆動方式と同様に、発光期間後に前フィールドの各電位や電流を初期状態に戻すリセット期間を適用させてもよい。その場合、発光期間終了時にVd=Voffにした後、各TFTにパルス電圧を印加して各TFTを初期状態にリセットさせてもよい。 Further, in Embodiments 1 to 7, as in the conventional driving method, a reset period in which each potential or current in the previous field is returned to the initial state after the light emission period may be applied. In that case, after setting Vd = Voff at the end of the light emission period, a pulse voltage may be applied to each TFT to reset each TFT to an initial state.
特に、図14(B)及び(C)においては、リセットを複数の走査線でまとめて行うため、リセット時間を長く設定することもできる。 In particular, in FIGS. 14B and 14C, resetting is performed collectively by a plurality of scanning lines, so that the reset time can be set longer.
また、実施の形態1乃至7においては、リセットを発光期間の終了後に直ぐに行うことが好ましいが、閾値電圧の補償直前に行ってもよい。また、発光期間の終了後にリセット及び閾値電圧補償を行った後に待機時間を設け、次のフィールドの始まるタイミングで書き込みを始めてもよい。即ち本方式では、閾値電圧Vthの補償期間、画素データ書込み時間、発光期間を独立に制御できるため、リセット期間を含めて、各フィールドの中で各々の期間のタイミングや時間配分は自由に設定することができる。 In the first to seventh embodiments, the reset is preferably performed immediately after the end of the light emission period, but may be performed immediately before the compensation of the threshold voltage. In addition, a standby time may be provided after reset and threshold voltage compensation are performed after the end of the light emission period, and writing may be started at the start of the next field. That is, in this method, the compensation period of the threshold voltage Vth, the pixel data writing time, and the light emission period can be controlled independently, so that the timing and time distribution of each period can be freely set in each field including the reset period. be able to.
なお、実施の形態1乃至7において、Vsel=Vlを印加する際に応答速度を速くするためには、Vinに接続する配線(データ配線)の抵抗をなるべく小さくすることが望ましいが、VselとコンデンサC1との接続点、及び基準電圧Vbとなる配線とをソース・ドレインとして接続するTFTを設け、Vb=VlをVcのタイムチャートと同期して供給することも可能である。 In the first to seventh embodiments, in order to increase the response speed when applying Vsel = Vl, it is desirable to reduce the resistance of the wiring (data wiring) connected to Vin as much as possible. It is also possible to provide TFTs that connect the connection point with C1 and the wiring that becomes the reference voltage Vb as the source and drain, and supply Vb = Vl in synchronization with the time chart of Vc.
また、実施の形態1乃至7の駆動タイミングチャート例(図2、図7、図10)においては、閾値電圧の補償期間の終了時に選択用TFTのVin=Voff及びVsel=Vlの状態にしてから画素データ書込み期間に入るが、補償後すぐに書き込みを行う場合においては、Vsel=Vlの状態に保持したままVin=Vxを入力することも可能である。その場合、図10におけるVinもVzからVoffの状態を取らずにVxを書き込んでもよい。 In the drive timing chart examples of the first to seventh embodiments (FIGS. 2, 7, and 10), the selection TFT is set to Vin = Voff and Vsel = Vl at the end of the threshold voltage compensation period. In the pixel data writing period, when writing is performed immediately after compensation, it is possible to input Vin = Vx while keeping Vsel = Vl. In that case, Vx in FIG. 10 may be written without taking the state of Vz to Voff.
<実施例>
本発明の実施例として、実施の形態1乃至7に示した各々の駆動回路に含まれるTFTのモデルとしてnチャネルのポリシリコンを適用してシミュレーションを行った。
<Example>
As an example of the present invention, simulation was performed by applying n-channel polysilicon as a TFT model included in each of the driving circuits shown in the first to seventh embodiments.
図1、図4、図5、図6、図8、図9、図11、図12及び図13に示した各駆動回路(100、400、500、600、800、900、1100、1200、1300)において、Vd、Vsel、Vc、Vd、Vp、VqをTFTモデルの特性に合わせて適切に設定し、有機EL素子10に流れる電流を一定として実験を行った。また、TFTモデルはTFT特性の実測値に基づきフィッティングにより構成した。また、比較用の駆動回路1(図3参照)についてもシミュレーションを行った。
1, 4, 5, 6, 8, 9, 11, 12, and 13, each of the driving circuits (100, 400, 500, 600, 800, 900, 1100, 1200, 1300). ), Vd, Vsel, Vc, Vd, Vp, and Vq were appropriately set according to the characteristics of the TFT model, and the experiment was performed with the current flowing through the
まず図3の比較用の駆動回路1においては、駆動TFT303の閾値電圧が0.1V変動しただけで電流値が20%以上変動するのに対し、補償回路を適用した本実施例(駆動回路100、400、500、600、800、900、1100、1200、1300)では、適切な回路設計を行うことにより電流変動を1%未満に抑制できることが確認された。
First, in the driving circuit 1 for comparison shown in FIG. 3, the current value fluctuates by 20% or more when the threshold voltage of the driving
さらに走査線4000本をフレーム周波数120Hz(発光アパーチャー50%)で駆動する場合を考慮し、「閾値電圧の補償期間の直後に画素データ書き込み期間を設け、4ms保持した後に発光期間(4ms)を設けた場合(条件(1))」と、「閾値電圧の補償期間の終了後4ms保持した後に、画素データ書き込み期間及び発光期間(4ms)を順次設けた場合(条件(2))」をシミュレーションし、各々の有機EL素子10に流れる電流値を比較した。
Furthermore, considering the case where 4000 scanning lines are driven at a frame frequency of 120 Hz (light emission aperture 50%), “a pixel data writing period is provided immediately after the threshold voltage compensation period, and a light emission period (4 ms) is provided after holding for 4 ms. ”(Condition (1))” and “when the pixel data writing period and light emission period (4 ms) are sequentially provided after holding for 4 ms after the end of the threshold voltage compensation period (condition (2))”. The current values flowing through the
これらは一斉(同時)書き込みを行い同時発光させる方式に対応し、条件(1)は1ライン目の各画素、また条件(2)は4000線本目の各画素に対応する。シミュレーションの結果、実施の形態1乃至7の全ての駆動回路(100、400、500、600、800、900、1100、1200、1300)について電流値の変動は1%未満となり、スーパーハイビジョン級においてもフレームレート120Hzで同時発光させる手法にも適用できることが分かった。また、これらは有機EL素子10の設定最大電流を2、10、100、256で単純に割った電流についても同様な結果が得られ、8ビットで階調表現した場合にも適用できる可能性がシミュレーション実験により確認された。
These correspond to a method in which simultaneous (simultaneous) writing is performed and light is emitted simultaneously. Condition (1) corresponds to each pixel on the first line, and condition (2) corresponds to each pixel on the 4000th line. As a result of the simulation, the fluctuation of the current value is less than 1% for all the drive circuits (100, 400, 500, 600, 800, 900, 1100, 1200, 1300) of the first to seventh embodiments. It was found that the present invention can also be applied to a method of simultaneously emitting light at a frame rate of 120 Hz. In addition, the same result is obtained for the current obtained by simply dividing the set maximum current of the
以上説明したように、本発明によれば、駆動用TFTのソース側を基準電位点に直結させ、ソース電位の変動が生じない状態で閾値電圧補正が可能となり、有機EL素子10の発光輝度のばらつきを大幅に抑制することが可能となる。
As described above, according to the present invention, the source side of the driving TFT is directly connected to the reference potential point, the threshold voltage can be corrected in a state where the source potential does not vary, and the emission luminance of the
従って、本発明の駆動回路を有機ELディスプレイに適用すれば、同時発光方式やブロック発光方式など種々の発光方式にも対応でき、スーパーハイビジョンの高フレーム化技術の実現など、高画質なディスプレイパネルへの応用が期待できる。 Therefore, if the drive circuit of the present invention is applied to an organic EL display, it can support various light emission methods such as a simultaneous light emission method and a block light emission method, and realize a high image quality display panel such as realization of a high frame technology of Super Hi-Vision. The application of can be expected.
本発明は、有機EL素子のカソード側に駆動用のnチャネルTFTを接続する構成において、駆動用TFTの閾値電圧が変動しても自己補償可能な回路を構成するものである。即ち本発明では、駆動用のnチャネルTFTのゲートとドレイン間に少なくともTFTを一つ追加し、かつゲートとソース間に容量を接続した基本構成を有し、ゲートに適切な電流を入出力させる回路構成を持つ。駆動用TFTのソース側は基準電位となる配線に直結させることにより、ソース電位の変動が生じず、さらに各入力端子に適切なタイミングで信号を印加させる手段が適用される。これにより駆動用TFTのゲートには選択用TFTによる電圧制御が容易になるのみならず、駆動用TFTの閾値電圧の変動・ばらつきにも適切な電流補償が行えるため、有機ELの発光輝度のばらつきを大幅に抑制することが可能となる。 The present invention constitutes a circuit capable of self-compensation even when the threshold voltage of the driving TFT fluctuates in the configuration in which the driving n-channel TFT is connected to the cathode side of the organic EL element. In other words, the present invention has a basic configuration in which at least one TFT is added between the gate and drain of an n-channel TFT for driving, and a capacitor is connected between the gate and source, and an appropriate current is input to and output from the gate. Has a circuit configuration. By directly connecting the source side of the driving TFT to a wiring serving as a reference potential, there is applied a means for applying a signal to each input terminal at an appropriate timing without causing a change in the source potential. This not only facilitates voltage control by the selection TFT at the gate of the driving TFT, but also enables appropriate current compensation for fluctuations and fluctuations in the threshold voltage of the driving TFT, thereby causing variations in the emission luminance of the organic EL. Can be greatly suppressed.
以上、本発明の例示的な実施の形態の駆動回路について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。 The drive circuit according to the exemplary embodiment of the present invention has been described above, but the present invention is not limited to the specifically disclosed embodiment, and is not deviated from the scope of the claims. Various modifications and changes are possible.
100、400、500、600、800、900、1100、1200、1300 駆動回路
100A、100B、400A、400B、500A、500B、600A、600B、800A、800B、900A、900B、1100A、1100B、1200A、1200B、1300A、1300B 端子
101、401、501、601、801、901、1101、1201、1301 選択用TFT
102、402、502、602、802、902、1102、1202、1302 容量C1
103、403、503、603、803、903、1103、1203、1303 容量C2
104、404、504、604、804、904、1104、1204、1304 駆動用TFT
105、405、505、605、805、905、1105、1205、1305 設定用TFT
507 整流用TFT
608、808 電力供給用TFT
909、1109、1209、1309 調整用TFT
100, 400, 500, 600, 800, 900, 1100, 1200, 1300
102, 402, 502, 602, 802, 902, 1102, 1202, 1302 capacity C1
103, 403, 503, 603, 803, 903, 1103, 1203, 1303 capacity C2
104, 404, 504, 604, 804, 904, 1104, 1204, 1304 Driving TFT
105, 405, 505, 605, 805, 905, 1105, 1205, 1305 Setting TFT
507 Rectifier TFT
608, 808 TFT for power supply
909, 1109, 1209, 1309 Adjustment TFT
Claims (4)
ドレイン又はソースの一方がデータ線に接続されるnチャネル型の選択用TFTと、
前記選択用TFTのドレイン又はソースの他方に一端が接続され、基準電位点に他端が接続される第1キャパシタと、
前記駆動用TFTのゲートに一端が接続され、前記第1キャパシタの前記一端と前記選択用TFTのドレイン又はソースの他方とに他端が接続される第2キャパシタと、
ドレイン又はソースの一方が前記第2キャパシタの前記一端に接続され、ドレイン又はソースの他方が前記第2キャパシタの前記他端に接続される調整用TFTと、
ドレイン又はソースの一方が前記第2キャパシタの一端と前記駆動用TFTのゲートとに接続され、他方が前記有機EL素子のカソードと前記駆動用TFTのドレインとの間に接続される、nチャネル型の設定用TFTと
を含み、
前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用TFT及び前記調整用TFTをオンにして前記データ線から前記第1キャパシタを充電する充電期間と、
前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機EL素子への電力供給を遮断した状態で、前記選択用TFT及び前記設定用TFTをオンにして、前記駆動用TFTをダイオード駆動して前記第1キャパシタと第2キャパシタにより前記駆動用TFTのゲート・ソース間電圧を閾値電圧に設定する設定期間と
による駆動を行う、駆動回路。 An n-channel type driving TFT having a drain connected to the cathode of the organic EL element and a source connected to a reference potential point;
An n-channel type selection TFT in which either the drain or the source is connected to the data line;
A first capacitor having one end connected to the other of the drain or source of the selection TFT and the other end connected to a reference potential point;
A second capacitor having one end connected to the gate of the driving TFT and the other end connected to the one end of the first capacitor and the other of the drain or source of the selection TFT;
An adjustment TFT in which one of a drain or a source is connected to the one end of the second capacitor, and the other of the drain or the source is connected to the other end of the second capacitor;
One of the drain and the source is connected to one end of the second capacitor and the gate of the driving TFT, and the other is connected between the cathode of the organic EL element and the drain of the driving TFT. Including the setting TFT and
A charging period for charging the first capacitor from the data line by turning on the selection TFT and the adjustment TFT in a state where the potential of the data line is set to a predetermined data potential higher than a reference potential;
After the charging period, while setting the potential of the data line to the predetermined data potential, in a state where the power supply to the organic EL element is cut off, the selection TFT and the setting TFT are turned on, A driving circuit that drives a driving TFT by a diode and performs driving by a setting period in which a gate-source voltage of the driving TFT is set to a threshold voltage by the first capacitor and the second capacitor.
ドレイン又はソースの一方がデータ線に接続されるnチャネル型の選択用TFTと、
前記選択用TFTのドレイン又はソースの他方に一端が接続され、前記駆動用TFTのゲートに他端が接続される第1キャパシタと、
前記駆動用TFTのゲートと前記第1キャパシタの他端とに一端が接続され、他端が前記基準電位点に接続される第2キャパシタと、
ドレイン又はソースの一方がデータ線に接続され、他方が前記第1キャパシタの他端と前記第2キャパシタの一端とに接続されるnチャネル型の調整用TFTと、
ドレイン又はソースの一方が前記第1キャパシタの他端、前記第2キャパシタの一端、前記調整用TFTのドレイン又はソースの他方、及び前記駆動用TFTのゲートに接続され、ドレイン又はソースの他方が前記有機EL素子のカソードと前記駆動用TFTのドレインとに接続される、nチャネル型の設定用TFTと
を含み、
前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用TFT及び前記調整用TFTをオンにして前記データ線から前記第2キャパシタを充電する充電期間と、
前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機EL素子への電力供給を遮断した状態で、前記選択用TFT及び前記設定用TFTをオンにして、前記第2キャパシタの前記充電で得られた電力で前記駆動用TFTをダイオード駆動して前記駆動用TFTのゲート・ソース間電圧を閾値電圧に設定する設定期間と
による駆動を行う、駆動回路。 An n-channel type driving TFT having a drain connected to the cathode of the organic EL element and a source connected to a reference potential point;
An n-channel type selection TFT in which either the drain or the source is connected to the data line;
A first capacitor having one end connected to the other of the drain or source of the selection TFT and the other end connected to the gate of the driving TFT;
A second capacitor having one end connected to the gate of the driving TFT and the other end of the first capacitor and the other end connected to the reference potential point;
One of a drain and a source is connected to the data line, and the other is connected to the other end of the first capacitor and one end of the second capacitor;
One of the drain and the source is connected to the other end of the first capacitor, one end of the second capacitor, the other of the drain or source of the adjustment TFT, and the gate of the driving TFT, and the other of the drain or source is the An n-channel type setting TFT connected to the cathode of the organic EL element and the drain of the driving TFT,
A charging period in which the selection TFT and the adjustment TFT are turned on to charge the second capacitor from the data line in a state where the potential of the data line is set to a predetermined data potential higher than a reference potential;
After the charging period, while setting the potential of the data line to the predetermined data potential, in a state where the power supply to the organic EL element is cut off, the selection TFT and the setting TFT are turned on, A driving circuit that performs driving according to a setting period in which the driving TFT is diode-driven with the power obtained by the charging of the second capacitor and the gate-source voltage of the driving TFT is set to a threshold voltage.
ドレイン又はソースの一方がデータ線に接続されるnチャネル型の選択用TFTと、
前記選択用TFTのドレイン又はソースの他方に一端が接続され、前記駆動用TFTのゲートに他端が接続される第1キャパシタと、
前記駆動用TFTのゲートと前記第1キャパシタの他端とに一端が接続され、他端が前記基準電位点に接続される第2キャパシタと、
ドレイン又はソースの一方が前記選択用TFTのドレイン又はソースの他方に接続され、ドレイン又はソースの他方が前記第1キャパシタの他端と前記第2キャパシタの一端とに接続されるnチャネル型の調整用TFTと、
ドレイン又はソースの一方が前記第1キャパシタの他端、前記第2キャパシタの一端、前記調整用TFTのドレイン又はソースの他方、及び前記駆動用TFTのゲートに接続され、ドレイン又はソースの他方が前記有機EL素子のカソードと前記駆動用TFTのドレインとに接続される、nチャネル型の設定用TFTと
を含み、
前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用TFT及び前記調整用TFTをオンにして前記データ線から前記第2キャパシタを充電する充電期間と、
前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機EL素子への電力供給を遮断した状態で、前記選択用TFT及び前記設定用TFTをオンにして、前記第2キャパシタの前記充電で得られた電力で前記駆動用TFTをダイオード駆動して前記駆動用TFTのゲート・ソース間電圧を閾値電圧に設定する設定期間と
による駆動を行う、駆動回路。 An n-channel type driving TFT having a drain connected to the cathode of the organic EL element and a source connected to a reference potential point;
An n-channel type selection TFT in which either the drain or the source is connected to the data line;
A first capacitor having one end connected to the other of the drain or source of the selection TFT and the other end connected to the gate of the driving TFT;
A second capacitor having one end connected to the gate of the driving TFT and the other end of the first capacitor and the other end connected to the reference potential point;
One of the drain and the source is connected to the other of the drain and the source of the selection TFT, and the other of the drain and the source is connected to the other end of the first capacitor and one end of the second capacitor. TFT for
One of the drain and the source is connected to the other end of the first capacitor, one end of the second capacitor, the other of the drain or source of the adjustment TFT, and the gate of the driving TFT, and the other of the drain or source is the An n-channel type setting TFT connected to the cathode of the organic EL element and the drain of the driving TFT,
A charging period in which the selection TFT and the adjustment TFT are turned on to charge the second capacitor from the data line in a state where the potential of the data line is set to a predetermined data potential higher than a reference potential;
After the charging period, while setting the potential of the data line to the predetermined data potential, in a state where the power supply to the organic EL element is cut off, the selection TFT and the setting TFT are turned on, A driving circuit that performs driving according to a setting period in which the driving TFT is diode-driven with the power obtained by the charging of the second capacitor and the gate-source voltage of the driving TFT is set to a threshold voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004649A JP6270492B2 (en) | 2014-01-14 | 2014-01-14 | Driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004649A JP6270492B2 (en) | 2014-01-14 | 2014-01-14 | Driving circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015132738A JP2015132738A (en) | 2015-07-23 |
JP6270492B2 true JP6270492B2 (en) | 2018-01-31 |
Family
ID=53899973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014004649A Expired - Fee Related JP6270492B2 (en) | 2014-01-14 | 2014-01-14 | Driving circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6270492B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6732457B2 (en) * | 2016-01-20 | 2020-07-29 | 日本放送協会 | Image display |
CN115023756B (en) * | 2021-07-30 | 2023-10-20 | 京东方科技集团股份有限公司 | Pixel driving circuit, driving method thereof and display panel |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006516745A (en) * | 2003-01-24 | 2006-07-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix display device |
JP2005099247A (en) * | 2003-09-24 | 2005-04-14 | Toppoly Optoelectronics Corp | Drive circuit of pixel for active matrix organic light-emitting diode having threshold voltage compensation, and drive method of the same |
JP5081374B2 (en) * | 2005-01-17 | 2012-11-28 | 株式会社ジャパンディスプレイイースト | Image display device |
KR100865394B1 (en) * | 2007-03-02 | 2008-10-24 | 삼성에스디아이 주식회사 | Organic Light Emitting Display |
US8207918B2 (en) * | 2008-06-11 | 2012-06-26 | Hitachi Displays, Ltd. | Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display |
-
2014
- 2014-01-14 JP JP2014004649A patent/JP6270492B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015132738A (en) | 2015-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5414724B2 (en) | Image display device and driving method thereof | |
JP5282146B2 (en) | Display device and control method thereof | |
TWI498873B (en) | Organic light-emitting diode circuit and driving method thereof | |
JP5555656B2 (en) | Image display device and control method thereof | |
US9646540B2 (en) | Organic light emitting diode display device and method of driving the same | |
US9824627B2 (en) | Display circuit and display apparatus | |
JP6882591B2 (en) | AMOLED pixel drive circuit and pixel drive method | |
US20140347347A1 (en) | Pixel and organic light emitting display using the same | |
JP5627694B2 (en) | Display device | |
JP2015011274A (en) | Light-emitting display device and method for driving the same | |
US9196197B2 (en) | Display device and method for driving the same | |
JP5284492B2 (en) | Display device and control method thereof | |
US10198997B2 (en) | Scan driver circuit and driving method for the scan driver circuit | |
US20120162177A1 (en) | Pixel and organic light emitting display device using the same | |
WO2012032560A1 (en) | Display device and method of driving same | |
JP6124573B2 (en) | Display device | |
WO2015029422A1 (en) | Drive method and display device | |
JP2018105917A (en) | Display panel and display device | |
JP5414808B2 (en) | Display device and driving method thereof | |
US9786227B2 (en) | Organic light emitting display device and driving method thereof | |
JP6270492B2 (en) | Driving circuit | |
JP2020524305A (en) | AMOLED pixel driving circuit and pixel driving method | |
JP6586951B2 (en) | Display device, driving method, and electronic apparatus | |
KR101699045B1 (en) | Organic Light Emitting Display and Driving Method Thereof | |
JP2018097236A (en) | Display device, and driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6270492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |