JP6263016B2 - 制御装置、処理装置、制御方法及びプログラム - Google Patents
制御装置、処理装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP6263016B2 JP6263016B2 JP2013258699A JP2013258699A JP6263016B2 JP 6263016 B2 JP6263016 B2 JP 6263016B2 JP 2013258699 A JP2013258699 A JP 2013258699A JP 2013258699 A JP2013258699 A JP 2013258699A JP 6263016 B2 JP6263016 B2 JP 6263016B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- unit
- input
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
(画像処理装置の構成)
図1は、本実施形態に係る画像処理装置の構成例を示すブロック図である。画像処理装置は、例えば、CPU回路部100、画像読み取り部120、画像処理部150を有する。
次に図2を用いてRAM106へのコマンドリストの格納の仕方の例を説明する。図2において、DPL_AREA_STR_ADDRからDPL_AREA_END_ADDRまでが、画像処理に必要な種々のコマンドを格納する領域である。図2は、この領域にDPL(1)からDPL(3)までの、3種のコマンドリストが格納されている状態の例を示している。DRAMの性能を落とさずにデータにアクセスすることを可能とするため、各々格納されるデータの容量の最小単位は、図2の506に示すように32bit×8wordの32Byteとなっている。したがって、DPL(1)からDPL(3)までのコマンドリストの格納容量は、32Byteの整数倍となる。CPUは、選択されたアプリケーション又はユーザ操作等によって、使用するコマンドリストをDPL(1)からDPL(3)の中から選択して、異なる画像処理を実行する。
これらのコマンドは、図1の画像処理部150における処理において機能する。以下、画像処理部150の構成例である図4を用いて各コマンドの機能について説明する。
レジスタ制御コマンド540は、画像処理部150の各種画像処理回路のレジスタに対して値を読み書きするためのコマンドである。コマンドの1bit情報“rw”が“0”のときレジスタ・リード・コマンドとなり、“rw”が“1”のときはレジスタ・ライト・コマンドとなる。7bitの回路識別情報“ip_id”は、上述の各種画像処理回路を区別する情報である。例えば、回路識別情報“ip_id”は、画像入力部1521は“0”、そして、画像出力部1523は“30”である。また、各画像処理回路に対する回路識別情報は、図6に示すように、画像処理回路(1)1531は“1”、画像処理回路(2)1534は“2”、・・・、そして、画像処理回路(P)1537は“P”である。また、16bit情報“address”は、上述の各種画像処理回路ごとの所有するレジスタの番地を示す情報である。
データ処理コマンド544も、レジスタ制御コマンドと同様に、メインメモリから入力され、以降の動作で画像処理が実行された後に、メインメモリに書き戻される。データ処理コマンド544は、画像処理回路(1)1531〜画像処理回路(P)1537を用いて画像処理を実行するためのコマンドである。画像処理を実行する前に、画像処理回路(1)1531〜画像処理回路(P)1537には、上述のレジスタ・ライト・コマンドにより、所定のレジスタ値が設定される。
終了コマンド546は、コマンドリストの終了を示すコマンドであり、コマンドリストの最後に位置する。終了コマンド546も、他のコマンドと同様に、画像処理部150に入出力される。画像出力部1523は、このコマンドを受け取った後、CPUに対して終了割り込みを出力する。
画像処理実行部153について補足する。画像処理実行部153は、P個の画像処理回路(画像処理回路(1)1531〜画像処理回路(P)1537)と、インターコネクト1530とを含んで構成される。P個の画像処理回路と、インターコネクト1530とは、入力ポート1532、1535並びに1538、および出力ポート1533、1536並びに1539等のポートを介して互いに接続される。
画像処理装置は、例えば画像処理の実行に際し、画像処理実行部153に含まれる画像処理回路において、拡大処理を行うとする。このとき、画像処理装置は、予め拡大処理の拡大率を画像処理回路の該当するレジスタに設定する。また、画像処理装置は、画像処理の際に入力及び出力するデータ処理コマンドの転送量を、DMAC(Read)194とDMAC(Write)196とに設定する。
ここでは図7のフローチャートに基づいて、上述のエラー(ハングアップ)状態の発生からの、画像処理部の復帰手法について詳細説明を行う。本処理では、まず、コマンド入出力部152が、画像処理の入出力の状態の監視を行い(S640、S642、S644)、画像処理部のエラー状態が検出されたかを判定する。例えば、コマンド入出力部152は、所定時間の間、画像処理実行部153に対してデータ処理コマンドを入力できない場合に、エラー(ハングアップ)状態を検出する。また、コマンド入出力部152は、所定時間の間、画像処理実行部153から、処理を終えた後のデータを含むデータ処理コマンドを受け取らなかった場合に、エラー状態を検出する。また、さらに他のエラー状態の検出手法が用いられてもよい。例えば、他の画像処理部のエラー状態の検出の例について、後述する実施形態3において説明する。本処理においては、主としてコマンド入出力部152が復帰処理のための制御を行う制御装置として機能する。以下では、これらの処理について説明する。
本実施形態では、上述の復帰シーケンスを利用することで、ユーザが画像処理の実行中に動作をキャンセルしたときの、画像処理の中断についても対応することができる。すなわち、実施形態1では、エラー状態をトリガに画像処理実行部が実行する処理を中止して復帰処理を行ったが、本実施形態では、ユーザからの処理の中断の操作を受け付けたことをトリガとして、画像処理実行部が実行する処理を中断する。
本実施形態では、ユーザが画像処理装置に対して処理の中断の操作を行うため、画像処理部のエラー(ハングアップ)状態の検出は不要である。したがって、図8に示すように、本シーケンスにおいては、まず、CPU102(上位層)が、ユーザから中断指示を受け付けたかを判定する(S660)。そして、ユーザからの中断指示を受け付けた場合(S660でYES)、CPU102は、実施形態1と同様に、復帰指示を発行し、コマンド入出力部152に通知する。コマンド入出力部152が復帰指示を受け付け(S610)てから、復帰完了をCPU102に通知する(S622)までの処理(S600)は、実施形態1と同様であるため、説明を省略する。そして、CPU102は、復帰完了を受信したら(S652)、中断シーケンスを完了する。
実施形態1及び2では、メインメモリに記憶されているコマンドリストに、データ処理コマンド544が展開されていた。本実施形態では、メインメモリには画像データが記憶されており、データ処理コマンド544は、コマンドリストに展開されていない場合について説明する。コマンド入出力部152は、コマンドリストのデータ取得コマンド542によって設定から画像処理に移行する。そして、コマンド入出力部152は、画像データをメインメモリから読み出し、データ処理コマンド544に変換する。またコマンド入出力部152は、処理後のデータ処理コマンド544を画像データに変換し、メインメモリに、その画像データを画像処理の結果として書き戻す。
次に、本実施形態における画像データの領域分割について説明する。本実施形態では、領域分割手法の1つであるバンド処理を用いるものとする。以下、バンド処理について、図を用いて説明する。バンド処理では、図9(a)〜(d)に示されるように、1枚の画像データ300を帯状のバンド領域301〜304に分割し、この領域毎に逐次的に各種の画像処理を行う。なお、バンド領域は、画像データを主走査方向または副走査方向のいずれかにおいて分割したものであり、バンド領域と画像データとは、主走査方向または副走査方向のいずれかにおいて長さが一致する。例えば、図9(a)〜(d)では、画像データは副走査方向において分割され、画像データとバンド領域とでは、主走査方向について同一の長さを有し、副走査方向において異なる長さを有する。以下では、この分割された細長い領域をバンド領域と呼び、バンド領域が展開される記憶領域をバンドメモリと呼び、画像データを分割する処理をバンド分割と呼ぶ。バンドメモリは、RAM106内に記憶領域として確保されてもよく、また、システム上の適切な記憶領域に確保されてもよい。なお、ここでは説明を簡潔にするために、バンドメモリをRAM106に確保する場合を例に挙げて説明する。
次に画像データのデータ構造の一例について詳細に説明する。本実施形態では、上述のように、画像データはRAM106に一時的に格納される。一般的にRAM106は安価なDRAMで構成されることが多い。したがって、前述のようにDMACを介して画像データを読み書きする場合、DRAMが性能を落とさずに読み書きできる単位で画像データを取り扱うことが望ましい。そこで、RAM106の画像データの格納方法の一例と、画像データのデータ構造の一例について、図11を用いて詳しく説明する。図11は、RAM106(DRAM)上にデータが格納された状態を示している。図11の例では、あるデータ領域(IMG_AREA_STR_ADDRからIMG_AREA_END_ADDRまでの領域)が確保され、ここに画像処理に必要な種々の画像データが格納される。
データ取得コマンド542は、画像入力部1521と画像出力部1523の動作を制御するコマンドである。画像入力部1521は、データ取得コマンドを受け取り、上述のレジスタ制御コマンドにおいて予め設定されたレジスタ値に従い、DMAC(Read)194を起動してメインメモリから上述の画像データを取得する。そして、画像入力部1521は、このデータ取得コマンドを、画像処理回路(1)1531〜画像処理回路(P)1537、画像出力部1523へ内部バスを介して送る。このとき、画像処理回路(1)1531〜画像処理回路(P)1537は何も処理は行わず、後段の画像処理回路にこのデータ取得コマンドを送出する。最後に、画像出力部1523が、このデータ取得コマンドを受け取り、DMAC(Write)196を起動する。
読み出された画像データは、入力ポート151を介して、画像処理部150のコマンド入出力部152へ入力される。コマンド入出力部152において、画像入力部1521は、画像データを取得すると、中間バッファ制御部1522に含まれる記憶装置(中間バッファ)の記憶領域(後述)に、取得した画像データを一時的に記憶させる。そして、画像入力部1521は、中間バッファに一時的に記憶された画像データを読み出しながら画素値(前述のRGB)を生成し、入力データ処理コマンドとして内部バス155を介して画像処理実行部153へ入力する。
図12は、本実施形態の画像処理方法を用いた場合の、RAM106からコマンド入出力部152への、またはコマンド入出力部152からRAM106への、画像データの入出力方法についての説明図である。画像処理装置は、図12(a)及び(b)のように、1つの画像データ300からバンド領域301を抜き出し、入力画像データとしてRAM106に格納する。そして、このバンド領域の入力画像データは、先に図11を用いて説明したように、RAM106で取り扱いやすくなるように32Byteを単位としたデータ構造をもつ。そのため、バンド領域の入力画像データは図12(c)の210に示すようなデータ構造となる。
・「連続読み出し量」:1回(32Byte)
・「インクリメント・アドレス」:1ラインのデータ量=32Byte×M
・「繰り返し数」:バンド領域の高さ=Bdh_in回
このようにすることにより、先頭アドレスS1_IMG_STR_ADDRから、まず32Byteのデータが読みだされる。そして、次のデータを取得するため、アドレスを32Byte×Mだけ増加させることで、小領域(2)〜(M)の1行目のデータの読み出しが飛ばされて、小領域(1)211の第2行目の32Byteのデータを読み出すこととなる。そして、繰返し数Bdh_in回、すなわち、小領域(1)211のBdh_in行分のデータを読み出すことにより、小領域(1)211の全てのデータを読み出すことができる。小領域(2)〜小領域(M)の入力画像データの読み出しでは、順次「先頭アドレス」を順次32ByteずつずらしてDMAC194を動作させる。このように画像処理装置は、所望する小領域の入力画像データをRAM106からDMA転送で読み出す。
上述の通り、画像処理部150にはコマンド入出力部152(画像入力部1521、画像出力部1523、中間バッファ制御部1522)が含まれる。そして、画像入力部1521は、中間バッファ制御部1522を介してDMAC(Read)194から転送単位ごとの画像データを受け取り、DMAC(Read)194と同期している。また画像出力部1523は、中間バッファ制御部1522を介してDMAC(Write)196に転送単位ごとの画像データを送出しており、DMAC(Write)196と同期している。このため、両者を含むコマンド入出力部152は、DMA転送の同期状態を転送単位ごとに把握することができる。
ユーザ操作による中断指示のような外的要因により画像処理装置を緊急停止するときに、DMA転送を停止しつつ、画像処理実行部との画像処理は通常動作させてもよい。この場合、DMA転送が停止するため、中間バッファの1転送単位(少領域)のデータが新しく読み出されることはない。また、中間バッファ上の1転送単位(少領域)が次の1転送単位(少領域)に切り替わる(バッファチェンジする)こともない。そのため、中間バッファの1転送単位(少領域)のデータ(コマンド)は、時間の経過とともに、画像処理実行部に入力されて通常の動作により画像処理されることとなる。この結果、やがて画像処理実行部にあるデータ(コマンド)の残留は自然となくなる。このような状態に対し、コマンドを画像処理実行部に入力して、画像処理実行部から戻ってきたコマンドをもとに、データ(コマンド)の残留がないことを判定してもよい。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (26)
- 入力されたデータ処理コマンドに応じてデータ処理する、パイプラインとして連なった実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置であって、
前記制御手段は、所定の指示を受け付けた場合、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段の処理を中断または中止する、
ことを特徴とする制御装置。 - 前記制御手段は、ユーザからの処理の中断の操作を受け付けた場合に発行される前記所定の指示を受け付けた場合、前記実行手段の処理を中断する、
ことを特徴とする請求項1に記載の制御装置。 - 前記実行手段におけるエラーを検出する検出手段をさらに有し、
前記制御手段は、前記エラーが検出された場合に発行される前記所定の指示を受け付けた場合、前記実行手段の処理を中断または中止する、
ことを特徴とする請求項1に記載の制御装置。 - 前記検出手段は、前記エラーを検出したことを前記所定の指示を発行する発行手段へ通知し、
前記制御手段は、前記発行手段から前記所定の指示を受け付ける、
ことを特徴とする請求項3に記載の制御装置。 - 前記検出手段は、前記実行手段に対して、所定時間の間に、所定の量のデータ処理コマンドの入力を完了できない場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 - 前記検出手段は、前記実行手段から、所定時間の間に、前記処理を実行した後のデータを含む所定の量のデータ処理コマンドが出力されなかった場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 - 前記所定の量のデータ処理コマンドは、画像データの所定の領域またはページに含まれる画素のデータに対するデータ処理コマンドである、
ことを特徴とする請求項5又は6に記載の制御装置。 - 前記所定の量のデータ処理コマンドは、1つのデータ処理コマンドである、
ことを特徴とする請求項5又は6に記載の制御装置。 - 前記実行手段から出力されたデータ処理コマンドに含まれる前記処理を実行した後のデータを出力する出力手段をさらに有し、
前記検出手段は、前記出力手段から、所定時間の間、データが出力されていない場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 - 前記実行手段へ入力されるデータ処理コマンドに含まれるデータを記憶する記憶手段をさらに有し、
前記検出手段は、前記データが前記記憶手段に記憶されてから所定時間が経過したときに、当該データの少なくとも一部が前記実行手段へ入力されずに前記記憶手段に残っている場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 - 前記所定時間は、前記記憶手段に記憶されたデータの量、前記実行手段におけるデータの処理の速度に基づいて定められる、
ことを特徴とする請求項10に記載の制御装置。 - 前記記憶手段は、ダイレクト・メモリ・アクセスによってメモリから取得された、前記実行手段へ入力されるデータ処理コマンドに含まれるデータを記憶し、
前記所定時間は、前記ダイレクト・メモリ・アクセスによる所定の単位のデータを取得するのに要する時間にさらに基づいて、定められる、
ことを特徴とする請求項11に記載の制御装置。 - 前記実行手段から出力されたデータ処理コマンドに含まれる前記処理を実行した後のデータを記憶する記憶手段と、
前記記憶手段に記憶されているデータを出力する出力手段と、
をさらに有し、
前記検出手段は、前記データの少なくとも一部が前記記憶手段に記憶されてから所定時間が経過したときに、当該データが前記出力手段によって出力されずに前記記憶手段に残っている場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 - 前記出力手段は、ダイレクト・メモリ・アクセスによって、前記記憶手段に記憶されているデータをメモリに出力し、
前記所定時間は、前記記憶手段に記憶されているデータの量と、前記ダイレクト・メモリ・アクセスによる所定の単位のデータのメモリへの転送に要する時間とに基づいて定められる、
ことを特徴とする請求項13に記載の制御装置。 - 前記制御手段は、さらに、前記実行手段に対して所定のコマンドを入力すると共に当該実行手段から出力された当該所定のコマンドを受け付けて、前記実行手段の処理を中断または中止する、
ことを特徴とする請求項1から14のいずれか1項に記載の制御装置。 - 前記制御手段は、前記実行手段に対する前記データ処理コマンドの入力を停止した後に、所定の期間、前記実行手段から前記データ処理コマンドが出力されなかった場合に、前記所定のコマンドを前記実行手段に対して入力する、
ことを特徴とする請求項15に記載の制御装置。 - 前記所定のコマンドは、前記実行手段に含まれる処理の状態を示す値を読み出すコマンドである、
ことを特徴とする請求項15又は16に記載の制御装置。 - 前記所定のコマンドを前記実行手段から受け付けた後に、前記実行手段に含まれる処理の状態を示す値を読み出すコマンドを前記実行手段に入力する、
ことを特徴とする請求項15又は16に記載の制御装置。 - 入力されたデータ処理コマンドに応じてデータ処理を実行する実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置であって、
前記制御手段は、中断指示を受け付けた場合に前記実行手段に前記データ処理コマンドの残留がないことを判定する判定手段を備え、前記判定手段の判定に基づいて、前記実行手段の処理を中断または中止する、
ことを特徴とする制御装置。 - 前記判定手段は、前記実行手段に対して所定のコマンドを入力すると共に当該実行手段から出力された当該所定のコマンドを受け付けることにより、前記データ処理コマンドの残留がないことを判定する、
ことを特徴とする請求項19に記載の制御装置。 - 前記判定手段は、前記実行手段が並列接続された複数の回路であるときに、前記複数の回路にバリア同期コマンドを入力し、当該複数の回路から出力された当該バリア同期コマンドを受け付けて、前記データ処理コマンドの残留がないことを判定する、
ことを特徴とする請求項19に記載の制御装置。 - 前記実行手段と、請求項1から21のいずれか1項に記載の制御装置とを有することを特徴とする処理装置。
- 入力されたデータ処理コマンドに応じてデータ処理を実行する、パイプラインとして連なった実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置の制御方法であって、
前記制御手段が、所定の指示を受け付けた場合、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段の処理を中断または中止する工程を有する、
ことを特徴とする制御方法。 - 入力されたデータ処理コマンドに応じてデータ処理を実行する実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置の制御方法であって、
前記制御手段が、中断指示を受け付けた場合に前記実行手段に前記データ処理コマンドの残留がないことを判定する工程と、
前記制御手段が、当該判定に基づいて、前記実行手段の処理を中断または中止する、
を有することを特徴とする制御方法。 - 入力されたデータ処理コマンドに応じてデータ処理を実行する実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置に備えられたコンピュータに、
所定の指示を受け付けた場合、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段の処理を中断または中止する工程を実行させるためのプログラム。 - 入力されたデータ処理コマンドに応じてデータ処理を実行する実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置に備えられたコンピュータに、
中断指示を受け付けた場合に前記実行手段に前記データ処理コマンドの残留がないことを判定する工程と、
当該判定に基づいて、前記実行手段の処理を中断または中止する工程と、
を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013258699A JP6263016B2 (ja) | 2013-12-13 | 2013-12-13 | 制御装置、処理装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013258699A JP6263016B2 (ja) | 2013-12-13 | 2013-12-13 | 制御装置、処理装置、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115902A JP2015115902A (ja) | 2015-06-22 |
JP6263016B2 true JP6263016B2 (ja) | 2018-01-17 |
Family
ID=53529293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013258699A Active JP6263016B2 (ja) | 2013-12-13 | 2013-12-13 | 制御装置、処理装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6263016B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7419773B2 (ja) * | 2019-12-02 | 2024-01-23 | 富士フイルムビジネスイノベーション株式会社 | 画像処理装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004094451A (ja) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | オンチップjtagインタフェース回路およびシステムlsi |
-
2013
- 2013-12-13 JP JP2013258699A patent/JP6263016B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015115902A (ja) | 2015-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732534B2 (ja) | データ処理装置、データ処理方法 | |
JP5886583B2 (ja) | データ処理装置、処理方法、制御方法、及びプログラム | |
JP2010282429A (ja) | 画像処理装置及びその制御方法 | |
JP6403430B2 (ja) | 画像処理装置および画像処理方法 | |
US9786250B2 (en) | Control apparatus, image processing apparatus, control method, and non-transitory computer-readable storage medium | |
JP6263016B2 (ja) | 制御装置、処理装置、制御方法及びプログラム | |
JP5993267B2 (ja) | 画像処理装置 | |
US11256459B2 (en) | Data processing apparatus that switches to execution of a different command list at a preset control point, method of controlling the same, and computer-readable storage medium | |
JP6238510B2 (ja) | バッファ、バッファの制御方法、同期制御装置、同期制御方法、画像処理装置および画像処理方法 | |
US8786891B2 (en) | Apparatus, method, and storage medium for transferring data to a buffer | |
US8436915B2 (en) | Image processing apparatus | |
JP5583563B2 (ja) | データ処理装置 | |
US8154556B1 (en) | Multiple simultaneous unique outputs from a single display pipeline | |
JP2006113906A (ja) | バス監視装置及びバス監視装置付きコントローラ | |
US7558424B2 (en) | Scene change determination device/method and data transfer device/method | |
JP4748077B2 (ja) | 画素データ転送制御装置及び画素データ転送制御方法 | |
US11222401B2 (en) | Apparatuses and computer-implemented methods for middle frame image processing | |
JP6779263B2 (ja) | データ処理装置及び方法及びプログラム | |
US6775421B2 (en) | Method and apparatus of image processing while inputting image data | |
JP2011180653A (ja) | データ転送装置およびデータ転送方法 | |
JP5671635B2 (ja) | 画像処理装置及びその制御方法 | |
JP2009090543A (ja) | 情報処理装置、印刷装置及び情報処理方法 | |
JP6015804B2 (ja) | データ転送方法及び画像形成装置 | |
JP2008310547A (ja) | 画像形成装置 | |
JP2007213512A (ja) | 印刷装置、プリンタコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6263016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |