JP6259876B2 - Ｒｆｉｄトランスポンダの整流器用の補助チャージポンプ - Google Patents

Ｒｆｉｄトランスポンダの整流器用の補助チャージポンプ Download PDF

Info

Publication number
JP6259876B2
JP6259876B2 JP2016159462A JP2016159462A JP6259876B2 JP 6259876 B2 JP6259876 B2 JP 6259876B2 JP 2016159462 A JP2016159462 A JP 2016159462A JP 2016159462 A JP2016159462 A JP 2016159462A JP 6259876 B2 JP6259876 B2 JP 6259876B2
Authority
JP
Japan
Prior art keywords
charge pump
transistor
stage
rectifier
auxiliary charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016159462A
Other languages
English (en)
Other versions
JP2017042035A (ja
Inventor
ケヴィン・スコット・ビューシャー
Original Assignee
イーエム・ミクロエレクトロニク−マリン・エス アー
イーエム・ミクロエレクトロニク−マリン・エス アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーエム・ミクロエレクトロニク−マリン・エス アー, イーエム・ミクロエレクトロニク−マリン・エス アー filed Critical イーエム・ミクロエレクトロニク−マリン・エス アー
Publication of JP2017042035A publication Critical patent/JP2017042035A/ja
Application granted granted Critical
Publication of JP6259876B2 publication Critical patent/JP6259876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0713—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a power charge pump
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic
    • G06K19/0709—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic the source being an interrogation field
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Description

本発明は、トランスポンダの分野に関し、且つ、特に、ＲＦＩＤ（無線周波数識別）トランスポンダに関し、このＲＦＩＤトランスポンダは、様々な応用を目的として、他のトランスポンダとＲＦ信号を交換することが実施可能である。その上、本発明は、特に、ＲＦＩＤトランスポンダの整流器に関し、より具体的には、そのような整流器の補助チャージポンプに関する。
無線周波数識別（ＲＦＩＤ）システムは、品目、在庫管理、サプライチェーンマネジメント、店内における商品の盗難防止、及び他の多くの応用を、識別すると共に追跡するために広く使用される。典型的なＲＦＩＤシステムは、ＲＦＩＤトランシーバ又はＲＦＩＤリーダによって問合せされるべき、複数のトランスポンダから成る。通常、ＲＦＩＤリーダは、ＵＨＦ信号のような無線下りリンクを通して、１つ以上のトランスポンダに問合せを行う。トランスポンダは、リーダの問合せに応答するが、これは、無線戻りリンクを通して、タグ情報をリーダに逆送信することによる。
トランスポンダには、それらがいかにして電力供給されるかに依存して、能動的トランスポンダ及び受動的トランスポンダが存在する。受動的トランスポンダは、それ自身の電源を有していない。電力は、ＲＦ問合せ信号から引き出されなければならない。このため、受動的ＲＦＩＤトランスポンダは、通常、ＲＦ問合せ信号を受信するべく調整されたループアンテナを含む。ループアンテナは、ＲＦＩＤトランスポンダの整流器に電気的に接続される。ＲＦ問合せ信号は、ループアンテナ内にＡＣ信号を誘発するが、このＡＣ信号は整流器に与えられる。整流器は、ＡＣ信号の電圧を整流すると共に増幅し、蓄積コンデンサを充電する、且つ／又はトランスポンダのデジタル回路構成に電力供給する。
ＲＦＩＤトランスポンダの一般的なアーキテクチャは、ディクソン（Ｄｉｃｋｓｏｎ）式チャージポンプと、多数の整流器段のカスケードを備える多段整流器とを含む。ＭＯＳデバイスによって履行される整流器段の概略的な図解が、例えば図１に示される。先行技術による整流器段は、入力ノードＶｉｎと、入力コンデンサＣｉと、２つの金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とを備える。ここで、ＮＭＯＳトランジスタＮ１のドレインは、ＰＭＯＳトランジスタＰ１のドレインに接続される。ＮＭＯＳトランジスタＮ１のゲートは、前記トランジスタのソースに接続される。同様に、また、ＰＭＯＳトランジスタＰ１のゲートは、前記ＰＭＯＳトランジスタのソースに接続される。ＰＭＯＳトランジスタＰ１のソースは、整流器段の出力ノードＶｄｃに接続され、これはまた、出力コンデンサＣｏを介してアースに接続される。
従来のダイオードの代わりにＭＯＳＦＥＴを使用することは、そのような整流器の効率を改善し、且つ整流器をＣＭＯＳプロセスの中にうまく統合することを可能にする。
高い効率の整流器を提供するために、整流器段の順方向抵抗は、抵抗及び電圧損失を低減するために、かなり低いインピーダンスのものでなければならず、その一方で、主チャージポンプを充電するために、入力信号極性は正しい。整流器の出力を充電するための信号極性が正しくない場合、整流器段は、チャージポンプの充電を防止するために、逆方向に高いインピーダンスを与えるべきである。ＭＯＳＦＥＴを履行することに関して、これはバランスをとる行為であるが、その理由は、ＭＯＳＦＥＴには急峻なオン／オフ点が無いからである。
ＭＯＳＦＥＴベースの整流器段を履行することに関して、入力におけるある一定の電圧レベルは、ＭＯＳＦＥＴをオン状態にすることが常に要求される。入力における信号振動は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタをオン状態にするのに十分大きくなければならない。特に、アンテナから引き出される入力信号の、ピーク・ツー・ピークのＡＣ振動は、整流が起こり得る前に、ＭＯＳデバイスの固有の閾値電圧を超えなければならない。このことは、低電力動作のトランスポンダ、この故に高い感度のトランスポンダにとっては、既知の欠点である。
特許文献１は、チャージポンプ段を説明するが、このチャージポンプ段は、電圧バイアスされたダイオードを有し、且つＶＴ相殺技術を利用する。チャージポンプ段は、整流ダイオードを含むが、この整流ダイオードは、補助チャージポンプ及び電圧クリッパダイオードを使用して、電圧バイアスされている。低電力動作である故に、電圧クリッパは、比較的高いインピーダンスを有する。チャージポンプ段は、高めの入力電力レベルにおいて、あまり効率的に機能しないが、この理由は、電圧クリッパの比較的高いインピーダンスが、πを超える整流ダイオードの伝導角に由来するためである。別の実施形態において、前記文献は、ＲＦＩＤタグの調整可能なチャージポンプ段を説明する。チャージポンプ段は、ＲＦノードと、コンデンサバンクと、電流バイアスされた整流器段と、プログラム可能な電流源と、制御回路と、テストパッドと、ＤＣバスとを含む。
そこでは、制御回路は、コンデンサバンクを制御し、且つ様々なバイアスを整流器段に与えるために、プログラム可能な電流源をプログラムする。そのように履行することは、かなり複雑であり、且つ高価である。
整流器段のＭＯＳデバイスのターンオン電圧を下げるために、二次チャージポンプ又は補助チャージポンプを利用することは、この故に一般的に知られており、このようにして、整流を提供するための、整流器入力において要求されるピーク・ツー・ピークＡＣ振動を低下させる。
そのため、整流器段の各ＭＯＳＦＥＴに対して、補助チャージポンプが使用されるが、この目的は、それぞれのＭＯＳＦＥＴのターンオン電圧付近で、かなり固定されたＤＣ電圧を発生させることである。この電圧は、伝導性の端において、それぞれのＭＯＳＦＥＴにバイアスを与え、その結果、整流を行うことに対して、入力における大きな信号が要求されない。一般に、入力電圧レベルが実質的に一定である限り、この解決法はうまく機能する。
ＲＦＩＤトランスポンダのメモリを読み出し、且つメモリに書き込むためには、はっきりと異なる入力電圧レベルが与えられなければならない。例えば、書き込み手続きを行うために、入力電圧が増加する場合、整流器段の動作点は移動するであろう。入力電圧を増加させることは、整流器段のＭＯＳデバイスの、より大きなバイアスにつながるかもしれず、それによって、整流器がオフであると仮定される場合、漏れ電流を増加させる。一旦アンテナによって有意な電力が与えられる場合、効率における低下は容認できる範囲であるが、その理由は、信号が十分大きいからである。特に、低い入力パワーに対しては、読み出し入力電力レベル及び書き込み入力電力レベルの両方に対して、整流器の効率を増加させることが望ましい。
米国特許第７，９４４，２７９号
それ故に、本発明の狙いは、整流器段に対して、そして特に、ＲＦＩＤトランスポンダ用に構成された多段整流器に対して、補助チャージポンプ又は二次チャージポンプを提供することである。補助チャージポンプは、それぞれの整流器の整流効率の改善を、提供すると共に支援する。加えて、変更された補助チャージポンプは、容易に履行可能であり、且つ現存する補助チャージポンプ及び整流器アーキテクチャに対して、最小限の変更だけを要求するはずである。
一態様において、本発明は、整流器用の補助チャージポンプに関し、特に、ＲＦＩＤトランスポンダの整流器用に構成され、且つ動作可能である補助チャージポンプに関する。補助チャージポンプは、入力及び出力を備える。入力は、通常、ＲＦＩＤトランスポンダのアンテナに接続され、これに対して、出力は、整流器段のＭＯＳデバイスをバイアスするのに役立つ。通常、補助チャージポンプの出力は、整流器段のＭＯＳＦＥＴのゲートに接続される。補助チャージポンプは、入力に接続された第１チャージポンプ段を備え、且つやはり入力に接続される第２チャージポンプを更に備える。出力に接続されるダイオードクランプが、更に設けられる。補助チャージポンプはまた、調節トランジスタを備えるが、この調節トランジスタは、第１チャージポンプの出力に接続されたゲートを有し、且つソース及びドレインを有する。調節トランジスタのソース及びドレインの一方は、ダイオードクランプに結合される、又は接続される。
ダイオードクランプは、ＭＯＳデバイス（通常は、整流器段のＭＯＳＦＥＴ）をバイアスするための、よく定義されたＤＣ出力電圧を与える。第１チャージポンプ段及び第２チャージポンプ段は、一種のカスケードに配置される。第１チャージポンプ段の出力では、補助チャージポンプの出力におけるよりも著しく低い電圧が与えられるであろう。入力電圧Ｖｉｎが比較的低い限り、調節トランジスタを第１チャージポンプ段の出力に接続することによって、それは直ちにオン状態にならないであろう。低い入力電圧レベルでは、調節トランジスタは、補助チャージポンプに実質的な効果を有さないであろう。しかし、入力電圧が増加するにつれて、調節トランジスタは、三極管モードで動作し始めるであろう。それは、一種の抵抗器として働き、且つ入力電圧を上げると共に、抵抗は減少するであろう。抵抗におけるこの減少は、その時、ダイオードクランプに流れる電流に対して、より低いインピーダンス経路を提供するであろう。最後に、このことは、入力電圧の上昇に応じて、出力電圧の実質的な増加を防止するであろう。
換言すれば、第１チャージポンプ段と第２チャージポンプ段との間の調節トランジスタ、及びダイオードクランプを利用することによって、変動する入力電圧レベルに応じた、出力電圧レベルの変更を、効果的に減少させることが可能である。このように、整流器段のＭＯＳＦＥＴにおいて、補助チャージポンプによって与えられるバイアスは、入力電圧が比較的大きく変動する状態（例えば、書き込み手続き及び読み出し手続きに対して、バイアスが要求したように）でさえも、比較的に一定のレベルに保たれる。
別の実施形態によれば、調節トランジスタは、ＮＭＯＳトランジスタである。ここで、調節トランジスタのドレインは、ダイオードクランプに結合される。調節トランジスタのソースは、その時、通常はアースに接続される。ＮＭＯＳトランジスタとして調節トランジスタを履行することは、整流器段のＮＭＯＳトランジスタに対して補助チャージポンプを提供するための、特別な用法である。
別の実施形態において、調節トランジスタは、ＰＭＯＳトランジスタである。ここで、調節トランジスタのソースは、ダイオードクランプに結合される。調節トランジスタのドレインは、その時、アースに接続される。ＰＭＯＳトランジスタとして調節トランジスタを履行することは、整流器段のＰＭＯＳトランジスタをバイアスするべく補助チャージポンプを提供するための、特別な用法である。
別の実施形態によれば、ダイオードクランプは、直列に接続された複数のダイオードクランプトランジスタを備える。これは、第１クランプトランジスタが、第２クランプトランジスタのソースに接続されることを意味する。第２クランプトランジスタのドレインは、第３クランプトランジスタのソースに接続される、など同様に続く。調節トランジスタをダイオードクランプに結合する又は接続するために、調節トランジスタのソース又はドレインのいずれかは、隣接して位置する２つのダイオードクランプトランジスタのドレインとソースとの間に位置するノードに接続される。
ＮＭＯＳ調節トランジスタに関して、ダイオードクランプに接続されるのは前記トランジスタのドレインであり、これに対して、調節トランジスタのソースはアースに接続される。ダイオードクランプトランジスタの積み重ねは、１つの端部については、補助チャージポンプの出力に接続され、且つ、反対側の端部については、アースに接続される。調節トランジスタ及びダイオードクランプのこの配置については、積み重ねられたダイオードクランプトランジスタの少なくともいくつかは、ブリッジにされるか、又はバイパスされ、それによって、補助チャージポンプの出力電圧を減少させるか、又は入力電圧が増加する場合に、出力電圧レベルを保つ。
別の実施形態によれば、ダイオードクランプトランジスタのゲートは、並列に接続される。ダイオードクランプトランジスタのゲートはまた、その故に、補助チャージポンプの出力に接続される。このように、クランプトランジスタの積み重ねが、補助チャージポンプの出力とアースとの間に設けられる。
加えて、及び別の実施形態によれば、ダイオードクランプトランジスタのゲートは、第２チャージポンプ段の出力ノードに接続される。その上、第２チャージポンプの出力ノードはまた、補助チャージポンプの出力に接続される。換言すれば、第２チャージポンプ段の出力ノードは、補助チャージポンプの出力を構成する。
別の実施形態によれば、第１チャージポンプ段及び第２チャージポンプ段は各々が、少なくとも第１トランジスタ及び第２トランジスタを備える。第１トランジスタ及び第２のトランジスタは、通常、本来の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。第１チャージポンプ段及び第２チャージポンプ段の、第１トランジスタ及び第２トランジスタは、ほぼゼロの閾値電圧を有する。第１チャージポンプ段及び第２チャージポンプ段において本来のトランジスタを使用することは、補助チャージポンプの低電圧動作を、そして、この故に、整流器及びＲＦＩＤトランスポンダ全体の低電圧動作を改善するのに有益である。
第１チャージポンプ段及び第２チャージポンプ段の、様々な第１トランジスタ及び第２トランジスタは、等しいサイズであることが可能であろう。他の実施形態において、第１チャージポンプ段及び第２チャージポンプ段の、第１トランジスタ及び第２トランジスタは、サイズが異なる。このことは、調節トランジスタのターンオン特性を制御することを可能にする。そのことは、少なくとも第１チャージポンプ段の出力電圧を調整することを更に可能にし、その結果として、補助チャージポンプ及び整流器段の最適な性能を提供する。
別の実施形態によれば、第１チャージポンプ段及び第２チャージポンプ段の少なくとも一方の、第２トランジスタのゲート及びソースは、第１チャージポンプ段又は第２チャージポンプ段の入力ノードに接続される。通常、第１チャージポンプ段の第２トランジスタのゲート及びソースは、このチャージポンプ段の入力ノードに接続される。第２チャージポンプ段の第２トランジスタのゲート及びソースは、通常、第２チャージポンプ段の入力ノードに接続される。
加えて、第１チャージポンプ段及び第２チャージポンプ段の少なくとも一方の、第１トランジスタのドレインは、それぞれ第１チャージポンプ段又は第２チャージポンプ段の入力ノードに接続される。特に、第１チャージポンプ段の第１トランジスタのドレインは、第１チャージポンプ段の入力ノードに接続される。第２チャージポンプ段の第１トランジスタのドレインは、第２チャージポンプ段の入力ノードに接続される。
通常、第１チャージポンプ段及び第２チャージポンプ段の、第１及び第２の本来のＭＯＳＦＥＴは、ＮＭＯＳ本来のトランジスタとして履行される。
別の実施形態によれば、第１チャージポンプ段及び第２チャージポンプ段の少なくとも一方の、第２トランジスタのドレインは、第１チャージポンプ段又は第２チャージポンプ段の出力ノードに接続される。通常、第１チャージポンプ段の第２トランジスタのドレインは、第１チャージポンプ段の出力ノードに接続される。また、第２チャージポンプ段の第２トランジスタのドレインは、この特別な第２チャージポンプ段の出力ノードに接続される。
更に、そして別の実施形態によれば、第１チャージポンプ段の出力ノードは、第２チャージポンプ段の第１トランジスタのゲート及びソースに接続される。換言すれば、第１チャージポンプ段の第２トランジスタのドレインは、少なくとも第２チャージポンプ段の第１トランジスタのゲート及びソースに接続される。
別の態様によれば、本発明は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを備える整流器段を提供する。ここで、ＮＭＯＳトランジスタのドレイン及びＰＭＯＳトランジスタのソースは、整流器段の入力ノードに接続される。上で説明された第１チャージポンプは、ＮＭＯＳトランジスタのゲートに接続され、且つ上で説明された第２チャージポンプは、ＰＭＯＳトランジスタのゲートに接続される。通常、ＰＭＯＳタイプの調節トランジスタを有する補助チャージポンプは、整流器段のＰＭＯＳトランジスタのゲートに接続され、且つＮＭＯＳベースの調節トランジスタを有する補助チャージポンプは、整流器段のＮＭＯＳトランジスタのゲートに接続される。
このように、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの両方のゲートは、各々が個々に、別個の補助チャージポンプを備えており、この別個の補助チャージポンプは、整流器のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタに対して個々に構成される。
別の態様によれば、本発明はまた、上で説明されたような、少なくとも２つの整流器を備える多段整流器に関する。多段整流器は、通常、複数の整流器段のカスケードを備える。ここで、整流器段の全ての入力ノードは、並列に接続され、且つ、この故に、多段整流器の入力に接続される。第１整流器段の出力は、隣接して位置する整流器段のＮＭＯＳトランジスタのソースに接続される、など同様に続く。最後の整流器段の出力だけが、その時、例えばプロセッサ、又はＲＦＩＤトランスポンダの他の電子部品を駆動するための出力として役立つ。
更に別の態様において、本発明はまた、トランスポンダに、通常はＲＦＩＤトランスポンダに関し、そして特に、受動的ＲＦＩＤトランスポンダに関する。トランスポンダは、上で説明されたように、少なくとも、アンテナと、コントローラと、多段整流器とを備え、この多段整流器は、通常、上で説明されたように、多数の補助チャージポンプを含む。
以下では、補助チャージポンプの２つの異なる実施形態及び、それらを整流器段の中で、しかもＲＦＩＤトランスポンダの多段整流器の中で履行することが、図面を参照することによって、より詳細に説明される。
図１は、ＲＦＩＤトランスポンダの、先行技術の整流器段の基本的アーキテクチャを概略的に示す。 図２は、本発明による、２つの個々の補助チャージポンプを有する整流器段を示す。 図３は、図２で説明された多数の整流器段を備える多段整流器を概略的に示す。 図４は、図３で示された多段整流器を備えるＲＦＩＤトランスポンダを概略的に示す。 図５は、調節トランジスタとしてＮＭＯＳトランジスタを有する整流器段のための、補助チャージポンプの一実施形態を示す。 図６は、調節トランジスタとしてＰＭＯＳトランジスタを有する補助チャージポンプの、別の履行形態を示す。
図４には、ＲＦＩＤトランスポンダ１００が示される。トランスポンダ１００はアンテナ１０２を備え、このアンテナ１０２は、変調器１０６に、且つ復調器１０７に接続される。アンテナ１０２は、整流器１０１に更に接続され、この整流器１０１は、アンテナ１０２によって受信されたＲＦ信号を、ＤＣ信号の中に移すのに役立つ。受動的ＲＦＩＤトランスポンダとして履行される場合、アンテナ１０２及び整流器１０１は、トランスポンダ１００の様々な電子部品のための電源を提供する。整流器１０１の出力では、駆動電圧Ｖｒｅｃが与えられる。整流器１０１の出力は、リミッタ１０４に更に接続される。変調器１０６と同様に、復調器１０７は、論理コントローラ１０５と接続され、この論理コントローラ１０５は、整流器１０１の出力で与えられる電圧によって駆動される。
ＲＦＩＤトランスポンダ１００は、発振器１０３に加えて、電力管理ユニット１０８、メモリ１０９を備える。電力管理ユニット１０８、メモリ１０９、及び発振器１０３は全てが、論理コントローラ１０５に接続される。電力管理ユニット１０８、メモリ１０９、及び発振器１０３は、整流器１０１の出力で得られる電圧Ｖｒｅｃによって更に駆動される。
整流器１０１は、図３においてより詳細に示される。整流器１０１は、多段整流器である。それは、多数の整流器段１、２、３、４、５、６を備える。各整流器段１、２、３、４、５、６は入力を備え、これら入力の各々は、アンテナ１０２から得られるＡＣ入力Ｖｉｎに個々に接続される。第１整流器段１の出力Ｖｄｃは、第２整流器段２のＶｒｅｇ入力と更に接続される。第２整流器段２の出力Ｖｄcは、第３整流器段３の入力Ｖｒｅｇに接続される、など同様に続く。整流器段１、２、３、４、５、６のカスケードの主出力Ｖｒｅｃは、図４に図解されるように、リミッタ１０４に接続され、且つ論理コントローラ１０５に接続される。
整流器段１、２、３、４、５、６の各々の内部アーキテクチャは、図２に概略的に示される。図２に詳細に示される整流器段１は、ＮＭＯＳトランジスタＮ１及びＰＭＯＳトランジスタＰ１を備え、これらのトランジスタは、整流器段を提供するように、従来の方法で配置される。この故に、入力コンデンサＣｉを介してＶｉｎに接続される入力ノード５０は、ＮＭＯＳトランジスタＮ１のドレインに接続され、且つＰＭＯＳトランジスタＰ１のソースにも接続される。ＰＭＯＳトランジスタのドレインは、整流器段１の出力Ｖｄｃに接続される。出力Ｖｄｃは、出力コンデンサＣｏを介してアースに接続される。ＮＭＯＳトランジスタＮ１のソースは、アースに接続される。図２に示される整流器段１は、２つの補助チャージポンプ又は二次チャージポンプ１０、１１０を更に備える。ここで、補助チャージポンプ１０の入力はアースに接続され、且つ補助チャージポンプ１０の出力は、ＮＭＯＳトランジスタのゲートに接続される。同様に、補助チャージポンプ１１０の入力は、出力Ｖｄｃに接続され、且つ、この故に、ＰＭＯＳトランジスタＰ１のドレインに接続される。補助チャージポンプ１１０の出力は、ＰＭＯＳトランジスタＰ１のゲートに接続される。２つの補助チャージポンプ１０、１１０のより詳細な図は、図５及び図６にそれぞれ与えられる。
図５に示される補助チャージポンプ１０は、ダイオードクランプ１３に加えて、第１チャージポンプ段１１及び第２チャージポンプ段１２を備える。入力は、この故に、第１チャージポンプ１１及び第２チャージポンプ１２の入力ノード２３、２４は、両方とも入力１４Ｖｉｎに接続される。第２チャージポンプ段１２の出力ノード２２は、チャージポンプ出力１５に接続される。補助チャージポンプ出力１５は、トランジスタ１８を介してアースに接続されるが、このトランジスタ１８は、出力１５に接続されたゲートを有し、且つアースに接続されたドレイン、ソース及びバルクを有する。ダイオードクランプ１３は、多数のダイオードクランプトランジスタ１３．１、１３．２、１３．３、１３．４、１３．５、１３．６を備える。クランプトランジスタの積み重ねは、一列に並んだ全てのクランプトランジスタ１３．１、１３．２、１３．３、１３．４、１３．５、１３．６を接続することによって形成される。この故に、第１クランプトランジスタ１３．１のソースは、アースに接続される。前記トランジスタ１３．１のドレインは、第２ダイオードクランプトランジスタ１３．２のソースに接続される、など同様に続く。これらのクランプトランジスタ１３．１、１３．２、１３．３、１３．４、１３．５、１３．６は、並列に接続され、且つ第２チャージポンプ段１２の出力ノード２２に、又は補助チャージポンプ１０の出力１５に更に接続される。図５に示される実施形態において、特別なノード１３．ｎが更に設けられ、この特別なノード１３．ｎは、ダイオードクランプトランジスタ１３．６のソースと、隣接して位置するダイオードクランプトランジスタ１３．５のドレインとの間に位置する。
第１チャージポンプ段１１及び第２チャージポンプ段１２の入力ノード２３、２４は、それぞれの入力コンデンサ３６、３８を介して入力１４に接続される。第２チャージポンプ段１２の入力ノード２４は、コンデンサ３８を介して入力１４に接続され、且つ第１チャージポンプ段１１の入力ノード２３は、入力コンデンサ３６を介して入力１４に接続される。２つの入力ノード２４、２３と同様に、２つの入力コンデンサ３６、３８は、並列に接続される。
調節トランジスタ１６が、更に設けられる。調節トランジスタ１６は、ＮＭＯＳトランジスタとして履行される。調節トランジスタ１６のドレイン１６ｄは、ダイオードクランプ１３のノード１３．ｎに接続される。調節トランジスタ１６のソース１６ｓは、アースに接続される。調節トランジスタ１６のゲート１６ｇは、第１チャージポンプ段１１の出力ノード２１に接続される。出力ノード２１で得られる電圧Ｖｏ１は、通常、補助チャージポンプ１０の出力１５における電圧Ｖｏよりも低い。
調節トランジスタ１６のゲート１６ｇは、第１チャージポンプ段１１の出力２１に接続されるので、それは、補助チャージポンプ１０の出力１５で得られる電圧Ｖｏと比較すると、著しく低い電圧Ｖｏ１にあるであろう。このことは、動作の間、調節トランジスタ１６が直ちにオン状態にならないであろうということを意味するが、その理由は、補助チャージポンプ１０の入力１４では、ある電圧が存在するからである。Ｖｉｎが入力１４において増加する場合にのみ、このトランジスタ１６は、三極管モードで動作し始めるであろう。トランジスタ１６は、通常、抵抗器のように振舞い、且つＶｉｎが増加するにつれて、抵抗は減少するであろう。
調節トランジスタ１６の抵抗における動的な減少は、その時、ダイオードクランプ１３に流れる電流に対して、より低いインピーダンス経路を提供するであろう。このことは、出力１５における出力電圧Ｖｏが増加するのを妨げることに役立つ。
このように、補助チャージポンプ１０の入力１４における、入力電圧Ｖｉｎの様々なレベルに対して、かなり一定した出力電圧Ｖｏが、出力１５において与えられる。整流器１のＮＭＯＳトランジスタＮ１をバイアスするための、出力電圧Ｖｏの少なくとも変動は、かなり一定に保つことが可能であるか、又は入力電圧Ｖｉｎが変化する場合、例えば、ＲＦＩＤトランスポンダ１００が、読み出しモードと書き込みモードとの間で切り替わる場合、出力電圧Ｖｏは、小さな変更にのみ従う。
図５で更に示されることであるが、第１チャージポンプ段１１及び第２チャージポンプ段１２の各々は、２つのトランジスタ３１、３２、３３、３４を備える。第１チャージポンプ段１１は、第１トランジスタ３１及び第２トランジスタ３２を備える。第２チャージポンプ段１２は、第１トランジスタ３３及び第２トランジスタ３４を備える。両方のチャージポンプ段１１、１２の第２トランジスタ３２、３４のゲート及びソースは、第１チャージポンプ段１１及び第２チャージポンプ段１２のそれぞれの入力ノード２３、２４にそれぞれ接続される。第１チャージポンプ段１１の第２トランジスタ３２のドレインは、第１チャージポンプ段１１の出力２１に接続される。第１チャージポンプ段１１の第２トランジスタ３２のドレインは、この故に、調節トランジスタ１６のゲート１６ｇに接続される。
第２チャージポンプ段１２の第２トランジスタ３４のドレインは、出力ノード２２に接続され、且つ、この故に、補助チャージポンプ１０の出力１５に接続される。第１チャージポンプ段１１及び第２チャージポンプ段１２の第１トランジスタ３１、３３のドレインは、入力ノード２３、２４にそれぞれ接続される。第１チャージポンプ段１１の第１トランジスタ３１のゲート及びソースは、アースに接続される。第２チャージポンプ段１２の第１トランジスタ３３のゲート及びソースは、第１チャージポンプ段１１の出力ノード２１に接続される。このように、第１チャージポンプ段１１及び第２チャージポンプ段１２の第１トランジスタ３１、３３及び第２トランジスタ３２、３４は、カスケードのような方法で配置される。
加えて、述べておくべきことであるが、第１チャージポンプ段１１の出力ノード２１は、付加的トランジスタ１７を介してアースに接続される。ここで、このトランジスタ１７のゲートは、出力ノード２１に接続される。このトランジスタ１７のソース及びドレインは、バルクと同様に、アースに接続される。トランジスタ１８と同様に、トランジスタ１７は、一種のコンデンサとして効果的に働く。
更に述べるまでもなく、図５に示される各トランジスタのバルクがアースに接続されていることは、明らかである。
図５に示される調節トランジスタ１６は、ＮＭＯＳトランジスタとして履行される。それ故に、図５に示される補助チャージポンプ１０は、図２に示される整流器段１のＮＭＯＳトランジスタＮ１のゲートに対してバイアスを与えるように、特に動作することが可能である。
図６では、補助チャージポンプ１１０の更なる履行例が図解されている。ここで、図５に関連して既に説明されたものとの比較において、同様な構成部品又は同一の構成部品は、１００が加えられた同一の参照符号を備える。そのため、補助チャージポンプ１１０はまた、第１チャージポンプ段１１１及び第２チャージポンプ段１１２を備え、これらの各々は、第１トランジスタ１３１、１３３、及び第２トランジスタ１３２、１３４を備える。第１チャージポンプ段１１１及び第２チャージポンプ段１１２の入力ノード１２３、１２４は、それぞれのコンデンサ１３６、１３８を介して、補助チャージポンプ１１０の入力１１４に接続される。コンデンサとして効果的に働く、２つの付加的トランジスタ１１７、１１８が設けられる。調節トランジスタ１１６は、ダイオードクランプ１１３に結合される、又はダイオードクランプ１１３に接続される。ここで、そして図５に示された実施形態と対比して、調節トランジスタ１１６は、ＰＭＯＳトランジスタとして履行される。加えて、また、ダイオードクランプトランジスタ１１３．１、１１３．２、１１３．３及び１１３．４は、ＰＭＯＳトランジスタとして履行され、その一方で、図５に示されたダイオードクランプトランジスタ１３．１、１３．２、１３．３、１３．４、１３．５、１３．６は、ＮＭＯＳトランジスタとして履行される。
第２チャージポンプ段１１２の出力ノード１２２は、補助チャージポンプ１１０の出力１１５に接続される。調節トランジスタ１１６のゲート１１６ｇは、第１チャージポンプ段１１１の出力ノード１２１に接続される。調節トランジスタ１１６のドレイン１１６ｄは、アースＶｐｏｓに接続され、これに対して、ソース１１６ｓは、隣接して位置する２つのダイオードクランプトランジスタ１１３．３と１１３．４との間に位置するノード１１３．ｎに接続される。
全てのトランジスタ１１７、１１８、１３１、１３２、１３３、１３４のバルクは、Ｖｓｓに接続される。調節トランジスタ１１６のバルクだけは、アースＶｐｏｓに接続される。
補助チャージポンプ１１０の機能性は、図５に関連して説明されたように、補助チャージポンプ１０の機能性と対称的であるか、又は同一である。ＰＭＯＳベースの履行であるために、補助チャージポンプ１１０は、整流器段１のＰＭＯＳトランジスタＰ１のゲートをバイアスするように動作可能である。
１０、１１０ 補助チャージポンプ
１１、１１１ 第１チャージポンプ段
１２、１１２ 第２チャージポンプ段
１３、１１３ ダイオードクランプ
１３．１、１３．２、１３．３、１３．４、１３．５、１３．６、１１３．１、１１３．２、１１３．３、１１３．４ ダイオードクランプトランジスタ
１３．ｎ、 １１３．ｎ 特別なノード
１４、１１４ 入力
１５、１１５ チャージポンプ出力
１６、１１６ 調節トランジスタ
１６ｇ、１１６ｇ 調節トランジスタのゲート
１６ｄ、１１６ｄ 調節トランジスタのドレイン
１６ｓ、１１６ｓ 調節トランジスタのソース
１７、１８、１１７、１１８ 付加的トランジスタ
２１、２２、１２１、１２２ 出力ノード
２３、２４、１２３、１２４ 入力ノード
３１、３３、１３１、１３３ 第１トランジスタ
３２、３４、１３２、１３４ 第２トランジスタ
３６、３８、１３６、１３８ 入力コンデンサ
１０１ 整流器
１０２ アンテナ
１０３ 発振器
１０４ リミッタ
１０５ 論理コントローラ
１０６ 変調器
１０７ 復調器
１０８ 電力管理ユニット
１０９ メモリ
１００ ＲＦＩＤトランスポンダ
Ｖｉｎ 入力電圧
Ｖｄｃ 出力
Ｖｏ 出力電圧
Ｃｉ 入力コンデンサ
Ｃｏ 出力コンデンサ
Ｐ１ ＰＭＯＳトランジスタ
Ｎ１ ＮＭＯＳトランジスタ
Ｖｒｅｃ 駆動電圧
Ｖｒｅｇ 整流器段の入力

Claims (14)

  1. 整流器（１０１）に含まれるトランジスタのゲートに出力を与える補助チャージポンプ（１０；１１０）であって、
    ・入力（１４；１１４）に接続された第１チャージポンプ段（１１；１１１）と、
    ・前記入力（１４；１１４）に接続された第２チャージポンプ段（１２；１１２）と、
    ・出力（１５；１１５）に接続されたダイオードクランプ（１３；１１３）と、
    ・調節トランジスタ（１６；１１６）であって、この調節トランジスタ（１６；１１６）は、前記第１チャージポンプ段（１１；１１１）の出力と接続されたゲート（１６ｇ；１１６ｇ）を有し、且つソース（１６ｓ；１１６ｓ）及びドレイン（１６ｄ；１１６ｄ）を有し、前記ソース（１６ｓ；１１６ｓ）及び前記ドレイン（１６ｄ；１１６ｄ）の一方は、前記ダイオードクランプ（１３；１１３）に結合される、調節トランジスタ（１６；１１６）と、
    を備え、
    前記第２チャージポンプ段（１２；１１２）の出力は、前記ダイオードクランプ（１３；１１３）に接続された前記出力（１５；１１５）に接続され、
    前記ダイオードクランプ（１３；１１３）は、直列に接続された複数のダイオードクランプトランジスタ（１３．１から１３．６；１１３．１から１１３．４）を備え、前記調節トランジスタ（１６；１１６）の前記ソース（１６ｓ；１１６ｓ）又は前記ドレイン（１６ｄ；１１６ｄ）は、２つのダイオードクランプトランジスタのドレインとソースとの間に位置するノード（１３．ｎ；１１３．ｎ）に接続される、
    補助チャージポンプ（１０；１１０）。
  2. 請求項１に記載の補助チャージポンプ（１０；１１０）であって、
    前記調節トランジスタはＮＭＯＳトランジスタ（１６）であり、且つ前記調節トランジスタ（１６）の前記ドレイン（１６ｄ）は、前記ダイオードクランプ（１３）に結合されることを特徴とする、補助チャージポンプ（１０；１１０）。
  3. 請求項２に記載の補助チャージポンプ（１０；１１０）であって、
    前記調節トランジスタ（１６）の前記ソース（１６ｓ）は、アースに接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  4. 請求項１に記載の補助チャージポンプ（１０；１１０）であって、
    前記調節トランジスタはＰＭＯＳトランジスタ（１１６）であり、且つ前記調節トランジスタ（１１６）の前記ソース（１１６ｓ）は、前記ダイオードクランプ（１１３）に結合されることを特徴とする、補助チャージポンプ（１０；１１０）。
  5. 請求項４に記載の補助チャージポンプ（１０；１１０）であって、
    前記調節トランジスタ（１１６）の前記ドレイン（１１６ｄ）は、アースに接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  6. 請求項１に記載の補助チャージポンプ（１０；１１０）であって、
    前記ダイオードクランプトランジスタ（１３．１から１３．６；１１３．１から１１３．４）の前記ゲートは、並列に接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  7. 請求項１又は６に記載の補助チャージポンプ（１０；１１０）であって、
    前記ダイオードクランプトランジスタ（１３．１から１３．６；１１３．１から１１３．４）の前記ゲートは、前記第２チャージポンプ段（１２；１１２）の出力ノード（２２；１２２）に接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  8. 請求項１に記載の補助チャージポンプ（１０；１１０）であって、
    前記第１チャージポンプ段（１１；１１１）及び前記第２チャージポンプ段（１２；１１２）は各々が、少なくとも第１トランジスタ（３１；３３；１３１；１３３）及び第２トランジスタ（３２；３４；１３２；１３４）を備え、前記第１トランジスタ及び前記第２トランジスタは、金属酸化物半導体電界効果トランジスタであることを特徴とする、補助チャージポンプ（１０；１１０）。
  9. 請求項８に記載の補助チャージポンプ（１０；１１０）であって、
    前記第２トランジスタ（３２；３４；１３２；１３４）のゲート及びソースは、前記第１チャージポンプ段（１１；１１１）又は前記第２チャージポンプ段（１２；１１２）の入力ノード（１４；１１４）に接続され、且つ前記第１トランジスタ（３１；３３；１３１；１３３）のドレインは、前記入力ノード（１４；１１４）に接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  10. 請求項９に記載の補助チャージポンプ（１０；１１０）であって、
    前記第２トランジスタ（３２；３４；１３２；１３４）のドレインは、前記第１チャージポンプ段（１１；１１１）又は第２チャージポンプ段（１２；１１２）の出力ノード（２２；１２２）に接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  11. 請求項１０に記載の補助チャージポンプ（１０；１１０）であって、
    前記第１チャージポンプ段（１１；１１１）の前記出力ノード（２１；１２１）は、前記第２チャージポンプ段（１２；１１２）の前記第１トランジスタ（３３；１３３）の少なくともゲート及びソースに接続されることを特徴とする、補助チャージポンプ（１０；１１０）。
  12. 整流器段（１）であって、
    ・ＰＭＯＳトランジスタ（Ｐ１）と、ＮＭＯＳトランジスタ（Ｎ１）であって、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのソースは入力ノード（Ｖｉｎ）に接続される、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタ（Ｎ１）と、
    ・前記ＮＭＯＳトランジスタ（Ｎ１）のゲートに接続された、第１の請求項１に記載の補助チャージポンプ（１０）と、
    ・前記ＰＭＯＳトランジスタ（Ｐ１）のゲートに接続された、第２の請求項１に記載の補助チャージポンプ（１１０）と、
    を備える、整流器段（１）。
  13. 少なくとも請求項１２に記載の２つの整流器段（１）を備える多段整流器（１０１）。
  14. アンテナ（１０２）と、コントローラ（１０５）と、請求項１３に記載の多段整流器（１０１）とを備えるトランスポンダ（１００）。
JP2016159462A 2015-08-17 2016-08-16 Ｒｆｉｄトランスポンダの整流器用の補助チャージポンプ Active JP6259876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/828,055 US9594997B1 (en) 2015-08-17 2015-08-17 Auxiliary charge pump for a rectifier of an RFID transponder
US14/828,055 2015-08-17

Publications (2)

Publication Number Publication Date
JP2017042035A JP2017042035A (ja) 2017-02-23
JP6259876B2 true JP6259876B2 (ja) 2018-01-10

Family

ID=56800127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016159462A Active JP6259876B2 (ja) 2015-08-17 2016-08-16 Ｒｆｉｄトランスポンダの整流器用の補助チャージポンプ

Country Status (4)

Country Link
US (1) US9594997B1 (ja)
EP (1) EP3133533B1 (ja)
JP (1) JP6259876B2 (ja)
KR (1) KR101849000B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9696747B1 (en) * 2016-08-31 2017-07-04 Xilinx, Inc. Programmable reference voltage regulator
DE102019208582A1 (de) 2019-06-13 2020-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gleichrichter für Millimeter-Wellen-Wechselspannungssignale
CN110147694B (zh) * 2019-06-15 2022-04-26 上海航空印刷有限公司 一种射频前端电路及射频标签电路
KR20220078177A (ko) * 2020-12-03 2022-06-10 주식회사 엘엑스세미콘 Rf-dc 정류기 및 이를 포함하는 에너지 하베스팅 장치
US11636303B2 (en) 2021-01-04 2023-04-25 Nxp B.V. Ground switch
US11556751B2 (en) * 2021-05-29 2023-01-17 Nxp B.V. RFID tag limiter
US11321600B1 (en) 2021-05-29 2022-05-03 Nxp B.V. RFID tag self tuning
US11411492B1 (en) * 2021-05-29 2022-08-09 Nxp B.V. Self limiting charge pump

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519713B2 (ja) * 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
JP4925866B2 (ja) * 2007-02-28 2012-05-09 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
JP5155642B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 Ｉｄタグ
EP2337200B1 (en) 2009-12-18 2014-04-09 Nxp B.V. A sub-stage for a charge pump
US7944279B1 (en) 2009-12-31 2011-05-17 Nxp B.V. Charge pump stage of radio-frequency identification transponder
EP2424092B1 (en) 2010-08-27 2016-10-12 Nxp B.V. High efficiency charge pump

Also Published As

Publication number Publication date
KR101849000B1 (ko) 2018-04-13
JP2017042035A (ja) 2017-02-23
EP3133533B1 (en) 2018-09-12
US9594997B1 (en) 2017-03-14
KR20170021206A (ko) 2017-02-27
EP3133533A1 (en) 2017-02-22
US20170053198A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6259876B2 (ja) Ｒｆｉｄトランスポンダの整流器用の補助チャージポンプ
US9898631B2 (en) Intelligent energy management system and energy management method for passive radio frequency tag
US7978486B2 (en) Rectifier circuit and radio communication device using the same
US8326256B1 (en) RFID tag with MOS bipolar hybrid rectifier
US7907899B1 (en) RFID tags having a rectifier circuit including a dual-terminal rectifier device
US7768406B1 (en) RFID tag circuit rectifier with controlled backflow reduction
US8244201B2 (en) RFID tags with power rectifiers that have bias
EP1643645B1 (en) Rectifier circuit
US8115597B1 (en) RFID tags with synchronous power rectifier
US8044801B1 (en) RFID tag with double-switch rectifier
JP2007124770A (ja) 半導体集積回路装置及びそれを用いた非接触電子装置
US20080259665A1 (en) Rectifier Circuit, Circuit Arrangement and Method for Manufactiring a Rectifier Circuit
US7317303B1 (en) Rectified power supply
US20120250377A1 (en) Voltage adjusting circuit and contactless card and contactless card system which include the same
US10432107B2 (en) Rectifier circuit and electronic device
US7688561B2 (en) Ultra-low power limiter
Rabén et al. An active MOS diode with V th-cancellation for RFID rectifiers
KR101822491B1 (ko) 전압 조정 회로 및 이의 동작 방법
US7542315B2 (en) Active rectifier
Jamali et al. Analysis of UHF RFID CMOS rectifier structures and input impedance characteristics
US8159844B2 (en) Full-wave rectifying device
JP2010259206A (ja) 倍電圧整流回路およびそれを用いた非接触式ｉｃカード
Haddadian et al. Wireless energy harvesting in RFID applications at 5.8 GHz ISM band, a system analysis
Liu et al. A low input power charge pump for passive UHF RFID applications
Mohan et al. On-chip threshold compensated voltage doubler for RF energy harvesting

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250