JP6252259B2 - Electronic control unit - Google Patents

Electronic control unit Download PDF

Info

Publication number
JP6252259B2
JP6252259B2 JP2014045155A JP2014045155A JP6252259B2 JP 6252259 B2 JP6252259 B2 JP 6252259B2 JP 2014045155 A JP2014045155 A JP 2014045155A JP 2014045155 A JP2014045155 A JP 2014045155A JP 6252259 B2 JP6252259 B2 JP 6252259B2
Authority
JP
Japan
Prior art keywords
task
execution
relationship
executed
cpu core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014045155A
Other languages
Japanese (ja)
Other versions
JP2015170180A (en
Inventor
祐樹 丸山
祐樹 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014045155A priority Critical patent/JP6252259B2/en
Priority to DE102015203695.2A priority patent/DE102015203695A1/en
Publication of JP2015170180A publication Critical patent/JP2015170180A/en
Application granted granted Critical
Publication of JP6252259B2 publication Critical patent/JP6252259B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5018—Thread allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/506—Constraint

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、複数のタスクを並列に実行可能な電子制御装置に関する。   The present invention relates to an electronic control device capable of executing a plurality of tasks in parallel.

従来、複数のタスクが共通データを参照および更新することが可能に構成されている場合において共通データの一貫性を保持するために、タスク割り込みを一時的に禁止する排他制御が行われている（例えば、特許文献１を参照）。   Conventionally, when a plurality of tasks are configured to be able to refer to and update common data, exclusive control for temporarily prohibiting task interruption has been performed in order to maintain consistency of common data ( For example, see Patent Document 1).

特開２００３−１３１８９３号公報JP 2003-131893 A

しかし、複数のタスクを並列に実行可能に構成されている場合において共通データの一貫性を保持するために、並列に実行可能な複数のタスクのうち少なくとも１つのタスクの実行を禁止すると、タスク実行効率が低下してしまうという問題があった。   However, if multiple tasks can be executed in parallel, in order to maintain the consistency of common data, if execution of at least one of the tasks that can be executed in parallel is prohibited, task execution There was a problem that the efficiency was lowered.

本発明は、こうした問題に鑑みてなされたものであり、タスク実行効率の低下を抑制する技術を提供することを目的とする。   The present invention has been made in view of these problems, and an object thereof is to provide a technique for suppressing a decrease in task execution efficiency.

上記目的を達成するためになされた本発明の電子制御装置は、第１タスク実行手段と、第２タスク実行手段と、実行順変更手段とを備える。
第１タスク実行手段は、予め設定された第１実行順で複数のタスクを順次実行する。第２タスク実行手段は、第１タスク実行手段と並列に、予め設定された第２実行順で複数のタスクを順次実行する。 An electronic control device of the present invention made to achieve the above object includes first task execution means, second task execution means, and execution order change means.
The first task execution means sequentially executes a plurality of tasks in a preset first execution order. The second task execution means sequentially executes a plurality of tasks in a preset second execution order in parallel with the first task execution means.

実行順変更手段は、第１タスク実行手段が実行するタスクを第１タスクとし、第２タスク実行手段が実行するタスクを第２タスクとし、第１タスク実行手段が第１タスクを実行している第１タスク実行期間と、第２タスク実行手段が第２タスクを実行している第２タスク実行期間とで重複している部分がある場合において、実行期間が互いに重複している第１タスクと第２タスクとが、互いに並列に実行されることを許可するように予め設定された実行許可関係を有するように、第１実行順と第２実行順を変更する。   The execution order change means sets the task executed by the first task execution means as the first task, sets the task executed by the second task execution means as the second task, and executes the first task by the first task execution means. In the case where there is an overlapping part between the first task execution period and the second task execution period in which the second task execution means executes the second task, the first task with the execution period overlapping with each other The first execution order and the second execution order are changed so that the second task has an execution permission relationship set in advance so as to allow the second task to be executed in parallel with each other.

このように構成された電子制御装置では、第１タスクの実行中において、実行中の第１タスクと並列に実行することが禁止されている第２タスクの代わりに、実行中の第１タスクと並列に実行することが許可されている第２タスクを実行することができる。同様に、第２タスクの実行中において、実行中の第２タスクと並列に実行することが禁止されている第１タスクの代わりに、実行中の第２タスクと並列に実行することが許可されている第１タスクを実行することができる。   In the electronic control device configured as described above, during execution of the first task, instead of the second task that is prohibited from being executed in parallel with the first task being executed, A second task that is allowed to execute in parallel may be executed. Similarly, during execution of the second task, execution in parallel with the second task being executed is permitted instead of the first task that is prohibited from being executed in parallel with the second task being executed. The first task can be executed.

このため、第１タスクの実行中において第２タスクが実行されていないという事態と、第２タスクの実行中において第１タスクが実行されていないという事態との少なくとも一方の発生を抑制することができ、タスク実行効率の低下を抑制することができる。   For this reason, suppressing occurrence of at least one of a situation in which the second task is not executed during the execution of the first task and a situation in which the first task is not executed during the execution of the second task. It is possible to suppress a decrease in task execution efficiency.

電子制御装置（ＥＣＵ）１の構成を示すブロック図である。1 is a block diagram showing a configuration of an electronic control unit (ECU) 1. FIG. タスク実行処理を示すフローチャートである。It is a flowchart which shows a task execution process. タスク実行処理においてタスク実行順を変更する具体例を示す図である。It is a figure which shows the specific example which changes a task execution order in a task execution process. ＣＰＵコア１１，１２の動作を示す第１のタイミングチャートである。3 is a first timing chart showing the operation of CPU cores 11 and 12; ＣＰＵコア１１，１２の動作を示す第２のタイミングチャートである。4 is a second timing chart showing the operation of CPU cores 11 and 12.

以下に本発明の実施形態について図面とともに説明する。
本実施形態の電子制御装置（Electronic Control Unit）１（以下、ＥＣＵ１という）は、車両に搭載され、車両のエンジン（不図示）の制御を行う。 Embodiments of the present invention will be described below with reference to the drawings.
An electronic control unit (Electronic Control Unit) 1 (hereinafter referred to as ECU 1) according to the present embodiment is mounted on a vehicle and controls an engine (not shown) of the vehicle.

ＥＣＵ１は、図１に示すように、マイクロコンピュータ２（以下、マイコン２という）を備える。
マイコン２は、エンジンを制御するための処理を実行し、車両に取り付けられた電気負荷（インジェクタ等）を制御するための制御信号を出力する。 The ECU 1 includes a microcomputer 2 (hereinafter referred to as a microcomputer 2) as shown in FIG.
The microcomputer 2 executes a process for controlling the engine and outputs a control signal for controlling an electric load (such as an injector) attached to the vehicle.

またマイコン２は、ＣＰＵ（Central Processing Unit）コア１１，１２、フラッシュＲＯＭ１３およびＲＡＭ１４と、これらを相互に接続するバス１５とを備える。
ＣＰＵコア１１，１２は、プログラムを実行するための演算ユニットとレジスタなどを備える。 The microcomputer 2 includes CPU (Central Processing Unit) cores 11 and 12, a flash ROM 13 and a RAM 14, and a bus 15 for connecting them to each other.
The CPU cores 11 and 12 include an arithmetic unit and a register for executing a program.

フラッシュＲＯＭ１３は、データ書き換え可能な不揮発性メモリである。そしてフラッシュＲＯＭ１３は、リアルタイムオペレーティングシステム（以下、ＲＴＯＳという）を制御するＯＳプログラム２１と、車両に搭載されたエンジン等を制御する車両制御プログラム２２とを記憶する。   The flash ROM 13 is a data rewritable nonvolatile memory. The flash ROM 13 stores an OS program 21 for controlling a real-time operating system (hereinafter referred to as RTOS) and a vehicle control program 22 for controlling an engine mounted on the vehicle.

ＲＡＭ１４は、揮発性メモリであり、ＣＰＵコア１１，１２の演算結果等を一時的に記憶する。またＲＡＭ１４には、キュー格納部３１、キュー格納部３２、実行タスク情報格納部４１および実行タスク情報格納部４２が設けられている。   The RAM 14 is a volatile memory, and temporarily stores calculation results of the CPU cores 11 and 12. The RAM 14 includes a queue storage unit 31, a queue storage unit 32, an execution task information storage unit 41, and an execution task information storage unit 42.

また車両制御プログラム２２は、複数のタスク５０を備える。そして各タスク５０は、対応するタスクを実行するためのタスクプログラム５１と、タスク依存関係（後述）を判断するために設定されるタスク依存関係識別番号５２と、対応するタスクを実行するＣＰＵコアが制約されているか否かを示す実行コア制約情報５３とを備える。   The vehicle control program 22 includes a plurality of tasks 50. Each task 50 includes a task program 51 for executing the corresponding task, a task dependency identification number 52 set for determining task dependency (described later), and a CPU core for executing the corresponding task. Execution core restriction information 53 indicating whether or not the restriction is imposed.

なおタスク依存関係識別番号５２は、タスク依存関係を有する複数のタスクに対して同一の番号が設定される。例えば、タスクＡとタスクＢとがタスク依存関係を有する場合には、タスクＡとタスクＢのタスク依存関係識別番号５２が例えば「０ｘ００００１２３４」に設定される。また、タスクＡ，ＢとタスクＣとがタスク依存関係を有していない場合には、タスクＣのタスク依存関係識別番号５２が例えば「０ｘ００００５６７８」に設定される。   The task dependency relationship identification number 52 is set to the same number for a plurality of tasks having task dependency relationships. For example, when task A and task B have a task dependency relationship, the task dependency relationship identification number 52 of task A and task B is set to, for example, “0x0000034”. When the tasks A and B and the task C do not have a task dependency relationship, the task dependency relationship identification number 52 of the task C is set to “0x0000005678”, for example.

またタスク依存関係は、複数のタスクが互いに共通のデータを参照および更新するか否かによって決定される。例えば、タスクＡとタスクＢが互いに共通のデータを参照および更新する場合には、タスクＡとタスクＢはタスク依存関係を有すると決定される。   The task dependency is determined by whether or not a plurality of tasks refer to and update data common to each other. For example, when task A and task B refer to and update data common to each other, task A and task B are determined to have a task dependency relationship.

また実行コア制約情報５３は、対応するタスクを実行するＣＰＵコアが制約されている場合には例えば「１」が設定され、制約されていない場合には例えば「０」が設定される。   The execution core restriction information 53 is set to “1”, for example, when the CPU core that executes the corresponding task is restricted, and is set to “0” when the CPU core is not restricted.

そしてＣＰＵコア１１，１２は、フラッシュＲＯＭ１３に記憶されているＯＳプログラム２１を実行することにより、ＲＴＯＳを動作させる。
ＲＴＯＳは、車両制御プログラム２２を構成するタスクの実行を要求するタスク処理要求が発生すると、このタスク処理要求に対応するタスクに予め設定されたタスク優先度に基づき、タスク優先度の高いタスクを優先して実行するようにタスクの実行順を決定するスケジューリングを行う。 The CPU cores 11 and 12 operate the RTOS by executing the OS program 21 stored in the flash ROM 13.
When a task processing request for requesting execution of a task constituting the vehicle control program 22 is generated, the RTOS gives priority to a task having a higher task priority based on a task priority preset for the task corresponding to the task processing request. Scheduling is performed to determine the execution order of tasks so that they are executed.

具体的には、ＲＴＯＳは、対応するタスクプログラム５１が記憶されている先頭アドレスを示すタスクアドレス情報を、タスク優先度の高い順に配列して、キュー格納部３１またはキュー格納部３２に格納することにより、実行待ちタスクの実行順を決定する。このため、キュー格納部３１またはキュー格納部３２から、実行順が最も早いタスクアドレス情報を抽出することにより、ＲＴＯＳにより決定された実行順で、タスクを実行することが可能となる。   Specifically, the RTOS arranges the task address information indicating the head address where the corresponding task program 51 is stored in the queue storage unit 31 or the queue storage unit 32 in order from the highest task priority. To determine the execution order of the tasks waiting to be executed. Therefore, by extracting the task address information with the earliest execution order from the queue storage unit 31 or the queue storage unit 32, the tasks can be executed in the execution order determined by the RTOS.

このように構成されたＥＣＵ１において、ＣＰＵコア１１，１２は、タスク実行処理を実行する。
ここで、ＣＰＵコア１１（１２）が実行するタスク実行処理の手順を説明する。タスク実行処理は、キュー格納部３１（３２）から、実行順が最も早いタスクアドレス情報が抽出される毎に実行される処理である。 In the ECU 1 configured as described above, the CPU cores 11 and 12 execute task execution processing.
Here, a procedure of task execution processing executed by the CPU core 11 (12) will be described. The task execution process is executed every time task address information having the earliest execution order is extracted from the queue storage unit 31 (32).

このタスク実行処理が実行されると、ＣＰＵコア１１（１２）は、図２に示すように、まずＳ１０にて、抽出したタスクアドレス情報が示す先頭アドレス（以下、抽出タスクアドレスという）に基づいて、この抽出タスクアドレスに格納されているタスクプログラム５１のタスク依存関係識別番号５２をフラッシュＲＯＭ１３から読み出す。なおタスク依存関係識別番号５２は、上記先頭アドレスの値と予め設定された識別番号検索値とを加算した加算値のアドレスに記憶されている。本実施形態では、この識別番号検索値は、車両制御プログラム２２を構成する全てのタスク５０について同一の値が設定されている。以下、フラッシュＲＯＭ１３から読み出したタスク依存関係識別番号５２を、判断対象タスク識別番号５２という。   When this task execution process is executed, the CPU core 11 (12), as shown in FIG. 2, first, in S10, based on the start address indicated by the extracted task address information (hereinafter referred to as the extracted task address). Then, the task dependency relationship identification number 52 of the task program 51 stored in the extracted task address is read from the flash ROM 13. The task dependency relationship identification number 52 is stored in the address of the addition value obtained by adding the value of the top address and the preset identification number search value. In the present embodiment, this identification number search value is set to the same value for all tasks 50 constituting the vehicle control program 22. Hereinafter, the task dependency relationship identification number 52 read from the flash ROM 13 is referred to as a determination target task identification number 52.

次にＳ２０にて、実行タスク情報格納部４２（４１）に格納されているタスク依存関係識別番号５２を読み出す。以下、Ｓ２０で読み出したタスク依存関係識別番号５２を実行中タスク識別番号５２という。   Next, in S20, the task dependency relationship identification number 52 stored in the execution task information storage unit 42 (41) is read. Hereinafter, the task dependency relationship identification number 52 read in S20 is referred to as an executing task identification number 52.

そしてＳ３０にて、フラッシュＲＯＭ１３から直近で読み出したタスク依存関係識別番号５２（判断対象タスク識別番号５２）と、Ｓ２０で読み出したタスク依存関係識別番号５２（実行中タスク識別番号５２）とが一致しているか否かを判断する。   In S30, the task dependency identification number 52 (determination target task identification number 52) read most recently from the flash ROM 13 matches the task dependency relationship identification number 52 (execution task identification number 52) read in S20. Judge whether or not.

ここで、直近の判断対象タスク識別番号５２と実行中タスク識別番号５２とが一致している場合には（Ｓ３０：ＹＥＳ）、Ｓ４０にて、直近の抽出タスクアドレスに基づいて、この先頭アドレスに格納されているタスクプログラム５１の実行コア制約情報５３をフラッシュＲＯＭ１３から読み出す。なお実行コア制約情報５３は、先頭アドレスの値と予め設定された制約情報検索値とを加算した加算値のアドレスに記憶されている。本実施形態では、この制約情報検索値は、車両制御プログラム２２を構成する全てのタスク５０について互いに同一の値が設定されている。   Here, if the latest determination target task identification number 52 and the in-execution task identification number 52 match (S30: YES), in S40, based on the most recent extracted task address, this head address is set. The stored execution core restriction information 53 of the task program 51 is read from the flash ROM 13. The execution core constraint information 53 is stored in the address of an added value obtained by adding the value of the head address and a preset constraint information search value. In the present embodiment, this constraint information search value is set to the same value for all tasks 50 constituting the vehicle control program 22.

そしてＳ５０にて、Ｓ４０で読み出した実行コア制約情報５３に基づいて、直近の抽出タスクアドレスに格納されているタスクプログラム５１により実行されるタスク（以下、判断対象タスクという）を、ＣＰＵコア１１（１２）で実行する必要があるか否かを判断する。具体的には、読み出した実行コア制約情報５３が１に設定されている場合には、ＣＰＵコア１１（１２）で実行する必要があると判断し、読み出した実行コア制約情報５３が０に設定されている場合には、ＣＰＵコア１１（１２）で実行する必要がないと判断する。   In S50, based on the execution core constraint information 53 read in S40, a task (hereinafter referred to as a determination target task) executed by the task program 51 stored in the latest extracted task address is designated as the CPU core 11 ( It is determined whether or not it is necessary to execute in step 12). Specifically, when the read execution core constraint information 53 is set to 1, it is determined that the CPU core 11 (12) needs to execute, and the read execution core constraint information 53 is set to 0. If it is determined, it is determined that the CPU core 11 (12) does not need to execute it.

ここで、判断対象タスクをＣＰＵコア１１（１２）で実行する必要がない場合には（Ｓ５０：ＮＯ）、Ｓ６０にて、別コア格納指示値ｉをインクリメント（１加算）する。さらにＳ７０にて、直近の抽出タスクアドレスを示すタスクアドレス情報を、対応するタスクが別コア格納指示値ｉが示す実行順で実行されるように、キュー格納部３２（３１）に格納することにより、ＣＰＵコア１２（１１）における実行待ちタスクの実行順を再決定し、Ｓ１００に移行する。例えば、別コア格納指示値ｉが１である場合には、ＣＰＵコア１２（１１）における実行待ちタスクの中で実行順が１番となるように、直近の抽出タスクアドレスを示すタスクアドレス情報をキュー格納部３２（３１）に格納する。   Here, when it is not necessary to execute the determination target task in the CPU core 11 (12) (S50: NO), the other core storage instruction value i is incremented (added by 1) in S60. Further, in S70, the task address information indicating the latest extracted task address is stored in the queue storage unit 32 (31) so that the corresponding task is executed in the execution order indicated by the different core storage instruction value i. Then, the execution order of the execution waiting tasks in the CPU core 12 (11) is re-determined, and the process proceeds to S100. For example, when the separate core storage instruction value i is 1, the task address information indicating the latest extracted task address is set so that the execution order is the first among the execution waiting tasks in the CPU core 12 (11). Store in the queue storage unit 32 (31).

一方、判断対象タスクをＣＰＵコア１１（１２）で実行する必要がある場合には（Ｓ５０：ＹＥＳ）、Ｓ８０にて、当コア格納指示値ｊをインクリメント（１加算）する。さらにＳ９０にて、直近の抽出タスクアドレスを示すタスクアドレス情報を、対応するタスクが当コア格納指示値ｊが示す実行順の次に実行されるように、キュー格納部３１（３２）に格納することにより、ＣＰＵコア１１（１２）における実行待ちタスクの実行順を再決定し、Ｓ１００に移行する。例えば、当コア格納指示値ｊが１である場合には、ＣＰＵコア１１（１２）における実行待ちタスクの中で実行順が２番となるように、直近の抽出タスクアドレスを示すタスクアドレス情報をキュー格納部３１（３２）に格納する。   On the other hand, if it is necessary to execute the determination target task by the CPU core 11 (12) (S50: YES), the core storage instruction value j is incremented (added by 1) in S80. Further, in S90, the task address information indicating the latest extracted task address is stored in the queue storage unit 31 (32) so that the corresponding task is executed next in the execution order indicated by the core storage instruction value j. As a result, the execution order of the execution waiting tasks in the CPU core 11 (12) is re-determined, and the process proceeds to S100. For example, when the core storage instruction value j is 1, the task address information indicating the latest extracted task address is set so that the execution order is second among the execution waiting tasks in the CPU core 11 (12). Store in the queue storage unit 31 (32).

そしてＳ１００に移行すると、キュー格納部３１（３２）から、現時点で実行順が最も早いタスクアドレス情報を読み出し、Ｓ３０に移行する。
またＳ３０にて、直近の判断対象タスク識別番号５２と実行中タスク識別番号５２とが一致していない場合には（Ｓ３０：ＮＯ）、Ｓ１１０にて、別コア格納指示値ｉと当コア格納指示値ｊを０に設定する。さらにＳ１２０にて、直近の判断対象タスク識別番号５２を実行タスク情報格納部４１（４２）に格納することで、実行タスク情報格納部４１（４２）に格納される情報を上書きする。そしてＳ１３０にて、直近の抽出タスクアドレスに基づいて、フラッシュＲＯＭ１３からタスクプログラム５１を読み出して、タスクを実行し、タスク実行処理を終了する。 When the process proceeds to S100, the task address information with the earliest execution order is read from the queue storage unit 31 (32), and the process proceeds to S30.
In S30, if the latest determination target task identification number 52 and the in-execution task identification number 52 do not match (S30: NO), in S110, another core storage instruction value i and the current core storage instruction Set the value j to 0. In S120, the latest determination target task identification number 52 is stored in the execution task information storage unit 41 (42), thereby overwriting the information stored in the execution task information storage unit 41 (42). In S130, the task program 51 is read from the flash ROM 13 based on the latest extracted task address, the task is executed, and the task execution process is terminated.

次に、タスクアドレス情報をキュー格納部３１，３２に格納する具体例を説明する。
例えば図３に示すように、キュー格納部３１には、実行待ちタスクの実行が早い順に、タスクＢ、タスクＣおよびタスクＤのタスクアドレス情報が格納されているとする。また、キュー格納部３２には、実行待ちタスクの実行が早い順に、タスクＰ、タスクＱ、タスクＲ、タスクＳおよびタスクＴのタスクアドレス情報が格納されているとする。 Next, a specific example of storing task address information in the queue storage units 31 and 32 will be described.
For example, as shown in FIG. 3, it is assumed that task address information of task B, task C, and task D is stored in the queue storage unit 31 in the order of early execution of the waiting task. In addition, it is assumed that task address information of task P, task Q, task R, task S, and task T is stored in the queue storage unit 32 in the order of the execution of the waiting task.

そして、ＣＰＵコア１１においてタスクＡを実行中であり、ＣＰＵコア１２において新たなタスクの実行を開始するタイミングであるとする。
この場合にＣＰＵコア１２は、まず、キュー格納部３２からタスクＰのタスクアドレス情報を読み出す。ここで、タスクＰは、タスクＡとタスク依存関係があり且つＣＰＵコア１２で実行する必要がないとする。このため、タスクＰのタスクアドレス情報は、ＣＰＵコア１１における実行待ちタスクの中で実行順が１番となるように、キュー格納部３１に格納される（矢印ＡＬ１を参照）。これにより、キュー格納部３１には、実行待ちタスクの実行が早い順に、タスクＰ、タスクＢ、タスクＣおよびタスクＤのタスクアドレス情報が格納される（矢印ＡＬ１１を参照）。また、キュー格納部３２には、実行待ちタスクの実行が早い順に、タスクＱ、タスクＲ、タスクＳおよびタスクＴのタスクアドレス情報が格納される（矢印ＡＬ１１を参照）。 Then, it is assumed that the task A is being executed in the CPU core 11 and the timing at which the CPU core 12 starts executing a new task.
In this case, the CPU core 12 first reads the task address information of the task P from the queue storage unit 32. Here, it is assumed that the task P has a task dependency relationship with the task A and does not need to be executed by the CPU core 12. Therefore, the task address information of the task P is stored in the queue storage unit 31 so that the execution order is the first among the execution waiting tasks in the CPU core 11 (see arrow AL1). As a result, task address information of task P, task B, task C, and task D is stored in the queue storage unit 31 in the order of early execution of the waiting task (see arrow AL11). The queue storage unit 32 stores task address information of the task Q, the task R, the task S, and the task T in the order in which the execution of the waiting task is executed (see the arrow AL11).

そしてＣＰＵコア１２は、次に、キュー格納部３２からタスクＱのタスクアドレス情報を読み出す。ここで、タスクＱは、タスクＡとタスク依存関係があり且つＣＰＵコア１２で実行する必要がないとする。このため、タスクＱのタスクアドレス情報は、ＣＰＵコア１１における実行待ちタスクの中で実行順が２番となるように、キュー格納部３１に格納される（矢印ＡＬ２を参照）。これにより、キュー格納部３１には、実行待ちタスクの実行が早い順に、タスクＰ、タスクＱ、タスクＢ、タスクＣおよびタスクＤのタスクアドレス情報が格納される（矢印ＡＬ１２を参照）。また、キュー格納部３２には、実行待ちタスクの実行が早い順に、タスクＲ、タスクＳおよびタスクＴのタスクアドレス情報が格納される（矢印ＡＬ１２を参照）。   Next, the CPU core 12 reads task address information of the task Q from the queue storage unit 32. Here, it is assumed that the task Q has a task dependency relationship with the task A and does not need to be executed by the CPU core 12. For this reason, the task address information of the task Q is stored in the queue storage unit 31 so that the execution order is the second among the execution waiting tasks in the CPU core 11 (see the arrow AL2). As a result, task address information of task P, task Q, task B, task C, and task D is stored in the queue storage unit 31 in the order of the execution of the waiting task (see arrow AL12). The queue storage unit 32 stores task address information of the task R, the task S, and the task T in the order of the execution of the execution waiting tasks (see the arrow AL12).

そしてＣＰＵコア１２は、次に、キュー格納部３２からタスクＲのタスクアドレス情報を読み出す。ここで、タスクＲは、タスクＡとタスク依存関係があり且つＣＰＵコア１２で実行する必要があるとする。このため、タスクＲのタスクアドレス情報は、ＣＰＵコア１２における実行待ちタスクの中で実行順が２番となるように、キュー格納部３２に格納される（矢印ＡＬ３を参照）。これにより、キュー格納部３２には、実行待ちタスクの実行が早い順に、タスクＳ、タスクＲおよびタスクＴのタスクアドレス情報が格納される（矢印ＡＬ１３を参照）。   Next, the CPU core 12 reads task address information of the task R from the queue storage unit 32. Here, it is assumed that the task R has a task dependency relationship with the task A and needs to be executed by the CPU core 12. Therefore, the task address information of the task R is stored in the queue storage unit 32 so that the execution order is the second among the execution waiting tasks in the CPU core 12 (see arrow AL3). As a result, task address information of the task S, task R, and task T is stored in the queue storage unit 32 in the order of early execution of the waiting task (see arrow AL13).

そしてＣＰＵコア１２は、次に、キュー格納部３２からタスクＳのタスクアドレス情報を読み出す。ここで、タスクＳは、タスクＡとタスク依存関係があり且つＣＰＵコア１２で実行する必要があるとする。このため、タスクＳのタスクアドレス情報は、ＣＰＵコア１２における実行待ちタスクの中で実行順が３番となるように、キュー格納部３２に格納される（矢印ＡＬ４を参照）。これにより、キュー格納部３２には、実行待ちタスクの実行が早い順に、タスクＴ、タスクＲおよびタスクＳのタスクアドレス情報が格納される（矢印ＡＬ１３を参照）。   Next, the CPU core 12 reads task address information of the task S from the queue storage unit 32. Here, it is assumed that the task S has a task dependency relationship with the task A and needs to be executed by the CPU core 12. For this reason, the task address information of the task S is stored in the queue storage unit 32 so that the execution order is the third among the execution waiting tasks in the CPU core 12 (see arrow AL4). As a result, task address information of the task T, task R, and task S is stored in the queue storage unit 32 in the order of early execution of the waiting task (see arrow AL13).

そしてＣＰＵコア１２は、次に、キュー格納部３２からタスクＴのタスクアドレス情報を読み出す。ここで、タスクＴは、タスクＡとタスク依存関係がないとする。このため、ＣＰＵコア１２は、フラッシュＲＯＭ１３からタスクＴのタスクプログラム５１を読み出して、タスクＴを実行する。   Next, the CPU core 12 reads task address information of the task T from the queue storage unit 32. Here, it is assumed that the task T has no task dependency with the task A. For this reason, the CPU core 12 reads the task program 51 of the task T from the flash ROM 13 and executes the task T.

このように構成されたＥＣＵ１では、ＣＰＵコア１１が、キュー格納部３１で設定された実行順（以下、第１実行順という）で複数のタスクを順次実行する（Ｓ１３０）。またＣＰＵコア１２が、キュー格納部３２で設定された実行順（以下、第２実行順という）で複数のタスクを順次実行する（Ｓ１３０）。   In the ECU 1 configured as described above, the CPU core 11 sequentially executes a plurality of tasks in the execution order set in the queue storage unit 31 (hereinafter referred to as the first execution order) (S130). The CPU core 12 sequentially executes a plurality of tasks in the execution order set in the queue storage unit 32 (hereinafter referred to as the second execution order) (S130).

そしてＥＣＵ１は、ＣＰＵコア１１がタスクを実行している実行期間と、ＣＰＵコア１２がタスクを実行している実行期間とで重複している部分がある場合において、ＣＰＵコア１１が実行しているタスクと、ＣＰＵコア１２が実行しているタスクとがタスク依存関係を有しないように、第１実行順と第２実行順を変更する（Ｓ１０〜Ｓ１００）。   The ECU 1 executes the ECU 1 when there is an overlapping portion between the execution period in which the CPU core 11 executes the task and the execution period in which the CPU core 12 executes the task. The first execution order and the second execution order are changed so that the task and the task executed by the CPU core 12 do not have a task dependency relationship (S10 to S100).

これにより、ＣＰＵコア１１によるタスクの実行中において、ＣＰＵコア１１が実行中のタスクと並列に実行することが禁止されているタスクの代わりに、ＣＰＵコア１１が実行中のタスクと並列に実行することが許可されているタスクをＣＰＵコア１２が実行することができる。同様に、ＣＰＵコア１２によるタスクの実行中において、ＣＰＵコア１２が実行中のタスクと並列に実行することが禁止されているタスクの代わりに、ＣＰＵコア１２が実行中のタスクと並列に実行することが許可されているタスクをＣＰＵコア１１が実行することができる。   Thereby, during the execution of the task by the CPU core 11, the CPU core 11 executes in parallel with the task being executed instead of the task prohibited from being executed in parallel with the task being executed by the CPU core 11. The CPU core 12 can execute tasks that are permitted to be performed. Similarly, during the execution of a task by the CPU core 12, the CPU core 12 executes in parallel with the task being executed instead of the task prohibited from being executed in parallel with the task being executed by the CPU core 12. The CPU core 11 can execute a task that is permitted to do so.

このため、ＣＰＵコア１１によるタスクの実行中においてＣＰＵコア１２でタスクが実行されていないという事態の発生と、ＣＰＵコア１２によるタスクの実行中においてＣＰＵコア１１でタスクが実行されていないという事態の発生を抑制することができ、タスク実行効率の低下を抑制することができる。   For this reason, the situation where the task is not executed by the CPU core 12 during the execution of the task by the CPU core 11 and the situation where the task is not executed by the CPU core 11 during the execution of the task by the CPU core 12 are performed. Generation | occurrence | production can be suppressed and the fall of task execution efficiency can be suppressed.

またＣＰＵコア１１は、第１実行順で１番目のタスクが、ＣＰＵコア１２が実行中のタスクとの間でタスク依存関係を有しているか否かを判断する（Ｓ３０）。そしてＣＰＵコア１１は、タスク依存関係を有していると判断した場合に（Ｓ３０：ＹＥＳ）、判断対象となったタスクの実行順が１番目より遅くなるように第１実行順を変更する（Ｓ９０）。同様にＣＰＵコア１２は、第２実行順で１番目のタスクが、ＣＰＵコア１１が実行中のタスクとの間でタスク依存関係を有しているか否かを判断する（Ｓ３０）。そしてＣＰＵコア１２は、タスク依存関係を有していると判断した場合に（Ｓ３０：ＹＥＳ）、判断対象となったタスクの実行順が１番目より遅くなるように第２実行順を変更する（Ｓ９０）。   The CPU core 11 determines whether or not the first task in the first execution order has a task dependency relationship with the task being executed by the CPU core 12 (S30). When the CPU core 11 determines that the task dependency relationship is present (S30: YES), the CPU core 11 changes the first execution order so that the execution order of the task to be determined is later than the first ( S90). Similarly, the CPU core 12 determines whether or not the first task in the second execution order has a task dependency with the task being executed by the CPU core 11 (S30). When the CPU core 12 determines that the task dependency relationship is present (S30: YES), the CPU core 12 changes the second execution order so that the execution order of the task to be determined is later than the first ( S90).

これによりＥＣＵ１は、ＣＰＵコア１２で実行中であったタスクが終了した後に、ＣＰＵコア１２で実行中であったタスクとの間でタスク依存関係を有しているタスクをＣＰＵコア１１で実行させることができる。同様にＥＣＵ１は、ＣＰＵコア１１で実行中であったタスクが終了した後に、ＣＰＵコア１１で実行中であったタスクとの間でタスク依存関係を有しているタスクをＣＰＵコア１２で実行させることができる。   Thereby, the ECU 1 causes the CPU core 11 to execute a task having a task dependency relationship with the task being executed in the CPU core 12 after the task being executed in the CPU core 12 is completed. be able to. Similarly, the ECU 1 causes the CPU core 12 to execute a task having a task dependency relationship with the task being executed by the CPU core 11 after the task being executed by the CPU core 11 is completed. be able to.

例えば図４に示すように、ＣＰＵコア１１においてタスクＡを実行中であり、ＣＰＵコア１２において新たなタスクの実行を開始するタイミングであるとする。この場合にＣＰＵコア１２は、タスクＡとタスク依存関係のあるタスクＦの代わりに、タスクＡとタスク依存関係のないタスクＧを実行し、タスクＡとタスクＧの実行が終了した後に、タスクＦを実行することができる。   For example, as shown in FIG. 4, it is assumed that the task A is being executed in the CPU core 11 and the timing at which the CPU core 12 starts executing a new task. In this case, the CPU core 12 executes the task G having no task dependency with the task A instead of the task F having the task dependency with the task A, and after the execution of the task A and the task G is finished, the task F Can be executed.

またＣＰＵコア１１は、第１実行順で１番目のタスクが、ＣＰＵコア１２が実行中のタスクとの間でタスク依存関係を有しているか否かを判断する（Ｓ３０）。そしてＣＰＵコア１１は、タスク依存関係を有していると判断した場合に（Ｓ３０：ＹＥＳ）、判断対象となったタスクをＣＰＵコア１２が実行するように第１実行順と第２実行順を変更する（Ｓ７０）。同様にＣＰＵコア１２は、第２実行順で１番目のタスクが、ＣＰＵコア１１が実行中のタスクとの間でタスク依存関係を有しているか否かを判断する（Ｓ３０）。そしてＣＰＵコア１２は、タスク依存関係を有していると判断した場合に（Ｓ３０：ＹＥＳ）、判断対象となったタスクをＣＰＵコア１１が実行するように第１実行順と第２実行順を変更する（Ｓ７０）。   The CPU core 11 determines whether or not the first task in the first execution order has a task dependency relationship with the task being executed by the CPU core 12 (S30). When the CPU core 11 determines that the task dependency relationship is present (S30: YES), the CPU core 12 executes the first execution order and the second execution order so that the CPU core 12 executes the task to be determined. Change (S70). Similarly, the CPU core 12 determines whether or not the first task in the second execution order has a task dependency with the task being executed by the CPU core 11 (S30). When the CPU core 12 determines that the task dependency relationship is present (S30: YES), the CPU core 11 executes the first execution order and the second execution order so that the CPU core 11 executes the task to be determined. Change (S70).

これによりＥＣＵ１は、ＣＰＵコア１２で実行中であったタスクが終了した後に、ＣＰＵコア１２で実行中であったタスクとの間でタスク依存関係を有しているタスクをＣＰＵコア１２で実行させることができる。同様にＥＣＵ１は、ＣＰＵコア１１で実行中であったタスクが終了した後に、ＣＰＵコア１１で実行中であったタスクとの間でタスク依存関係を有しているタスクをＣＰＵコア１１で実行させることができる。   Thereby, the ECU 1 causes the CPU core 12 to execute a task having a task dependency relationship with the task being executed by the CPU core 12 after the task being executed by the CPU core 12 is completed. be able to. Similarly, the ECU 1 causes the CPU core 11 to execute a task having a task dependency relationship with the task being executed by the CPU core 11 after the task being executed by the CPU core 11 is completed. be able to.

例えば図５に示すように、ＣＰＵコア１１においてタスクＡを実行中であり、ＣＰＵコア１２において新たなタスクの実行を開始するタイミングであるとする。この場合にＣＰＵコア１２は、タスクＡとタスク依存関係のあるタスクＦの代わりに、タスクＡとタスク依存関係のないタスクＧを実行し、ＣＰＵコア１１は、タスクＡの実行が終了した後に、タスクＦを実行することができる。   For example, as shown in FIG. 5, it is assumed that the task A is being executed in the CPU core 11 and the timing at which the CPU core 12 starts executing a new task. In this case, the CPU core 12 executes the task G having no task dependency relationship with the task A instead of the task F having the task dependency relationship with the task A, and the CPU core 11 Task F can be executed.

またＣＰＵコア１１は、第１実行順で１番目のタスクが、ＣＰＵコア１２が実行中のタスクとの間でタスク依存関係を有していると判断した場合に（Ｓ３０：ＹＥＳ）、判断対象となったタスクがＣＰＵコア１２での実行を禁止されているか否かを判断する（Ｓ５０）。そしてＣＰＵコア１１は、ＣＰＵコア１２での実行を禁止されていると判断した場合に（Ｓ５０：ＹＥＳ）、判断対象となったタスクの実行順が１番目より遅くなるように第１実行順を変更する（Ｓ９０）。またＣＰＵコア１１は、ＣＰＵコア１２での実行を禁止されていないと判断した場合に（Ｓ５０：ＮＯ）、判断対象となったタスクをＣＰＵコア１２が実行するように第１実行順と第２実行順を変更する（Ｓ７０）。   If the CPU core 11 determines that the first task in the first execution order has a task dependency relationship with the task being executed by the CPU core 12 (S30: YES), the determination target It is determined whether or not the task that has become prohibited from being executed by the CPU core 12 (S50). When the CPU core 11 determines that the execution by the CPU core 12 is prohibited (S50: YES), the CPU core 11 changes the first execution order so that the execution order of the task to be determined is slower than the first. Change (S90). When the CPU core 11 determines that execution by the CPU core 12 is not prohibited (S50: NO), the CPU core 11 executes the first execution order and the second execution order so that the CPU core 12 executes the task to be determined. The execution order is changed (S70).

同様にＣＰＵコア１２は、第２実行順で１番目のタスクが、ＣＰＵコア１１が実行中のタスクとの間でタスク依存関係を有していると判断した場合に（Ｓ３０：ＹＥＳ）、判断対象となったタスクがＣＰＵコア１１での実行を禁止されているか否かを判断する（Ｓ５０）。そしてＣＰＵコア１２は、ＣＰＵコア１１での実行を禁止されていると判断した場合に（Ｓ５０：ＹＥＳ）、判断対象となったタスクの実行順が１番目より遅くなるように第２実行順を変更する（Ｓ９０）。またＣＰＵコア１２は、ＣＰＵコア１１での実行を禁止されていないと判断した場合に（Ｓ５０：ＮＯ）、判断対象となったタスクをＣＰＵコア１１が実行するように第１実行順と第２実行順を変更する（Ｓ７０）。   Similarly, the CPU core 12 determines that the first task in the second execution order has a task dependency with the task being executed by the CPU core 11 (S30: YES). It is determined whether or not the target task is prohibited from being executed by the CPU core 11 (S50). When the CPU core 12 determines that the execution of the CPU core 11 is prohibited (S50: YES), the CPU core 12 sets the second execution order so that the execution order of the task to be determined is slower than the first. Change (S90). Further, when the CPU core 12 determines that the execution by the CPU core 11 is not prohibited (S50: NO), the CPU core 11 executes the first execution order and the second execution order so that the CPU core 11 executes the determination target task. The execution order is changed (S70).

これによりＥＣＵ１は、ＣＰＵコア１２での実行を禁止されているタスクを確実にＣＰＵコア１１で実行させることができる。同様にＥＣＵ１は、ＣＰＵコア１１での実行を禁止されているタスクを確実にＣＰＵコア１２で実行させることができる。   As a result, the ECU 1 can reliably cause the CPU core 11 to execute a task that is prohibited from being executed by the CPU core 12. Similarly, the ECU 1 can reliably cause the CPU core 12 to execute a task that is prohibited from being executed by the CPU core 11.

また、互いにタスク依存関係を有していない複数のタスクには互いに異なるタスク依存関係識別番号５２が設定される。そしてＥＣＵ１は、ＣＰＵコア１１で実行されるタスクに設定されたタスク依存関係識別番号５２と、ＣＰＵコア１２で実行されるタスクに設定されたタスク依存関係識別番号５２とを比較することにより、タスク依存関係を有するか否かを判断する（Ｓ３０）。   Also, different task dependency identification numbers 52 are set for a plurality of tasks that do not have a task dependency relationship with each other. Then, the ECU 1 compares the task dependency identification number 52 set for the task executed by the CPU core 11 with the task dependency relationship identification number 52 set for the task executed by the CPU core 12, thereby It is determined whether or not there is a dependency relationship (S30).

これによりＥＣＵ１は、タスク依存関係識別番号５２が一致しているか否かという簡便な方法で、タスク依存関係を有するか否かを判断することができる。
以上説明した実施形態において、ＣＰＵコア１１によるＳ１３０の処理は本発明における第１タスク実行手段、ＣＰＵコア１２によるＳ１３０の処理は本発明における第２タスク実行手段、ＣＰＵコア１１，１２によるＳ１０〜Ｓ１００の処理は本発明における実行順変更手段である。 Thereby, ECU1 can judge whether it has a task dependence by the simple method of whether the task dependence relation identification number 52 corresponds.
In the embodiment described above, the processing of S130 by the CPU core 11 is the first task execution means in the present invention, and the processing of S130 by the CPU core 12 is the second task execution means in the present invention, S10 to S100 by the CPU cores 11 and 12. This processing is execution order changing means in the present invention.

また、ＣＰＵコア１１によるＳ３０の処理は本発明における第１関係判断手段、ＣＰＵコア１１によるＳ９０の処理は本発明における第１変更手段、ＣＰＵコア１２によるＳ３０の処理は本発明における第２関係判断手段、ＣＰＵコア１２によるＳ９０の処理は本発明における第２変更手段、ＣＰＵコア１１によるＳ７０の処理は本発明における第３変更手段、ＣＰＵコア１２によるＳ７０の処理は本発明における第４変更手段である。   Further, the processing at S30 by the CPU core 11 is the first relation determining means in the present invention, the processing at S90 by the CPU core 11 is the first changing means in the present invention, and the processing at S30 by the CPU core 12 is the second relation determining in the present invention. The processing of S90 by the CPU core 12 is the second changing means in the present invention, the processing of S70 by the CPU core 11 is the third changing means in the present invention, and the processing of S70 by the CPU core 12 is the fourth changing means in the present invention. is there.

また、ＣＰＵコア１１によるＳ５０の処理は本発明における第１禁止判断手段、ＣＰＵコア１１によるＳ９０の処理は本発明における第１実行順変更手段、ＣＰＵコア１１によるＳ７０の処理は本発明における第２実行順変更手段、ＣＰＵコア１２によるＳ５０の処理は本発明における第２禁止判断手段、ＣＰＵコア１２によるＳ９０の処理は本発明における第３実行順変更手段、ＣＰＵコア１２によるＳ７０の処理は本発明における第４実行順変更手段である。   The processing of S50 by the CPU core 11 is the first prohibition judging means in the present invention, the processing of S90 by the CPU core 11 is the first execution order changing means in the present invention, and the processing of S70 by the CPU core 11 is the second in the present invention. The execution order changing means, the processing of S50 by the CPU core 12 is the second prohibition judging means in the present invention, the processing of S90 by the CPU core 12 is the third execution order changing means in the present invention, and the processing of S70 by the CPU core 12 is the present invention. 4 is a fourth execution order changing means.

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態では、マイコンが２個のＣＰＵコアを備えるものを示したが、３個以上のＣＰＵコアを備えるようにしてもよい。 As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, As long as it belongs to the technical scope of this invention, a various form can be taken.
For example, in the above embodiment, the microcomputer includes two CPU cores. However, the microcomputer may include three or more CPU cores.

また上記実施形態では、マイコンが複数のＣＰＵコアを備えるものを示した。しかし、マイコンが１個のＣＰＵコアを備え、１個のＣＰＵコアのリソースを時分割して使用することで仮想的に複数のＣＰＵコアが存在しているように動作するものであってもよい。   In the above embodiment, the microcomputer includes a plurality of CPU cores. However, the microcomputer may be provided with one CPU core and operate as if there are virtually a plurality of CPU cores by using time-division resources of one CPU core. .

１…ＥＣＵ、１１，１２…ＣＰＵコア、３１，３２…キュー格納部、５０…タスク   DESCRIPTION OF SYMBOLS 1 ... ECU, 11, 12 ... CPU core, 31, 32 ... Queue storage part, 50 ... Task

Claims (2)

予め設定された第１実行順で待機している複数の第１待機タスク（５０）を順次実行する第１タスク実行手段（１１，Ｓ１３０）と、
前記第１タスク実行手段と並列に、予め設定された第２実行順で待機している複数の第２待機タスクを順次実行する第２タスク実行手段（１２，Ｓ１３０）と、
前記第１タスク実行手段が実行しているタスクを第１実行中タスクとし、前記第２タスク実行手段が実行しているタスクを第２実行中タスクとし、前記第１タスク実行手段が前記第１実行中タスクを実行している第１タスク実行期間と、前記第２タスク実行手段が前記第２実行中タスクを実行している第２タスク実行期間とで重複している部分がある場合において、実行期間が互いに重複している前記第１実行中タスクと前記第２実行中タスクとが、互いに並列に実行されることを許可するように予め設定された実行許可関係を有するように、前記第１実行順と前記第２実行順を変更する実行順変更手段（１１，１２，Ｓ１０〜Ｓ１００）とを備え、
前記実行順変更手段は、
前記第１実行順で１番目の前記第１待機タスクが、前記第２タスク実行手段が実行中の前記第２実行中タスクとの間で前記実行許可関係を有するか否かを判断する第１関係判断手段（１１，Ｓ３０）と、
前記第２実行順で１番目の前記第２待機タスクが、前記第１タスク実行手段が実行中の前記第１実行中タスクとの間で前記実行許可関係を有するか否かを判断する第２関係判断手段（１２，Ｓ３０）と、
前記実行許可関係を有しないと前記第１関係判断手段が判断した場合に、前記第１関係判断手段において判断対象となった前記第１待機タスクが前記第２タスク実行手段での実行を禁止されているか否かを判断する第１禁止判断手段（１１，Ｓ５０）と、
前記第１待機タスクが前記第２タスク実行手段での実行を禁止されていると前記第１禁止判断手段が判断した場合に、前記第１関係判断手段において判断対象となった前記第１待機タスクの実行順が１番目より遅くなるように前記第１実行順を変更する第１実行順変更手段（１１，Ｓ９０）と、
前記第１待機タスクが前記第２タスク実行手段での実行を禁止されていないと前記第１禁止判断手段が判断した場合に、前記第１関係判断手段において判断対象となった前記第１待機タスクを前記第２タスク実行手段が実行するように前記第１実行順と前記第２実行順を変更する第２実行順変更手段（１１，Ｓ７０）と、
前記実行許可関係を有しないと前記第２関係判断手段が判断した場合に、前記第２関係判断手段において判断対象となった前記第２待機タスクが前記第１タスク実行手段での実行を禁止されているか否かを判断する第２禁止判断手段（１２，Ｓ５０）と、
前記第２待機タスクが前記第１タスク実行手段での実行を禁止されていると前記第２禁止判断手段が判断した場合に、前記第２関係判断手段において判断対象となった前記第２待機タスクの実行順が１番目より遅くなるように前記第２実行順を変更する第３実行順変更手段（１２，Ｓ９０）と、
前記第２待機タスクが前記第１タスク実行手段での実行を禁止されていないと前記第２禁止判断手段が判断した場合に、前記第２関係判断手段において判断対象となった前記第２待機タスクを前記第１タスク実行手段が実行するように前記第１実行順と前記第２実行順を変更する第４実行順変更手段（１２，Ｓ７０）とを備える
ことを特徴とする電子制御装置（１）。 First task execution means (11, S130) for sequentially executing a plurality of first standby tasks (50) waiting in a preset first execution order;
In parallel with the first task execution means, second task execution means (12, S130) for sequentially executing a plurality of second standby tasks waiting in a preset second execution order;
The task of the first task performing device is executing a first task running, the second task the task execution unit is executing a second task running, the first task performing device is the first when there is a first task execution period running running task, the portion where the second task performing device is duplicated by a second task execution period running the second executing task, The first execution task and the second execution task, whose execution periods overlap each other, have an execution permission relationship set in advance so as to allow execution in parallel with each other. Execution order changing means (11, 12, S10 to S100) for changing the first execution order and the second execution order;
The execution order changing means includes
First determining whether the first first waiting task in the first execution order has the execution permission relationship with the second execution task being executed by the second task execution means. Relationship determination means (11, S30);
Determining whether the first second waiting task in the second execution order has the execution permission relationship with the first execution task being executed by the first task execution unit; Relationship determination means (12, S30) ;
When the first relationship determination unit determines that the execution permission relationship is not established, the first standby task that is the determination target in the first relationship determination unit is prohibited from being executed by the second task execution unit. First prohibition judging means (11, S50) for judging whether or not
When the first prohibition determination unit determines that the first standby task is prohibited from being executed by the second task execution unit, the first standby task that is a determination target in the first relationship determination unit First execution order changing means (11, S90) for changing the first execution order so that the execution order of
When the first prohibition determining unit determines that the first standby task is not prohibited from being executed by the second task executing unit, the first standby task that is a determination target in the first relationship determining unit Second execution order changing means (11, S70) for changing the first execution order and the second execution order so that the second task execution means executes
When the second relationship determination unit determines that the execution permission relationship is not established, the second standby task that is the determination target in the second relationship determination unit is prohibited from being executed by the first task execution unit. Second prohibition judging means (12, S50) for judging whether or not
When the second prohibition determination unit determines that the second standby task is prohibited from being executed by the first task execution unit, the second standby task that is a determination target in the second relationship determination unit Third execution order changing means (12, S90) for changing the second execution order so that the execution order of
When the second prohibition determining unit determines that the second standby task is not prohibited from being executed by the first task executing unit, the second standby task that is a determination target in the second relationship determining unit An electronic control device (1 ), comprising: a fourth execution order changing means (12, S70) for changing the first execution order and the second execution order so that the first task execution means executes ). 前記実行許可関係を有する複数のタスクには互いに異なる許可関係識別情報が設定され、
前記第１関係判断手段は、前記第１待機タスクに設定された前記許可関係識別情報と、前記第２実行中タスクに設定された前記許可関係識別情報とを比較することにより、前記実行許可関係を有するか否かを判断し、
前記第２関係判断手段は、前記第２待機タスクに設定された前記許可関係識別情報と、前記第１実行中タスクに設定された前記許可関係識別情報とを比較することにより、前記実行許可関係を有するか否かを判断する
ことを特徴とする請求項１に記載の電子制御装置。 Different permission relationship identification information is set for a plurality of tasks having the execution permission relationship,
The first relationship determination unit compares the permission relationship identification information set for the first waiting task with the permission relationship identification information set for the second task being executed, thereby executing the execution permission relationship. it is determined whether having,
The second relationship determination means compares the permission relationship identification information set in the second waiting task with the permission relationship identification information set in the first execution task, thereby executing the execution permission relationship. The electronic control device according to claim 1 , wherein it is determined whether or not the electronic control device is included.
JP2014045155A 2014-03-07 2014-03-07 Electronic control unit Active JP6252259B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014045155A JP6252259B2 (en) 2014-03-07 2014-03-07 Electronic control unit
DE102015203695.2A DE102015203695A1 (en) 2014-03-07 2015-03-02 ELECTRONIC CONTROL UNIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045155A JP6252259B2 (en) 2014-03-07 2014-03-07 Electronic control unit

Publications (2)

Publication Number Publication Date
JP2015170180A JP2015170180A (en) 2015-09-28
JP6252259B2 true JP6252259B2 (en) 2017-12-27

Family

ID=53884180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045155A Active JP6252259B2 (en) 2014-03-07 2014-03-07 Electronic control unit

Country Status (2)

Country Link
JP (1) JP6252259B2 (en)
DE (1) DE102015203695A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020080119A (en) * 2018-11-14 2020-05-28 日本電信電話株式会社 Processing request management device, processing request management method, and program

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1185543A (en) * 1997-08-30 1999-03-30 Nec Corp Exclusive control method and machine-readable recording medium recorded with program
JP2003131893A (en) 2001-10-23 2003-05-09 Sony Corp Arithmetic processing system, task control method in a computer system and storage medium
JP4039145B2 (en) * 2002-07-03 2008-01-30 日本電気株式会社 Multiprocessor system, load balancing control method used therefor, and program thereof
JP5347451B2 (en) * 2008-11-26 2013-11-20 富士通株式会社 Multiprocessor system, conflict avoidance program, and conflict avoidance method
JP2011161830A (en) * 2010-02-10 2011-08-25 Bridgestone Corp Method of manufacturing bladder for manufacturing tire

Also Published As

Publication number Publication date
DE102015203695A1 (en) 2015-09-10
JP2015170180A (en) 2015-09-28

Similar Documents

Publication Publication Date Title
US8996811B2 (en) Scheduler, multi-core processor system, and scheduling method
JP2011258119A5 (en)
US8782643B2 (en) Device and method for controlling communication between BIOS and BMC
JP2010211696A5 (en) Program and information processing apparatus
JP4983919B2 (en) Arithmetic processing device and control method of arithmetic processing device
US20090113439A1 (en) Method and Apparatus for Processing Data
US9513969B2 (en) Method for the management of task execution in a computer system
JP6252259B2 (en) Electronic control unit
JP6512087B2 (en) Vehicle control device
JP6365387B2 (en) Electronic control unit
JP5676664B2 (en) Resource management apparatus, resource management method, and program
US9710313B2 (en) Method and system for ensuring integrity of critical data
JP2017204083A (en) Memory protection system
JP2013117910A5 (en) Image forming apparatus, control method thereof, and program
JP5561241B2 (en) Microcomputer
JPWO2020261365A5 (en) Semiconductor devices, control flow inspection methods, control flow inspection programs and electronic devices
JP2017023246A5 (en)
CN110737533A (en) task scheduling method and device, electronic equipment and storage medium
JP6289197B2 (en) Plant control equipment engineering tool
JP6222354B2 (en) Information processing apparatus, control method, and control program
JP5561294B2 (en) Microcomputer
JP2020004133A5 (en)
JP6596455B2 (en) Electronic control unit for automobile
JP2021004031A (en) Automotive electronic control device
JP6690570B2 (en) Parallelization method, parallelization tool, in-vehicle control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R151 Written notification of patent or utility model registration

Ref document number: 6252259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250