JP6247469B2 - AC / DC converter and its control circuit, power adapter and electronic device - Google Patents
AC / DC converter and its control circuit, power adapter and electronic device Download PDFInfo
- Publication number
- JP6247469B2 JP6247469B2 JP2013148014A JP2013148014A JP6247469B2 JP 6247469 B2 JP6247469 B2 JP 6247469B2 JP 2013148014 A JP2013148014 A JP 2013148014A JP 2013148014 A JP2013148014 A JP 2013148014A JP 6247469 B2 JP6247469 B2 JP 6247469B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- circuit
- amplitude
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、AC/DCコンバータに関する。 The present invention relates to an AC / DC converter.
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレットPCをはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器(以下、電子機器と総称する)には、商用交流電圧をAC/DC(交流/直流)変換する電源装置(インバータ)が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタ(ACアダプタ)に内蔵される。 Various home appliances such as TVs and refrigerators operate by receiving commercial AC power from the outside. Electronic devices such as laptop computers, mobile phone terminals, and tablet PCs can also be operated with commercial AC power, or a battery built into the device can be charged with commercial AC power. Such home appliances and electronic devices (hereinafter collectively referred to as electronic devices) have built-in power supply devices (inverters) for converting AC / DC (AC / DC) commercial AC voltage, or the inverters are external to the electronic devices. Built in the power adapter (AC adapter).
図1は、本発明者が検討したAC/DCコンバータ1rのブロック図である。AC/DCコンバータ1rは主としてヒューズ2、入力キャパシタCi、フィルタ3、第1整流回路4、平滑キャパシタCsおよびDC/DCコンバータ6rを備える。
FIG. 1 is a block diagram of an AC /
商用交流電圧VACは、ヒューズ2および入力キャパシタCiを介してフィルタ3に入力される。フィルタ3は、商用交流電圧VACのノイズを除去する。第1整流回路4は、商用交流電圧VACを全波整流するダイオードブリッジ回路である。第1整流回路4の出力電圧は、平滑キャパシタCsによって平滑化され、直流電圧VDCに変換される。
Commercial AC voltage V AC is input to the
絶縁型のDC/DCコンバータ6rは、入力端子P1に直流電圧VDCを受け、それを降圧して、目標値に安定化された出力電圧VOUTを出力端子P2に接続される負荷(不図示)に供給する。
The insulated DC /
DC/DCコンバータ6rは、制御回路10r、出力回路7、フィードバック回路8を備える。出力回路7は、トランスT1、第1ダイオードD1、第1出力キャパシタCo1を含む。フィードバック回路8は、出力電圧VOUTに応じたフィードバック電圧VFBを生成し、制御回路10rのフィードバック端子(FB端子)に供給する。
The DC /
制御回路10rは、スイッチングトランジスタM1、駆動回路20、スタータ回路30、クランプ回路40、交流電圧検出回路50を備える。
The
制御回路10rのドレイン(DRAIN)端子は、1次巻線W1と接続される。制御回路10rのソース(SOURCE)端子は、外付けの検出抵抗Rsと接続される。スイッチングトランジスタM1は、DRAIN端子とSOURCE端子の間に設けられる。駆動回路20は、フィードバック電圧VFBにもとづいてスイッチングトランジスタM1をスイッチングする。
The drain (DRAIN) terminal of the
スイッチングトランジスタM1がスイッチングすることにより、入力電圧VDCが降圧され、出力電圧VOUTが生成される。そして制御回路10rは、スイッチングトランジスタM1のスイッチングのデューティ比を調節することにより、出力電圧VOUTを目標値に安定化させるとともに、トランスT1の1次巻線W1に流れるコイル電流Ipを制御する。
When the switching transistor M1 is switched, the input voltage V DC is stepped down, and the output voltage VOUT is generated. Then, the
検出抵抗RSは、トランスT1の1次巻線W1およびスイッチングトランジスタM1と直列に設けられる。検出抵抗RSには、1次巻線W1およびスイッチングトランジスタM1に流れる電流Ipに比例した電圧降下(検出電圧)VCSが発生する。制御回路10rは、検出電圧VCSにもとづいて、1次巻線W1に流れる電流Ipを制御する。
The detection resistor RS is provided in series with the primary winding W1 of the transformer T1 and the switching transistor M1. Sense resistor is R S, a voltage drop proportional to the current Ip flowing through the primary winding W1 and the switching transistor M1 (the detection voltage) V CS is generated.
トランスT1の補助巻線W3には、第2ダイオードD2および第2出力キャパシタCo2が接続される。スイッチングトランジスタM1のスイッチングに応じて、第2出力キャパシタCo2には、直流電圧VCCが発生する。この直流電圧VCCは、制御回路10rの電源(VCC)端子に供給される。
A second diode D2 and a second output capacitor Co2 are connected to the auxiliary winding W3 of the transformer T1. In response to switching of the switching transistor M1, a DC voltage VCC is generated in the second output capacitor Co2. The DC voltage V CC is supplied to the power supply of the
駆動回路20をはじめとする制御回路10rの内部回路は、VCC端子に生ずる電源電圧VCCを受けて動作する。DC/DCコンバータ6rの起動前は、電源電圧VCCはゼロであるから、制御回路10rを起動させることができない。そこで制御回路10rは、DRAIN端子とVCC端子の間に設けられたスタータ回路30を備える。スタータ回路30は、DC/DCコンバータ6rの起動時において、DC/DCコンバータ6rのスイッチングトランジスタM1のスイッチングが開始する前に、1次巻線W1を介して供給される入力電圧VDCによってVCC端子に接続される第2出力キャパシタCo2を充電する。これにより、スイッチングトランジスタM1のスイッチングが開始する前に、電源電圧VCCを制御回路10rが動作可能な電圧レベルまで上昇させることができる。
Internal circuit of the
スタータ回路30による充電によって、VCC端子の電圧VCCは非常に高くなる場合がある。クランプ回路40は、VCC端子の電圧VCCを所定の上限電圧(たとえば12V)以下にクランプし、駆動回路20をはじめとする内部回路に供給する。
By the charging by the
AC/DCコンバータ1rはさまざまな環境で使用され、それに入力される交流電圧VACは、定格値より大きかったり、小さかったりする場合がある。交流電圧VACが定格外の状況でDC/DCコンバータ6rを動作させると不具合が生ずるおそれがある。
AC /
そこで制御回路10rには、交流電圧VACを監視する機能が搭載される。第2整流回路9は、交流電圧VACを全波整流する。第2整流回路9により生成される第1整流電圧VRECTは、数百Vを超える場合があり、そのまま制御回路10rに入力することはできない。そこで抵抗R11、R12により第1整流電圧VRECTが分圧され、分圧後の電圧VINが、制御回路10rの入力(VIN)端子に入力される。
Therefore, the
交流電圧検出回路50は、VIN端子の第2整流電圧VINにもとづき、交流電圧VACの振幅AACが所定の範囲に含まれるかを検出する。より具体的には、交流電圧検出回路50は、交流電圧VACの振幅AACがしきい値振幅ABOより低い場合、DC/DCコンバータ6rを停止する。これを低AC入力電圧保護(ブラウンアウト)機能ともいう。また、交流電圧VACの振幅がしきい値振幅ABOより高くなると、DC/DCコンバータ6rの動作を再開する(ブラウンイン)。
AC
交流電圧VACが入力される+極端子と−極端子の間には、キャパシタCiをはじめとする容量成分が存在する。この容量成分にはコンセントプラグを抜いた後にも電荷が残留し、その結果、直流電圧VDCが直ちにゼロにはならない。電源アダプタや電子機器に使用されるAC/DCコンバータ1rには、コンセントプラグを抜いた後、所定時間内に、+極端子と−極端子の電圧が、ある電圧以下に低下するよう要求される。そこで図1のAC/DCコンバータ1rには、+極端子と−極端子の間に、放電用の抵抗Rdisが挿入されている。
Capacitance components including the capacitor Ci are present between the positive electrode terminal and the negative electrode terminal to which the AC voltage VAC is input. Charge remains in this capacitive component even after the outlet plug is removed. As a result, the DC voltage VDC does not immediately become zero. The AC /
本発明者は、図1のAC/DCコンバータ1rについて検討した結果、以下の課題を認識するに至った。
As a result of studying the AC /
図1のAC/DCコンバータ1rでは、交流電圧VACを監視するために、制御回路10rに外付けされる高耐圧の抵抗R11、R12が必要となる。このような外付けの抵抗素子は高価であり、また余計な実装面積が必要となる。
In the AC /
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、外付け抵抗を削減可能なAC/DCコンバータおよびその制御回路の提供にある。 The present invention has been made in view of these problems, and one of exemplary purposes of an embodiment thereof is to provide an AC / DC converter capable of reducing an external resistance and a control circuit thereof.
本発明のある態様は、交流電圧を第1直流電圧に変換するAC/DCコンバータに使用される制御回路に関する。AC/DCコンバータは、交流電圧を整流、平滑化し、第2直流電圧に変換する第1整流回路と、第2直流電圧を昇圧または降圧する、絶縁型のDC/DCコンバータと、第1直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、を備える。制御回路は、交流電圧を全波整流した第1整流電圧が入力される入力検出端子と、DC/DCコンバータの動作状態において、DC/DCコンバータのトランスの1次側にて生成される第3直流電圧が入力され、外部のコンデンサが接続される電源端子と、フィードバック電圧を受けるフィードバック端子と、そのドレインが入力検出端子と接続され、そのゲートがそのソースと接続されたデプレッション型高耐圧の第1NMOSトランジスタと、第1NMOSトランジスタに流れる電流にもとづいて、交流電圧の振幅を検出する交流電圧検出回路と、入力検出端子と電源端子の間に設けられ、AC/DCコンバータの起動時において、第1整流電圧により電源端子に接続されたコンデンサを充電する経路を含むスタータ回路と、電源端子の電圧を受けて動作し、フィードバック電圧に応じてDC/DCコンバータのスイッチングトランジスタを駆動する駆動回路と、を備え、ひとつの半導体基板に一体集積化される。 One embodiment of the present invention relates to a control circuit used in an AC / DC converter that converts an AC voltage into a first DC voltage. The AC / DC converter includes a first rectifier circuit that rectifies and smoothes an AC voltage and converts the AC voltage into a second DC voltage, an insulating DC / DC converter that boosts or reduces the second DC voltage, and a first DC voltage. And a feedback circuit for generating a feedback voltage according to. The control circuit includes an input detection terminal to which a first rectified voltage obtained by full-wave rectification of an AC voltage is input, and a third generated on the primary side of the transformer of the DC / DC converter in the operating state of the DC / DC converter. A depletion type high withstand voltage first power source terminal to which an external capacitor is connected, a feedback terminal for receiving a feedback voltage, a drain connected to the input detection terminal, and a gate connected to the source. 1 NMOS transistor, an AC voltage detection circuit for detecting the amplitude of the AC voltage based on the current flowing through the first NMOS transistor, and an input detection terminal and a power supply terminal. A starter circuit including a path for charging a capacitor connected to the power supply terminal by the rectified voltage, and the power supply terminal Operates by receiving the pressure, in accordance with the feedback voltage and a driving circuit for driving the DC / DC converter of a switching transistor, is integrated on a single semiconductor substrate.
入力検出端子には、数百Vもの高電圧が印加されうる。入力検出端子に高耐圧のデプレッション型の第1NMOSトランジスタを接続することにより、第1NMOSトランジスタから交流電圧検出回路に流れる電流は、所定の最大電流IMAX付近に制限される。この最大電流IMAXを小さく抑えることにより、交流電圧検出回路に過電圧が発生するのを防止できる。この態様によれば、外付け抵抗を減らすことができる。 A high voltage of several hundred volts can be applied to the input detection terminal. By connecting a high breakdown voltage depletion type first NMOS transistor to the input detection terminal, the current flowing from the first NMOS transistor to the AC voltage detection circuit is limited to the vicinity of a predetermined maximum current I MAX . By suppressing the maximum current I MAX to be small, it is possible to prevent an overvoltage from occurring in the AC voltage detection circuit. According to this aspect, the external resistance can be reduced.
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
制御回路を1つのIC(Integrated Circuit)として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
“Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate.
By integrating the control circuit as one integrated circuit (IC), the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.
交流電圧検出回路は、第1NMOSトランジスタに流れる電流を電圧に変換し、当該電圧にもとづいて、交流電圧の振幅を検出してもよい。 The AC voltage detection circuit may convert the current flowing through the first NMOS transistor into a voltage, and detect the amplitude of the AC voltage based on the voltage.
交流電圧検出回路は、第1NMOSトランジスタのソースと接地ラインの間に設けられた第3トランジスタと、第3トランジスタに流れる電流の所定係数倍の電流が流れる第4トランジスタを含むカレントミラー回路と、一端の電位が固定され、第4トランジスタに流れる電流の経路上に設けられた変換抵抗と、を含んでもよい。交流電圧検出回路は、変換抵抗の他端に生ずる反転整流電圧にもとづいて、交流電圧の振幅を検出してもよい。 The AC voltage detection circuit includes a current mirror circuit including a third transistor provided between the source of the first NMOS transistor and the ground line, a fourth transistor in which a current that is a predetermined coefficient multiple of a current flowing in the third transistor flows, And a conversion resistor provided on a path of a current flowing through the fourth transistor. The AC voltage detection circuit may detect the amplitude of the AC voltage based on the inverted rectified voltage generated at the other end of the conversion resistor.
ある態様の制御回路は、第1NMOSトランジスタのソースと交流電圧検出回路の間に挿入された第3抵抗をさらに備えてもよい。第1NMOSトランジスタのゲートは、ソースと交流電圧検出回路の接続ノードと結線されてもよい。
この態様によれば、第3抵抗によって、第1NMOSトランジスタの温度特性をキャンセルし、第1NMOSトランジスタのソース電圧を安定化することができる。
The control circuit according to an aspect may further include a third resistor inserted between the source of the first NMOS transistor and the AC voltage detection circuit. The gate of the first NMOS transistor may be connected to the source and a connection node of the AC voltage detection circuit.
According to this aspect, the temperature characteristic of the first NMOS transistor can be canceled by the third resistor, and the source voltage of the first NMOS transistor can be stabilized.
ある態様の制御回路は、電源端子と接地ラインの間に設けられた放電トランジスタをさらに備えてもよい。
この態様によれば、コンセントプラグが抜かれた後に、放電トランジスタをオンすることにより、+極と−極の間の容量を放電することができるため、外付けの放電用抵抗が不要となり、コストを下げることができる。
The control circuit according to an aspect may further include a discharge transistor provided between the power supply terminal and the ground line.
According to this aspect, since the capacity between the positive electrode and the negative electrode can be discharged by turning on the discharge transistor after the outlet plug is removed, an external discharge resistor is not required, and the cost is reduced. Can be lowered.
スタータ回路は、高耐圧の第2NMOSトランジスタと、第2NMOSトランジスタのゲートを制御するゲート制御回路と、を含んでもよい。第2NMOSトランジスタは、デプレッション型であり、ソースとバックゲートが共通に接続されてもよい。 The starter circuit may include a high breakdown voltage second NMOS transistor and a gate control circuit that controls the gate of the second NMOS transistor. The second NMOS transistor is a depletion type, and the source and the back gate may be connected in common.
交流電圧検出回路は、反転整流電圧を所定のしきい値電圧と比較し、比較結果を示す比較信号を生成するコンパレータと、比較信号にもとづいて、交流電圧の振幅としきい値電圧に対応したしきい値振幅の大小関係を判定するロジック部と、を含んでもよい。 The AC voltage detection circuit compares the inverted rectified voltage with a predetermined threshold voltage, generates a comparison signal indicating the comparison result, and corresponds to the amplitude and threshold voltage of the AC voltage based on the comparison signal. And a logic unit that determines the magnitude relationship of the threshold amplitude.
ロジック部は、比較信号が交流電圧の所定サイクル数にわたり連続して一定レベルを維持するとき、交流電圧の振幅がしきい値振幅より大きいものと判定してもよい。 The logic unit may determine that the amplitude of the AC voltage is greater than the threshold amplitude when the comparison signal maintains a constant level continuously over a predetermined number of cycles of the AC voltage.
交流電圧検出回路は、交流電圧の振幅が、定格振幅より低く定められたしきい値振幅より小さいとき、DC/DCコンバータを停止してもよい。 The AC voltage detection circuit may stop the DC / DC converter when the amplitude of the AC voltage is smaller than a threshold amplitude set lower than the rated amplitude.
第1NMOSトランジスタ、第3トランジスタのサイズは、交流電圧の振幅が検出範囲に含まれるときに、第1NMOSトランジスタが飽和領域で動作するよう定められてもよい。 The sizes of the first NMOS transistor and the third transistor may be determined so that the first NMOS transistor operates in a saturation region when the amplitude of the AC voltage is included in the detection range.
しきい値電圧はヒステリシスを有してもよい。 The threshold voltage may have hysteresis.
本発明の別の態様は、交流電圧を第1直流電圧に変換するAC/DCコンバータに関する。AC/DCコンバータは、交流電圧を整流、平滑化し、第2直流電圧に変換する第1整流回路と、第2直流電圧を昇圧または降圧する、絶縁型のDC/DCコンバータと、交流電圧を整流し、第1整流電圧を生成する第2整流回路と、1次側に設けられた1次巻線、補助巻線および2次側に設けられた2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、アノードが2次巻線と接続される第1ダイオードと、一端が接地され、他端が第1ダイオードのカソードと接続された第1出力キャパシタと、アノードが補助巻線と接続される第2ダイオードと、一端が接地され、他端が第2ダイオードのカソードと接続された第2出力キャパシタと、第1出力キャパシタに生ずる第1直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、上述のいずれかの制御回路と、を備える。制御回路の入力検出端子には、第2直流電圧が入力され、その電源端子には、第2出力キャパシタに生ずる第2直流電圧が供給され、そのフィードバック端子には、フィードバック電圧が入力される。 Another aspect of the present invention relates to an AC / DC converter that converts an AC voltage into a first DC voltage. The AC / DC converter rectifies and smoothes AC voltage, converts it to a second DC voltage, an isolated DC / DC converter that boosts or reduces the second DC voltage, and rectifies the AC voltage. A transformer having a second rectifier circuit for generating a first rectified voltage, a primary winding provided on the primary side, an auxiliary winding, and a secondary winding provided on the secondary side; A switching transistor connected to the secondary winding; a first diode having an anode connected to the secondary winding; a first output capacitor having one end grounded and the other end connected to the cathode of the first diode; A second diode connected to the auxiliary winding, a second output capacitor having one end grounded and the other end connected to the cathode of the second diode, and a feed corresponding to the first DC voltage generated in the first output capacitor Comprising a feedback circuit for generating a click voltage, and any of the control circuits described above, the. A second DC voltage is input to the input detection terminal of the control circuit, a second DC voltage generated in the second output capacitor is supplied to the power supply terminal, and a feedback voltage is input to the feedback terminal.
フィードバック回路は、第1直流電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、その1次側の発光素子がフィードバック信号によって制御されるフォトカプラと、を含み、フォトカプラの2次側の受光素子に生ずる信号が、フィードバック電圧として制御回路に供給されてもよい。 The feedback circuit includes a shunt regulator that generates a feedback signal whose level is adjusted so that an error between a voltage obtained by dividing the first DC voltage and a predetermined target value becomes zero, and a light emitting element on the primary side thereof includes a feedback signal. A signal generated in the light receiving element on the secondary side of the photocoupler may be supplied to the control circuit as a feedback voltage.
AC/DCコンバータは、交流電圧をフィルタリングするフィルタをさらに備えてもよい。第2整流回路は、フィルタを経た後の交流電圧を整流してもよい。 The AC / DC converter may further include a filter that filters the AC voltage. The second rectifier circuit may rectify the AC voltage after passing through the filter.
本発明の別の態様は電子機器に関する。この電子機器は、負荷と、負荷に第1直流電圧を供給する上述のAC/DCコンバータと、を備える。 Another embodiment of the present invention relates to an electronic device. This electronic device includes a load and the above-described AC / DC converter that supplies a first DC voltage to the load.
本発明の別の態様は、電源アダプタに関する。電源アダプタは、上述のAC/DCコンバータを備える。 Another aspect of the present invention relates to a power adapter. The power adapter includes the above-described AC / DC converter.
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.
本発明のある態様によれば、外付け抵抗を削減することができる。 According to an aspect of the present invention, external resistance can be reduced.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected. The case where it is indirectly connected through another member that does not affect the state is also included.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.
(第1の実施の形態)
図2は、第1の実施の形態に係る制御回路10を備えたAC/DCコンバータ1を示す回路図である。AC/DCコンバータ1は、交流電圧VACを第1直流電圧VOUTに変換する。AC/DCコンバータ1の基本構成は、図1のAC/DCコンバータ1rと同様であるため、以下、相違点のみを重点的に説明する。
(First embodiment)
FIG. 2 is a circuit diagram showing the AC /
フィードバック回路8は、第1直流電圧VOUTに応じたフィードバック電圧VFBを生成する。たとえばフィードバック回路8は、シャントレギュレータ81およびフォトカプラ82を含む。シャントレギュレータ81は、第1直流電圧VOUTを分圧した電圧と所定の目標値VREFの誤差がゼロとなるようにレベルが調節されるフィードバック信号S1を生成する。
The
フォトカプラ82は、その1次側の発光素子がフィードバック信号S1によって制御され、フォトカプラ82の2次側の受光素子に生ずる信号が、フィードバック電圧VFBとして制御回路10のFB端子に入力される。
In the
以下、制御回路10の具体的な構成を説明する。
第2整流回路9は、交流電圧VAC、より具体的にはフィルタ3を経由した交流電圧VACを整流し、第1整流電圧VRECT1を生成する。制御回路10の入力検出端子VINには、第1整流電圧VRECT1が入力される。
Hereinafter, a specific configuration of the
Second rectifier circuit 9, the AC voltage V AC, rectifies the AC voltage V AC passed through the
VCC端子には、外部の第2出力キャパシタCo2が接続されており、DC/DCコンバータ6の動作状態においては、DC/DCコンバータ6のトランスT1の1次側にて生成される第3直流電圧(電源電圧ともいう)VCCが供給される。
An external second output capacitor Co2 is connected to the VCC terminal, and the third DC voltage generated on the primary side of the transformer T1 of the DC /
制御回路10は、スイッチングトランジスタM1、駆動回路20、スタータ回路30、クランプ回路40、第1NMOSトランジスタMN1、交流電圧検出回路50、放電トランジスタMN3、放電制御部60を備え、ひとつの半導体基板に一体集積化される。
The
スイッチングトランジスタM1、駆動回路20およびクランプ回路40についてはすでに説明した。なお、駆動回路20およびクランプ回路40の構成は特に限定されず、公知の回路を用いればよい。駆動回路20は、ピーク電流モードあるいは平均電流モードの変調器を含んでもよい。
The switching transistor M1, the
第1NMOSトランジスタMN1は高耐圧トランジスタであり、デプレッション型で構成される。「高耐圧」とは入力検出端子VINに印加されうる最大電圧に耐えうる耐圧を有することを意味する。入力検出端子VINには、定格100Vの交流電圧VACにおいて140V程度のピーク電圧が印加されるが、交流電圧VACの一時的な変動により、入力検出端子VINには、700V程度の高電圧が印加されうる。この場合、第1NMOSトランジスタMN1は、700V耐圧の素子で構成する。高耐圧トランジスタ素子のデバイス構造は公知の技術を用いればよいため、説明は省略する。 The first NMOS transistor MN1 is a high breakdown voltage transistor and is configured as a depletion type. “High breakdown voltage” means having a breakdown voltage that can withstand the maximum voltage that can be applied to the input detection terminal VIN. The input detection terminal VIN, the peak voltage of approximately 140V at the AC voltage V AC rated 100V is applied, the temporal variation of the AC voltage V AC, the input detection terminal VIN, the high voltage of about 700V Can be applied. In this case, the first NMOS transistor MN1 is composed of a 700V withstand voltage element. Since the device structure of the high voltage transistor element may be a known technique, the description thereof is omitted.
第1NMOSトランジスタMN1のドレインは入力検出端子VINと接続され、そのゲートは、そのソースと接続される。また第1NMOSトランジスタMN1のバックゲートもソースと接続される。 The drain of the first NMOS transistor MN1 is connected to the input detection terminal VIN, and its gate is connected to its source. The back gate of the first NMOS transistor MN1 is also connected to the source.
交流電圧検出回路50は、第1NMOSトランジスタMN1のソースと接地ラインの間に直列に設けられた第1抵抗R1および第2抵抗R2を含む。第1抵抗R1および第2抵抗R2によって、第1NMOSトランジスタMN1のソース電圧Vsが分圧される。交流電圧検出回路50は、第1抵抗R1および第2抵抗R2の接続ノードN1に生ずる第2整流電圧VRECT2にもとづいて交流電圧VACの振幅AACを検出する。
The AC
本実施の形態において、交流電圧検出回路50は、ブラウンアウト/ブラウンイン機能に使用される。交流電圧検出回路50は、第2整流電圧VRECT2にもとづいて、交流電圧VACの振幅AACと所定のしきい値振幅ABOとの大小関係を判定し、AAC<ABOのときブラウンアウトし、AAC>ABOのときブラウンインする。ブラウンアウトのしきい値を、交流電圧VACの実効値72Vに設定したい場合、ブラウンアウト用のしきい値振幅ABOは、72x√2=101V程度となる。
In the present embodiment, the AC
チャタリング防止のため、しきい値振幅ABOはヒステリシスを有することが好ましい。具体的は、交流電圧VACの実効値が72Vより低くなりブラウンアウトした状態で、その実効値が80Vより高くなると、ブラウンインしてもよい。この場合、しきい値振幅ABOを、101Vと113V程度の2値で遷移させればよい。 In order to prevent chattering, the threshold amplitude A BO preferably has hysteresis. Specifically, brown-in may be performed when the effective value of AC voltage VAC is lower than 72V and browned out, and the effective value is higher than 80V. In this case, the threshold amplitude A BO may be changed between two values of about 101V and 113V.
交流電圧検出回路50は、たとえばコンパレータ51およびロジック部52を含む。コンパレータ51は、第2整流電圧VRECT2を、しきい値振幅ABOに対応して定められた所定のしきい値電圧VTHと比較し、比較結果を示す比較信号S2を生成する。ロジック部52は、比較信号S2にもとづいて交流電圧VACの振幅AACとしきい値振幅ABOの大小関係を判定する。
AC
図3は、デプレッション型NMOSトランジスタの電流電圧特性を示す図である。横軸はドレインソース間電圧Vdsを、縦軸はドレイン電流Idを示す。ドレイン電流Idは、ドレインソース間電圧Vdsが大きくなると、所定の最大電流値IMAX付近にてクランプされる。 FIG. 3 is a diagram showing current-voltage characteristics of a depletion type NMOS transistor. The horizontal axis represents the drain-source voltage Vds, and the vertical axis represents the drain current Id. The drain current Id is clamped around a predetermined maximum current value I MAX when the drain-source voltage Vds increases.
制御回路10は、交流電圧VACの振幅AACが定格振幅およびしきい値振幅ABOをカバーする範囲(交流電圧VACの実効値が101V〜141V)に含まれるとき、つまり交流電圧VACの振幅AACが検出範囲に含まれるときに、第1NMOSトランジスタMN1が線形領域で動作するように、回路の動作点が定められる。この動作点は、具体的には、第1NMOSトランジスタMN1のサイズ、第1抵抗R1および第2抵抗R2の抵抗値に応じて設定可能である。
The
交流電圧VACの振幅AACが定格振幅(141V)より小さいときに、第1NMOSトランジスタMN1が線形領域で動作する。ドレイン電流Idは、交流電圧の振幅AACを引数とする関数f(AAC)を用いて式(1)で表される。
Id=f(AAC) …(1)
When the amplitude A AC of the AC voltage V AC is smaller than the rated amplitude (141 V), the first NMOS transistor MN1 operates in the linear region. The drain current Id is expressed by Expression (1) using a function f (A AC ) with the amplitude A AC of the AC voltage as an argument.
Id = f (A AC ) (1)
また第2整流電圧VRECT2は、式(2)で与えられる。
VRECT2=Id×R2 …(2)
The second rectified voltage V RECT2 is given by equation (2).
V RECT2 = Id × R2 (2)
式(1)、(2)から式(3)を得る。
VRECT2=f(AAC)×R2 …(3)
つまり線形領域において、第2整流電圧VRECT2は振幅AACと1対1で対応する。
Equation (3) is obtained from equations (1) and (2).
V RECT2 = f (A AC ) × R2 (3)
That is, in the linear region, the second rectified voltage V RECT2 has a one-to-one correspondence with the amplitude A AC .
しきい値電圧VTHは、式(4)で設定される。
VTH=f(ABO)×R2 …(4)
The threshold voltage V TH is set by equation (4).
V TH = f (A BO ) × R2 (4)
第1NMOSトランジスタMN1が飽和領域に入ると、ドレイン電流Idはほぼ一定値IMAXをとる。つまりドレイン電流Idは、最大電流値IMAX付近に制限される。交流電圧VACの振幅AACが、線形領域と飽和領域の境界に対応する電圧(以下、クランプ電圧VCLという)を超えると、第1抵抗R1と第2抵抗R2の両端間の電圧、言い換えれば第1NMOSトランジスタMN1のソース電圧Vsは、VMAX=(R1+R2)×IMAX付近にてクランプされる。 When the 1NMOS transistor MN1 enters the saturation region, the drain current Id is substantially takes a constant value I MAX. That drain current Id is limited to the vicinity of the maximum current value I MAX. When the amplitude A AC of the AC voltage V AC exceeds the voltage corresponding to the boundary between the linear region and the saturation region (hereinafter referred to as the clamp voltage V CL ), the voltage across the first resistor R1 and the second resistor R2, in other words, For example, the source voltage Vs of the first NMOS transistor MN1 is clamped around V MAX = (R1 + R2) × I MAX .
図2に戻る。たとえばロジック部52は、交流電圧VACの所定サイクル数にわたり連続して、比較信号S2が一定レベル(たとえばローレベル)を維持するとき、AAC<ABOと判定し、駆動回路20を停止する。
Returning to FIG. For example, when the comparison signal S2 maintains a constant level (for example, low level) continuously over a predetermined number of cycles of the AC voltage VAC, the
スタータ回路30は、入力検出端子VINとVCC端子の間に設けられ、AC/DCコンバータ1の起動時において、第1整流電圧VRECT1によりVCC端子に接続された第2出力キャパシタCo2を充電する経路を含む。好ましくは、スタータ回路30は、700V耐圧を有する高耐圧トランジスタの第2NMOSトランジスタMN2と、第2NMOSトランジスタMN2のオン、オフを制御するゲート制御回路32と、を含む。たとえば第2NMOSトランジスタMN2は、第1NMOSトランジスタMN1と同じデプレッション型であり、ソースおよびバックゲートが共通に接続されてもよい。
The
放電トランジスタMN3は、VCC端子と接地ラインの間に設けられる。放電制御部60は、コンセントプラグが引き抜かれると、放電トランジスタMN3をオンする。コンセントプラグが引き抜かれた状態は、第2整流電圧VRECT2が実質的にゼロとなることから、交流電圧検出回路50により検出可能である。
The discharge transistor MN3 is provided between the VCC terminal and the ground line. When the outlet plug is pulled out, the
以上が制御回路10およびそれを備えるAC/DCコンバータ1の構成である。続いてその動作を説明する。
The above is the configuration of the
図4(a)、(b)は、図2のAC/DCコンバータ1の動作波形図である。図4(a)には、交流電圧VACの振幅AACが定格振幅141Vのときの動作(実線)、交流振幅AACがしきい値振幅ABOより小さいとき(一点鎖線)の動作が示される。
4A and 4B are operation waveform diagrams of the AC /
交流電圧VACが定格付近のとき、第1NMOSトランジスタMN1は、図3の電圧電流特性において、線形領域で動作する。このとき第2整流電圧VRECT2は、交流電圧VACのサイクルごとに、しきい値VTHより高くなり、比較信号S2は、毎サイクル、ハイレベルとなる。 When the AC voltage V AC is near the rated, second 1NMOS transistor MN1, the voltage-current characteristic of FIG. 3, it operates in a linear region. At this time, the second rectified voltage V RECT2 becomes higher than the threshold value V TH every cycle of the AC voltage VAC , and the comparison signal S2 becomes high level every cycle.
交流電圧VACの振幅AACがしきい値振幅ABOより小さくなると、第2整流電圧VRECT2の振幅が小さくなり、しきい値電圧VTHより低くなる。その結果、比較信号S2は、ローレベルを維持する。ロジック部52は、比較信号S2が数サイクルにわたりローレベルを持続したことを検出すると、交流電圧VACの振幅AACがしきい値振幅ABOより小さいものと判定する。この場合、ロジック部52は駆動回路20を停止する。
When the amplitude A AC of the AC voltage V AC becomes smaller than the threshold amplitude A BO, the amplitude of the second rectified voltage V RECT2 becomes smaller and lower than the threshold voltage V TH . As a result, the comparison signal S2 maintains a low level.
図4(b)には、交流電圧VACの振幅AACが非常に大きくなったときの動作が示される。交流電圧VACの振幅が大きくなり、クランプ電圧VCLを超えた範囲では、図3の電流電圧特性から、ドレイン電流Idは所定値IMAX付近にて制限され、第1NMOSトランジスタMN1のソース電圧Vsは、所定の電圧VMAX=IMAX×(R1+R2)付近でクランプされる。 FIG. 4B shows an operation when the amplitude A AC of the AC voltage V AC becomes very large. The amplitude of the AC voltage V AC is increased, the range exceeding the clamp voltage V CL, the current-voltage characteristics of Figure 3, the drain current Id is limited at about a predetermined value I MAX, the source voltage Vs of the 1NMOS transistor MN1 Is clamped near a predetermined voltage V MAX = I MAX × (R1 + R2).
以上がAC/DCコンバータ1の動作である。
The operation of the AC /
このAC/DCコンバータ1において、最大電流値IMAXは、第1NMOSトランジスタMN1のトランジスタサイズに応じて設計可能である。したがって、第1NMOSトランジスタMN1のトランジスタサイズと、抵抗R1、R2に応じて、電圧VMAXは任意の値、たとえば100V程度に設定することができる。
In the AC /
これにより、第1抵抗R1と第2抵抗R2に、数百V(〜700V)もの高電圧が印加されるのを防止でき、第1抵抗R1および第2抵抗R2を100V耐圧を有する半導体基板上の素子で形成することができる。つまり、図1において必要であった外付け抵抗R11、R22を減らすことができ、コストを下げることができる。 As a result, it is possible to prevent a high voltage of several hundreds V (up to 700V) from being applied to the first resistor R1 and the second resistor R2, and the first resistor R1 and the second resistor R2 on the semiconductor substrate having a 100V breakdown voltage These elements can be used. That is, the external resistors R11 and R22 that are necessary in FIG. 1 can be reduced, and the cost can be reduced.
また、コンセントプラグが引き抜かれた際には、放電トランジスタMN3がオンする。これにより、+電極と−電極間の容量の電荷を、第2整流回路9、スタータ回路30、放電トランジスタMN3の経路で引き抜くことができる。したがって、図1のAC/DCコンバータ1rにおいて必要であった放電用の抵抗Rdisを減らすことができ、コストを下げることができる。
Further, when the outlet plug is pulled out, the discharge transistor MN3 is turned on. Thereby, the electric charge of the capacity | capacitance between + electrode and-electrode can be extracted by the path | route of the 2nd rectifier circuit 9, the
(第1の実施の形態の変形例)
以上、本発明のひとつの側面について、第1の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(Modification of the first embodiment)
As described above, one aspect of the present invention has been described based on the first embodiment. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.
(第1の変形例)
図5は、第1の変形例に係る制御回路10aの一部を示す回路図である。この制御回路10aは、第1NMOSトランジスタMN1のソースと第1抵抗R1の間に挿入された第3抵抗R3をさらに備える。そして第1NMOSトランジスタMN1のゲートは、ソースと第1抵抗R1の接続ノードN2と結線される。
(First modification)
FIG. 5 is a circuit diagram showing a part of the
第1NMOSトランジスタMN1に流れる電流Idは、ゲートソース間電圧のみでなく温度にも依存する。この変形例によれば、温度変動にともなって第1NMOSトランジスタMN1の電流Idが増加しようとすると、第3抵抗R3の電圧降下VR3が増大し、第1NMOSトランジスタMN1のゲートソース間のバイアス電圧が、電流Idが小さく成る方向にシフトする。つまり第3抵抗R3によって、第1NMOSトランジスタMN1の温度特性をキャンセルすることができ、第1NMOSトランジスタMN1のソース電圧Vsを安定化することができる。 The current Id flowing through the first NMOS transistor MN1 depends not only on the gate-source voltage but also on the temperature. According to this modification, the current Id of the 1NMOS transistor MN1 with temperature fluctuation tends to increase, the voltage drop V R3 of the third resistor R3 is increased, a bias voltage between the gate and the source of the first 1NMOS transistor MN1 , The current Id is shifted in the direction of decreasing. That is, the temperature characteristic of the first NMOS transistor MN1 can be canceled by the third resistor R3, and the source voltage Vs of the first NMOS transistor MN1 can be stabilized.
(第2の変形例)
実施の形態では、交流電圧検出回路50において、しきい値振幅をバーンアウト用しきい値に設定する場合を説明したが本発明はそれには限定されない。たとえばしきい値振幅は定格振幅141Vより高い過電圧検出用の電圧レベルに設定してもよい。
(Second modification)
In the embodiment, the case where the threshold amplitude is set to the burnout threshold in the AC
また交流電圧検出回路50は、振幅AACを、複数のしきい値と比較してもよい。
The AC
(第3の変形例)
実施の形態では、シャントレギュレータ(誤差増幅器)212がトランスT1の2次側に設けられる場合を説明したが、この誤差増幅器は、1次側に設けてもよく、さらには制御回路10に内蔵してもよい。
(Third Modification)
In the embodiment, the case where the shunt regulator (error amplifier) 212 is provided on the secondary side of the transformer T1 has been described. However, this error amplifier may be provided on the primary side, and further incorporated in the
(第4の変形例)
DC/DCコンバータ6は降圧型には限定されず、昇圧型、あるいは昇降圧型であってもよい。
(Fourth modification)
The DC /
(第2の実施の形態)
図6は、第2の実施の形態に係る制御回路10bを備えるAC/DCコンバータ1bを示す回路図である。
(Second Embodiment)
FIG. 6 is a circuit diagram showing an AC /
第2の実施の形態(図6の制御回路10b)と第1の実施の形態(図2の制御回路10)とでは、デプレッション型の第1NMOSトランジスタMN1が設けられる点、そのドレイン電流Idにもとづいて、交流電圧VACの振幅AACを検出する点、さらに言えば、第1NMOSトランジスタMN1に流れる電流Idを電圧VRECT3に変換し、当該電圧にもとづいて、交流電圧の振幅を検出する点で共通するが、その構成が異なっている。
In the second embodiment (the
交流電圧検出回路50は、カレントミラー回路54および変換抵抗Rcを備える。
カレントミラー回路54は、第1NMOSトランジスタMN1のソースと接地ラインの間に設けられた第3トランジスタM3と、第3トランジスタM3に流れる電流Idの所定係数倍の電流Id’が流れる第4トランジスタM4を含む。
The AC
The current mirror circuit 54 includes a third transistor M3 provided between the source of the first NMOS transistor MN1 and the ground line, and a fourth transistor M4 through which a current Id ′ having a predetermined coefficient multiple of the current Id flowing through the third transistor M3 flows. Including.
変換抵抗Rcは、一端の電位が固定され、第4トランジスタM4に流れる電流Id’の経路上に設けられる。たとえば変換抵抗Rcの一端は電源ラインと接続され、その電位は電源電圧VCCに固定される。 The conversion resistor Rc has a potential at one end fixed, and is provided on the path of the current Id ′ flowing through the fourth transistor M4. For example, one end of the conversion resistor Rc is connected to the power supply line, and its potential is fixed to the power supply voltage VCC .
交流電圧検出回路50bは、変換抵抗Rcの他端N3に生ずる反転整流電圧VRECT3にもとづいて、交流電圧VACの振幅AACを検出する。
The AC
コンパレータ51は、反転整流電圧VRECT3を所定のしきい値電圧VTHと比較し、比較結果を示す比較信号S2を生成する。ロジック部52は、比較信号S2にもとづいて、交流電圧VACの振幅AACとしきい値電圧VTHに対応したしきい値振幅ABOの大小関係を判定する。
The
図7は、デプレッション型NMOSトランジスタの電流電圧特性を示す図である。横軸はドレインソース間電圧Vdsを、縦軸はドレイン電流Idを示す。第1の実施の形態では、線形領域の急峻な電圧−電流特性を利用したのに対して、第2の実施の形態では、飽和領域の緩やかな電圧−電流特性を利用するものである。 FIG. 7 is a diagram showing current-voltage characteristics of a depletion type NMOS transistor. The horizontal axis represents the drain-source voltage Vds, and the vertical axis represents the drain current Id. In the first embodiment, the steep voltage-current characteristic in the linear region is used, whereas in the second embodiment, the gradual voltage-current characteristic in the saturation region is used.
制御回路10bは、交流電圧VACの振幅AACが定格振幅およびしきい値振幅ABOをカバーする範囲(交流電圧VACの実効値が101V〜141V)に含まれるとき、つまり交流電圧VACの振幅AACが検出範囲に含まれるとき、第1NMOSトランジスタMN1が飽和領域で動作するように、回路の動作点が定められる。この動作点は、具体的には、第1NMOSトランジスタMN1および第3トランジスタM3のサイズに応じて設定可能である。
交流電圧VACの振幅AACが定格振幅(141V)より小さいときに、第1NMOSトランジスタMN1が飽和領域で動作する。ドレイン電流Idは、交流電圧の振幅AACを引数とする関数g(AAC)を用いて式(5)で表される。
Id=g(AAC) …(5)
When the amplitude A AC of the AC voltage V AC is smaller than the rated amplitude (141 V), the first NMOS transistor MN1 operates in the saturation region. The drain current Id is expressed by Expression (5) using a function g (A AC ) having an amplitude A AC of the AC voltage as an argument.
Id = g (A AC ) (5)
カレントミラー回路54のミラー比をKとするとき、反転整流電圧VRECT3は、式(6)で与えられる。
VRECT3=VCC−Rc×(K×Id) …(6)
K×Idは、第4トランジスタM4に流れる電流である。
When the mirror ratio of the current mirror circuit 54 is K, the inverted rectified voltage V RECT3 is given by Expression (6).
V RECT3 = V CC -Rc × (K × Id) (6)
K × Id is a current flowing through the fourth transistor M4.
式(5)、(6)から式(7)を得る。
VRECT2=VCC−Rc×(K×g(AAC)) …(8)
つまり飽和領域において、反転整流電圧VRECT3は振幅AACと1対1で対応する。
Equation (7) is obtained from equations (5) and (6).
V RECT2 = V CC -Rc × (K × g (A AC )) (8)
That is, in the saturation region, the inverted rectified voltage V RECT3 has a one-to-one correspondence with the amplitude A AC .
またしきい値電圧VTHは、式(9)で設定される。
VTH=VCC−Rc×(K×g(ABO)) …(0)
The threshold voltage V TH is set by equation (9).
V TH = V CC −Rc × (K × g (A BO )) (0)
第2の実施の形態においても、第1NMOSトランジスタMN1のドレインソース間電圧Vdsによらずに、ドレイン電流Idは最大電流IMAX付近の一定値をとる。つまり、第3トランジスタM3に流れる電流Idの最大値も電流IMAX付近であるため、第3トランジスタM3のドレインソース間電圧VM3は、ある最大電圧VMAX以下にクランプされる。第3トランジスタM3のサイズは、そのドレイン電圧VM3の最大電圧VMAXが、第3トランジスタM3の耐圧を超えないように設計される。 In the second embodiment, regardless of the drain-source voltage Vds of the 1NMOS transistor MN1, the drain current Id takes a constant value in the vicinity of the maximum current I MAX. That is, since the maximum value of the current Id flowing through the third transistor M3 is also near current I MAX, the drain-source voltage V M3 of the third transistor M3 is clamped below a certain maximum voltage V MAX. The size of the third transistor M3 is designed so that the maximum voltage V MAX of the drain voltage VM3 does not exceed the breakdown voltage of the third transistor M3.
図6に戻る。たとえばロジック部52bは、交流電圧VACの所定サイクル数にわたり連続して、比較信号S2が一定レベル(たとえばハイレベル)を維持するとき、AAC<ABOと判定し、駆動回路20を停止する。
Returning to FIG. For example, when the comparison signal S2 maintains a constant level (for example, a high level) continuously for a predetermined number of cycles of the AC voltage VAC, the
以上が制御回路10bおよびそれを備えるAC/DCコンバータ1bの構成である。続いてその動作を説明する。
The above is the configuration of the
図8は、図6のAC/DCコンバータ1bの動作波形図である。図8には、交流電圧VACの振幅AACが定格振幅141Vのときの動作(実線)、交流振幅AACがしきい値振幅ABOより小さいとき(一点鎖線)の動作が示される。
FIG. 8 is an operation waveform diagram of the AC /
交流電圧VACが定格付近のとき、第1NMOSトランジスタMN1は、図7の電圧電流特性において、飽和領域で動作する。このとき反転整流電圧VRECT3は、交流電圧VACのサイクルごとに、しきい値VTHより低くなり、比較信号S2は、毎サイクル、ハイレベルとローレベルを繰り返す。 When the AC voltage V AC is near the rated, second 1NMOS transistor MN1, the voltage-current characteristic of FIG. 7, it operates in the saturation region. At this time, the inverted rectified voltage V RECT3 becomes lower than the threshold value V TH every cycle of the AC voltage VAC , and the comparison signal S2 repeats the high level and the low level every cycle.
交流電圧VACの振幅AACがしきい値振幅ABOより小さくなると、第1NMOSトランジスタMN1の電流Idの振幅が小さくなり、したがって反転整流電圧VRECT3の振幅が小さくなり、しきい値電圧VTHより高い状態が持続し、比較信号S2はハイレベルを維持する。ロジック部52bは、比較信号S2が数サイクルにわたりハイレベルを持続したことを検出すると、交流電圧VACの振幅AACがしきい値振幅ABOより小さいものと判定する。この場合、ロジック部52bは駆動回路20を停止する。
When the amplitude A AC of the AC voltage V AC becomes smaller than the threshold amplitude A BO , the amplitude of the current Id of the first NMOS transistor MN1 becomes small, and therefore the amplitude of the inverted rectified voltage V RECT3 becomes small, and the threshold voltage V TH The higher state continues and the comparison signal S2 maintains the high level. When the
以上がAC/DCコンバータ1bの動作である。
The above is the operation of the AC /
すでに説明したように、AC/DCコンバータ1bにおいて、最大電流値IMAXは、第1NMOSトランジスタMN1と第3トランジスタM3のサイズに応じて任意に設定可能であり、したがって第3トランジスタM3のドレイン電圧VM3の最大値も、任意に設定可能である。第3トランジスタM3のドレイン電圧VM3の最大値は、第3トランジスタM3の耐圧を超えないよう定められるため、制御回路10bは、過電圧に対する耐性が確保されている。
As already described, in the AC /
これにより図1において必要であった外付け抵抗R11、R22を減らすことができ、コストを下げることができる。 Thereby, the external resistors R11 and R22 required in FIG. 1 can be reduced, and the cost can be reduced.
また、第1の実施の形態と同様に、図1のAC/DCコンバータ1rにおいて必要であった放電用の抵抗Rdisを減らすことができ、コストを下げることができる。
Further, similarly to the first embodiment, the discharge resistance Rdis required in the AC /
(第2の実施の形態の変形例)
以上、本発明のひとつの側面について、第2の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(Modification of the second embodiment)
As described above, one aspect of the present invention has been described based on the second embodiment. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.
(第5の変形例)
図9は、第5の変形例に係る制御回路10cの一部を示す回路図である。この制御回路10cは、第1NMOSトランジスタMN1のソースと交流電圧検出回路50bの間に挿入された、より具体的には、第1NMOSトランジスタMN1のソースと第3トランジスタM3のドレインの間に挿入された第3抵抗R3をさらに備える。そして第1NMOSトランジスタMN1のゲートは、ソースと交流電圧検出回路50bの接続ノードN2と結線される。
(Fifth modification)
FIG. 9 is a circuit diagram showing a part of the
この変形例によれば、つまり第3抵抗R3によって、第1NMOSトランジスタMN1の温度特性をキャンセルすることができ、第1NMOSトランジスタMN1のソース電圧Vsを安定化することができる。 According to this modification, that is, the temperature characteristic of the first NMOS transistor MN1 can be canceled by the third resistor R3, and the source voltage Vs of the first NMOS transistor MN1 can be stabilized.
(第6の変形例)
実施の形態では、交流電圧検出回路50bにおいて、しきい値振幅をバーンアウト用しきい値に設定する場合を説明したが本発明はそれには限定されない。たとえばしきい値振幅は定格振幅141Vより高い過電圧検出用の電圧レベルに設定してもよい。
(Sixth Modification)
In the embodiment, the case has been described in which the threshold amplitude is set to the burnout threshold in the AC
また交流電圧検出回路50bは、振幅AACを、複数のしきい値と比較してもよい。
Further, the AC
(第7の変形例)
実施の形態では、シャントレギュレータ(誤差増幅器)212がトランスT1の2次側に設けられる場合を説明したが、この誤差増幅器は、1次側に設けてもよく、さらには制御回路10に内蔵してもよい。
(Seventh Modification)
In the embodiment, the case where the shunt regulator (error amplifier) 212 is provided on the secondary side of the transformer T1 has been described. However, this error amplifier may be provided on the primary side, and further incorporated in the
(第8の変形例)
DC/DCコンバータ6は降圧型には限定されず、昇圧型、あるいは昇降圧型であってもよい。
(Eighth modification)
The DC /
(用途)
最後に、第1あるいは第2の実施の形態で説明したAC/DCコンバータ1の用途を説明する。AC/DCコンバータ1は、ACアダプタや電子機器の電源ブロックに好適に利用される。
(Use)
Finally, the use of the AC /
図10は、AC/DCコンバータを備えるACアダプタ800を示す図である。ACアダプタ800は、プラグ802、筐体804、コネクタ806を備える。プラグ802は、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータは、筐体804内に実装される。AC/DCコンバータにより生成された直流出力電圧VOUTは、コネクタ806から電子機器810に供給される。電子機器810は、ノートPC、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
FIG. 10 is a diagram illustrating an
図11(a)、(b)は、AC/DCコンバータを備える電子機器900を示す図である。図11(a)、(b)の電子機器900はディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ902、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータは、筐体804内に実装される。AC/DCコンバータにより生成された直流出力電圧VOUTは、同じ筐体904内に搭載される、マイコン、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
FIGS. 11A and 11B are diagrams illustrating an
The commercial AC voltage VAC is received from the
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.
P1…入力端子、P2…出力端子、Co1…第1出力キャパシタ、Co2…第2出力キャパシタ、D1…第1ダイオード、D2…第2ダイオード、T1…トランス、W1…1次巻線、W2…2次巻線、W3…補助巻線、M1…スイッチングトランジスタ、RS…検出抵抗、1…AC/DCコンバータ、2…ヒューズ、Ci…入力キャパシタ、3…フィルタ、4…第1整流回路、Cs…平滑キャパシタ、6…DC/DCコンバータ、7…出力回路、8…フィードバック回路、9…第2整流回路、10…制御回路、20…駆動回路、30…スタータ回路、32…ゲート制御回路、40…クランプ回路、50…交流電圧検出回路、51…コンパレータ、52…ロジック部、54…カレントミラー回路、60…放電制御部、81…シャントレギュレータ、82…フォトカプラ、VCC…電源端子、VIN…入力検出端子、VAC…交流電圧、VOUT…第1直流電圧、VDC…第2直流電圧、VCC…電源電圧、VRECT1…第1整流電圧、VRECT2…第2整流電圧、VRECT3…反転整流電圧、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、MN1…第1NMOSトランジスタ、MN2…第2NMOSトランジスタ、MN3…放電トランジスタ、M3…第3トランジスタ、M4…第4トランジスタ、Rc…変換抵抗、800…ACアダプタ、802…プラグ、804…筐体、806…コネクタ、810,900…電子機器、902…プラグ、904…筐体。
P1 ... input terminal, P2 ... output terminal, Co1 ... first output capacitor, Co2 ... second output capacitor, D1 ... first diode, D2 ... second diode, T1 ... transformer, W1 ... primary winding, W2 ... 2 Next winding, W3 ... auxiliary winding, M1 ... switching transistor, RS ... detection resistor, 1 ... AC / DC converter, 2 ... fuse, Ci ... input capacitor, 3 ... filter, 4 ... first rectifier circuit, Cs ... smoothing
Claims (15)
前記AC/DCコンバータは、
前記交流電圧を整流、平滑化し、第2直流電圧に変換する第1整流回路と、
前記第2直流電圧を昇圧または降圧する、絶縁型のDC/DCコンバータと、
前記第1直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、
を備え、
前記制御回路は、
前記交流電圧を全波整流し、かつ平滑化しない第1整流電圧が入力される入力検出端子と、
前記DC/DCコンバータの動作状態において、前記DC/DCコンバータのトランスの1次側にて生成される第3直流電圧が入力され、外部のコンデンサが接続される電源端子と、
前記電源端子と接地ラインの間に設けられた放電トランジスタと、
前記放電トランジスタを制御する放電制御部と、
前記フィードバック電圧を受けるフィードバック端子と、
そのドレインが前記入力検出端子と接続され、そのゲートがそのソースと接続されたデプレッション型高耐圧の第1NMOSトランジスタと、
前記第1NMOSトランジスタに流れる電流にもとづいて、前記交流電圧の振幅を検出する交流電圧検出回路と、
前記入力検出端子と前記電源端子の間に設けられ、前記AC/DCコンバータの起動時において、前記第1整流電圧により前記電源端子に接続されたコンデンサを充電する経路を含むスタータ回路と、
前記電源端子の電圧を受けて動作し、前記フィードバック電圧に応じて前記DC/DCコンバータのスイッチングトランジスタを駆動する駆動回路と、
を備え、ひとつの半導体基板に一体集積化され、
前記交流電圧検出回路は、前記交流電圧の振幅と所定のしきい値電圧に対応したしきい値振幅の大小関係を判定するロジック部を備え、
前記ロジック部は、前記交流電圧の振幅が前記しきい値振幅より小さいと判定したときに前記DC/DCコンバータを停止させかつ前記放電制御部を制御し前記放電トランジスタをオンさせることにより前記電源端子に接続されたコンデンサを放電することを特徴とする制御回路。 A control circuit used in an AC / DC converter that converts an AC voltage into a first DC voltage,
The AC / DC converter
A first rectifier circuit that rectifies and smoothes the AC voltage and converts it to a second DC voltage;
An insulated DC / DC converter that boosts or steps down the second DC voltage;
A feedback circuit for generating a feedback voltage according to the first DC voltage;
With
The control circuit includes:
An input detection terminal to which a first rectified voltage that is full-wave rectified and not smoothed is input;
In the operating state of the DC / DC converter, a third DC voltage generated on the primary side of the transformer of the DC / DC converter is input, and a power supply terminal to which an external capacitor is connected;
A discharge transistor provided between the power supply terminal and a ground line;
A discharge controller for controlling the discharge transistor;
A feedback terminal for receiving the feedback voltage;
A depletion-type high breakdown voltage first NMOS transistor having a drain connected to the input detection terminal and a gate connected to the source;
An AC voltage detection circuit that detects an amplitude of the AC voltage based on a current flowing through the first NMOS transistor;
A starter circuit that is provided between the input detection terminal and the power supply terminal and includes a path for charging a capacitor connected to the power supply terminal by the first rectified voltage when the AC / DC converter is activated;
A drive circuit that operates in response to the voltage of the power supply terminal and drives the switching transistor of the DC / DC converter according to the feedback voltage;
Integrated into a single semiconductor substrate ,
The AC voltage detection circuit includes a logic unit that determines a magnitude relationship between the amplitude of the AC voltage and a threshold amplitude corresponding to a predetermined threshold voltage,
The logic unit stops the DC / DC converter when determining that the amplitude of the AC voltage is smaller than the threshold amplitude, and controls the discharge control unit to turn on the discharge transistor to thereby turn on the power supply terminal. control circuit characterized that you discharge a capacitor connected.
前記第1NMOSトランジスタのソースと接地ラインの間に設けられた第3トランジスタと、前記第3トランジスタに流れる電流の所定係数倍の電流を生成する第4トランジスタを含むカレントミラー回路と、
一端の電位が固定され、前記第4トランジスタに流れる電流の経路上に設けられた変換抵抗と、
を含み、
前記変換抵抗の他端に生ずる反転整流電圧にもとづいて、前記交流電圧の振幅を検出することを特徴とする請求項2に記載の制御回路。 The AC voltage detection circuit is:
A current mirror circuit including a third transistor provided between a source of the first NMOS transistor and a ground line; and a fourth transistor that generates a current having a predetermined coefficient multiple of a current flowing through the third transistor;
A conversion resistor provided on a path of a current flowing through the fourth transistor, the potential of one end being fixed;
Including
The control circuit according to claim 2, wherein the amplitude of the AC voltage is detected based on an inverted rectified voltage generated at the other end of the conversion resistor.
前記第1NMOSトランジスタのゲートは、前記第3抵抗と前記交流電圧検出回路との接続ノードに結線されることを特徴とする請求項1から3のいずれかに記載の制御回路。 A third resistor inserted between the source of the first NMOS transistor and the AC voltage detection circuit;
The gate of the first 1NMOS transistor, the control circuit according to any one of claims 1 to 3, characterized in that it is connected to a connection node between the third resistor and the AC voltage detection circuit.
前記反転整流電圧を前記しきい値電圧と比較し、比較結果を示す比較信号を生成するコンパレータを含み、
前記ロジック部は、前記比較信号にもとづいて、前記交流電圧の振幅と前記しきい値電圧に対応したしきい値振幅の大小関係を判定することを特徴とする請求項3に記載の制御回路。 The AC voltage detection circuit is:
Said inverted rectified voltage compared to said threshold voltage, wherein the comparator generates a comparison signal indicating the comparison result,
The logic unit, based on the comparison signal, the control according to claim 3, wherein the benzalkonium be determined magnitude relation of the threshold amplitude corresponding to the amplitude and the threshold voltage of the alternating voltage circuit.
前記交流電圧を整流、平滑化し、第2直流電圧に変換する第1整流回路と、
前記第2直流電圧を昇圧または降圧する、絶縁型のDC/DCコンバータと、
前記交流電圧を整流し、第1整流電圧を生成する第2整流回路と、
1次側に設けられた1次巻線、補助巻線および2次側に設けられた2次巻線を有するトランスと、
前記トランスの1次巻線と接続されるスイッチングトランジスタと、
アノードが前記2次巻線と接続される第1ダイオードと、
一端が接地され、他端が前記第1ダイオードのカソードと接続された第1出力キャパシタと、
アノードが前記補助巻線と接続される第2ダイオードと、
一端が接地され、他端が前記第2ダイオードのカソードと接続された第2出力キャパシタと、
前記第1出力キャパシタに生ずる前記第1直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、
その入力検出端子には、前記第2直流電圧が入力され、その電源端子には、前記第2出力キャパシタに生ずる前記第2直流電圧が供給され、そのフィードバック端子には、前記フィードバック電圧が入力される請求項1から10のいずれかに記載の制御回路と、
を備えることを特徴とするAC/DCコンバータ。 An AC / DC converter for converting an AC voltage into a first DC voltage,
A first rectifier circuit that rectifies and smoothes the AC voltage and converts it to a second DC voltage;
An insulated DC / DC converter that boosts or steps down the second DC voltage;
A second rectifier circuit that rectifies the alternating voltage and generates a first rectified voltage;
A transformer having a primary winding provided on the primary side, an auxiliary winding, and a secondary winding provided on the secondary side;
A switching transistor connected to the primary winding of the transformer;
A first diode having an anode connected to the secondary winding;
A first output capacitor having one end grounded and the other end connected to the cathode of the first diode;
A second diode having an anode connected to the auxiliary winding;
A second output capacitor having one end grounded and the other end connected to the cathode of the second diode;
A feedback circuit for generating a feedback voltage according to the first DC voltage generated in the first output capacitor;
The second DC voltage is input to the input detection terminal, the second DC voltage generated in the second output capacitor is supplied to the power supply terminal, and the feedback voltage is input to the feedback terminal. A control circuit according to any one of claims 1 to 10 ,
An AC / DC converter comprising:
前記第1直流電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、
その1次側の発光素子が前記フィードバック信号によって制御されるフォトカプラと、
を含み、前記フォトカプラの2次側の受光素子に生ずる信号が、前記フィードバック電圧として前記制御回路に供給されることを特徴とする請求項11に記載のAC/DCコンバータ。 The feedback circuit includes:
A shunt regulator that generates a feedback signal whose level is adjusted such that an error between a voltage obtained by dividing the first DC voltage and a predetermined target value is zero;
A photocoupler whose light-emitting element on the primary side is controlled by the feedback signal;
The AC / DC converter according to claim 11 , wherein a signal generated in a light receiving element on the secondary side of the photocoupler is supplied to the control circuit as the feedback voltage.
前記第2整流回路は、前記フィルタを経た後の前記交流電圧を整流することを特徴とする請求項11または12に記載のAC/DCコンバータ。 A filter for filtering the AC voltage;
The AC / DC converter according to claim 11 or 12 , wherein the second rectifier circuit rectifies the alternating voltage after passing through the filter.
前記負荷に前記第1直流電圧を供給する請求項11から13のいずれかに記載のAC/DCコンバータと、
を備えることを特徴とする電子機器。 Load,
The AC / DC converter according to any one of claims 11 to 13 , wherein the first DC voltage is supplied to the load.
An electronic device comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148014A JP6247469B2 (en) | 2013-07-16 | 2013-07-16 | AC / DC converter and its control circuit, power adapter and electronic device |
US14/328,064 US9112419B2 (en) | 2013-07-16 | 2014-07-10 | AC/DC converter with control circuit that receives rectified voltage at input detection terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148014A JP6247469B2 (en) | 2013-07-16 | 2013-07-16 | AC / DC converter and its control circuit, power adapter and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015023608A JP2015023608A (en) | 2015-02-02 |
JP6247469B2 true JP6247469B2 (en) | 2017-12-13 |
Family
ID=52487659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013148014A Active JP6247469B2 (en) | 2013-07-16 | 2013-07-16 | AC / DC converter and its control circuit, power adapter and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6247469B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6981189B2 (en) * | 2017-11-14 | 2021-12-15 | コニカミノルタ株式会社 | Power supply and image forming equipment |
US10972093B2 (en) * | 2018-01-30 | 2021-04-06 | Delta Electronics, Inc. | Auxiliary circuit and power converter |
DE102018113146B4 (en) * | 2018-06-01 | 2020-02-06 | Infineon Technologies Ag | Rectifier device and semiconductor device |
DE102021200762A1 (en) * | 2021-01-28 | 2022-07-28 | BSH Hausgeräte GmbH | Measuring device for differential voltage measurement |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0349419A (en) * | 1989-07-18 | 1991-03-04 | Meidensha Corp | Switch circuit |
JP2914408B2 (en) * | 1991-11-29 | 1999-06-28 | 富士電機株式会社 | High voltage integrated circuit |
JP2005057954A (en) * | 2003-08-07 | 2005-03-03 | Seiko Instruments Inc | Step-up/step-down automatic switching circuit |
JP5338026B2 (en) * | 2006-11-20 | 2013-11-13 | 富士電機株式会社 | Switching power supply control IC and switching power supply device |
JP5343393B2 (en) * | 2008-04-28 | 2013-11-13 | 富士電機株式会社 | Switching power supply control semiconductor device |
JP5487880B2 (en) * | 2009-10-26 | 2014-05-14 | セイコーエプソン株式会社 | Regulator, integrated circuit device and electronic device |
GB2491506B (en) * | 2010-03-16 | 2015-01-07 | Murata Manufacturing Co | Power supply apparatus driving circuit, power supply apparatus driving integrated circuit, and power supply apparatus |
TWI437239B (en) * | 2010-04-07 | 2014-05-11 | Richpower Microelectronics | Voltage detector and protection apparatus using the voltage detector |
JP5887081B2 (en) * | 2011-07-26 | 2016-03-16 | ローム株式会社 | AC / DC converter, AC power adapter using the same, and electronic device |
-
2013
- 2013-07-16 JP JP2013148014A patent/JP6247469B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015023608A (en) | 2015-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9112419B2 (en) | AC/DC converter with control circuit that receives rectified voltage at input detection terminal | |
US10277133B2 (en) | Isolated DC/DC converter, primary side controller, power adapter, and electronic device | |
US10075081B2 (en) | Insulated synchronous rectification DC/DC converter | |
JP6122257B2 (en) | DC / DC converter and control circuit thereof, power supply using the same, power adapter, and electronic device | |
JP6374261B2 (en) | Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device | |
JP6271175B2 (en) | AC / DC converter and its control circuit, power adapter and electronic device | |
JP6578111B2 (en) | Insulated DC / DC converter and feedback circuit thereof, power supply using the same, power adapter, and electronic device | |
JP5977950B2 (en) | DC / DC converter and control circuit thereof, power supply using the same, power adapter, and electronic device | |
JP6410554B2 (en) | Switching converter and its control circuit, AC / DC converter, power adapter and electronic device | |
JP6563729B2 (en) | Insulation synchronous rectification type DC / DC converter, power supply device using the same, power supply adapter, and electronic device | |
JP6554321B2 (en) | Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device | |
KR101199199B1 (en) | Power supply apparatus | |
JP2017175753A (en) | Insulation synchronous rectification type dc/dc converter, synchronous rectification circuit, power supply adapter, electronic equipment, and control method | |
JP2012161117A (en) | Dc/dc converter, and power supply device and electronic apparatus using the same | |
JP6039274B2 (en) | DC / DC converter and control circuit thereof, power supply using the same, power adapter, and electronic device | |
US20160181935A1 (en) | Isolated dc/dc converter, power supply, power supply adaptor, electronic device using the same, and primary side controller | |
JP2018019589A (en) | Isolation synchronous rectification type dc/dc converter, synchronous rectification controller, shunt regulator circuit, power supply adapter, and electronic device | |
JP6247469B2 (en) | AC / DC converter and its control circuit, power adapter and electronic device | |
US20160181932A1 (en) | Isolated dc/dc converter, power supply device, power supply adaptor, and electronic device using the same, and feedback amplifier integrated circuit | |
JP6514910B2 (en) | Isolated synchronous rectification type DC / DC converter, synchronous rectification controller, power supply using the same, power adapter and electronic equipment | |
JP2018007422A (en) | Insulating synchronous rectification type dc/dc converter, protection method thereof, power source adapter and electronic device | |
JP6236295B2 (en) | AC / DC converter protection circuit, power adapter and electronic device | |
JP6563648B2 (en) | Insulated DC / DC converter, primary side controller, synchronous rectification controller, power supply device using the same, power supply adapter, and electronic device | |
JP6230378B2 (en) | Switching converter and its control circuit, AC / DC converter, power adapter and electronic device | |
JP6072881B2 (en) | DC / DC converter, power supply device using the same, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6247469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |