JP6236753B2 - Manufacturing method of semiconductor substrate - Google Patents
Manufacturing method of semiconductor substrate Download PDFInfo
- Publication number
- JP6236753B2 JP6236753B2 JP2012145560A JP2012145560A JP6236753B2 JP 6236753 B2 JP6236753 B2 JP 6236753B2 JP 2012145560 A JP2012145560 A JP 2012145560A JP 2012145560 A JP2012145560 A JP 2012145560A JP 6236753 B2 JP6236753 B2 JP 6236753B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support substrate
- melting point
- aluminum
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Description
本明細書では、半導体層貼り合わせ用の支持基板を用いた、半導体基板の製造方法に関する技術を開示する。 In this specification, the technique regarding the manufacturing method of a semiconductor substrate using the support substrate for semiconductor layer bonding is disclosed.
支持基板上に絶縁層を形成し、絶縁層上にSi単結晶層を形成した、いわゆるSOI(Silicon on Insulator)基板が知られている。また、Si単結晶層に代えて、SiC単結晶層などの各種の半導体層を用いることが検討されている。また、関連する文献として、例えば特許文献1が挙げられる。 A so-called SOI (Silicon on Insulator) substrate in which an insulating layer is formed on a supporting substrate and a Si single crystal layer is formed on the insulating layer is known. Further, it has been studied to use various semiconductor layers such as a SiC single crystal layer in place of the Si single crystal layer. Moreover, as related literature, patent document 1 is mentioned, for example.
支持基板にボイドが存在する場合や、支持基板の表面粗さが大きい場合には、支持基板や形成した絶縁膜表面を研磨等により平坦化を行うことが好ましい場合がある。また絶縁層の上にSiC単結晶層が貼り合わされて貼り合わせ基板が形成される場合には、SiC単結晶層へのイオン注入後に、貼り合わせ基板を1600℃以上の高温でアニール処理することが必要とされる。以上より絶縁層には、リフロー性と、高温プロセスに耐える高温耐性が要求される。 When a void exists in the support substrate or when the surface roughness of the support substrate is large, it may be preferable to planarize the support substrate or the formed insulating film surface by polishing or the like. In addition, when a SiC single crystal layer is bonded to the insulating layer to form a bonded substrate, the bonded substrate may be annealed at a high temperature of 1600 ° C. or higher after ion implantation into the SiC single crystal layer. Needed. As described above, the insulating layer is required to have reflow properties and high-temperature resistance that can withstand high-temperature processes.
本明細書では、半導体基板の製造方法を開示する。この半導体基板の製造方法は、支持基板の表面に支持基板よりも低い融点を有する第1層を形成する第1層形成工程を備える。第1層が形成された支持基板を無酸素雰囲気中で第1層の融点以上の所定温度に加熱する加熱工程を備える。支持基板を第1層の融点以上に加熱した状態で、支持基板を酸素を含む雰囲気中に晒す酸化工程を備える。半導体の単結晶で形成された第2層を、酸化工程が行われた後の第1層の表面に貼り合わせる貼り合わせ工程を備える。酸化工程が行われた後の第1層は、酸化工程が行われる前の第1層に比して導電率が低く、融点が高い。 The present specification discloses a method for manufacturing a semiconductor substrate. The method for manufacturing a semiconductor substrate includes a first layer forming step of forming a first layer having a melting point lower than that of the support substrate on the surface of the support substrate. There is provided a heating step of heating the support substrate on which the first layer is formed to a predetermined temperature not lower than the melting point of the first layer in an oxygen-free atmosphere. An oxidation step is provided in which the support substrate is exposed to an oxygen-containing atmosphere in a state where the support substrate is heated to the melting point of the first layer or higher. A bonding step of bonding the second layer formed of a semiconductor single crystal to the surface of the first layer after the oxidation step is performed is provided. The first layer after the oxidation step has a lower conductivity and a higher melting point than the first layer before the oxidation step.
上記方法では、加熱工程において、第1層をリフローさせることができる。よって、支持基板にボイドが存在する場合や、支持基板の表面粗さが大きい場合には、リフローした第1層によって平坦化を行うことができる。また酸化工程において、第1層を酸化することができる。よって、第1層の導電率を低下させ、第1層を絶縁層として機能させることができる。また、第1層の融点を上昇させることができる。以上より、酸化工程前においては、第1層の融点を低い状態にすることができるため、第1層を平坦化膜として機能させることができる。また、酸化工程後においては、第1層の融点を上昇させるとともに導電率を低下させるように、第1層を改質することができるため、高温耐性を有する絶縁層として第1層を機能させることができる。 In the above method, the first layer can be reflowed in the heating step. Therefore, when a void exists in a support substrate, or when the surface roughness of a support substrate is large, it can planarize with the reflowed 1st layer. In the oxidation step, the first layer can be oxidized. Therefore, the electrical conductivity of the first layer can be reduced and the first layer can function as an insulating layer. In addition, the melting point of the first layer can be increased. As described above, since the melting point of the first layer can be lowered before the oxidation step, the first layer can function as a planarization film. In addition, after the oxidation step, the first layer can be modified so as to increase the melting point of the first layer and decrease the conductivity, so that the first layer functions as an insulating layer having high temperature resistance. be able to.
本明細書に開示の技術によれば、高温耐性を備えた貼り合わせ基板の製造方法を提供することができる。 According to the technique disclosed in this specification, a method for manufacturing a bonded substrate having high-temperature resistance can be provided.
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。 Hereinafter, some technical features of the embodiments disclosed in this specification will be described. The items described below have technical usefulness independently.
(特徴1)上記の半導体基板の製造方法では、酸化工程が行われた後の第1層の融点は、第2層に半導体デバイスを作成する際に用いられる各種の半導体製造プロセスの最高温度よりも高くてもよい。これにより、第1層と第2層とを貼り合わせた基板を用いて、第2層に各種の半導体デバイスを作成することが可能となる。 (Characteristic 1) In the semiconductor substrate manufacturing method, the melting point of the first layer after the oxidation step is performed is higher than the maximum temperature of various semiconductor manufacturing processes used when a semiconductor device is formed in the second layer. May be higher. Thereby, it becomes possible to produce various semiconductor devices in the second layer using the substrate in which the first layer and the second layer are bonded together.
(特徴2)上記の半導体基板の製造方法では、酸化工程が行われた後の第1層に含まれている水素濃度は、CVD法によって形成された同一組成の層に含まれている水素濃度よりも低くてもよい。CVD法を用いて、酸化された第1層と同一組成の層を形成する場合には、水素ガスや水素を含んだガスを原料ガスとして使用する場合がある。この場合、形成後の膜に水素が含まれることになる。水素が含まれている膜の上に第2層を貼り合わせると、貼り合わせ後の基板をアニールした場合に、膜に含まれている水素がガスとなって脱気することがあるため、第1層と第2層とが剥離してしまうことがある。上記の方法では、未酸化の第1層を形成して酸化工程で第1層を酸化するため、CVD法を用いる場合に比して、酸化された第1層に含まれている水素濃度を低くすることができる。これにより、第1層と第2層とを剥離しにくくすることができる。 (Feature 2) In the semiconductor substrate manufacturing method described above, the hydrogen concentration contained in the first layer after the oxidation step is performed is the same as the hydrogen concentration contained in the layer having the same composition formed by the CVD method. May be lower. When a layer having the same composition as the oxidized first layer is formed using the CVD method, hydrogen gas or a gas containing hydrogen may be used as a source gas. In this case, hydrogen is contained in the formed film. When the second layer is bonded onto the film containing hydrogen, when the bonded substrate is annealed, the hydrogen contained in the film may be degassed as a gas. The first layer and the second layer may peel off. In the above method, since the unoxidized first layer is formed and the first layer is oxidized in the oxidation step, the concentration of hydrogen contained in the oxidized first layer is reduced as compared with the case of using the CVD method. Can be lowered. Thereby, it can be made difficult to peel the first layer and the second layer.
(特徴3)上記の半導体基板の製造方法では、第1層は、アルミニウムを含んでいる層であってもよい。これにより、酸化工程が行われた後の第1層を、酸化アルミニウムの層とすることができる。酸化アルミニウムの融点は約2073℃と高いため、高温耐性を得ることが可能となる。 (Feature 3) In the semiconductor substrate manufacturing method, the first layer may be a layer containing aluminum. Thereby, the 1st layer after an oxidation process can be made into the layer of aluminum oxide. Since the melting point of aluminum oxide is as high as about 2073 ° C., high temperature resistance can be obtained.
(特徴4)上記の半導体基板の製造方法では、支持基板は、セラミック材料の焼結体であってもよい。焼結体は多孔質体であるため、多数のボイドが支持基板の表面に表出する。上記の方法では、加熱工程において第1層をリフローさせることで、第1層を平坦化膜として機能させることができるため、支持基板表面のボイドを埋め込んで平坦化することができる。これにより、第1層と第2層との接触面積を増加させることができるため、両層を密着させて貼り合わせることが可能となる。 (Feature 4) In the semiconductor substrate manufacturing method, the support substrate may be a sintered body of a ceramic material. Since the sintered body is a porous body, many voids appear on the surface of the support substrate. In the above method, since the first layer can function as a planarizing film by reflowing the first layer in the heating step, the voids on the surface of the support substrate can be embedded and planarized. Thereby, since the contact area of a 1st layer and a 2nd layer can be increased, it becomes possible to stick both layers and to bond.
(特徴5)上記の半導体基板の製造方法では、第2層はSiC単結晶によって形成されていてもよい。酸化工程が行われた後の第1層の融点は、第2層にイオンを注入した後に行われるアニール工程の最高温度よりも高くてもよい。SiC単結晶層にイオン注入を行った後には、結晶欠陥の除去などを行うために高温(例:1600℃以上)でのアニール工程が必要とされる。上記の方法では、当該アニール工程に耐える高温耐性を、第1層に持たせることができる。これにより、第1層と第2層とを貼り合わせた基板を用いて、第2層に各種の半導体デバイスを作成することが可能となる。 (Feature 5) In the semiconductor substrate manufacturing method, the second layer may be formed of a SiC single crystal. The melting point of the first layer after the oxidation process may be higher than the maximum temperature of the annealing process performed after ions are implanted into the second layer. After ion implantation into the SiC single crystal layer, an annealing process at a high temperature (eg, 1600 ° C. or higher) is required to remove crystal defects and the like. In the above method, the first layer can have high temperature resistance that can withstand the annealing step. Thereby, it becomes possible to produce various semiconductor devices in the second layer using the substrate in which the first layer and the second layer are bonded together.
(特徴6)上記の半導体基板の製造方法では、加熱工程および酸化工程において、第1層の加熱は、レーザーを第1層の表面に走査させて照射することで行われてもよい。レーザーを照射することで、第1層の表面近傍を瞬時に加熱し、融解させることができる。これにより、第1層の表面のみをアニールすることができるため、支持基板に熱の影響が及んでしまう事態を防止できる。また局所的なアニール処理であるため、支持基板の全体をアニールする場合に比して、処理時間を短縮化することができる。 (Characteristic 6) In the semiconductor substrate manufacturing method, in the heating step and the oxidation step, the heating of the first layer may be performed by irradiating the surface of the first layer with laser scanning. By irradiating the laser, the vicinity of the surface of the first layer can be instantaneously heated and melted. Thereby, since only the surface of the first layer can be annealed, it is possible to prevent a situation where the support substrate is affected by heat. Moreover, since it is a local annealing process, processing time can be shortened compared with the case where the whole support substrate is annealed.
<絶縁層成膜装置の構造>
図1に、絶縁層成膜装置100を示す。絶縁層成膜装置100は、チャンバー110、基板保持部111、加熱部112、ターゲット113、直流電源部114、ガス供給ライン120、酸素供給部121、アルゴン供給部122、MFC(マスフローコントローラー)131および132、真空排気装置140、を備えている。チャンバー110内には、基板保持部111および加熱部112が格納されている。基板保持部111は、支持基板11を保持する部位である。基板保持部111には、支持基板11が移動しないように、支持基板11をその周縁部で固定するための不図示のクランプが備えられている。加熱部112は、基板保持部111の下側に配置されている。加熱部112は、支持基板11を所望の温度に加熱する装置である。ターゲット113は、支持基板11の上にアルミニウム層をスパッター法により成膜するために使用される部位である。ターゲット113は、アルミニウム製である。ターゲット113は、基板保持部111に対向するように配置されている。直流電源部114は、基板保持部111とターゲット113との間に直流高電圧を印加する部位である。ガス供給ライン120は、酸素供給部121およびアルゴン供給部122から供給される酸素ガスおよびアルゴンガスを、チャンバー110内に導入するためのラインである。酸素供給部121から供給される酸素ガスは、酸素以外の成分を含んでいてもよい。MFC31は、酸素供給部121から供給される酸素ガスの供給量を制御するコントローラーである。MFC32は、アルゴン供給部122から供給されるアルゴンガスの供給量を制御するコントローラーである。真空排気装置140は、チャンバー110内を所望の真空状態にするための装置である。
<Structure of insulating layer deposition apparatus>
FIG. 1 shows an insulating layer
<貼り合わせ基板の構成>
図2に、本実施例に係る貼り合わせ基板10の斜視図を示す。貼り合わせ基板10は略円盤状に形成されている。貼り合わせ基板10は、下側に配置された支持基板11と、支持基板11の上面に配置された絶縁層12と、絶縁層12の上面に貼り合わされた半導体層13とを備えている。半導体層13は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。
<Configuration of bonded substrate>
FIG. 2 is a perspective view of the bonded
支持基板11は、セラミック材料の混合材料によって形成されている焼結体である。使用するセラミック材料は、各種の材料でよく、例えば、SiC、Si、AlN、Al2O3、GaN、SiN、SiO2、TaO、などのうちの少なくとも1種類の材料であってもよい。具体的には、混合粉末材料を、CIP(冷間静水圧加圧成形)を行うことにより、支持基板11の成形体を作製する。そして作製した成形体を、窒素雰囲気中で焼成する。成形体の焼成には、放電プラズマ焼結装置やホットプレス装置を用いても良い。
The
絶縁層12が形成された支持基板11と、半導体層13とは、別途に作製される。そして、常温接合、プラズマ接合、水酸基接合等によって半導体層13を絶縁層12に貼り合わせることによって、いわゆるSOI構造の貼り合わせ基板10が形成される。絶縁層12の接合面は、研磨等によって平坦化された上で、半導体層13と貼り合わされるとしてもよい。支持基板11の厚さT11は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さT11は、例えば、支持基板11の直径が100mmである場合には、100μm程度であってもよい。絶縁層12の厚さT12は、半導体層13に作成されるデバイスの要求スペック(例:耐圧)に基づいて定めればよい。半導体層13の厚さT13は、例えば、5μm程度であってもよい。本実施例では、例として、支持基板11がSiC粉末を含んだ粉末材料の焼結体によって形成されている場合を説明する。また、絶縁層12が酸化アルミニウムによって形成されており、半導体層13がSiC単結晶で形成されている場合を説明する。
The
<貼り合わせ基板の製造方法>
本実施例に係る貼り合わせ基板10の製造方法は、アルミニウム層形成工程と、加熱工程と、酸化工程と、貼り合わせ工程を備えている。アルミニウム層形成工程は、支持基板11の表面にアルミニウム層を形成する工程である。加熱工程は、アルミニウム層が形成された支持基板11を無酸素雰囲気中で加熱し、アルミニウム層をリフローさせる工程である。酸化工程は、支持基板11を加熱した状態で、アルミニウム層が形成された支持基板11を酸素を含む雰囲気中に晒すことで、アルミニウム層を絶縁層12に改質する工程である。貼り合わせ工程は、SiC単結晶で形成された半導体層13を、絶縁層12の表面に貼り合わせる工程である。
<Method for manufacturing bonded substrate>
The manufacturing method of the bonded
<アルミニウム層形成工程>
アルミニウム層形成工程を説明する。絶縁層成膜装置100のチャンバー110内の基板保持部111に、支持基板11を載置する。そして支持基板11の周縁部を不図示のクランプで固定する。真空排気装置140を用いて、チャンバー110内を高真空状態にする。真空度は、例えば1×10−9Torr程度であってもよい。次に、アルゴン供給部122からアルゴンガスの供給が開始される。アルゴンガスの流量は、チャンバー110内の高真空状態が維持されるような流量とされる。
<Aluminum layer forming step>
The aluminum layer forming step will be described. The
直流電源部114によって、基板保持部111とターゲット113との間に直流高電圧を印加してグロー放電を起こさせ、アルゴンガスのプラズマを発生させる。アーク放電によってプラスイオン化したアルゴンガスを、マイナス電極側(ターゲット113)に引き付けることで、アルゴンイオンがターゲット113に衝突し、アルミニウム粒子がスパッターされる。これにより、図3の支持基板11表面の部分拡大図に示すように、支持基板11の表面にアルミニウム層12aが成膜される。なお、支持基板11は焼結体であり多孔質体であるため、多数のボイド14が支持基板の表面に表出している。よって、アルミニウム層12aがボイド14に埋め込まれるため、ボイドの形状がアルミニウム層12aの表面へ転写され、窪み部15が形成される。アルミニウム層12aの表面の算術平均粗さRaは、加熱工程前においては、数μm以上である場合が多い。
A DC high voltage is applied between the
<加熱工程>
アルミニウム層形成工程が終了すると、加熱工程へ移行する。加熱工程では、チャンバー110内を高真空状態に維持したまま、加熱部112を用いて支持基板11を所定温度に加熱する。所定温度は、アルミニウム層12aの融点以上の温度である。これにより、アルミニウム層12aを溶融させて流動性を与えることで、リフローさせることができる。よって図4の部分拡大図に示すように、窪み部15を消去することができるため、アルミニウム層12aの表面を平坦化することができる。なお、所定の温度は、例えば、700〜1000℃の範囲内とされる。
<Heating process>
When the aluminum layer forming process is completed, the process proceeds to the heating process. In the heating step, the
本実施例の貼り合わせ基板10の製造方法では、アルミニウム層形成工程と加熱工程とを、高真空中で連続して行っている。これにより、融点が高く(約2073℃)硬い物質である酸化アルミニウムの皮膜が、アルミニウム層12aの表面に形成されてしまうことを防止できる。よって加熱工程において、アルミニウム層12aの良好なリフロー特性を得ることが可能となる。
In the method for manufacturing the bonded
<酸化工程>
加熱工程が終了すると、酸素供給部121からの酸素ガスの供給が開始され、酸化工程へ移行する。酸化工程は、支持基板11をアルミニウム層12aの融点以上に加熱した状態で行われる。これにより、アルミニウム層12aが融解した状態でアルミニウム層12aを酸化することができるため、アルミニウム層12aの内部まで酸化させることが可能になる。酸化工程での加熱温度は、例えば、700〜1000℃の範囲内とされる。
<Oxidation process>
When the heating process ends, the supply of oxygen gas from the
酸化工程により、図5の部分拡大図に示すように、アルミニウム層12aを、酸化アルミニウム(Al2O3)で形成された絶縁層12に改質することができる。すなわち、導体であるアルミニウム層12a(電気抵抗率は28.2nΩ・m程度)が、絶縁体である絶縁層12(酸化アルミニウム)に改質される。また、アルミニウム層12aの融点(660℃程度)が、絶縁層12(酸化アルミニウム)の融点(2073℃)に改質される。
By the oxidation step, as shown in the partially enlarged view of FIG. 5, the
<貼り合わせ工程>
貼り合わせ工程を説明する。例として、常温接合を行う場合を説明する。半導体層13と支持基板11を、不図示の常温接合装置のチャンバーにセットする。チャンバー内を真空状態にした上で、半導体層13の裏面および絶縁層12の接合面に、イオンビームを照射する。これにより、材料表面の酸化膜や吸着層を除去して結合手を表出させることができるため、表面を活性化することができる。その後、半導体層13の裏面と絶縁層12の接合面とを接触させることで、両層を接合させることができる。接合時の圧力は、10〜50MPaの範囲内であってもよい。これにより、貼り合わせ基板10が完成する。貼り合わせ基板10は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板10に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層13の表面に各種のデバイスを形成することができる。
<Lamination process>
A bonding process will be described. As an example, a case where room temperature bonding is performed will be described. The
<効果>
アルミニウム層形成工程では、支持基板11よりも低い融点を有するアルミニウム層12aが形成される。これにより、加熱工程において、アルミニウム層12aをリフローさせることができるため、リフローしたアルミニウム層12aによって支持基板11の表面を平坦化することができる。また酸化工程において、アルミニウム層12aを酸化アルミニウム層に改質することができる。酸化アルミニウム層は絶縁体であるため、酸化アルミニウム層を絶縁層12として機能させることができる。また、酸化アルミニウム層に改質することで、絶縁層12の融点をアルミニウム層12aの融点よりも上昇させることができる。以上より、リフロー性と高温耐性を兼ね備えた絶縁層を提供することが可能となる。
<Effect>
In the aluminum layer forming step, an
支持基板11の表面に、多数のボイドが表出する場合がある。本実施例の半導体基板の製造方法では、加熱工程においてアルミニウム層12aをリフローさせることで、支持基板11表面のボイドを埋め込むことができるため、アルミニウム層12aの表面を平坦化することができる。これにより、絶縁層12の表面を平坦化することができるため、絶縁層12と半導体層13との接触面積を増加させることができる。よって、両層を密着させて貼り合わせることが可能となる。
Many voids may appear on the surface of the
SiC単結晶で形成された半導体層13にイオン注入を行った後には、結晶欠陥の除去などを行うために、高温アニール工程(例:1600℃以上)が必要とされる。本実施例の半導体基板の製造方法では、絶縁層12の融点(Al2O3:約2073℃)を、高温アニール工程のアニール温度(1600℃)よりも高くすることができるため、高温アニール工程を実施することが可能となる。これにより、貼り合わせ基板10を用いて、各種の半導体デバイスを半導体層13に作成することが可能となる。
After ion implantation is performed on the
CVD法を用いて、絶縁層12と同一組成の層(すなわち酸化アルミニウム層)を形成するには、水素ガスや水素を含んだガスを原料ガスとして使用する場合がある。例えば、CVD法による酸化アルミニウム膜は、「2AlCl3+3/2CO2+H2→Al2O3+3CO+6HCl」という化学式に基づいて成膜することができる。この場合、原料ガスに水素が含まれているため、成膜後の酸化アルミニウム層に水素が含まれることになる。水素が含まれている酸化アルミニウム層の上に半導体層を貼り合わせると、貼り合わせ後の基板をアニールした場合に、酸化アルミニウム層に含まれている水素がガスとなって脱気する場合があるため、酸化アルミニウム層と半導体層とが剥離してしまうことがある。一方、本実施例の半導体基板の製造方法では、スパッター法で成膜したアルミニウム層12aを酸化工程で酸化することで、絶縁層12(酸化アルミニウム)を形成する。アルミニウム層12aを成膜する原料に水素を必要としないため、成膜後のアルミニウム層12aに水素が含まれてしまうことを防止できる。また、酸化工程では、酸化に使用するガスに水素が含まれている場合においても、酸化させる対象の層に水素がほとんど入り込むことがない。これにより、成膜後の酸化アルミニウム層(絶縁層12)に水素が含まれてしまうことを防止できる。以上より、CVD法を用いる場合に比して、絶縁層12に含まれている水素濃度を低くすることができる。よって、水素ガスの脱気の発生を抑えることができるため、絶縁層12と半導体層13とを剥離しにくくすることが可能となる。
In order to form a layer having the same composition as that of the insulating layer 12 (that is, an aluminum oxide layer) by using the CVD method, hydrogen gas or a gas containing hydrogen may be used as a source gas. For example, an aluminum oxide film by a CVD method can be formed based on a chemical formula of “2AlCl 3 + 3 / 2CO 2 + H 2 → Al 2 O 3 + 3CO + 6HCl”. In this case, since the source gas contains hydrogen, the aluminum oxide layer after film formation contains hydrogen. When a semiconductor layer is bonded onto an aluminum oxide layer containing hydrogen, hydrogen contained in the aluminum oxide layer may be degassed when the bonded substrate is annealed Therefore, the aluminum oxide layer and the semiconductor layer may be peeled off. On the other hand, in the manufacturing method of the semiconductor substrate of this embodiment, the insulating layer 12 (aluminum oxide) is formed by oxidizing the
CVD法を用いてウェハーに絶縁層を成膜する場合には、チャンバー内壁に付着した膜状堆積物を定期的にクリーニングする必要がある。例えば、クリーニングガスを導入してチャンバー内にプラズマを発生させることで膜状堆積物を除去する、プラズマクリーニングが行われている。しかし、酸化アルミニウムなどの融点が高く硬い絶縁層を成膜する場合に付着する膜状堆積物は、プラズマクリーニングでは除去が困難であるため、チャンバーを解体して、洗浄液等を使用して除去する必要がある。すると、CVD装置の稼働率が低下してしまうため、効率よく絶縁層を成膜することが困難である。しかし、本実施例の絶縁層成膜装置100では、CVD法を用いることなく酸化アルミニウムの絶縁層12を成膜することができるため、チャンバーを解体してクリーニングを行う頻度を低減させることができる。よって、絶縁層成膜装置100の稼働率をCVD装置よりも高めることができるため、酸化アルミニウムの絶縁層を効率よく形成することが可能となる。
In the case where an insulating layer is formed on a wafer using the CVD method, it is necessary to periodically clean the film deposit attached to the inner wall of the chamber. For example, plasma cleaning is performed in which a film-like deposit is removed by introducing a cleaning gas and generating plasma in a chamber. However, film deposits that adhere when a hard insulating layer having a high melting point, such as aluminum oxide, is difficult to remove by plasma cleaning, so the chamber is disassembled and removed using a cleaning solution or the like. There is a need. Then, since the operating rate of the CVD apparatus is lowered, it is difficult to efficiently form the insulating layer. However, since the insulating layer
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
<変形例>
加熱工程および酸化工程において、アルミニウム層12aの加熱は、いわゆるレーザーアニールによって行われてもよい。レーザーアニールは、エキシマレーザー等のパルスレーザービームを、照射面における形状が数cm角のスポットや線状になるように光学系にて加工した上で、加工面の表面を走査させる方法である。レーザーを照射することで、アルミニウム層12aの表面近傍を瞬時に加熱して融解させることができるため、アルミニウム層12aをリフローさせたり酸化させることが可能となる。そして、アルミニウム層12aの表面のみをアニールすることができるため、支持基板11に熱の影響が及んでしまう事態を防止できる。また局所的なアニール処理であるため、支持基板11の全体をアニールする場合に比して、処理時間を短縮化することができる。
<Modification>
In the heating step and the oxidation step, the
加熱工程は、アルミニウム層形成工程の後に実施されるとしたが、この形態に限られず、アルミニウム層形成工程と加熱工程とを同時に行っても良い。例えば、アルミニウム層形成において、支持基板11を所定温度に加熱しながら、スパッター法によってアルミニウム層12aを成膜させてもよい。
Although the heating step is performed after the aluminum layer forming step, the heating step is not limited to this mode, and the aluminum layer forming step and the heating step may be performed simultaneously. For example, in forming the aluminum layer, the
加熱工程において、チャンバー110内を高真空状態に維持するとしたが、この形態に限られない。アルミニウム層12aと反応しない非酸化性ガス(例:アルゴンガス)の雰囲気中で、加熱工程を実施することもできる。
In the heating process, the inside of the
アルミニウム層12aを酸化アルミニウムに改質する形態を説明したが、この形態に限られない。例えば、アルミニウム層12aを窒化アルミニウム(AlN)(融点:約2200℃)に改質してもよい。この場合、酸化工程に代えて窒化工程を導入すればよい。窒化工程では、支持基板11をアルミニウム層12aの融点以上に加熱した状態で、窒素を含んだガスをチャンバー110内に導入すればよい。窒素を含んだガスには、水素含有ガスを用いることが好ましく、例えば、アンモニア(NH3)ガスを用いてもよい。
Although the form which modify | reforms the
酸化工程において使用するガスは酸素ガスに限られず、各種のガスを使用可能である。例えば、水蒸気(H2O)ガスを使用してもよい。この場合、ガス供給ライン120に、水素を燃焼させて水を生成するバーナーを接続すればよい。そして、バーナーに水素ガスと酸素ガスを供給し、酸素中に水蒸気を含むガスを生成してチャンバー110に供給すればよい。また、酸化工程において、酸素ガスと水素ガスとを混合してチャンバー110に供給してもよい。
The gas used in the oxidation step is not limited to oxygen gas, and various gases can be used. For example, water vapor (H 2 O) gas may be used. In this case, a burner that burns hydrogen and generates water may be connected to the
支持基板11に使用される材料は、セラミック材料の焼結体に限られない。半導体層13に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、多結晶SiCを用いることも可能である。また、多結晶SiCには、様々なポリタイプのSiC結晶が混在していても良い。様々なポリタイプが混在する多結晶SiCは、厳密な温度制御を行うことなく製造することができるため、支持基板を製造するコストを低減させることが可能となる。
The material used for the
支持基板11表面に成膜する層は、アルミニウム層12aに限られない。例えば、多結晶シリコン層を成膜することも可能である。この場合、酸化工程において、多結晶シリコン層(融点:約1410℃)を酸化シリコン層(融点:約1650℃)に改質すればよい。または、酸化工程に代えて窒化工程を導入し、多結晶シリコン層を窒化シリコン層(融点:約1900℃)に改質すればよい。
The layer formed on the surface of the
アルミニウム層12aには、流動性を高める元素を添加してもよい。例えば、Ge、Sn、Ga、Zn、Pb、In、Sbなどの元素のうち、少なくとも一種類を添加してもよい。これにより、アルミニウム層12aを、450℃程度の温度でリフローさせることが可能となる。
An element that improves fluidity may be added to the
貼り合わせ工程において、絶縁層12に貼り合わされる半導体層13は、1種類に限られない。例えば、絶縁層12の接合面を複数のエリアに分割し、各エリアに異なる半導体層13を貼り合わせるとしてもよい。
In the bonding step, the
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
10:貼り合わせ基板、11:支持基板、12:絶縁層、12a:アルミニウム層、13:半導体層、100:絶縁層成膜装置、110:チャンバー 10: Bonded substrate, 11: Support substrate, 12: Insulating layer, 12a: Aluminum layer, 13: Semiconductor layer, 100: Insulating layer deposition apparatus, 110: Chamber
Claims (5)
セラミック材料の焼結体の支持基板の表面に、前記支持基板よりも低い融点を有するアルミニウムの第1層を形成する第1層形成工程と、
前記第1層が形成された前記支持基板を無酸素雰囲気中で前記第1層の融点以上の所定温度に加熱する加熱工程と、
前記支持基板を前記第1層の融点以上に加熱した状態で、前記支持基板を酸素を含む雰囲気中に晒す酸化工程と、
半導体の単結晶で形成された第2層を、前記酸化工程が行われた後の前記第1層の表面に貼り合わせる貼り合わせ工程と、
を備え、
前記酸化工程が行われた後の前記第1層は、前記酸化工程が行われる前の前記第1層に比して導電率が低く、融点が高いことを特徴とする半導体基板の製造方法。 A method for manufacturing a semiconductor substrate, comprising:
The surface of the support substrate of the sintered body of ceramic material, a first layer forming step of forming a first layer of aluminum having a lower melting point than the support substrate,
A heating step of heating the support substrate on which the first layer is formed to a predetermined temperature equal to or higher than the melting point of the first layer in an oxygen-free atmosphere;
An oxidation step of exposing the support substrate to an oxygen-containing atmosphere in a state where the support substrate is heated to a temperature equal to or higher than the melting point of the first layer;
A bonding step of bonding a second layer formed of a semiconductor single crystal to the surface of the first layer after the oxidation step;
With
Wherein the first layer after the oxidation process is performed, the oxidation process is the first layer to the conductivity is lower than before to be performed, a manufacturing method of a semiconductor substrate, wherein the higher melting point.
前記酸化工程が行われた後の前記第1層に含まれている水素濃度は、CVD法によって形成された同一組成の層に含まれている水素濃度よりも低いことを特徴とする請求項1または2に記載の半導体基板の製造方法。 In the first layer forming step, the first layer is formed by sputtering ,
The hydrogen concentration contained in the first layer after the oxidation step is performed is lower than the hydrogen concentration contained in a layer having the same composition formed by a CVD method. Or the manufacturing method of the semiconductor substrate of 2 .
前記酸化工程が行われた後の前記第1層の融点は、前記第2層にイオンを注入した後に行われるアニール工程の最高温度よりも高いことを特徴とする請求項1〜3の何れか1項に記載の半導体基板の製造方法。 The second layer is formed of SiC single crystal;
The melting point of the first layer after the oxidation step is performed, any one of claims 1-3, characterized in that higher than the highest temperature of the annealing step performed after implanting ions into the second layer 2. A method for manufacturing a semiconductor substrate according to item 1.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145560A JP6236753B2 (en) | 2012-06-28 | 2012-06-28 | Manufacturing method of semiconductor substrate |
PCT/JP2013/060932 WO2014002577A1 (en) | 2012-06-28 | 2013-04-11 | Method for producing semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145560A JP6236753B2 (en) | 2012-06-28 | 2012-06-28 | Manufacturing method of semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014011252A JP2014011252A (en) | 2014-01-20 |
JP6236753B2 true JP6236753B2 (en) | 2017-11-29 |
Family
ID=49782755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012145560A Expired - Fee Related JP6236753B2 (en) | 2012-06-28 | 2012-06-28 | Manufacturing method of semiconductor substrate |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6236753B2 (en) |
WO (1) | WO2014002577A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107742606B (en) * | 2017-10-30 | 2024-04-02 | 桂林电子科技大学 | Structure for bonding wafers and preparation method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600827B2 (en) * | 1988-07-23 | 1997-04-16 | セイコーエプソン株式会社 | Method for manufacturing thin film transistor |
JP3242867B2 (en) * | 1997-08-27 | 2001-12-25 | 松下電器産業株式会社 | Method for manufacturing semiconductor element and method for manufacturing liquid crystal display device |
US6352620B2 (en) * | 1999-06-28 | 2002-03-05 | Applied Materials, Inc. | Staged aluminum deposition process for filling vias |
DE10148550B4 (en) * | 2001-10-01 | 2007-03-29 | Electrovac Ag | Process for producing metal-ceramic composite materials, in particular metal-ceramic substrates |
JP4525892B2 (en) * | 2003-08-18 | 2010-08-18 | 信越半導体株式会社 | Manufacturing method of SOI wafer |
US8093136B2 (en) * | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
KR101629193B1 (en) * | 2008-06-26 | 2016-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing soi substrate |
-
2012
- 2012-06-28 JP JP2012145560A patent/JP6236753B2/en not_active Expired - Fee Related
-
2013
- 2013-04-11 WO PCT/JP2013/060932 patent/WO2014002577A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2014002577A1 (en) | 2014-01-03 |
JP2014011252A (en) | 2014-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744855B2 (en) | Electrostatic chuck | |
JP4156788B2 (en) | Susceptor for semiconductor manufacturing equipment | |
TWI344683B (en) | Electrostatic chuck with heater and manufacturing method thereof | |
JP4712559B2 (en) | Metallized ceramic molded body, its production method and Peltier element | |
TWI466847B (en) | Method for manufacturing ceramic sintered body, ceramic sintered body and ceramic heater | |
JPH11260534A (en) | Heating apparatus and manufacture thereof | |
WO2018221504A1 (en) | Aluminum nitride-based sintered compact and semiconductor holding device | |
TWI622326B (en) | Surface treatment method | |
JP6156252B2 (en) | Semiconductor substrate manufacturing method and semiconductor substrate | |
JP6236753B2 (en) | Manufacturing method of semiconductor substrate | |
WO2005012174A1 (en) | Tantalum carbide, method for producing tantalum carbide, tantalum carbide wiring and tantalum carbide electrode | |
JP2005093919A (en) | Electrostatic chuck and manufacturing method thereof | |
JP3663306B2 (en) | Aluminum nitride sintered body and electrostatic chuck using the same | |
JP2006332357A (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2018006768A (en) | Electrostatic chuck | |
JP6131701B2 (en) | Manufacturing method of semiconductor substrate | |
JP2007265998A (en) | Heating device and its manufacturing method | |
JP3889320B2 (en) | Heating device | |
JP4056774B2 (en) | Heating element and manufacturing method thereof | |
JP3965467B2 (en) | Ceramic resistor, method for manufacturing the same, and electrostatic chuck | |
JP3588253B2 (en) | Electrostatic chuck | |
JPH0969555A (en) | Electrostatic chuck | |
JP4312069B2 (en) | Manufacturing method of ceramic heater | |
JPH11100271A (en) | Ceramic resistor and electrostatic chuck using the same | |
KR101617006B1 (en) | Electrostatic chuck with heater and manufacturing method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6236753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |