JP6231785B2 - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP6231785B2 JP6231785B2 JP2013128692A JP2013128692A JP6231785B2 JP 6231785 B2 JP6231785 B2 JP 6231785B2 JP 2013128692 A JP2013128692 A JP 2013128692A JP 2013128692 A JP2013128692 A JP 2013128692A JP 6231785 B2 JP6231785 B2 JP 6231785B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- image display
- light
- data
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000005401 electroluminescence Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 102100039169 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Human genes 0.000 description 3
- 101710126534 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Proteins 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Description
本発明は、画像表示装置に関する。 The present invention relates to an image display device.
近年、PDP(Plasma Display Panel、プラズマディスプレイパネル)やLCD(Liquid Crystal Display、液晶ディスプレイ)等のディスプレイでは、臨場感のある映像表示のために、大画面、超高精細化が進んでいる。また、自然な立体視を可能とするインテグラル立体方式で映像表示を行うためには、画素ピッチを数μm程度にする必要があり、更に、ホログラフィ立体方式では1μm以下の画素ピッチが必要となるため、更なるディスプレイの高精細化が求められている。 In recent years, displays such as PDP (Plasma Display Panel) and LCD (Liquid Crystal Display) have been developed to have large screens and ultra-high definition in order to display realistic images. In addition, in order to display an image with an integral stereoscopic method that enables natural stereoscopic vision, the pixel pitch needs to be about several μm, and the holographic stereoscopic method requires a pixel pitch of 1 μm or less. Therefore, there is a demand for further high definition display.
従来の典型的なマトリクス型ディスプレイでは、複数の走査電極とデータ電極とが格子状に網目のように張り巡らされており、ディスプレイの高精細化に伴い、それぞれの電極間隔は一層狭くなる。そうすると、ある電極において、その電極と隣接する電極に印加された電圧がノイズ源となることがある。また、ディスプレイの大画面化に伴い、電極は細く、かつ長くなるため、電極の配線抵抗は大きくなる。更に、パネルの浮遊容量も大きくなる。このため、配線抵抗と浮遊容量で決定する電圧パルスの時定数が大きくなり、矩形波の電圧パルスを印加しても、電圧供給部から遠いパネル端部では、波形が崩れてしまうという問題があった。また、これにより、高速スイッチングができなくなったり、画素に十分な電圧が印加されなくなり、画像表示ができなくなったりすることがあるという問題があった。 In a conventional typical matrix type display, a plurality of scanning electrodes and data electrodes are stretched like a mesh in a lattice shape, and the spacing between the electrodes becomes further narrower as the display becomes higher in definition. Then, in a certain electrode, a voltage applied to the electrode adjacent to the electrode may become a noise source. Further, as the display becomes larger, the electrodes become thinner and longer, so that the wiring resistance of the electrodes increases. Furthermore, the stray capacitance of the panel also increases. For this reason, the time constant of the voltage pulse determined by the wiring resistance and stray capacitance becomes large, and even if a rectangular wave voltage pulse is applied, the waveform collapses at the edge of the panel far from the voltage supply unit. It was. In addition, due to this, there is a problem that high-speed switching cannot be performed, or a sufficient voltage is not applied to the pixels, and image display cannot be performed.
例えば、プラズマディスプレイパネルでは、時分割階調表示方式が用いられており、画像を256階調で表示するためには、1フィールドに少なくとも8つのサブフィールド(SF)が必要になる。各サブフィールドは、総てのサブピクセルの放電空間の状態を一様に初期化する初期化期間、各サブピクセルに発光の選択をする書き込み期間、発光する表示期間から構成される。書き込み期間では、走査電極とデータ電極(又はアドレス電極)により走査が行われる。走査電極に走査電圧、データ電極にデータ電圧(又はアドレス電圧)を順次印加して表示放電を行う。ディスプレイの高精細化に伴い、走査本数が増加すると、各サブフィールドでの書き込み時間が長くなる。1フィールド内で初期化放電、書き込み放電及び表示放電を行うためには、書き込み時間が長くなった分、表示期間を短くすればよいが、そうすると発光輝度が低下してしまう。また、書き込み放電を発生させる電圧パルスには、所定の時間幅が必要である。例えば、電圧パルス幅を0.5μsecとして走査線本数が4000本、サブフィールド数が8のプラズマディスプレイを駆動する場合、書き込み期間は16msec必要になる。そうすると、通常、1フィールドは16.7msecであるため、1フィールドのほぼ総てが書き込み期間となってしまう。 For example, in a plasma display panel, a time-division gradation display method is used, and in order to display an image with 256 gradations, at least eight subfields (SF) are required for one field. Each subfield includes an initialization period in which the state of the discharge space of all the subpixels is uniformly initialized, a writing period in which light emission is selected for each subpixel, and a display period in which light is emitted. In the writing period, scanning is performed by the scanning electrode and the data electrode (or address electrode). A display discharge is performed by sequentially applying a scan voltage to the scan electrodes and a data voltage (or address voltage) to the data electrodes. As the number of scans increases as the display becomes higher in definition, the writing time in each subfield becomes longer. In order to perform the initialization discharge, the write discharge, and the display discharge within one field, the display period may be shortened as much as the write time is increased. In addition, a predetermined time width is required for the voltage pulse for generating the write discharge. For example, when driving a plasma display having a voltage pulse width of 0.5 μsec and 4000 scanning lines and 8 subfields, a writing period of 16 msec is required. Then, since one field is usually 16.7 msec, almost all of one field becomes a writing period.
また、例えば、FED(Field Emission Display、フィールドエミッションディスプレイ又は電界放出ディスプレイ)では、ゲート電極を走査電極、カソード電極をデータ電極として走査が行われている。具体的には、ゲート電極に走査電圧が印加されているときに、カソード電極にデータ電圧が印加されると、冷陰極から電子が放出し、蛍光体を励起して発光する。通常、走査電極を1本選択し、走査電極に走査電圧が印加されているときに、各データ電極にデータ電圧を印加することにより表示を行っている。よって、各走査線の発光期間は1水平走査周期(1H)になる。ディスプレイの高精細化に伴い、走査本数が増加すると、1Hは短くなるため、輝度は低下する。 Further, for example, in FED (Field Emission Display), scanning is performed using a gate electrode as a scanning electrode and a cathode electrode as a data electrode. Specifically, when a scanning voltage is applied to the gate electrode and a data voltage is applied to the cathode electrode, electrons are emitted from the cold cathode, and the phosphor is excited to emit light. Normally, display is performed by selecting one scan electrode and applying a data voltage to each data electrode when a scan voltage is applied to the scan electrode. Therefore, the light emission period of each scanning line is one horizontal scanning period (1H). As the number of scans increases as the display becomes higher in definition, 1H becomes shorter and the luminance decreases.
このような問題を解決するため、複数の波長の光を用いて、1度に複数の走査線を選択し、複数本同時に走査を行えるようにした波長多重光アドレス型ディスプレイが提案されている(例えば、特許文献1、2参照)。かかる波長多重光アドレス型ディスプレイにおいては、データ電極がサブピクセル毎に分離しており、その下方に光導電膜、光電極、カラーフィルタ、導波路を設けられている。導波路には、異なる走査線のデータが重畳した複数の波長の光が伝搬しており、カラーフィルタにより透過する光が選択される。カラーフィルタを透過した光により光導電膜の抵抗値が低下し、データ電極に電圧が印加される。複数の波長の光に重畳した各走査線のデータと、複数の走査線に印加する電圧の同期をとることにより、複数の走査線を同時にアドレスすることができる。これにより、アドレスを高速化することができる。 In order to solve such a problem, a wavelength-multiplexed optical address type display has been proposed in which a plurality of scanning lines are selected at a time using a plurality of wavelengths of light, and a plurality of scanning lines can be scanned simultaneously ( For example, see Patent Documents 1 and 2). In such a wavelength multiplexed optical address type display, the data electrode is separated for each subpixel, and a photoconductive film, a photoelectrode, a color filter, and a waveguide are provided below the data electrode. Light having a plurality of wavelengths on which data of different scanning lines are superimposed is propagated through the waveguide, and light transmitted through the color filter is selected. The resistance value of the photoconductive film is lowered by the light transmitted through the color filter, and a voltage is applied to the data electrode. By synchronizing the data of each scanning line superimposed on light of a plurality of wavelengths and the voltage applied to the plurality of scanning lines, the plurality of scanning lines can be addressed simultaneously. As a result, the address can be speeded up.
ところで、上述の特許文献1、2に記載の構成では、光源から放射されるアドレス光により、光導電膜の抵抗値が減少し、透明電極から電流が流れ、データ電極に電圧が印加される。 By the way, in the configuration described in Patent Documents 1 and 2, the address light emitted from the light source reduces the resistance value of the photoconductive film, current flows from the transparent electrode, and voltage is applied to the data electrode.
しかしながら、透明電極の電位は、常に一定の値に保たれているため、アドレス光の放射が停止した際には、データ電極の電位が十分に下がらずに動作が不安定になり、誤発光を起こす可能性がある。 However, since the potential of the transparent electrode is always kept at a constant value, when the address light emission stops, the potential of the data electrode does not drop sufficiently and the operation becomes unstable and erroneous light emission occurs. There is a possibility of waking up.
また、透明電極は画面全体に広がることから、発光しない画素のデータ電極にも電位が生じ、電荷が残存するおそれがある。これにより、画素の選択に影響が生じるおそれがある。 Further, since the transparent electrode spreads over the entire screen, a potential is also generated in the data electrode of the pixel that does not emit light, and there is a possibility that electric charge remains. This may affect the pixel selection.
そこで、本発明は、高速かつ確実にアドレス選択を行うことができる画像表示装置を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides an image display device capable of performing address selection at high speed and with certainty.
本発明の一形態による画像表示装置は、マトリクス状に設けられた複数のサブピクセル毎に設けられたデータ電極と、厚さ方向において前記データ電極の一方の側に設けられ、複数の前記データ電極分の幅を有して列方向に延在する導波路と、前記導波路の幅に対応して透過波長の異なる複数種類のカラーフィルタが前記データ電極に対応して前記サブピクセル毎に配列され、前記導波路上に設けられたカラーフィルタアレイと、前記複数種類のカラーフィルタを透過する波長の光を選択的に発光し、前記導波路に入射させる光源部と、行方向に延在し、上面視にて前記データ電極と重なるように前記カラーフィルタアレイ上に設けられる複数の光透過性を有する走査電極と、前記走査電極と前記データ電極との間に設けられ、光が入射したときに抵抗値が低減し、前記走査電極に印加した電圧が前記データ電極に印加されるようにする光導電膜とを含み、前記光源部のアドレス期間の終期に、前記データ電極の電位をリセットするリセット期間を有する。 An image display device according to an aspect of the present invention includes a data electrode provided for each of a plurality of subpixels provided in a matrix, and a plurality of the data electrodes provided on one side of the data electrode in the thickness direction. And a plurality of types of color filters having different transmission wavelengths corresponding to the width of the waveguide are arranged for each subpixel corresponding to the data electrode. , A color filter array provided on the waveguide, a light source portion that selectively emits light having a wavelength that passes through the plurality of types of color filters, and enters the waveguide, and extends in a row direction. a scan electrode having a plurality of light transmitting said provided on the color filter array so as to overlap with the data electrode when viewed from the top, provided between the data electrode and the scanning electrode, light is incident A photoconductive film that reduces a resistance value and applies a voltage applied to the scan electrode to the data electrode, and resets the potential of the data electrode at the end of the address period of the light source unit. Having a reset period.
高速かつ確実にアドレス選択を行うことができる画像表示装置を提供することができる。 It is possible to provide an image display device capable of performing address selection at high speed and with certainty.
以下、図面を参照して、本発明を実施するための形態の説明を行う。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
<実施例1>
図1は、本発明の実施例に係る画像表示装置のデータ電極駆動部の一例を示した斜視図である。図1において、本実施例に係る画像表示装置のデータ電極駆動部は、背面基板10と、導波路20と、カラーフィルタアレイ30と、透明電極40と、光導電膜50と、データ電極60とを備える。背面基板10より上方に導波路20が設けられ、導波路20の上にカラーフィルタアレイ30が設けられている。カラーフィルタアレイ30の上には行方向に延在する複数の透明電極40が設けられ、透明電極40の上には光導電膜50が設けられている。そして、光導電膜50上には、データ電極60が設けられている。なお、カラーフィルタアレイ30は、複数のカラーフィルタ31から構成されている。
<Example 1>
FIG. 1 is a perspective view illustrating an example of a data electrode driving unit of an image display apparatus according to an embodiment of the present invention. In FIG. 1, the data electrode driver of the image display apparatus according to the present embodiment includes a back substrate 10, a
図1において、データ電極60は、画像表示装置の表示パネルの画素毎(図1には図示せず)、より詳細にはサブピクセル毎に分割されて設けられる。また、カラーフィルタ31は、データ電極60に対応して設けられるので、やはりサブピクセル毎に対応して設けられる。導波路20は、データ電極60の2列分を包含する幅を有して構成される。よって、1本の導波路20で、2列のデータ電極60に対応している。
In FIG. 1, the
また、透明電極40は、2つのサブピクセルに対して1本が割り当てられ、各透明電極40が行方向に延在している。透明電極40は、走査電極として機能する。
Further, one
また、背面基板10及び光導電膜50は、サブピクセルに対応して仕切られること無く、表示パネル全体をカバーするように構成される。 The back substrate 10 and the photoconductive film 50 are configured to cover the entire display panel without being partitioned corresponding to the sub-pixels.
背面基板10は、表示パネルの背面側を構成する基板であり、例えば、ガラス基板等の透明な基板が用いられる。 The back substrate 10 is a substrate constituting the back side of the display panel, and for example, a transparent substrate such as a glass substrate is used.
導波路20は、光を伝搬させる伝搬路であり、光が伝搬し易い材料から構成される。導波路20は、光をロス無く伝搬させることができれば、種々の材料や構造で構成されてよいが、例えば、コアの周囲をクラッドが囲む構造で構成されてもよい。
The
導波路20は、マトリクス型ディスプレイの列方向、つまり画面の垂直方向に延びるように構成されている。導波路20は、画面の列方向のサブピクセルに対応するデータ電極60を総てカバーし、列方向のデータ電極60の総てに光を供給できるように構成される。
The
導波路20は、幅方向、つまり行方向に関し、データ電極60の複数個分を包含する幅を有する。図1においては、導波路20は、2列分のデータ電極60をカバーするように構成されている。これにより、導波路20の幅を太くすることができ、例えば、画素ピッチが1μmの場合であっても、2μmの画素ピッチに対応する導波路20を設けることができ、導波路20における光の減衰を低減させることができる。また、複数列を同時にアドレス選択することが可能となり、高速のアドレス選択が可能となる。なお、導波路20は、対応するデータ電極60に適切に電圧が印加される幅を有していればよく、導波路20の幅自体は、データ電極60の2列分を物理的に包含する幅を必ず有していなければならない訳ではない。
The
図1においては、導波路20は、2列分のデータ電極60をカバーしているが、用途に応じて、3列分、4列分と更に多くのデータ電極60を幅方向に包含してよい。なお、この点の詳細については、後述する。
In FIG. 1, the
カラーフィルタアレイ30は、特定の波長の範囲の光を透過させるためのカラーフィルタ31を2次元配列したものである。カラーフィルタアレイ30に備えられた種類の異なるカラーフィルタ31により、導波路20に入射された光のうち、特定の光を選択して上層の光導電膜50に透過させることができるので、複数行及び複数列の同時走査が可能となる。
The
透明電極40は、データ電極60に電圧を印加し、アドレス選択を行うための電極である。透明電極40は、2つのサブピクセルに対して1本が割り当てられ、各透明電極40が行方向に延在している。透明電極40は、走査電極として機能する。相隣接する透明電極40同士の間は、絶縁層によって絶縁されている。
The
透明電極40は、その名の通り透明に構成されているので、光を透過し、上層にある光導電膜50に光を入射させることができる。なお、透明電極40は、透明であるとともに、電極として機能するために十分な導電性を有していれば、種々の材料から構成されてよいが、例えば、ITO(Indium Tin Oxide、酸化インジウム錫)で構成されてもよい。
Since the
光導電膜50は、光が入射すると、抵抗が低減する性質を有する膜である。かかる性質により、カラーフィルタアレイ30を透過し、透明電極40を透過した光が光導電膜50に入射すると、光導電膜50の抵抗が低減し、透明電極40に印加された電圧がデータ電極60に印加され、アドレス選択が行われることになる。光導電膜50は、光の入射により、自身の抵抗値を低減させる性質を有すれば、種々の有機材料又は無機材料から構成されてよい。
The photoconductive film 50 is a film having a property of reducing resistance when light enters. Due to this property, when light transmitted through the
データ電極60は、各画素、つまり各サブピクセルに1対1に対応して設けられた電極である。複数の透明電極40(走査電極)が行方向にストライプ状に延在し、透明電極40(走査電極)と直交するように列方向に導波路20がストライプ状に延在し、データ電極60は、導波路20に入射された光により、列方向のアドレス選択を行う。行方向の透明電極40(走査電極)への電圧の印加と、列方向へのデータ電極60の印加により、アドレス選択が行われるが、本実施例に係る画像表示装置においては、複数行が走査されるとともに、複数列単位でまとめて光が入射されることになる。なお、この点については、詳細は後述する。
The
図2は、本発明の実施例1に係るデータ電極駆動部を備えた画像表示装置の一例を示した図である。図2においては、画像表示装置の画像表示部(表示パネル)140を、パッシブマトリクス型の有機EL(Electroluminescence)ディスプレイとして構成した例を示す。 FIG. 2 is a diagram illustrating an example of an image display device including the data electrode driving unit according to the first embodiment of the present invention. FIG. 2 shows an example in which the image display unit (display panel) 140 of the image display device is configured as a passive matrix type organic EL (Electroluminescence) display.
図2(A)は、実施例1に係る画像表示装置の列方向における断面構成を示した図である。図2(A)において、データ電極60より下方の構成については、図1において説明済みであるので、その説明を省略する。なお、図2では、複数のデータ電極60同士の間には、絶縁膜61が形成されている。
FIG. 2A is a diagram illustrating a cross-sectional configuration in the column direction of the image display apparatus according to the first embodiment. In FIG. 2A, the configuration below the
実施例1に係る画像表示装置は、背面基板10と、導波路20と、カラーフィルタアレイ30と、透明電極40と、光導電膜50と、データ電極60と、ソース電極70と、ドレイン電極80と、有機活性層90と、有機ELデバイス層110と、透明電極120と、前面基板130と、光源部150と、仕切り155と、結合部160とを備える。
The image display apparatus according to the first embodiment includes a back substrate 10, a
このうち、背面基板10と、導波路20と、カラーフィルタアレイ30と、透明電極40と、光導電膜50と、データ電極60と、ソース電極70と、ドレイン電極80と、有機活性層90と、有機ELデバイス層110と、透明電極120と、前面基板130とは、画像表示部140を構成する。
Among these, the back substrate 10, the
ソース電極70と、データ電極60と、ドレイン電極80と、有機活性層90とは、全体で薄膜トランジスタ100を構成する。データ電極60は、薄膜トランジスタ100の中では、ゲート電極に該当する。また、データ電極60は、画像表示装置においては、走査電極の役割を果たす。また、薄膜トランジスタ100は、画像表示装置中におけるスイッチングトランジスタであり、駆動用のトランジスタは省略されている。
The source electrode 70, the
図2においては、薄膜トランジスタ100は、データ電極60の上にドレイン電極80とソース電極70が存在する電界効果トランジスタの構造を有する場合を例に挙げている。
In FIG. 2, the thin film transistor 100 has an example of a field effect transistor structure in which a drain electrode 80 and a source electrode 70 are present on a
なお、データ電極60の下方には光導電膜50、光導電膜50の下方には透明電極40、透明電極40の下方にはカラーフィルタアレイ30、カラーフィルタアレイ30の下方には導波路20が設けられており、これらは総て背面基板10とデータ電極60との間に設けられている。また、導波路20は、画像表示部140の厚さ方向において、データ電極60の下側に設けられている。
The photoconductive film 50 is below the
ドレイン電極80の上には、有機ELデバイス層110が設けられている。薄膜トランジスタ100により、アドレス選択が行われ、図示しない駆動トランジスタにより、有機ELデバイス層110の駆動が行われる。
An organic
有機ELデバイス層110は、有機発光ダイオードから構成されたディスプレイデバイス層である。その詳細な構成は、図2においては省略している。
The organic
透明電極120は、有機ELデバイス層110の上面の一面に形成されている。透明電極120は、光を透過し、有機ELデバイス層110に光を入射させることができる。なお、透明電極120は、透明であるとともに、電極として機能するために十分な導電性を有していれば、種々の材料から構成されてよいが、例えば、ITO(Indium Tin Oxide、酸化インジウム錫)で構成されてもよい。
The transparent electrode 120 is formed on one surface of the organic
前面基板130は、表示パネルの前面側の基板であり、ガラス基板等の透明な基板が用いられる。
The
光源部150は、カラーフィルタアレイ30のいずれかのカラーフィルタを透過する波長の光を発光するための光源である。よって、異なる波長の光を発光する光源151〜154を備える。なお、光源151〜154は、各々が異なるカラーフィルタを透過するような波長の光が選択されている。光源151〜154は、例えば、カラー発光ダイオード等の光源が用いられてよい。隣接する光源151〜154は、仕切り155により仕切られている。
The
なお、光源部150は、図2においては、4種類の光源151〜154を有する4波長多重のデータ駆動部として構成されている。
In FIG. 2, the
結合部160は、光源部151〜154から発光した異なる波長の光を結合する箇所である。結合部160は、別々に発光した光を結合し、複数の波長の光が混合した1つの光として、導波路20に光を入射させる。
The
図2(B)は、実施例1に係る画像表示装置のアドレス選択に関連する構成要素を示した平面図である。図2(B)において、左側に光源部150、右側に画像表示部140が示されており、具体的には、2列分の光源151〜154と、2列分の幅を有する2つの導波路20と、2行分の透明電極40と、4行×4列のサブピクセルに対応するデータ電極60と、カラーフィルタアレイ30が示されている。なお、カラーフィルタアレイ30は、光源141〜144の発光する光の波長に対応させたカラーフィルタ31〜34を有する。また、図2(B)に示すように、光源151〜154は、波長λ1〜λ4の光をそれぞれ発光する。光源151〜154が発光する波長λ1〜λ4の光は、導波路T1、T2によって画像表示部140に入射される。
FIG. 2B is a plan view illustrating components related to address selection of the image display apparatus according to the first embodiment. In FIG. 2B, the
図2(B)に示すように、走査電極である透明電極40は、行方向に延在し、導波路20は、2列分の幅を有して列方向に延在する。なお、理解の容易のため、透明電極40は、以後、配置に応じて、走査電極S12、S34と呼ぶこととする。走査電極S12は、1行目と2行目のサブピクセルに対応しており、走査電極S34は、3行目と4行目のサブピクセルに対応している。図2(B)には2つの走査電極S12、S34を示すが、走査電極S12、S34は、列方向において、2つのサブピクセル毎に対応して複数設けられている。換言すれば、走査電極S12、S34は、列方向において、2つのサブピクセル毎に分割されている。
As shown in FIG. 2B, the
カラーフィルタ31〜34は、2行×2列を1単位として、光源151〜154に対応している。つまり、光源151から発光するλ1はカラーフィルタ31を透過し、光源152から発光するλ2はカラーフィルタ32を透過し、光源153から発光するλ3はカラーフィルタ33を透過し、光源154から発光するλ4はカラーフィルタ34を透過する。そして、カラーフィルタ31〜34は、2行×2列を1単位として、16個のサブピクセルに4単位配置されている。
The color filters 31 to 34 correspond to the
図3は、実施例1に係る画像表示装置の動作を説明するための図である。図3(A)は、実施例1に係る画像表示装置の平面図に座標を配した図であり、図3(B)は、データ電極及び走査電極に印加する駆動電圧波形を示した図である。 FIG. 3 is a diagram for explaining the operation of the image display apparatus according to the first embodiment. FIG. 3A is a diagram in which coordinates are arranged on the plan view of the image display apparatus according to the first embodiment, and FIG. 3B is a diagram illustrating drive voltage waveforms applied to the data electrodes and the scan electrodes. is there.
実施例1では、走査電極S12、S34としての透明電極40は、アドレス期間の終期に、データ電極60の電位をリセットするために、列方向において分割されている。
In the first embodiment, the
ここで、パッシブマトリクス型の有機ELにおけるアドレス期間とは、特定のサブピクセルがアドレス選択されて、発光している期間をいう。 Here, the address period in the passive matrix organic EL refers to a period in which a specific subpixel is selected and addressed.
走査電極S12、S34は、アドレス期間の終期に、データ電極60の電位をリセットするためのリセット期間を有する。このリセット期間は、アドレス期間の最後に、データ電極60の電位をリセットするために、アドレス期間における光源部150の発光を早く終了させるものである。
Scan electrodes S12 and S34 have a reset period for resetting the potential of data electrode 60 at the end of the address period. In the reset period, the light emission of the
すなわち、実施例1では、アドレス期間における光源部150の発光は、アドレス期間の最後に設けられるリセット期間の分だけ、発光する期間が短くされている。
That is, in Example 1, the light emission of the
アドレス期間の終期のリセット期間において、走査電極S12、S34に印加する走査電圧を0Vにすることにより、データ電極60の電位を十分に低下させることができる。このリセット期間の長さは、走査電極S12、S34に印加する走査電圧を0Vにすることにより、アドレス選択の行われていないデータ電極60を含むサブピクセルにおいて、誤発光が生じなくなる程度までデータ電極60の電位を十分に下げることのできる期間をいう。
In the reset period at the end of the address period, the potential of the
従って、リセット期間の具体的な長さは、画像表示部140の特性や光源部150の特性に応じて、アドレス選択の行われていないデータ電極60を含むサブピクセルにおいて、誤発光が生じなくなるようにデータ電極60の電位を十分に下げることのできる期間に設定すればよい。
Therefore, the specific length of the reset period is such that erroneous light emission does not occur in the subpixel including the
図3(A)は、図2(B)の図に座標を配した図であり、光源部150の2本の光源151〜154にはL11〜L14及びL21〜L24の座標を配し、画像表示部140のデータ電極60についてはF11〜F14、F21〜F24、F31〜F34及びF41〜F44の座標を配している。また、透明電極40は、走査電極S12、S34として示し、2本の導波路20を導波路T1、T2として示している。なお、カラーフィルタ31〜34は、光源151〜154に対応させてカラーフィルタ31〜34として示している。図3(A)においては、2行×2列の4つのカラーフィルタ31〜34を1つの単位として、導波路T1上に2単位、導波路T2上にも2単位のカラーフィルタ31〜34が示されている。また、光源150は、LEDアレイ151〜154の各画素がL11〜L14、L21〜L24で表されているものと考える。
FIG. 3A is a diagram in which coordinates are arranged in the diagram of FIG. 2B, and the coordinates of L11 to L14 and L21 to L24 are arranged on the two
また、図3(B)において、光源L11〜L14及びL21〜L24、走査電極S12、S34の駆動電圧波形が示されている。 FIG. 3B shows driving voltage waveforms of the light sources L11 to L14 and L21 to L24, and the scanning electrodes S12 and S34.
LEDアレイの各画素L11〜L14、L21〜L24に電圧VDを印加し、光軸を曲げて光を導波路T1、T2に導くこととする。 A voltage V D is applied to each of the pixels L11 to L14 and L21 to L24 of the LED array, the optical axis is bent, and light is guided to the waveguides T1 and T2.
まず、時刻t0において、画像表示部140の走査電極S12に電圧VFSを印加する。これにより、走査電極S12が選択される。同時に、光源部150の画素L11、L12、L22、L24に電圧VDを印加する。これにより、波長λ1、λ2の光が画像表示部140の導波路T1に入射し、波長λ2、λ4の光が導波路T2に入射する。よって、導波路T1上にある画素では、波長λ1、λ2の光はF21、F22、F23、F24を透過し、導波路T2上にある画素では、波長λ2、λ4の光はF32,F34、F42、F44を透過する。ここで、走査電極S12には走査電圧が印加されており、走査電極S34には走査電圧が印加されていないため、F21、F22、F32、F42のみが発光する。
First, at time t 0 , the voltage V FS is applied to the
時刻ta1において、走査電極S12に印加される走査電圧が0Vにされる。時刻ta1は、アドレス期間の最後(終期)に設けられるリセット期間が開始する時刻である。リセット期間は、時刻t1まで続く。時刻ta1から時刻t1までのリセット期間では、F21、F22、F32、F42の発光が消える。 At time ta 1 , the scan voltage applied to scan electrode S12 is set to 0V. Time ta 1 is the time when the reset period provided at the end (end) of the address period starts. Reset period continues until the time t 1. In the reset period from time ta 1 to time t 1 , the light emission of F21, F22, F32, and F42 is extinguished.
次に、時刻t1において、画像表示部140の走査電極S12に印加される走査電圧を0にし、走査電極S34に電圧VFSが印加される。これにより、走査電極S34が選択される。同時に、LEDアレイ151〜154の画素L11、L13、L22、L23に電圧VDを印加する。波長λ1、λ3の光が、画像表示部140の導波路T1に入射し、波長λ2、λ3の光が導波路T2に入射する。よって、導波路T1上にあるサブピクセルでは、波長λ1、λ3の光はF11、F13、F21、F23を透過し、導波路T2上にあるサブピクセルでは、波長λ2、λ3の光はF31、F33、F42、F44を透過する。ここで、画像表示部140の走査電極S34に走査電圧が印加されており、走査電極S12には走査電圧が印加されていないため、走査電極S34上にあるF13、F23、F33、F44のみが発光する。
Next, at time t 1, a scanning voltage applied to the scanning electrode S12 in the
時刻ta2において、走査電極S34に印加される走査電圧が0Vにされる。時刻ta2は、アドレス期間の最後(終期)に設けられるリセット期間が開始する時刻である。リセット期間は、時刻t2まで続く。時刻ta2から時刻t2までのリセット期間では、F13、F23、F33、F44の発光が消える。 At time ta 2, the scanning voltage applied to the scanning electrode S34 is set to 0V. Time ta 2 is the time when the reset period provided at the end (end) of the address period starts. Reset period continues until the time t 2. In the reset period from time ta 2 to time t 2, F13, F23, F33 , emission of F44 disappears.
このような動作を順次繰り返すことにより、有機ELディスプレイとして構成された画像表示部140の2本の走査線を同時に走査して画像表示することができる。その際、2列についてまとめて導波路T1、T2に光を入射するため、画素ピッチが狭く、1列に対して導波路T1、T2を設けると光の減衰が発生し易い場合であっても、導波路T1、T2の幅を広げ、十分な光を伝搬させることができる。
By repeating such an operation sequentially, two scanning lines of the
上述のように、リセット期間は、アドレス期間の最後に、データ電極60の電位をリセットするために、アドレス期間における光源部150の発光を早く終了させるものである。
As described above, the reset period ends light emission of the
アドレス期間の終期のリセット期間において、走査電極S12、S34に印加する走査電圧を0Vにすることにより、データ電極60の電位を十分に低下させることができ、アドレス選択の行われていないデータ電極60を含むサブピクセルにおいて、誤発光の発生を抑制することができる。
In the reset period at the end of the address period, by setting the scanning voltage applied to the scanning electrodes S12 and S34 to 0V, the potential of the
アドレス光の放射が停止した際には、透明電極40の電位は下がっており、データ電極60の電位は十分に下がるため、誤発光を抑制することができる。
When the emission of the address light stops, the potential of the
以上より、実施例1によれば、高速かつ確実にアドレス選択を行うことができる画像表示装置を提供することができる。 As described above, according to the first embodiment, it is possible to provide an image display device capable of performing address selection at high speed and with certainty.
<実施例2>
図4は、本発明の実施例2に係る画像表示装置の一例を示した図である。図4(A)は、実施例2に係る画像表示装置の断面構成図であり、図4(B)は、実施例2に係る画像表示装置の平面構成図である。
<Example 2>
FIG. 4 is a diagram illustrating an example of an image display apparatus according to the second embodiment of the present invention. 4A is a cross-sectional configuration diagram of the image display apparatus according to the second embodiment, and FIG. 4B is a plan configuration diagram of the image display apparatus according to the second embodiment.
実施例2に係る画像表示装置は、画像表示部145が、プラズマディスプレイパネルとして構成されている。実施例2において、実施例1の構成要素と同様の構成要素については、同一の参照符号を付し、その説明を省略する。
In the image display device according to the second embodiment, the
図4(A)において、実施例2に係る画像表示装置の画像表示部145は、背面電極10と、導波路20と、カラーフィルタアレイ30と、透明電極40と、光導電膜50と、データ電極60と、走査電極75と、維持電極85と、誘電体層95と、放電セル105と、保護膜115と、誘電体層125と、前面基板130とを備える。また、画像表示部145の他、光源部150と、結合部160とを備える。また、図4(B)では、透明電極40は、走査電極S1234として示す。図4(A)、(B)には1つの走査電極S1234を示すが、走査電極S1234は、列方向において、4つのサブピクセル毎に対応して複数設けられている。換言すれば、走査電極S1234は、列方向において、4つのサブピクセル毎に分割されている。
4A, the
走査電極S1234の走査電圧は、実施例1の走査電極S12、S34と同等に、アドレス期間の終期のリセット期間において0Vにされる。 The scan voltage of the scan electrode S1234 is set to 0 V in the reset period at the end of the address period, similarly to the scan electrodes S12 and S34 of the first embodiment.
ここで、画像表示部145の背面電極10と、導波路20と、カラーフィルタアレイ30と、透明電極40と、光導電膜50と、データ電極60と、前面基板130とは、実施例1と同様の構成要素であるので、実施例1と同一の参照符号を付してその説明を省略する。
Here, the back electrode 10, the
誘電体層95は、データ電極60を覆うための絶縁体層である。放電セル105は、放電を発生させ、発光表示を行う単位となるサブピクセルに対応する。放電セル105は、隔壁106により仕切られ、その表面に蛍光体層107が設けられて構成される。
The
なお、データ電極60は、アドレス電極と呼んでもよい。
The
保護膜115は、発光放電から誘電体層125を保護するための保護膜である。誘電体層125は、走査電極75及び維持電極85を覆うための絶縁体層である。
The protective film 115 is a protective film for protecting the
走査電極75は、書き込み放電(アドレス放電)及び表示放電(維持放電)を行うための電極であり、行方向に延在してストライプ状に設けられる。維持電極85は、表示放電を行うための電極である。書き込む放電は、走査電極75とデータ電極60の間に電圧を印加することにより行われる。
The
これに対して、走査電極S1234としての透明電極40は、アドレス期間の終期に、データ電極60の電位をリセットするために、列方向において分割されている。
On the other hand, the
走査電極S1234は、実施例1の走査電極S12、S34と同様に、アドレス期間の終期に、データ電極60の電位をリセットするためのリセット期間を有する。このリセット期間は、プラズマディスプレイの各セルについてリセット放電を行う所謂リセット期間とは異なり、リセット期間に続くアドレス期間の最後に、データ電極60の電位をリセットするために、アドレス期間における放電を早く終了させるものである。
Similarly to the scan electrodes S12 and S34 of the first embodiment, the scan electrode S1234 has a reset period for resetting the potential of the
光源部150及び結合部160の構成は、実施例1に係る画像表示装置と同様であるので、実施例1と同様の参照符号を付してその説明を省略する。
Since the configurations of the
図4(B)において、実施例2に係る画像表示装置の平面構成が示されているが、走査電極75と維持電極85の2本の電極が、各サブピクセルを通って行方向に並列に延在している点を除けば、実施例1に係る画像表示装置とほぼ同様の構成を有する。
In FIG. 4B, the planar configuration of the image display apparatus according to the second embodiment is shown, but two electrodes of the
光源部150で発光する光は、導波路T1、T2によって画像表示部145に入射される。
The light emitted from the
また、画像表示装置の駆動方法も、実施例1と同様であるので、その説明を省略する。 Further, since the driving method of the image display apparatus is the same as that of the first embodiment, the description thereof is omitted.
実施例2によれば、アドレス期間の終期のリセット期間において、走査電極S1234に印加する走査電圧を0Vにすることにより、データ電極60の電位を十分に低下させることができ、アドレス選択の行われていないデータ電極60を含むサブピクセルにおいて、誤発光の発生を抑制することができる。
According to the second embodiment, in the reset period at the end of the address period, by setting the scan voltage applied to the scan electrode S1234 to 0 V, the potential of the
従って、アドレス光の放射が停止した際には、透明電極40の電位は下がっており、データ電極60の電位は十分に下がるため、誤発光を抑制することができる。
Therefore, when the emission of the address light stops, the potential of the
実施例2に係る画像表示装置によれば、プラズマディスプレイパネルで構成された画像表示部145について、複数行の同時走査を、複数列について行うことができ、画素ピッチが狭い場合であっても、確実かつ高速にアドレス選択を行うことができる。
According to the image display device according to the second embodiment, for the
<実施例3>
図5は、本発明の実施例3に係る画像表示装置の一例を示した図である。実施例3に係る画像表示装置は、画像表示部146がプラズマディスプレイとして構成されている点は実施例2に係る画像表示装置と同様であるが、4行×2列の8波長多重のデータ電極駆動部を有する点で、実施例2に係る画像表示装置と異なっている。
<Example 3>
FIG. 5 is a diagram illustrating an example of an image display apparatus according to the third embodiment of the present invention. The image display device according to the third embodiment is the same as the image display device according to the second embodiment in that the
実施例3に係る画像表示装置においては、光源部156が、波長λ1〜λ8の異なる8波長を光源L11〜L18、L21〜L28として有する。また、画像表示部146のカラーフィルタアレイ35は、波長λ1〜λ8の光を透過させることが可能な8つの異なるカラーフィルタ35a〜35hを有する。図5において、カラーフィルタ35aは波長λ1、カラーフィルタ35bは波長λ5、カラーフィルタ35cは波長λ2、カラーフィルタ35dは波長λ6、カラーフィルタ35eは波長λ7、カラーフィルタ35fは波長λ3、カラーフィルタ35gは波長λ8、カラーフィルタ35hは波長λ4を透過させる配置となっており、4行×2列でアドレス選択の1単位を構成している。
In the image display apparatus according to the third embodiment, the
ここで、波長λ1〜λ8が順に波長が長くなっている、又は順に波長が短くなっているとする。この場合において、カラーフィルタ35a〜35hの配置に着目すると、行又は列において隣接するカラーフィルタ35a〜35hを透過する光の波長が、連続するような配置を含んでいないことが分かる。これは、カラーフィルタ35a〜35hのフィルタリング特性が完全ではなく、透過する波長の周辺波長も透過する特性を有する場合を考慮して、隣接するカラーフィルタ35a〜35hの光が入り込んで混合しないようにしたものである。行及び列において、波長範囲が連続するカラーフィルタ35a〜35hの配置を含んでいなければ、隣接するカラーフィルタ35a〜35hを透過する光の波長は大きく異なるものとなり、隣接するカラーフィルタ35a〜35hに不要な光が入り込むことを防止することができる。
Here, it is assumed that the wavelengths λ 1 to λ 8 are sequentially longer in wavelength or shorter in order. In this case, paying attention to the arrangement of the
なお、実施例3に係る画像表示装置の駆動は、時刻t0において、走査電極SPDP1〜SPDP4に走査電圧を印加するとともに、光源部156のLEDアレイL11〜L18、L21〜L28から選択する、サブピクセルの対応するカラーフィルタ35a〜35hを透過する波長光を発光させて導波路T1、T2に入射させることにより行われる。これにより、4行の走査電極SPDP1〜SPDP4について同時にアドレス選択を行うことができる。
Incidentally, the driving of the image display apparatus according to the third embodiment, at time t 0, while applying a scan voltage to the scan electrode S PDP 1 to S PDP 4, LED array L11~L18
また、図5には図示されていないが、時刻t1においては、走査電極SPDP1〜SPDP4の右側にある走査電極SPDP5〜SPDP8に走査電圧が印加されるとともに、LEDアレイL11〜L18、L21〜L28から、アドレス選択するサブピクセルに設けられたカラーフィルタ35a〜35hを透過する波長λ1〜λ8の光が発光され、データ電極60の選択が行われる。以後、順次同じ手順を繰り返すことにより、4行ずつ同時にアドレス選択を行うことができる。
Although not shown in FIG. 5, at time t 1, together with the scanning voltage is applied to the scanning electrodes S PDP 5 to S PDP-8 on the right side of the scan electrode S PDP 1 to S PDP 4, LED array L11~L18 , L21 to L28 emit light having wavelengths λ 1 to λ 8 that pass through the
なお、実施例3に係る画像表示装置においては、カラーフィルタ35a〜35hの2行×4列の8個が1単位であり、この配置が2行×4列の合計18個のデータ電極60又はサブピクセル単位で繰り返されて配置される。
In the image display apparatus according to the third embodiment, eight of the 2 × 4 columns of the
実施例3によれば、アドレス期間の終期のリセット期間において、走査電極S1234に印加する走査電圧を0Vにすることにより、データ電極60の電位を十分に低下させることができ、アドレス選択の行われていないデータ電極60を含むサブピクセルにおいて、誤発光の発生を抑制することができる。
According to the third embodiment, the potential of the
従って、アドレス光の放射が停止した際には、透明電極40の電位は下がっており、データ電極60の電位は十分に下がるため、誤発光を抑制することができる。
Therefore, when the emission of the address light stops, the potential of the
実施例1〜実施例3においては、画像表示部140、145、146が有機ELパネル又はプラズマディスプレイパネルとして構成した例を挙げて説明したが、画像表示部140、145、146を電界放出アレイとして構成してもよい。この場合、ゲート電極を走査電極、カソード電極をデータ電極に対応させ、実施例1〜3と同様に構成すればよい。但し、電圧VFSは逆極性にする必要がある。
In the first to third embodiments, the
また、画像表示部140、145、146は、パッシブマトリクス型のディスプレイであれば、種々のディスプレイに適用することができ、例えば、パッシブマトリクス型液晶ディスプレイにも適用が可能である。
Further, the
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
10 背面基板
20 導波路
30 カラーフィルタアレイ
31〜34、35a〜35h カラーフィルタ
40、120 透明電極
50 光導電膜
60 データ電極
70 ゲート電極
75 走査電極
80 ドレイン電極
85 維持電極
90 有機活性層
95、125 誘電体層
105 放電セル
106 隔壁
107 蛍光体層
110 有機ELデバイス層
115 保護膜
130 前面基板
140、145、146 画像表示部
150、155、156 光源部
151〜154 光源
155 仕切り
160 結合部
DESCRIPTION OF SYMBOLS 10
Claims (6)
厚さ方向において前記データ電極の一方の側に設けられ、複数の前記データ電極分の幅を有して列方向に延在する導波路と、
前記導波路の幅に対応して透過波長の異なる複数種類のカラーフィルタが前記データ電極に対応して前記サブピクセル毎に配列され、前記導波路上に設けられたカラーフィルタアレイと、
前記複数種類のカラーフィルタを透過する波長の光を選択的に発光し、前記導波路に入射させる光源部と、
行方向に延在し、上面視にて前記データ電極と重なるように前記カラーフィルタアレイ上に設けられる複数の光透過性を有する走査電極と、
前記走査電極と前記データ電極との間に設けられ、光が入射したときに抵抗値が低減し、前記走査電極に印加した電圧が前記データ電極に印加されるようにする光導電膜と
を含み、前記光源部のアドレス期間の終期に、前記データ電極の電位をリセットするリセット期間を有する、画像表示装置。 A data electrode provided for each of a plurality of subpixels provided in a matrix;
A waveguide provided on one side of the data electrode in the thickness direction and having a width corresponding to a plurality of the data electrodes and extending in the column direction;
A plurality of types of color filters having different transmission wavelengths corresponding to the width of the waveguide are arranged for each of the subpixels corresponding to the data electrode, and a color filter array provided on the waveguide;
A light source unit that selectively emits light having a wavelength that passes through the plurality of types of color filters and enters the waveguide; and
A plurality of light-transmissive scanning electrodes provided on the color filter array so as to extend in a row direction and overlap the data electrodes in a top view;
A photoconductive film provided between the scan electrode and the data electrode, the resistance value being reduced when light is incident, and a voltage applied to the scan electrode being applied to the data electrode. The image display device has a reset period for resetting the potential of the data electrode at the end of the address period of the light source unit.
エレクトロルミネッセンスディスプレイとして構成されていることを特徴とする請求項3に記載の画像表示装置。 The data electrode is a gate electrode;
The image display device according to claim 3, wherein the image display device is configured as an electroluminescence display.
前記走査電極はゲート電極であり、
フィールドエミッションディスプレイとして構成されていることを特徴とする請求項3に記載の画像表示装置。 The data electrode is a cathode electrode;
The scanning electrode is a gate electrode;
The image display device according to claim 3, wherein the image display device is configured as a field emission display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013128692A JP6231785B2 (en) | 2013-06-19 | 2013-06-19 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013128692A JP6231785B2 (en) | 2013-06-19 | 2013-06-19 | Image display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015004737A JP2015004737A (en) | 2015-01-08 |
JP6231785B2 true JP6231785B2 (en) | 2017-11-15 |
Family
ID=52300707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013128692A Expired - Fee Related JP6231785B2 (en) | 2013-06-19 | 2013-06-19 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6231785B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023002289A1 (en) * | 2021-07-21 | 2023-01-26 | 株式会社半導体エネルギー研究所 | Light emitting device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1115408A (en) * | 1997-06-20 | 1999-01-22 | Casio Comput Co Ltd | Display device and its drive method |
JP2000056725A (en) * | 1998-08-07 | 2000-02-25 | Nippon Telegr & Teleph Corp <Ntt> | High definition picture display device |
JP4856478B2 (en) * | 2006-06-13 | 2012-01-18 | 日本放送協会 | Matrix type display driving apparatus, field emission display using the same, and plasma display panel |
JP5395766B2 (en) * | 2010-08-27 | 2014-01-22 | 日本放送協会 | Wavelength multiplexed optical address display |
-
2013
- 2013-06-19 JP JP2013128692A patent/JP6231785B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015004737A (en) | 2015-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100337589B1 (en) | Plasma display panel | |
USRE38819E1 (en) | Surface discharge type plasma display panel divided into a plurality of sub-screens | |
JP2012088587A (en) | Pixel circuit, electro-optic device and electronic equipment | |
KR100706089B1 (en) | Plasma display panel | |
JP6231785B2 (en) | Image display device | |
JP5926579B2 (en) | Image display device | |
JP4856478B2 (en) | Matrix type display driving apparatus, field emission display using the same, and plasma display panel | |
JP3179817B2 (en) | Surface discharge type plasma display panel | |
JPH10260655A (en) | Method for driving ac type plasma display panel | |
JP5395766B2 (en) | Wavelength multiplexed optical address display | |
KR100762250B1 (en) | Plasma display device | |
KR100300415B1 (en) | Face-discharge type plasma display panel and method for driving the same | |
KR100300419B1 (en) | Matrix plasma display panel and fabricating method thereof | |
KR100508957B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100715626B1 (en) | Plasma display panel with elecrode arrangement for long-gap glow discharge and driving methods thereof | |
JP2006278175A (en) | Ac type gas discharge display device | |
KR100780679B1 (en) | Plasma display device | |
KR100463182B1 (en) | Plasma display panel and driving method thereof | |
JP2005056825A (en) | Plasma display device and driving method of the same | |
KR100718884B1 (en) | High definition plasma display panel structure for enlarging discharge space and plasma display apparatus using the same | |
KR100627337B1 (en) | Plasma display device and driving method thereof | |
JP2003068208A (en) | Plasma display panel and its driving method | |
KR20050103650A (en) | Driving method of plasma display panel and plasma display device | |
KR100701947B1 (en) | Plasma Display Panel | |
KR20100119644A (en) | Plasma display panel device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6231785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |