JP4856478B2 - Matrix display drive device, a field emission display using the same, and a plasma display panel - Google Patents

Matrix display drive device, a field emission display using the same, and a plasma display panel

Info

Publication number
JP4856478B2
JP4856478B2 JP2006163780A JP2006163780A JP4856478B2 JP 4856478 B2 JP4856478 B2 JP 4856478B2 JP 2006163780 A JP2006163780 A JP 2006163780A JP 2006163780 A JP2006163780 A JP 2006163780A JP 4856478 B2 JP4856478 B2 JP 4856478B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006163780A
Other languages
Japanese (ja)
Other versions
JP2007333887A (en )
Inventor
哲彦 室井
Original Assignee
日本放送協会
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、マトリクス型ディスプレイ駆動装置、それを用いた電界放出型ディスプレイ、およびプラズマディスプレイパネルに関し、特に、FED(Field Emission Display:電界放出型ディスプレイ)、PDP(Plasma Display Panel:プラズマディスプレイパネル)、LCD(Liquid Crystal Display)、ELD(Electro Luminescent Display)等のマトリクス型ディスプレイを駆動するマトリクス型ディスプレイ駆動装置、それを用いた電界放出型ディスプレイ、およびプラズマディスプレイパネルに関する。 The present invention is, matrix display drive device, a field emission display using the same, and relates to a plasma display panel, in particular, FED (Field Emission Display: field emission display), PDP (Plasma Display Panel: PDP), LCD (Liquid Crystal display), ELD (Electro Luminescent display) matrix display driving apparatus for driving a matrix type display such as a field emission display using the same, and a plasma display panel.

典型的なマトリクス型ディスプレイでは、走査電極とデータ電極が直交している。 In a typical matrix display, scanning electrodes and data electrodes are orthogonal. FEDでは、例えばゲート電極を走査電極、カソード電極をデータ電極として走査が行われている。 In FED, for example, the gate electrode scanning electrodes, the scanning of the cathode electrode as the data electrodes is performed. この場合、ゲート電極に走査電圧が印加されているときに、カソード電極にデータ電圧が印加されると、冷陰極から電子が放出して発光する。 In this case, when the scanning voltage to the gate electrode is applied, the data voltage to the cathode electrode is applied, electrons are released to emit light from the cold cathode. FEDでは、通常、走査電極1本を選択し、走査電極に走査電圧が印加されているときに、各データ電極にデータ電圧を印加することにより表示を行っている。 In FED, usually selects one of the scanning electrodes, when the scanning voltage is applied to the scanning electrodes and performs display by applying a data voltage to each of the data electrodes.

PDPでは、時分割階調表示方式が用いられている。 In PDP, time division gray scale display method is used. 画像を256階調で表示するためには、1フィールドに少なくとも8つのSF(サブフィールド)が必要になる。 To display an image with 256 gray levels, it is necessary to at least eight SF (subfield) in one field. 各SFは、全サブピクセルの放電空間の状態を一様にするための初期化期間、各サブピクセルに発光の選択をする書き込み期間、発光する表示期間から構成される。 Each SF is the state initialization period for the uniform discharge spaces of all sub-pixels, the writing period for the selection of the light emission in each sub-pixel, and a display period for light emission.

書き込み期間では、走査・維持電極とデータ電極によりアドレスが行われる。 In the write period, the address is performed by the scan and sustain electrodes and the data electrodes. すなわち、走査・維持電極に走査電圧、データ電極にデータ電圧を順次印加して書き込み放電を行い、全てのサブピクセルにおいて発光または非発光の選択を行う。 That is, the scan voltage to the scan and sustain electrodes, writes discharge sequentially applies a data voltage to data electrodes, the selection of emission or non-emission in all sub-pixels. その後、表示期間において、全ての走査・維持電極と維持電極に交互に電圧を印加して表示放電を行う。 Thereafter, in the display period, perform display discharge by applying a voltage alternately to sustain electrodes and all scan and sustain electrodes.

なお、特許文献1には、液晶表示装置に用いられ、走査信号を光で入力する光入力装置が記載されている。 In Patent Document 1, used in a liquid crystal display device, optical input device for inputting a scan signal in the light.
特開平6−88968号公報 JP 6-88968 discloses

FEDでは、通常、走査電極1本を選択し、走査電極に走査電圧が印加されているときに、各データ電極にデータ電圧を印加することにより表示を行っているため、各走査線の発光期間は1水平走査周期(1H)になる。 In FED, usually selects one of the scanning electrodes, when the scanning voltage to the scanning electrodes is applied, because a display by applying a data voltage to data electrodes, the light emission period of each scanning line is one horizontal scanning period (IH). このため、ディスプレイの高精細化に伴い走査線本数が増加すると、1水平走査周期が短くなり、表示輝度が低下するという問題があった。 Therefore, when the number of scanning lines due to high definition of the display is increased, 1 horizontal scanning period becomes shorter, the display luminance is lowered.

PDPでは、ディスプレイの高精細化に伴い走査線本数が増加すると、各SFでの書き込み期間が長くなる。 In PDP, the number of scanning lines due to high definition of the display is increased, the writing period in each SF is prolonged. 1フィールド内で初期化、書き込み、表示を行うためには、書き込み期間が長くなった分だけ表示期間を短くしなければならず、輝度が低下する。 Initialized in one field, writing, in order to perform the display, the writing period must be shortened only display period amount that is longer and the luminance decreases.

また、書き込み放電を生じさせる電圧パルスは所定の時間が必要である。 Further, the voltage pulse to cause writing discharge is required given time. 例えば電圧パルス幅を1μsecとして、走査線本数が4000本、SF数が8のPDPを駆動する場合、書き込み期間は32msec必要になる。 For example a voltage pulse width as 1 .mu.sec, the number of scanning lines is 4000, when the SF number drives 8 of the PDP, the writing period required 32 msec. 通常1フィールドは16.7msecであるため、1フィールド内で全てのサブピクセルに書き込み放電を行うことが困難であるという問題があった。 Because normally one field is 16.7 msec, there is a problem that is possible to perform the address discharge in all of the sub-pixels in one field is difficult.

本発明は、上記の点に鑑みなされたもので、走査線本数が増加しても輝度が低下せず、また、従来方法では走査が困難なほどの走査線本数においても走査が可能なマトリクス型ディスプレイ駆動装置、それを用いた電界放出型ディスプレイ、およびプラズマディスプレイパネルを提供することを目的とする。 The present invention has been made in view of the above, also the number of scanning lines is increased without lowering the brightness, also matrix capable scanning even number of scanning lines as the scanning is difficult by the conventional method display driving device, and an object thereof is to provide a field emission display and a plasma display panel, using the same.

本発明は、X方向に延在するストライプ状の走査電極とデータ電極によりアドレスを行うマトリクス型ディスプレイ駆動装置において、 The present invention provides a matrix display driving apparatus that performs an address by stripe-shaped scanning electrodes and data electrodes extending in the X direction,
データ電極と基板の間に、光導電層と、透明電極と、X方向に延在するストライプ状で互いに異なる波長の光を透過する複数種類のフィルタと、前記X方向と直交しY方向に延在するストライプ状の導波路を設け、 Extending between the data electrode and the substrate, a photoconductive layer, a transparent electrode, a plurality of types of filters that transmit light of different wavelengths in a stripe shape extending in the X direction, perpendicular to the Y direction and the X direction a stripe-shaped waveguide standing provided,
前記データ電極を前記導波路とフィルタの交点位置のサブピクセル毎に分割し、 Dividing the data electrodes for each sub-pixel of the intersection of the waveguides and filters,
前記導波路に入射した波長の光が前記複数種類のフィルタのいずれかを透過し前記光導電層に入射して抵抗値を減少させ、前記透明電極に印加されたデータ電圧を所望のデータ電極に印加することにより、走査線本数が増加しても輝度が低下せず、また、従来方法では走査が困難なほどの走査線本数において走査が可能となる。 The light of the wavelength incident on the waveguide reduces the resistance value transmitted incident on the photoconductive layer any of the plurality of types of filters, the data voltage applied to the transparent electrode to the desired data electrodes by applying to, even without lowering the luminance scanning line number is increased, also, in the conventional method becomes possible scanning in the scanning line number of the more scanning is difficult.

また、前記マトリクス型ディスプレイ駆動装置において、前記導波路に入射する光を多波長とすることができる。 Further, in the matrix display driving apparatus, the light incident on the waveguide can be multi-wavelength.

また、本発明は、前記マトリクス型ディスプレイ駆動装置の前記データ電極上に冷陰極エミッタを設け、 Further, the present invention is a cold cathode emitter disposed on the data electrodes of the matrix display driving device,
前記冷陰極エミッタが露出する開口部を持つ前記走査電極としてのゲート電極を設け冷陰極を構成し、 The cold cathode emitter constitutes a cold cathode provided gate electrode as the scan electrode having an opening that exposes,
前記冷陰極に対向する面にアノード電極および蛍光体を設けたことにより、電界放出型ディスプレイの走査線本数が増加しても輝度が低下しなくなる。 By the surface facing the cold cathode is provided an anode electrode and a phosphor, the luminance even number of scanning lines of a field emission display is increased no longer decreased.

また、本発明は、前記マトリクス型ディスプレイ駆動装置の前記データ電極を囲む障壁を設け、前記障壁に囲まれた箇所に蛍光体を設け、 Further, the present invention is that the barrier surrounding the data electrodes of the matrix display drive device is provided, the phosphor is provided at a position surrounded by the barrier,
前記データ電極に対向する面に前記走査電極としての走査・維持電極および維持電極を設けたことにより、プラズマディスプレイパネルの走査線本数が増加しても走査が可能となる。 By providing the scan and sustain electrodes and sustain electrodes as the scan electrodes on a surface opposed to the data electrode, the scanning line number of the plasma display panel becomes possible scan be increased.

本発明によれば、走査線本数が増加しても輝度が低下せず、また、従来方法では走査が困難なほどの走査線本数においても走査が可能となる。 According to the present invention, also the number of scanning lines is increased without lowering the brightness, also the scanning is also possible in the number of scanning lines of enough scan is difficult in the conventional method.

以下、図面を参照して本発明の実施の形態について詳細に説明する。 Hereinafter, with reference to the drawings, embodiments of the present invention will be described in detail.

<データ電圧印加部の構造> <Structure of the data voltage applying section>
図1は、本発明装置であるマトリクス型ディスプレイのデータ電圧印加部の一実施形態の構造図を示す。 Figure 1 shows a structural diagram of an embodiment of a data voltage application unit of matrix display is an invention apparatus. 同図中、平面の背面基板10上に、Y方向に延在するストライプ状の複数の導波路11a,11b,11cを設ける。 In the figure, on the rear substrate 10 of the planar striped plurality of waveguides 11a extending in the Y direction, 11b, and 11c are provided. 導波路11a,11b,11cは例えば石英やシリコンなどで構成する。 Waveguides 11a, 11b, 11c is configured by a, for example, quartz or silicon. 導波路11a,11b,11c上に導波路と直交しX方向に延在するストライプ状の複数のフィルタ12a,12b,12cを設ける。 Waveguides 11a, 11b, stripes of a plurality of filters 12a extending in the X direction perpendicular to the waveguide on 11c, 12b, provided 12c. フィルタ12a,12b,12cは例えばダイクロイックフィルタなどである。 Filter 12a, 12b, 12c are, for example, a dichroic filter.

フィルタ12a,12b,12c上にITO(錫をドープした酸化インジウム:In :Sn)などの透明電極13、更に、アモルファスシリコン、アモルファスセレンなどの光導電層14を積層する。 Filter 12a, 12b, (indium oxide doped with tin: In 2 O 3: Sn) ITO on 12c transparent electrode 13 such as, further, laminated amorphous silicon, a photoconductive layer 14, such as amorphous selenium. 光導電層14は光入射位置の抵抗値が減少する特性を有している。 The photoconductive layer 14 has a characteristic that the resistance value of the light incident position is reduced. なお、光導電層の代りに、PINフォトダイオード、アバランシェフォトダイオードを用いても良い。 Instead of the photoconductive layer, PIN Photodiode, may be used avalanche photodiode.

光導電層14上に、導波路とフィルタの交点位置の各サブピクセルで独立するように複数のデータ電極15a,15b,15c等を設ける。 On the photoconductive layer 14, a waveguide and a plurality of data electrodes 15a to separate in each sub-pixel of the intersection position of the filter, 15b, provided 15c like. データ電極15a,15b,15cは例えばクロムで形成する。 Data electrodes 15a, 15b, 15c are formed, for example, chromium. これにより、マトリクス型ディスプレイ駆動装置20が構成されている、 Thus, matrix display drive unit 20 is configured,
図2(A),(B)は、導波路に光を入射する構成の側面図、平面図を示す。 Figure 2 (A), (B) is a side view of a structure in which light enters the waveguide, a plan view. 同図中、光源41から放射された波長Awの光は光分配器44にて分配され、3つの光シャッタ47a,47b,47cに入射される。 In the figure, the light of wavelength Aw emitted from the light source 41 is distributed by the optical distributor 44, three optical shutters 47a, 47b, is incident on 47c. 光源42,43から放射された波長Bw,Cwの光についても同様に光分配器45,46にて分配され、各3つの光シャッタ(48c,49cのみ図示)に入射される。 Emitted wavelength Bw from light sources 42 and 43 are distributed in the same the optical distributor 45, 46 for the light of Cw, each of the three optical shutter is incident on (48c, 49c only shown).

各光シャッタは独立して開閉し、光シャッタ47c,48c,49cのうち開成したシャッタを通った波長Aw,Bw,Cwの光は光結合器53cで結合され、導波路11cに入射される。 Each optical shutter is opened and closed independently, optical shutter 47c, 48c, the wavelength passes through the opening the shutter of 49c Aw, Bw, light Cw are coupled by the optical coupler 53c, and enters the waveguide 11c. 同様に3つの光シャッタ(47a,47bのみ図示)のうち開成したシャッタを通った波長Aw,Bw,Cwの光は光結合器53a,53bそれぞれで結合され、導波路11a,11bに入射される。 Similarly three optical shutters wavelength passes through the opening the shutter of the (47a, 47b only shown) Aw, Bw, light Cw optical coupler 53a, 53b are coupled with each waveguide 11a, and is incident on 11b .

図1を用いてデータ電圧を印加する方法を以下に説明する。 Described below how to apply the data voltage with reference to FIG. 各導波路11a,11b,11cに入射する光のパルス幅または強度が画像データである。 Each waveguide 11a, 11b, the pulse width or intensity of light incident on 11c is image data. 走査線は導波路11a,11b,11cと直交する。 Scan line waveguide 11a, 11b, orthogonal to 11c. ここで、3本の走査線を同時に走査することを考える。 Here, considering that at the same time scanning the three scanning lines. 各導波路11a,11b,11cに3波長(波長Aw、Bw、Cw)の光を入射する。 Each waveguide 11a, 11b, 11c to three wavelengths (wavelength Aw, Bw, Cw) enters the light.

また、順次配列されたフィルタ12aは波長Awのみ、フィルタ12bは波長Bwのみ、フィルタ12cは波長Cwのみを透過し、使用している他の波長を透過しない。 Further, successively arrayed filter 12a is wavelength Aw only, the filter 12b is wavelength Bw only, the filter 12c is transmitted through only the wavelength Cw, does not transmit other wavelengths are used. 透明電極13にはデータ電圧を印加する。 Applying a data voltage to the transparent electrode 13. 一方、全てのデータ電極15には電圧を印加しない。 On the other hand, no voltage is applied to all the data electrodes 15.

図1の中央に示す導波路11bに波長Awの光を入射すると、波長Awの光はフィルタ12aを透過するため、データ電極15a直下の光導電層の抵抗値が減少する。 When light having a wavelength Aw to a waveguide 11b shown in the center of FIG. 1, light of wavelength Aw is for transmitting the filter 12a, the resistance value of the photoconductive layer immediately below the data electrodes 15a is reduced. このときデータ電極15aと透明電極が導通し、データ電極15aの電圧値は透明電極13に印加された電圧値になる。 At this time conducts the data electrodes 15a and transparent electrodes, the voltage value of the data electrodes 15a becomes a voltage value applied to the transparent electrode 13. しかし、波長Awの光はフィルタ12b,12cを透過しないためデータ電極15b,15c直下の光導電層の抵抗値は減少しない。 However, light of wavelength Aw data electrodes 15b because no transmission filter 12b, and 12c, the resistance value of the photoconductive layer immediately below 15c does not decrease. そのため、データ電極15b,15cの電圧値は透明電極13に印加された電圧値にならない。 Therefore, data electrodes 15b, 15c voltage value does not become a voltage value applied to the transparent electrode 13.

同様に、導波路11bに波長BwまたはCwの光を入射するとデータ電極15bまたは15cの電圧値が透明電極13に印加された電圧値になる。 Similarly, the voltage value of the incident light with a wavelength Bw or Cw data electrodes 15b or 15c to the waveguide 11b is applied a voltage value to the transparent electrode 13. 従って、導波路11bに入射する3つの波長の光を制御することにより、データ電極15a,15b,15cに電圧を印加するか否かを独立に制御することができる。 Thus, by controlling the three light wavelengths incident on the waveguide 11b, it is possible to control the data electrodes 15a, 15b, whether a voltage is applied to 15c independently.

<本発明装置を用いたFEDの実施形態> <FED embodiment using the present invention apparatus>
図3は本発明装置を用いたFEDの一実施形態の分解斜視図、図4はFEDの冷陰極の断面図を示す。 Figure 3 is an exploded perspective view of the FED of an embodiment using the present invention apparatus, Figure 4 shows a cross-sectional view of the FED of the cold cathode. 本実施形態では、ゲート電極を走査電極とし、カソード電極をデータ電極とする。 In the present embodiment, the gate electrode and the scanning electrode, the cathode electrode and the data electrodes.

図3および図4において、マトリクス型ディスプレイ駆動装置20の光導電層14上に形成された各データ電極15a,15b,15c等の上に、開口部23を設けた絶縁層21およびX方向に延在する複数のゲート電極22a,22b,22cを積層する。 3 and 4, each of the data electrodes 15a formed on the photoconductive layer 14 of the matrix display drive unit 20, 15b, on the 15c, etc., extending in the insulating layer 21 and the X-direction is provided the opening 23 a plurality of gate electrodes 22a to standing, 22b, and 22c are laminated. 絶縁層21は例えば二酸化珪素で形成し、走査電極としてのゲート電極22a,22b,22cはクロムで形成する。 Insulating layer 21 is formed, for example, silicon dioxide, the gate electrode 22a as a scanning electrode, 22b, 22c is formed with chromium.

開口部23内のデータ電極15a,15b,15c等の上には冷陰極エミッタ24を開口部23から露出するように設ける。 Data electrode 15a in the opening 23, 15b, on top of 15c etc. provided so as to expose the cold cathode emitter 24 from the opening 23. 冷陰極エミッタとしてはカーボンナノチューブやシリコン、モリブデンなどで形成する。 The cold cathode emitter to form a carbon nanotube or silicon, molybdenum or the like.

平面の前面基板25には、アノード電極26および蛍光体27を成膜する。 The front substrate 25 of the plane forming the anode electrode 26 and a phosphor 27. 前面基板25と背面基板10の間は真空にする。 Between the rear substrate 10 and front substrate 25 is a vacuum.

図5はFEDの一実施形態の平面図、図6はFEDの駆動波形の一実施形態を示す。 Figure 5 is a plan view of an embodiment of the FED, Fig. 6 shows an embodiment of a FED of the driving waveform. 図5には、ゲート電極n〜n+5と、導波路m,m+1等を示している。 FIG 5, a gate electrode n to n + 5, waveguides m, shows a m + 1, and the like. ここでは、各導波路m,m+1に入射する光は3波長(波長Aw、Bw、Cw)とし、連続する3行のゲート電極n〜n+2を同時に走査する。 Here, each waveguide m, light incident on the m + 1 is 3 wavelengths (wavelength Aw, Bw, Cw) and scans the gate electrode n to n + 2 of 3 consecutive rows simultaneously. 透明電極13にはカソード電圧V を印加する。 The transparent electrodes 13 for applying a cathode voltage V K.

図6の時刻t において、ゲート電極n〜n+2にゲート電圧V を印加する。 At time t 0 in FIG. 6, a gate voltage is applied to V G to the gate electrode n to n + 2. また、導波路mの波長AwおよびCwの光源、および導波路m+1の波長Bwの光源に電圧V を印加して、各導波路にそれぞれの光を入射する。 Further, the waveguide m wavelength Aw and Cw of light sources, and waveguide m + 1 of applying a light source to the voltage V L of the wavelength Bw, enters the respective light into each waveguide. なお、図2に示す光の入射方法を用いるとすると、光源は常時発光し、光シャッタ47a〜49cを用いて各導波路の光入射のオン/オフを制御することになる。 Incidentally, when using the incident method of light shown in FIG. 2, the light source emits light at all times, will control the light incident on / off of each waveguide with a light shutter 47A~49c.

これにより、導波路m上のデータ電極15a,15cに対応するカソード電極A em ,C emおよび導波路m+1上のデータ電極15bに対応するカソード電極B em+1に電圧V が印加される。 Thus, the data electrodes 15a on the waveguide m, cathode electrodes A em corresponding to 15c, C em and waveguide m + 1 on the voltage V K to the cathode electrode B em + 1 corresponding to the data electrode 15b of is applied.

サブピクセル(m,n)、(m,n+2)、(m+1,n+1)では、冷陰極エミッタ24に印加される電圧がV −V >V (V :エミッション開始電圧)になるため、冷陰極エミッタ24から電子が放出される。 Subpixel (m, n), (m , n + 2), (m + 1, n + 1) in the voltage applied to the cold cathode emitter 24 is V G -V K> V E ( V E: Emission start voltage) to become for , electrons are emitted from the cold cathode emitter 24. サブピクセル(m,n+1)、(m+1,n)、(m+1,n+2)では冷陰極エミッタ24に印加される電圧がV (<V )のため、冷陰極エミッタ24からは電子は放出されない。 Subpixel (m, n + 1), (m + 1, n), for (m + 1, n + 2 ) in the cold voltage applied to the cathode emitter 24 is V G (<V E), no electrons are emitted from the cold cathode emitter 24 . このとき、ゲート電極n+3〜n+5にはゲート電圧V が印加されないため、ゲート電極n+3〜n+5のサブピクセルでは電子の放出はない。 At this time, since the gate voltage V G to the gate electrodes n + 3 to n + 5 is not applied, no electron emission in the sub-pixel of the gate electrode n + 3~n + 5.

次に、時刻t において、ゲート電極n+3からn+5にゲート電圧V を印加する。 Next, at time t 1, applying a gate voltage V G from the gate electrode n + 3 to n + 5. また、導波路mの波長AwおよびBwの光源、および導波路m+1の波長Cwの光源に電圧V を印加して、各導波路にそれぞれの光を入射する。 Further, the waveguide m wavelength Aw and Bw of light sources, and waveguide m + 1 of applying a light source to the voltage V L of the wavelength Cw, enters the respective light into each waveguide. これにより導波路m上のデータ電極15a,15bに対応するカソード電極A em ,B emおよび導波路m+1上のデータ電極15cに対応するカソード電極C em+1に電圧V が印加される。 Thus, the data electrodes 15a on the waveguide m, cathode electrodes A em corresponding to 15b, B em and waveguide m + 1 on the voltage V K to the cathode electrode C em + 1 corresponding to the data electrodes 15c of is applied.

サブピクセル(m,n+3)、(m,n+4)、(m+1,n+5)では、冷陰極エミッタ24に印加される電圧がV −V >V になるため、冷陰極エミッタ24から電子が放出される。 Subpixel (m, n + 3), (m, n + 4), the (m + 1, n + 5 ), the voltage applied to the cold cathode emitter 24 is V G -V K> V E, the electrons from the cold cathode emitter 24 It is released. サブピクセル(m,n+5)、(m+1,n+3)、(m+1,n+4),ゲート電極n〜n+2のサブピクセルからは電子は放出されない。 Subpixel (m, n + 5), (m + 1, n + 3), (m + 1, n + 4), no electrons are emitted from the gate electrode n to n + 2 of the sub-pixels. これを繰り返すことによりFEDを走査することができる。 It is possible to scan the FED by repeating this.

ここで、階調表示は図7に示すように、導波路に入射する波長Aw,Bw,Cwの光源に印加する電圧V のパルス幅を調整するパルス幅変調方式を用いて行うことができる。 Here, gradation display as shown in FIG. 7, the wavelength is incident on the waveguide Aw, Bw, can be performed using a pulse width modulation scheme to adjust the pulse width of the voltage V L applied to the light source of Cw .

上記実施形態では、導波路に入射する光を3波長として連続する3行のゲート電極を同時に走査している。 In the above embodiment, the gate electrode of the third row of continuous light entering the waveguide as three wavelengths are scanned simultaneously. このため、電子を放出している期間を従来の3倍にすることができる。 Therefore, the period during which emits electrons may be a conventional three times. 発光期間の長さは輝度に比例するため、この駆動方法により輝度は3倍になる。 Since the length of the light emission period is proportional to the luminance, the luminance by the driving method is three times. また、導波路に入射する光の波長をi(iは2以上の整数)波長とすることで、連続するi行のゲート電極を同時に走査でき、輝度を更に増加できる。 Further, the wavelength of light incident on the waveguide i (i is an integer of 2 or more) by the wavelength, can scan the gate electrode of i successive rows simultaneously, it further increases the luminance.

図4では絶縁層21とゲート電極22aに開口部23を設けて、開口部23内のゲート電極22a上に冷陰極エミッタ24を形成した冷陰極を示したが、電子ビームを集束するためのフォーカス電極を設けた冷陰極やMIM型冷陰極、SCE型冷陰極などの他の冷陰極にも適用できる。 Figure 4, with an opening 23 provided in the insulating layer 21 and the gate electrode 22a, although the cold cathode to form a cold cathode emitter 24 on the gate electrode 22a in the opening 23, the focus for focusing the electron beam cold cathode or MIM type cold cathode is provided with electrodes, to other cold cathode, such as SCE type cold cathode applicable.

<本発明装置を用いたPDPの実施形態> <PDP embodiment using the present invention apparatus>
図8は本発明装置を用いたPDPの一実施形態の分解斜視図を示す。 Figure 8 shows an exploded perspective view of one embodiment of a PDP using the present invention apparatus.

図8において、マトリクス型ディスプレイ駆動装置20の光導電層14上にY方向に延在する障壁30を設け、障壁30に囲まれた箇所に蛍光体31を塗布する。 8, the barrier 30 extending in the Y direction on the photoconductive layer 14 of the matrix display drive unit 20 is provided, to apply the phosphor 31 at a position surrounded by the barrier 30.

平面の前面基板35には導波路11a,11b,11cと直交しX方向に延在するストライプ状の走査・維持電極36a,36b,36cおよび維持電極37a,37b,37cを交互に形成し、更に絶縁層38およびMgO層39を形成する。 Waveguide 11a on the front substrate 35 of the planar form 11b, 11c perpendicular to the stripe-shaped scan and sustain electrodes 36a extending in the X direction, 36b, 36c and sustain electrodes 37a, 37b, alternately 37c, further forming an insulating layer 38 and the MgO layer 39.

走査電極としての走査・維持電極36a,36b,36cおよび維持電極37a,37b,37cは、金などのバス電極とITOなどの透明電極である。 Scan and sustain electrodes 36a as a scanning electrode, 36b, 36c and sustain electrodes 37a, 37b, 37c is a transparent electrode, such as a bus electrode and ITO, such as gold. 前面基板35と背面基板10の間は例えばNe−Xeなどの混合ガスを封入する。 Between the front substrate 35 and rear substrate 10 enclosing a mixed gas such as Ne-Xe.

図9はPDPの一実施形態の平面図、図10および図11はPDPの駆動波形の一実施形態を示す。 Figure 9 is a plan view of an embodiment of a PDP, FIG. 10 and FIG. 11 shows an embodiment of a PDP driving waveforms. 図9には、走査・維持電極n〜n+5および維持電極n〜n+5と、導波路m,m+1等を示している。 Figure 9 is a scan and sustain electrodes n to n + 5 and sustain electrodes n to n + 5, waveguides m, shows a m + 1, and the like. ここでは各導波路m,m+1に入射する光は3波長(波長Aw、Bw、Cw)とし、連続する3行の走査・維持電極n〜n+2を同時に走査する。 Here each waveguide m, light incident on the m + 1 is 3 wavelengths (wavelength Aw, Bw, Cw) and scans the scan and sustain electrodes n to n + 2 of 3 consecutive rows simultaneously. 透明電極13にはデータ電圧V を印加する。 Applying a data voltage V D on the transparent electrode 13.

図10では時分割階調表示において、1フィールドを8つのSF(サブフィールド)に分割した場合を示している。 In time division gray scale display in Fig. 10 shows a case in which one field is divided into eight SF (subfield). 各SFは全サブピクセルの放電空間の状態を一様にするための初期化期間、各サブピクセルに発光の選択をする書き込み期間、発光する表示期間から構成され、各SFの初期化期間と書き込み期間は同一であるが、表示期間が1SFから8SFまで順に2倍とされている。 Each SF is reset period for uniformly the state of the discharge space of all sub-pixels, the writing period for the selection of the light emission in each sub-pixel, is composed of a display period for light emission, writing and initializing period of each SF Although the period is the same, the display period is doubled sequentially from 1SF to 8SF. 図11は1つのSFのうち、書き込み期間と表示期間の電圧パルス波形を示す。 11 out of one SF, shows the voltage pulse waveform of the write period and a display period.

図11の時刻t において走査・維持電極n〜n+2に走査電圧V SCANを印加する。 Applying a scanning voltage V SCAN to scan and sustain electrodes n to n + 2 at time t 1 in FIG. 11. また、導波路mの波長AwおよびBwの光源、および導波路m+1の波長Cwの光源に電圧V を印加して、各導波路にそれぞれの光を入射する。 Further, the waveguide m wavelength Aw and Bw of light sources, and waveguide m + 1 of applying a light source to the voltage V L of the wavelength Cw, enters the respective light into each waveguide. これにより導波路m上のデータ電極15a,15bに対応するデータ電極A em ,B emおよび導波路m+1上のデータ電極15cに対応するデータ電極C em+1に電圧V が印加される。 Thus, the data electrodes 15a on the waveguide m, the data electrodes A em corresponding to 15b, B em and waveguide m + 1 on the voltage V D to the data electrodes C em + 1 corresponding to the data electrodes 15c of is applied.

サブピクセル(m,n)、(m,n+1)、(m+1,n+2)では、データ電極と走査・維持電極間の電位差が−V SCAN +V >V (V :放電開始電圧)になるため、放電空間内で書き込み放電が起こる。 Becomes: (discharge starting voltage V B) sub-pixel (m, n), (m , n + 1), (m + 1, n + 2) At, the potential difference between the data electrodes and the scan and sustain electrodes -V SCAN + V D> V B Therefore, writing discharge occurs in the discharge space. 放電により生じた電荷が壁電荷として蓄積される。 Charges generated by the discharge are accumulated as wall charges. サブピクセル(m,n+2)、(m+1,n)、(m+1,n+1)では放電が起こらない。 Subpixel (m, n + 2), (m + 1, n), (m + 1, n + 1) discharge is not generated in. このとき、走査・維持電極n+3〜n+5に走査電圧V SCANが印加されないため、走査・維持電極n+3〜n+5のサブピクセルでは書き込み放電は起こらない。 At this time, since the scan voltage V SCAN to scan and sustain electrodes n + 3 to n + 5 is not applied, address discharge in the sub-pixel of the scan and sustain electrodes n + 3 to n + 5 does not occur.

次に、時刻t において、走査・維持電極n+3からn+5に走査電圧V SCANを印加する。 Then, at time t 2, the application of a scan voltage V SCAN from the scan and sustain electrodes n + 3 to n + 5. また、導波路mの波長AwおよびCwの光源、および導波路m+1の波長Bwの光源に電圧V を印加して、各導波路にそれぞれの光を入射する。 Further, the waveguide m wavelength Aw and Cw of light sources, and waveguide m + 1 of applying a light source to the voltage V L of the wavelength Bw, enters the respective light into each waveguide. これにより、導波路m上のデータ電極15a,15cに対応するデータ電極A em ,C emおよび導波路m+1上のデータ電極15bに対応するデータ電極B em+1に電圧V が印加される。 Thus, the data electrodes 15a on the waveguide m, the data electrodes A em corresponding to 15c, C em and waveguide m + 1 on the voltage V D to the data electrodes B em + 1 corresponding to the data electrode 15b of is applied. サブピクセル(m,n+3)、(m,n+5)、(m+1,n+4)では、データ電極と走査・維持電極間の電位差が−V SCAN +V >V になるため、放電空間内で書き込み放電が起こる。 Subpixel (m, n + 3), (m, n + 5), (m + 1, n + 4) Now, the potential difference between the data electrodes and the scan and sustain electrodes becomes -V SCAN + V D> V B , the write discharge in the discharge space It occurs. 放電により生じた電荷が壁電荷として蓄積される。 Charges generated by the discharge are accumulated as wall charges.

サブピクセル(m,n+4)、(m+1,n+3)、(m+1,n+5)では放電が起こらない。 Subpixel (m, n + 4), (m + 1, n + 3), (m + 1, n + 5) In the discharge does not occur. また、走査・維持電極n〜n+2に走査電圧V SCANが印加されないため、走査・維持電極n〜n+2のサブピクセルでは書き込み放電は起こらない。 Further, since the scan and sustain electrodes n to n + 2 to the scan voltage V SCAN is not applied, address discharge does not occur in the scan and sustain electrodes n to n + 2 of the sub-pixels. これを全ての走査・維持電極に行うことにより、各サブピクセルの発光または非発光の選択を行う。 By doing this to all the scan and sustain electrodes, the selection of emission or non-emission of each sub-pixel.

時刻t4からt5において表示放電を行う。 Performing a display discharge from time t4 t5. 全ての維持電極および走査・維持電極に交互に放電維持電圧V SUSを印加する。 Applying a discharge sustain voltage V SUS alternately to all the sustain electrodes and the scan and sustain electrodes. 壁電荷が蓄積されたサブピクセルでは放電が起こり、発光する。 The subpixel which wall charges are accumulated discharge occurs to emit light. これを8SFについて行うことにより階調表示を行うことができる。 This can be carried out gradation display by performing the 8SF. ここでは8SFを用いて述べたが、それ以外のSF数でも同様に駆動できる。 Here it was described with reference to 8SF but can be driven equally well SF number otherwise.

なお、上記実施形態ではFEDやPDPを例に説明したが、本発明はLCDやELDに適応しても好適である。 In the above embodiment has been described FED or PDP as an example, the present invention is also suitable to adapt to an LCD or ELD.

本発明では、マトリクス型ディスプレイにおいて、複数波長の光を用いてアドレスを行って複数本のラインを同時に走査することができるため、走査線本数が多いディスプレイにおいても走査を容易に行うことができ、また輝度が向上する。 In the present invention, in a matrix display, it is possible to simultaneously scan a plurality of lines by performing an address using light of a plurality of wavelengths, can also be easily performed scan in the display the number of scanning lines is large, In addition to improving the brightness. このため、特に走査線本数の多い超高精細ディスプレイや立体ディスプレイに有効である。 Therefore, it is particularly effective in a lot of number of scanning lines ultra high-definition display and three-dimensional display.

本発明装置であるマトリクス型ディスプレイのデータ電圧印加部の一実施形態の構造図である。 Is a structural diagram of an embodiment of a data voltage application unit of matrix display is an invention apparatus. 導波路に光を入射する構成の側面図、平面図である。 Side view of a structure in which light enters the waveguide, is a plan view. 本発明装置を用いたFEDの一実施形態の分解斜視図である。 It is an exploded perspective view of one embodiment of a FED using the present invention apparatus. FEDの冷陰極の断面図である。 It is a cross-sectional view of the FED of the cold cathode. FEDの一実施形態の平面図である。 It is a plan view of one embodiment of the FED. FEDの駆動波形の一実施形態を示す図である。 Is a diagram illustrating an embodiment of a FED of the driving waveform. FEDの階調表示を説明するための図である。 It is a diagram for explaining a gradation display of FED. 本発明装置を用いたPDPの一実施形態の分解斜視図である。 It is an exploded perspective view of one embodiment of a PDP using the present invention apparatus. PDPの一実施形態の平面図である。 It is a plan view of one embodiment of the PDP. PDPの階調表示を説明するための図である。 It is a diagram for explaining a gradation display of the PDP. PDPの駆動波形の一実施形態を示す図である。 It is a diagram illustrating an embodiment of a PDP driving waveforms.

符号の説明 DESCRIPTION OF SYMBOLS

10 背面基板 11a,11b,11c 導波路 12a,12b,12c フィルタ 13 透明電極 14 光導電層 15a,15b,15c データ電極 20 マトリクス型ディスプレイ駆動装置 41,42,43 光源 44,45,46 光分配器 47a,47b,47c,48a,49a 光シャッタ 53a,53b,53c 光結合器 21 絶縁層 22a,22b,22c ゲート電極 23 開口部 24 冷陰極エミッタ 25,35 前面基板 26 アノード電極 27,31 蛍光体 30 障壁 36a,36b,36c 走査・維持電極 37a,37b,37c 維持電極 38 絶縁層 39 MgO層 10 back substrate 11a, 11b, 11c waveguides 12a, 12b, 12c filter 13 transparent electrode 14 photoconductive layers 15a, 15b, 15c data electrodes 20 matrix display driving device 41, 42 and 43 light sources 44, 45, 46 optical distributor 47a, 47b, 47c, 48a, 49a light shutter 53a, 53b, 53c optical coupler 21 insulating layer 22a, 22b, 22c gate electrode 23 opening 24 cold cathode emitter 25, 35 front substrate 26 anode electrode 27, 31 phosphor 30 barriers 36a, 36b, 36c scan and sustain electrodes 37a, 37b, 37c sustain electrode 38 insulating layer 39 MgO layer

Claims (4)

  1. X方向に延在するストライプ状の走査電極とデータ電極によりアドレスを行うマトリクス型ディスプレイ駆動装置において、 In matrix display driving apparatus that performs an address by stripe-shaped scanning electrodes and data electrodes extending in the X direction,
    データ電極と基板の間に、光導電層と、透明電極と、X方向に延在するストライプ状で互いに異なる波長の光を透過する複数種類のフィルタと、前記X方向と直交しY方向に延在するストライプ状の導波路を設け、 Extending between the data electrode and the substrate, a photoconductive layer, a transparent electrode, a plurality of types of filters that transmit light of different wavelengths in a stripe shape extending in the X direction, perpendicular to the Y direction and the X direction a stripe-shaped waveguide standing provided,
    前記データ電極を前記導波路とフィルタの交点位置のサブピクセル毎に分割し、 Dividing the data electrodes for each sub-pixel of the intersection of the waveguides and filters,
    前記導波路に入射した波長の光が前記複数種類のフィルタのいずれかを透過し前記光導電層に入射して抵抗値を減少させ、前記透明電極に印加されたデータ電圧を所望のデータ電極に印加することを特徴とするマトリクス型ディスプレイ駆動装置。 The light of the wavelength incident on the waveguide reduces the resistance value transmitted incident on the photoconductive layer any of the plurality of types of filters, the data voltage applied to the transparent electrode to the desired data electrodes applying matrix display driving apparatus characterized by.
  2. 請求項1記載のマトリクス型ディスプレイ駆動装置において、 In matrix display driving apparatus according to claim 1,
    前記導波路に入射する光を多波長とすることを特徴とするマトリクス型ディスプレイ駆動装置。 Matrix display driving apparatus, characterized by the light incident on the waveguide and the multi-wavelength.
  3. 請求項1または2記載のマトリクス型ディスプレイ駆動装置の前記データ電極上に冷陰極エミッタを設け、 The cold cathode emitters formed on the data electrodes of the matrix display driving apparatus according to claim 1 or 2, wherein,
    前記冷陰極エミッタが露出する開口部を持つ前記走査電極としてのゲート電極を設け冷陰極を構成し、 The cold cathode emitter constitutes a cold cathode provided gate electrode as the scan electrode having an opening that exposes,
    前記冷陰極に対向する面にアノード電極および蛍光体を設けたことを特徴とする電界放出型ディスプレイ。 Field emission display characterized by comprising an anode electrode and a phosphor on a surface opposed to the cold cathode.
  4. 請求項1または2記載のマトリクス型ディスプレイ駆動装置の前記データ電極を囲む障壁を設け、前記障壁に囲まれた箇所に蛍光体を設け、 A barrier surrounding the data electrodes of the matrix display driving apparatus according to claim 1, wherein is provided, the phosphor is provided at a position surrounded by the barrier,
    前記データ電極に対向する面に前記走査電極としての走査・維持電極および維持電極を設けたことを特徴とするプラズマディスプレイパネル。 A plasma display panel, characterized in that a scan and sustain electrodes and sustain electrodes as the scan electrodes on a surface opposed to the data electrodes.
JP2006163780A 2006-06-13 2006-06-13 Matrix display drive device, a field emission display using the same, and a plasma display panel Active JP4856478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006163780A JP4856478B2 (en) 2006-06-13 2006-06-13 Matrix display drive device, a field emission display using the same, and a plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006163780A JP4856478B2 (en) 2006-06-13 2006-06-13 Matrix display drive device, a field emission display using the same, and a plasma display panel

Publications (2)

Publication Number Publication Date
JP2007333887A true JP2007333887A (en) 2007-12-27
JP4856478B2 true JP4856478B2 (en) 2012-01-18

Family

ID=38933443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163780A Active JP4856478B2 (en) 2006-06-13 2006-06-13 Matrix display drive device, a field emission display using the same, and a plasma display panel

Country Status (1)

Country Link
JP (1) JP4856478B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395766B2 (en) * 2010-08-27 2014-01-22 日本放送協会 WDM optical address type display
JP5926579B2 (en) * 2012-03-01 2016-05-25 日本放送協会 Image display device
JP6231785B2 (en) * 2013-06-19 2017-11-15 日本放送協会 Image display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0436365B2 (en) * 1983-02-07 1992-06-16 Nippon Telegraph & Telephone
JPH02309541A (en) * 1989-05-23 1990-12-25 Seiko Epson Corp Fluorescent display device
JP2956107B2 (en) * 1990-02-23 1999-10-04 松下電器産業株式会社 The electron-emitting device
JPH0688968A (en) * 1992-04-07 1994-03-29 Sharp Corp Optical waveguide, optical input device using same, display device using same and manufacture thereof
JP2000056725A (en) * 1998-08-07 2000-02-25 Nippon Telegr & Teleph Corp <Ntt> High definition picture display device
JP3440907B2 (en) * 2000-01-18 2003-08-25 松下電器産業株式会社 Display panel and manufacturing method thereof
JP2005149865A (en) * 2003-11-14 2005-06-09 Nippon Hoso Kyokai <Nhk> Field emission device, field emission substrate, drive device, and display

Also Published As

Publication number Publication date Type
JP2007333887A (en) 2007-12-27 application

Similar Documents

Publication Publication Date Title
US5121233A (en) Multi-color display
EP0762373A2 (en) Plasma display panel, method of driving the same performing interlaced scanning, and plasma display apparatus
US6256002B1 (en) Method for driving a plasma display panel
US5659226A (en) High precision plasma display apparatus
US6531819B1 (en) Surface discharge plasma display panel
US6498593B1 (en) Plasma display panel and driving method thereof
US20050174309A1 (en) Colour calibration of emissive display devices
US6329759B1 (en) Field emission image display
JP2000214804A (en) Light modulation element, aligner, and planar display
JP2000028933A (en) Array type optical modulation element, array type exposure element, plane display device, and method for driving array type optical modulation element
US5754148A (en) Field emission type device, field emission type image displaying apparatus, and driving method thereof
JPH10333636A (en) Plasma display panel
EP1294006A2 (en) Display device and method of driving display panel
US20060066519A1 (en) Plasma display apparatus
JPH11272232A (en) Plasma device panel and device using the same
US6448946B1 (en) Plasma display and method of operation with high efficiency
JP2006054160A (en) Plasma display device and driving method of plasma display panel
JP2000214394A (en) Optical modulator, array optical modulator, its drive method and flat-panel display device
JP2003151445A (en) Plasma display panel and its driving method
US5962983A (en) Method of operation of display panel
JP2001035395A (en) Plasma display panel and driving method thereof
JP2002251165A (en) Plasma display panel, driving device for plasma display panel, plasma display device and driving method for plasma display panel
JP2005010227A (en) Display device, white balance adjusting circuit, and adjusting method
JPH11260264A (en) Plasma display panel
US6392344B1 (en) Plasma display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250