JP6219398B2 - ２つの出力と１つの試験入力とを有する汎用ｓｉｌ２検出器および検出システム - Google Patents

Description

本発明は、２つの出力と１つの試験入力とが設けられた安全検出器に関する。この検出器は、ＳＩＬ２以上の水準の安全水準ＳＩＬを提供する。

用途（application）の動作を安全にすることが可能な安全検出システムを提供することは、既知の実務である。例えば、室内に配置された機械へのアクセスを安全にするために、室内へのアクセス手段が開いているときには機械の始動を許さないようにすることが可能な安全検出システムを設けることは、既知の実務である。このような検出システムは、１つ以上の検出器と、各検出器の状態を受信する処理論理ユニット（processing logic unit）と、各検出器の状態を考慮に入れることにより処理論理ユニットにより制御される１つ以上のアクチュエータとを備えている。

検出システムが安全にされる際、検出システムは、ＳＩＬ（「安全度水準：Ｓａｆｅｔｙ Ｉｎｔｅｇｒｉｔｙ Ｌｅｖｅｌ」）と呼ばれる特定の安全性の水準を提供する。これらの安全性の水準は、種々の規格（例えば、ＳＩＬ２水準についてのＩＥＣ ６１５０８またはＩＥＣ ４２６０１）により定められている。ＳＩＬ２以上の水準の検出システムにおいて、主要な問題のうちの１つは、検出器の出力および検出器を処理論理ユニットに接続するために用いられるケーブルにおける不具合を診断できるようにすることである。ＳＩＬ２の検出システムは、ＳＩＬ２の検出器またはＳＩＬ２よりも低い水準のいくつかの検出器を使用することにより優先的に製造される。

技術水準において、検出器にＳＩＬ２以上の水準を与えるために、種々の技術的解決策が提案されている。

第１の技術的解決策は、処理論理ユニットに接続されたＮＯ（常時開（normally open））形式の２つの出力を備える検出器を提案することにある。この技術的解決策においては、検出器が、２つのＮＯ出力のうちの一方の不具合を診断し、不具合の場合に他方の出力を開くことを可能にする診断モジュールを備えている。この技術的解決策においては、ケーブルの断線が処理論理ユニットにより検出され、ケーブルにおける短絡が検出器の診断モジュールにより検出される。

第２の技術的解決策は、１つのＮＯ出力と、１つのＮＣ（常時閉（normally closed））出力とを備える検出器を提案することにある。この技術的解決策においては、２つの出力のうちの一方の不具合が、例えば２つの出力信号の補完を検証することにより処理論理ユニットにより検出される。ケーブルの断線およびケーブルにおける短絡は、速やかまたは出力の状態が変化したときに、処理論理ユニットにより検出される。

第３の技術的解決策は、１つのＮＯ出力と、処理論理ユニットによる検出器の出力の検証を可能にする１つの周期的な試験入力とを備える検出器を提案することにある。この技術的解決策においては、検出器の出力、ケーブル、および処理論理ユニットの入力における不具合が、試験周期の際に処理論理ユニットにより検出される。

これら３つの技術的解決策は、検出器に水準２のＳＩＬを与えることを可能にする。しかしながら、それらはすべて以下に挙げる特定の欠点を呈する。

−第１の技術的解決策においては、検出器に診断モジュールを組み込む必要がある。

−市販の標準的な処理論理ユニットのうちで、２つの相補的な出力を備える第２の技術的解決策の形式の検出器に適合する市場標準の処理論理ユニットは、少数である。

−対象（target）の不在または存在を監視可能にするために、第１または第３の技術的解決策の形式の検出器の２つの変形を提案する必要がある。

本発明の目的は、Ｍ１２型のコネクタが求める４つの接続点を有する接続システムとの適合性を保ちつつ、上述の欠点の軽減を可能にする汎用の検出器を提案することにある。

この目的は、検出器により達成され、前記検出器は、
センサ部材と、
前記センサ部材に接続され、前記検出器に対する対象の位置に応じて安全検出状態または非安全検出状態を表す検出信号を生成するように意図された検出段と、
第１の電源端子および第２の電源端子であって、装置を動作させる（power）のに必要な電源電圧（power supply voltage）を前記第１の電源端子と前記第２の電源端子との間に印加可能な第１の電源端子および第２の電源端子と、
第１の出力に接続された第１の出力端子と、
第２の出力に接続された第２の出力端子と、
前記検出信号を処理し、受信した前記検出信号の関数として前記第１の出力および前記第２の出力を制御するように意図された処理段とを備え、
前記検出器は、前記第１の電源端子または前記第２の電源端子に接続され、前記第１の電源端子または第２の電源端子に到来する試験入力信号を受信するように構成された試験モジュールを備え、前記試験モジュールは、各出力を外部の処理論理ユニットにより解釈（interpret）可能な所定の状態におくように構成された出力信号を生成するように構成されていることを特徴とする。

特定の特徴によれば、前記試験モジュールは、所定の閾値に対する前記試験入力信号の状態に応じて前記出力信号を生成するように構成された比較モジュールを備える。

別の特定の特徴によれば、前記検出器は、コンデンサを備える電源モジュールを備え、前記コンデンサは、通常の動作において充電され、前記出力（outputs）が試験されているときに前記検出器の正しい動作のための十分な電源電圧を維持しつつ放電するように構成されている。

別の特定の特徴によれば、前記検出器は、Ｍ１２型のコネクタを受け入れるように構成された４つの接続端子を備える。

別の特定の特徴によれば、前記第１の出力は、“常時開”の形式である。

別の特定の特徴によれば、前記第２の出力は、“常時閉”の形式である。

また、本発明は、
少なくとも１つの入力および１つの試験出力を備える処理論理ユニットと、
上述の検出器であって、前記検出器の前記第１の出力端子は、前記処理論理ユニットの前記入力に接続され、前記検出器の前記電源端子は、前記処理論理ユニットの前記試験出力に接続され、前記処理論理ユニットは、前記処理論理ユニットに接続された前記検出器の各出力を試験するために前記検出器の前記電源端子に印加される試験入力信号を生成するように構成されている、検出器と、
を備える検出システムに関する。

最後に、本発明は、
２つの入力および２つの電源端子を備える処理論理ユニットと、
上述の検出器であって、前記検出器の前記２つの電源端子は、前記処理論理ユニットの前記２つの電源端子に接続され、前記検出器の前記２つの出力端子は、前記検出器の前記２つの出力の間に冗長性（redundancy）を提供するように、前記処理論理ユニットの前記２つの入力に接続されている、検出器と、
を備える検出システムに関する。

他の特徴および利点は、添付の図面に照らして、以下の詳細な説明から明らかになるであろう。

検出器および処理論理ユニットを特に備えている検出システムを示す。 本発明の検出器を概略的に示す。 本発明の検出器が処理論理ユニットに第１の構成にて接続されている検出システムを示し、検出器は、２つの冗長出力を有する動作モードにある。 本発明の検出器が処理論理ユニットに第２の構成にて接続されている検出システムを示し、検出器は、少なくとも１つの出力および１つの試験入力を有する動作モードにある。 第２の接続の構成における本発明の検出器の動作の原理を示す。 第２の接続の構成における本発明の検出器の動作の原理を示す。 第２の接続の構成における本発明の検出器の動作の原理を示す。 第２の接続の構成における本発明の検出器の動作の原理を示す。

本発明の検出器は、ＳＩＬ２以上の水準の安全水準ＳＩＬを提供するように構成されている。

図１を参照すると、少なくとも１つの検出器Ｄ１が接続ケーブルにより処理論理ユニット２に接続され、安全検出システムが形成されている。処理論理ユニット２は、例えば検出器Ｄ１に存在する２つの電源端子（Ａ１およびＡ２）に接続された前記ケーブルを介して検出器に電力を供給する。これら２つの電源端子を、以下では第１の電源端子Ａ１および第２の電源端子Ａ２と称する。処理論理ユニット２は、１つ以上のアクチュエータ３に接続され、これらのアクチュエータ３を検出器Ｄ１の出力信号の状態の関数として制御することを可能にする。

本明細書の以下において、安全検出状態および非安全検出状態が定義される。安全検出状態においては、検出器Ｄ１が、処理論理ユニット２により安全な用途の動作の許可として解釈される少なくとも１つの第１の出力信号を生成するように構成される。非安全検出状態においては、検出器Ｄ１が、処理論理ユニット２により安全な用途の動作の不許可として解釈される少なくとも１つの第２の出力信号を生成するように構成される。

安全にすべき用途の構成に応じて、安全検出状態は、検出器Ｄ１の前面における対象の検出、または検出器Ｄ１の前面における対象の非検出に相当することができる。同様に、非安全検出状態は、検出器Ｄ１の前面における対象の検出、または検出器Ｄ１の前面における対象の非検出に相当することができる。

本発明の検出器Ｄ１は、例えば誘導式、容量式、超音波式または光電式、あるいは圧力開閉器またはサーモスタットなど、オンまたはオフ出力の任意の既知の形式の検出器であってよい。従って、検出器は、その機能を果たすために適したセンサ部材１０を備えている。

検出器Ｄ１は、センサ部材１０に接続され、安全検出状態または非安全検出状態を表す検出信号を生成するように意図された検出段１１を備えている。検出段１１の出力において、検出信号は、優先的には２値である。

検出器Ｄ１は、検出段１１に接続され、１つ以上の出力信号を生成するように意図された処理段１２を備えている。

本発明の検出器は、汎用（versatile）であるという特段の特徴を提供する。本発明の検出器は、検出器に接続される処理論理ユニット２の種々の処理および制御の構成に適合可能である。

このために、図２を参照すると、本発明の検出器は、
−例えばＮＯ（常時開）形式の第１の出力と、
−例えばＮＣ（常時閉）形式の第２の出力と、
−電源端子のうちの一方に接続された周期的（cyclic）な試験入力と、
を備えている。

従って、この構成において、本発明の検出器Ｄ１は、２つの相補的なＮＯおよびＮＣ出力を有する検出器の取り扱いに適し、あるいはＮＯまたはＮＣ出力と１つの周期的な試験入力とを有する検出器の取り扱いに適する処理論理ユニット２への接続に等しく適すると考えられる。

当然ながら、検出器Ｄ１は、ＮＯ形式の２つの出力またはＮＣ形式の２つの出力を備えることもできる。

さらに、本発明の検出器Ｄ１は、Ｍ１２接続システムのような４つの接続点を有する単純かつ標準的な接続システムを有するように構成される。従って、本発明の検出器Ｄ１は、その２つの電源端子に加えて２つの出力端子Ｏ１、Ｏ２を備え、すなわち（添付の図面においてはＮＯ形式の）第１の出力に接続された第１の出力端子Ｏ１と、（添付の図面においてはＮＣ形式の）第２の出力に接続された第２の出力端子Ｏ２とを備えている。検出器の各出力は、処理段に接続された制御装置（control device）により制御されるＰＮＰまたはＮＰＮ型のトランジスタを備える。

さらに、本発明の検出器Ｄ１は、第１の電源端子Ａ１または第２の電源端子Ａ２に接続された試験モジュールＭＴを備えている。図２においては、試験モジュールが、第１の電源端子に接続されている。

試験モジュールＭＴは、所定の閾値Ｖｓｅｕｉｌを受信する第１の入力と、第１の電源端子Ａ１に接続され、処理論理ユニット２から試験入力信号Ｓ＿ｔｅｓｔを受信する第２の入力とを備える比較モジュールを備えている。比較モジュールは、比較モジュールの第２の入力に印加される試験入力信号Ｓ＿ｔｅｓｔと第１の入力に印加される閾値Ｖｓｅｕｉｌとの間の比較に応じた状態を有する出力信号Ｓｉｇがもたらされる出力部を備えている。試験モジュールＭＴは、検出器が試験出力Ｏｕｔ＿ｔｅｓｔ（例えば図３Ｂ）を有する処理論理ユニット２に接続されたときに、検出器Ｄ１の第１の出力（ＮＯ）および／または第２の出力（ＮＣ）が完璧な作動の状態にあるかどうかを試験することを可能にする。出力の試験の際に、出力信号Ｓｉｇが処理段１２に送られ、処理段１２が、２つの出力の同時の遮断を指令する。

さらに、検出器Ｄ１は、出力が試験されているときに電源を保つことを可能にする電源モジュールＭＡをさらに備えている。この電源モジュールＭＡは、検出器の２つの電源端子Ａ１、Ａ２間の処理論理ユニット２により印加される電源電圧により定期的に充電されるコンデンサＣｐと、コンデンサの端子における電源電圧を調節するように意図された電圧レギュレータ１３とを備えている。電源モジュールＭＡは、検出器の第２の電源端子に接続される。

従って、図３Ａおよび３Ｂを参照すると、本発明の検出器Ｄ１は、その汎用性を通じて、処理論理ユニット２への接続の２つの従来の構成に適応することができる。

図３Ａが、本発明の検出器Ｄ１が処理論理ユニット２の２つの入力ｉｎ１、ｉｎ２に接続された２つの冗長出力（同一または相補的である）を備える第１の構成を示している。この構成においては、検出器の試験モジュールＭＴは使用されていない。検出器の２つの電源端子Ａ１、Ａ２は、処理論理ユニット２の２つの電源端子＋、−に接続されている。

図３Ｂが、本発明の検出器Ｄ１が処理論理ユニット２の入力ｉｎ１に接続された１つの出力（ＮＯまたはＮＣ）を有する動作モードにて使用されている第２の構成を示している。検出器Ｄ１が、処理論理ユニット２の試験出力により動作し、検出器Ｄ１の第１の電源端子Ａ１が、試験入力信号Ｓ＿ｔｅｓｔを受信する。

この第２の構成における本発明の検出器Ｄ１の動作の原理は、図４Ａ〜図４Ｄにより示される。

図４Ａが、検出器の第１の電源端子Ａ１における処理論理ユニット２の試験出力Ｏｕｔ＿ｔｅｓｔにより送信された試験入力信号Ｓ＿ｔｅｓｔの状態を示している。検出器Ｄ１の出力を周期的に試験するために、試験入力信号Ｓ＿ｔｅｓｔは、２つの値（２値の０または１）の間を定期的に交互する。試験入力信号Ｓ＿ｔｅｓｔが１であるとき、検出器Ｄ１は通常どおりに動作し、処理論理ユニット２により電力供給される。試験入力信号Ｓ＿ｔｅｓｔが０であるとき、処理論理ユニット２が検出器の各出力を試験し、従って検出器Ｄ１は、もはや処理論理ユニット２により電力供給されない。

図４Ｂが、コンデンサＣｐの充電および放電状態を表している。コンデンサＣｐは、第１の電源端子Ａ１に印加される試験入力信号が１であるとき、すなわち検出器Ｄ１が処理論理ユニットにより電力供給されるときに、充電される。試験入力信号の値が０であるとき、検出器Ｄ１は、もはや処理論理ユニット２により電力供給されず、従ってコンデンサＣｐに蓄えられたエネルギの放電により電力供給される。

図４Ｃが、比較モジュールの出力信号Ｓｉｇの状態を示している。出力信号Ｓｉｇの値１が、検出器Ｄ１の各出力を阻止する指令に相当する。出力信号Ｓｉｇは、試験入力信号Ｓ＿ｔｅｓｔの値が０であるときに値１を有する。

図４Ｄが、検出器Ｄ１の２つのＮＯおよびＮＣ出力の状態を示している（たとえ１つの出力だけが処理論理ユニット２に接続されているにせよ、２つの出力は同時に切り替わる）。例えば、２つのＮＯ、ＮＣ出力は、検出器Ｄ１が通常どおりに動作しているとき、相補的な状態（Ｃ）を交互にとり、処理論理ユニット２が２つのＮＯおよびＮＣ出力を試験すべく試験入力信号Ｓ＿ｔｅｓｔを値０に切り替えるとき、共通の遮断状態（Ｂ）をとる。

上述した試験モジュールＭＴは、上述した動作とは異なる動作を有することができる。実際、主たる着想は、出力を試験するために、処理論理ユニットにより引き起こされたときに出力を周期的に阻止することにある。従って、出力信号Ｓｉｇを生成するために比較モジュールにより行われる比較は、上述の比較とは違ってもよい。

Claims (8)

1. 検出器（Ｄ１）であって、
   センサ部材（１０）と、
   前記センサ部材（１０）に接続され、前記検出器に対する対象の位置に応じて安全検出状態または非安全検出状態を表す検出信号を生成するように意図された検出段（１１）と、
   第１の電源端子（Ａ１）および第２の電源端子（Ａ２）であって、装置を動作させるのに必要な電源電圧を前記第１の電源端子（Ａ１）と前記第２の電源端子（Ａ２）との間に印加可能な第１の電源端子（Ａ１）および第２の電源端子（Ａ２）と、
   第１の出力に接続された第１の出力端子（Ｏ１）と、
   第２の出力に接続された第２の出力端子（Ｏ２）と、
   前記検出信号を処理し、受信した前記検出信号の関数として前記第１の出力および前記第２の出力を制御するように意図された処理段（１２）とを備え、
   前記第１の電源端子（Ａ１）または前記第２の電源端子（Ａ２）に接続され、前記第１の電源端子（Ａ１）または前記第２の電源端子（Ａ２）に到来する試験入力信号（Ｓ＿ｔｅｓｔ）を受信するように構成された試験モジュール（ＭＴ）を備え、前記試験モジュールは、各出力を外部の処理論理ユニット（２）により解釈可能な所定の状態におくように構成された出力信号（Ｓｉｇ）を生成するように構成されていることを特徴とする検出器（Ｄ１）。
2. 前記試験モジュール（ＭＴ）は、所定の閾値（Ｖｓｅｕｉｌ）に対する前記試験入力信号（Ｓ＿ｔｅｓｔ）の状態に応じて前記出力信号（Ｓｉｇ）を生成するように構成された比較モジュールを備えることを特徴とする請求項１に記載の検出器。
3. コンデンサ（Ｃｐ）を備える電源モジュール（ＭＡ）を備え、前記コンデンサ（Ｃｐ）は、通常の動作において充電され、前記出力が試験されているときに前記検出器の正しい動作のための十分な電源電圧を維持しつつ放電するように構成されていることを特徴とする請求項１または２に記載の検出器。
4. Ｍ１２型のコネクタを受け入れるように構成された４つの接続端子を備えることを特徴とする請求項１から３のいずれか一項に記載の検出器。
5. 前記第１の出力は、“常時開”（ＮＯ）の形式であることを特徴とする請求項１から４のいずれか一項に記載の検出器。
6. 前記第２の出力は、“常時閉”（ＮＣ）の形式であることを特徴とする請求項５に記載の検出器。
7. 少なくとも１つの入力（ｉｎ１）および１つの試験出力（Ｏｕｔ＿ｔｅｓｔ）を備える処理論理ユニットと、
   請求項１から６のいずれか一項に記載の検出器（Ｄ１）であって、前記検出器（Ｄ１）の前記第１の出力端子（Ｏ１）は、前記処理論理ユニット（２）の前記入力（ｉｎ１）に接続され、前記検出器（Ｄ１）の前記電源端子（Ａ１、Ａ２）は、前記処理論理ユニットの前記試験出力に接続され、前記処理論理ユニット（２）は、前記処理論理ユニット（２）に接続された前記検出器（Ｄ１）の各出力（ＮＯ、ＮＣ）を試験するために前記検出器（Ｄ１）の前記電源端子に印加される試験入力信号（Ｓ＿ｔｅｓｔ）を生成するように構成されている、検出器（Ｄ１）と、
   を備える検出システム。
8. ２つの入力（ｉｎ１、ｉｎ２）および２つの電源端子（＋、−）を備える処理論理ユニットと、
   請求項１から６のいずれか一項に記載の検出器（Ｄ１）であって、前記検出器（Ｄ１）の前記２つの電源端子（Ａ１、Ａ２）は、前記処理論理ユニット（２）の前記２つの電源端子（＋、−）に接続され、前記検出器（Ｄ１）の前記２つの出力端子（Ｏ１、Ｏ２）は、前記検出器の前記２つの出力の間に冗長性を提供するように、前記処理論理ユニット（２）の前記２つの入力（ｉｎ１、ｉｎ２）に接続されている、検出器（Ｄ１）と、
   を備える検出システム。

Images