JP6218930B2 - フォトニックスイッチのためのシステムおよび方法 - Google Patents

Description

関連出願の相互参照
本願は、２０１３年５月１０日出願の「バッファレスデータセンターフォトニックスイッチの同期と競合制御のためのシステムおよび方法（System and Method for Synchronization and Contention Control for Buffer-less Datacenter Photonic Switches）」と題された米国特許仮出願番号６１／８２２，１６５の利益を主張し、２０１４年４月７日出願の「フォトニックスイッチングのためのシステムおよび方法（System and Method for Photonic Switching）」と題された米国特許出願番号１４／２４６，７１１に対する優先権を主張する。これらは、それらの全体において再現されるかのように参照により本明細書に援用される。

本発明は光通信のためのシステムおよび方法に関し、特に、フォトニックスイッチングのためのシステムおよび方法に関する。

インターネット・トラフィックの成長はユーザー数の増加とアプリケーション数の増加に支えられ、結果として、帯域幅に対する需要が増加している。この成長には、より大きなスイッチング機能をもつより大きなパケットネットワークが必要である。データセンターは、膨大な数のサーバーのラック、ストレージ装置のラックその他のラックを含み、それらの全てが、大規模な集中型のパケット交換リソースを介して相互に接続される。データセンターでは、データパケットのルーティングのために電気的パケットスイッチが用いられる。超高速での電子パケットスイッチングには、大規模な冷却およびスペースのコストがかかる。したがって、光パケットスイッチングが望ましい。

サーバー、ストレージおよび入出力機能のラックは、トップ・オブ・ラック（ＴＯＲ）スイッチを含む。ＴＯＲスイッチは、それらに関連するサーバーおよび／またはその他の周辺機器からのパケットストリームを組み合わせて、パケットスイッチングコアにルーティングされるＴＯＲスイッチあたりの高速ストリームの数を低減する。また、ＴＯＲスイッチは、そのリソースから戻って来る交換されたストリームを受信し、そのラック内のサーバーに配信する。各ＴＯＲスイッチからパケット交換コアまでには４×４０Ｇｂ／秒のストリームがあり、同じ数の戻りストリームがあってよい。１つのラックにつき１つのＴＯＲスイッチがあり、数百〜数万のラックがある場合、データセンターには数百〜数万のＴＯＲスイッチがある場合がある。

本発明の態様に係るフォトニックフレームスケジューリングの実施形態の方法は、フォトニックスイッチング構造が、第１のトップ・オブ・ラック（ＴＯＲ）スイッチから、第１の光フレームをフォトニックスイッチング構造のフォトニックスイッチの第１の出力ポートに交換するための第１のタイムスロットを要求する第１のフレーム要求を受信するステップと、フォトニックスイッチの第１の出力ポートが第１のタイムスロットの間に利用可能であるか否かを判定するステップと、を含む。本方法はまた、判定に従って、許可または拒否を備える第１の競合信号を生成するステップと、第１の競合信号が許可を備える場合、第１のタイムスロットを、フォトニックスイッチの第１の出力ポート用に第１のＴＯＲスイッチに割り当てるステップと、を含む。加えて、本方法は、フォトニックスイッチング構造が、第１のＴＯＲスイッチに第１の競合信号を送信するステップと、第１の競合信号が許可を備える場合、フォトニックスイッチング構造が、第１のＴＯＲスイッチから、第１のタイムスロットの間に第１の光フレームを受信するステップと、を含む。

本発明の態様に係るフォトニックフレームを調整する実施形態の方法は、光フレームについて、トップ・オブ・ラック（ＴＯＲ）スイッチからフォトニックスイッチング構造を経てＴＯＲスイッチに戻るラウンドトリップタイム（ＲＴＴ）を決定するステップと、ＴＯＲスイッチが、フォトニックスイッチング構造に、フォトニックスイッチング構造のフォトニックスイッチの第１の出力ポートを示す第１の送信要求を送信するステップと、を含む。本方法はまた、ＴＯＲスイッチが、フォトニックスイッチング構造から競合応答を受信するステップと、競合応答が第１の送信要求の許可を示す場合、第１の送信要求の送信後のＲＴＴと処理時間とを足した第１の合計時間に、ＴＯＲスイッチが、フォトニックスイッチング構造に第１のフレームを送信するステップと、を含む。

本発明の態様に係る実施形態のフォトニックスイッチング構造は、第１のトップ・オブ・ラック（ＴＯＲ）スイッチから、第１の光フレームをフォトニックスイッチの第１の出力ポートに交換するための第１のタイムスロットを要求する第１の送信要求を受信するように構成される第１のラベル検出部と、フォトニックスイッチの第１の出力ポートが第１のタイムスロットの間に利用可能であるか否かを判定し、第１のタイムスロットが利用可能である場合に第１のタイムスロットを第１のフレームに割り当て、 第１のタイムスロットの間に、送信される第１のフレームを拒否または許可する第１の競合信号を第１のＴＯＲスイッチに送信するように構成されるスイッチ制御部と、を備える。また、フォトニックスイッチング構造は、第１の競合信号が第１の送信要求を許可する場合、第１のタイムスロットの間に第１のＴＯＲスイッチから第１のフレームを受信するように構成されるフォトニックスイッチを備える。

上記は、以下の本発明の詳細な説明がより良く理解されるように、むしろ広く本発明の態様を概説した。以下に説明する本発明の実施形態の更なる特徴および利点は、本発明の特許請求の範囲の主題を形成する。当業者であれば、開示された概念および特定の実施形態が容易に、本発明の同じ目的を実施するために他の構造またはプロセスを修正または設計するための基礎として利用することができることが理解できるであろう。また、当業者であれば、添付の特許請求の範囲に記載されたような等価な構成は、本発明の趣旨および範囲から逸脱しないことが理解できるであろう。

本発明とその利点がより完全に理解されるように、その参照が、添付の図面と併せて以下の説明を参照する。
データセンターの実施形態を示す図である。 フォトニックスイッチング構造の実施形態を示す図である。 フォトニックスイッチングシステムの実施形態を示す図である。 要求テーブルの実施形態を示す図である。 スケジュールの実施形態を示す図である。 フォトニックフレームを調整する方法の実施形態のフローチャートである。 フォトニックフレームをスケジュールする方法の実施形態のフローチャートである。 フォトニックパケット・スイッチングのためのシステムの実施形態を示す図である。 フォトニックパケット・スイッチングシステムに関する波形およびアイダイアグラムを示す図である。 フォトニックパケット・スイッチングシステムに関する波形およびアイダイアグラムを示す図である。 フォトニックパケット・スイッチングシステムに関する波形およびアイダイアグラムを示す図である。 フォトニックパケット・スイッチングシステムに関する波形およびアイダイアグラムを示す図である。 フォトニックパケット・スイッチングのためのシステムの別の実施形態を示す図である。 異なる図面において対応する数字と記号は、一般に、別段の指定がない限り対応する要素を指す。図面は、実施形態の関連する態様を明確に例示するために描かれており、必ずしも縮尺通りに描かれていない。

最初に留意すべきこととして、１以上の実施形態の例示的実装が以下に提供されるが、開示されるシステムおよび／または方法は、現在知られているか存在しているかどうかに関わらず、任意の数の技法を用いて実施されてよい。本開示は、決して、本明細書に図示および記載される例示的な設計および実装等の、以下に例示する例示の実装、図面および技術に限定されるものではなく、均等物の全範囲とともに、添付の特許請求の範囲内で変更することができる。

一実施形態では、出力先にフレームの許可または拒否を通知するために、１つの波長が用いられる。許可または拒否は、フレームにおいてラップされてもされなくてもよい。トップ・オブ・ラック（ＴＯＲ）スイッチとフォトニックスイッチング構造の間の伝送は、スロット持続期間中に同期される。競合分析に続いて、スイッチ制御部は、タイムスロットの交換マップを決定する。そして、異なるラウンドトリップタイム（ＲＴＴ）で、フォトニックスイッチの入力においてＴＯＲスイッチから同期してフレームが受信される。スケジューリングアルゴリズムはスロットベースのシステムに基づき、スイッチはスロットごとまたは数スロットごとに１回、１つのシグナリング波長を用いて、同期メッセージの周期的伝送を送信する。フォトニックフレームは、いくつかの最小のジッタと同時にスイッチ入力に到達するので、タイムスロットは時間の単位として用いられる。

図１は、データセンター１００、単一ハブ３層データセンターを示す。サーバーバンク１０４はそれぞれＮ個のサーバー１０２を含む。サーバーバンクのサーバーはＴＯＲスイッチ１０６（最小のスイッチ）に接続される。サーバー１０２およびＴＯＲスイッチ１０６はラックに組織される。ＴＯＲグループ１０８（クラスタースイッチ）はＴＯＲスイッチ１０６に接続される。１つのＴＯＲグループにつきＭ個のＴＯＲスイッチがあり、Ｐ個のＴＯＲグループがある。ＴＯＲグループ１０８はフォトニックスイッチ１１０、ｎ個のパラレルインターフェースを備えるｎＰ×ｎＰフォトニックスイッチに接続される。一例では、Ｎ＝４８、Ｍ＝３２、Ｐ＝３２、且つｎ＝１であり、この例では５０，０００個のサーバーが設けられる。トラフィックはサーバー１０２のソースサーバーからＴＯＲスイッチ１０６を経由し、ＴＯＲグループ１０８はフォトニックスイッチ１１０によって交換される。その後、トラフィックはＴＯＲ群１０８とＴＯＲスイッチ１０６を経由し、サーバー１０２の目標サーバーに到達する。

図２は、バッファレスフォトニックスイッチング・アーキテクチャを有するフォトニックスイッチング構造１６０を示す。シグナリングまたは制御波帯１６６とデータまたはペイロード波帯１６４との分離が存在する。例えば、１３１０ｎｍの波長帯域は、ペイロードデータのために使用され、１５５０ｎｍの波長帯域は制御シグナリングに使用される。

１５５０ｎｍ波帯のシリコンフォトニックトランシーバは、制御信号の生成および受信に用いられてよい。高速波長分割多重（ＷＤＭ）用の光ソースとして、低コストのファブリペロー（Fabrey-Perot）レーザーが用いられてよい。ＴＯＲグループには、ネットワークのセグメントまたはホップごとに統合されたトランシーバのペアがあってよい。シグナリングパスは、二つの点またはノード間においてポイントツーポイント情報を伝達する。ＴＯＲスイッチ１６２では、宛先アドレスおよびペイロードデータが２つの別々のバンドで符号化され、変調される。ラベルは制御波長に変調され、光集積回路（ＰＩＣ）に統合することができるフォトニックスイッチング構造１６８に送信される。一例では、レーザアレイは、自動ピックアンドプレース機械とパッシブアライメントを用いて、シリコンフォトニックチップ上にフリップチップ接続される。物理的特徴とアライメントマークを使用して、アレイが適切な位置にはんだ付けされ、シリコンフォトニックチップ上の対応する導波路とレーザーが正確に位置合わせされる。シリコンチップの導波路には、広帯域レーザーを正確なＷＤＭレーザーに変換するための格子が存在してもよい。格子は、フォトリソグラフィマスクを用いて同時にインプリントされる。レーザー回折格子はシリコンプロセスを用いて作製されるので、レーザーは必要な波長を生成することができる。

フォトニックスイッチング構造１６８では、ラベル情報がラベル検出部１７０によって復号される。例えば、ラベル検出部１７０はＷＤＭ検出器に統合されてよい。ラベル信号は波長によって分割される。そして、光信号が電気信号に変換されることにより、各分離波長信号の電力が検出される。一例では、分離波長信号の電力はデジタル二値信号に変換される。電力が閾値より大きい場合は１が生成され、信号が閾値より小さい場合は０が生成され、逆もまた同様である。デジタル信号は、対応するパターンの宛先アドレスを示してよく、したがって光スイッチ１７２の対応する出力ポートを示してよい。

復号されたラベル情報は次にスイッチ制御部１７４に伝えられる。スイッチ制御部１７４では、電気ドメインにおいて競合分析およびスケジューリングが実行される。スイッチ制御部１７４は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）として実現されてよく、或いは、特定用途向け集積回路（ＡＳＩＣ）等の別の専用ハードウェアプロセッサとして実現されてよい。一例では、フレームは許可されるか拒絶されるかのいずれかである。スイッチ制御部１７４は、光スイッチ１７２（ｎＰ×ｎＰ光空間スイッチ、またはｎ個のパラレルのＰ×Ｐスイッチ）内の接続を調節して、許可されたフレームの交換を促進する。ＴＯＲスイッチが要求されたスロットの許可または拒否された情報を受信できるようにスロットの始めに、ペイロードスロットが許可されたスケジューリング情報がコンバイナ１８２に伝達される。一例では、スイッチ制御部１７４は光スイッチ１７２のスケジュールを維持する。同期制御では、タイムスロット中に、各入力端子と各出力端子が１回だけ用いられてよい。ＴＯＲスイッチがＲＴＴ＋ｐのタイムスロットで入力端子と出力端子を要求するとき（ｐは送信要求を処理するための処理時間である）、スイッチ制御部１７４は、要求されたタイムスロットにおいて出力が利用可能であるか否かをチェックする。出力が利用可能な場合、そのタイムスロットと出力ポートは、要求されたフレームのためにスケジュールされる。出力ポートが既にそのタイムスロットのためにスケジュールされている場合、要求が拒否されてよい。代替として、フレームは、後続のタイムスロットのためにスケジュールされる。

ペイロードデータは光スイッチ１７２によって交換される。光スイッチ１７２は光空間スイッチであってよい。光空間スイッチはフォトニックパケットスイッチであり、光フレームの持続時間中に入力を出力に結合する。一例では、光スイッチ１７２は固体フォトニックスイッチであり、例えばシリコン製である。

交換されたペイロードデータは、任意にフィルタ１７６によってフィルタされる。フィルタは、ペイロード波長を通し制御波長を除去する。フィルタ１７６は、バンドパスまたはローパスフィルタであってよい。フィルタ１７６は、ペイロード波長の通過を許可し、制御波長を除去する。一部の実施形態では、このようなフィルタは使用されず、ラベル検出部１７０がシグナリング波帯用のバンドパスフィルタである。

そして、ブロック１７８において同期情報が付加される。このブロックでは、λ_１（制御波帯中の波長）でパルスを生成する。一例では、同期パルスは一定の間隔で生成される。例えば、タイムスロットごとに同期パルスが付加される。ラッパースキームが採用されない場合、最長のパケットサイズは１５００バイトであってよい。そして、１００Ｇｂｐｓリンクを介して、１２０ｎｓ＋パケット間ギャップごとに同期メッセージが送信される。ラッパーサイズがＷ＝１６パケットである場合、最大パケットサイズが１５００バイトであることを考慮して、１００Ｇｂｐｓリンクに対して、１９２０ｎｓ＋定義されたラッパーギャップ時間ごとに、同期パルスが送信される。ラッパーとそのギャップについては、２０１３年５月１０日出願の「フォトニックパケットをラップするシステムおよび方法（System and Method for Wrapping Photonic Packets）」と題された米国特許仮出願第６１／８２２，１４７号（ＵＳ２０１４０３３４８１９として公開されている米国特許出願番号第１４／２７５，５２０号）において詳述されており、この出願は参照により本明細書に援用される。同時に、同期パルスは宛先ＴＯＲのためにλ_１上に変調される。

次に、競合がない場合、ブロック１８０において別のパルスが付加される。λ_２の競合パルス、すなわち制御波帯中の別の波長は、同期パルスの前であっても、後であっても、同時であってもよい。一例では、競合パルスを生成するとき、それは競合がないことを示し、要求された宛先用のフレームがＴＯＲスイッチによって送信されてよい。競合パルスの欠如は出力の競合を示し、フレームがソースＴＯＲスイッチによって送信されるべきではない。代替として、競合パルスは競合がないことを示し、競合を示すパルスはない。別の例では、ブロック１８０において、２つの異なる波長にある２つのパルスを生成し、それらは４つのコードについて、コード内のビットを表す。１つのコードは拒否を表し、１つのコードは要求されたタイムスロットにおける許可を表し、１つのコードは、要求されたタイムスロットの直後のタイムスロットでの許可を表し、１つのコードは、要求されたタイムスロットの２つ後のタイムスロットでの許可を表す。ブロック１７８およびブロック１８０は、１×Ｎスプリッタである。一例では、それらはシリコンフォトニクスである。

次に、コンバイナ１８２がペイロードデータと同期パルスと競合パルスとを組み合わせる。一実施形態では、コンバイナは、競合パルスによって制御されるオンオフスイッチである。コンバイナがＯＮのとき、λ_２を搬送する導波路は、ペイロードデータを搬送する導波路と結合される。競合コントローラは、どのコンバイナをＯＮにするかを決定する。競合がない場合には、競合パルスは許可を通知するために生成される。この競合パルスは、シリコンフォトニックチップ内部のペイロードおよび同期パルスとのλ_２の組み合わせを促進する。また、信号は宛先ＴＯＲスイッチに搬送される。

フォトニックスイッチング構造１６８は、交換されたペイロードデータ１８６、同期パルス１８８および競合パルス１９０を出力する。これらの信号はＴＯＲスイッチ１６２によって受信される。

光パケット交換のための光パケットの調整のためのシステムの更なる詳細は、２０１４年４月７日出願の「フォトニック交換のシステムおよび方法（System and Method for Photonic Switching）」と題された米国特許出願第１４／２４６，６３３号において提供されており、その内容はＵＳ２０１４０３３４８１８として公開されており、参照により本明細書に援用される。

図３は、フォトニックスイッチングのためのシステム１２０を示す。フォトニックスイッチング構造およびスケジューラ１２２は、ＴＯＲスイッチ１２４，１２６，１２８，１３０，１３２，１３４，１３６，１３８に結合される。図では８個のＴＯＲスイッチが描かれているが、使用されるＴＯＲスイッチの数はこれより少なくても多くてもよい。ＴＯＲスイッチにより、データフレームがフォトニックスイッチング構造およびスケジューラ１２２に送信され、宛先ＴＯＲスイッチに送信される。フレームが送信される前に、ソースＴＯＲスイッチは、フォトニックスイッチング構造に、今後フレームを送信するための要求を送信する。スケジューラ１２２は、要求されたタイムスロット内のフレームの許可または拒否を用いて、要求された出力ポートに応答する。一例では、フォトニックスイッチング構造およびスケジューラ１２２は、後のタイムスロットにおいて交換されるフレームに対する許可を用いて応答する。

フォトニックスイッチング構造およびスケジューラ１２２は、光スイッチの入力ポートでフレームの受信を同期させるために、同時にＴＯＲスイッチに同期パルスを送信する。スロット時間は、セットアップ時間を含む、フォトニックスイッチの入力がフレームの交換のためのフォトニックスイッチの出力に接続される持続時間に等しい時間単位である。スロット時間は、フレームサイズ＋フレームと交換時間との間のギャップ時間に等しくてよい。スロット時間は、ラッパーサイズ＋ラップ間のギャップに等してよい。ラッパーは、ネットワークや宛先等の属性が同じ多くのパケットをより大きなフレームに蓄積する。新しいギャップ時間は、ネイティブパケットの全てのパケット間ギャップ（ＩＰＧ）の合計に等しい。システムはスロットシステムとして機能してよく、同期パルスは一定間隔で受信される。ＴＯＲスイッチは、ＲＴＴにフォトニックスイッチング構造におけるラベルの処理時間ｐを加えた分だけ早く要求を送信する。異なるＴＯＲスイッチについて、ＴＯＲスイッチをフォトニックスイッチング構造に接続するファイバーの長さに基づいて、ＲＴＴが異なる。スロット時間はラッパーのサイズに基づく。例えば、ラッパーが最大サイズのパケットを１つ含む場合、１つのスロットは１２０ｎｓであり、１００Ｇ伝送に用いられる。この時間は、長さ２４ｍのファイバーを光が進む時間に等しい。スイッチ制御の観点から、ＲＴＴおよびラベル処理時間はタイムスロット単位で切り上げられる。ＴＯＲスイッチ１２４は４２ｍのファイバー距離と２個のスロットのＲＴＴを備え、ＴＯＲスイッチ１２６は２０ｍのファイバー距離と１個のスロットのＲＴＴを備え、ＴＯＲスイッチ１２８は４５ｍのファイバー距離と２個のスロットのＲＴＴを備え、ＴＯＲスイッチ１３０は６０ｍのファイバー距離と３個のスロットのＲＴＴを備え、ＴＯＲスイッチ１３２は９０ｍのファイバー距離と４個のスロットのＲＴＴを備え、ＴＯＲスイッチ１３４は５５ｍのファイバー距離と３個のスロットのＲＴＴを備え、ＴＯＲスイッチ１３６は１１０ｍのファイバー距離と５個のスロットのＲＴＴを備え、ＴＯＲスイッチ１３８は８０ｍのファイバー距離と４個のスロットのＲＴＴを備える。

要求は、波長符号化された宛先ＴＯＲスイッチアドレスである。要求は、フォトニックスイッチング構造に到着する。その後、スイッチ制御部が要求を処理する。非競合宛先は許可メッセージを受信し、競合宛先は、以降のタイムスロットメッセージにおける拒否または許可を受信する。フォトニックスイッチング構造は、許可されたＴＯＲスイッチの接続性を反映したスイッチの接続性マップに基づいて、スケジュールを更新する。

ＴＯＲスイッチは、同期信号および許可メッセージを受信すると、実際に測定されたＲＴＴ＋ｐからフレームを送信する時間を決定するので、複数のＴＯＲスイッチからのフレームは、光スイッチの入力に同期して到着する。ペイロードは、許可を受けるまで、電子ドメインにおいてＴＯＲスイッチでバッファリングされる。正確なＲＴＴは、線形キャビティリングまたは光時間領域反射測定法（ＯＴＤＲ）を用いて測定することができる。ＲＴＴは、プロビジョニング中に１回の測定として測定されてよい。代替として、ＲＴＴは、管理やプロビジョニングのための専用制御波長帯に特別なメッセージを送信することにより、作動中に決定される。

図４は、光スイッチ出力を要求するＴＯＲスイッチのための要求テーブル１４０を示す。同期は、光スイッチの入力で生じる。各列は８つの入力からの要求を表し、番号は要求された出力ポートを示す。例えば、スロット１（Ｓ１）では、フォトニックスイッチング構造は、出力３に接続される入力１と、出力６に接続される入力２と、出力２に接続される入力３と、出力８に接続される入力４と、出力１に接続される入力５と、出力１に接続される入力６と、出力４に接続される入力７と、出力３に接続される入力８とから、要求を受信する。タイムスロット２（Ｓ２）では、スイッチは、接続要求の次のセットを受信する。要求は、光スイッチがそのフレームを受信するときの事前にフォトニックスイッチング構造ＲＴＴ＋ｐによって受信される。チェックマークは競合がないことを示し、×は競合を示す。

図５は、タイムスロットごとに光スイッチの出力への入力の接続性マップを示す接続性マップ２００を示す。フォトニックスイッチング構造でのスケジューリングテーブルは、フォトニックスイッチング構造から許可または拒否メッセージを受信した後にＴＯＲスイッチによって送信される実際のトラフィックに対応する。行は出力ポートを示し、セル内の数字は、出力ポートが接続する入力ポートを示す。タイムスロットは、予めＲＴＴ＋ｐに基づいてスケジュールされる。例えば、タイムスロット６では、入力３は出力１に接続され、入力１は出力２に接続され、入力４は出力３に接続され、入力７は出力４に接続され、入力６は出力５に接続され、入力５は出力７に接続される。

一例では、入力２は、タイムスロット４において出力１に接続されることを要求し、丸められたＲＴＴ＋ｐは１である。丸められたＲＴＴ＋ｐは、タイムスロット単位で切り上げられる。よって、入力２は、タイムスロット６に対してこの接続を要求している。しかしながら、出力１は既に、タイムスロット６において入力３に接続されるようにスケジュールされている。入力３は既に、タイムスロット２において出力１に接続されるように要求しており、ＲＴＴ＋ｐは２である。よって、入力３には、このような要求に対する競合がある。

スケジューラは要求を受信したときにタイムスロットが既に使用されている場合、ＴＯＲスイッチは拒否を受け取ってもよく、後に同じ接続を再試行してもよい。代替として、接続は、後のタイムスロット用にスケジュールされてよい。この例では、フォトニックスイッチング構造は、フレーム用にスケジュールされたタイムスロットを示すメッセージを送信してよい。

図６は、ＴＯＲスイッチによって実行される光フレームまたはラッパーを調整する方法のフローチャート２５０を示す。フレームは、個々のパケットまたは１以上のラップされたパケットとして定義される。最初に、ステップ２６４において、ＴＯＲスイッチが、フォトニックフレームがフォトニックスイッチング構造まで到達して戻るためのＲＴＴを決定する。これは、試運転時や運転中に実行されてよい。一例では、リニア・キャビティリングが採用される。代替として、ＯＴＤＲが採用される。

ステップ２５２では、ＴＯＲスイッチはフレームを送信するための要求を送信する。宛先アドレスは、例えば１５５０ｎｍ波長帯等の波長帯に変調される。一例では、波長帯の１２個の波長の１つにおける光の有無が、宛先アドレスのビットを示す。一例では、１２個のビットラベルが、スイッチの宛先ポートアドレスを識別する。１２個のビットは、１２個の波長に符号化される。例えば、１５００ｎｍと１６００ｎｍの間の８ｎｍ間隔の１２個の波長が採用される。波長には２つの電力レベルがある。低電力が０、高電力が１を表してよく、その逆であってもよい。１２個の波長は４０９６ポートに対応する。他の例では、４個、８個、１６個その他の数の波長が採用される。ポートはＴＯＲグループアドレスドメインまたはサブネットに接続されてよい。波長符号化についての詳細は、２０１３年５月２４日出願の「多波長符号化のシステムおよび方法（System and Method for Multi-Wavelength Encoding）」と題された米国特許出願第１３／９０２，０８５号で議論されており、その内容はＵＳ２０１４０１６１４５１として公開されており、参照により本明細書に援用される。

ステップ２５２で送信されたアドレスに応答して、ステップ２５４において、ＴＯＲは、フォトニックスイッチング構造から同期パルスおよび許可インジケータを受信する。許可は、ＴＯＲスイッチが要求されたタイムスロットにおいてフレームを送信することに関して許可が付与されたか否かを示す。一例では、同期パルスの後に許可パルスが続く場合は、フレームが送信の許可を付与されたことを示し、同期パルスの後に許可パルスが続かない場合は、フレームが送信の許可を付与されていないことを示す。別の例では、２個のビットを表す２個の波長が送信され、要求されたタイムスロットに関する拒否、許可、またはそれ以降のタイムスロットにおける許可を示す。

次に、ステップ２５８では、ＴＯＲスイッチは、現在のタイムスロットにおいてフレームを送信する権限が付与されたか否かを判定する。一例では、同期パルスの後に別のパルスが続く場合は、権限が付与されたことを示し、同期パルスの後に別のパルスが続かない場合は、許可が付与されていないことを示す。同期パルスと許可パルスは、異なる波長であってよい。代替として、同期パルスと許可パルスは、同じ波長である。同期パルスと許可パルスは、制御波帯にあってよい。一例では、二つの波長は、２つのビットを符号化するために用いられる。例えば、００は拒否を示し、１１は許可を示す、０１は次のタイムスロットにおける許可を示し、１０は２つ前のスロットの許可を示す。他の実施形態では、更に多くの波長が用いられてよい。

許可が付与された場合、ＴＯＲスイッチは、ステップ２６０においてフレームを送信する。このステップでは、ＴＯＲのスイッチが、フレームを送信する前に、タイムスロット単位のラウンド（ＲＴＴ＋ｐの）と実際のＲＴＴ＋ｐとの間の時間デルタを待機する。フレームは、統合されたＷＤＭトランシーバを用いて、ペイロード波長に変調される。フレームが割り当てられたタイムスロットの開始時にフォトニックスイッチング構造入力に到着するように、ＴＯＲスイッチはフレームを送信する。これは、フォトニックスイッチング構造の入力ポートにおけるフレームの同期到達を容易にするために、ステップ２６４で算出されたＲＴＴ＋ｐを用いて実行される。

フレームを送信する許可が付与されない場合、ＴＯＲスイッチはステップ２６２に進む。任意のステップ２６２では、ＴＯＲスイッチは、次のタイムスロットにおいてフレームが許可されたか否かを決定する。一例では、１つの波長は、要求されたタイムスロットにおいてフレームが許可されたか否かを示し、別の波長は、次のタイムスロットにおいてフレームが許可されたか否かを示す。後続のタイムスロットにおいてフレームが許可された場合、フレームはステップ２６２において、１以上のタイムスロットだけ遅延し、ステップ２６０において送信されてよい。フレームが許可されない場合、ＴＯＲスイッチはステップ２５２に戻って、フレームの送信の許可を再び求める。フレームが再度要求された場合、カウンタがインクリメントされてよい。カウンタが閾値に達した場合、フレームは廃棄されてよい。代替として、カウンタが閾値に達した場合、過負荷を処理する別のスイッチ（例えば電子フレームスイッチ）にフレームが送信される。一例では、フォトニックスイッチング構造は、管理データ、データの性能監視およびソフトウェアアップデートをＴＯＲスイッチに送信するために、未使用のスロットを用いる。

図７は、フォトニックパケット・スイッチング構造によって実行されるスケジューリングフレームの方法のフローチャート４００を示す。最初に、ステップ４０２において、フォトニックスイッチング構造により、ＴＯＲスイッチからフレーム要求が受信される。宛先情報は波長符号化されてよく、波長中の光の有無がビットを示す。タイムスロットが要求される前のＲＴＴ＋ｐにおいて、フレーム要求が受信される。

次に、ステップ４０４において、将来のフレームの宛先アドレスがフレーム要求から抽出される。例えば、宛先アドレス情報が帯域通過フィルタによってフィルタリングされて、シグナリング波長が分離される。各波長において電力が存在するか否かが決定される。一例では、波長における光パワーの存在は１ビットを示し、光パワーの不在は０ビットを示す。将来のフレームの宛先アドレスを決定するためにビットパターンが用いられてよい。

次に、ステップ４０６では、所与の時間に各入力ポートと出力ポートが最高で１回だけ使用されるように、スケジューリングが実行される。送信が承認されるフレームもあれば、拒否されるフレームもある。フォトニックスイッチング構造は、要求されたフレームが到着するタイムスロットを決定する。タイムスロットは、タイムスロット単位で丸められたＲＴＴ＋ｐである。光スイッチは、要求された出力ポートが、要求されたタイムスロット用に既にスケジュールされているか否かを決定する。競合がない場合、フレームは要求されたタイムスロット用にスケジュールされている。競合がある場合、フレームは拒否されてよい。一例では、光スイッチは、出力が次のタイムスロットで利用可能であるか否かを決定する。それが利用可能である場合、フレームは、次のタイムスロット用にスケジュールされる。次のタイムスロットが利用可能でない場合、フレームは拒否されるか、以降のタイムスロット用にスケジュールされる。

ステップ４１２では、同期および競合信号が生成される。同期パルスは、専用の波長を用いてＴＯＲスイッチを同期してよい。ＴＯＲスイッチにフレームの送信の許可を付与された場合は、同期パルスの後に競合パルスが続いてよく、許可が付与されなかった場合は、何も続かなくてよい。競合パルスと同期パルスは、制御波帯内の異なる波長であってよい。一例では、フレームが次のタイムスロットに承認されたか否かを示すために追加の波長を用いてよい。

ステップ４１４では、同期信号、競合信号および交換されたペイロードフレームがＴＯＲに送信される。交換されたペイロード信号はペイロード波帯に変調され、同期および制御信号は制御波帯に変調される。同期および競合信号は、ラベルと同じ波帯で送信されてよい。

ステップ４０７では、ペイロードデータが受信される。ペイロードフレームは、フォトニックスイッチの入力において同期して受信される。

ステップ４０８では、ペイロードデータが交換される。これは、例えば、光空間スイッチによって実行され、光空間スイッチは、スロットの持続時間の間、接続を維持する。光空間スイッチ内の接続は、現在のタイムスロットのためにスケジュールされたフレームに基づいて設定されてよい。光空間スイッチは、固体フォトニックスイッチであってよい。

最後に、ステップ４１６において、交換されたペイロードデータは、宛先ＴＯＲスイッチに送信される。ステップ４０７，４０８，４１６が実行されている間、ステップ４０２，４０６，４１２，４１４は今後のタイムスロットのために実行されている。

図８は、システム２７０、電気スイッチ２９８および光スイッチ３０６を伴う実施形態のシステムを示す。ショートパケットは電気スイッチ２９８によって交換され、ロングパケットはフォトニックスイッチ３０６によって交換される。ショートパケットが電気スイッチによって交換され高速パケットがフォトニックスイッチにより交換されるパケット交換システムについての追加の詳細は、２０１３年５月２４日に出願された「パケットストリームをステアリングするためのシステムおよび方法（System and Method for Steering Packet Streams）」と題される米国特許出願第１３／９０２００８号で議論されており、その内容はＵＳ２０１４０２６９３５１として公開されており、参照により本明細書に組み込まれる。

サーバー２７２，２７４はＴＯＲスイッチ２８０に結合され、サーバー２７６，２７８はＴＯＲスイッチ２８２に結合される。ＴＯＲスイッチ２８０およびＴＯＲスイッチ２８２への光信号は、それぞれ光‐電気変換器２８４，２８６により電気ドメインに変換される。

プロセッサ２８８、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）は、パケットを処理する。一例では、プロセッサ２８８はＴＯＲスイッチ２８０，２８２と統合される。着信パケットは入力２９１および入力２９４によって処理され、発信パケットは、出口２９２および出口２９６によって処理される。ＴＯＲスイッチ２８０，２８２とプロセッサ２８８とのリンクは、１０Gigabit Ethernetである。入口２９１および入口２９４では、長いパケットがショートパケットから分離される。ロングパケットは、パケット競合を解消することにより、フォトニックスイッチングのために作成される。競合が解消された後、パケットが圧縮され、ビット単位でスクランブルされ、フォトニック宛先ラベルが追加される。ラベルの後に、スクランブルされたメディアアクセス制御（ＭＡＣ）フレームが続く。ロングパケットを圧縮することにより、帯域内フォトニックラベルを挿入するのに十分なパケット間ギャップがあり、フォトニックスイッチ接続セットアップのために多くの時間があり、また、宛先集約スイッチにおける受信機の同期のために多くの時間がある。パケット圧縮は、出力物理層でのクロック速度を上げることによって達成される。ロングパケットは、１１．３５Ｇｂ／秒で１０％オーバークロックされる。ラベルは、１１．３５Ｇｂ／秒でショートパターンである。パケット圧縮に関する追加の詳細は、２０１３年５月２４日に出願された「パケットの加速および減速のためのシステムおよび方法（System and Method for Accelerating and Decelerating Packets）」と題される米国特許出願第１３／９０１９４４号（現在米国特許第８，９７１，３２１号）によって提供され、参照により本明細書に組み込まれる。

出口２９２および出口２９６では、逆の操作が実行される。フォトニックロングパケットと電子ショートパケットが受信される。パケットは、インターネットプロトコル（ＩＰ）／イーサネットパケットとして再び順序付けされ、宛先ＴＯＲスイッチに向けて転送される。

処理されたパケットは、その後、電気‐光変換器２９０，２９３，２９５，２９７により、電気ドメインから光ドメインに変換される。ショートパケットは、電気‐光変換器２９０，２９５にルーティングされ、更に電気スイッチ２９８によって交換される。

ロングパケットは、光スイッチ３０６、４×４チタン酸ジルコン酸鉛（ＰＬＺＴ）フォトニックスイッチにルーティングされる。フォトニックスイッチ３０６のスイッチング時間は約１０〜２０ｎｓである。ファイバスプリッタ３０１は、電力の１０％を光−電気変換器３０２へ向ける。電気信号は、スイッチ制御部３０４、ＦＰＧＡベースのスイッチコントローラによりフォトニックスイッチ３０６を制御するために用いられる。ファイバー遅延線３０３は、スイッチ制御部がフォトニックラベルを読み、パケットが到着する前にスイッチ接続を設定できるように、十分に長く信号を遅延させる。

図９Ａ〜９Ｃは、図８のシステム２７０からの結果を示す。サーバー２７２は、４つの異なるＭＡＣアドレスをもつイーサネットフレームを送信し、それらはそれぞれフォトニックスイッチ３０６の異なるフォトニック出力ポートに向かう。図９Ａは、フォトニックスイッチ３０６の４つの出力ポートにおけるフレーム波形を用いたグラフ３１０を示す。交換されたフレームがある場合、光と波形が存在しない場合、受光器電圧極性が水平線と反転する。

図９Ｂはフレーム構造３５０を示す。フレーム構造３５０は、ラベル３５２（８バイト）と、ギャップおよびプリアンブル３５４（１７６バイト）と、スタート・フレーム・デリミタ（ＳＦＤ）３５６と、メディアアクセス制御（ＭＡＣ）フレーム３５８（１４７０バイト）とを含む。

図９Ｃは、フォトニックスイッチ３０６の出力ポート１，２の詳細な出力フレーム波形を用いたグラフ３２０を示す。曲線３２２は、フォトニックフレームの送信が完了したことを示し、曲線３２４は、プリアンブルおよびフォトニックラベルの送信を開始する。時間ｔ０には、ラベルとギャップとプリアンブルとＳＦＤとの合計時間を表す。時間ｔ１は、フレームの送信が完了する前にラベルのプロセスを開始することができる最も早い時間を表す。時間ｔ１は１０６．９ｎｓであり、スイッチ応答時間ｔ２は１２ｎｓであり、レシーバ同期のための残りのプリアンブルは１５ｎｓ、クロックおよびデータ回復（ＣＤＲ）のためのプリアンブルｔ３は１３ｎｓであり、ＳＦＤ時間が１２ｎｓである。

図９Ｄは、交換された信号のアイダイアグラムを用いたグラフ３３０を示す。総処理時間が１３０ｎｓであるので、制御処理のための待ち時間は、約１３０ナノ秒−スイッチ応答時間−残りのプリアンブル時間、すなわち１０３ｎｓである。この遅延は、２１ｍファイバー遅延線によって補償することができる。

図１０は、システム３４０、光空間スイッチングを用いたフォトニックスイッチングシステムの実施形態を示す。システム３４０は、図２のフォトニックスイッチング構造１６０の実施例であってよい。ラッパースキームを用いることにより、全てのパケットが大きなフォトニックフレームにラップされるので、小さなパケットを処理するための電気パケットスイッチを必要としない。制御信号経路とペイロード・データパスとして、別個の波長帯が用いられる。フォトニックルーティングラベルは、往路、ソースＴＯＲスイッチからフォトニックスイッチングコアへのパスで用いられる。復路、フォトニックコアから宛先ＴＯＲスイッチへのパスでのシグナリングは、競合制御および同期のために用いられる。

シミュレータ３４４およびシミュレータ３４６により、サーバ・ネットワーク３４２がシミュレートされる。シミュレータ３４４および３４６は、小型のフォームファクタ・プラガブル・トランシーバー（ＳＦＰ）３４８，３５０，３５２，３５４を含み、これらはＴＯＲスイッチ３５６，３５８，３６０，３６２に接続される。信号は、ＦＰＧＡ３６６に送信される。

ＦＰＧＡ３６６では、ＳＦＰ３６８によって信号が受信される。これらの信号はフロントエンド・アダプタ３７２によって処理される。ラベル・ジェネレータ３７４によってラベルが生成される。ＳＦＰ３７８により、信号およびグループがフォトニックスイッチング構造３８６およびＦＰＧＡ３９０に出力される。

ラベルの光信号は光‐電気変換器３９８により電気信号に変換され、ＦＰＧＡ３９０によって受信される。それらがプロセッサ３９６によって処理される。次に、制御信号エクストラクタ３９４によって制御信号が抽出される。この制御信号は、低電圧差動信号（ＬＶＤＳ）により、トランジスタ‐トランジスタ論理回路（ＴＴＬ）ボード３９２に変換される。

データウェーブパス（ｗａｖｅｐａｔｈ）信号はマルチプレクサ３８０（４０Ｇマルチプレクサ）によって多重化され、フォトニックスイッチング構造３８６に出力される。ＦＰＧＡ３９０からの制御信号もフォトニックスイッチング構造３８６に入力される。フォトニックスイッチング構造３８６は４×４光空間スイッチである。信号は交換され、ＦＰＧＡ３６６に出力される。

信号はデマルチプレクサ３８２およびＳＦＰ３７８によって受信される。信号はバックエンド・アダプタ３７６によって処理される。信号は、ＦＰＧＡメザニンカード（ＦＭＣ）により、サブミニチュア・バージョンＡ（ＳＭＡ）コンバータ３７０に変換される。信号は電気−光変換器３６４により光信号に変換され、ＴＯＲスイッチ３５６，３５８，３６０，３６２に進む。

本開示においていくつかの実施形態が提供されたが、留意すべきこととして、開示されたシステムおよび方法は、本開示の趣旨または範囲から逸脱することなく、多くの他の特定の形態で具体化されてよい。本発明の実施例は例示であって限定的なものではないと考えられるべきであり、意図は、本明細書において与えられた詳細に限定されるものではない。例えば、種々の要素またはコンポーネントが別のシステムに組み合わせられてよく、或いは統合されてよい。或いは、特定の機能が省略されてよく、或いは実装されなくてよい。

また、種々の実施形態において個別のまたは別個のものとして説明および例示された技術、システム、サブシステムおよび方法は、本開示の範囲から逸脱することなく、他のシステム、モジュール、技術または方法と組み合わせされてよく、或いは統合されてもよい。相互に結合または直接結合または通信するように図示または説明された他の要素は、いくつかのインターフェース、デバイス、または中間コンポーネントを介して、機械的に、或いは電気的に、或いはその他の方式で、間接的に結合されてよく、或いは通信してもよい。変更、置換および改変の他の例は当業者によって確認可能であり、本明細書に開示される趣旨および範囲から逸脱することなく行うことができる。

Claims (18)

1. フォトニックフレームスケジューリングの方法であって、
   フォトニックスイッチング構造が、第１のトップ・オブ・ラック（ＴＯＲ）スイッチから、前記フォトニックスイッチング構造のフォトニックスイッチの第１の出力ポートに第１の光フレームをスイッチするための第１のタイムスロットを要求する第１のフレーム要求を受信するステップと、
   前記フォトニックスイッチの前記第１の出力ポートが前記第１のタイムスロットの間に利用可能であるか否かを判定するステップと、
   前記判定に従って、許可または拒否を備える第１の競合信号を生成するステップと、
   前記第１の競合信号が前記許可を備える場合、前記第１のタイムスロットを、前記フォトニックスイッチの前記第１の出力ポート用に前記第１のＴＯＲスイッチに割り当てるステップと、
   前記フォトニックスイッチング構造が、前記第１のＴＯＲスイッチに前記第１の競合信号を送信するステップと、
   前記第１の競合信号が前記許可を備える場合、前記フォトニックスイッチング構造が、前記第１のＴＯＲスイッチから、前記第１のタイムスロットの間に前記第１の光フレームを受信するステップと、
   を含み、更に、
   前記第１の競合信号が前記拒否を備える場合、
   前記フォトニックスイッチの前記第１の出力ポートが第２のタイムスロットの間に利用可能であるか否かを判定するステップであって、前記第２のタイムスロットは前記第１のタイムスロットの後である、ステップと、
   前記第２のタイムスロットを、前記フォトニックスイッチの前記第１の出力ポート用に前記第１のＴＯＲスイッチに割り当てるステップと、
   前記フォトニックスイッチング構造が、前記第１のＴＯＲスイッチから、前記第２のタイムスロットの間に前記第１の光フレームを受信するステップと、
   を更に含む、方法。
2. 前記フォトニックスイッチング構造が、第２のＴＯＲスイッチから、第２の光フレームを前記フォトニックスイッチの前記第１の出力ポートに交換するための前記第１のタイムスロットを要求する第２のフレーム要求を受信するステップと、
   前記第１のフレーム要求と前記第２のフレーム要求の間の競合を検出するステップと、
   を更に含む、請求項１に記載の方法。
3. 前記第１のタイムスロットの持続時間内に、前記フォトニックスイッチの第１の入力ポートを前記フォトニックスイッチの前記第１の出力ポートに接続するステップ、
   を更に含み、
   前記第１の光フレームを受信するステップは、前記フォトニックスイッチの前記第１の入力ポート上の前記第１の光フレームを受信するステップを含む、
   請求項１に記載の方法。
4. 前記フォトニックスイッチング構造が、前記第１のＴＯＲスイッチに同期パルスを送信するステップ、
   を更に含む、請求項１に記載の方法。
5. 前記第１のフレーム要求は制御波帯にあり、前記第１の光フレームはペイロード波帯にある、
   請求項１に記載の方法。
6. 前記第１のフレーム要求に従って前記第１の光フレームを交換して、交換された光フレームを生成するステップと、
   前記フォトニックスイッチング構造が、第２のＴＯＲスイッチに前記交換された光フレームを送信するステップと、
   を更に含む、請求項１に記載の方法。
7. 前記第１の競合信号は、第１のビットを表す第１の波長の第１のパルスと、第２のビットを表す第２の波長の第２のパルスとを含む、
   請求項１に記載の方法。
8. フォトニックフレームを調整する方法であって、
   光フレームについて、トップ・オブ・ラック（ＴＯＲ）スイッチからフォトニックスイッチング構造を経て前記ＴＯＲスイッチに戻るラウンドトリップタイム（ＲＴＴ）を決定して、算出されたラウンドトリップタイムプラス処理時間を生成するステップと、
   前記ＴＯＲスイッチが、前記フォトニックスイッチング構造に、前記フォトニックスイッチング構造のフォトニックスイッチの第１の出力ポートを示す第１の送信要求を送信するステップと、
   前記ＴＯＲスイッチが、前記フォトニックスイッチング構造から競合応答を受信するステップと、
   前記競合応答が前記第１の送信要求の許可を示す場合、前記第１の送信要求の送信後の前記ＲＴＴプラス処理時間の第１の合計時間に、前記ＴＯＲスイッチが、前記フォトニックスイッチング構造に第１のフレームを送信するステップと、
   を含む方法。
9. 前記競合応答が前記第１の送信要求を拒否する場合、前記ＴＯＲスイッチが、前記フォトニックスイッチング構造に、前記フォトニックスイッチの前記第１の出力ポートを示す第２の送信要求を送信するステップ、
   を更に含む、請求項８に記載の方法。
10. 前記第１の送信要求の送信後の前記ＲＴＴと前記処理時間とタイムスロットとを足した第２の合計時間に、前記ＴＯＲスイッチが、前記フォトニックスイッチング構造に前記第１のフレームを送信するステップ、
    を更に含む、請求項８に記載の方法。
11. 前記ＴＯＲスイッチが、前記フォトニックスイッチング構造から同期パルスを受信するステップ、
    を更に含む、請求項８に記載の方法。
12. 前記第１のフレームの送信前、前記競合応答の受信後に、処理時間を加えた丸められたラウンドトリップタイムプラスと、前記処理時間を加えた算出されたラウンドトリップタイムとの時間差を待機するステップ、
    を更に含む、請求項８に記載の方法。
13. 第１のトップ・オブ・ラック（ＴＯＲ）スイッチから、第１の光フレームをフォトニックスイッチの第１の出力ポートに交換するための第１のタイムスロットを要求する第１の送信要求を受信するように構成される第１のラベル検出部と、
    前記フォトニックスイッチの前記第１の出力ポートが前記第１のタイムスロットの間に利用可能であるか否かを判定し、前記第１のタイムスロットが利用可能である場合に前記第１のタイムスロットを第１のフレームに割り当て、前記第１のタイムスロットの間に、送信される前記第１のフレームを拒否または許可する第１の競合信号を前記第１のＴＯＲスイッチに送信するように構成されるスイッチ制御部と、
    前記第１の競合信号が前記第１の送信要求を許可する場合、前記第１のタイムスロットの間に前記第１のＴＯＲスイッチから前記第１のフレームを受信するように構成される前記フォトニックスイッチと、
    を備えるフォトニックスイッチング構造であって、
    前記第１の競合信号は、前記第１のフレームが拒否されたのか、前記第１のタイムスロットに割り当てられたのか、または第２のタイムスロットに割り当てられたのかを示し、前記第２のタイムスロットは前記第１のタイムスロットの後である、
    フォトニックスイッチング構造。
14. 第２のＴＯＲスイッチから、第２の光フレームを前記フォトニックスイッチの前記第１の出力ポートに交換するための前記第１のタイムスロットを要求する第２の送信要求を受信するように構成される第２のラベル検出部、
    を更に含み、
    前記スイッチ制御部は、前記第１および第２の送信要求に従って、競合を検出するように構成される、
    請求項１３に記載のフォトニックスイッチング構造。
15. 前記第１の競合信号は、第１のビットを表す第１の波長の第１のパルスと、第２のビットを表す第２の波長の第２のパルスとを含む、
    請求項１３に記載のフォトニックスイッチング構造。
16. 前記スイッチ制御部は、前記第１のタイムスロットの間に、前記フォトニックスイッチの第１の入力ポートを前記フォトニックスイッチの前記第１の出力ポートに接続するように構成され、前記フォトニックスイッチの前記第１の入力ポートは、前記第１のフレームを受信するように構成される、
    請求項１３に記載のフォトニックスイッチング構造。
17. 前記フォトニックスイッチは光空間スイッチである、
    請求項１３に記載のフォトニックスイッチング構造。
18. 前記送信要求は制御波帯にあり、前記第１の光フレームはペイロード波帯にある、
    請求項１３に記載のフォトニックスイッチング構造。

Images