JP6216414B2 - 設計支援装置及び設計支援方法 - Google Patents
設計支援装置及び設計支援方法 Download PDFInfo
- Publication number
- JP6216414B2 JP6216414B2 JP2016120161A JP2016120161A JP6216414B2 JP 6216414 B2 JP6216414 B2 JP 6216414B2 JP 2016120161 A JP2016120161 A JP 2016120161A JP 2016120161 A JP2016120161 A JP 2016120161A JP 6216414 B2 JP6216414 B2 JP 6216414B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- macro
- design support
- information
- macros
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
図1に示すように、設計支援装置10は、半導体装置のアーキテクチ設計を支援するための装置であり、例えば一般的な設計支援装置(CAD:Computer Aided Design )である。この設計支援装置10は、処理装置11、メモリ12、入力装置13、表示装置14、記憶装置15、ドライブ装置16、及び通信装置17を備える。
)との間でプログラムやデータの送受信を行う。また、設計支援装置10は、データ作成中に生成した各種の情報を、例えば電子メールにより、他の設計者に通知する。また、設計支援装置10は、外部の情報提供者のデータベース等からネットワークを介して、上述のプログラムとデータを受け取り、必要に応じて、メモリ12にロードして使用することもできる。
図2(a)に示すように、チップ(「FF0101」と表記)20は、複数の機能マクロ21a〜21eを含む。機能マクロ21aは、機能マクロ22aを含み、機能マクロ21cは、機能マクロ22bを含む。例えば、図2(b)に示すように、機能マクロ(「Z001」と表記)25は複合マクロであり、機能マクロ26a,26b,26cを含む。機能マクロ26aは、機能マクロ27a,27bを含む。機能マクロ26bは、機能マクロ27c,27dを含む。機能マクロ26cは、機能マクロ27eを含む。なお、チップ20の表記「FF0101」は品種番号であり、各機能マクロ21a〜22b,25〜27eの表記(例えば、機能マクロ21aの「F001」)はモジュール名である。
図3に示すように、設計支援装置10は、品種情報管理データベース(DB)31と、マクロ情報管理データベース(DB)32とを有している。これらのDB31,32は、例えば、図1に示す記憶装置15に格納されている。
アーキテクチャ情報は、品種名、版数(バージョン)、仕様(スペック)、機能(ファンクション)、ステータス、制約事項を含む。また、アーキテクチャ情報は、チップに搭載された機能マクロを特定するための情報を含む。この情報は、機能マクロのモジュール名、機能、チップに搭載された機能マクロの数(搭載個数)を含む。また、アーキテクチャ情報は、搭載された機能マクロにおける接続情報を含む。接続情報は、機能マクロに接続された他の機能マクロのモジュール名、機能マクロに接続された端子セルのモジュール名である。
即ち、設計支援装置10は、マクロ条件とチップ構成条件を入力し(ステップ41)、条件に合致するチップカタログ情報(チップの機能情報や仕様情報)を品種情報管理DB31から抽出する(ステップ42)。
即ち、設計支援装置10は、図5に示す登録画面(登録ウインドウ)51を表示装置14に表示する。登録画面51には、マクロ仕様、接続仕様、チップ構成、制約事項、等の入力項目が設定されている。設計支援装置10は、各項目に入力された情報を、品種情報管理DB31に登録する。
図6に示すように、設計支援装置10は、マクロ検索画面(ウインドウ:Window)61を表示装置14に表示する。そして、設計支援装置10は、入力項目(品種の特徴、等)に基づいて品種情報管理DB31を検索し、検索により得られた情報を画面61に表示する。表示する項目は、例えば、マクロ仕様、複合マクロの構成,接続仕様、搭載品種実績、利用時の制約条件、等である。これにより、設計者は、所望のマクロがあるか、利用可
能な複合マクロがあるか、どの品種に搭載された実績があるか、利用する(他マクロとの接続)にあたって制約条件、禁止事項などはどうか、を参照することができる。
設計支援装置10は、アーキテクチャを構成する過程において、機能マクロ間の矛盾を検出する。例えば、図2(b)に示す複合モジュール25は、機能マクロ26aに含まれる機能マクロ27bと、機能マクロ26cに含まれる機能マクロ27eを有している。両機能マクロ27b,27eは互いに同じモジュール名であり、互いに同じ機能を有している。この2つの機能マクロ27b,27eにおいて、版数が異なると、例えば使用上の制約条件が異なる。このような機能マクロ27b,27eは、チップの動作を不安定にする場合がある。このため、設計支援装置10は、アーキテクチャ構成図に含まれる複数の機能マクロのそれぞれについて矛盾を検出し、検出した矛盾(例えば、版数エラー)を表示する。
図7に示すように、先ず、設計支援装置10は、検索条件を入力する(ステップ71)。検索条件は、機能マクロのモジュール名、接続マクロ、接続端子の仕様である。
致が必須な項目と、一致する項目の数の割合やしきい値とが設定されてもよい。
また、設計支援装置10は、搭載品種リスト73に登録した品種に含まれる機能マクロの開発ステータスを、品種情報管理DB31から抽出する(ステップ77)。開発ステータスは、品種や機能マクロの開発状況(開発が完了しているか、チップに搭載された実績はあるか)や製造状況(出荷数、製造数)、等である。この開発ステータスは、設計者に対し、安定した機能マクロ(実装済みや出荷実績が高い品種,機能マクロ)の利用を可能とする。
図8に示すように、先ず、設計支援装置10は、検索条件を入力する(ステップ81)。検索条件は、機能マクロのモジュール名、接続マクロの仕様である。
図10に示すように、設計支援装置10は、表示装置14に、構成図作成画面(ウインドウ)91と、検索結果を示す画面(ウインドウ)92,93を表示する。構成図作成画面91には、モジュール名、版数、機能、ステータス、制約事項をそれぞれ入力及び表示する項目欄91aが設定されている。検索結果表示画面92には、検索により得られた機能マクロ(モジュール)の情報(例えば、モジュール名、機能、作成者、搭載品種)が表示される。検索結果表示画面93には、検索により得られた品種に含まれる機能マクロの
情報(例えば、モジュール名、版数、機能、ステータス、制約)が表示される。
例えば、流用先の品種の設計において機能マクロに不具合が発見され、その不具合が品種の動作に影響する場合、機能マクロは、品種の設計者によって、或いは機能マクロの作成者によって、修正される。そして、修正による更新情報が、機能マクロの情報を格納したデータベース(マクロ情報管理DB32)に登録される。発見された不具合が品種の動作に影響しない場合、発見された不具合は、例えば制約情報として、機能マクロの情報を格納したデータベース(マクロ情報管理DB32)に登録される。
即ち、図11に示すように、設計支援装置10は、マクロ情報更新画面101を表示装置14に表示する。そして、設計支援装置10は、更新画面101により入力されたマクロ名によりデータベース63の派生流用派生履歴を検索し、流用経路・派生経路の品種を把握し、品種リスト103を作成する(ステップ102)。品種リスト103には、経路における品種,機能マクロの作成者の氏名、メールアドレス、通知内容(登録された情報)が格納されている。次いで、設計支援装置10は、作成した品種リスト103に基づいて、通知メールを発信する(ステップ104)。
(1)設計支援装置10は、既存の半導体集積回路に含まれる機能マクロの情報と、機能マクロ間の接続情報を含むアーキテクチャ情報が品種毎に管理されたデータベースから、作成する半導体集積回路に搭載する機能マクロを含む品種を検索する。そして、設計支援装置10は、検索により得られた品種のアーキテクチャ情報をデータベースから抽出し、作成する半導体集積回路のアーキテクチャ情報と、抽出した品種のアーキテクチャ情報を比較し、設計する半導体集積回路のアーキテクチャ情報に類似するアーキテクチャ情報の品種を抽出する。既存の半導体集積回路のアーキテクチャ情報には、機能マクロ間の接続情報が含まれる。従って、作成する半導体集積回路に搭載する機能マクロに対して、接続実績のある機能マクロを容易に把握することができる。その結果、互いに接続する機能マクロを把握するまでの時間が、従来の手法に比べて短くなるため、設計に要する時間の短縮を図ることができる。
・上記実施形態では、品種情報管理DBを設計支援装置10の記憶装置15に格納したが、設計支援装置10がアクセス可能であればよく、ネットワークを介して接続される装置(例えば、他の設計支援装置やサーバ装置)に格納されていてもよい。
21a〜27e 機能マクロ
31 品種情報管理データベース
32 マクロ情報管理データベース
83 マトリックステーブル
Claims (10)
- 半導体集積回路のアーキテクチャ構成図の作成を支援する設計支援装置が実行する設計支援方法であって、
既存の半導体集積回路に含まれる機能マクロの情報と、機能マクロ間の接続情報を含むアーキテクチャ情報とが管理されたデータベースから、作成する半導体集積回路に搭載する機能マクロを検索し、
前記検索により得られた前記機能マクロに対応する第1アーキテクチャ情報を前記データベースから抽出し、
前記作成する半導体集積回路のアーキテクチャ情報と、抽出した前記第1アーキテクチャ情報とを比較し、前記作成する半導体集積回路のために、抽出した前記第1アーキテクチャ情報に類似する第2アーキテクチャ情報を抽出し、
前記第2アーキテクチャ情報に含まれる複数の機能マクロ間の少なくとも一つの矛盾を検出する、
設計支援方法。 - 前記矛盾を検出することは、前記第2アーキテクチャ情報に含まれる前記複数の機能マクロのうち同一機能を有する機能マクロ間において、異なる使用上の制約条件を有する機能マクロを検出することを含む、
請求項1に記載の設計支援方法。 - 前記データベースから、前記作成する半導体集積回路に搭載する機能マクロの仕様に基づいて前記機能マクロを検索し、
前記機能マクロの前記仕様から前記機能マクロと接続された接続マクロ又は接続端子の情報を前記データベースから抽出する、
請求項1又は2に記載の設計支援方法。 - 前記作成する半導体集積回路の仕様と前記機能マクロ及び前記接続マクロの仕様との類似性を判定し、
前記類似性に応じた前記機能マクロ及び前記接続マクロを抽出する、
請求項3に記載の設計支援方法。 - 前記仕様の類似性の判定において、前記作成する半導体集積回路の複数の仕様のそれぞれに対し、前記機能マクロ及び前記接続マクロが対応するか否かを示すマトリックステーブルを作成する、
請求項4に記載の設計支援方法。 - 半導体集積回路のアーキテクチャ構成図の作成を支援する設計支援装置であって、
既存の半導体集積回路に含まれる機能マクロの情報と、機能マクロ間の接続情報を含むアーキテクチャ情報とを管理するデータベースを格納する記憶装置と、
処理装置と、を備え、
前記処理装置は、
作成する半導体集積回路に搭載する機能マクロを前記データベースから検索し、
前記検索により得られた前記機能マクロに対応する第1アーキテクチャ情報を前記データベースから抽出し、
前記作成する半導体集積回路のアーキテクチャ情報と、抽出した前記第1アーキテクチャ情報とを比較し、前記作成する半導体集積回路のために、抽出した前記第1アーキテクチャ情報に類似する第2アーキテクチャ情報を抽出し、
前記第2アーキテクチャ情報に含まれる複数の機能マクロ間の少なくとも一つの矛盾を検出する、
設計支援装置。 - 前記処理装置は、前記第2アーキテクチャ情報に含まれる前記複数の機能マクロのうち同一機能を有する機能マクロ間において、異なる使用上の制約条件を有する機能マクロを検出する、
請求項6に記載の設計支援装置。 - 前記処理装置は、
前記データベースから、前記作成する半導体集積回路に搭載する機能マクロの仕様に基づいて前記機能マクロを検索し、
前記機能マクロの前記仕様から前記機能マクロと接続された接続マクロ又は接続端子の情報を前記データベースから抽出する、
請求項6又は7に記載の設計支援装置。 - 前記作成する半導体集積回路の仕様と前記機能マクロ及び前記接続マクロの仕様との類似性を判定し、
前記類似性に応じた前記機能マクロ及び前記接続マクロを抽出する、
請求項8に記載の設計支援装置。 - 前記作成する半導体集積回路の複数の仕様のそれぞれに対し、前記機能マクロ及び前記接続マクロが対応するか否かを示すマトリックステーブルを作成する、
請求項9に記載の設計支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016120161A JP6216414B2 (ja) | 2016-06-16 | 2016-06-16 | 設計支援装置及び設計支援方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016120161A JP6216414B2 (ja) | 2016-06-16 | 2016-06-16 | 設計支援装置及び設計支援方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011005018A Division JP2012146193A (ja) | 2011-01-13 | 2011-01-13 | 設計支援装置及び設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189210A JP2016189210A (ja) | 2016-11-04 |
JP6216414B2 true JP6216414B2 (ja) | 2017-10-18 |
Family
ID=57239852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016120161A Active JP6216414B2 (ja) | 2016-06-16 | 2016-06-16 | 設計支援装置及び設計支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6216414B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114007A (ja) * | 1991-07-17 | 1993-05-07 | Fujitsu Ltd | プリント板回路図編集方式 |
JPH08153129A (ja) * | 1994-09-27 | 1996-06-11 | Toshiba Corp | 再利用容易化装置 |
JP2004046361A (ja) * | 2002-07-09 | 2004-02-12 | Fujitsu Ltd | 検索装置、検索方法およびそのプログラム |
JP2004234397A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | Edaライブラリ管理方法 |
JP2004280535A (ja) * | 2003-03-17 | 2004-10-07 | Mitsubishi Electric Corp | 論理回路入力装置 |
JP2006085271A (ja) * | 2004-09-14 | 2006-03-30 | Sharp Corp | 製品設計装置及び製品設計方法 |
JP4570933B2 (ja) * | 2004-11-01 | 2010-10-27 | 富士通セミコンダクター株式会社 | マクロ提供システム |
-
2016
- 2016-06-16 JP JP2016120161A patent/JP6216414B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016189210A (ja) | 2016-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11126543B2 (en) | Software test automation system and method | |
US8799849B2 (en) | System and method for design, procurement and manufacturing collaboration | |
US20040098689A1 (en) | Rapid chip management system | |
US8719745B2 (en) | Method and system for automatically establishing hierarchical parameterized cell (PCELL) debugging environment | |
US20120317544A1 (en) | Information processing apparatus and information processing method | |
US20080222576A1 (en) | Design support apparatus, method for supporting design, and medium recording design support program | |
JP6048957B2 (ja) | 情報処理装置、プログラム、及び情報処理方法 | |
US10241899B2 (en) | Test input information search device and method | |
JP2007265249A (ja) | データ検索表示装置、データ検索表示システム、検索表示処理プログラムおよびデータ検索表示方法 | |
JP6216414B2 (ja) | 設計支援装置及び設計支援方法 | |
JP6737063B2 (ja) | ソフトウェア資産管理装置、ソフトウェア資産管理方法、および、ソフトウェア資産管理プログラム | |
JP2012146193A (ja) | 設計支援装置及び設計支援方法 | |
JP7246301B2 (ja) | プログラム開発支援システム及びプログラム開発支援方法 | |
CN114816470A (zh) | 元数据库的管理方法、装置、电子设备和介质 | |
JP2014137748A (ja) | 文書データ管理システム、文書データ管理方法、及び文書データ管理プログラム | |
WO2020230241A1 (ja) | テスト装置、テスト方法及びプログラム | |
JP7344521B1 (ja) | プログラム、方法、情報処理装置、及びシステム | |
JP6739599B1 (ja) | 情報処理プログラム、情報処理方法、及び情報処理装置 | |
JP4918278B2 (ja) | 顧客向けlsiデータ提供システム | |
CN106293897A (zh) | 组件自动化调度系统 | |
CN115758976A (zh) | Pdk中器件差异的比较方法、电子设备和计算机可读介质 | |
JP2000172728A (ja) | 設計支援装置および設計支援方法 | |
JP2008250842A (ja) | 情報通知装置、情報通知方法、及びプログラム | |
JP6089849B2 (ja) | プログラム、情報処理装置および設計検証方法 | |
TWM558390U (zh) | 程式異動管理系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6216414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |