JP6207575B2 - プロセッサ、方法、および処理システム - Google Patents
プロセッサ、方法、および処理システム Download PDFInfo
- Publication number
- JP6207575B2 JP6207575B2 JP2015229032A JP2015229032A JP6207575B2 JP 6207575 B2 JP6207575 B2 JP 6207575B2 JP 2015229032 A JP2015229032 A JP 2015229032A JP 2015229032 A JP2015229032 A JP 2015229032A JP 6207575 B2 JP6207575 B2 JP 6207575B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- processor
- operand
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 102
- 238000000034 method Methods 0.000 title claims description 60
- 238000012360 testing method Methods 0.000 claims description 281
- 230000015654 memory Effects 0.000 claims description 96
- 230000004927 fusion Effects 0.000 claims description 36
- 230000004044 response Effects 0.000 claims description 16
- 230000006870 function Effects 0.000 description 85
- 238000010586 diagram Methods 0.000 description 39
- 238000003860 storage Methods 0.000 description 37
- 230000008569 process Effects 0.000 description 35
- 238000007667 floating Methods 0.000 description 32
- 238000005516 engineering process Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 239000000872 buffer Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 238000013500 data storage Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 6
- VOXZDWNPVJITMN-ZBRFXRBCSA-N 17β-estradiol Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@H](CC4)O)[C@@H]4[C@@H]3CCC2=C1 VOXZDWNPVJITMN-ZBRFXRBCSA-N 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 238000013515 script Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- LZDYZEGISBDSDP-UHFFFAOYSA-N 2-(1-ethylaziridin-1-ium-1-yl)ethanol Chemical compound OCC[N+]1(CC)CC1 LZDYZEGISBDSDP-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 1
- 102000001332 SRC Human genes 0.000 description 1
- 108060006706 SRC Proteins 0.000 description 1
- 102100026150 Tyrosine-protein kinase Fgr Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/3822—Parallel decoding, e.g. parallel decode units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
[prefixes] [rex] escape [escape2] opcode modrm(等)
evex1 RXBmmmmm WvvvLpp evex4 opcode modrm [sib] [disp] [imm]
本実施形態の例を下記の各項目として示す。
[項目1]
実行のための第1の命令をデコードするデコードステージであって、前記第1の命令は第1のオペランドソースのデータと、第2のオペランドソースのデータと、第3のオペランドソースのデータと、演算タイプとを特定するデコードステージと、
前記デコードされた第1の命令に応じて、
前記第1および第2のオペランドソースからのデータ間において前記特定された演算タイプに基づく第1の論理演算を実行し、
前記第3のオペランドソースからのデータと前記第1の論理演算の結果との間において第2の論理演算を実行して条件フラグを条件付きで設定する1つ以上の実行ユニットと、
を含むプロセッサ。
[項目2]
前記第2の論理演算は論理積演算を含み、条件付きでゼロフラグを設定する、項目1に記載のプロセッサ。
[項目3]
前記特定された演算タイプに基づいて、前記第1および第2のオペランドソースのデータからのデータ間において論理積が実行される、項目2に記載のプロセッサ。
[項目4]
前記特定された演算タイプに基づいて、前記第1および第2のオペランドソースのデータからのデータ間において論理和が実行される、項目2に記載のプロセッサ。
[項目5]
前記デコードステージが前記第1の命令をデコードすると、単一の融合されたマイクロ操作として実行するために、前記第1の命令を分岐命令と融合する、項目1から4の何れか1項に記載のプロセッサ。
[項目6]
前記単一の融合されたマイクロ操作に応じて、前記1つ以上の実行ユニットは、前記第1の論理演算を実行し、前記第3のソースデータオペランドに対して前記第1の論理演算の結果をテストして、ゼロフラグを条件付きで設定し、前記ゼロフラグが設定されると、条件付きで分岐する、項目5に記載のプロセッサ。
[項目7]
第1のソースデータオペランドと、第2のソースデータオペランドと、第3のソースデータオペランドとを特定する第1の命令と、分岐ターゲットを特定する第2の命令とをデコードするデコードステージであって、前記デコードステージは、単一の融合されたマイクロ操作として実行するために、前記第1の命令を前記第2の命令と融合するデコードステージと、
前記単一の融合されたマイクロ操作に応じて、前記第1のソースデータオペランドおよび前記第2のソースデータオペランドからのデータ間において第1の論理演算を実行し、前記第3のソースデータオペランドからのデータと前記第1の論理演算の結果との間において第2の論理演算を実行して条件フラグを設定し、前記条件フラグが設定されると、前記分岐ターゲットに対して条件付き分岐を実行する1つ以上の実行ユニットと、
を含むプロセッサ。
[項目8]
前記第2の論理演算は論理テスト演算を含み、条件付きでゼロフラグを設定する項目7に記載のプロセッサ。
[項目9]
前記第1の命令に基づいて、前記第1のソースデータオペランドおよび前記第2のソースデータオペランドからのデータ間に論理積が実行される項目8に記載のプロセッサ。
[項目10]
前記第1の命令に基づいて、前記第1のソース/デスティネーションデータオペランドおよび前記第2のソースデータオペランドからのデータ間において論理和が実行される項目8に記載のプロセッサ。
[項目11]
実行するために第1の命令をデコードし、前記第1の命令は第1のソースデータオペランドと、第2のソースデータオペランドと、第3のソースデータオペランドと、演算タイプとを特定し、
前記デコードされた第1の命令に応じて、
前記第1および第2のソースデータオペランドからのデータ間において前記特定された演算タイプに基づく第1の論理演算を実行し、
前記第3のソースデータオペランドからのデータと前記第1の論理演算の結果との間において第2の論理演算を実行して条件フラグを設定する、
ことを含む方法。
[項目12]
前記第2の論理演算の実行は、論理積演算を実行し、条件付きでゼロフラグを設定することを含む、項目11に記載の方法。
[項目13]
前記特定された演算タイプに基づいて、前記第1および第2のソースデータオペランドからのデータ間において論理積が実行される、項目12に記載の方法。
[項目14]
前記特定された演算タイプに基づいて、前記第1および第2のソースデータオペランドからのデータ間において論理和が実行される、項目12に記載の方法。
[項目15]
単一の融合されたマイクロ操作として実行するために、前記第1の命令を分岐命令と融合することをさらに含む、項目11から14の何れか1項に記載の方法。
[項目16]
前記単一の融合されたマイクロ操作に応じて、
前記第1の論理演算を実行し、
前記第3のソースデータオペランドに対して前記第1の論理演算の結果をテストして、ゼロフラグを条件付きで設定し、
前記ゼロフラグが設定されると、条件付きで分岐させることを含む、
項目15に記載の方法。
[項目17]
メモリと、
第1のプロセッサコアおよび第2のプロセッサコアを含む複数のプロセッサとを含み、各プロセッサは、
実行のための第1の命令をデコードするデコードステージであって、前記第1の命令は第1のオペランドソースのデータと、第2のオペランドソースのデータと、第3のオペランドソースのデータと、演算タイプとを特定するデコードステージと、
前記デコードされた第1の命令に応じて、
前記第1および第2のオペランドソースからのデータ間において前記特定された演算タイプに基づく第1の論理演算を実行し、
前記第3のオペランドソースと前記第1の論理演算の結果からのデータ間において第2の論理演算を実行して条件フラグを条件付きで設定する1つ以上の実行ユニットと、
を含む処理システム。
[項目18]
前記第2の論理演算の実行は、論理テスト演算を含み、条件付きでゼロフラグを設定する、項目17に記載の処理システム。
[項目19]
前記第1の命令に基づいて、前記第1のソース/デスティネーションデータオペランドおよび前記第2のソースデータオペランドからのデータ間において論理積が実行される項目18に記載の処理システム。
[項目20]
前記第1の命令に基づいて、前記第1のソース/デスティネーションデータオペランドおよび前記第2のソースデータオペランドからのデータ間において論理和が実行される、項目18に記載の処理システム。
Claims (20)
- 実行のための第1の命令と分岐ターゲットを特定する第2の命令とをデコードするプロセッサパイプラインのデコードステージであって、前記第1の命令は第1のオペランドソースのデータと、第2のオペランドソースのデータと、第3のオペランドソースのデータと、演算イディオムタイプとを特定するデコードステージと、
前記デコードされた第1の命令に応じて、
前記第1および第2のオペランドソースからのデータ間において前記特定された演算イディオムタイプに基づく第1の論理演算を実行し、
前記第3のオペランドソースからのデータと前記第1の論理演算の結果との間において第2の論理演算を実行して条件フラグを条件付きで設定する1つ以上の実行ユニットと、
前記デコードステージと接続され、前記条件フラグに基づいて前記分岐ターゲットに対して条件付き分岐を実行するべく、単一の融合されたマイクロ操作として実行するために、前記第1の命令を前記第2の命令と融合するための処理を行うプロセッサパイプラインの融合ステージと、
を含むプロセッサ。 - 前記1つ以上の実行ユニットは、前記単一の融合されたマイクロ操作に応じて、前記第1の論理演算を実行し、前記第3のオペランドソースのデータに対して前記第1の論理演算の前記結果をテストして、条件付きでゼロフラグを設定し、前記ゼロフラグが設定されると条件付きで分岐する、請求項1に記載のプロセッサ。
- 前記第2の論理演算を実行することは論理積演算を含み、条件付きでゼロフラグを設定する、請求項1に記載のプロセッサ。
- 前記第2の論理演算を実行することは論理テスト演算を含み、条件付きでゼロフラグを設定する請求項1に記載のプロセッサ。
- 前記プロセッサパイプラインの融合ステージは、
前記第2の命令における前記条件付き分岐が、前記第1の命令によって条件付きで設定される前記条件フラグに依存する場合に、前記第1の命令を、デコードにおいて融合可能であると識別するマクロ命令融合ステージを有する、請求項1に記載のプロセッサ。 - 前記特定された演算イディオムタイプに基づいて、前記第1のオペランドソースのデータおよび前記第2のオペランドソースのデータからのデータ間に論理積が実行される請求項1から5のいずれか1項に記載のプロセッサ。
- 前記特定された演算イディオムタイプに基づいて、前記第1のオペランドソースのデータおよび前記第2のオペランドソースのデータからのデータ間において論理和が実行される請求項1から5のいずれか1項に記載のプロセッサ。
- 実行するために、第1のソースデータオペランドと、第2のソースデータオペランドと、第3のソースデータオペランドと、演算イディオムタイプとを特定する第1の命令と、分岐ターゲットを特定する第2の命令とを、プロセッサパイプラインのデコードステージにおいてデコードし、
条件フラグに基づいて前記分岐ターゲットに対して条件付き分岐を実行するべく、単一の融合されたマイクロ操作として実行するために、前記第1の命令を前記第2の命令と融合し、
前記デコードされた第1の命令に応じて、
前記第1および第2のソースデータオペランドからのデータ間において前記特定された演算イディオムタイプに基づく第1の論理演算を実行し、
前記第3のソースデータオペランドからのデータと前記第1の論理演算の結果との間において第2の論理演算を実行して前記条件フラグを設定する、
ことを含む方法。 - 前記第2の論理演算の実行は、論理積演算を実行し、条件付きでゼロフラグを設定することを含む、請求項8に記載の方法。
- 前記第2の論理演算を実行することは、論理テスト演算を実行し、条件付きでゼロフラグを設定することを含む、請求項8に記載の方法。
- 前記単一の融合されたマイクロ操作に応じて、
前記第1の論理演算を実行し、
前記第3のソースデータオペランドに対して前記第1の論理演算の前記結果をテストして、ゼロフラグを条件付きで設定し、
前記ゼロフラグが設定されると、条件付きで分岐させることを含む、
請求項8に記載の方法。 - 前記特定された演算イディオムタイプに基づいて、前記第1のソースデータオペランドおよび前記第2のソースデータオペランドからのデータ間に論理積が実行される請求項8から11のいずれか1項に記載の方法。
- 前記特定された演算イディオムタイプに基づいて、前記第1のソースデータオペランドおよび前記第2のソースデータオペランドからのデータ間において論理和が実行される請求項8から11のいずれか1項に記載の方法。
- メモリと、
第1のプロセッサコアおよび第2のプロセッサコアを含む複数のプロセッサとを含み、各プロセッサは、
実行のための第1の命令と分岐ターゲットを特定する第2の命令とをデコードするプロセッサパイプラインのデコードステージであって、前記第1の命令は第1のオペランドソースのデータと、第2のオペランドソースのデータと、第3のオペランドソースのデータと、演算イディオムタイプとを特定するデコードステージと、
前記デコードされた第1の命令に応じて、
前記第1および第2のオペランドソースからのデータ間において前記特定された演算イディオムタイプに基づく第1の論理演算を実行し、
前記第3のオペランドソースと前記第1の論理演算の結果からのデータ間において第2の論理演算を実行して条件フラグを条件付きで設定する1つ以上の実行ユニットと、
前記デコードステージと接続され、前記条件フラグに基づいて前記分岐ターゲットに対して条件付き分岐を実行するべく、単一の融合されたマイクロ操作として実行するために、前記第1の命令を前記第2の命令と融合するための処理を行うプロセッサパイプラインの融合ステージと、を含む処理システム。 - 前記第2の論理演算を実行することは、論理積演算を含み、条件付きでゼロフラグを設定する、請求項14に記載の処理システム。
- 前記第2の論理演算の実行は、論理テスト演算を含み、条件付きでゼロフラグを設定する、請求項14に記載の処理システム。
- 前記1つ以上の実行ユニットは、前記単一の融合されたマイクロ操作に応じて、前記第1の論理演算を実行し、前記第3のオペランドソースのデータに対して前記第1の論理演算の前記結果をテストして、条件付きでゼロフラグを設定し、前記ゼロフラグが設定されると条件付きで分岐する、請求項16に記載の処理システム。
- 前記プロセッサパイプラインの融合ステージは、
前記第2の命令における前記条件付き分岐が、前記第1の命令によって条件付きで設定される前記条件フラグに依存する場合に、前記第1の命令を、デコードにおいて融合可能であると識別するマクロ命令融合ステージを有する、請求項14に記載の処理システム。 - 前記第1の命令に基づいて、前記第1のオペランドソースのデータおよび前記第2のオペランドソースのデータからのデータ間において論理積が実行される請求項14から18のいずれか1項に記載の処理システム。
- 前記第1の命令に基づいて、前記第1のオペランドソースのデータおよび前記第2のオペランドソースのデータからのデータ間において論理和が実行される、請求項14から18のいずれか1項に記載の処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/843,020 US9483266B2 (en) | 2013-03-15 | 2013-03-15 | Fusible instructions and logic to provide OR-test and AND-test functionality using multiple test sources |
US13/843,020 | 2013-03-15 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014026125A Division JP5905042B2 (ja) | 2013-03-15 | 2014-02-14 | 複数のテストソースを用いた論理和テストおよび論理積テスト機能を実現する融合可能な命令と論理 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016042382A JP2016042382A (ja) | 2016-03-31 |
JP6207575B2 true JP6207575B2 (ja) | 2017-10-04 |
Family
ID=50440346
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014026125A Active JP5905042B2 (ja) | 2013-03-15 | 2014-02-14 | 複数のテストソースを用いた論理和テストおよび論理積テスト機能を実現する融合可能な命令と論理 |
JP2015229032A Active JP6207575B2 (ja) | 2013-03-15 | 2015-11-24 | プロセッサ、方法、および処理システム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014026125A Active JP5905042B2 (ja) | 2013-03-15 | 2014-02-14 | 複数のテストソースを用いた論理和テストおよび論理積テスト機能を実現する融合可能な命令と論理 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9483266B2 (ja) |
JP (2) | JP5905042B2 (ja) |
KR (2) | KR101712979B1 (ja) |
CN (1) | CN104050077B (ja) |
BR (1) | BR102014005800A2 (ja) |
DE (1) | DE102014003563A1 (ja) |
GB (1) | GB2512725B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9672037B2 (en) * | 2013-01-23 | 2017-06-06 | Apple Inc. | Arithmetic branch fusion |
US9483266B2 (en) * | 2013-03-15 | 2016-11-01 | Intel Corporation | Fusible instructions and logic to provide OR-test and AND-test functionality using multiple test sources |
US9886277B2 (en) * | 2013-03-15 | 2018-02-06 | Intel Corporation | Methods and apparatus for fusing instructions to provide OR-test and AND-test functionality on multiple test sources |
US20150227366A1 (en) * | 2014-02-12 | 2015-08-13 | Imagination Technologies Limited | Processor with granular add immediates capability & methods |
US20160179542A1 (en) * | 2014-12-23 | 2016-06-23 | Patrick P. Lai | Instruction and logic to perform a fused single cycle increment-compare-jump |
US10528345B2 (en) * | 2015-03-27 | 2020-01-07 | Intel Corporation | Instructions and logic to provide atomic range modification operations |
CN105183433B (zh) * | 2015-08-24 | 2018-02-06 | 上海兆芯集成电路有限公司 | 指令合并方法以及具有多数据通道的装置 |
US10579389B2 (en) * | 2015-11-02 | 2020-03-03 | Arm Limited | Fusion of instructions by delaying handling of a partial subset of a fusible group of instructions |
US10049057B2 (en) * | 2015-12-18 | 2018-08-14 | Intel Corporation | Instruction and logic for secure instruction execution pipeline |
US10114642B2 (en) * | 2015-12-20 | 2018-10-30 | Intel Corporation | Instruction and logic for detecting the floating point cancellation effect |
CN107315564B (zh) * | 2016-04-26 | 2020-07-17 | 中科寒武纪科技股份有限公司 | 一种用于执行向量超越函数运算的装置和方法 |
US10387147B2 (en) | 2017-08-02 | 2019-08-20 | International Business Machines Corporation | Managing an issue queue for fused instructions and paired instructions in a microprocessor |
US11294678B2 (en) * | 2018-05-29 | 2022-04-05 | Advanced Micro Devices, Inc. | Scheduler queue assignment |
CN109815114A (zh) * | 2018-12-14 | 2019-05-28 | 深圳壹账通智能科技有限公司 | 测试方法、管理服务器、测试设备、计算机设备及介质 |
US10831496B2 (en) | 2019-02-28 | 2020-11-10 | International Business Machines Corporation | Method to execute successive dependent instructions from an instruction stream in a processor |
CN111506501B (zh) * | 2020-04-13 | 2023-09-26 | 杭州涂鸦信息技术有限公司 | 一种测试指令集的生成方法、装置及电子设备 |
CN111813697B (zh) * | 2020-08-26 | 2021-07-16 | 四川新网银行股份有限公司 | 一种基于测试对象调用标记的测试覆盖率统计方法 |
CN113177388B (zh) * | 2021-06-30 | 2021-10-29 | 北京智芯微电子科技有限公司 | 用于ip核测试与验证的装置、系统及方法 |
US11886883B2 (en) * | 2021-08-26 | 2024-01-30 | International Business Machines Corporation | Dependency skipping in a load-compare-jump sequence of instructions by incorporating compare functionality into the jump instruction and auto-finishing the compare instruction |
US12008369B1 (en) | 2021-08-31 | 2024-06-11 | Apple Inc. | Load instruction fusion |
US11714649B2 (en) * | 2021-11-29 | 2023-08-01 | Shandong Lingneng Electronic Technology Co., Ltd. | RISC-V-based 3D interconnected multi-core processor architecture and working method thereof |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051940A (en) | 1990-04-04 | 1991-09-24 | International Business Machines Corporation | Data dependency collapsing hardware apparatus |
JPH0437926A (ja) * | 1990-06-01 | 1992-02-07 | Sony Corp | ディジタル計算機 |
JP2876773B2 (ja) * | 1990-10-22 | 1999-03-31 | セイコーエプソン株式会社 | プログラム命令語長可変型計算装置及びデータ処理装置 |
EP0723680B1 (en) | 1993-10-12 | 1998-08-12 | Samsung Electronics Co., Ltd. | Hardware assisted modify count instruction |
US5596763A (en) | 1993-11-30 | 1997-01-21 | Texas Instruments Incorporated | Three input arithmetic logic unit forming mixed arithmetic and boolean combinations |
US5666300A (en) | 1994-12-22 | 1997-09-09 | Motorola, Inc. | Power reduction in a data processing system using pipeline registers and method therefor |
KR980004384A (ko) | 1996-06-28 | 1998-03-30 | 이형도 | 자기헤드 제조방법 |
TW325552B (en) | 1996-09-23 | 1998-01-21 | Advanced Risc Mach Ltd | Data processing condition code flags |
GB2317466B (en) | 1996-09-23 | 2000-11-08 | Advanced Risc Mach Ltd | Data processing condition code flags |
JP3790607B2 (ja) | 1997-06-16 | 2006-06-28 | 松下電器産業株式会社 | Vliwプロセッサ |
US6961846B1 (en) * | 1997-09-12 | 2005-11-01 | Infineon Technologies North America Corp. | Data processing unit, microprocessor, and method for performing an instruction |
US6173393B1 (en) * | 1998-03-31 | 2001-01-09 | Intel Corporation | System for writing select non-contiguous bytes of data with single instruction having operand identifying byte mask corresponding to respective blocks of packed data |
US6237085B1 (en) | 1998-12-08 | 2001-05-22 | International Business Machines Corporation | Processor and method for generating less than (LT), Greater than (GT), and equal to (EQ) condition code bits concurrent with a logical or complex operation |
US6233675B1 (en) * | 1999-03-25 | 2001-05-15 | Rise Technology Company | Facility to allow fast execution of and, or, and test instructions |
US6338136B1 (en) | 1999-05-18 | 2002-01-08 | Ip-First, Llc | Pairing of load-ALU-store with conditional branch |
US6370625B1 (en) | 1999-12-29 | 2002-04-09 | Intel Corporation | Method and apparatus for lock synchronization in a microprocessor system |
US6647489B1 (en) | 2000-06-08 | 2003-11-11 | Ip-First, Llc | Compare branch instruction pairing within a single integer pipeline |
US6675376B2 (en) * | 2000-12-29 | 2004-01-06 | Intel Corporation | System and method for fusing instructions |
US6889318B1 (en) * | 2001-08-07 | 2005-05-03 | Lsi Logic Corporation | Instruction fusion for digital signal processor |
US7051190B2 (en) | 2002-06-25 | 2006-05-23 | Intel Corporation | Intra-instruction fusion |
US6920546B2 (en) | 2002-08-13 | 2005-07-19 | Intel Corporation | Fusion of processor micro-operations |
US20040128483A1 (en) | 2002-12-31 | 2004-07-01 | Intel Corporation | Fuser renamer apparatus, systems, and methods |
US7529914B2 (en) | 2004-06-30 | 2009-05-05 | Intel Corporation | Method and apparatus for speculative execution of uncontended lock instructions |
US7817767B2 (en) * | 2004-12-23 | 2010-10-19 | Rambus Inc. | Processor-controlled clock-data recovery |
US8082430B2 (en) | 2005-08-09 | 2011-12-20 | Intel Corporation | Representing a plurality of instructions with a fewer number of micro-operations |
US7849292B1 (en) | 2005-09-28 | 2010-12-07 | Oracle America, Inc. | Flag optimization of a trace |
US7958181B2 (en) * | 2006-09-21 | 2011-06-07 | Intel Corporation | Method and apparatus for performing logical compare operations |
KR100846097B1 (ko) | 2007-06-29 | 2008-07-14 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US20090164758A1 (en) | 2007-12-20 | 2009-06-25 | Haertel Michael J | System and Method for Performing Locked Operations |
US7937561B2 (en) | 2008-04-03 | 2011-05-03 | Via Technologies, Inc. | Merge microinstruction for minimizing source dependencies in out-of-order execution microprocessor with variable data size macroarchitecture |
US9690591B2 (en) | 2008-10-30 | 2017-06-27 | Intel Corporation | System and method for fusing instructions queued during a time window defined by a delay counter |
US20110138156A1 (en) * | 2009-10-15 | 2011-06-09 | Awad Tom | Method and apparatus for evaluating a logical expression and processor making use of same |
US8850164B2 (en) | 2010-04-27 | 2014-09-30 | Via Technologies, Inc. | Microprocessor that fuses MOV/ALU/JCC instructions |
US8856496B2 (en) * | 2010-04-27 | 2014-10-07 | Via Technologies, Inc. | Microprocessor that fuses load-alu-store and JCC macroinstructions |
US9672037B2 (en) * | 2013-01-23 | 2017-06-06 | Apple Inc. | Arithmetic branch fusion |
US9886277B2 (en) * | 2013-03-15 | 2018-02-06 | Intel Corporation | Methods and apparatus for fusing instructions to provide OR-test and AND-test functionality on multiple test sources |
US9483266B2 (en) * | 2013-03-15 | 2016-11-01 | Intel Corporation | Fusible instructions and logic to provide OR-test and AND-test functionality using multiple test sources |
-
2013
- 2013-03-15 US US13/843,020 patent/US9483266B2/en active Active
-
2014
- 2014-02-14 JP JP2014026125A patent/JP5905042B2/ja active Active
- 2014-02-18 GB GB1402853.4A patent/GB2512725B/en active Active
- 2014-03-12 KR KR1020140029227A patent/KR101712979B1/ko active IP Right Grant
- 2014-03-13 BR BRBR102014005800-1A patent/BR102014005800A2/pt not_active IP Right Cessation
- 2014-03-13 DE DE201410003563 patent/DE102014003563A1/de not_active Withdrawn
- 2014-03-14 CN CN201410097060.XA patent/CN104050077B/zh active Active
-
2015
- 2015-11-24 JP JP2015229032A patent/JP6207575B2/ja active Active
-
2016
- 2016-11-01 US US15/340,916 patent/US10296347B2/en not_active Expired - Fee Related
-
2017
- 2017-02-28 KR KR1020170026096A patent/KR101826770B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
BR102014005800A2 (pt) | 2015-08-25 |
JP5905042B2 (ja) | 2016-04-20 |
CN104050077A (zh) | 2014-09-17 |
US10296347B2 (en) | 2019-05-21 |
JP2016042382A (ja) | 2016-03-31 |
GB2512725A (en) | 2014-10-08 |
GB2512725B (en) | 2016-08-03 |
JP2014194753A (ja) | 2014-10-09 |
US20140281397A1 (en) | 2014-09-18 |
GB201402853D0 (en) | 2014-04-02 |
KR20140113433A (ko) | 2014-09-24 |
CN104050077B (zh) | 2017-07-28 |
KR101826770B1 (ko) | 2018-02-07 |
DE102014003563A1 (de) | 2014-09-18 |
KR101712979B1 (ko) | 2017-03-20 |
US9483266B2 (en) | 2016-11-01 |
KR20170028913A (ko) | 2017-03-14 |
US20170052788A1 (en) | 2017-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6207575B2 (ja) | プロセッサ、方法、および処理システム | |
JP6227621B2 (ja) | 複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 | |
JP6207095B2 (ja) | 条件付きループをベクトル化する命令及び論理 | |
KR101555412B1 (ko) | 벡터 압축 및 회전 기능 제공 명령어 및 로직 | |
JP5933725B2 (ja) | ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック | |
JP5933011B2 (ja) | ストライド機能を有するベクトルロード演算/ストア演算を提供する命令及びロジック | |
KR101842058B1 (ko) | 푸싱형 버퍼 복사 및 저장 기능성을 제공하기 위한 명령어 및 논리 | |
JP5930558B2 (ja) | ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック | |
CN108351784B (zh) | 用于在乱序处理器中进行有序处理的指令和逻辑 | |
JP2018512631A (ja) | アトミックな範囲演算を提供する命令及びロジック | |
JP6222859B2 (ja) | ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック | |
JP6231155B2 (ja) | ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6207575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |