JP6205281B2 - Power supply - Google Patents
Power supply Download PDFInfo
- Publication number
- JP6205281B2 JP6205281B2 JP2014015661A JP2014015661A JP6205281B2 JP 6205281 B2 JP6205281 B2 JP 6205281B2 JP 2014015661 A JP2014015661 A JP 2014015661A JP 2014015661 A JP2014015661 A JP 2014015661A JP 6205281 B2 JP6205281 B2 JP 6205281B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- input voltage
- smoothing capacitor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、電源装置に関する。 The present invention relates to a power supply device.
従来、昇圧チョッパ回路を備えた電源装置が知られている。
図9は、従来技術による昇圧チョッパ回路の一例を説明するための図であり、(A)は、従来技術による昇圧チョッパ回路の構成を示す回路図であり、(B)は、従来技術による昇圧チョッパ回路の動作を説明するための波形図である。
Conventionally, a power supply device including a boost chopper circuit is known.
FIG. 9 is a diagram for explaining an example of a conventional boost chopper circuit. FIG. 9A is a circuit diagram showing a configuration of a boost chopper circuit according to the prior art, and FIG. 9B is a boost circuit according to the prior art. It is a wave form diagram for demonstrating operation | movement of a chopper circuit.
図9(A)に示すように従来技術による昇圧チョッパ回路は、昇圧用インダクタL、スイッチング素子Q、整流用のダイオードD1、バイパス用のダイオードD2、平滑用の出力コンデンサCoを備えている。この昇圧チョッパ回路の入力端子には、図示しない直流電源から入力電圧Vinが供給され、出力端子には負荷Zが接続される。なお、図9では、スイッチング素子Qのスイッチング動作を制御するための制御回路は省略されている。 Boost chopper circuit according to the prior art as shown in FIG. 9 (A) is provided with boost inductor L, switching element Q, rectifying diode D1, diode D2 of the bypass, the output capacitor Co for smoothing. An input voltage Vin is supplied from a DC power source (not shown) to the input terminal of the boost chopper circuit, and a load Z is connected to the output terminal. In FIG. 9, a control circuit for controlling the switching operation of the switching element Q is omitted.
通常動作時には、昇圧チョッパ回路の入力電圧Vinと、出力電圧Voutと、スイッチング素子Qの導通期間を規定するデューティDRとの間に、次の式(1)により与えられる関係が成り立つ。ここで、DRは、スイッチング素子Qのデューティを表し、0よりも大きく、且つ、1よりも小さい値であるから、通常動作では、出力電圧Voutは入力電圧Vinよりも常に高くなる。
Vout=Vin/(1-DR) …(1)
During normal operation, the relationship given by the following equation (1) holds between the input voltage Vin of the boost chopper circuit, the output voltage Vout, and the duty DR that defines the conduction period of the switching element Q. Here, DR represents the duty of the switching element Q, and is a value larger than 0 and smaller than 1. Therefore, in normal operation, the output voltage Vout is always higher than the input voltage Vin.
Vout = Vin / (1-DR)… (1)
ここで、図9(B)に示すように、時刻taから時刻tbまでの期間、入力電圧Vinが瞬断した場合、負荷Zにより出力コンデンサCoが放電され、出力電圧Voutが低下する。この場合、時刻tbにおいて、出力電圧Voutが入力電圧Vinよりも低い状態で入力電圧Vinが瞬断から回復すると、入力電圧Vinを供給する直流電源からダイオードD1を通じて出力コンデンサCoに過大な入力電流Iinが突入電流Irushとなって流れ込む。 Here, as shown in FIG. 9 (B), the period from the time ta to time tb, when the input voltage Vin is instantaneously interrupted, the output capacitor Co by the load Z is discharged, the output voltage Vout decreases. In this case, at time tb, when the input voltage Vin recovers from the instantaneous interruption while the output voltage Vout is lower than the input voltage Vin, an excessive input current Iin is supplied to the output capacitor Co from the DC power supply that supplies the input voltage Vin through the diode D1. Flows in as an inrush current Irush.
このような突入電流Irushを抑制するための従来技術として、例えば、特開平5−38139号公報(特許文献1)、特開平9−233678号公報(特許文献2)、特開2000−60147号公報(特許文献3)、特開2012−191791号公報(特許文献4)に開示された技術がある。これらの従来技術によれば、電源投入時または瞬断時に入力電圧の変化を検出して、抵抗等により突入電流を抑制する。 As conventional techniques for suppressing such inrush current Irush, for example, Japanese Patent Application Laid-Open No. 5-38139 (Patent Document 1), Japanese Patent Application Laid-Open No. 9-233678 (Patent Document 2), and Japanese Patent Application Laid-Open No. 2000-60147. (Patent Document 3) and Japanese Patent Laid-Open No. 2012-191791 (Patent Document 4). According to these conventional techniques, a change in the input voltage is detected when the power is turned on or at a momentary interruption, and the inrush current is suppressed by a resistor or the like.
しかしながら、上述の従来技術によれば、時刻tbにおいて入力電圧Vinが瞬断から回復し、出力電圧Voutよりも低下した状態から入力電圧Vinが上昇を開始すると、入力電圧Vinと出力コンデンサCoの電極間電圧との大小関係が切り替わる際に突入電流Irushが出力コンデンサCoに流れ込むという問題がある。また、上述の従来技術は、入力電圧Vinの変化を検出して突入電流Irushを抵抗等により抑制するものであるため、突入電流Irushが発生する条件が満足されない場合においても出力コンデンサCoに流れ込む電流が制限される場合がある。このため、平滑用の出力コンデンサCoを充放電するための電流が過剰に制限されるという問題がある。 However, according to the above-described conventional technology, when the input voltage Vin recovers from the instantaneous interruption at the time tb and the input voltage Vin starts to rise from a state where the input voltage Vin drops below the output voltage Vout, the input voltage Vin and the electrodes of the output capacitor Co There is a problem that the inrush current Irush flows into the output capacitor Co when the magnitude relationship with the inter-voltage is switched. Further, since the above-described conventional technique detects a change in the input voltage Vin and suppresses the inrush current Irush by a resistor or the like, the current flowing into the output capacitor Co even when the condition for generating the inrush current Irush is not satisfied. May be restricted. For this reason, there is a problem that the current for charging and discharging the smoothing output capacitor Co is excessively limited.
本発明は、上記事情に鑑みてなされたものであり、平滑用のコンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる電源装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and suppresses an inrush current that occurs when an input voltage recovers from a momentary interruption without excessively limiting a current that contributes to charging and discharging of a smoothing capacitor. It is an object of the present invention to provide a power supply device that can be used.
上記課題を解決するために、本発明の一態様による電源装置は、平滑用コンデンサと直列接続された電流制限素子と、前記電流制限素子と並列接続されたスイッチと、前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、を備え、前記制御部は、前記入力電圧が前記平滑用コンデンサの電圧よりも或る一定の電圧だけ高くなった時点で前記スイッチをオフ状態に制御する電源装置の構成を有する。
上記課題を解決するために、本発明の一態様による電源装置は、平滑用コンデンサと直列接続された電流制限素子と、前記電流制限素子と並列接続されたスイッチと、前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、を備え、前記制御部は、実質的に突入電流を発生させないときの前記平滑用コンデンサの電圧と前記入力電圧との差電圧分だけ、前記平滑用コンデンサの電圧が前記入力電圧よりも低い状態で前記スイッチをオン状態に制御する電源装置の構成を有する。
上記課題を解決するために、本発明の一態様による電源装置は、平滑用コンデンサと直列接続された電流制限素子と、前記電流制限素子と並列接続されたスイッチと、前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子と、を備え、前記制御部は、前記平滑用コンデンサの電圧と前記入力電圧との差分の変化の傾向から、前記入力電圧の回復を検出し、検出結果に応じて前記スイッチをオフ状態に制御する電源装置の構成を有する。
In order to solve the above problems, a power supply device according to an aspect of the present invention is applied to a current limiting element connected in series with a smoothing capacitor, a switch connected in parallel with the current limiting element, and the smoothing capacitor. When the voltage of the smoothing capacitor becomes lower than the input voltage by discharging the smoothing capacitor when the supply source of the input voltage temporarily disappears, A controller that controls the switch to an off state, and controls the switch to an on state after the time when the difference between the voltage applied to the smoothing capacitor and the input voltage is reduced to a predetermined value or less, and wherein the control unit, a configuration of a power supply device in which the input voltage to control the switching off state when it becomes higher by a certain voltage than the voltage of the smoothing capacitor To.
In order to solve the above problems, a power supply device according to an aspect of the present invention is applied to a current limiting element connected in series with a smoothing capacitor, a switch connected in parallel with the current limiting element, and the smoothing capacitor. When the voltage of the smoothing capacitor becomes lower than the input voltage by discharging the smoothing capacitor when the supply source of the input voltage temporarily disappears, A controller that controls the switch to an off state, and controls the switch to an on state after the time when the difference between the voltage applied to the smoothing capacitor and the input voltage is reduced to a predetermined value or less, and The control unit causes the voltage of the smoothing capacitor to be input by an amount corresponding to a difference voltage between the voltage of the smoothing capacitor and the input voltage when substantially no inrush current is generated. Having a configuration of a power supply device which controls the switch at lower than the voltage state to the ON state.
In order to solve the above problems, a power supply device according to an aspect of the present invention is applied to a current limiting element connected in series with a smoothing capacitor, a switch connected in parallel with the current limiting element, and the smoothing capacitor. When the voltage of the smoothing capacitor becomes lower than the input voltage by discharging the smoothing capacitor when the supply source of the input voltage temporarily disappears, A control unit that controls the switch to an off state, and controls the switch to an on state after a difference between a voltage applied to the smoothing capacitor and the input voltage is reduced to a predetermined value or less; and the current limit A rectifying element that is connected in parallel with an element and uses a discharge current of the smoothing capacitor as a forward current, and the control unit includes the voltage of the smoothing capacitor and the input From the tendency of the difference changes in the pressure, detecting the recovery of the input voltage, having a configuration of a power supply device which controls the OFF state the switch in accordance with the detection result.
上記本発明の一態様による電源装置において、例えば、前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子を更に備えてもよい。
上記本発明の一態様による電源装置において、例えば、前記制御部は、前記入力電圧の規定値を格納する記憶部を備え、前記平滑用コンデンサの電圧と前記記憶部に格納された前記規定値とを比較し、前記平滑用コンデンサの電圧が前記規定値よりも低い場合、前記スイッチをオフ状態に制御してもよい。
The power supply device according to one aspect of the present invention may further include, for example, a rectifying element that is connected in parallel with the current limiting element and uses a discharge current of the smoothing capacitor as a forward current.
In the power supply device according to the aspect of the present invention, for example, the control unit includes a storage unit that stores a specified value of the input voltage, and the voltage of the smoothing capacitor and the specified value stored in the storage unit If the voltage of the smoothing capacitor is lower than the specified value, the switch may be controlled to be turned off.
上記本発明の一態様による電源装置において、例えば、前記電流制限素子は、抵抗素子であってもよい。
上記本発明の一態様による電源装置において、例えば、前記平滑用コンデンサは、昇圧チョッパ回路の出力コンデンサまたはDC/DCコンバータの入力コンデンサであってもよい。
In the power supply device according to one aspect of the present invention, for example, the current limiting element may be a resistance element.
In the power supply device according to the aspect of the present invention, for example, the smoothing capacitor may be an output capacitor of a step-up chopper circuit or an input capacitor of a DC / DC converter.
本発明によれば、平滑用のコンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる。 According to the present invention, it is possible to suppress an inrush current generated when an input voltage recovers from an instantaneous interruption without excessively limiting a current that contributes to charging and discharging of a smoothing capacitor.
以下、図面を参照して本発明の実施形態を説明する。
なお、全実施形態および全図面にわたって、同一符号は同一要素を表している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Note that the same reference numerals denote the same elements throughout the embodiments and the drawings.
(第1実施形態)
・構成の説明
図1は、本発明の第1実施形態による電源装置100の構成の一例を概略的に示す回路図である。
電源装置100は、昇圧チョッパ回路として構成され、入力端子101、コモン端子102、電源スイッチ103、昇圧インダクタ104、FET(Field Effect Transistor)等のスイッチング素子105、整流用のダイオード106、バイパス用のダイオード107、電流制限素子としての抵抗素子108、平滑用の出力コンデンサ109、スイッチ110、制御部111、出力端子112を備える。図1では省略されているが、電源装置100は、スイッチング素子105のオン/オフを制御するための制御回路を更に備えている。
なお、本実施形態では、電流制限素子として抵抗素子108を用いているが、電流を抑制し得るものであれば、抵抗素子に代えて任意の素子(例えば、飽和インダクタなど)を用いることができる。
(First embodiment)
Description of Configuration FIG. 1 is a circuit diagram schematically illustrating an example of the configuration of the
The
In the present embodiment, the
入力端子101とコモン端子102との間には、入力電圧Vinを発生させるための直流電源DCが接続される。また、入力端子101には、電源スイッチ103を介して昇圧インダクタ104の一端が接続され、昇圧インダクタ104の他端には、スイッチング素子105のドレインが接続されている。スイッチング素子105のソースはコモン端子102に接続されている。昇圧インダクタ104の他端にはダイオード106のアノードが接続され、ダイオード106のカソードは出力端子112に接続されている。また、入力端子101にはダイオード107のアノードが接続され、出力端子112にはダイオード107のカソードが接続されている。
A DC power source DC for generating the input voltage Vin is connected between the
出力電圧Voutが発生するダイオード106のカソード(出力端子112)とコモン端子102との間には、抵抗素子108と出力コンデンサ109とが直列接続されている。即ち、ダイオード106のカソードには、抵抗素子108の一端が接続され、抵抗素子108の他端には、出力コンデンサ109の一方の電極が接続され、出力コンデンサ109の他方の電極はコモン端子102に接続されている。抵抗素子108には、スイッチ110が並列接続されている。即ち、抵抗素子108の一端にはスイッチ110の電流路の一端が接続され、抵抗素子108の他端には、スイッチ110の電流路の他端が接続されている。
A
本実施形態では、スイッチ110は、常閉型のスイッチ(b接点)である。ただし、スイッチ110は、例えばFET(field Effect Transistor)等の任意の半導体素子を用いて構成することも可能である。スイッチ110は、正入力部(+)と負入力部(−)を有し、正入力部(+)には、後述する制御部111のコンパレータ111Aの出力部が接続され、負入力部(−)はコモン端子102に接続されている。これら正入力部(+)と負入力部(−)との間には励磁コイル(図示なし)が接続されている。
In the present embodiment, the
制御部111は、スイッチ110のオン/オフ状態を制御するためのものであり、コンパレータ111Aを備えて構成される。コンパレータ111Aの非反転入力部(+)は、抵抗素子108と出力コンデンサ109との間の接続点に接続され、コンパレータ111Aの反転入力部(−)は、電源スイッチ103を介して入力端子101に接続されている。これにより、コンパレータ111Aの非反転入力部(+)には、出力コンデンサ109の電極間の電圧V109が印加され、コンパレータ111Aの反転入力部(−)には、電源スイッチ103を介して入力電圧Vinが印加される。
The
コンパレータ111Aの出力部は上述のスイッチ110の正入力部(+)に接続されている。コンパレータ111Aは、出力コンデンサ109の電極間の電圧V109が入力電圧Vinよりも小さい場合、コモン端子102の電圧を基準にして正の電圧信号SV1をスイッチ110の正入力部(+)に出力する。この場合、スイッチ110の正入力部(+)と負入力部(−)との間の励磁コイルが通電され、スイッチ110は開いた状態(オフ状態)となる。それ以外の場合、即ち、出力コンデンサ109の電極間の電圧V109が入力電圧Vin以上である場合、コンパレータ111Aは、コモン端子102の電圧を電圧信号SV1として出力する。この場合、スイッチ110の正入力部(+)と負入力部(−)との間の励磁コイルは通電されず、スイッチ110は閉じた状態(オン状態)となる。
The output part of the
本実施形態では、制御部111は、平滑用の出力コンデンサ109の電極間の電圧V109と入力電圧Vinとを比較し、入力電圧Vinの供給源である直流電源DCが一時的に消失して入力電圧Vinの瞬断が発生した際に、出力コンデンサ109が放電することにより出力コンデンサ109の電圧V109が入力電圧Vinよりも低くなった場合、スイッチ110をオフ状態に制御する。また、制御部111は、入力電圧Vinの瞬断が発生した際に、平滑用コンデンサ109が放電することにより平滑用コンデンサ109の電圧が入力電圧Vinよりも低くなった後、平滑用コンデンサ109に印加される電圧V109と入力電圧Vinとの差分が所定値以下に縮小した時点以降にスイッチ110をオンさせる。ここで、上記所定値は、例えば、実質的に突入電流を発生させないときの平滑用コンデンサ109の電圧V109と入力電圧Vinとの差電圧(入力電圧Vinから電圧V109を除算した電圧)の上限を指す。ただし、本実施形態では、説明の容易化のため、上記所定値をゼロとし、制御部111は、平滑用コンデンサ109に印加される電圧V109と入力電圧Vinとの差電圧分がゼロに縮小した時点以降の任意の適切なタイミングで、即ち、平滑用コンデンサ109に印加される電圧V109が入力電圧Vin以上になった場合、スイッチ110をオン状態とするものとする。
In the present embodiment, the
なお、本実施形態では、制御部111がコンパレータ111Aを備えるものとしているが、例えば、CPU(Central Processing Unit)やマイクロコンピュータなどのデジタルタル素子、あるいは、トランジスタや抵抗等のアナログ素子を組み合わせた回路等、任意の手段を用いて制御部111を構成することができる。
In the present embodiment, the
・動作の説明
次に、第1実施形態による電源装置100の動作を説明する。
図2は、本発明の第1実施形態による電源装置100の動作の一例を説明するための波形図である。
初期状態では、電源スイッチ103がオフ状態にあり、入力電圧Vinは電源スイッチ103により遮断されている。また、スイッチング素子105はスイッチング動作を停止している。このため、出力電圧Voutは発生されず、出力端子112とコモン端子102との間の電圧はほぼ0Vとなっている。この場合、コンパレータ111Aの負入力部(−)に入力される出力コンデンサ109の電圧V109はほぼ0Vとなる。このため、コンパレータ111Aの負入力部(−)には、コモン端子102の電圧とほぼ等しい電圧が印加される。また、電源スイッチ103により入力電圧Vinが遮断されるため、コンパレータ111Aの反転入力部(−)に入力電圧Vinとして与えられるべき電圧がコモン端子102の電圧と等しくなる。このため、コンパレータ111Aの非反転入力部(+)と反転入力部(−)との間の電圧はほぼ0Vとなり、コンパレータ111Aは、コモン端子102の電圧とほぼ等しい電圧をスイッチ110の正入力部(+)に出力する。この結果、スイッチ110の励磁コイルが通電されず、スイッチ110はオフ状態を維持する。
-Description of operation | movement Next, operation | movement of the
FIG. 2 is a waveform diagram for explaining an example of the operation of the
In the initial state, the
上述の初期状態から電源スイッチ103がオン状態に操作されると、電源スイッチ103を通じて入力電圧Vinが電源装置100の内部に供給され、図示しない制御回路の制御の下、スイッチング素子105がスイッチング動作を開始する。上記スイッチング動作においてスイッチング素子105がオンすると、昇圧インダクタ104が通電され、昇圧インダクタ104にエネルギーが蓄積される。その後、スイッチング素子105がオフすると、昇圧インダクタ104に蓄積されたエネルギーが放出される。これにより、昇圧インダクタ104の電流路の出力側の電圧が上昇し、ダイオード106を通じて出力端子112に供給される。この結果、出力電圧Voutが入力電圧Vinよりも高くなる。このときの出力電圧Voutは前述の式(1)により与えられる。
When the
上述のように出力電圧Voutが発生すると、オン状態にあるスイッチ110を通じて出力電圧Voutが出力コンデンサ109に印加され、出力コンデンサ109が充電される。この場合、抵抗素子108は顕在化しないので、出力コンデンサ109の電圧V109は出力電圧Voutとほぼ等しくなる。このため、制御部111によりスイッチ110はオン状態に維持される。この場合、抵抗素子108の両端間がスイッチ110により短絡された状態に維持されるため、出力コンデンサ109が抵抗素子108の影響を受けることなく出力電圧Voutを平滑化する。また、この場合、抵抗素子108はスイッチ110により短絡されるため、抵抗素子108による電力損失は発生しない。
When the output voltage Vout is generated as described above, the output voltage Vout is applied to the
次に、図2に示す時刻t1で、直流電源DCが一時的に消失し、入力電圧Vinの瞬断が発生すると、出力コンデンサ109が負荷Zにより放電され、出力電圧Voutが徐々に低下する。入力電圧Vinが瞬断から回復する前の時刻t2では、出力電圧Voutが入力電圧Vinの規定値Vaにまで低下している。入力電圧Vinの瞬断が発生しても、入力電圧Vinが瞬断から回復する時刻t3までの期間TAにおいて、出力コンデンサ109の電圧V109が入力電圧Vinよりも低くならない限り、制御部111によりスイッチ110はオン状態に維持され、抵抗素子108がスイッチ110により短絡される。このため、入力電圧Vinの瞬断中に抵抗素子108による電力損失は発生しない。
Next, at time t1 shown in FIG. 2, when the DC power source DC temporarily disappears and an instantaneous interruption of the input voltage Vin occurs, the
続いて、時刻t3で、入力電圧Vinが瞬断から回復すると、入力電圧Vinが出力電圧Voutよりも高くなり、相対的に、出力コンデンサ109の電圧V109が入力電圧Vinよりも低くなる。このため、突入電流Irushが発生する条件が満足され、直流電源DCからダイオード107を通じて突入電流Irushが発生する。この場合、制御部111のコンパレータ111Aは、即座に正の電圧信号SV1を出力してスイッチ110をオフ状態に制御する。これにより抵抗素子108が出力コンデンサ109の充放電経路上に顕在化する。このため、出力コンデンサ109に流れ込む突入電流Irushが抵抗素子108により抑制される。制御部111は、入力電圧Vinが回復する時刻t3から、出力電圧Voutが入力電圧Vin以上になる時刻t4までの期間TBの間、スイッチ110をオフ状態に制御して、抵抗素子108により突入電流Irushを抑制する。
Subsequently, when the input voltage Vin recovers from the instantaneous interruption at time t3, the input voltage Vin becomes higher than the output voltage Vout, and the voltage V109 of the
また、時刻t3で入力電圧Vinが瞬断から回復すると、昇圧インダクタ104による昇圧動作が回復し、出力電圧Voutが上昇を開始する。時刻t4で、出力電圧Voutが入力電圧Vin以上になり、出力コンデンサ109の電圧V109が入力電圧Vin以上になると、制御部111は、スイッチ110をオン状態に戻す。これにより、再び抵抗素子108の両端間がスイッチ110により短絡され、出力コンデンサ109がスイッチ110を介してダイオード106のカソード(出力端子112)に接続された状態となる。また、時刻t4で出力コンデンサ109の電圧V109が入力電圧Vin以上になると、突入電流Irushが発生する条件は満足されなくなる。この時刻t4以降では、スイッチ110がオン状態に戻されるので、出力コンデンサ109の充放電に寄与する電流が過剰に抑制されることがなくなる。
Further, when the input voltage Vin recovers from the instantaneous interruption at the time t3, the boosting operation by the boosting
上述したように、第1実施形態によれば、入力電圧Vinの瞬断時に、入力電圧Vinが出力コンデンサ109の電圧V109よりも低いという条件が満足された場合にのみ制御部111がスイッチ110をオフ状態に制御し、出力コンデンサ109の充放電経路上に抵抗素子108を顕在化させるので、平滑用の出力コンデンサ109の充放電に寄与する電流を過剰に制限することなく、入力電圧Vinが瞬断から回復する際に発生する突入電流Irushを抑制することができる。
また、入力電圧Vinの瞬断が発生していない通常動作では、抵抗素子108の両端間がスイッチ110により短絡されるので、抵抗素子108による電力損失の発生を防止することができる。
なお、第1実施形態では、ダイオード106のカソードとコモン端子102との間に、抵抗素子108と出力コンデンサ109とを直列接続しているが、これらの位置を入れ替えてもよい。この場合、スイッチ110として、例えばサイリスタやFET(Field Effect Transistor)などの半導体スイッチを用いてもよい。
As described above, according to the first embodiment, when the input voltage Vin is momentarily interrupted, the
Further, in the normal operation in which the instantaneous interruption of the input voltage Vin does not occur, both ends of the
In the first embodiment, the
・第1変形例
上述の第1実施形態では、時刻t3で入力電圧Vinが瞬断から回復し、入力電圧Vinが出力電圧Voutよりも高くなり、相対的に、出力コンデンサ109の電圧V109が入力電圧Vinよりも低くなったときに突入電流Irushが発生するものとしているが、実際には、出力コンデンサ109の電圧V109が入力電圧Vinより低くなっても、ダイオード107を通る電流経路上に抵抗成分やインダクタ成分等が存在するため、即座には突入電流Irushは発生しない。このため、スイッチ110をオフさせるタイミングを多少遅らせてもよい。
First Modification In the first embodiment described above, the input voltage Vin recovers from the instantaneous interruption at time t3, the input voltage Vin becomes higher than the output voltage Vout, and the voltage V109 of the
例えば、入力電圧Vinが瞬断から回復する際に、入力電圧Vinが出力コンデンサ109の電圧V109よりも或る一定の電圧だけ高くなった時点でスイッチ110をオフ状態に制御してもよい。この場合、入力電圧Vinが電圧V109よりも或る一定の電圧だけ高い電圧に到達するまでの時間、スイッチ110をオフさせるタイミングが遅れる。このようにスイッチ110をオフさせるタイミングを遅らせれば、その分、出力コンデンサ109から負荷Zに対する負荷電流の供給を継続することができる。このため、スイッチ110がオフ状態となることにより負荷電流が減少する期間を短縮することができる。
For example, when the input voltage Vin recovers from an instantaneous interruption, the
・第2変形例
上述の第1実施形態では、時刻t4で出力コンデンサ109の電圧V109が入力電圧Vin以上になったときにスイッチ110をオン状態に戻すものとしたが、実際には、出力コンデンサ109の電圧V109が入力電圧Vinよりも低くても、その差分が充分に小さければ、実質的に突入電流は形成されない。このため、出力コンデンサ109の電圧V109が入力電圧Vin以上になる前にスイッチ110をオン状態に制御し、スイッチ110をオンさせるタイミングを多少早めてもよい。即ち、実質的に突入電流を発生させないときの平滑用コンデンサ109の電圧V109と入力電圧Vinとの差電圧分だけ、出力コンデンサ109の電圧V109が入力電圧Vinよりも低い状態でスイッチ110をオン状態に制御してもよい。
Second Modification In the first embodiment described above, the
例えば、入力電圧Vinの規定値Vaよりも上記差電圧分だけ低い電圧を閾値として設定し、出力コンデンサ109の電圧V109が上記閾値にまで回復した時点でスイッチ110をオン状態に戻してもよい。この場合、出力コンデンサ109の電圧V109が上記閾値から入力電圧Vinの規定値Vaにまで上昇するのに要する時間だけ、スイッチ110をオンさせるタイミングが早くなる。このようにスイッチ110をオンさせるタイミングを早めれば、その分、出力コンデンサ109から負荷Zに対する負荷電流の供給を早く実施することができる。このため、スイッチ110がオフ状態となることにより負荷電流が減少する期間を短縮することができる。
For example, a voltage lower than the specified value Va of the input voltage Vin by the difference voltage may be set as a threshold value, and the
・変形例の組み合わせ
上述の第1変形例と第2変形例を組み合わせてもよい。即ち、入力電圧Vinが瞬断から回復する際に、入力電圧Vinが出力コンデンサ109の電圧V109よりも或る一定の電圧だけ高くなった時点でスイッチ110をオフ状態に制御し、出力コンデンサ109の電圧V109が入力電圧Vinの規定値Vaよりも低い電圧に設定された上記閾値にまで回復した時点でスイッチ110をオン状態に戻してもよい。これにより、出力コンデンサ109から負荷Zに対する負荷電流が減少する期間をいっそう短縮することができる。
-Combination of modified examples The first modified example and the second modified example described above may be combined. That is, when the input voltage Vin recovers from the momentary interruption, the
なお、上述の各変形例において、スイッチ110をオフさせるタイミングを遅らせる手法、あるいはスイッチ110をオンさせるタイミングを早める手法として、例えば、制御部111を構成するコンパレータ111Aの入出力特性にヒステリシスまたはオフセットを設ける手法があるが、この例に限定されず、任意の手法を用いることができる。
In each of the above-described modifications, as a method for delaying the timing for turning off the
(第2実施形態)
次に、本発明の第2実施形態を説明する。
上述の第1実施形態では、時刻t3で突入電流Irushが発生するタイミングと、スイッチ110がオフ状態に制御されるタイミングがほぼ同じであるため、制御部111およびスイッチ110の動作遅延等の存在により、突入電流Irushの一部がスイッチ110を通じて出力コンデンサ109に流れ込む場合が起こり得る。第2実施形態では、このような場合を回避しつつ、スイッチ110がオフ状態に制御されている期間内に、出力コンデンサ109から負荷Zへ負荷電流を供給することを可能とする。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
In the first embodiment described above, the timing at which the inrush current Irush is generated at time t3 and the timing at which the
図3は、本発明の第2実施形態による電源装置200の構成の一例を概略的に示す回路図である。
電源装置200は、上述の第1実施形態による図1に示す電源装置100の構成において、ダイオード(整流素子)201を更に備えると共に、制御部111に代えて制御部202を備える。ダイオード201は、スイッチ110がオフ状態にある場合、出力コンデンサ109から負荷Zに負荷電流を供給するためのものである。ダイオード201は、出力コンデンサ109の放電電流を順方向電流とするように、抵抗素子108(電流制限素子)と並列接続されている。即ち、ダイオード201のカソードは、抵抗素子108の一端が接続されたダイオード106のカソードに接続され、ダイオード201のアノードは、抵抗素子108とコンデンサ109との間の接続点に接続されている。
FIG. 3 is a circuit diagram schematically showing an example of the configuration of the
The
制御部202は、第1実施形態の制御部111と同様に入力電圧Vinが瞬断から回復する際にスイッチ110をオフ状態に制御するものであるが、入力電圧Vinの回復を早期に検出(予測)する機能を有する点で制御部111と異なる。例えば、制御部202は、出力コンデンサ109の電圧V109と入力電圧Vinとの差分の変化の傾向から、入力電圧Vinの回復を検出する。または、例えば、制御部202は、入力電圧Vinが瞬断から回復するときの入力電圧Vinの波形のスロープから、入力電圧Vinの回復を検出する。このような検出機能を有することにより、制御部202は、入力電圧Vinが瞬断からの回復したことを早期に検出する。
その他の構成は第1実施形態の電源装置100と同様である。
Similar to the
Other configurations are the same as those of the
次に、第2実施形態による電源装置200の動作を説明する。
ここでは、第2実施形態の特徴部であるダイオード201と制御部202に着目して電源装置200の動作を説明する。
図4は、本発明の第2実施形態による電源装置200の動作の一例を説明するための波形図であり、上述の第1実施形態の図2の一部を拡大した図である。図2に示す時刻t3から時刻t4の期間の波形は、図4では、時刻t3aから時刻t4の期間の波形として時間軸方向に拡大されている。
Next, the operation of the
Here, the operation of the
FIG. 4 is a waveform diagram for explaining an example of the operation of the
図4に示す時刻t3aにおいて入力電圧Vinが瞬断から回復し、上昇を開始する。このとき、時刻t3aを境界として、入力電圧Vinと出力コンデンサ109の電圧V109との差電圧の変化の傾向が異なったものになる。例えば、図4の例では、時刻t3a以前の入力電圧Vinと出力電圧Voutとの差電圧の変化量が、時刻t3以降の入力電圧Vinと出力電圧Voutとの差電圧の変化量と異なる。制御部202は、このような差電圧の変化の傾向等から入力電圧Vinの回復を検出する。
At time t3a shown in FIG. 4, the input voltage Vin recovers from the instantaneous interruption and starts to rise. At this time, the difference voltage changes between the input voltage Vin and the voltage V109 of the
制御部202は、時刻t3aにおいて入力電圧Vinの回復を検出すると、正の電圧信号SV2をスイッチ110に出力し、スイッチ110をオフ状態に制御する。これにより、ダイオード106のカソードと出力コンデンサ109との間の経路上に抵抗素子108が顕在化する。この後、時刻t3bにおいて突入電流Irushが発生すると、この突入電流Irushは、スイッチ110には流れ込まず、抵抗素子108を通じて出力コンデンサ109に流れ込む。このとき、突入電流Irushは、第1実施形態と同様に、抵抗素子108により減衰され、抑制される。
When detecting the recovery of the input voltage Vin at time t3a, the
ここで、第2実施形態では、出力電圧Voutが入力電圧Vinよりも低くなる時刻t3bよりも前の時刻t3a付近で制御部202が入力電圧Vinの回復を早期に検出するので、仮に制御部202およびスイッチ110に動作遅延等が存在したとしても、突入電流Irushが発生する前にスイッチ110を安定的にオフ状態に制御することができる。従って、抵抗素子108により突入電流Irushを有効に抑制することが可能になる。
Here, in the second embodiment, the
また、第2実施形態によれば、時刻t3aから時刻t4までの期間TBの間、スイッチ110がオフ状態に制御されても、ダイオード108が出力コンデンサ109の放電経路を形成するため、時刻t3aから突入電流Irushが発生するまでの時刻t3bまでの期間TCにおいてダイオード201を通じて出力コンデンサ109から負荷Zに負荷電流を供給することができる。即ち、時刻t3aから時刻t3bまでの期間TCにおいて出力コンデンサ109が負荷Zの補助電源として機能する。また、例えば入力電圧Vinや電圧V109のリップル等により、時刻taよりも前に制御部202がスイッチ110をオフ状態に制御したとしても、同様にダイオード201を通じて出力コンデンサ109から負荷Zへ負荷電流が供給される。従って、第2実施形態によれば、負荷Zの負荷電流の途絶を最小限に抑えることができる。
In addition, according to the second embodiment, since the
また、第2実施形態によれば、時刻t3bにおいて突入電流Irushが発生した場合、ダイオード201は逆方向にバイアスされるので、突入電流Irushがダイオード201を通じて出力コンデンサ109に流れ込むことはない。このため、ダイオード201が抵抗素子108による突入電流Irushの抑制効果を阻害することがない。従って、第2実施形態によれば、入力電圧Vinの瞬断に伴う負荷電流の途絶を最小限に抑えつつ、突入電流Irushを有効に抑制することが可能になる。
その他の動作は第1実施形態の電源装置100と同様である。
According to the second embodiment, when the inrush current Irush occurs at time t3b, the
Other operations are the same as those of the
上述したように、第2実施形態によれば、第1実施形態による効果に加え、ダイオード201を備えたことにより、負荷Zの負荷電流の途絶を最小限に抑えることができる。
また、入力電圧Vinが瞬断から回復する際、突入電流Irushが発生する前にスイッチ110を安定的にオフさせることができるので、出力コンデンサ109に流れ込む過大な電流を有効に抑制することができる。
As described above, according to the second embodiment, in addition to the effects of the first embodiment, the provision of the
Further, when the input voltage Vin recovers from an instantaneous interruption, the
(第3実施形態)
次に、本発明の第3実施形態を説明する。
図5に、本発明の第3実施形態による電源装置300の構成の一例を概略的に示す。
電源装置300は、上述の第1実施形態による図1に示す電源装置100の構成において、第2実施形態による電源装置200が備えるダイオード201を更に備えると共に、制御部111に代えて制御部301を備えている。制御部301は、スイッチ110のオン/オフ状態を制御するためのものであり、記憶部3011とコンパレータ3012とを備えて構成される。記憶部3011には、入力電圧Vinの規定値Va(例えば、入力電圧Vinの振幅の上限値)が格納されている。記憶部3011に格納された規定値Vaは、コンパレータ3012の負入力部(−)に供給される。コンパレータ3012の非反転入力部(+)は、抵抗素子108と出力コンデンサ109との間の接続点に接続されている。コンパレータ3012の出力部は上述のスイッチ110の正入力部(+)に接続されている。
(Third embodiment)
Next, a third embodiment of the present invention will be described.
FIG. 5 schematically shows an example of the configuration of the
The
コンパレータ3012は、出力コンデンサ109の電極間の電圧V109が入力電圧Vinの規定値Vaよりも小さい場合、コモン端子102の電圧を基準にして正の電圧信号SV3をスイッチ110の正入力部(+)に出力する。この場合、スイッチ110の正入力部(+)と負入力部(−)との間の励磁コイルが通電され、スイッチ110が開いた状態(オフ状態)に制御される。それ以外の場合、即ち、出力コンデンサ109の電圧V109が規定値Va以上である場合、コンパレータ3012は、コモン端子102の電圧を出力する。この場合、スイッチ110の正入力部(+)と負入力部(−)との間の励磁コイルは通電されず、スイッチ110は閉じた状態(オン状態)となる。その他の構成は、第1実施形態と同様である。
なお、第3実施形態では、ダイオード201と制御部301以外の構成を第1実施形態の構成と同様のものとしているが、制御部301以外の構成を第2実施形態と同様のものとしてもよい。
When the voltage V109 between the electrodes of the
In the third embodiment, the configuration other than the
次に、第3実施形態による電源装置300の動作を説明する。
図6は、本発明の第3実施形態による電源装置300の動作の一例を説明するための波形図である。
ここでは、第3実施形態の特徴部である制御部301に着目して電源装置300の動作を説明する。
Next, the operation of the
FIG. 6 is a waveform diagram for explaining an example of the operation of the
Here, the operation of the
前述の第1実施形態では、出力コンデンサ109の電極間の電圧V109が実際の入力電圧Vinよりも低くなった場合に制御部111がスイッチ110をオフ状態に制御したが、第3実施形態では、制御部301は、出力コンデンサ109の電圧V109が、入力電圧Vinの規定値Vaよりも低くなった場合に制御部111がスイッチ110をオフ状態に制御する。図6に示す例では、出力コンデンサ109の電圧V109は、入力電圧Vinの瞬断が発生した時刻t1の後、入力電圧Vinが瞬断から回復する時刻t3の前の時刻t2において規定値Vaに到達している。このため、制御部301は、時刻t2から、入力電圧Vinが規定値Va以上にまで回復する時刻t4までの期間TDの間、正の電圧信号SV3を出力し、スイッチ110をオフ状態に制御する。
In the first embodiment described above, when the voltage V109 between the electrodes of the
第3実施形態によれば、出力コンデンサ109の電圧V109が入力電圧Vinの規定値Vaよりも低くなった時点でスイッチ110をオフ状態に制御するので、上述の第2実施形態に比較して、スイッチ110を更に早期にオフ状態に制御して抵抗素子108を顕在化させることができる。このため、よりいっそう安定的に突入電流Irushを抑制することが可能になる。また、第3実施形態によれは、時刻t2においてスイッチ110がオフ状態に制御されてから突入電流Irushが発生するまでの時刻t3までの期間TEの間、ダイオード201が出力コンデンサ109の放電経路を形成する。このため、期間TEにおいて負荷Zに負荷電流を供給することができ、第2実施形態と同様に負荷電流の途絶を最小限に抑えることができる。
According to the third embodiment, since the
(第4実施形態)
次に、本発明の第4実施形態を説明する。
図7は、本発明の第4実施形態による電源装置400の構成の一例を概略的に示す回路図である。
電源装置400は、フライバック方式のDC/DCコンバータとして構成されている。具体的には、電源装置400は、入力端子401,402、ダイオード403、入力コンデンサ404、トランス405、スイッチング素子406、ダイオード407、出力コンデンサ408、出力端子409,410を備えると共に、上述の第2実施形態による電源装置200と同様に、抵抗素子108、ダイオード201、スイッチ110、制御部111を備えている。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described.
FIG. 7 is a circuit diagram schematically showing an example of the configuration of the
The
入力端子401には、ダイオード403のアノードが接続され、ダイオード403のカソードにはトランス405の一次巻線の一端が接続されている。トランス405の一次巻線の他端には、スイッチング素子406のドレインが接続され、そのソースは入力端子402に接続されている。トランスTの二次巻線の一端にはダイオード407のアノードが接続され、そのカソードは出力端子409に接続されている。トランスTの二次巻線の他端には出力端子410が接続されており、出力端子409と出力端子410との間には、出力コンデンサ408が接続されている。
The
第4実施形態では、制御部111のコンパレータ111Aの正入力部(+)は、抵抗素子108と入力コンデンサ404との間の接続点に接続され、コンパレータ111Aの負入力部(−)は入力端子401に接続され、コンパレータ111Aの出力部にはスイッチ110の正入力部(+)が接続されている。また、スイッチ110の負入力部(−)は入力端子402に接続されている。また、抵抗素子108の一端はダイオード403のカソードに接続され、抵抗素子108の他端は入力コンデンサ404の一方の電極に接続されている。入力コンデンサの他方の電極は入力端子402に接続されている。
In the fourth embodiment, the positive input unit (+) of the
第4実施形態による電源装置400によれば、入力コンデンサ404の電極間の電圧V404が入力電圧Vinよりも低くなった場合、制御部111は、第2実施形態と同様にスイッチ110をオフ状態に制御し、抵抗素子108を入力コンデンサ404の充放電経路上に顕在化させる。抵抗素子108による突入電流の抑制と、ダイオード201による負荷電流の供給については、第2実施形態と同様に説明される。従って、第4実施形態によれば、DC/DCコンバータとしての電源装置400において、第2実施形態と同様の効果を得ることができる。
なお、第4実施形態では、フライバック方式のDC/DCコンバータとして電源装置400を構成したが、フォワード方式のDC/DCコンバータとして構成してもよく、その回路形式は任意である。
また、第4実施形態では、突入電流を抑制するための構成として、第2実施形態と同様の構成を採用しているが、第1実施形態または第3実施形態と同様の構成を採用してもよい。
According to the
In the fourth embodiment, the
Moreover, in 4th Embodiment, although the structure similar to 2nd Embodiment is employ | adopted as a structure for suppressing an inrush current, the structure similar to 1st Embodiment or 3rd Embodiment is employ | adopted. Also good.
(第5実施形態)
次に、本発明の第5実施形態を説明する。
図8は、本発明の第5実施形態による電源装置500の構成の一例を概略的に示す回路図である。
電源装置500は、入力電圧Vinの上限値が出力電圧Voutと同じになるDC/DCコンバータとして構成されている。具体的には、電源装置500は、入力端子501、コモン端子502、ダイオード503、出力コンデンサ504、出力端子505を備えると共に、上述の第2実施形態による電源装置200と同様に、抵抗素子108、ダイオード201、スイッチ110、制御部111を備えている。電源装置500は、第2実施形態による電源装置200において昇圧チョッパ機能を省いたものに相当する。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described.
FIG. 8 is a circuit diagram schematically showing an example of the configuration of the
The
入力端子501には、ダイオード503のアノードが接続され、ダイオード503のカソードには出力端子505が接続されている。また、ダイオード503のカソードとコモン端子502との間には、抵抗素子108と出力コンデンサ504とが直列接続されている。即ち、抵抗素子108の一端は、ダイオード503のカソードに接続され、抵抗素子108の他端は、出力コンデンサ504の一方の電極に接続され、出力コンデンサ504の他方の電極はコモン端子502に接続されている。第5実施形態では、制御部111のコンパレータ111Aの正入力部(+)は、抵抗素子108と出力コンデンサ504との間の接続点に接続され、コンパレータ111Aの負入力部(−)はコモン端子502に接続され、コンパレータ111Aの出力部はスイッチ110の正入力部(+)に接続されている。また、スイッチ110の負入力部(−)はコモン端子502に接続されている。
An anode of a
第5実施形態によれば、入力電圧Vinの上限値が出力電圧Voutと同じになるDC/DCコンバータとして機能する電源装置500において、出力コンデンサ504の電極間の電圧V504が入力電圧Vinよりも低くなった場合、制御部111は、第2実施形態と同様に、スイッチ110をオフ状態に制御し、抵抗素子108を出力コンデンサ504の充放電経路上に顕在化させる。抵抗素子108による突入電流の抑制と、ダイオード201による負荷電流の供給については、第2実施形態と同様に説明される。
According to the fifth embodiment, in the
従って、第5実施形態によれば、入力電圧Vinの上限値が出力電圧Voutと同一となるDC/DCコンバータとして機能する電源装置500において、第2実施形態と同様の効果を得ることができる。また、第5実施形態によれば、入力電圧Vinが直流以外の交流電圧である場合にも同様の効果を得ることができる。
なお、第5実施形態でも、突入電流を抑制するための構成として、第2実施形態と同様の構成を採用しているが、第1実施形態または第3実施形態と同様の構成を採用してもよい。
Therefore, according to the fifth embodiment, the same effect as that of the second embodiment can be obtained in the
In the fifth embodiment, the same configuration as that of the second embodiment is adopted as the configuration for suppressing the inrush current. However, the same configuration as that of the first embodiment or the third embodiment is adopted. Also good.
以上、本発明の第1実施形態から第5実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。 The first to fifth embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. .
100,200,300,400,500…電源装置
101,401,501…入力端子
102,402,502…コモン端子
103…電源スイッチ
104…昇圧インダクタ
105,406…スイッチング素子
106,107,201,403,407,503…ダイオード
108…抵抗素子
109,408,504…出力コンデンサ
110…スイッチ
111,202,301…制御部
111A,3012…コンパレータ
112,409,410,505…出力端子
3011…記憶部
404…入力コンデンサ
405…トランス
DC…直流電源
Z…負荷
100, 200, 300, 400, 500 ...
Claims (7)
前記電流制限素子と並列接続されたスイッチと、
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、
を備え、
前記制御部は、前記入力電圧が前記平滑用コンデンサの電圧よりも或る一定の電圧だけ高くなった時点で前記スイッチをオフ状態に制御する
電源装置。 A current limiting element connected in series with a smoothing capacitor;
A switch connected in parallel with the current limiting element;
The voltage applied to the smoothing capacitor is compared with the input voltage, and when the supply source of the input voltage temporarily disappears, the smoothing capacitor is discharged, so that the voltage of the smoothing capacitor becomes the input voltage. The switch is turned off, and the switch is turned on after the difference between the voltage applied to the smoothing capacitor and the input voltage is reduced to a predetermined value or less. A control unit;
Equipped with a,
The control unit controls the switch to an off state when the input voltage becomes higher by a certain voltage than the voltage of the smoothing capacitor .
前記電流制限素子と並列接続されたスイッチと、 A switch connected in parallel with the current limiting element;
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、 The voltage applied to the smoothing capacitor is compared with the input voltage, and when the supply source of the input voltage temporarily disappears, the smoothing capacitor is discharged, so that the voltage of the smoothing capacitor becomes the input voltage. The switch is turned off, and the switch is turned on after the difference between the voltage applied to the smoothing capacitor and the input voltage is reduced to a predetermined value or less. A control unit;
を備え、 With
前記制御部は、 The controller is
実質的に突入電流を発生させないときの前記平滑用コンデンサの電圧と前記入力電圧との差電圧分だけ、前記平滑用コンデンサの電圧が前記入力電圧よりも低い状態で前記スイッチをオン状態に制御する The switch is controlled to be turned on in a state in which the voltage of the smoothing capacitor is lower than the input voltage by a difference voltage between the voltage of the smoothing capacitor and the input voltage when substantially no inrush current is generated.
電源装置。Power supply.
前記電流制限素子と並列接続されたスイッチと、 A switch connected in parallel with the current limiting element;
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、 The voltage applied to the smoothing capacitor is compared with the input voltage, and when the supply source of the input voltage temporarily disappears, the smoothing capacitor is discharged, so that the voltage of the smoothing capacitor becomes the input voltage. The switch is turned off, and the switch is turned on after the difference between the voltage applied to the smoothing capacitor and the input voltage is reduced to a predetermined value or less. A control unit;
前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子と、 A rectifying element that is connected in parallel with the current limiting element and has a discharge current of the smoothing capacitor as a forward current;
を備え、 With
前記制御部は、前記平滑用コンデンサの電圧と前記入力電圧との差分の変化の傾向から、前記入力電圧の回復を検出し、検出結果に応じて前記スイッチをオフ状態に制御する The control unit detects recovery of the input voltage from a tendency of a difference between the voltage of the smoothing capacitor and the input voltage, and controls the switch to an OFF state according to a detection result.
電源装置。Power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014015661A JP6205281B2 (en) | 2014-01-30 | 2014-01-30 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014015661A JP6205281B2 (en) | 2014-01-30 | 2014-01-30 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015142485A JP2015142485A (en) | 2015-08-03 |
JP6205281B2 true JP6205281B2 (en) | 2017-09-27 |
Family
ID=53772499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014015661A Active JP6205281B2 (en) | 2014-01-30 | 2014-01-30 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6205281B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105762781B (en) * | 2016-04-28 | 2019-04-30 | 昆山龙腾光电有限公司 | Surge current control circuit and power supply unit |
JP6245484B1 (en) * | 2016-07-07 | 2017-12-13 | 株式会社安川電機 | Motor control system, initial charging device, and failure detection method |
JP6747163B2 (en) | 2016-08-15 | 2020-08-26 | 株式会社リコー | Power supply |
JP7044687B2 (en) * | 2018-11-09 | 2022-03-30 | トヨタ自動車株式会社 | Vehicle power supply |
EP3883106A1 (en) * | 2020-03-17 | 2021-09-22 | Infineon Technologies Austria AG | Electronic circuit with a power converter and an output capacitor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2123986T3 (en) * | 1994-06-28 | 1999-01-16 | Koninkl Philips Electronics Nv | CIRCUIT PROVISION. |
US6714429B2 (en) * | 2001-08-15 | 2004-03-30 | Astec International Limited | Active inrush current control for AC to DC converters |
JP2013031335A (en) * | 2011-07-29 | 2013-02-07 | Minebea Co Ltd | Power-supply circuit and method of controlling power-supply circuit |
-
2014
- 2014-01-30 JP JP2014015661A patent/JP6205281B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015142485A (en) | 2015-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10097076B2 (en) | Control circuit, control method and flyback converter | |
US9088211B2 (en) | Buck-boost converter with buck-boost transition switching control | |
JP6205281B2 (en) | Power supply | |
JP4613100B2 (en) | Method and apparatus for extending the operating range of a fly forward converter | |
JP4862432B2 (en) | Switching power supply | |
JP5486604B2 (en) | Uninterruptible power system | |
US20200389087A1 (en) | Power factor improvement circuit and switching power supply device using same | |
JP5431445B2 (en) | Switching power supply circuit | |
KR101851930B1 (en) | Ac-dc converter | |
JP2017147787A (en) | Multi-output dc-dc converter | |
JP2010268678A (en) | Controller for controlling power converter | |
JP2010213559A (en) | Dc power supply and dc-dc converter | |
JP2009240025A (en) | Step-up dc-dc converter and semiconductor integrated circuit for driving power supply | |
JP4464263B2 (en) | Switching power supply | |
TWI497894B (en) | Power controller and relevant control method for operating a power supply to switch at a bottom of a voltage valley | |
JP4406929B2 (en) | Switching power supply | |
JP2014112996A (en) | Light load detection circuit, switching regulator, and method of controlling the same | |
JP6950353B2 (en) | Power converter controller | |
JP2006149128A (en) | Switching regulator | |
JP2018074876A (en) | Switching power supply device and control method thereof | |
JP2005295649A (en) | Switching power supply | |
JP4728360B2 (en) | Power circuit | |
JP2005269838A (en) | Dc-dc converter | |
JP2013183562A (en) | Power supply device, portable terminal device, power supply device control method, and program | |
JP5974733B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6205281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |