JP6195479B2 - Multilayer ceramic substrate and manufacturing method thereof - Google Patents
Multilayer ceramic substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP6195479B2 JP6195479B2 JP2013130353A JP2013130353A JP6195479B2 JP 6195479 B2 JP6195479 B2 JP 6195479B2 JP 2013130353 A JP2013130353 A JP 2013130353A JP 2013130353 A JP2013130353 A JP 2013130353A JP 6195479 B2 JP6195479 B2 JP 6195479B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic substrate
- multilayer ceramic
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、多層セラミック基板およびその製造方法に関する。 The present invention relates to a multilayer ceramic substrate and a manufacturing method thereof.
多層セラミック基板を製造する工程では、絶縁性セラミックから成る絶縁層の元となる複数のグリーンシートに、導体パターンの元となる導体ペーストを印刷した後、これら複数のグリーンシートを積層して焼成する。多層セラミック基板には、絶縁層と導体パターンとの焼成収縮率の差、および、導体パターンの偏りに起因して、焼成時に反りが発生する場合がある。なお、焼成収縮率とは、焼成前の大きさに対して焼成時に収縮する大きさの比率である。 In the process of manufacturing a multilayer ceramic substrate, a plurality of green sheets that are the basis of an insulating layer made of an insulating ceramic are printed with a conductor paste that is the basis of a conductor pattern, and then the plurality of green sheets are laminated and fired. . A multilayer ceramic substrate may be warped during firing due to the difference in firing shrinkage between the insulating layer and the conductor pattern and the bias of the conductor pattern. The firing shrinkage ratio is the ratio of the size that shrinks during firing to the size before firing.
特許文献1,2には、焼成時の反りを抑制するために、絶縁層の表面上において、多層セラミック基板で実現すべき回路を構成する導体パターンの外側に、回路を構成する導体パターンとは異なるダミーパターンを設けることが記載されている。特許文献3には、多層セラミック基板の裏面にメッキ層を形成することに起因する反りを抑制するために、メッキ層による反りとは反対方向に焼成時の反りが発生するように、セラミックの平均粒径が比較的に大きな絶縁層と、その絶縁層の表面の50%以上を占める導体パターンと、その導体パターンの外周に沿ったダミーパターンとを、多層セラミック基板の表面寄りに配置することが記載されている。 In Patent Documents 1 and 2, in order to suppress warping during firing, on the surface of the insulating layer, outside the conductor pattern constituting the circuit to be realized by the multilayer ceramic substrate, the conductor pattern constituting the circuit is It is described that different dummy patterns are provided. In Patent Document 3, in order to suppress warping caused by forming a plating layer on the back surface of a multilayer ceramic substrate, the average of ceramics is generated so that warping during firing occurs in a direction opposite to warpage due to the plating layer. An insulating layer having a relatively large particle size, a conductor pattern that occupies 50% or more of the surface of the insulating layer, and a dummy pattern along the outer periphery of the conductor pattern may be disposed closer to the surface of the multilayer ceramic substrate. Have been described.
特許文献1〜3の多層セラミック基板では、多層セラミック基板で実現すべき回路を形成する導体パターンによっては、ダミーパターンの形状および配置が制限されるため、焼成時の反りを十分に抑制できない場合があるという問題があった。この問題は、多層セラミック基板を小型化、高密度化および薄型化する場合にいっそう顕著になる。 In the multilayer ceramic substrate of Patent Documents 1 to 3, the shape and arrangement of the dummy pattern is limited depending on the conductor pattern that forms the circuit to be realized by the multilayer ceramic substrate, so that warping during firing may not be sufficiently suppressed. There was a problem that there was. This problem becomes more prominent when the multilayer ceramic substrate is miniaturized, densified and thinned.
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。 The present invention has been made to solve the above-described problems, and can be realized as the following forms.
(1)本発明の一形態によれば、多層セラミック基板が提供される。この多層セラミック基板は、絶縁性セラミックから成り、積層された複数の絶縁層と;前記複数の絶縁層における少なくとも1つの第1の層間と、前記複数の絶縁層の外表面のうち前記複数の絶縁層が積層された積層方向を向いた外表面との少なくとも一方に設けられ、導電性を有し、配線を形成する少なくとも1つの配線層と;導電性を有し、少なくとも1つの前記配線層と電気的に接続され、少なくとも1つの前記絶縁層を貫通する少なくとも1つの貫通導体とを備える。この多層セラミック基板は、さらに、前記配線層の材料よりも高い焼成収縮率を有する材料を焼成して成り、前記複数の絶縁層における層間のうち前記配線層が設けられた前記第1の層間とは異なる第2の層間に設けられ、前記配線層および前記貫通導体から電気的に絶縁されたダミー層を備え;前記ダミー層は、前記多層セラミック基板を前記積層方向の厚みを基準に2等分した2つの領域のうち、各領域における前記配線層の体積の合計が小さい方の領域に存在する。この形態によれば、多層セラミック基板における焼成時の反りをダミー層によって効果的に抑制できる。 (1) According to one aspect of the present invention, a multilayer ceramic substrate is provided. The multilayer ceramic substrate is made of an insulating ceramic and includes a plurality of laminated insulating layers; at least one first layer of the plurality of insulating layers; and the plurality of insulating layers among outer surfaces of the plurality of insulating layers. At least one wiring layer which is provided on at least one of the outer surfaces facing the stacking direction and has conductivity, and forms wiring; and has at least one wiring layer having conductivity; And at least one through conductor that is electrically connected and penetrates at least one of the insulating layers. The multilayer ceramic substrate is further formed by firing a material having a firing shrinkage ratio higher than that of the wiring layer, and the first interlayer in which the wiring layer is provided among the layers in the plurality of insulating layers. Are provided between different second layers and include a dummy layer electrically insulated from the wiring layer and the through conductor; the dummy layer bisects the multilayer ceramic substrate based on the thickness in the stacking direction. Of the two regions, the region exists in the region where the total volume of the wiring layer in each region is smaller. According to this embodiment, warpage during firing in the multilayer ceramic substrate can be effectively suppressed by the dummy layer.
(2)上述の多層セラミック基板において、前記ダミー層について前記積層方向から見た面積は、前記複数の配線層の各々について前記積層方向から見た面積よりも大きくてもよい。この形態によれば、多層セラミック基板における焼成時の反りを、配線層よりも面積が大きいダミー層によっていっそう効果的に抑制できる。 (2) In the multilayer ceramic substrate described above, the area of the dummy layer viewed from the stacking direction may be larger than the area of each of the plurality of wiring layers viewed from the stacking direction. According to this embodiment, warping during firing in the multilayer ceramic substrate can be more effectively suppressed by the dummy layer having a larger area than the wiring layer.
(3)上述の多層セラミック基板において、前記ダミー層が設けられた前記第2の層間は、前記ダミー層が存在する側の前記領域における前記積層方向を向いた外表面に対して、全ての前記第1の層間よりも近い位置に存在してもよい。この形態によれば、多層セラミック基板における焼成時の反りを、第1の層間と比較して外表面に近い位置に存在するダミー層によっていっそう効果的に抑制できる。 (3) In the above-mentioned multilayer ceramic substrate, the second interlayer provided with the dummy layer is all the outer surface facing the stacking direction in the region on the side where the dummy layer is present. It may exist in a position closer than the first layer. According to this form, the warp at the time of firing in the multilayer ceramic substrate can be more effectively suppressed by the dummy layer present at a position closer to the outer surface as compared with the first interlayer.
(4)上述の多層セラミック基板において、前記ダミー層は、導電体および誘電体の少なくとも一方であってもよい。この形態によれば、導電体および誘電体の少なくとも一方を用いてダミー層を実現できる。 (4) In the multilayer ceramic substrate described above, the dummy layer may be at least one of a conductor and a dielectric. According to this embodiment, a dummy layer can be realized using at least one of a conductor and a dielectric.
本発明は、多層セラミック基板以外の種々の形態で実現することも可能である。例えば、多層セラミック基板を備える装置、多層セラミック基板の製造方法などの形態で実現することができる。 The present invention can be realized in various forms other than the multilayer ceramic substrate. For example, it can be realized in the form of a device including a multilayer ceramic substrate, a method for manufacturing a multilayer ceramic substrate, and the like.
A.実施形態
A−1.多層セラミック基板の構成
図1は、多層セラミック基板10の断面を模式的に示す説明図である。多層セラミック基板10には、所定の機能を実現する回路の少なくとも一部が形成されている。本実施形態では、多層セラミック基板10には、表面弾性波(SAW:Surface Acoustic Wave)ディプレクサを構成する回路が形成されている。多層セラミック基板10は、複数の絶縁層200と、複数の配線層400と、複数の貫通導体500と、ダミー層600とを備える。
A. Embodiment A-1. Configuration of Multilayer Ceramic Substrate FIG. 1 is an explanatory diagram schematically showing a cross section of a multilayer
図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸であり、+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸であり、+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸であり、+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。 FIG. 1 shows XYZ axes orthogonal to each other. Of the XYZ axes in FIG. 1, the X axis is an axis from the left side of FIG. 1 toward the right side of the page, the + X axis direction is a direction toward the right side of the page, and the −X axis direction is a direction toward the left side of the page. It is. Of the XYZ axes in FIG. 1, the Y axis is an axis from the front of the paper to the back of the paper in FIG. 1, the + Y axis direction is a direction toward the back of the paper, and the −Y axis direction is a direction toward the front of the paper. It is. Among the XYZ axes in FIG. 1, the Z axis is an axis that goes from the bottom of FIG. 1 to the top of the paper, the + Z axis direction is a direction that goes on the paper, and the −Z axis direction is a direction that goes down the paper. It is.
多層セラミック基板10における複数の絶縁層200は、絶縁性セラミックから成る。本実施形態では、絶縁層200は、硼珪酸系ガラスの粉末とアルミナ(Al2O3)の粉末とを質量比50:50で混合した材料を焼成して成り、絶縁層200を構成する絶縁性セラミックは、硼珪酸系ガラスとアルミナとを主成分とする。硼珪酸系ガラスは、二酸化ケイ素(SiO2)、アルミナ(Al2O3)、酸化ホウ素(B2O3)を主成分とする。
The plurality of
複数の絶縁層200は、積層された状態で焼結させた焼結体である。本実施形態では、複数の絶縁層200が積層された積層方向は、Z軸に沿ったZ軸方向である。本実施形態では、絶縁層200は、X軸およびY軸に沿って矩形状に広がる層である。
The plurality of
本実施形態では、複数の絶縁層200は、6層であり、+Z軸方向に向かって順に、絶縁層201と、絶縁層202と、絶縁層203と、絶縁層204と、絶縁層205と、絶縁層206とを含む。本実施形態の説明では、多層セラミック基板10の絶縁層を総称する場合には符合「200」を使用し、多層セラミック基板10の絶縁層を個別に示す場合には符合「201〜206」を使用する。
In the present embodiment, the plurality of
絶縁層201は、−Z軸方向を向いた表面310を有する。絶縁層201の表面310は、複数の絶縁層200の外表面のうち−Z軸方向を向いた外表面である。
The
絶縁層206は、+Z軸方向を向いた表面330を有する。絶縁層206の表面330は、複数の絶縁層200の外表面のうち+Z軸方向を向いた外表面である。
The
複数の絶縁層200における絶縁層200同士の間には、複数の層間320が形成されている。本実施形態では、複数の層間320は、5つの層間321,322,323,324,325を含む。本実施形態の説明では、多層セラミック基板10の層間を総称する場合には符合「320」を使用し、多層セラミック基板10の層間を個別に示す場合には符合「321〜325」を使用する。
A plurality of
絶縁層201と絶縁層202との間には、配線層400が設けられた第1の層間である層間321が形成されている。絶縁層202と絶縁層203との間には、配線層400が設けられた第1の層間である層間322が形成されている。絶縁層203と絶縁層204との間には、配線層400が設けられた第1の層間である層間323が形成されている。絶縁層204と絶縁層205との間には、配線層400が設けられた第1の層間である層間324が形成されている。絶縁層205と絶縁層206との間には、ダミー層600が設けられた第2の層間である層間325が形成されている。
Between the
多層セラミック基板10における複数の配線層400は、導電性を有し、配線を形成する。本実施形態では、配線層400は、平均粒径5μm(マイクロメートル)の銀(Ag)の粉末から作製した導体ペーストを焼成して成り、配線層400の材質は、銀を主成分とする。本実施形態では、配線層400は、X軸およびY軸に沿って広がる層である。
The plurality of
複数の配線層400は、表面310と、複数の層間321〜324と、表面330との少なくとも1つに設けられ、本実施形態では、表面310と、複数の層間320とに設けられている。本実施形態では、複数の配線層400は、配線層410と、配線層421と、配線層422と、配線層423と、配線層424とを含む。本実施形態の説明では、多層セラミック基板10の配線層を総称する場合には符合「400」を使用し、多層セラミック基板10の配線層を個別に示す場合には符合「410,421〜424」を使用する。
The plurality of
配線層410は、絶縁層201の表面310に設けられている。配線層421は、絶縁層201と絶縁層202との層間321に設けられている。配線層422は、絶縁層202と絶縁層203との間の層間322に設けられている。配線層423は、絶縁層203と絶縁層204との間の層間323に設けられている。配線層424は、絶縁層204と絶縁層205との間の層間324に設けられている。
The
多層セラミック基板10における複数の貫通導体500は、導電性を有し、配線層400とともに配線を形成する。貫通導体500は、少なくとも1つの配線層400と電気的に接続され、少なくとも1つの絶縁層200を貫通する。本実施形態では、貫通導体500は、Z軸に沿って延びた円柱状を成す。本実施形態では、貫通導体500は、配線層400と同様に、平均粒径5μmの銀の粉末から作製した導体ペーストを焼成して成り、貫通導体500の材質は、銀を主成分とする。
The plurality of through
図2は、多層セラミック基板10におけるダミー層600が存在する位置で切断した断面を示す説明図である。図2の断面は、図1の矢視F2−F2から見た多層セラミック基板10の断面である。図2のXYZ軸は、図1のXYZ軸に対応する。
FIG. 2 is an explanatory diagram showing a cross section cut at a position where the
多層セラミック基板10のダミー層600は、配線層400の材料よりも高い焼成収縮率を有する材料を焼成して成る。本実施形態では、ダミー層600は、銀を主成分とする導電体であり、配線層400の銀粉末よりも平均粒径が小さい銀の粉末(例えば、平均粒径2μm)から作製した導体ペーストを焼成して成る。他の実施形態では、ダミー層600は、絶縁層200よりも硼珪酸系ガラスの割合を多く配合した誘電体ペースト(例えば、硼珪酸系ガラスとアルミナとの質量比を60:40とした誘電体ペースト)を焼成して成る誘電体であってもよい。
The
ダミー層600は、複数の層間320のうち配線層400が設けられた第1の層間とは異なる第2の層間に設けられている。本実施形態では、ダミー層600は、配線層400が設けられた層間321,322,323,324とは異なる層間325に設けられている。本実施形態では、ダミー層600は、X軸およびY軸に沿って広がる層である。本実施形態では、ダミー層600の外形は、絶縁層200よりも一回り小さい矩形状である。
The
本実施形態では、ダミー層600について積層方向(Z軸方向)から見た面積は、各配線層400について積層方向(Z軸方向)から見た面積よりも大きい。本実施形態では、各配線層400およびダミー層600の厚み(Z軸に沿った長さ)は、同等であり、それぞれ約10μmである。
In the present embodiment, the area of the
ダミー層600は、多層セラミック基板10を積層方向(Z軸方向)の厚みを基準に2等分した2つの領域110,120のうち、各領域における配線層400の体積の合計が小さい方の領域に存在する。領域110は、多層セラミック基板10における表面310側(−Z軸方向側)に位置する領域であり、領域120は、多層セラミック基板10における表面330側(+Z軸方向側)に位置する領域である。本実施形態では、ダミー層600は、配線層400の体積の合計が領域110よりも小さい領域120に存在する。
The
本実施形態では、ダミー層600が設けられた層間325は、ダミー層600が存在する側の領域120における表面330に対して、配線層400が設けられた全ての層間321,322,323,324よりも近い位置に存在する。
In this embodiment, the
ダミー層600は、配線層400および貫通導体500から電気的に絶縁されている。ダミー層600には、絶縁層206を貫通する貫通導体500の位置に応じて開口部650が形成されている。本実施形態では、絶縁層206を貫通する貫通導体500は、+Z軸方向側では表面330に至り、−Z軸方向側では絶縁層205を貫通する。
The
A−2.多層セラミック基板の製造方法
図3は、多層セラミック基板10の製造方法を示す工程図である。多層セラミック基板10を製造する際には、製造者は、絶縁層200の元となるグリーンシートを作製する(工程P110)。グリーンシートは、絶縁性セラミックの原料粉末に、結合剤(バインダ)、可塑剤、溶剤などを混合して薄板状(シート状)に成形したものである。本実施形態では、グリーンシートの原料は、硼珪酸系ガラスの粉末とアルミナの粉末とを含む。原料の硼珪酸系ガラスは、二酸化ケイ素(SiO2)、アルミナ(Al2O3)、酸化ホウ素(B2O3)を主成分とする。本実施形態では、原料の硼珪酸系ガラスは、平均粒径4μm程度である。本実施形態では、原料のアルミナ粉末は、平均粒径3μm、比表面積1.0m2/gである。
A-2. Manufacturing Method of Multilayer Ceramic Substrate FIG. 3 is a process diagram showing a manufacturing method of the multilayer
本実施形態では、製造者は、原料である硼珪酸系ガラスとアルミナ粉末とを、質量比50:50、総量1kgとなるように秤量した後、これらの原料をアルミナ製の容器(ポット)に入れる。その後、製造者は、結合剤として120gのアクリル樹脂と、溶剤として適量のメチルエチルケトン(MEK)と、可塑剤として適量のジオクチルフタレート(DOP)とを、ポット内の原料に加えた。その後、製造者は、5時間、ポット内の原料を混合することによって、セラミックスラリを得る。その後、製造者は、ドクターブレード法によって、セラミックスラリからグリーンシートを作製する。本実施形態では、グリーンシートの厚みは、0.05mm、0.10mm、15mmの3種類であり、製造者は、絶縁層200に応じてグリーンシートの厚みを使い分ける。
In this embodiment, the manufacturer weighs the raw material borosilicate glass and alumina powder so that the mass ratio is 50:50 and the total amount is 1 kg, and then these raw materials are placed in an alumina container (pot). Put in. Thereafter, the manufacturer added 120 g of acrylic resin as a binder, an appropriate amount of methyl ethyl ketone (MEK) as a solvent, and an appropriate amount of dioctyl phthalate (DOP) as a plasticizer to the raw materials in the pot. Thereafter, the manufacturer obtains a ceramic slurry by mixing the raw materials in the pot for 5 hours. Then, a manufacturer produces a green sheet from a ceramic slurry by a doctor blade method. In this embodiment, there are three types of thickness of the green sheet, 0.05 mm, 0.10 mm, and 15 mm, and the manufacturer uses the thickness of the green sheet depending on the insulating
グリーンシートを作製した後(工程P110)、製造者は、配線層400および貫通導体500の元となる導体ペーストをグリーンシートに塗布する(工程P122)。配線層400および貫通導体500に用いられる導体ペーストは、導電性材料の粉末に、結合剤、可塑剤、溶剤などを混合したものである。本実施形態では、配線層400および貫通導体500に用いられる導体ペーストの原料は、銀(Ag)の粉末を含む。本実施形態では、配線層400および貫通導体500に用いられる原料の銀粉末は、平均粒径5μmである。
After producing the green sheet (process P110), the manufacturer applies a conductive paste that is the basis of the
配線層400用の導体ペーストを作製する際、本実施形態では、製造者は、原料である銀粉末に、導体ペースト中の無機成分に対して5体積%となるように軟化点760℃のガラスを添加する。その後、製造者は、この原料に、結合剤としてエチルセルロースと、溶剤としてターピネオールとを加える。その後、製造者は、この原料を3本ロールミルを用いて混練することによって、配線層400用の導体ペーストを得る。本実施形態では、製造者は、スクリーン印刷によって、配線層400のパターンに合わせて、配線層400用の導体ペーストをグリーンシートの表面に塗布する。
In producing the conductor paste for the
貫通導体500用の導体ペーストを作製する際、本実施形態では、製造者は、原料である銀粉末に、結合剤としてエチルセルロースと、溶剤としてターピネオールとを加える。その後、製造者は、この原料を3本ロールミルを用いて混練することによって、貫通導体500用の導体ペーストを得る。本実施形態では、製造者は、パンチング加工によって、貫通導体500の位置に合わせて、ビア孔(貫通孔)をグリーンシートに形成した後、穴埋め印刷によって、そのビア孔に貫通導体500用の導体ペーストを充填する。
In producing the conductor paste for the through
グリーンシートを作製した後(工程P110)、製造者は、ダミー層600の元となるペーストをグリーンシートに塗布する(工程P124)。ダミー層600に用いられる材料は、配線層400に用いられる材料よりも高い焼成収縮率を有する。本実施形態では、製造者は、スクリーン印刷によって、ダミー層600のパターンに合わせて、ダミー層600用のペーストをグリーンシートの表面に塗布する。
After producing the green sheet (process P110), the manufacturer applies the paste that is the source of the
本実施形態では、ダミー層600に用いられるペーストは、導電性材料の粉末に、結合剤、可塑剤、溶剤などを混合した導体ペーストである。本実施形態では、ダミー層600に用いられる導体ペーストの原料は、銀(Ag)の粉末を含む。ダミー層600に用いられる原料の銀粉末は、配線層400に用いられる原料の銀粉末よりも平均粒径が小さい粉末であり、本実施形態では、平均粒径2μmである。ダミー層600用の導体ペーストを作製する際、本実施形態では、製造者は、原料である銀粉末に、導体ペースト中の無機成分に対して5体積%となるように軟化点760℃のガラスを添加する。その後、製造者は、この原料に、結合剤としてエチルセルロースと、溶剤としてターピネオールとを加える。その後、製造者は、この原料を3本ロールミルを用いて混練することによって、ダミー層600用の導体ペーストを得る。
In this embodiment, the paste used for the
他の実施形態では、ダミー層600の元となるペーストをグリーンシートに塗布する工程(工程P124)において、ダミー層600に用いられるペーストは、誘電体材料の粉末に、結合剤、可塑剤、溶剤などを混合した誘電体ペーストであってもよい。ダミー層600に用いられる誘電体ペーストの原料は、グリーンシートの原料と同様の原料、すなわち、硼珪酸系ガラスとアルミナ粉末とを含む原料であってもよい。ダミー層600用の誘電体ペーストを作製する際、製造者は、原料である硼珪酸系ガラスとアルミナ粉末とを、グリーンシートの材料よりも硼珪酸系ガラスの割合が多くなるように、例えば、質量比60:40となるように秤量した後、これらの原料に結合剤としてエチルセルロースと、溶剤としてターピネオールとを加える。その後、製造者は、この原料を3本ロールミルを用いて混練することによって、ダミー層600用の誘電体ペーストを得る。
In another embodiment, the paste used for the
本実施形態では、製造者は、配線層400および貫通導体500用の導体ペーストを塗布する工程(工程P122)を、ダミー層600用のペーストを塗布する工程(工程P124)の前に実施する。他の実施形態では、製造者は、配線層400および貫通導体500用の導体ペーストを塗布する工程(工程P122)を、ダミー層600用のペーストを塗布する工程(工程P124)の後に実施してもよいし、同時に実施してもよい。
In the present embodiment, the manufacturer performs the step of applying the conductor paste for the
各ペーストを塗布した後(工程P122,P124)、製造者は、多層セラミック基板10を積層方向(Z軸方向)の厚みを基準に2等分した2つの領域110,120のうち、各領域における配線層400の体積の合計が小さい方の領域(本実施形態では領域120)に、ダミー層600が配置されるように、複数の絶縁層200の各々に応じた複数のグリーンシートを積層し、その後、隣り合うグリーンシート同士を熱圧着によって接合する(工程P130)。これによって、製造者は、複数のグリーンシートを積層したグリーンシート積層体を得る。
After applying each paste (processes P122 and P124), the manufacturer divides the multilayer
グリーンシート積層体を作製した後(工程P130)、製造者は、グリーンシート積層体を、後工程の焼成に適した形状に成形する(工程P140)。本実施形態では、製造者は、切削加工によってグリーンシート積層体を成形する。 After producing a green sheet laminated body (process P130), a manufacturer shape | molds a green sheet laminated body in the shape suitable for baking of a post process (process P140). In the present embodiment, the manufacturer forms the green sheet laminate by cutting.
グリーンシート積層体を成形した後(工程P140)、製造者は、グリーンシート積層体を脱脂する(工程P150)。本実施形態では、製造者は、250℃の大気中に10時間、グリーンシート積層体を曝すことによって、グリーンシート積層体を脱脂する。 After forming the green sheet laminate (process P140), the manufacturer degreases the green sheet laminate (process P150). In this embodiment, the manufacturer degreases the green sheet laminate by exposing the green sheet laminate to air at 250 ° C. for 10 hours.
グリーンシート積層体を脱脂した後(工程P150)、製造者は、グリーンシート積層体を焼成する(工程P160)。本実施形態では、製造者は、850℃の還元性ガスの中に30分、グリーンシート積層体を曝すことによって、グリーンシート積層体を焼成する。これによって、製造者は、グリーンシート積層体を焼結した焼結体を得る。 After degreasing the green sheet laminate (process P150), the manufacturer fires the green sheet laminate (process P160). In the present embodiment, the manufacturer fires the green sheet laminate by exposing the green sheet laminate in a reducing gas at 850 ° C. for 30 minutes. As a result, the manufacturer obtains a sintered body obtained by sintering the green sheet laminate.
焼結体を作製した後(工程P160)、製造者は、焼結体を成形する(工程P170)。本実施形態では、製造者は、研磨切削加工によって焼結体を成形する。他の実施形態では、製造者は、焼結体の表面に露出した配線層400および貫通導体500の少なくとも一部にメッキを施してもよい。これらの工程を経て、多層セラミック基板10が完成する。
After producing the sintered body (process P160), the manufacturer forms the sintered body (process P170). In the present embodiment, the manufacturer forms the sintered body by polishing cutting. In another embodiment, the manufacturer may perform plating on at least a part of the
A−3.評価試験
図4は、焼成時の反りを評価する評価試験の結果を示す表である。図4の評価試験では、試験者は、ダミー層600の構成が異なる複数の多層セラミック基板10を試料として作製し、これらの試料について焼成時の反り量を評価した。
A-3. Evaluation Test FIG. 4 is a table showing the results of an evaluation test for evaluating warpage during firing. In the evaluation test of FIG. 4, the tester produced a plurality of multilayer
試料1の構成は、Z軸方向から見た形状が100mm×100mmの正方形である点を除き、上述した実施形態の構成と同様である。試料1のダミー層600は、導電体である。試料1の製造方法は、上述した実施形態の製造方法と同様である。試料1では、ダミー層600の原料は平均粒径2μmの銀粉末であり、ダミー層600の焼成収縮率は15.5%である。試料1では、配線層400の原料は平均粒径5μmの銀粉末であり、配線層400の焼成収縮率は13.8%である。試料1では、ダミー層600についてZ軸方向から見た面積は70mm2であり、各配線層400についてZ軸方向から見た最大の面積は50mm2である。試料1では、ダミー層600の厚みは、各配線層400と同等である。
The configuration of the sample 1 is the same as that of the above-described embodiment except that the shape viewed from the Z-axis direction is a square of 100 mm × 100 mm. The
試料2は、ダミー層600の大きさが異なる点を除き、試料1と同様である。試料2では、ダミー層600についてZ軸方向から見た面積は60mm2である。
Sample 2 is the same as Sample 1 except that the size of the
試料3は、ダミー層600の焼成収縮率が異なる点を除き、試料1と同様である。試料3では、ダミー層600の原料は平均粒径3μmの銀粉末であり、ダミー層600の焼成収縮率は14.9%である。
Sample 3 is the same as Sample 1, except that the firing shrinkage rate of the
試料4は、ダミー層600が誘電体である点を除き、試料1と同様である。試料4では、ダミー層600の原料は、平均粒径4μmの硼珪酸系ガラスと、平均粒径3μmのアルミナ粉末との混合物あり、これらの質量比は60:40である。試料4では、ダミー層600の焼成収縮率は14.5%である。
Sample 4 is the same as Sample 1 except that the
試料5は、ダミー層600が設けられていない点を除き、試料1と同様である。
Sample 5 is the same as Sample 1 except that the
試料6は、ダミー層600の大きさが異なる点を除き、試料1と同様である。試料6では、ダミー層600についてZ軸方向から見た面積は50mm2である。
Sample 6 is the same as Sample 1 except that the size of the
図4の評価試験では、試験者は、各試料を作製した後、各試料において焼成時に発生した反り量を測定した。反り量は、Z軸方向から見て100mm×100mmの正方形である各試料において、Z軸方向に発生した反りの大きさである。多層セラミック基板10の実装に要求される反り量は、200μm以下であることから、試験者は、反り量が200μm以下である試料を「良」と評価し、反り量が200μmを超過する試料を「不可」と評価した。
In the evaluation test of FIG. 4, the tester measured the amount of warpage generated during firing in each sample after preparing each sample. The amount of warpage is the magnitude of warpage generated in the Z-axis direction in each sample that is 100 mm × 100 mm square as viewed from the Z-axis direction. Since the amount of warpage required for mounting the multilayer
図4の評価試験の結果によれば、試料1〜4,6と、試料5との比較から、ダミー層600を設けることによって、反り量を抑制できることが分かる。また、試料1,2と、試料6との比較から、ダミー層600の面積を、いずれの配線層400の面積よりも大きくすることによって、反り量をいっそう抑制できることが分かる。また、試料1と試料2との比較から、ダミー層600についてZ軸方向から見た面積を大きくすることによって、反り量をいっそう抑制できることが分かる。また、試料1と試料3と試料4との比較から、ダミー層600の焼成収縮率を大きくすることによって、反り量をいっそう抑制できることが分かる。試料1〜3と試料4との比較から、ダミー層600が導電体および誘電体のいずれであっても、反り量を抑制できることが分かる。
According to the result of the evaluation test in FIG. 4, it can be seen from the comparison between the samples 1 to 4 and 6 and the sample 5 that the amount of warpage can be suppressed by providing the
A−4.効果
以上説明した実施形態によれば、多層セラミック基板10における焼成時の反りをダミー層600によって効果的に抑制できる。また、ダミー層600について積層方向から見た面積が、各配線層400について積層方向から見た面積よりも大きいため、多層セラミック基板10における焼成時の反りをダミー層600の面積によっていっそう効果的に抑制できる。また、ダミー層600が設けられた層間325は、ダミー層600が存在する側の領域120における表面330に対して、配線層400が設けられた全ての層間321〜324よりも近い位置に存在するため、多層セラミック基板10における焼成時の反りをダミー層600の位置によっていっそう効果的に抑制できる。
A-4. Effect According to the embodiment described above, warpage during firing in the multilayer
B.他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
B. Other Embodiments The present invention is not limited to the above-described embodiments, examples, and modifications, and can be realized with various configurations without departing from the spirit thereof. For example, the technical features in the embodiments, examples, and modifications corresponding to the technical features in each embodiment described in the summary section of the invention are to solve some or all of the above-described problems, or In order to achieve part or all of the above-described effects, replacement or combination can be performed as appropriate. Further, if the technical feature is not described as essential in the present specification, it can be deleted as appropriate.
他の実施形態では、絶縁層200の絶縁性セラミックは、硼珪酸系ガラスとアルミナとを主成分とするセラミックに限らず、硼珪酸系ガラスとムライトとを主成分とするセラミックであってもよいし、硼珪酸系ガラスとコージェライト粉末とを主成分とするセラミックであってもよい。他の実施形態では、絶縁層200のガラス成分は、硼珪酸系ガラスに限らず、結晶化ガラスであってもよい。
In another embodiment, the insulating ceramic of the insulating
他の実施形態では、配線層400、貫通導体500、ダミー層600に用いられる導電性成分は、銀(Ag)に限らず、銀−パラジウム合金(Ag−Pd)、銀−白金合金(Ag−Pt)、金(Au)、銅(Cu)の少なくとも1つであってもよい。
In another embodiment, the conductive component used for the
他の実施形態では、多層セラミック基板10は、複数のダミー層600を複数の層間320に備えてもよい。他の実施形態では、多層セラミック基板10は、配線層400およびダミー層600が設けられていない層間320を備えてもよい。他の実施形態では、多層セラミック基板10は、表面330とダミー層600との間に、配線層400が設けられた層間320を備えてもよい。
In other embodiments, the multilayer
10…多層セラミック基板
110,120…領域
200,201,202,203,204,205,206…絶縁層
310…表面
320,321,322,323,324,325…層間
330…表面
400,410,421,422,423,424…配線層
500…貫通導体
600…ダミー層
650…開口部
DESCRIPTION OF
Claims (3)
前記複数の絶縁層における少なくとも1つの第1の層間と、前記複数の絶縁層の外表面のうち前記複数の絶縁層が積層された積層方向を向いた外表面との少なくとも一方に設けられ、導電性を有し、配線を形成する少なくとも1つの配線層と、
導電性を有し、少なくとも1つの前記配線層と電気的に接続され、少なくとも1つの前記絶縁層を貫通する少なくとも1つの貫通導体と
を備える多層セラミック基板であって、
さらに、前記配線層の材料よりも高い焼成収縮率を有する材料を焼成して成り、前記複数の絶縁層における層間のうち前記配線層が設けられた前記第1の層間とは異なる第2の層間に設けられ、前記配線層および前記貫通導体から電気的に絶縁された導電体であるダミー層を備え、
前記ダミー層は、前記多層セラミック基板を前記積層方向の厚みを基準に2等分した2つの領域のうち、各領域における前記配線層の体積の合計が小さい方の領域に存在し、
前記ダミー層について前記積層方向から見た面積は、前記複数の配線層の各々について前記積層方向から見た面積よりも大きいことを特徴とする多層セラミック基板。 A plurality of laminated insulating layers made of insulating ceramic;
Provided in at least one of at least one first layer in the plurality of insulating layers and an outer surface facing the stacking direction in which the plurality of insulating layers are stacked among the outer surfaces of the plurality of insulating layers, And at least one wiring layer that forms wiring,
A multilayer ceramic substrate comprising: at least one through conductor having conductivity, electrically connected to at least one wiring layer, and penetrating through at least one insulating layer;
Further, a second interlayer different from the first interlayer in which the wiring layer is provided among the layers in the plurality of insulating layers is formed by firing a material having a firing shrinkage rate higher than that of the wiring layer. Provided with a dummy layer that is a conductor electrically insulated from the wiring layer and the through conductor,
The dummy layer exists in a region where the total volume of the wiring layers in each region is smaller among two regions obtained by dividing the multilayer ceramic substrate into two equal parts based on the thickness in the stacking direction ,
An area of the dummy layer viewed from the stacking direction is larger than an area of each of the plurality of wiring layers viewed from the stacking direction .
前記複数の絶縁層における少なくとも1つの第1の層間と、前記複数の絶縁層の外表面のうち前記複数の絶縁層が積層された積層方向を向いた外表面との少なくとも一方に設けられ、導電性を有し、配線を構成する少なくとも1つの配線層と、
導電性を有し、少なくとも1つの前記配線層と電気的に接続され、少なくとも1つの前記絶縁層を貫通する少なくとも1つの貫通導体と
を備える多層セラミック基板を製造する、多層セラミック基板の製造方法であって、
前記多層セラミック基板を前記積層方向の厚みを基準に2等分した2つの領域のうち、各領域における前記配線層の体積の合計が小さい方の領域において、前記複数の絶縁層における層間のうち前記配線層が設けられた前記第1の層間とは異なる第2の層間に、前記配線層および前記貫通導体から電気的に絶縁された導電体であるダミー層を、前記配線層の材料よりも高い焼成収縮率を有する材料を焼成することによって形成し、
前記ダミー層について前記積層方向から見た面積は、前記複数の配線層の各々について前記積層方向から見た面積よりも大きいことを特徴とする、多層セラミック基板の製造方法。 A plurality of laminated insulating layers made of insulating ceramic;
Provided in at least one of at least one first layer in the plurality of insulating layers and an outer surface facing the stacking direction in which the plurality of insulating layers are stacked among the outer surfaces of the plurality of insulating layers, Having at least one wiring layer constituting the wiring;
A method for producing a multilayer ceramic substrate, comprising: producing a multilayer ceramic substrate having electrical conductivity, electrically connected to at least one wiring layer, and comprising at least one through conductor penetrating at least one of the insulating layers. There,
Of the two regions obtained by dividing the multilayer ceramic substrate into two equal parts based on the thickness in the stacking direction, the region having the smaller total volume of the wiring layer in each region, the layer among the layers in the plurality of insulating layers A dummy layer, which is a conductor electrically insulated from the wiring layer and the through conductor , is higher than the material of the wiring layer in a second layer different from the first layer in which the wiring layer is provided. Formed by firing a material having a firing shrinkage rate ,
An area of the dummy layer viewed from the stacking direction is larger than an area of each of the plurality of wiring layers viewed from the stacking direction .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013130353A JP6195479B2 (en) | 2013-06-21 | 2013-06-21 | Multilayer ceramic substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013130353A JP6195479B2 (en) | 2013-06-21 | 2013-06-21 | Multilayer ceramic substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015005640A JP2015005640A (en) | 2015-01-08 |
JP6195479B2 true JP6195479B2 (en) | 2017-09-13 |
Family
ID=52301298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013130353A Active JP6195479B2 (en) | 2013-06-21 | 2013-06-21 | Multilayer ceramic substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6195479B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6596652B2 (en) * | 2015-05-11 | 2019-10-30 | パナソニックIpマネジメント株式会社 | Common mode noise filter |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0983843A3 (en) * | 1998-08-31 | 2000-08-23 | CTS Corporation | Low temperature co-fired ceramic |
JP4332954B2 (en) * | 1999-10-21 | 2009-09-16 | 株式会社村田製作所 | Multilayer ceramic substrate and manufacturing method thereof |
JP2003031956A (en) * | 2001-07-16 | 2003-01-31 | Ngk Spark Plug Co Ltd | Ceramic wiring board and manufacturing method therefor |
JP2006229093A (en) * | 2005-02-21 | 2006-08-31 | Tdk Corp | Manufacturing method for glass ceramic board |
JP2011138833A (en) * | 2009-12-26 | 2011-07-14 | Ngk Spark Plug Co Ltd | Multilayer ceramic substrate and manufacturing method therefor |
CN103039132B (en) * | 2010-07-29 | 2016-01-20 | 株式会社村田制作所 | Ceramic multi-layer baseplate and manufacture method thereof |
-
2013
- 2013-06-21 JP JP2013130353A patent/JP6195479B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015005640A (en) | 2015-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6609622B2 (en) | Wiring board | |
WO2016098767A1 (en) | Ceramic matrix and method for producing same | |
WO2009139272A1 (en) | Multilayer ceramic substrate and method for producing the same | |
JP2007109977A (en) | Method for manufacturing ceramic substrate | |
JP6406646B2 (en) | Ceramic packages and electronic components | |
JP7309666B2 (en) | Multilayer ceramic substrate and electronic device | |
JP6195479B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JPWO2014156393A1 (en) | Insulating ceramic paste, ceramic electronic component and manufacturing method thereof | |
KR20110043440A (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
JP6493560B2 (en) | Multilayer ceramic substrate and electronic component | |
JP3630372B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP6335081B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP6088129B2 (en) | Manufacturing method of multilayer ceramic substrate | |
CN115073148B (en) | Ceramic packaging base and preparation method thereof | |
JP7189047B2 (en) | Board for electrical inspection | |
WO2009151006A1 (en) | Method for producing ceramic molded body | |
JP6362384B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP5947018B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP6030373B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2015207578A (en) | Multilayer ceramic substrate and method for manufacturing the same | |
JP4645962B2 (en) | Multilayer ceramic substrate | |
JP6455633B2 (en) | Multilayer ceramic substrate and electronic device | |
JP2008270756A (en) | Multilayer ceramic substrate and method of manufacturing the same | |
JP2020025044A (en) | Ceramic wiring board | |
JP2002353626A (en) | Multilayer wiring board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160518 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6195479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |