JP6151828B2 - Semiconductor chip - Google Patents
Semiconductor chip Download PDFInfo
- Publication number
- JP6151828B2 JP6151828B2 JP2016119383A JP2016119383A JP6151828B2 JP 6151828 B2 JP6151828 B2 JP 6151828B2 JP 2016119383 A JP2016119383 A JP 2016119383A JP 2016119383 A JP2016119383 A JP 2016119383A JP 6151828 B2 JP6151828 B2 JP 6151828B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- semiconductor chip
- discharge
- secondary battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E70/00—Other energy conversion or management systems reducing GHG emissions
- Y02E70/30—Systems combining energy storage with energy generation of non-fossil origin
Description
本発明は、太陽電池と二次電池とを接続する配線の抵抗の増加を抑制させることを目的とした半導体チップに関し、特に半導体チップに設ける外部接続端子のレイアウトに特徴を有するものに関する。 The present invention relates to a semiconductor chip intended to suppress an increase in resistance of a wiring connecting a solar battery and a secondary battery, and particularly relates to a semiconductor chip characterized by the layout of external connection terminals provided on the semiconductor chip.
特許文献1には、太陽電池から二次電池への充電を制御する機能を備えた充電制御システムとして、太陽電池と、二次電池と、太陽電池と二次電池とを電気的に接続する配線と、該配線上に設けられて二次電池から太陽電池への電流の逆流を防止する逆流防止部を備えたものが開示されている。 Patent Document 1 discloses a solar battery, a secondary battery, and a wiring for electrically connecting the solar battery and the secondary battery as a charge control system having a function of controlling charging from the solar battery to the secondary battery. And what was provided with the backflow prevention part which is provided on this wiring and prevents the backflow of the electric current from a secondary battery to a solar cell is disclosed.
ここで、特許文献1の特に図1から想起される充電制御システムを検討すると、図4のような構成になると考えられる。図4に示された充電制御システムは、太陽電池1と、二次電池2と、半導体チップ3と、を備え、さらに半導体チップ3は、太陽電池1と電気的に接続される第1の端子4と、二次電池2と電気的に接続される第2の端子5と、第1の端子4と第2の端子5とを電気的に接続する配線6と、配線6上に形成されて二次電池2から太陽電池1への電流の逆流を防止する逆流防止部7と、を備えている。
Here, when the charge control system recalled particularly from FIG. 1 of Patent Document 1 is examined, it is considered that the configuration shown in FIG. 4 is obtained. The charge control system shown in FIG. 4 includes a solar cell 1, a secondary battery 2, and a semiconductor chip 3, and the semiconductor chip 3 is a first terminal electrically connected to the solar cell 1. 4, a
しかしながら、図4に示されているように、近年、充電制御システムに用いられる半導体チップ3には、逆流防止部7以外にも、内部回路8として種々の機能を備えた回路等が混載される場合が一般的となっている。
However, as shown in FIG. 4, in recent years, in addition to the
従って、図4に示した従来の充電制御システムに用いられる半導体チップ3のように、太陽電池1と二次電池2とを電気的に接続する配線6が、半導体チップ3の一辺から該一辺に対向する他辺まで延在する構成としてしまうと、配線6が内部回路8の大きさに依存して冗長となり、その分配線抵抗が増加してしまうため、太陽電池1から二次電池2への充電を行う場合に電気的損失を被ってしまうおそれがある。
Therefore, like the semiconductor chip 3 used in the conventional charge control system shown in FIG. 4, the
そこで、本発明では、太陽電池と二次電池とを電気的に接続する配線の長さが他の内部回路の影響を受けにくく、太陽電池から二次電池への充電を行う場合の電気的損失を低減することができる半導体チップを提供する。 Therefore, in the present invention, the length of the wiring that electrically connects the solar battery and the secondary battery is not easily affected by other internal circuits, and the electrical loss when charging from the solar battery to the secondary battery is performed. A semiconductor chip capable of reducing the above is provided.
本発明にかかる半導体チップは、四辺に縁取られて矩形に形成された半導体チップであって、前記四辺のうちの一辺に沿って形成されて太陽電池と電気的に接続される第1の端子と、前記一辺に沿って形成されて二次電池と電気的に接続される第2の端子と、前記第1の端子と前記第2の端子とを電気的に接続する配線と、前記配線に電気的に接続されると共に、前記第1の端子及び前記第2の端子を接続する線分と、前記配線と、により囲まれた領域の外側に配置され、前記太陽電池から供給される電力を放電する放電部と、前記領域の外側で、且つ、前記一辺に沿って形成され、前記放電部と接地電位とを電気的に接続する第3の端子と、を有し、前記第3の端子は、前記第1の端子及び前記第3の端子を接続する線分の長さが、前記第2の端子及び前記第3の端子を接続する線分の長さより短くなる位置に形成されることを特徴とする。 A semiconductor chip according to the present invention is a semiconductor chip which is formed into a rectangle with four sides, and is formed along one side of the four sides and is electrically connected to a solar cell; A second terminal formed along the one side and electrically connected to the secondary battery, a wiring electrically connecting the first terminal and the second terminal, and an electrical connection to the wiring Connected to the first terminal and the second terminal, and disposed outside a region surrounded by the wiring and discharging power supplied from the solar cell And a third terminal that is formed outside the region and along the one side and electrically connects the discharge part and a ground potential. , The length of the line segment connecting the first terminal and the third terminal is Characterized in that it is formed a terminal and the third terminal to the shorter position than the length of a line connecting.
また、本発明にかかる半導体チップは、四辺に縁取られて矩形に形成された半導体チップであって、前記四辺のうちの一辺に沿って形成されて太陽電池と電気的に接続される第1の端子と、前記一辺と隣接する他辺に沿って形成されて二次電池と電気的に接続される第2の端子と、前記第1の端子と前記第2の端子とを電気的に接続する配線と、前記配線に電気的に接続されると共に、前記一辺と、前記他辺と、前記第1の端子及び前記第2の端子を接続する線分と、により囲まれた領域に配置され、前記太陽電池から供給される電力を放電する放電部と、を有することを特徴とする。 In addition, a semiconductor chip according to the present invention is a semiconductor chip which is formed into a rectangle with four sides, and is formed along one side of the four sides and electrically connected to the solar cell. A terminal, a second terminal formed along the other side adjacent to the one side and electrically connected to the secondary battery, and the first terminal and the second terminal are electrically connected. The wiring is electrically connected to the wiring and is disposed in a region surrounded by the one side, the other side, and a line segment connecting the first terminal and the second terminal, And a discharge unit that discharges electric power supplied from the solar cell.
本発明にかかる半導体チップによれば、太陽電池と電気的に接続される第1の端子と、二次電池と電気的に接続される第2の端子と、のいずれもが、矩形に形成された半導体チップの四辺のうちの一辺に沿って形成され、又は第1の端子が一辺に、第2の端子が該一辺と隣接する他辺に形成されていることから、第1の端子と第2の端子とを電気的に接続する配線が、半導体チップの一辺から該一辺に対向する他辺まで延在して形成されることがない。このため、太陽電池と二次電池とを電気的に接続する配線の長さが他の内部回路の影響を受けにくく、太陽電池から二次電池への充電を行う場合の電気的損失を低減することができる。 According to the semiconductor chip of the present invention, both the first terminal electrically connected to the solar cell and the second terminal electrically connected to the secondary battery are formed in a rectangular shape. The first terminal is formed along one side of the four sides of the semiconductor chip, or the first terminal is formed on one side and the second terminal is formed on the other side adjacent to the one side. The wiring for electrically connecting the two terminals does not extend from one side of the semiconductor chip to the other side facing the one side. For this reason, the length of the wiring that electrically connects the solar battery and the secondary battery is not easily affected by other internal circuits, and reduces electrical loss when charging the solar battery to the secondary battery. be able to.
本発明にかかる半導体チップについて、図面を参照して以下で詳細に説明する。
(第1の実施形態)
A semiconductor chip according to the present invention will be described in detail below with reference to the drawings.
(First embodiment)
図1は、本発明の第1の実施形態にかかる半導体チップ10を備えた充電制御システムを示しており、半導体チップ10と、太陽電池11と、二次電池12と、から構成されている。
FIG. 1 shows a charge control system including a
半導体チップ10は、四辺としての辺20a、辺20b、辺20c、及び辺20dに縁取られて矩形に形成されている。半導体チップ10は、四辺のうちの一辺としての辺20aに沿って形成されて太陽電池11と電気的に接続される第1の端子30と、辺20aに沿って形成されて二次電池12と電気的に接続される第2の端子40と、第1の端子30と第2の端子40とを電気的に接続する配線50と、を有する。太陽電池11から二次電池12への充電は、第1の端子30、配線50、及び第2の端子40を介して行われる。
The
第1の端子30は、辺20a〜辺20dのうち、辺20aに沿い、かつ最も近接した位置に形成されている。第1の端子30は、太陽電池11と接続され、半導体チップ10が太陽電池11から供給される電力を受け取る窓口としての役割を果たす。
The
第2の端子40は、辺20a〜辺20dのうち、辺20aに沿い、かつ最も近接した位置に形成されている。第2の端子40は、二次電池12と接続され、太陽電池11から供給されて半導体チップ10から出力される電力を二次電池12へ受け渡す窓口としての役割を果たす。なお、第2の端子40は、第1の端子30と隣接して形成されている。
The
配線50は、第1の端子30と第2の端子40とを電気的に接続する配線である。配線50は、太陽電池11から二次電池12への充電を行う場合に、第1の端子30から入力される太陽電池11の電力を第2の端子40に伝送する役割を果たす。
The
逆流防止部60は、配線50上に設けられている。逆流防止部60は、太陽電池11の電圧が低下した結果として二次電池12の電圧が太陽電池11に向かって逆流することを防止する役割を果たし、例えば、スイッチ素子で構成されている。逆流防止部60がスイッチ素子で構成されている場合には、太陽電池11から二次電池12への充電を行う場合にはスイッチ素子をオンし、太陽電池11の電圧が二次電池12の電圧よりも低い場合にはスイッチ素子をオフして二次電池12から太陽電池11への逆流を防止する構成としても良い。また、逆流防止部60は、スイッチ素子ではなく単にダイオードが用いられても良いし、両者を組み合わせても良く、これに限られない。
The
放電部70は、接続点55において配線50に接続されている。放電部70は、太陽電池11から二次電池12への過充電を防止するために設けられており、二次電池12に蓄えられた電圧が所定値以上になると、太陽電池11から二次電池12への過充電を防止するため、太陽電池11から配線50に供給される電力を放電する役割を果たす。
The
なお、放電部70は、配線50と、半導体チップ10の四辺のうちの辺20aとは異なる辺、すなわち、辺20b、辺20c、又は辺20dの少なくともいずれか一辺との間に形成されていることが好ましい。放電部70が配線50と辺20b〜辺20dのいずれか一辺との間に形成されていることで、半導体チップ10が第1の端子30と第2の端子40とを結ぶ線分100と配線50とで取り囲まれた領域110を備えている場合には、放電部70は領域110の外側に形成され、領域110の内側に形成されることがなくなるので、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となる。このように、配線50のレイアウトの自由度が向上することにより、放電部70が領域110内に形成される場合に比べて配線50をより短く形成することができるようになるので、配線50の配線抵抗をより小さく抑えることができる。
The
第3の端子80は、半導体チップの外部から接地電位GNDが供給されている端子であり、放電部70と接続されている。配線50に流れる太陽電池11から供給された電流は、太陽電池11から二次電池12への過充電を防止する必要がある場合に、配線50に接続された放電部70及び第3の端子80を介して接地電位GNDに流れる。
The
内部回路90は、半導体チップ10内に種々の設計事項に応じて形成されている。内部回路90は、例えば、二次電池12に蓄えられた電圧を監視するとともに、二次電池12の電圧が所定値以上になった場合に放電部70に対して所定の制御を行う回路であっても良いし、例えば逆流防止部60に用いられるスイッチ素子を制御する機能を備えた回路であっても良く、これらに限られず種々の回路が形成されていても良い。
The
図2は、本発明にかかる半導体チップ10内に形成された放電部70の一回路図であり、第1の端子30、第2の端子40、配線50、逆流防止部60、放電部70、第3の端子80、及び内部回路90の回路構成を示している。なお、図2では、図1と同様のものについては同一の番号を付してその説明を省略している。また、図2はあくまでも回路構成を示すものであって、半導体チップ10内における各々の配置を示すものではない。
FIG. 2 is a circuit diagram of the
放電部70は、N型トランジスタである複数の放電トランジスタQ1、Q2、・・・、Qnが形成された放電トランジスタ部45から構成されており、放電トランジスタ部45に形成された放電トランジスタQ1、Q2、・・・、Qnの各々のドレインDは、配線50上の接続点55において配線50に接続されている。また、放電トランジスタQ1、Q2、・・・、Qnの各々のソースSは、第3の端子80に接続されている。また、放電トランジスタQ1、Q2、・・・、Qnの各々のゲートGは、例えば、内部回路90として配線50に接続されて形成された放電トランジスタ制御部95にカレントミラー接続されており、放電トランジスタQ1、Q2、・・・、Qnのオンオフは放電トランジスタ制御部95によって制御されている。なお、放電トランジスタQ1、Q2、・・・、QnはP型トランジスタであっても良い。
The
放電部70は、上述のとおり太陽電池11から二次電池12への過充電を防止するために用いられる。以下に、放電部70の放電動作の一例を説明する。なお、以下では放電トランジスタとしてN型トランジスタを用いている。
The
まず、二次電池12の電圧が所定値以下である場合には、放電トランジスタ制御部95から放電トランジスタQ1、Q2、・・・、Qnの各々のゲートに、0Vが供給されており、放電トランジスタQ1、Q2、・・・、Qnの各々はいずれもオフしている。次に、二次電池12の電圧が所定値以上になった場合には、放電トランジスタ制御部95がこれを検知し、放電トランジスタ制御部95から放電トランジスタQ1、Q2、・・・、Qnの各々のゲートに所定の電圧が印加され、これにより放電トランジスタQ1、Q2、・・・、Qnの各々がオンする。放電トランジスタQ1、Q2、・・・、Qnがオンすると、太陽電池11から第1の端子30を介して配線50に供給される電流は、放電部70側に流れ始める。つまり、太陽電池11から二次電池12に流れる電流が減少する。以上の動作によって、太陽電池11から二次電池12への過充電が防止される。
First, when the voltage of the
ここで、放電部70の放電特性について説明する。放電部70の放電特性とは、放電トランジスタQ1、Q2、・・・、Qnがオンした場合に配線50を流れる電流が放電部70側に流れる程度を表したものであり、この放電特性が高いほど、配線50に流れる電流をより放電部70に引き寄せることができ、太陽電池11から二次電池12への過充電を抑制することができる。なお、半導体チップ10における放電部70の放電特性は、第1の端子30から第3の端子80までの配線抵抗の大きさに依存する。従って、第1の端子30から第3の端子80までの配線抵抗をより小さくすることで、より高い放電特性を得ることができる、すなわち、配線50を伝って第2の端子40に流れる電流を、より放電部70側に引き寄せることができる。
Here, the discharge characteristic of the
以下、放電部70の放電特性をより高く得ることができる放電部70の半導体チップ10内における配置を、再度図1を用いて説明する。
Hereinafter, the arrangement of the
放電部70は、図1に示すように、配線50上において第1の端子30と逆流防止部60との間に接続されていることが好ましい。言い換えれば、放電部70は、逆流防止部60よりも第1の端子30に近い配線50上の位置において配線50に接続されていることが好ましい。これにより、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができるようになるため、放電部70の放電特性をより高くすることができる。
As shown in FIG. 1, the
また、第1の端子30から放電部70に至るまでの配線50における配線抵抗は、第2の端子40から放電部70に至るまでの配線50における配線抵抗よりも小さくすることが好ましい。この一例としては、第1の端子30から放電部70に至るまでの配線50の長さが、第2の端子40から放電部70に至るまでの配線50の長さよりも短いことが挙げられる。
Moreover, it is preferable that the wiring resistance in the
また、第3の端子80は、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることが好ましい。第3の端子80が、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができるため、放電部70の放電特性をより高くすることができる。なお、図1に示した半導体チップ10では、第3の端子80は、辺20a〜辺20dのうち、辺20aに沿い、かつ最も近接した位置に形成されていることが好ましい。
In addition, the
なお、図1では辺20aに沿って第1の端子30と第2の端子40とが隣接して形成された場合を示したが、これに限られず、第1の端子30と第2の端子40との間に、他の外部端子が形成されていても良い。第1の端子30と第2の端子40との間に他の外部端子が形成されていたとしても、本発明の第1の実施形態においては第1の端子30と第2の端子40とが互いに対向する辺に形成されていないため、その時点で配線50の配線抵抗の抑制を図ることができているからである。但し、第1の端子30と第2の端子40との間には、他の外部端子が形成されず、第1の端子30と第2の端子40とは隣接して形成されていることが好ましい。なぜならば、第1の端子30と第2の端子40との間に他の外部端子が形成されている場合には、該他の外部端子を避けるような配線50のレイアウトとする必要が生じる場合があるため、配線50の配線長が他の外部端子の配置に依存して決定されてしまう場合が生じ、配線50のレイアウトの自由度の低下を招くおそれがあるが、第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子の配置に依存せず配線50の配線長を決定できるので、配線50のレイアウトの自由度の低下を招くことなく、配線50の配線抵抗の増加をより抑制できることとなるからである。
Although FIG. 1 shows the case where the
以上、本発明の第1の実施形態にかかる半導体チップ10によれば、第1に、太陽電池11と電気的に接続される第1の端子30と、二次電池12と電気的に接続される第2の端子40と、のいずれもが、矩形に形成された半導体チップ10の辺20aに沿って形成されていることから、第1の端子30と第2の端子40とを電気的に接続する配線50が半導体チップ10の一辺から該一辺に対向する他辺まで延在して形成されることがない。このため、太陽電池11と二次電池12とを電気的に接続する配線50の長さが他の内部回路90の影響を受けにくくなり、太陽電池11から二次電池12への充電を行う場合の電気的損失を低減することができる。
As described above, according to the
また、第2に、放電部70が、配線50と、半導体チップ10の四辺のうちの辺20aとは異なる辺、すなわち、辺20b、辺20c、又は辺20dの少なくともいずれか一辺との間に形成されていることで、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となり、配線50の配線抵抗をより小さく抑えることができる。
Second, the
また、第3に、放電部70が、配線50上において第1の端子30と逆流防止部60との間に接続されていることで、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができる。
Third, the
また、第4に、第3の端子80が、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができる。
Fourthly, the
また、第5に、辺20aに沿って第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子に起因して配線50のレイアウトの自由度の低下を招くことがないため、配線50の配線抵抗の増加を抑制することができる。
(第2の実施形態)
Fifth, since the
(Second Embodiment)
図3は、本発明の第2の実施形態にかかる半導体チップ10を備えた充電制御システムを示しており、半導体チップ10と、太陽電池11と、二次電池12と、から構成されている。なお、本発明の第1の実施形態に記載の充電制御システムと同一の構成については、同一の番号を付してその説明を省略する。
FIG. 3 shows a charge control system including a
半導体チップ10は、四辺としての辺20a、辺20b、辺20c、及び辺20dに縁取られて矩形に形成されている。半導体チップ10は、四辺のうちの一辺としての辺20aに沿って形成され、太陽電池11と電気的に接続される第1の端子30と、辺20aと隣接する他辺としての辺20bに沿って形成され、二次電池12と電気的に接続される第2の端子40と、第1の端子30と第2の端子40とを電気的に接続する配線50と、を有する。
The
本発明の第2の実施形態にかかる充電制御システムでは、第1の実施形態にかかる充電制御システムと比較した場合に、第2の端子40が、辺20aと隣接する辺20bに沿って形成されている点が異なる。
In the charge control system according to the second embodiment of the present invention, the
第2の端子40は、辺20a〜辺20dのうち、辺20bに沿い、かつ最も近接した位置に形成されている。第2の端子40は、二次電池12と接続され、半導体チップ10から出力される、太陽電池11から供給される電力を二次電池12へ受け渡す窓口としての役割を果たす。なお、第2の端子40は、第1の端子30と隣接して形成されている。
The
放電部70は、配線50と、半導体チップ10の四辺のうちの辺20a及び辺20bとは異なる辺、すなわち、辺20c、又は辺20dのいずれか一辺との間に形成されていることが好ましい。放電部70が配線50と辺20c又は辺20dのいずれか一辺との間に形成されていることで、半導体チップ10が第1の端子30と第2の端子40とを結ぶ線分100aと配線50とで取り囲まれた領域110aを備えている場合には、放電部70は領域110aの外側に形成され、領域110aの内側に形成されることがなくなるので、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となり、放電部70が領域110a内に形成される場合に比べて配線50をより短く形成することができ、配線50の配線抵抗をより小さく抑えることができる。
The
なお、第2の実施形態にかかる半導体チップ10においては、放電部70は、辺20a、辺20b、及び線分100aとで取り囲まれた領域110b内に形成することが好ましい。例えば、配線抵抗の増加の抑制を意図して配線50を第1の端子30と第2の端子40との最短経路上、すなわち配線50が最短となるように形成した場合には、領域110bが未使用領域となる場合がある。この場合には、領域110bを有効活用するために、放電部70を領域110b内に形成することがより好ましい。また、配線50が最短となるように配線50を形成する場合でなくとも、放電部70を領域110bに配置して領域110bを有効活用することが好ましい。
In the
また、放電部70は、配線50上において第1の端子30と逆流防止部60との間に接続されていることが好ましい。言い換えれば、放電部70は、逆流防止部60よりも第1の端子30に近い配線50上の位置において配線50に接続されていることが好ましい。これにより、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができるようになるため、放電部70の放電特性をより高くすることができる。
Further, the
また、第1の端子30から放電部70に至るまでの配線50における配線抵抗の大きさは、第2の端子40から放電部70に至るまでの配線50における配線抵抗よりも小さいことが好ましい。この一例としては、第1の端子30から放電部70に至るまでの配線50の長さが、第2の端子40から放電部70に至るまでの配線50の長さよりも短いことが挙げられる。
The magnitude of the wiring resistance in the
また、第3の端子80は、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることが好ましい。第3の端子80が、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができるため、放電部70の放電特性をより高くすることができる。なお、図3に示した半導体チップ10では、第3の端子80は、辺20a〜辺20dのうち、辺20aに沿い、かつ近接した位置に形成されていることが好ましい。
In addition, the
なお、図3では第1の端子30と第2の端子40とが隣接して形成された場合を示したが、これに限られず、第1の端子30と第2の端子40との間に、他の外部端子が形成されていても良い。第1の端子30と第2の端子40との間に他の外部端子が形成されていたとしても、本発明の第2の実施形態においては第1の端子30と第2の端子40とが互いに対向する辺に形成されていないため、その時点で配線50の配線抵抗の増加の抑制を図ることができているからである。但し、第1の端子30と第2の端子40との間には、他の外部端子が形成されず、第1の端子30と第2の端子40とは隣接して形成されていることが好ましい。なぜならば、第1の端子30と第2の端子40との間に他の外部端子が形成されている場合には、該他の外部端子を避けるような配線50のレイアウトとする必要が生じる場合があるため、配線50の配線長が他の外部端子の配置に依存して決定されてしまう場合が生じ、配線50のレイアウトの自由度の低下を招くおそれがあるが、第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子の配置に依存せず配線50の配線長を決定できるので、配線50のレイアウトの自由度の低下を招くことなく、配線50の配線抵抗の増加をより抑制できることとなるからである。
FIG. 3 shows the case where the
以上、本発明の第2の実施形態にかかる半導体チップ10によれば、第1に、太陽電池11と電気的に接続される第1の端子30が、矩形に形成された半導体チップ10の辺20aに沿って形成され、二次電池12と電気的に接続される第2の端子40が、辺20aと隣接する辺20bに沿って形成されていることから、第1の端子30と第2の端子40とを電気的に接続する配線50が半導体チップ10の一辺から該一辺に対向する他辺まで延在して形成されることがない。このため、太陽電池11と二次電池12とを電気的に接続する配線50の長さが他の内部回路90の影響を受けにくくなり、太陽電池11から二次電池12への充電を行う場合の電気的損失を低減することができる。
As described above, according to the
また、第2に、放電部70が、配線50と、半導体チップ10の辺20a及び辺20bとは異なる辺、すなわち、辺20c、又は辺20dのいずれか一辺との間に形成されていることで、放電部70の形成面積に依存しない配線50の配線レイアウトが可能となり、配線抵抗の増加をより小さく抑えることができる。
Second, the
また、第3に、放電部70が、配線50上において第1の端子30と逆流防止部60との間に接続されていることで、放電部70が配線50上において第2の端子40と逆流防止部60との間に接続されている場合に比べ、第1の端子30から放電部70までの配線長を短くすることができ、配線抵抗を減らすことができる。
Third, the
また、第4に、第3の端子80が、半導体チップ10の四辺のうち、放電部70が配置された箇所から最も近い辺に沿って形成されていることで、第3の端子80が他の辺に形成されている場合に比べ、放電部70と第3の端子80とを接続する配線の長さを最も短くすることができ、該配線の配線抵抗を最も小さくすることができる。
Fourthly, the
また、第5に、第1の端子30と第2の端子40とが隣接して形成されていることで、他の外部端子に起因して配線50のレイアウトの自由度の低下を招くことがないため、配線50の配線抵抗の増加を抑制することができる。
Fifth, since the
10 半導体チップ
20a〜20d 辺
30 第1の端子
40 第2の端子
50 配線
60 逆流防止部
70 放電部
80 第3の端子
90 内部回路
DESCRIPTION OF
Claims (3)
前記四辺のうちの一辺に沿って形成されて太陽電池と電気的に接続される第1の端子と、
前記一辺に沿って形成されて二次電池と電気的に接続される第2の端子と、
前記第1の端子と前記第2の端子とを電気的に接続する配線と、
前記配線に電気的に接続されると共に、前記第1の端子及び前記第2の端子を接続する線分と、前記配線と、により囲まれた領域の外側に配置され、前記太陽電池から供給される電力を放電する放電部と、
前記領域の外側で、且つ、前記一辺に沿って形成され、前記放電部と接地電位とを電気的に接続する第3の端子と、
を有し、
前記第3の端子は、前記第1の端子及び前記第3の端子を接続する線分の長さが、前記第2の端子及び前記第3の端子を接続する線分の長さより短くなる位置に形成される
ことを特徴とする半導体チップ。 It is a semiconductor chip formed into a rectangle with four sides,
A first terminal formed along one of the four sides and electrically connected to the solar cell;
A second terminal formed along the one side and electrically connected to the secondary battery;
Wiring for electrically connecting the first terminal and the second terminal;
It is electrically connected to the wiring, and is disposed outside a region surrounded by the line segment connecting the first terminal and the second terminal and the wiring, and is supplied from the solar cell. A discharge part for discharging the electric power,
A third terminal formed on the outside of the region and along the one side and electrically connecting the discharge part and a ground potential;
Have
The third terminal is a position where a length of a line segment connecting the first terminal and the third terminal is shorter than a length of a line segment connecting the second terminal and the third terminal. A semiconductor chip characterized in that it is formed.
前記四辺のうちの一辺に沿って形成されて太陽電池と電気的に接続される第1の端子と、
前記一辺と隣接する他辺に沿って形成されて二次電池と電気的に接続される第2の端子と、
前記第1の端子と前記第2の端子とを電気的に接続する配線と、
前記配線に電気的に接続されると共に、前記一辺と、前記他辺と、前記第1の端子及び前記第2の端子を接続する線分と、により囲まれた領域に配置され、前記太陽電池から供給される電力を放電する放電部と、
を有することを特徴とする半導体チップ。 It is a semiconductor chip formed into a rectangle with four sides,
A first terminal formed along one of the four sides and electrically connected to the solar cell;
A second terminal formed along the other side adjacent to the one side and electrically connected to the secondary battery;
Wiring for electrically connecting the first terminal and the second terminal;
The solar cell is electrically connected to the wiring and is disposed in a region surrounded by the one side, the other side, and a line segment connecting the first terminal and the second terminal. A discharge unit for discharging the power supplied from
A semiconductor chip comprising:
前記第3の端子は、前記第1の端子及び前記第2の端子を接続する線分と、前記配線と、により囲まれた領域の外側で、且つ、前記放電部から最も近い辺に沿って形成される
請求項2記載の半導体チップ。 The discharge unit is electrically connected to a third terminal connected to a ground potential;
The third terminal is outside a region surrounded by a line segment connecting the first terminal and the second terminal and the wiring, and along a side closest to the discharge portion. The semiconductor chip according to claim 2, formed.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016119383A JP6151828B2 (en) | 2014-09-16 | 2016-06-15 | Semiconductor chip |
JP2017103347A JP6383051B2 (en) | 2016-06-15 | 2017-05-25 | Semiconductor chip |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014187812A JP2015043434A (en) | 2010-11-30 | 2014-09-16 | Semiconductor chip |
JP2016119383A JP6151828B2 (en) | 2014-09-16 | 2016-06-15 | Semiconductor chip |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014187812A Division JP2015043434A (en) | 2010-11-30 | 2014-09-16 | Semiconductor chip |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017103347A Division JP6383051B2 (en) | 2016-06-15 | 2017-05-25 | Semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016195264A JP2016195264A (en) | 2016-11-17 |
JP6151828B2 true JP6151828B2 (en) | 2017-06-21 |
Family
ID=57323064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016119383A Active JP6151828B2 (en) | 2014-09-16 | 2016-06-15 | Semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6151828B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014637U (en) * | 1983-07-05 | 1985-01-31 | シャープ株式会社 | solar power supply |
JPH09121461A (en) * | 1995-10-23 | 1997-05-06 | Hitachi Ltd | Self-charging battery and electric apparatus employing it |
JP3210278B2 (en) * | 1996-10-02 | 2001-09-17 | キヤノン株式会社 | Charging device and charging method |
JP2006134903A (en) * | 2004-11-02 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP4389858B2 (en) * | 2005-09-26 | 2009-12-24 | パナソニック電工株式会社 | Power circuit |
JP2007221872A (en) * | 2006-02-15 | 2007-08-30 | Ricoh Co Ltd | Charging circuit of secondary battery, its power supply switching method and power supply |
-
2016
- 2016-06-15 JP JP2016119383A patent/JP6151828B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016195264A (en) | 2016-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
US8867183B2 (en) | ESD protection techniques | |
KR102108780B1 (en) | Charge/discharge control circuit and battery device | |
JP2006302971A (en) | Power supply clamp circuit and semiconductor device | |
US10998713B2 (en) | Relay device | |
JP7112309B2 (en) | Electronic circuits and sensor systems | |
JP2014207412A (en) | ESD protection circuit | |
JP2009130949A (en) | Power supply control circuit | |
US20130027824A1 (en) | Semiconductor device | |
JP2014206861A (en) | Regulator circuit and semiconductor integrated circuit device in which regulator is formed | |
US20140168831A1 (en) | Esd protection circuit | |
JP6151828B2 (en) | Semiconductor chip | |
JP6383051B2 (en) | Semiconductor chip | |
JP6606236B2 (en) | Semiconductor chip | |
JP5638926B2 (en) | Semiconductor chip | |
KR20080009895A (en) | Circuit for charging and discharging of smoothing capacitor | |
JPWO2007145307A1 (en) | Semiconductor integrated circuit device | |
JP2007202317A (en) | Charge pump circuit and electrical equipment with the same | |
JP6332601B2 (en) | Semiconductor integrated circuit device | |
JP2017093047A (en) | Protection circuit | |
US20160141906A1 (en) | Charging and discharging control circuit for battery device | |
US20130249044A1 (en) | Semiconductor device | |
JP2016143081A (en) | Step-down power supply circuit and integrated circuit | |
JP2016063031A (en) | Electrostatic protection circuit and integrated circuit | |
JP2020156170A (en) | Power supply circuit and method for controlling power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6151828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |