JP6140998B2 - セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法 - Google Patents

セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法 Download PDF

Info

Publication number
JP6140998B2
JP6140998B2 JP2012274519A JP2012274519A JP6140998B2 JP 6140998 B2 JP6140998 B2 JP 6140998B2 JP 2012274519 A JP2012274519 A JP 2012274519A JP 2012274519 A JP2012274519 A JP 2012274519A JP 6140998 B2 JP6140998 B2 JP 6140998B2
Authority
JP
Japan
Prior art keywords
key
memory
encrypted
memory device
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012274519A
Other languages
English (en)
Other versions
JP2013127791A (ja
Inventor
宰 範 李
宰 範 李
炯 碩 張
炯 碩 張
旻 權 金
旻 權 金
李 錫 憲
錫 憲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013127791A publication Critical patent/JP2013127791A/ja
Application granted granted Critical
Publication of JP6140998B2 publication Critical patent/JP6140998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0822Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/60Digital content management, e.g. content distribution
    • H04L2209/605Copy protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Description

本発明は、セキュアデータを保護するメモリ装置及びセキュアデータを利用したデータ保護方法に関し、より詳細には、セキュアデータを格納し、格納されたセキュアデータを保護するメモリ装置とその動作方法、メモリ装置に格納されたセキュアデータを利用してメモリ装置の認証を行う認証情報生成方法及び外部装置のメインキー取得方法と認証情報生成方法とこれらメモリ装置と外部装置を有するシステムに関する。
近年、多様な形態のメモリ装置が導入されている。
例えば、フラッシュメモリを格納手段として使用するメモリカード又はUSB(Universal Serial Bus)ポートに接続可能なUSBメモリ、またSSD(Solid State Drive)を含み、広く使われている。
最近のメモリ装置は、ストレージ容量は増加し、大きさはより小さくなる傾向であり、メモリ装置のインターフェースはホスト装置から脱着可能な方式で実現されている。
したがって、メモリ装置の移動性がさらに向上している。例えば、現在、安いメモリ装置の内の一つとして評価されているハードディスクにおいても外装型ハードディスクが導入され、従来のPCに固定されるハードディスクとは異なる移動性を提供する。
メモリ装置のみならず、メモリ装置に接続され、メモリ装置に格納されたコンテンツを利用できるホスト装置も小型化され、移動可能なホスト装置が多く普及している。
このように、メモリ装置に格納されたデジタルコンテンツをいつ、どこでも楽しめる環境が整えられることにより、コンテンツの流通方式がデジタルデータの形で流通するものに変化している。
これに伴い、メモリ装置に格納されたデジタルコンテンツの不正コピーを防止する技術の重要性はさらに高まっている。
デジタルコンテンツの不正コピーを防止する技術中、メモリ装置に格納された固有キーを利用してデジタルコンテンツを暗号化する技術である。
しかし、このような技術はメモリ装置に格納された固有キーが流出した場合、デジタルコンテンツが制御されない環境で復号化が可能となり、その結果、不正コピーが可能になるという問題があり、メモリ装置に格納された固有キーが流出しないようにする技術の提供が必要である。
そこで、本発明は上記従来のメモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、メモリ装置に格納されたセキュアデータが流出しないように保護するメモリ装置及びその動作方法を提供することにある。
本発明の他の目的は、メモリ装置又はメモリ装置に格納されたセキュアデータを利用してデジタルコンテンツのような保護対象のデータを保護する方法を提供することにある。
また、本発明の他の目的は、メモリ装置又はメモリ装置に格納されたメモリの固有キーを利用し、メモリ装置が使用に適するかどうかの認証を行う方法を提供することにある。
上記目的を達成するためになされた本発明によるメモリ装置は、メモリ装置であって、外部装置によるアクセスが許可されず、セキュアデータを格納する第1メモリ領域と、前記外部装置によるアクセスが許可され、暗号化されたセキュアデータを格納する第2メモリ領域と、前記第1メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、前記暗号化されたセキュアデータは、前記第1メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とする。
記第2メモリ領域は、前記メモリ装置の製造者から受け取られた前記暗号化されたセキュアデータを格納することが好ましい。
前記第2メモリ領域は、前記メモリ装置の製造の間、前記暗号化されたセキュアデータを格納することが好ましい。
前記セキュアデータは、前記メモリ装置の認証を行うためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことが好ましい。
前記第1メモリ領域は、少なくとも一つの補助キーを格納し、前記補助キーは前記メモリ装置の認証情報を生成するためのものであることが好ましい。
前記第2メモリ領域は、少なくとも一つの補助キーインデックスを格納し、前記補助キーインデックスは前記補助キーとリンクしていることが好ましい。
前記補助キーは、前記メモリ装置の製造者(vendor)に対応していることが好ましい。
前記第1メモリ領域は、複数の補助キーを格納し、前記複数の補助キーは前記メモリ装置の認証情報を生成するためのものであり、前記第2メモリ領域は、複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることが好ましい。
少なくとも一つの暗号化された復号キーを格納する第3メモリ領域をさらに有し、前記第3メモリ領域は、前記外部装置によるアクセスが許可され、前記暗号化された復号キーは復号キーが暗号化されたものであり、前記復号キーは暗号化されたメインキーを復号化するためのものであることが好ましい。
前記第3メモリ領域は、複数の暗号化された復号キーを格納し、前記複数の暗号化された復号キーの内の少なくとも一つは前記外部装置の製造者(vendor)に対応していることが好ましい。
前記第2メモリ領域は、前記外部装置によってのみ読み取りが可能であることが好ましい。
また、上記目的を達成するためになされた本発明によるメモリ装置は、外部装置によるアクセスが許可されず、メインキー及び少なくとも一つの補助キーを格納する第1メモリ領域と、前記外部装置によるアクセスが許可され、暗号化されたメインキー及び少なくとも一つの補助キーインデックスを格納する第2メモリ領域と、前記第1メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、前記セキュアデータはメインキー及び少なくとも一つの補助キーを含み、前記暗号化されたメインキーは、前記第1メモリ領域の前記メインキーが暗号化されたものであり、前記補助キーインデックスは前記補助キーとリンクし、前記補助キーは前記メモリ装置の製造者(vendor)に対応していることを特徴とする。
前記補助キーインデックスは、補助キー番号によって前記補助キーとリンクしていることが好ましい。
前記第1メモリ領域は、複数の補助キーを格納し、前記第2メモリ領域は複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることが好ましい。
また、上記目的を達成するためになされた本発明によるメモリ装置は、セキュアデータを格納する第1メモリ領域と、前記第1メモリ領域の前記セキュアデータを暗号化して得られた暗号化されたセキュアデータを格納する第2メモリ領域と、前記第1メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、前記セキュアデータの出力が発生せず、前記暗号化されたセキュアデータの出力が発生することを特徴とする。
上記目的を達成するためになされた本発明によるメモリ装置の動作方法は、外部装置によるアクセスが許可されない第1メモリ領域と、前記外部装置によるアクセスが許可される第2メモリ領域とを有するメモリ装置において、セキュアデータを前記メモリ装置の第1メモリ領域に格納する段階と、前記メモリ装置に常駐するロジックを用いて、前記第1メモリ領域から前記セキュアデータにアクセスする段階と、前記ロジックを用いて、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成する段階と、
暗号化された前記セキュアデータを前記メモリ装置の第2メモリ領域に格納する段階とを有し、前記暗号化されたセキュアデータは、前記第1メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とする。
記セキュアデータは、前記メモリ装置の認証のためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことが好ましい。
上記目的を達成するためになされた本発明によるメモリ装置の認証情報生成方法は、上記に記載のメモリ装置の認証情報生成方法であって、前記メモリ装置によって、補助キーと外部装置からの入力とに基づいてセッションキーを生成する段階と、前記メモリ装置によって、前記セッションキーとメインキーに基づいて、認証情報を生成し、前記メインキーと前記補助キーを、前記外部装置によるアクセスが許可されない前記メモリ装置の第1メモリ領域に格納する段階と、前記外部装置に前記認証情報を出力する段階とを有することを特徴とする。
前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、前記受信したターゲット補助キー番号に基づき、前記補助キーを取得する段階と、前記受信した補助キー変更データ番号に基づき、前記補助キーを暗号化して補助キー変更データを生成する段階と、前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことが好ましい。
前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、前記受信したターゲット補助キー番号に基づき、前記メモリ装置の前記第1メモリ領域に格納された複数の補助キーのうち一つを選択する段階と、前記受信した補助キー変更データ番号に基づき、前記選択された補助キーを暗号化して補助キー変更データを生成する段階と、前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことが好ましい。
また、上記目的を達成するためになされた本発明によるメモリ装置の認証情報生成方法は、上記に記載のメモリ装置の認証情報生成方法であって、外部装置からターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、前記受信した補助キー変更データ番号に基づき、前記第1メモリ領域に格納された補助キーを暗号化して補助キー変更データを生成する段階と、前記受信したランダム番号に基づき、前記補助キー変更データを暗号化してセッションキーを生成する段階と、前記セッションキーを用いて前記メモリ装置に格納されたメインキーを暗号化して認証情報を生成する段階と、前記認証情報を出力する段階とを有することを特徴とする。
上記目的を達成するためになされた本発明による外部装置のメインキー取得方法は、外部装置の上記に記載のメモリ装置のメインキー取得方法であって、前記外部装置にて、前記メモリ装置により暗号化されたメインキー、及び暗号化された第1復号キーを取得する段階と、前記外部装置にて、第2復号キーを用いて前記暗号化された第1復号キーを復号化して前記第1復号キーを取得する段階と、前記外部装置にて、前記第1復号キーを用いて前記メモリ装置の前記暗号化されたメインキーを復号化して前記メインキーを取得する段階とを有し、前記暗号化された第1復号キーは、前記第1復号キーが暗号化されたものであり、前記暗号化されたメインキーは、前記メインキーが暗号化されたものであり、前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする。
前記暗号化されたメインキー、及び暗号化された第1復号キーを取得する段階は、前記メモリ装置から複数の暗号化された第1復号キーを取得することであり、前記外部装置の復号キーインデックスに基づき、前記複数の暗号化された第1復号キーの内のいずれか一つを選択する段階とをさらに含み、前記暗号化された第1復号キーを復号化して前記第1復号キーを取得する段階は、前記第2復号キーを用いて前記選択された暗号化された第1復号キーを復号化することが好ましい。
前記復号キーインデックスと前記第2復号キーを前記外部装置に格納する段階をさらに有することが好ましい。
前記復号キーインデックスと前記第2復号キーを前記外部装置に格納する段階は、認証機関によって提供された前記復号キーインデックスと前記第2復号キーを格納することが好ましい。
上記目的を達成するためになされた本発明による外部装置の認証情報生成方法は、外部装置の上記に記載のメモリ装置認証のための認証情報生成方法であって、前記外部装置にて、補助キー情報に基づいてセッションキーを生成する段階と、前記外部装置にて、前記セッションキーと派生したメインキーに基づいて第2認証情報を生成する段階とを有し、前記補助キー情報は、前記メモリ装置で第1認証情報を生成するのに用いられる前記第1メモリ領域に格納された補助キーに関する情報を含み、前記派生したメインキーは、前記メモリ装置のメインキーであり、前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする。
上記目的を達成するためになされた本発明によるシステムは、第1メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから暗号化されたセキュアデータを生成し、第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックを有し、前記第1メモリ領域にメインキーと少なくとも一つの補助キーを格納し、前記第2メモリ領域に前記セキュアロジックにより暗号化されたメインキーと少なくとも一つの補助キーインデックスを格納し、少なくとも一つの暗号化された復号キーを格納し、前記メインキーと前記補助キーに基づいて第1認証情報を生成し、外部装置が前記第2メモリ領域にアクセスすることを許可し、前記第1メモリ領域にはアクセスすることを許可しないように構成されたメモリ装置と、前記暗号化されたメインキー、前記補助キーインデックス、及び前記暗号化された復号キーにアクセスするように構成され、前記暗号化されたメインキー及び前記暗号化された復号キーに基づき派生したメインキーを生成し、前記補助キーインデックス及び前記派生したメインキーに基づいて第2認証情報を生成し、前記第1認証情報と前記第2認証情報に基づき、前記メモリ装置が認証されたかどうかを確認する外部装置とを有することを特徴とする。
本発明に係るメモリ装置及びその動作方法と認証情報生成方法、並びに外部装置のメインキー取得方法と認証情報生成方法、及びシステムによれば、メモリ装置内に格納され、原本データが外部に流出しないメモリ固有キー、複数のメモリ補助キーを利用してメモリ装置側の認証情報が生成されるので、メモリ装置側の認証情報を生成することに使用されるソースデータが外部に流出しないため、メモリ装置側の認証情報の操作の危険性が大きく減るという効果がある。
また、メモリ装置側の認証情報の生成過程でホスト装置が提供するデータが反映されるため、多様なメモリ装置認証方法を使用することができ、認証を行う度に互いに異なる認証情報を生成し、認証情報141の操作の危険性がさらに減るという効果がある。
本発明の第1の実施形態によるセキュアデータを保護するメモリ装置を含むメモリシステムのブロック図である。 本発明の第1の実施形態によるセキュアデータを保護するメモリ装置を含むメモリシステムのブロック図である。 本発明の第1の実施形態によるセキュアデータを保護するメモリ装置の動作を説明するためのフローチャートである。 本発明の第2の実施形態によるセキュアデータを保護するメモリ装置を含む電子装置のブロック図である。 本発明の第2実施形態によるセキュアデータを保護するメモリ装置の動作を説明するためのフローチャートである。 本発明の第3の実施形態によるメモリ固有キーを保護するメモリ装置を含む電子装置のブロック図である。 本発明の第3の実施形態によるホスト装置のメモリ固有キー取得する過程を説明するための図である。 本発明の第4の実施形態によるメモリ固有キーを利用して認証情報を生成するメモリ装置を説明するための図である。 本発明の第5の実施形態によるメモリ装置を認証し、認証が成功した場合、データを暗号化してメモリ装置に格納するホスト装置を説明するための図である。 本発明の第6の実施形態によるメモリ固有キーを保護するメモリ装置を説明するためのブロック図である。 本発明の第7の実施形態によるメモリ固有キーを保護するメモリ装置を説明するためのブロック図である。 本発明の第8の実施形態によるホスト装置のメモリ固有キーの取得方法を説明するための図である。 本発明の第9の実施形態によるホスト装置がメモリ装置の認証を行う方法及び認証が成功した場合、データを暗号化するためのキーを生成する方法を説明するための図である。 本発明の第10の実施形態によるホスト装置のメモリ装置認証及び暗号化コンテンツ格納方法を説明するための図である。 本発明の多様な実施形態に適用されるメモリ装置を説明するためのブロック図である。 本発明の一実施形態によるメモリカードを概略的に示すブロック図である。 本発明の一実施形態によるmoviNAND(登録商標)を概略的に示すブロック図である。 本発明の多様な実施形態に適用されるメモリ装置を説明するための他のブロック図である。 本発明の一実施形態によるソリッドステートドライブを概略的に示すブロック図である。 図19に示す本発明の一実施形態によるSSDを含むコンピュータシステムを概略的に示すブロック図である。 図19に示す本発明の一実施形態によるSSDを含む電子装置を概略的に示すブロック図である。 図19に示す本発明の一実施形態によるSSDを含むサーバシステムを概略的に示すブロック図である。 本発明の一実施形態によるモバイル装置を概略的に示すブロック図である。 本発明の一実施形態による携帯用電子装置を概略的に示すブロック図である。
次に、本発明に係るメモリ装置及びその動作方法と認証情報生成方法、並びに外部装置のメインキー取得方法と認証情報生成方法、及びシステムを実施するための形態の具体例を図面を参照しながら説明する。
しかし、本発明は、以下で開示する実施形態に限定されるものではなく、異なる多様な形態で具現することが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供するものであり、本発明は、請求項の範疇によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指す。
一つの装置(elements)が他の装置と「接続された(connected to)」又は「カップリングされた(coupled to)」と指称されるのは、他の装置と直接接続又はカップリングされた場合又は中間に他の装置が介在する場合をすべて含む。反面、一つの装置が他の装置と「直接接続された(directly connected to)」又は「直接カップリングされた(directly coupled to)」と指称されるのは中間に他の装置を介在しないことを示す。「及び/又は」は言及されたアイテムの各々および一つ以上のすべての組み合わせを含む。
第1、第2等が、多様な装置、構成要素を説明するために使用される。しかしながら、これらの構成要素はこれらの用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使用されるものである。例えば、本発明の技術的な思想内で第1装置、第1構成要素又は第1セクションは第2装置、第2構成要素又は第2セクションであり得る。
本明細書で使用された用語は実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数形は特別に言及しない限り複数形も含む。明細書で使用される「含む(comprises)」及び/又は「含む(comprising)」は言及された構成要素、段階、動作及び/又は装置に一つ以上の他の構成要素、段階、動作及び/又は装置の存在又は追加を排除しない。
他に定義されなければ、本明細書で使用されるすべての用語(技術および科学的用語を含む)は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用されるものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的に、又は過度に解釈されない。
以下、図1〜図3を参照して本発明の第1の実施形態によるセキュアデータを保護するメモリ装置100について説明する。
本発明によるメモリ装置100は、不揮発性メモリとして、NAND−FLASHメモリ、NOR−FLASHメモリ、相変化メモリ(PRAM Phase change Random Access Memory)、固体磁気メモリ(MRAM Magnetic Random Access Memory)、抵抗メモリ(Resistive Random Access Memory)を格納手段として使用するチップ又はパッケージであり得る。
また、パッケージ方式と関連し、PoP(Package on Package)、Ball grid arrays(BGAs)、Chip scale packages(CSPs)、Plastic Leaded Chip Carrier(PLCC)、Plastic Dual In Line Package(PDIP)、Die in Waffle Pack、Die in Wafer Form、Chip On Board(COB)、Ceramic Dual In Line Package(CERDIP)、Plastic Metric Quad Flat Pack(MQFP)、Thin Quad Flatpack(TQFP)、Small Outline(SOIC)、Shrink Small Outline Package(SSOP)、Thin Small Outline(TSOP)、Thin Quad Flatpack(TQFP)、System In Package(SIP)、Multi Chip Package(MCP)、Wafer−level Fabricated Package(WFP)、Wafer−Level Processed Stack Package(WSP)などのような方式でパッケージ化されて実装され得る。
図1に示すように本実施形態によるメモリ装置100は、セキュアロジック140、第1メモリ領域110、及び入出力ロジック150を含む。
メモリ装置100は、第1メモリ領域110以外のメモリ領域を含み得る。
図1は、第1メモリ領域110以外のメモリ領域の例として第2メモリ領域120を示す。
図2は、第1メモリ領域110以外のメモリ領域の例として第2メモリ領域120、及び第3メモリ領域130を示す。
メモリ装置100は、ユーザデータを格納するユーザのメモリ領域(図示せず)をさらに含み得る。
図1及び図2に示すように、メモリ装置100のメモリ領域は同じ種類のメモリセルを使用することができる。
またこれとは異なり、第1メモリ領域110はユーザメモリ領域と異なる種類のメモリであり得る。
すなわち、第1メモリ領域110はデータを一度のみプログラムできるOTP(one−time−program)メモリであり得、ユーザメモリ領域はデータを何度もプログラムできるMTP(multi−time−program)メモリであり得る。
第1メモリ領域110は、第1メモリ領域110以外の他のメモリ領域がアクセスされるのと同様には、アクセスできない領域である。
メモリ装置100に接続された外部装置は、第1メモリ領域110に格納されたデータの原本そのままを読み取る(read)ことができない。
外部装置は、メモリ装置100に接続され、メモリ装置100を制御するコントローラ200又はホスト装置300を意味する。外部装置はテスト装置などの製造工程で使用される装置ではない。それよりむしろ、外部装置はメモリ装置100の販売の後にメモリ装置100と共に動作する装置である。
メモリ装置100に接続された外部装置は、第1メモリ領域110に格納されたデータを原本そのままで読み取ることができないため、図1〜図4はコントローラ200又はホスト装置300が第1メモリ領域110にアクセスできないもの(NOT ACCESSIBLE)として示す。
以下、本発明の明細書又は図面に示す第1メモリ領域110の「NOT ACCESSIBLE」は外部装置が第1メモリ領域110に格納されたデータを原本そのままで読み取ることができないことを意味する。
一方、図10もタイプ1領域410がホスト装置300又はコントローラ200から「NOT ACCESSIBLE」するものとして示し、タイプ1領域410の「NOT ACCESSIBLE」は第1メモリ領域110の「NOT ACCESSIBLE」と同じ意味である。
第1メモリ領域110のデータは、セキュアロジック140を介する読み取り専用アクセスに限り許可されたものである。また、メモリ装置100は、第1メモリ領域110に格納されたすべてのデータがセキュアロジック140を介して出力するように設計された回路を有することができる。
第1メモリ領域110に格納されたデータはセキュアロジック140でのみアクセスできるため、セキュアロジック140は第1メモリ領域110に格納されたデータと異なる値が出力されるエラーを訂正するためのエラー訂正(Error Correction)機能を提供することができる。
一部の実施形態によれば、第1メモリ領域110に接続されたエラー訂正回路(図示せず)でエラー訂正機能を行い、第1メモリ領域110に格納されたデータはエラー訂正回路を経てエラーが訂正された後、セキュアロジック140に伝達され得る。エラー訂正回路はフリップフロップ(flip−flop)回路で構成され得る。
エラー訂正機能は、従来のエラー訂正技術を適用するだけで十分であるため、本明細書ではこれに関連する別途の説明は省略する。
第1メモリ領域110にはセキュアデータ111が格納されている。入出力ロジック150は、ホスト装置300又はコントローラ200とのデータ入出力のインターフェースである。
入出力ロジック150は、ホスト装置300又はコントローラ200から受信したコマンド及びアドレス情報を解析し、メモリアレイ160から出力されるデータをホスト装置300又はコントローラ200に伝送するロジックを意味する。
ホスト装置300は、コンピュータ、タブレット、携帯電話、メディアプレーヤなどのようにプロセッサを有するあらゆる装置であり得る。
図1及び図2は、メモリ装置100がコントローラ200に接続されているものと示す。しかし、本発明の一部の実施形態によれば、メモリ装置100はコントローラ200を経由せず、ホスト装置300と直接に接続することもできる(図4参照)。この場合、ホスト装置300がコントローラ200の動作を行う。
本実施形態によるメモリ装置100は、第1メモリ領域110に格納されたセキュアデータ111を暗号化して得られた暗号化されたセキュアデータ121を第2メモリ領域120に格納し、第2メモリ領域120に格納されている暗号化されたセキュアデータ121がコントローラ200(又はホスト装置300)に出力されるようにする。
第2メモリ領域120はコントローラ200又はホスト装置300からのアクセスが許可された領域である。
本発明による一実施形態によれば、第2メモリ領域120は単に外部装置(例えば、ホスト装置300及び/又はコントローラ200)によってのみ読み取りが可能である。
上述したように、第1メモリ領域110はコントローラ200から「NOT ACCESSIBLE」であり、セキュアロジック140による読み取り専用アクセスに限りアクセスが許可される。
コントローラ200が本実施形態によるメモリ装置100から暗号化されたセキュアデータ121の出力を受ける動作について説明する。
まず、メモリ装置100は、コントローラ200からセキュアデータ111に関する要請を受ける。
セキュアデータ111の暗号化に使用される暗号化アルゴリズム及び暗号化キーは特定のものに制限されない。ただし、暗号化キーと復号化キーが同一になるように対称キー暗号化方式によるアルゴリズム、例えば、AES(Advanced Encryption Standard)標準に従う暗号化アルゴリズムが使用され得る。
次に、セキュアロジック140は第2メモリ領域120に暗号化されたセキュアデータ121を格納する。
セキュアロジック140は一つ以上の暗号化エンジンを含み得る。
暗号化エンジンのうち少なくとも一つは対称キー暗号化アルゴリズムを行うことができる。
セキュアロジック140は暗号化エンジンのうち一つを利用し、セキュアデータ111を暗号化する。
コントローラ200がセキュアデータ111に関する要請を入出力ロジック150に入力すると、入出力ロジック150は第2メモリ領域120に格納されている暗号化されたセキュアデータ121を読み取り、出力する。
上記要請はセキュアデータ111の出力を要請することであり得、セキュアデータ111を用いて行われるメモリ装置100の認証手続の開始を要請することでもあり得る。
上記要請は、コントローラ200によって行われ得、ホスト装置300の要請によってコントローラ200で行われ得る。
図2を参照すると、本実施形態によるセキュアデータ111は、メモリ装置100に固有に割り当てられたメモリ固有キー(MUK、memory unique key)112であり得る。
すなわち、メモリ装置100は第1メモリ領域110にメモリ装置100のメモリ固有キー112を格納することができ、メモリ固有キー112がデータの原本そのままで流出しないように保護することができる。これについて図2を参照して説明する。
メモリ固有キー112は、メモリ装置100が製造される際、メモリ装置100の製造者によってメモリ装置100内に格納されたデータであり得る。
すなわち、メモリ固有キー112はメモリ装置100がリリースされる時点で既にメモリ装置100内に格納されているものであり得る。
図2を参照してコントローラ200が本実施形態によるメモリ装置100から暗号化されたセキュアデータ121として暗号化メモリ固有キー(EMUK)122の出力を受ける動作について説明する。
第2メモリ領域120に暗号化メモリ固有キー122が格納されていない場合、セキュアロジック140がメモリ固有キー112の読み取り、エラー訂正、暗号化を経て第2メモリ領域120に暗号化メモリ固有キー122を格納する。
次に、コントローラ200がメモリ固有キー112に関する要請を入出力ロジック150に入力すると、入出力ロジック150は第2メモリ領域120に格納された暗号化メモリ固有キー122を読み取り、出力する。
一方、暗号化メモリ固有キー122が任意に変更、削除されることを防ぐため、第2メモリ領域120はコントローラ200による読み取り専用アクセスのみ許可する。
図2では、セキュアロジック140が暗号化メモリ固有キー122を第2メモリ領域120に格納するものと説明した。
しかし、暗号化メモリ固有キー122はメモリ装置100の製造者によってメモリ装置100の製造段階でメモリ固有キー112と共に格納され得る。好ましくは、リリースされる前に製造者によって、メモリ固有キー(MUK)112は第1メモリ領域110にプログラムされ、暗号化メモリ固有キー(EMUK)122は第2メモリ領域120にプログラムされる。暗号化メモリ固有キー122が第2メモリ領域120に格納された状態でメモリ装置100が市場に出る場合、セキュアロジック140はメモリ固有キー112を暗号化して第2メモリ領域120に暗号化メモリ固有キー122を格納する動作は行わない。
図3を参照して本実施形態によるメモリ装置100の動作方法について説明する。
図3は図1に示すメモリ装置100の動作を示すものであり、図3を参照しての説明において、前述した内容と重複する説明は省略する。
図3を参照すると、メモリ装置100はセキュアデータ111に関する要請を受け(ステップS100)、暗号化されたセキュアデータ121が第2メモリ領域120に格納されているかを判断する(ステップS102)。
暗号化されたセキュアデータ121が第2メモリ領域120に格納されている場合、メモリ装置100は第2メモリ領域120に格納された暗号化されたセキュアデータ121を出力する(ステップS108)。
これに対し、暗号化されたセキュアデータ121が第2メモリ領域120に格納されていない場合、セキュアロジック140が第1メモリ領域110に格納されたセキュアデータ111を読み取り、暗号化する(ステップS104)。
また、セキュアロジック140は暗号化されたセキュアデータ121を第2メモリ領域120に格納した後(ステップS106)、第2メモリ領域120に格納された暗号化されたセキュアデータ121を出力する(ステップS108)。
メモリ装置100の製造者が第1メモリ領域110及び第2メモリ領域120に各々セキュアデータ111と暗号化セキュアデータ121をメモリ装置100の製造過程で格納した場合は、セキュアデータ111に関する要請を受けると、メモリ装置100は第2メモリ領域120の暗号化されたセキュアデータ121を外部に出力することができる。
本実施形態によれば、コントローラ200が第1メモリ領域110に格納されたセキュアデータ111に関する要請を入力又は出力しても、メモリ装置100はセキュアデータ111を原本そのままでは出力せず、第2メモリ領域120に格納されている暗号化されたセキュアデータ121を出力するため、セキュアデータ111の原本流出を遮断できる効果がある。
セキュアデータ111はいかなる状況でも暗号化された状態でのみメモリ装置100の外部に出力される。
次に、図4を参照して本発明の第2の実施形態によるセキュアデータを保護するメモリ装置100aについて説明する。
メモリ装置100aは、不揮発性メモリであり得、そしてチップ又はパッケージの形態であり得る。
本実施形態によるメモリ装置100aは、コントローラ200を経由せず、ホスト装置300と直接接続される。また、メモリ装置100のセキュアロジック140は第1メモリ領域110に格納されたセキュアデータ111を暗号化し、暗号化されたセキュアデータ121を出力する。
本実施形態によるメモリ装置100aの動作について説明する。
ホスト装置300がセキュアデータ111に関する要請を入出力ロジック150に入力すると、入出力ロジック150はセキュアロジック140に要請を伝達する。ここで、セキュアデータ111に関する要請は、セキュアデータ111を利用した認証手続の開始要請又はセキュアデータ111の出力要請であり得る。
入出力ロジック150は上記要請に付加したリードデータアドレスを解析するか、または予め指定されたセキュアデータ111に関連するコマンドと一致するか否かを確認することによって入力された要請がセキュアデータ111に関するものであるかを判断する。
すなわち、本実施形態による入出力ロジック150は、第1メモリ領域110に格納されたセキュアデータ111に関する要請に対する応答を、セキュアロジック140を介してホスト装置300に伝達する。これは、第1メモリ領域110はセキュアロジック140にのみアクセスが許可されるからである。
セキュアロジック140は、入出力ロジック150から上記要請を受けると、第1メモリ領域110からセキュアデータ111を受信し、セキュアデータ111のエラー訂正を経た後、セキュアデータ111を暗号化する。
上述したように、一部の実施形態によれば、セキュアデータ111はエラー訂正回路を経てエラーが訂正され、セキュアロジック140に提供され得る。このような場合には、セキュアロジック140はセキュアデータ111を直ちに暗号化する。
セキュアロジック140は、暗号化されたセキュアデータ121を入出力ロジック150に提供し、暗号化されたセキュアデータ121がホスト装置300に出力される。
図5を参照して本実施形態によるメモリ装置100aの動作方法について説明する。
図5は、図4に示すメモリ装置100aの動作を示すものであり、図5の説明において上述した内容と重複する説明は省略する。
図5を参照すると、メモリ装置100aはセキュアデータ111に関する要請を受けると(ステップS200)、セキュアロジック140が第1メモリ領域110に格納されたセキュアデータ111を受信して暗号化し(ステップS202)、暗号化されたセキュアデータ121を出力する(ステップS204)。
以上説明したように、本実施形態によるメモリ装置100aの第1メモリ領域110に格納されたセキュアデータ111はメモリ装置100a内に位置したセキュアロジック140によってアクセスのみが可能である。
セキュアロジック140はセキュアデータ111を読み取った後に、セキュアデータ111を暗号化し、暗号化されたセキュアデータ121を出力する。
したがって、セキュアデータ111はいかなる状況でも暗号化された状態でのみメモリ装置100の外部に出力される。すなわち、本実施形態によるメモリ装置100aはセキュアデータ111が流出してしまう確率を大幅に低くすることができる。第1メモリ領域110に格納されたセキュアデータ111はメモリ装置100aごとに互いに異なるように割り当てたメモリ固有キー122を意味する。
メモリ装置(100、100a)各々はメモリアレイ160を含み得る。
メモリアレイ160は、ホスト装置300又はコントローラ200によって読み取りアクセスのみが可能な第2メモリ領域120と読み取り及び書き込みが可能な第3メモリ領域130を含み得る。
メモリアレイ160は第1メモリ領域(110)、第2メモリ領域(120)、及び第3メモリ領域(130)を共に含み得る。
第1メモリ領域110はメモリアレイ160に含まれず、分離して構成され得る。
また、第2メモリ領域120は、図1及び図2に示すように、セキュアロジック140によってプログラムされる。
図6及び図7を参照して本発明の第3の実施形態によるメモリ固有キーを保護するメモリ装置100について説明する。
本実施形態によるメモリ装置100はホスト300又はコントローラ200からの読み取り−書き込みアクセスが可能な第3メモリ領域130を含み得る(図2及び図4を参照)。
すなわち、本実施形態によるメモリ装置100は、セキュアロジック140を介してアクセス可能な第1メモリ領域110、外部装置から読み取り専用アクセスのみが可能な第2メモリ領域120、及び外部装置から読み取り−書き込みアクセスが可能な第3メモリ領域130を含み得る。第1メモリ領域110にはメモリ固有キー(MUK)112が格納され得、第2メモリ領域120には暗号化メモリ固有キー(EMUK)122が格納され得る。
メモリ固有キー112を利用して特定の作業を行うためには、ホスト装置300は暗号化メモリ固有キー122を復号化してメモリ固有キー112を取得しなければならない。
暗号化メモリ固有キー122の復号化キーを第1復号化キー302と呼ぶ。
本実施形態によるメモリ装置100は、第1復号化キーが暗号化された暗号化第1復号化キー131を第3メモリ領域130に格納することができる。
すなわち、メモリ装置100は第1復号化キーの原本を格納せず、暗号化された第1復号化キー131のみを格納する。
メモリ装置100に第1復号化キー原本302が格納されると、暗号化メモリ固有キー122を容易にメモリ固有キー112に復号化できるからである。メモリ製造会社又はメモリ装置100を利用してカードを組み立てる製造会社で暗号化第1復号化キー131を第3メモリ領域130にプログラムしたり格納したりすることができる。
暗号化第1復号化キー131の復号化のためのキーは、ホスト装置300に格納された第2復号化キー301である。
第2復号化キー301は、ホスト装置の製造会社別に固有値を有するか、又はホスト装置別に固有値を有することができる。
図6を参照すると、ホスト装置300はコントローラ200を介して暗号化メモリ固有キー122を要請し、また暗号化メモリ固有キーの提供を受ける。
同様にコントローラ200を介して第3メモリ領域130に格納された暗号化第1復号化キー131を要請し、また暗号化第1復号化キー131の提供を受ける。
また、図7を参照すると、第2復号化キー301を利用して暗号化第1復号化キー131を第1復号化キー302に復号化する(ステップS300)。
第1復号化キー302を利用して暗号化メモリ固有キー122をメモリ固有キー112に復号化する(ステップS302)。
以下では、例えば‘A’を利用して暗号化又は復号化することは、暗号化キー又は復号化キーとして‘A’を使用して暗号化又は復号化することを意味する。
第1復号化キー302は、メモリ製造会社でメモリ固有キー111を暗号化して暗号化メモリ固有キー121を生成する際に使用する暗号化キーと同じ値を有することができる。
メモリアレイ160のユーザメモリ領域は、図6には図示していないが、メモリ固有キー112に基づいて生成された暗号化キーを利用して暗号化されたデータを格納することができる。
メモリ固有キー112に基づいて生成された暗号化キーを利用してデータを暗号化することについては本発明の他の実施形態により詳細に説明する。
ここでは、図8を参照して本発明の第4の実施形態によるメモリ固有キーを利用して認証情報を生成するメモリ装置100について説明する。
本実施形態のメモリ装置100は、ホスト装置300又はコントローラ200のような外部装置によって認証を受けるため、第1メモリ領域110に格納されたメモリ固有キー112を利用して認証情報を生成し、生成された認証情報を外部装置に提供することができる。
以下、メモリ装置100での認証情報生成に関連する動作について説明する。
本実施形態によるメモリ装置100は、第1メモリ領域110にメモリ固有キー112と複数個のメモリ補助キー113を格納する。
第1メモリ領域110はセキュアロジック140によってのみアクセス可能であるため、複数個のメモリ補助キー113もセキュアロジック140によってのみアクセス可能である。
セキュアロジック140は、メモリ固有キー112を暗号化したデータに基づき、メモリ装置側の認証情報141を生成する。特に、セキュアロジック140はメモリ固有キー112を暗号化メモリ固有キー122に暗号化するに使用した第1暗号化キーとは異なる第2暗号化キーを利用してメモリ固有キー112を暗号化する。暗号化されたデータに基づいてメモリ装置側の認証情報141を生成する。
第2暗号化キーは、複数個のメモリ補助キー113の内の一つを暗号化したデータに基づいて生成される。
このために、セキュアロジック140は複数個のメモリ補助キー113の内の一つを選択し(ステップS400)、選択されたメモリ補助キーを暗号化する(ステップS402)。
メモリ補助キー113の選択(ステップS400)は所定の基準によってセキュアロジック140が独自で行うこともでき、ホスト装置300又はコントローラ200から提供された補助キー選択情報を参照してな行うこともできる。
セキュアロジック140はメモリ装置側の認証情報141生成するため、補助キー選択情報に応答して最初の補助キー(SPARE KEY 0)を選択するように構成され得る。
選択されたメモリ補助キーの暗号化(ステップS402)は、セキュアロジック140がホスト装置300又はコントローラ200から提供された認証情報生成用の情報から生成されたキーを暗号化キーとして暗号化することができる。
これに関する特定の実施形態は、図13以下で詳細に説明する。
第2暗号化キーは、選択された補助キーを暗号化した結果により生成されたデータに基づいて得られる(ステップS402)。
セキュアロジック140はメモリ固有キー112を、第2暗号化キーを利用して暗号化したデータに基づいてメモリ装置側の認証情報141を生成する(ステップS404)。
本実施形態を要約すると、セキュアロジック140は、複数個の補助キーの内の一つと外部装置から受信された認証情報を生成するためのキーに基づき、メモリ固有キー112を暗号化メモリ固有キー122に暗号化する際に使用された第1暗号化キーとは異なる第2暗号化キーを生成する。
また、セキュアロジック140は、第2暗号化キーを使用してメモリ固有キー112の暗号化による認証情報を生成する。
セキュアロジック140は一つ以上の暗号化エンジン(図示せず)を含み得、暗号化エンジンの内の一つは第2暗号化キーを使用してメモリ固有キー112を暗号化することに使用され得る。
本実施形態によれば、メモリ装置100内に格納され、データの原本が外部に流出しないメモリ固有キー112、及び複数のメモリ補助キー113を利用してメモリ装置側の認証情報141が生成される。
すなわち、メモリ装置側の認証情報141を生成することに使用されるソースデータが外部に流出しないため、メモリ装置側の認証情報141の操作の危険性が大きく減る。
また、メモリ装置側の認証情報141の生成過程でホスト装置300が提供するデータが反映されるため、多様なメモリ装置認証方法を使用することができ、認証を行う度に異なる認証情報141を生成し、認証情報141の操作の危険性がさらに減るという効果がある。
図9を参照して本発明の第5の実施形態によるホスト装置300について説明する。
本実施形態によるホスト装置300は、メモリ装置を認証し、認証が成功した場合、データを暗号化してメモリ装置に格納する。
図9に示すように、本実施形態によるホスト装置300はインターフェース部310、キー格納部312、及びメモリ固有キー取得部314を含む。
格納メモリ装置1000はメモリ装置100及びメモリ装置100を制御するためのコントローラ200を含む。格納メモリ装置1000はメモリ装置100の代りに、図4に示したようなメモリ装置100aを含むか、又は図10に示したようなメモリ装置400を含み得る。
インターフェース部310、キー格納部312、及びメモリ固有キー取得部314を含むホスト装置300は、格納メモリ装置1000から提供された暗号化メモリ固有キー(EMUK)122を復号化し、メモリ固有キー112を取得することができる。
インターフェース部310は、格納メモリ装置1000に含まれたメモリ装置100から格納メモリ装置1000のメモリ固有キー(MUK)112が暗号化された暗号化メモリ固有キー(EMUK)122及び暗号化メモリ固有キー122を復号化するための第1復号化キー302が暗号化された暗号化第1復号化キー131の提供を受ける。
キー格納部312は、暗号化第1復号化キー131を復号化するための第2復号化キー301を格納する。
第2復号化キー301は、ホスト装置300製造者に対し、固有値を有するか、又はホスト装置300別に固有値を有することができる。
メモリ固有キー取得部314は、第2復号化キー301を用いて暗号化第1復号化キー131を復号化して第1復号化キー302を取得し、第1復号化キー302を用いて暗号化メモリ固有キー(EMUK)122を復号化してメモリ固有キー(MUK)112を取得する。
メモリ固有キー取得部314は、一つ以上の復号化エンジンを含み得る。復号化エンジンの内の一つは対称復号化アルゴリズムを遂行することにより、暗号化された第1復号キー131から第1復号キー302を得る。また、復号化エンジンの内の他の一つは第1復号キー302を用いて暗号化メモリ固有キー122からメモリ固有キー112を得る。第1復号キー302及びメモリ固有キー112を得るのに使用された復号化アルゴリズムは同じか又は異なるものであり得る。
次に、本実施形態によるホスト装置300がメモリ固有キー112を用いて格納メモリ装置1000の認証を行うことについて説明する。
ホスト装置300が格納メモリ装置1000の認証を行うとは、格納メモリ装置1000が、ホスト装置300の特定の標準を満たす認証情報を生成するかどうかを確認することを意味する。
例えば、ホスト装置300が“A”という標準に従い認証情報を生成する場合、格納メモリ装置1000も“A”という標準に従い認証情報を生成するかどうかを確認することによって、ホスト装置300は格納メモリ装置1000が“A”標準に従い動作する装置であるかどうかを判断し、その結果により異なる動作(処理)を行うことができる。
格納メモリ装置1000が認証情報を生成することについては、図8を参照した本発明の第4の実施形態から見つけられる。
格納メモリ装置1000の認証を行うホスト装置300は、認証処理部320をさらに含み得る。
認証処理部320は、メモリ固有キー取得部314によって取得されたメモリ固有キー112に基づき、ホスト装置側の認証情報を生成し、インターフェース部310から格納メモリ装置1000に含まれたメモリ装置100から格納メモリ装置1000の認証情報141の提供を受け、ホスト装置300側の認証情報と格納メモリ装置1000側の認証情報とを比較して格納メモリ装置1000の認証を行う。
認証処理部320は、ランダム番号を生成し、ランダム番号を用いてホスト装置300側の認証情報を生成することができる。
ランダム番号は格納メモリ装置1000にも提供される。格納メモリ装置1000側の認証情報141はランダム番号を用いて生成されたものであり得る。
認証処理部320は、メモリ固有キー112に基づき、ホスト装置300の認証情報を生成し、格納メモリ装置1000がランダム番号を利用して認証情報141を生成するようにする。したがって、認証を行う度に異なる認証情報が生成され得る。認証を行う度に格納メモリ装置1000の他の認証情報が生成されることは認証の安全性を高める。
本実施形態によるホスト装置300は、メモリ固有キー112を用いて暗号化キーを生成し、暗号化キーを使用して映画又は音楽のようなユーザデータを暗号化する。
したがって、本実施形態によるホスト装置300は、格納メモリ装置1000に格納されるデータを暗号化し、格納メモリ装置1000の固有キー(MUK)に基づいて生成された暗号化キーを使用することによって、格納メモリ装置1000以外の格納装置に暗号化されたデータが複製される場合、複製されたデータの復号化を不可能にすることができる。
例えば、ホスト装置300は、第1メモリ装置のメモリ固有キーに基づいて生成されたキー(A)を使用して映画コンテンツを対称型暗号化し、暗号化された映画コンテンツを第1メモリ装置に格納する。
この場合、暗号化された映画コンテンツを第1メモリ装置と異なる第2メモリ装置に複製しても、複製された映画コンテンツは復号化することができなく、したがって再生が不可能である。
ホスト装置300は、第2メモリ装置に複製された暗号化された映画コンテンツを復号化するため、第2メモリ装置のメモリ固有キーに基づいてキー(B)を生成するが、第1メモリ装置のメモリ固有キーと異なることは自明である。
暗号化データが格納される格納装置のメモリ固有キーが原本そのままで流出しない点から、本実施形態は不正コピーを防止できるデータ暗号キーの生成方法を提供する。
本実施形態によるホスト装置300は、取得したメモリ固有キー112に基づき、データ暗号キーを生成する暗号キー生成部316をさらに含む。
以下では、データ暗号キーは認証結果識別子(authentication result ID)303と呼ぶ。
本実施形態によるホスト装置300は、認証結果識別子303を利用して暗号化対象データを暗号化するデータ暗号化部318をさらに含み得る。
また、データ暗号化部318は対称型暗号化アルゴリズムを利用して暗号化されたデータを、認証結果識別子303を使用して復号化できるように復号化部(図示せず)をさらに含み得る。
暗号化された暗号化対象データは、インターフェース部310を介して格納メモリ装置1000に提供され、メモリ装置100の使用者のメモリ領域に格納される。
要約すると、本実施形態によるホスト装置300は、格納メモリ装置1000から暗号化メモリ固有キー122を取得し、メモリ固有キー112を生成し、メモリ固有キー112を利用して格納メモリ装置1000の認証を行い、データを暗号化するための認証結果識別子303も生成する。
認証結果識別子303を用いて暗号化されたデータは、メモリ固有キー112を格納するメモリ装置100に格納される。
図10を参照して本発明の第6の実施形態によるメモリ固有キーを保護するメモリ装置400について説明する。
図10に示すように、本実施形態によるメモリ装置400は、タイプ1領域410、タイプ2領域420、タイプ3領域430の3つの格納領域を含む。
タイプ1領域410にはメモリ固有キー112が格納され、セキュアロジック(図示せず)を介してホスト装置300又はコントローラ200にアクセスされる。
すなわち、図10には示していないが、タイプ1領域410はセキュアロジック(図示せず)によっては読み取り専用アクセスが可能である。セキュアロジックはタイプ1領域410に格納されたデータを読み取り、読み取ったデータを暗号化する。
タイプ1領域410は、複数のメモリ補助キー(0〜N−1)113(ただし、Nはメモリ補助キーの予め指定された個数)をさらに格納することができる。
タイプ2領域420は、ホスト装置300又はコントローラ200からの読み取り専用アクセスのみが可能であり、メモリ固有キー112が暗号化された暗号化メモリ固有キー122を格納する。
タイプ2領域420は、格納メモリ装置1000のベンダID(vendor ID)124及び複数のメモリ補助キー113の各々に対応する複数のメモリ補助キーインデックス(0〜N−1)125を含む補助キーコンテナ126をさらに格納することができる。補助キーコンテナ126の補助キーインデックスはホスト装置300によるホスト装置300側の認証情報を生成するため、ホスト装置300に出力され得る。一実施形態によれば、補助キーコンテナ126はタイプ2領域420の代りにタイプ3領域430内に格納することもできる。
各々のメモリ補助キーインデックスは対応する各々のメモリ補助キーに対する因子(factor)を含むデータである。
メモリ補助キーインデックスを追加情報と組み合わせて解析する場合、対応するメモリ補助キーを取得することができる。
暗号化メモリ固有キー122からメモリ固有キー112を取得できることについては前述した。したがって、本実施形態によるメモリ装置400は、タイプ1領域410に格納されたデータを原本そのままで出力しないが、タイプ1領域410に格納されたデータを、タイプ2領域420を介して得て、データを復号化してデータを提供することができる。
一方、暗号化メモリ固有キー122は、ホスト装置300によるメモリ装置400の認証プロセスに使用される。
ホスト装置300によって選択された補助キー113もホスト装置300によるメモリ装置400の認証プロセスに使用される。
メモリ固有キー112及び補助キー113は、メモリ装置の製造過程において特に、ウェハ状態でメモリ製造会社によりプログラムされ得る。
暗号化メモリ固有キー122と複数のメモリ補助キーインデックス125もメモリ製造会社によりウェハ状態でプログラムされ得る。
最後に、タイプ3領域430は、ホスト装置300又はコントローラ200からの読み取り/書き込みアクセスが可能である。
タイプ3領域430は、複数の暗号化第1復号化キー131を含む第1復号化キーブロック132をさらに格納することができる。この場合、各々の暗号化第1復号化キー131は対応するホスト装置製造者に割り当てられたものである。
例えば、暗号化第1復号化キー(#0)は、ホスト装置製造会社「X」に、暗号化第1復号化キー(#1)はホスト装置製造会社「Y」に各々割り当てられたものである。
上述したように、第1復号化キーは暗号化メモリ固有キー122をメモリ固有キー112に復号化するためのキーである。したがって、ホスト装置300によるメモリ固有キー112を生成するため、第1復号化キーブロック132及び暗号化メモリ固有キー122がホスト装置300に出力される。
タイプ3領域430に格納される第1復号化キーブロック132は、メモリ装置400を利用してメモリカード又はUSBメモリを生産する製造会社によりプログラムされ得る。
以下では、図11を参照して本発明の第7の実施形態によるメモリ固有キーを保護するメモリ装置400aについて説明する。
本実施形態によるメモリ装置400aは二つ以上のメモリ装置を含む。
例えば、図11は4つのメモリ装置(401、402、403、404)を含むメモリ装置400aを示す。メモリ装置400aの格納容量は、メモリ装置400aに含まれたメモリ装置(401、402、403、404)の各々が有する格納容量を合算した容量である。
メモリ装置400aに含まれたメモリ装置(401、402、403、404)は、不揮発性メモリであり得、NAND−FLASHメモリ、NOR−FLASHメモリ、相変化メモリ(PRAM:Phase change Random Access Memory)、固体磁気メモリ(MRAM:Magnetic Random Access Memory)、抵抗メモリ(Resistive Random Access Memory)を格納手段として使用したチップ又はパッケージ形態であり得る。メモリ装置(401、402、403、404)は格納メモリ装置1000に含まれた基板(図示せず)上に実装され得る。
一つのメモリ装置400aに含まれたメモリ装置(401、402、403、404)は、同じか又は異なる種類の不揮発性メモリであり得、同じか又は異なる格納容量を有するものであり得る。
一つのメモリ装置400aに含まれたメモリ装置(401、402、403、404)はメモリ装置400aを使用する外部装置に一つの格納装置として認識される。
図11を参照すると、メモリ装置400aに含まれた各々のメモリ装置(401、402、403、404)が各々タイプ1領域410及びタイプ2領域420を含む。
一方、タイプ3領域430はメモリ装置400aに含まれたすべてのメモリ装置(401、402、403、404)によって構成される。すなわち、タイプ3領域430は物理的に個別のメモリ装置(401、402、403、404)に含まれた格納スペースで構成される一つの論理的格納スペースであり得る。
図11に示すメモリ装置400aに含まれたメモリ装置(401、402、403、404)とは異なり、一実施形態による格納メモリ装置に含まれたメモリ装置の各々はタイプ1領域、タイプ2領域、及びタイプ3領域を含み得る。
また、本実施形態によるメモリ装置400aはその中に含まれたすべてのメモリ装置によって形成されたユーザ領域をさらに含み得る。すなわち、ユーザ領域は物理的に分離したメモリ装置内の格納スペースで構成された論理格納スペースであり得る。
ユーザ領域は、外部装置によって提供されたユーザのデータを格納することができ、読み取り/書き込みアクセスが可能である。
タイプ1領域410、タイプ2領域420及びタイプ3領域430に対する外部装置のアクセスの可否、及びタイプ1領域410、タイプ2領域420及びタイプ3領域430に格納されるデータは、本発明の第6の実施形態を説明する際に説明したので、重複する説明は省略する。
以下では、図12を参照して本発明の第8の実施形態によるホスト装置のメモリ固有キーの取得方法について説明する。
図12を参照すると、ホスト装置300は、ホスト装置300に予め格納されている第2復号化キーインデックス305を参照し、メモリ装置400のタイプ3領域430に格納されている第1復号化キーブロック132に含まれた複数の暗号化された第1復号化キーのうち一つを選択する(ステップS1010)。
第1復号化キーブロック132は、ホスト装置300のような外部装置の製造者の各々のための暗号化された第1復号化キーを含み得る。
また、第2復号化キーインデックス305はホスト装置300の製造者別に固有値を有することができる。
又は、ホスト装置300別に固有値を有することができる。
第2復号化キーインデックス305は、ホスト装置300の製造者別に固有値を有した方が好ましい。
次に、ホスト装置300は、ホスト装置300に予め格納された第2復号化キー301を復号化キーとして使用し、選択された暗号化第1復号化キーを復号化する(ステップS1020)。
図12に示す「AES_D」は、AES(Advanced Encryption Standard)の対称型復号化アルゴリズムが復号化アルゴリズムとして使用されることを示す。
以下では、図面上に示す「AES_D」に対する説明は省略する。
「AES_D」は、AES対称型復号化アルゴリズム以外の対称型復号化アルゴリズムを用いて復号化処理を行うことを示す。
また、図面に示す「AES_E」は、AESの対称型暗号化アルゴリズムが使用されることを示す。
「AES_D」と同様に、「AES_E」は、AES対称型暗号化アルゴリズム以外の対称型暗号化アルゴリズムを用いて暗号化処理を行うことを示す。以下では、図面上に示す「AES_E」に対する説明を省略する。
ホスト装置300は、メモリ装置400のタイプ2領域420に格納された暗号化メモリ固有キー122を復号化された第1復号化キーを利用して復号化する。
そうすることにより、メモリ固有キー112を取得する(ステップS1022)。
以下では、図13を参照して本発明の第9の実施形態によるホスト装置がメモリ装置の認証を行う方法及び認証が成功した場合、データを暗号化するためのキーを生成する方法について説明する。
先に、本実施形態による格納メモリ装置1000又はメモリ装置400がメモリ側の認証情報を生成する方法について説明する。
図13は、ホスト装置300がメモリ装置400の認証を行うところを示すものだが、ホスト装置300はメモリ装置400を有する格納メモリ装置1000に対しても認証を行うことができる。
本実施形態によれば、メモリ制御器はコマンド及びデータをホストからメモリ装置に伝送するか、またはその逆にも伝送する。
メモリ装置400は、ホスト装置300からターゲット補助キーの番号に対する情報の提供を受ける。前記番号は、例えば、メモリ装置400に複製又は格納するアプリケーション又はコンテンツ(例えば、映画など)の類型と関連する。
メモリ装置400は、複数のメモリ補助キー113のうち、提供されたターゲット補助キーの番号が指定する一つのメモリ補助キーを選択する(ステップS1120)。
図13は、i番目のメモリ補助キーを選択したところを示している。タイプ1領域410はセキュアロジック(図示せず)によってのみアクセスされるので、複数のメモリ補助キー113を読み取ることはセキュアロジックによってのみ行われ得る。
メモリ装置400は、選択されたメモリ補助キーをホスト装置300から提供された補助キーインデックス変形値307を利用して暗号化し、メモリ補助キー変更データ値を生成する(ステップS1122)。
メモリ補助キー変更データ値=「AES_E」(補助キー、補助キー変更データ値)。
次に、メモリ装置400は、ホスト装置300により生成されたランダム番号の提供を受ける(ステップS1113)。
メモリ装置400は、メモリ補助キー変更データ値を、ランダム番号を用いて暗号化してメモリ装置側セッションキーを生成する(ステップS1124)。
セッションキー=「AES_E」(補助キー変更データ値、ランダム番号)。
メモリ装置400は、メモリ固有キー112及びメモリ装置側セッションキーに基づいてメモリ装置側の認証情報を生成する(ステップS1126)。
認証情報=「AES_G」(セッションキー、メモリ固有キー)。
メモリ装置400は、メモリ装置側の認証情報をホスト装置300に出力する。
メモリ装置400側の認証情報を生成すること(ステップS1126)は、メモリ固有キー112及びセッションキーを入力とする所定の一方向関数(One−way function)「AES_G」により行われ得る。
一方向関数はメモリ固有キー112を、メモリ装置側セッションキーをキーとして暗号化(AES_E)し、暗号化されたメモリ固有キーとメモリ固有キー112を排他的論理和(XOR)演算によりメモリ装置400の認証情報を生成する。一方向関数は、出力値から入力値を各々見つけることが計算上不可能なものであって、
「AES_G」は“AES_G(X1、X2)=AES_E(X1、X2)XOR X2”のように示す。
ここでX2はメモリ固有キー112であり、X1はステップS1126のセッションキーである。
図13において「AES_G」は、暗号化及び排他的論理和(XOR)演算の二つの段階を経る一方向関数演算を示す。以下、図面に示す「AES_G」の意味に関する説明は省略する。
次に、ホスト装置300がメモリ装置400の認証を行う方法について説明する。
ホスト装置300はメモリ装置400のタイプ2領域420に格納された補助キーコンテナ126を読み取り、当該認証に対して指定されたターゲット補助キー番号(i)に対する情報を参照して補助キーコンテナ126に含まれたデータを解析し(PARSE)、補助キーコンテナ126に含まれた複数のメモリ補助キーインデックス125の内の一つのメモリ補助キーインデックスを選択する(ステップS1110)。
例えば、上述したように、インデックスは、メモリ装置400の製造者と関連があり、各インデックスは互いに異なる補助キー番号と関連がある。
例えば、図13に示すように、当該認証に対してi番目ターゲット補助キーが指定された場合、補助キーコンテナ126に含まれたデータを解析(parseing)した結果、j番目メモリ補助キーインデックスが選択され得る。
ホスト装置300は、予め格納された補助キー変更データセット306中、選択されたj番目メモリ補助キーインデックスのデータが示す一つのメモリ補助キー変更データデータを選択する(ステップS1112)。
補助キー変更データセット306は、各ホスト装置300に対して固有データが格納されたものであるか、又は各ホスト装置300の製造者別に固有データが格納されたものである。
ホスト装置300は、ランダム番号を生成し(ステップS1114)、選択されたメモリ補助キー変更データデータを前記生成されたランダム番号をキーとして暗号化し、ホスト装置側セッションキーを生成する。
ホスト装置300は予め取得されたメモリ固有キー112及びホスト装置側セッションキーに基づいてホスト装置側の認証情報を生成する(ステップS1118)。
メモリ装置400側の認証情報を生成する場合のように、ホスト装置300側の認証情報を生成することは、メモリ固有キー112とホスト装置300、すなわちセッションキーを入力とする所定の一方向関数によりなされる。このとき、メモリ装置400側の認証情報を生成するために使用される一方向関数とホスト装置300側の認証情報を生成するために使用される一方向関数は同一である。
ホスト装置300は、ホスト装置300側の認証情報とメモリ装置400側の認証情報とを比較してメモリ装置400の認証を行う(ステップS1128)。
例えば、両側の認証情報が同一である場合、ホスト装置300はメモリ装置400の認証が成功したものと判断する。両側の認証情報が同一ではない場合、ホスト装置300はメモリ装置400の認証が失敗したものと判断する。
ホスト装置300が、メモリ装置400の認証に成功した場合、ホスト装置300はデータを暗号化するための暗号化キーとして、認証結果識別子を生成する。
より詳細には、ホスト装置300はメモリ固有キー112及びアプリケーション固有キー(Application Specific Secret Value、ASSV)に基づいてデータ暗号化キーとして、認証結果識別子を生成する(ステップS1130)。
アプリケーション固有キーは、ホスト装置300で実行する各アプリケーションに対して固有キーを付与するものである。
例えば、音楽再生アプリケーション、動画像再生アプリケーション、ソフトウェアインストールアプリケーション別に互いに異なる固有キーが付与され得る。アプリケーション固有キーは、暗号化されるデータのタイプによって固有値を有するか、又は暗号化されるデータの提供者の識別情報によって固有値を有することができる。
例えば、データのタイプはコンテンツタイプ、すなわち映画、音楽、ソフトウェアであるかどうかを意味し、データの提供者はコンテンツ提供者を意味する。
好ましくは、アプリケーション固有キーは、暗号化されるデータのタイプによって固有値を有することができる。
認証結果識別子を生成すること(ステップS1130)は、メモリ固有キー112及びアプリケーション固有キーを所定の一方向(one−way)関数に入力して出力された関数値が認証結果識別子となる。
一方向関数は、キーとしてアプリケーション固有キーを用いてメモリ固有キー112を暗号化(AES_E)することができる。
また、暗号化の結果とメモリ固有キー112のXOR演算を行う。
図14を参照して本発明の第10の実施形態によるホスト装置のメモリ装置認証及び暗号化コンテンツの格納方法について説明する。
図14を参照すると、図13に示す方法によってホスト装置300がメモリ装置400の認証を行う(ステップS1202)。
メモリ装置400の認証に失敗した場合(ステップS1204)、認証失敗の通知する(ステップS1206)。
ただし、メモリ装置400の認証に失敗したとしても、セキュアコンテンツの利用ができないだけであり、認証に失敗したメモリ装置400も一般的なデータ入出力の用途として使用することは可能である。
メモリ装置400の認証に成功した場合、図13に示す方法によって、アプリケーション固有キーを使用して「AES_G」によってメモリ固有キー112を暗号化して認証結果識別子を生成する。
暗号化対象コンテンツ308は、認証結果識別子を暗号化キーとして暗号化し(ステップS1208)、暗号化されたコンテンツ309はメモリ装置400に格納される。
図15を参照して本発明の多様な実施形態による格納メモリ装置1000について説明する。
図15を参照すると、格納メモリ装置1000は、不揮発性メモリ装置1100及びコントローラ1200を含む。
前述したメモリ装置(100、100a、400、400a)は、図15に示す格納メモリシステム1000形態で構成され得る。ここで不揮発性メモリ装置1100は前述した少なくとも一つのメモリ装置(100、100a、400、400a)を含み得る。同様に、前述したコントローラ200はコントローラ1200で構成され得る。
コントローラ1200は、ホスト(Host)及び不揮発性メモリ装置1100に接続される。
コントローラ1200は、ホストからの要請に応答し、不揮発性メモリ装置1100にアクセスするように構成される。例えば、コントローラ1200は不揮発性メモリ装置1100の読み取り、書き込み、消去、そしてバックグラウンド動作を制御するように構成される。
コントローラ1200は、不揮発性メモリ装置1100とホストとの間にインターフェースを提供するように構成される。コントローラ1200は不揮発性メモリ装置1100を制御するためのファームウェア(firmware)を駆動するように構成される。
コントローラ1200は、RAM(Random Access Memory)、プロセシングユニット(processing unit)、ホストインターフェース(host interface)、及びメモリインターフェース(memory interface)のようなよく知られている構成要素をさらに含む。RAMは、プロセシングユニットの動作メモリ、不揮発性メモリ装置1100とホストとの間のキャッシュメモリ、そして不揮発性メモリ装置1100とホスト(Host)との間のバッファメモリの内の少なくとも一つのとして利用される。プロセシングユニットはコントローラ1200の全般の動作を制御する。
ホストインターフェースは、ホストとコントローラ1200との間のデータ交換を行うためのプロトコルを含む。
例示的に、コントローラ1200はUSB(Universal Serial Bus)プロトコル、MMC(multimedia card)プロトコル、PCI(peripheral component interconnection)プロトコル、PCI−E(PCI−express)プロトコル、ATA(Advanced Technology Attachment)プロトコル、Serial−ATAプロトコル、Parallel−ATAプロトコル、SCSI(small computer small interface)プロトコル、ESDI(enhanced small disk interface)プロトコル、またIDE(Integrated Drive Electronics)プロトコルなどのような多様なインターフェースプロトコルの内の少なくとも一つを介して外部(ホスト)と通信するように構成される。
メモリインターフェースは、不揮発性メモリ装置1100とインターフェーシングを行う。例えば、メモリインターフェースはNANDインターフェース又はNORインターフェースを含む。
格納メモリシステム1000は、誤り訂正ブロックを追加に含むように構成され得る。
誤り訂正ブロックは誤り訂正コード(ECC)を利用して不揮発性メモリ装置1100から読み取ったデータの誤りを検出して訂正するように構成される。
例示的に、誤り訂正ブロックはコントローラ1200の構成要素として提供される。誤り訂正ブロックは不揮発性メモリ装置1100の構成要素として提供され得る。
コントローラ1200及び不揮発性メモリ装置1100は、一つの半導体装置に集積され得る。
例示的に、コントローラ1200及び不揮発性メモリ装置1100は、一つの半導体装置に集積され、メモリカードを構成することができる。例えば、コントローラ1200及び不揮発性メモリ装置1100は、一つの半導体装置に集積され、PCカード(PCMCIA、personal computer memory card international association)、コンパクトフラッシュ(登録商標)カード(CF)、スマートメディアカード(SM、SMC)、メモリスティック(登録商標)、マルチメディアカード(MMC、RS−MMC、MMCmicro)、SDカード(SD、miniSD、microSD、SDHC)、ユニバーサルフラッシュストレージ(UFS)などのようなメモリカードを構成するであろう。
図16は、本発明の一実施形態によるメモリカードを概略的に示すブロック図である。
図16を参照すると、メモリカード2000は少なくとも一つのフラッシュメモリ2100、バッファメモリ装置2200、及びフラッシュメモリ2100とバッファメモリ装置2200を制御するためのメモリコントローラ2300を含み得る。フラッシュメモリ2100は上記実施形態の内の一つに関する不揮発性メモリ装置(例えば、100、100a、400、400a)であり得る。メモリコントローラ2300は前記実施形態の一つに関するコントローラ200であり得る。
バッファメモリ装置2200は、メモリカード2000が動作する間に生成されたデータを一時的に格納することに利用される。バッファメモリ装置2200はDRAM又はSRAMを利用して実現される。メモリコントローラ2300は複数のチャンネルを介してフラッシュメモリ2100に接続され得る。メモリコントローラ2300はホストとフラッシュメモリ2100の間に接続され得る。メモリコントローラ2300はホストからの要請に応答してフラッシュメモリ2100にアクセスするように構成され得る。
メモリコントローラ2300は、少なくとも一つのマイクロプロセッサ2310、ホストインターフェース2320、及びフラッシュインターフェース2330を含み得る。
マイクロプロセッサ2310はファームウェアを駆動するように構成され得る。
ホストインターフェース2320はホストとメモリカード2000との間にデータ交換のためのカードプロトコル(例えば、SD/MMC)を介してホストとインターフェースを行うことができる。
メモリカード2000はMMCs(Multimedia Cards)、SDs(Security Digitals)、miniSDs、メモリスティック(登録商標)、スマートメディア(smartmedia)、及びトランスフラッシュ(登録商標)(transflash)カードに適用される。
メモリカード2000に関する詳しい説明は、米国特許出願公開第2010/0306583号明細書に公開されているため、全体内容はこれを参照しており、また含まれている。
図17は、本発明の一実施形態によるmoviNAND(登録商標)を概略的に示すブロック図である。
図17を参照すると、moviNAND(登録商標)装置3000は少なくとも一つのNANDフラッシュメモリ装置3100とコントローラ3200を含む。
MoviNAND(登録商標)装置3000はMMC4.4(又は「eMMC:Embedded Multi Media Card」という。)標準をサポートすることができる。フラッシュメモリ装置3100は前記実施形態の内の一つに関する不揮発性メモリ装置(例えば、100、100a、400、400a)であり得る。コントローラ3200は前記の実施形態の内の一つに関するコントローラ200であり得る。
NANDフラッシュメモリ装置3100は、SDR NANDフラッシュメモリ装置又はDDR NANDフラッシュメモリ装置であり得る。
特定の実施形態で、NANDフラッシュメモリ装置3100はNANDフラッシュメモリチップを含み得る。ここで、NANDフラッシュメモリ装置3100は一つのパッケージ形態(例えば、FBGA、微細ピッチボールグリッドアレイなど)でNANDフラッシュメモリチップを積層して実現され得る。
コントローラ3200は、複数のチャンネルを介してフラッシュメモリ装置3100に接続され得る。
コントローラ3200は、少なくとも一つのコントローラコア3210、ホストインターフェース3220、及びNANDインターフェース3230を含み得る。
コントローラコア3210は、moviNAND(登録商標)装置3000の全般的な動作を制御することができる。
ホストインターフェース3220は、コントローラ3210と上記実施形態に関するホスト300の間にMMCインターフェースを行うように構成され得る。
NANDインターフェース3230は、NANDフラッシュメモリ装置3100とコントローラ3200との間のインターフェースで構成され得る。
特定の実施形態で、ホストインターフェース3220は並列インターフェースであり得る(例えば、MMCインターフェース)。他の実施形態で、moviNAND(登録商標)装置3000のホストインターフェース3220は、直列インターフェースであり得る(例えば、UHS−II、UFSなど)。
moviNAND(登録商標)装置3000は、ホストから電源供給装置の電圧VccとVccqの供給を受ける。ここで、電源供給装置電圧Vcc(約3V)はNANDフラッシュメモリ装置3100とNANDインターフェース3230に供給され得る。
これに対し、電源供給装置電圧Vccq(約1.8V/3V)はコントローラ3200に供給され得る。
特定の実施形態で、外部高電圧Vppは、moviNAND(登録商標)装置3000に選択的に供給され得る。
本発明の一実施形態によるmoviNAND(登録商標)装置3000は、大量のデータを格納するだけではなく向上した読み取りの特性がある。
本発明の一実施形態によるmoviNAND(登録商標)装置3000は、小型及び低消費電力モバイル製品(例えば、ギャラクシーS(登録商標)、アイフォン(登録商標)など)に適用され得る。
図17に示すmoviNAND(登録商標)装置3000は、複数の電源供給装置電圧Vcc及びVccqと共に提供される。
ただし、本発明はこれに制限されない。moviNAND(登録商標)装置3000は、増幅又は内部電源供給電圧Vccを調節し、NANDインターフェースとNANDフラッシュメモリに適合した3.3V電源供給電圧を発生させるように構成され得る。
内部増幅又は調節と関連し、米国特許第7、092、308号明細書に公開され、全体内容はこれを参照し得る。
本発明の概念はソリッドステートドライブ(SSD)に適用することができる。
図18を参照すると、格納メモリ装置1000はSSD1300とコントローラ1400で構成される。
SSD1300は、上記実施形態に関するメモリ装置を含み、半導体メモリにデータを格納する。
コントローラ1400は、上記実施形態によるコントローラ200であり得る。格納メモリ装置1000に接続されたホスト(例えば、前記実施形態によるホスト300)の動作速度を大幅に増加させることができる。
図19は、本発明の一実施形態によるソリッドステートドライブを概略的に示すブロック図である。
図19を参照すると、SSD4000は、複数のフラッシュメモリ装置4100とSSDコントローラ4200を含み得る。
フラッシュメモリ装置4100は、前記実施形態の内の一つに関する不揮発性メモリ装置(例えば、100、100a、400、400a)であり得る。コントローラ4200は前記実施形態の内の一つに関するコントローラ200であり得る。
フラッシュメモリ装置4100は、選択的に外部から高電圧Vppの提供を受けることができる。
SSDコントローラ4200は、複数のチャンネル(CH1からChiまで)を介してフラッシュメモリ装置4100に接続され得る。
SSDコントローラ4200は、少なくとも一つのCPU4210、ホストインターフェース4220、バッファメモリ4230、及びフラッシュインターフェース4240を含み得る。
CPU4210の制御において、ホストインターフェース4220は通信プロトコルを介してホストとデータを交換する。
一実施形態で、通信プロトコルは、ATA(Advanced Technology Attachment)プロトコルを含み得る。ATAプロトコルは、SATA(Serial Advanced Technology Attachment)インターフェース、PATA(Parallel Advanced Technology Attachment)インターフェース、ESATA(External SATA)インターフェースなどを含み得る。
他の実施形態として、通信プロトコルは、汎用直列バス(UBS)プロトコルを含み得る。
受信されたデータ又はホストインターフェース4220を介してホストに伝送されたデータはCPU4210のコントロールの下に、CPUバスを通過せずバッファメモリ4230を介して伝達され得る。
バッファメモリ4230は、一時的に外部装置とフラッシュメモリ装置4100との間に伝送されるデータを格納することに使用される。バッファメモリ4230はCPU4210により実行されるプログラムを格納することに使用され得る。バッファメモリ4230は、SRAM又はDRAMを利用して実現される。
図19に示すバッファメモリ4230は、SSDコントローラ4200に含まれる。ただし、本発明はこれに制限されない。本発明の一実施形態によるバッファメモリ4230はSSDコントローラ4200の外部に提供することができる。
フラッシュインターフェース4240は、SSDコントローラ4200と格納装置として使用されるフラッシュメモリ装置4100との間のインターフェースで構成され得る。
フラッシュインターフェース4240は、NANDフラッシュメモリ、One−NANDフラッシュメモリ、multi−levelフラッシュメモリ、又はsingle−levelフラッシュメモリをサポートするように構成され得る。
本発明の一実施形態によるSSDは、プログラム動作にランダムデータを格納してデータの信頼性を向上させる。
SSD4000のより詳細な説明は、米国特許第8、027、194号明細書及び米国特許出願公開第2007/0106836号明細書、米国特許出願公開第2010/0082890号明細書に公開され、全体内容はこれを参照することができる。
他の例として、格納メモリ装置1000は、コンピュータ、UMPC(Ultra MobilePC)、ワークステーション、ネットブック(net−book)、PDA(Personal Digital Assistants)、ポータブル(portable)コンピュータ、ウェブタブレット(web tablet)、無線電話機(wireless phone)、モバイルフォン(mobile phone)、スマートフォン(smart phone)、e−ブック(e−book)、PMP(portable multimedia player)、携帯用ゲーム機、ナビゲーション(navigation)装置、ブラックボックス(black box)、デジタルカメラ(digital camera)、3次元テレビジョン(3−dimensional television)、デジタル音声録音機(digital audio recorder)、デジタル音声再生機(digital audio player)、デジタル画像録画機(digital picture recorder)、デジタル画像再生機(digital picture player)、デジタル動画像録画機(digital video recorder)、デジタル動画像再生機(digital video player)、情報を無線環境で送受信できる装置、ホームネットワークを構成する多様な電子装置の内の一つ、コンピュータネットワークを構成する多様な電子装置の内の一つ、テレマティックスネットワークをする多様な電子装置の内の一つ、RFID装置、又はコンピュータシステムを構成する多様な構成要素の内の一つなどのような電子装置の多様な構成要素の内の一つとして提供される。
図20は、図19に示す本発明の一実施形態によるSSDを含むコンピュータシステムを概略的に示すブロック図である。
図20を参照すると、コンピュータシステム5000は、少なくとも一つのCPU5100、不揮発性メモリ装置5200、RAM5300、入/出力装置5400、及びSSD4000を含み得る。
CPU5100は、システムバスに接続される。CPUは前記実施形態で説明されたホスト装置300の一部であり得る。
不揮発性メモリ装置5200は、コンピュータシステム5000をドライブするのに使用されるデータを格納することができる。ここで、データは開始命令シーケンス又は基本入出力システム(BIOS)シーケンスを含み得る。
RAM5300は、CPU5100が実行している間に生成されたデータを一時的に格納することができる。
入出力装置5400は、キーボード、ポインティング装置(例えば、マウス)、モニター、モデム、及びこれと類似の装置によって入出力装置インターフェースを介してシステムバスに接続される。
SSD5500は、読み取り可能な格納装置であり得、図19のSSD4000と同様に実現される。
図21は、図19に示す本発明の一実施形態によるSSDを含む電子装置を概略的に示すブロック図である。
図21を参照すると、電子装置6000は、プロセッサ6100、ROM6200、RAM6300、フラッシュインターフェース6400、及び少なくとも一つのSSD6500を含み得る。
プロセッサ6100は、ファームウェアコードや他のコードを実行するためにRAM6300にアクセスすることができる。プロセッサ6100は、前記実施形態で説明されたホスト装置300の一部であり得る。また、プロセッサ6100は開始命令シーケンス及び基本入出力システム(BIOS)シーケンスのような固定コマンドシーケンスを実行するROM6200にアクセスすることができる。
フラッシュインターフェース6400は、電子装置6000とSSD6500との間のインターフェースで構成され得る。
SSD6500は、電子装置6000から分離することができる。SSD6500は図19に示すSSD4000と同様に実現される。
電子装置6000は、携帯電話、PDAs、デジタルカメラ、ビデオカメラ、携帯用オーディオプレーヤ(例えば、MP3)、及び携帯用メディアプレーヤ(PMPs)を含み得る。
図22は、図19に示す本発明の一実施形態によるSSDを含むサーバシステムを概略的に示すブロック図である。
図22を参照すると、サーバシステム7000は、サーバ7100及びサーバ7100の駆動に使用されるデータを格納した少なくとも一つのSSD7200を含む。
SSD7200は、図19に示すSSD4000と同様に実現される。サーバ7100は前記実施形態で説明したホスト装置300であり得る。
サーバ7100は、アプリケーション通信モジュール7110、データ処理モジュール7120、アップグレードモジュール7130、スケジューリングセンタ7140、ローカルリソースモジュール7150、及び修理情報モジュール7160を含み得る。
アプリケーション通信モジュール7110は、ネットワーク及びサーバ7100に接続されたコンピュータシステムと通信するか、又はサーバ7100がSSD7200と通信できるように構成され得る。
アプリケーション通信モジュール7110は、ユーザインターフェースを介して提供されるデータ又は情報をデータ処理モジュール7120に伝送することができる。
データ処理モジュール7120は、ローカルリソースモジュール7150に接続され得る。ここで、ローカルリソースモジュール7150はサーバ7100に入力された情報又はデータに基づいてユーザにリペアショップ(repair shops)/ディーラー(dealers)/技術情報のリストを提供することができる。
アップグレードモジュール7130は、データ処理モジュール7120と接続され得る。
情報又はSSD7200から受信したデータに基づいてアップグレードモジュール7130は、ファームウェア、リセットコード、診断システム、又は電子製品に対する他の情報のアップグレードを行うことができる。
スケジューリングセンタ7140は、情報やサーバ7100に入力されたデータに基づき、ユーザにリアルタイムオプションを提供することができる。
修理情報モジュール7160は、データ処理モジュール7120と接続され得る。修理情報モジュール7160はユーザに復旧関連情報(例えば、オーディオ、ビデオ又は文書ファイル)を提供することに使用され得る。
データ処理モジュール7120は、SSD7200から受信した情報をパッケージすることができる。パッケージした情報はSSD7200に伝送されるか、又はユーザに表示され得る。
前述したように、本発明の概念は、モバイル製品(例えば、スマートフォン、携帯電話など)に適用され得る。
図23は、本発明の一実施形態によるモバイル装置を概略的に示すブロック図である。
図23を参照すると、モバイル装置8000は、通信ユニット8100、コントローラ8200、メモリユニット8300、ディスプレイユニット8400、タッチスクリーンユニット8500、及びオーディオユニット8600を含む。
メモリユニット8300は、少なくとも一つのDRAM8310及び少なくとも一つの不揮発性メモリ装置8330(例えば、moviNAND(登録商標)又はeMMC)を含み得る。不揮発性メモリ装置8330は前記実施形態で説明したものの内の一つに関するメモリ装置であり得る。コントローラ8200は前記実施形態で説明したものの内の一つに関するコントローラ及び/又はホスト装置であり得る。
モバイル装置に関する詳細な説明は、米国特許出願公開第2010/0010040号明細書、第2010/0062715号明細書、第2010/00199081号明細書、第2010/0309237号明細書に公開され、全体内容はこれを参照することができる。
前述したように、本発明の概念はタブレット製品に適用され得る。
図24は、本発明の一実施形態による携帯用電子装置を概略的に示すブロック図である。
図24を参照すると、携帯用電子装置9000は、少なくとも一つのコンピュータ判読可能な媒体9020、処理システム9040、入出力サブシステム9060、ラジオ周波数回路9080、及びオーディオ回路9100を含み得る。
各々の構成要素は、一つ以上の通信バス又は信号ライン9030により接続され得る。
携帯用電子装置9000は、ハンドヘルドコンピュータ、タブレットコンピュータ、携帯電話、メディアプレーヤ、PDA、又はこれらの二つ以上の組み合わせを含む携帯用電子機器であり得る。
ここで、少なくとも一つのコンピュータ判読可能な媒体9020は、上記実施形態で説明したものの内の一つに関するメモリシステム1000であり得る。また、処理システム9040は、上記実施形態で説明したものの内の一つに関するホスト装置であり得る。
携帯用電子装置9000に関する詳細な説明は、米国特許第7、509、588号明細書に公開され、全体内容はこれを参照することができる。
例示的に、不揮発性メモリ装置1100又はメモリシステム1000は、多様な形態のパッケージで実装され得る。例えば、不揮発性メモリ装置1100又はメモリシステム1000は、PoP(Package on Package)、Ball grid arrays(BGAs)、Chip scale packages(CSPs)、Plastic Leaded Chip Carrier(PLCC)、Plastic Dual In Line Package(PDIP)、Die in Waffle Pack、Die in Wafer Form、Chip On Board(COB)、Ceramic Dual In Line Package(CERDIP)、Plastic Metric Quad Flat Pack(MQFP)、Thin Quad Flatpack(TQFP)、Small Outline(SOIC)、Shrink Small Outline Package(SSOP)、Thin Small Outline(TSOP)、Thin Quad Flatpack(TQFP)、System In Package(SIP)、Multi Chip Package(MCP)、Wafer−level Fabricated Package(WFP)、Wafer−Level Processed Stack Package(WSP)などのような方式でパッケージ化され、実装され得る。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
100 メモリ装置
110 第1メモリ領域
111 セキュアデータ
112 メモリ固有キー
120 第2メモリ領域
121 暗号化されたセキュアデータ
122 暗号化メモリ固有キー
130 第3メモリ領域
140 セキュアロジック
150 入出力ロジック
160 メモリアレイ
200 コントローラ
300 ホスト装置

Claims (27)

  1. メモリ装置であって、
    外部装置によるアクセスが許可されず、セキュアデータを格納する第1メモリ領域と、
    前記外部装置によるアクセスが許可され、暗号化されたセキュアデータを格納する第2メモリ領域と
    前記第1メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、
    前記暗号化されたセキュアデータは、前記第1メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とするメモリ装置。
  2. 前記第2メモリ領域は、前記メモリ装置の製造者から受け取られた前記暗号化されたセキュアデータを格納することを特徴とする請求項1に記載のメモリ装置。
  3. 前記第2メモリ領域は、前記メモリ装置の製造の間、前記暗号化されたセキュアデータを格納することを特徴とする請求項1に記載のメモリ装置。
  4. 前記セキュアデータは、前記メモリ装置の認証を行うためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことを特徴とする請求項1に記載のメモリ装置。
  5. 前記第1メモリ領域は、少なくとも一つの補助キーを格納し、前記補助キーは前記メモリ装置の認証情報を生成するためのものであることを特徴とする請求項に記載のメモリ装置。
  6. 前記第2メモリ領域は、少なくとも一つの補助キーインデックスを格納し、前記補助キーインデックスは前記補助キーとリンクしていることを特徴とする請求項に記載のメモリ装置。
  7. 前記補助キーは、前記メモリ装置の製造者(vendor)に対応していることを特徴とする請求項に記載のメモリ装置。
  8. 前記第1メモリ領域は、複数の補助キーを格納し、前記複数の補助キーは前記メモリ装置の認証情報を生成するためのものであり、
    前記第2メモリ領域は、複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることを特徴とする請求項に記載のメモリ装置。
  9. 少なくとも一つの暗号化された復号キーを格納する第3メモリ領域をさらに有し、
    前記第3メモリ領域は、前記外部装置によるアクセスが許可され、前記暗号化された復号キーは復号キーが暗号化されたものであり、前記復号キーは暗号化されたメインキーを復号化するためのものであることを特徴とする請求項1に記載のメモリ装置。
  10. 前記第3メモリ領域は、複数の暗号化された復号キーを格納し、前記複数の暗号化された復号キーの内の少なくとも一つは前記外部装置の製造者(vendor)に対応していることを特徴とする請求項に記載のメモリ装置。
  11. 前記第2メモリ領域は、前記外部装置によってのみ読み取りが可能であることを特徴とする請求項1に記載のメモリ装置。
  12. 外部装置によるアクセスが許可されず、メインキー及び少なくとも一つの補助キーを格納する第1メモリ領域と、
    前記外部装置によるアクセスが許可され、暗号化されたメインキー及び少なくとも一つの補助キーインデックスを格納する第2メモリ領域と
    前記第1メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、
    前記セキュアデータはメインキー及び少なくとも一つの補助キーを含み、
    前記暗号化されたメインキーは、前記第1メモリ領域の前記メインキーが暗号化されたものであり、前記補助キーインデックスは前記補助キーとリンクし、前記補助キーは前記メモリ装置の製造者(vendor)に対応していることを特徴とするメモリ装置。
  13. 前記補助キーインデックスは、補助キー番号によって前記補助キーとリンクしていることを特徴とする請求項12に記載のメモリ装置。
  14. 前記第1メモリ領域は、複数の補助キーを格納し、前記第2メモリ領域は複数の補助キーインデックスを格納し、前記複数の補助キーインデックスは前記複数の補助キーとリンクしていることを特徴とする請求項12に記載のメモリ装置。
  15. セキュアデータを格納する第1メモリ領域と、
    前記第1メモリ領域の前記セキュアデータを暗号化して得られた暗号化されたセキュアデータを格納する第2メモリ領域と
    前記第1メモリ領域から前記セキュアデータにアクセスし、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成し、前記第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックと、を有し、
    前記セキュアデータの出力が発生せず、前記暗号化されたセキュアデータの出力が発生することを特徴とするメモリ装置。
  16. 外部装置によるアクセスが許可されない第1メモリ領域と、前記外部装置によるアクセスが許可される第2メモリ領域とを有するメモリ装置において、
    セキュアデータを前記メモリ装置の第1メモリ領域に格納する段階と、
    前記メモリ装置に常駐するロジックを用いて、前記第1メモリ領域から前記セキュアデータにアクセスする段階と、
    前記ロジックを用いて、前記アクセスされたセキュアデータから前記暗号化されたセキュアデータを生成する段階と、
    暗号化された前記セキュアデータを前記メモリ装置の第2メモリ領域に格納する段階とを有し、
    前記暗号化されたセキュアデータは、前記第1メモリ領域の前記セキュアデータが暗号化されたものであることを特徴とするメモリ装置の動作方法。
  17. 前記セキュアデータは、前記メモリ装置の認証のためのメインキーを含み、前記暗号化されたセキュアデータは暗号化されたメインキーを含むことを特徴とする請求項16に記載のメモリ装置の動作方法。
  18. 請求項1に記載のメモリ装置の認証情報生成方法であって、
    前記メモリ装置によって、補助キーと外部装置からの入力とに基づいてセッションキーを生成する段階と、
    前記メモリ装置によって、前記セッションキーとメインキーに基づいて、認証情報を生成し、前記メインキーと前記補助キーを、前記外部装置によるアクセスが許可されない前記メモリ装置の第1メモリ領域に格納する段階と、
    前記外部装置に前記認証情報を出力する段階とを有することを特徴とするメモリ装置の認証情報生成方法。
  19. 前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、
    前記受信したターゲット補助キー番号に基づき、前記補助キーを取得する段階と、
    前記受信した補助キー変更データ番号に基づき、前記補助キーを暗号化して補助キー変更データを生成する段階と、
    前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことを特徴とする請求項18に記載のメモリ装置の認証情報生成方法。
  20. 前記セッションキーを生成する段階は、前記外部装置から前記入力としてターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、
    前記受信したターゲット補助キー番号に基づき、前記メモリ装置の前記第1メモリ領域に格納された複数の補助キーのうち一つを選択する段階と、
    前記受信した補助キー変更データ番号に基づき、前記選択された補助キーを暗号化して補助キー変更データを生成する段階と、
    前記受信したランダム番号に基づき、前記補助キー変更データを暗号化して前記セッションキーを生成する段階とを含むことを特徴とする請求項18に記載のメモリ装置の認証情報生成方法。
  21. 請求項1に記載のメモリ装置の認証情報生成方法であって、
    外部装置からターゲット補助キー番号、補助キー変更データ番号、及びランダム番号を受信する段階と、
    前記受信した補助キー変更データ番号に基づき、前記第1メモリ領域に格納された補助キーを暗号化して補助キー変更データを生成する段階と、
    前記受信したランダム番号に基づき、前記補助キー変更データを暗号化してセッションキーを生成する段階と、
    前記セッションキーを用いて前記メモリ装置に格納されたメインキーを暗号化して認証情報を生成する段階と、
    前記認証情報を出力する段階とを有することを特徴とするメモリ装置の認証情報生成方法。
  22. 外部装置の請求項1に記載のメモリ装置のメインキー取得方法であって、
    前記外部装置にて、前記メモリ装置により暗号化されたメインキー、及び暗号化された第1復号キーを取得する段階と、
    前記外部装置にて、第2復号キーを用いて前記暗号化された第1復号キーを復号化して前記第1復号キーを取得する段階と、
    前記外部装置にて、前記第1復号キーを用いて前記メモリ装置の前記暗号化されたメインキーを復号化して前記メインキーを取得する段階とを有し、
    前記暗号化された第1復号キーは、前記第1復号キーが暗号化されたものであり、
    前記暗号化されたメインキーは、前記メインキーが暗号化されたものであり、
    前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする外部装置のメインキー取得方法。
  23. 前記暗号化されたメインキー、及び暗号化された第1復号キーを取得する段階は、前記メモリ装置から複数の暗号化された第1復号キーを取得することであり、
    前記外部装置の復号キーインデックスに基づき、前記複数の暗号化された第1復号キーの内のいずれか一つを選択する段階とをさらに含み、
    前記暗号化された第1復号キーを復号化して前記第1復号キーを取得する段階は、前記第2復号キーを用いて前記選択された暗号化された第1復号キーを復号化することを特徴とする請求項22に記載の外部装置のメインキー取得方法。
  24. 前記復号キーインデックスと前記第2復号キーを前記外部装置に格納する段階をさらに有することを特徴とする請求項23に記載の外部装置のメインキー取得方法。
  25. 前記復号キーインデックスと前記第2復号キーを前記外部装置に格納する段階は、認証機関によって提供された前記復号キーインデックスと前記第2復号キーを格納することを特徴とする請求項24に記載の外部装置のメインキー取得方法。
  26. 外部装置の請求項1に記載のメモリ装置認証のための認証情報生成方法であって、
    前記外部装置にて、補助キー情報に基づいてセッションキーを生成する段階と、
    前記外部装置にて、前記セッションキーと派生したメインキーに基づいて第2認証情報を生成する段階とを有し、
    前記補助キー情報は、前記メモリ装置で第1認証情報を生成するのに用いられる前記第1メモリ領域に格納された補助キーに関する情報を含み、
    前記派生したメインキーは、前記メモリ装置のメインキーであり、
    前記外部装置は、前記メモリ装置から前記メインキーの読み取りが不可能であることを特徴とする外部装置の認証情報生成方法。
  27. 第1メモリ領域からセキュアデータにアクセスし、前記アクセスされたセキュアデータから暗号化されたセキュアデータを生成し、第2メモリ領域に前記暗号化されたセキュアデータを格納するセキュアロジックを有し、前記第1メモリ領域にメインキーと少なくとも一つの補助キーを格納し、前記第2メモリ領域に前記セキュアロジックにより暗号化されたメインキーと少なくとも一つの補助キーインデックスを格納し、少なくとも一つの暗号化された復号キーを格納し、前記メインキーと前記補助キーに基づいて第1認証情報を生成し、外部装置が前記第2メモリ領域にアクセスすることを許可し、前記第1メモリ領域にはアクセスすることを許可しないように構成されたメモリ装置と、
    前記暗号化されたメインキー、前記補助キーインデックス、及び前記暗号化された復号キーにアクセスするように構成され、前記暗号化されたメインキー及び前記暗号化された復号キーに基づき派生したメインキーを生成し、前記補助キーインデックス及び前記派生したメインキーに基づいて第2認証情報を生成し、前記第1認証情報と前記第2認証情報に基づき、前記メモリ装置が認証されたかどうかを確認する外部装置とを有することを特徴とするシステム。
JP2012274519A 2011-12-16 2012-12-17 セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法 Active JP6140998B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020110136797A KR101859646B1 (ko) 2011-12-16 2011-12-16 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법
KR10-2011-0136797 2011-12-16
US201261585333P 2012-01-11 2012-01-11
US61/585,333 2012-01-11

Publications (2)

Publication Number Publication Date
JP2013127791A JP2013127791A (ja) 2013-06-27
JP6140998B2 true JP6140998B2 (ja) 2017-06-07

Family

ID=48522210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012274519A Active JP6140998B2 (ja) 2011-12-16 2012-12-17 セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法

Country Status (5)

Country Link
US (2) US20130156195A1 (ja)
JP (1) JP6140998B2 (ja)
KR (1) KR101859646B1 (ja)
CN (1) CN103164666B (ja)
DE (1) DE102012111793B4 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661527B2 (en) 2011-08-31 2014-02-25 Kabushiki Kaisha Toshiba Authenticator, authenticatee and authentication method
JP5275432B2 (ja) 2011-11-11 2013-08-28 株式会社東芝 ストレージメディア、ホスト装置、メモリ装置、及びシステム
JP5275482B2 (ja) 2012-01-16 2013-08-28 株式会社東芝 ストレージメディア、ホスト装置、メモリ装置、及びシステム
US8996888B2 (en) * 2012-09-14 2015-03-31 Avalanche Technology, Inc. Mobile device using secure spin torque transfer magnetic random access memory (STTMRAM)
US9201811B2 (en) * 2013-02-14 2015-12-01 Kabushiki Kaisha Toshiba Device and authentication method therefor
US20140237244A1 (en) * 2013-02-19 2014-08-21 Kabushiki Kaisha Toshiba Device and authentication method therefor
US20140237258A1 (en) * 2013-02-20 2014-08-21 Kabushiki Kaisha Toshiba Device and authentication method therefor
KR101492087B1 (ko) * 2013-07-19 2015-03-02 임강수 휴대폰에 의해 제어되는 전자 보안 가방
US9912474B2 (en) * 2013-09-27 2018-03-06 Intel Corporation Performing telemetry, data gathering, and failure isolation using non-volatile memory
JP5900456B2 (ja) * 2013-10-09 2016-04-06 コニカミノルタ株式会社 画像処理システム、画像形成装置、中継装置、管理方法、および制御プログラム
US20150363333A1 (en) * 2014-06-16 2015-12-17 Texas Instruments Incorporated High performance autonomous hardware engine for inline cryptographic processing
US9298647B2 (en) * 2014-08-25 2016-03-29 HGST Netherlands B.V. Method and apparatus to generate zero content over garbage data when encryption parameters are changed
KR102291505B1 (ko) 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
JP6293648B2 (ja) * 2014-12-02 2018-03-14 東芝メモリ株式会社 メモリデバイス
EP3040896A1 (en) * 2014-12-30 2016-07-06 Gemalto Sa Secure element
CN104951689B (zh) * 2015-07-17 2018-05-18 王景春 桥式加解密芯片卡
CN105160271B (zh) * 2015-08-28 2017-11-10 英威康科技股份有限公司 可还原式文件保护装置控制方法及可还原式文件保护方法
CN106022033B (zh) * 2016-01-21 2019-06-28 李明 一种安全控制方法、安全装置及身份证读卡终端
CN106022095B (zh) * 2016-01-21 2019-06-28 李明 一种安全装置、安全控制方法及身份证读卡终端
EP3252651A1 (en) * 2016-05-30 2017-12-06 Samsung Electronics Co., Ltd Computing system having an on-the-fly encryptor and an operating method thereof
US10263988B2 (en) * 2016-07-02 2019-04-16 Intel Corporation Protected container key management processors, methods, systems, and instructions
US10242197B2 (en) * 2016-09-23 2019-03-26 Intel Corporation Methods and apparatus to use a security coprocessor for firmware protection
US10637648B2 (en) * 2017-03-24 2020-04-28 Micron Technology, Inc. Storage device hash production
CN107256363B (zh) * 2017-06-13 2020-03-06 杭州华澜微电子股份有限公司 一种由加解密模块阵列组成的高速加解密装置
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10713392B2 (en) * 2017-09-29 2020-07-14 Xilinx, Inc. Network interface device and method
US10721072B2 (en) * 2017-09-29 2020-07-21 Xilinx, Inc. Network interface device and method
KR20190075363A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈
US10715327B1 (en) * 2018-05-30 2020-07-14 Architecture Technology Corporation Software credential token issuance based on hardware credential token
KR102590439B1 (ko) * 2018-10-01 2023-10-18 에스케이하이닉스 주식회사 메모리 시스템
KR20210104278A (ko) * 2020-02-17 2021-08-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210113906A (ko) * 2020-03-09 2021-09-17 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그 동작 방법
US11455102B2 (en) * 2020-03-09 2022-09-27 SK Hynix Inc. Computing system and operating method thereof
US11461021B2 (en) * 2020-03-09 2022-10-04 SK Hynix Inc. Computing system and operating method thereof
KR20210132253A (ko) 2020-04-24 2021-11-04 삼성전자주식회사 메모리 장치
CN112860790B (zh) * 2021-01-14 2023-05-30 华控清交信息科技(北京)有限公司 数据管理方法、系统、装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP3750417B2 (ja) 1999-05-25 2006-03-01 日本電信電話株式会社 Icカードセキュリティ管理方法及びicカード及びicカードセキュリティ管理プログラムを格納した記憶媒体
KR100847760B1 (ko) 2001-12-07 2008-07-23 주식회사 하이닉스반도체 메모리 장치 및 구동방법
NZ533176A (en) * 2001-12-25 2005-10-28 Ntt Docomo Inc Device and method for restricting content access and storage
JP2003271457A (ja) * 2002-03-14 2003-09-26 Sanyo Electric Co Ltd データ記憶装置
US7356147B2 (en) * 2002-04-18 2008-04-08 International Business Machines Corporation Method, system and program product for attaching a title key to encrypted content for synchronized transmission to a recipient
US20050195975A1 (en) * 2003-01-21 2005-09-08 Kevin Kawakita Digital media distribution cryptography using media ticket smart cards
KR101044796B1 (ko) 2004-01-13 2011-06-29 삼성전자주식회사 휴대용 데이터 저장 장치
JP2006014035A (ja) * 2004-06-28 2006-01-12 Toshiba Corp 記憶媒体処理方法、記憶媒体処理装置及びプログラム
JP2006039966A (ja) * 2004-07-27 2006-02-09 Toshiba Corp メモリカードおよびメモリカードに搭載されるカード用コントローラ並びにメモリカードの処理装置
EP1836640A2 (en) 2004-12-21 2007-09-26 SanDisk Corporation Memory system with versatile content control
JP4607173B2 (ja) * 2005-01-31 2011-01-05 パナソニック株式会社 バックアップ管理装置、バックアップ管理方法、コンピュータプログラム、記録媒体、集積回路及びバックアップシステム
US8321686B2 (en) * 2005-02-07 2012-11-27 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8423788B2 (en) * 2005-02-07 2013-04-16 Sandisk Technologies Inc. Secure memory card with life cycle phases
US20070035381A1 (en) * 2005-08-15 2007-02-15 Davis Michael L Photon authenticated rfid transponder
US7668313B2 (en) * 2005-10-31 2010-02-23 Texas Instruments Incorporated Recipient-encrypted session key cryptography
KR100660546B1 (ko) 2005-11-10 2006-12-22 삼성전자주식회사 반도체 디스크 제어 장치
US7509588B2 (en) 2005-12-30 2009-03-24 Apple Inc. Portable electronic device with interface reconfiguration mode
US8839005B2 (en) * 2006-09-13 2014-09-16 Sandisk Technologies Inc. Apparatus for transferring licensed digital content between users
KR100857760B1 (ko) 2007-05-15 2008-09-10 삼성전자주식회사 플래시 메모리를 이용한 암호키 저장 장치 및 그것의 보안방법
US20080301003A1 (en) * 2007-05-31 2008-12-04 Daniel Harkabi System for Online Buying
JP5209945B2 (ja) * 2007-12-12 2013-06-12 株式会社日立製作所 記憶装置、暗号化コンテンツの有効化方法及び端末装置
JP5248153B2 (ja) * 2008-03-14 2013-07-31 株式会社東芝 情報処理装置、方法及びプログラム
TW201001958A (en) * 2008-04-29 2010-01-01 Odin Technologies Inc Method and apparatus for a deployable radio-frequency identification portal system
US8263623B2 (en) 2008-07-11 2012-09-11 Pfizer Inc. Triazol derivatives useful for the treatment of diseases
US20100031349A1 (en) * 2008-07-29 2010-02-04 White Electronic Designs Corporation Method and Apparatus for Secure Data Storage System
KR101538803B1 (ko) 2008-09-09 2015-07-22 삼성전자주식회사 펜 테이블로서 기능 할 수 있는 휴대용 전자장치 및 펜 테이블을 사용하는 컴퓨터 시스템
US8327066B2 (en) 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
JP4592804B2 (ja) * 2008-12-26 2010-12-08 株式会社東芝 鍵管理装置および鍵管理システム
KR101555210B1 (ko) 2009-01-30 2015-09-23 삼성전자주식회사 휴대용 단말기에서 내장 대용량 메모리를 이용한 컨텐츠 다운로드 방법 및 장치
FR2942130B1 (fr) 2009-02-13 2019-09-06 Laboratoires Innothera Procede d'evaluation de la tenue sur le membre inferieur d'une orthese de contention veineuse elastique tricotee
KR101565968B1 (ko) 2009-03-04 2015-11-05 삼성전자주식회사 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR101624969B1 (ko) 2009-05-26 2016-05-31 삼성전자주식회사 메모리 시스템 및 그것의 배드 블록 관리 방법
KR101573850B1 (ko) 2009-06-09 2015-12-02 삼성전자주식회사 마스킹 회로를 포함하는 데이터 처리 시스템과 그 방법
JP5178839B2 (ja) * 2009-11-27 2013-04-10 株式会社東芝 メモリチップ
EP2579178A1 (en) * 2010-06-04 2013-04-10 Panasonic Corporation Controller, control method, computer program, program recording medium, recording apparatus, and method of manufacturing recording apparatus
EP2704353B1 (en) * 2011-04-25 2017-09-20 Panasonic Corporation Recording medium apparatus and controller
JP2012256994A (ja) * 2011-06-08 2012-12-27 Hitachi-Lg Data Storage Inc コンテンツリスト及びコンテンツの配信装置及び配信方法
JP5100884B1 (ja) * 2011-12-02 2012-12-19 株式会社東芝 メモリ装置
US9075710B2 (en) * 2012-04-17 2015-07-07 SanDisk Technologies, Inc. Non-volatile key-value store
US8693694B2 (en) * 2012-06-15 2014-04-08 Kabushiki Kaisha Toshiba Information recording device
US8948400B2 (en) * 2012-06-15 2015-02-03 Kabushiki Kaisha Toshiba Host device
US20130336477A1 (en) * 2012-06-15 2013-12-19 Kabushiki Kaisha Toshiba Medium

Also Published As

Publication number Publication date
US20130159733A1 (en) 2013-06-20
KR20130085536A (ko) 2013-07-30
KR101859646B1 (ko) 2018-05-18
CN103164666A (zh) 2013-06-19
JP2013127791A (ja) 2013-06-27
DE102012111793B4 (de) 2022-03-03
US20130156195A1 (en) 2013-06-20
US9258111B2 (en) 2016-02-09
CN103164666B (zh) 2018-03-09
DE102012111793A1 (de) 2013-06-20

Similar Documents

Publication Publication Date Title
JP6140998B2 (ja) セキュアデータを保護するメモリ装置及びセキュアデータを利用したメモリ装置の認証方法
US9135417B2 (en) Apparatus for generating secure key using device and user authentication information
US9100187B2 (en) Authenticator
US20130311781A1 (en) Apparatus and method for content encryption and decryption based on storage device id
US20100058073A1 (en) Storage system, controller, and data protection method thereof
TWI496161B (zh) 記憶體識別碼產生方法、管理方法、控制器與儲存系統
MX2007008540A (es) Metodo y dispositivo de almacenamiento portatil para asignar area segura en area insegura.
KR20200092421A (ko) 보안 서브시스템
US11088856B2 (en) Memory storage system, host system authentication method and memory storage device
US10339318B2 (en) Semiconductor memory system and operating method thereof
US11157181B2 (en) Card activation device and methods for authenticating and activating a data storage device by using a card activation device
US20130080787A1 (en) Memory storage apparatus, memory controller and password verification method
US9449193B2 (en) Information processing apparatus
US20150227755A1 (en) Encryption and decryption methods of a mobile storage on a file-by-file basis
US8880900B2 (en) Memory system
US20140189370A1 (en) Memory devices, and systems and methods for verifying secure data storage
CN110069934B (zh) 存储器存储系统、主机系统验证方法及存储器存储装置
US9158943B2 (en) Encryption and decryption device for portable storage device and encryption and decryption method thereof
US20130117574A1 (en) Memory device and system with secure key memory and access logic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R150 Certificate of patent or registration of utility model

Ref document number: 6140998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250