JP6137819B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP6137819B2
JP6137819B2 JP2012268336A JP2012268336A JP6137819B2 JP 6137819 B2 JP6137819 B2 JP 6137819B2 JP 2012268336 A JP2012268336 A JP 2012268336A JP 2012268336 A JP2012268336 A JP 2012268336A JP 6137819 B2 JP6137819 B2 JP 6137819B2
Authority
JP
Japan
Prior art keywords
power
voltage
forming apparatus
image forming
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012268336A
Other languages
Japanese (ja)
Other versions
JP2014115397A (en
Inventor
春名　純
純 春名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012268336A priority Critical patent/JP6137819B2/en
Publication of JP2014115397A publication Critical patent/JP2014115397A/en
Application granted granted Critical
Publication of JP6137819B2 publication Critical patent/JP6137819B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複写機やプリンタ等の画像形成装置に関する。   The present invention relates to an image forming apparatus such as a copying machine or a printer.

近年、画像形成装置のデータを、ＥＥＰＲＯＭ、ＨＤＤ等の不揮発性の記憶手段に記憶しておき、そのデータを利用して最適な画像を得られるようにしたものがある。例えば、プリンタに関しては、累積プリント枚数をデータとしてＥＥＰＲＯＭ、ＨＤＤ等の不揮発性の記憶手段に記憶しておき、このデータに応じて定着装置や搬送ベルト、トナーカートリッジ、更には駆動ローラ等、消耗品の交換をユーザに促すものがある。また、記憶手段に記憶したデータに応じて画像形成プロセスの制御方法を変更し、画像形成プロセスを行う各種の部品の経時劣化に応じて、適正な画像を得られるようにするプリンタ等もある。   In recent years, some image forming apparatus data is stored in a nonvolatile storage means such as an EEPROM or HDD, and an optimum image can be obtained using the data. For example, for a printer, the cumulative number of prints is stored as data in a nonvolatile storage means such as an EEPROM or HDD, and consumables such as a fixing device, a conveyance belt, a toner cartridge, and a driving roller are used according to this data. There is a thing that prompts the user to exchange. There are also printers that change the control method of the image forming process according to the data stored in the storage means, and obtain an appropriate image according to the aging of various parts that perform the image forming process.

このような場合、画像形成装置は、記憶手段に記憶されたデータが正しいものとして、そのデータに応じた制御を行う。従って、記憶手段に記憶されたデータが破壊されているようなことがあってはならず、正しいデータが確実に不揮発性の記憶手段に記憶されるようにしておかなければならない。ここで、不揮発性の記憶手段へのデータの書き込みは、電気的手段によって行われる。このため、データの書き込みが行われている最中に、例えば停電が発生したり、ユーザの操作ミスにより電源プラグを抜いてしまったりして、商用電源からの供給が断たれると、次のような課題が生じる。即ち、不揮発性の記憶手段へのデータの書き込みが完了しなかったり、不揮発性の記憶手段へ異常なデータが書き込まれたりすることがある。   In such a case, the image forming apparatus assumes that the data stored in the storage unit is correct and performs control according to the data. Therefore, the data stored in the storage means must not be destroyed, and correct data must be surely stored in the nonvolatile storage means. Here, the writing of data to the nonvolatile storage means is performed by electrical means. For this reason, if the power supply is cut off while the data is being written, for example, if a power failure occurs or the power plug is disconnected due to a user operation error, Such a problem arises. That is, data writing to the non-volatile storage unit may not be completed, or abnormal data may be written to the non-volatile storage unit.

この対策として、商用電源が供給されている場合には不揮発性の記憶手段へデータの書き込みを許可し、商用電源の供給が遮断されている場合にはデータの書き込みを禁止する構成が提案されている（例えば、特許文献１参照）。このような構成により、停電時に不揮発性の記憶手段に異常なデータが書き込まれないようにすることができる。また、無停電電源を用いて、強制的に電源オフ状態を作り出し、電源オフによる回路リセットを検出する装置を用いて、電源供給が停止されてから実際に画像形成装置がリセットされるまでの時間を測定する構成が提案されている（例えば、特許文献２参照）。このような構成により、無停電電源及び画像形成装置の制御を切り替えて、ジャム紙が機内に残留することを防止している。   As a countermeasure against this, a configuration has been proposed in which data writing is permitted to the nonvolatile storage means when commercial power is supplied, and data writing is prohibited when the commercial power supply is interrupted. (For example, refer to Patent Document 1). With such a configuration, it is possible to prevent abnormal data from being written to the nonvolatile storage means at the time of a power failure. In addition, using an uninterruptible power supply to forcibly create a power-off state, and using a device that detects a circuit reset due to power-off, the time from when power supply is stopped until the image forming apparatus is actually reset Has been proposed (see, for example, Patent Document 2). With such a configuration, the control of the uninterruptible power supply and the image forming apparatus is switched to prevent jammed paper from remaining in the machine.

特開平０９−０２２２２３号公報JP 09-022223 A 特開平０５−２６０２３２号公報JP 05-260232 A

しかしながら、特許文献１の構成では、商用電源の供給が遮断された場合には、不揮発性の記憶手段への書き込みを禁止する構成である。このため、不揮発性の記憶手段に記憶しておくべきデータは、ゼロクロス検知タイミングで常に書き込む必要性が生じる。通常、不揮発性の記憶手段には、書き込み回数に制限があるため、特許文献１の構成では、商用電源の遮断時に備えて、書き込み回数に制限がない不揮発性の記憶手段を用いる必要性が生じる。このため、画像形成装置の構成に大きな制約が生じる。   However, in the configuration of Patent Document 1, when the supply of commercial power is interrupted, writing to the nonvolatile storage means is prohibited. For this reason, the data that should be stored in the non-volatile storage means must always be written at the zero-cross detection timing. Normally, since the nonvolatile memory means has a limit on the number of times of writing, the configuration of Patent Document 1 requires the use of a nonvolatile memory means that has no limit on the number of times of writing in preparation for shutting off the commercial power supply. . For this reason, a great restriction occurs in the configuration of the image forming apparatus.

一方、特許文献２の構成では、無停電電源と、強制的に電源オフ状態を作り出す装置と、電源オフによる回路リセットを検出する装置と、が必要である。更に、特許文献２の構成では、それらの装置を用いて電源供給が停止されてから実際に画像形成装置がリセットされるまでの時間を測定する制御と、停電が発生したことを検知し、無停電電源及び画像形成装置の制御を切り替える制御を行わなければならない。このため、安価な構成で実現することが困難である。   On the other hand, the configuration of Patent Document 2 requires an uninterruptible power supply, a device that forcibly creates a power-off state, and a device that detects a circuit reset due to power-off. Furthermore, in the configuration of Patent Document 2, control for measuring the time from when power supply is stopped using these devices until the image forming apparatus is actually reset, and detection of the occurrence of a power failure, Control for switching between the power failure power supply and the control of the image forming apparatus must be performed. For this reason, it is difficult to realize with an inexpensive configuration.

本発明は、このような状況のもとでなされたもので、停電時における不揮発性の記憶手段への情報の書き込みの信頼性を保持しつつ、安価な構成で停電の誤検知を低減することを目的とする。   The present invention has been made under such circumstances, and reduces false detection of power failure with an inexpensive configuration while maintaining the reliability of writing information to the nonvolatile storage means at the time of power failure. With the goal.

上述した課題を解決するために、本発明は以下の構成を備える。   In order to solve the above-described problems, the present invention has the following configuration.

（１）交流電圧を入力し第一電圧及び前記第一電圧とは異なる第二電圧を生成する電源装置と、前記第一電圧が供給される第一負荷と、前記第二電圧が供給される第二負荷と、不揮発性の第一の記憶手段と、を備える画像形成装置であって、前記交流電圧のゼロクロスポイントを検出しゼロクロス信号を出力するゼロクロス検出手段と、前記ゼロクロス検出手段により出力されるゼロクロス信号を検出できなかった場合に、前記ゼロクロス信号が検出されなくなったタイミングから所定の時間が経過した後のタイミングで停電であると判断し、所定の情報を前記第一の記憶手段に記憶させる制御手段と、を備え、前記制御手段は、前記第一負荷及び前記第二負荷に応じて前記所定の時間を決定することを特徴とする画像形成装置。
（２）交流電圧を入力し第一電圧及び前記第一電圧とは異なる第二電圧を生成する電源装置と、前記第一電圧が供給される第一負荷と、前記第二電圧が供給される第二負荷と、不揮発性の第一の記憶手段と、を備える画像形成装置であって、前記交流電圧のゼロクロスポイントを検出しゼロクロス信号を出力するゼロクロス検出手段と、前記ゼロクロス検出手段により出力されるゼロクロス信号を検出できなかった場合に、前記ゼロクロス信号が検出されなくなったタイミングに応じた所定のタイミングにおける残りの電力量に基づいて停電であると判断し、所定の情報を前記第一の記憶手段に記憶させる制御手段と、を備え、前記制御手段は、前記第一負荷及び前記第二負荷に応じて前記所定のタイミングにおける前記残りの電力量を決定することを特徴とする画像形成装置。 (1) A power supply device that receives an AC voltage and generates a first voltage and a second voltage different from the first voltage, a first load to which the first voltage is supplied, and the second voltage are supplied. An image forming apparatus comprising a second load and a non-volatile first storage unit, wherein the zero cross detection unit detects a zero cross point of the AC voltage and outputs a zero cross signal, and is output by the zero cross detection unit. If a zero cross signal cannot be detected , it is determined that a power failure occurs at a timing after a predetermined time has elapsed from the timing at which the zero cross signal is no longer detected , and predetermined information is stored in the first storage means. An image forming apparatus, wherein the control means determines the predetermined time according to the first load and the second load.
(2) A power supply device that receives an AC voltage and generates a first voltage and a second voltage different from the first voltage, a first load to which the first voltage is supplied, and the second voltage are supplied. An image forming apparatus comprising a second load and a non-volatile first storage unit, wherein the zero cross detection unit detects a zero cross point of the AC voltage and outputs a zero cross signal, and is output by the zero cross detection unit. If the zero cross signal cannot be detected, it is determined that there is a power failure based on the remaining electric energy at a predetermined timing corresponding to the timing at which the zero cross signal is no longer detected, and predetermined information is stored in the first memory. Control means to be stored in the means, wherein the control means determines the remaining power amount at the predetermined timing according to the first load and the second load. An image forming apparatus comprising Rukoto.

本発明によれば、停電時における不揮発性の記憶手段への情報の書き込みの信頼性を保持しつつ、安価な構成で停電の誤検知を低減することができる。   ADVANTAGE OF THE INVENTION According to this invention, the misdetection of a power failure can be reduced with a cheap structure, maintaining the reliability of the writing of the information to the non-volatile memory | storage means at the time of a power failure.

実施例１〜３の画像形成装置の概略構成を示す断面図、電源装置の構成を示す図Sectional drawing which shows schematic structure of the image forming apparatus of Examples 1-3, and the figure which shows the structure of a power supply device 実施例１、２の画像形成装置のブロック図Block diagram of image forming apparatus according to first and second embodiments 実施例１の交流電源遮断後の電圧供給時間を示す図The figure which shows the voltage supply time after AC power supply interruption | blocking of Example 1. 実施例１の画像形成装置における処理を示すフローチャート7 is a flowchart illustrating processing in the image forming apparatus according to the first exemplary embodiment. 実施例１〜３の交流電圧のゼロクロスタイミングを検出する回路の回路図Circuit diagram of a circuit for detecting zero-cross timing of AC voltage in Examples 1 to 3 実施例１のゼロクロス信号波形を示す図The figure which shows the zero cross signal waveform of Example 1. 実施例２の画像形成装置における処理を示すフローチャート7 is a flowchart showing processing in the image forming apparatus according to the second embodiment. 実施例３の画像形成装置のブロック図Block diagram of the image forming apparatus of Embodiment 3 実施例３のモード移行の際のタイミングチャートTiming chart for mode transition of embodiment 3 実施例３の画像形成装置における処理を示すフローチャート10 is a flowchart illustrating processing in the image forming apparatus according to the third exemplary embodiment.

本発明を実施するための最良の形態を、実施例により詳しく説明する。尚、以下の説明において、電力の供給が瞬間的に停止する現象であって、電力の供給が停止した状態が連続的に継続しないような現象を瞬断といい、電力の供給が停止した状態が連続して継続する停電とは区別する。以下の実施例では、商用電源の瞬断を停電と誤検知することを防止し、停電等により商用電源の入力が遮断された場合に必要なデータを確実に不揮発性の記憶手段へ記憶する技術について説明する。また、以下の実施例では、接続された周辺機能に、商用電源の入力が遮断されることを通知する技術について説明する。   The best mode for carrying out the present invention will be described in detail with reference to examples. In the following explanation, a phenomenon in which the supply of power stops instantaneously, and a phenomenon in which the state in which the supply of power is stopped does not continue continuously is called an instantaneous interruption, and a state in which the supply of power is stopped Is distinguished from power outages that continue continuously. In the following embodiment, a technique for preventing a commercial power supply from being mistakenly detected as a power failure and for reliably storing necessary data in a nonvolatile storage means when the input of the commercial power supply is interrupted due to a power failure or the like Will be described. In the following embodiment, a technique for notifying the connected peripheral function that the input of the commercial power supply is cut off will be described.

［画像形成装置］
実施例１の電子写真方式の画像形成装置（レーザビームプリンタ）の説明を行う。図１（ａ）は画像形成装置Ａの断面図である。画像形成装置Ａは、不図示の画像コントローラ（実施例３で説明する）からの制御信号に基づいたレーザ光を、スキャナユニット３０から感光ドラム３１に照射して感光ドラム３１上に潜像を形成する。ここで、露光手段であるスキャナユニット３０は、スキャナモータ１１３１を有している。また、像担持体である感光ドラム３１は、ドラムモータ（後述する図２の１１３０）で駆動されるドラム形状の電子写真感光体である。画像形成装置Ａは、感光ドラム３１上に形成された潜像を現像剤（以下、トナーという）で現像してトナー像を形成する。 [Image forming apparatus]
The electrophotographic image forming apparatus (laser beam printer) of Example 1 will be described. FIG. 1A is a cross-sectional view of the image forming apparatus A. The image forming apparatus A forms a latent image on the photosensitive drum 31 by irradiating the photosensitive drum 31 with laser light based on a control signal from an image controller (not illustrated) (described in the third embodiment). To do. Here, the scanner unit 30 as an exposure unit has a scanner motor 1131. Further, the photosensitive drum 31 as an image carrier is a drum-shaped electrophotographic photosensitive member driven by a drum motor (1130 in FIG. 2 described later). The image forming apparatus A forms a toner image by developing the latent image formed on the photosensitive drum 31 with a developer (hereinafter referred to as toner).

そしてトナー像の形成と同期して、不図示の搬送モータで搬送される記録媒体である記録材Ｐを収容したカセット３２から、ピックアップローラ３３及びこれに圧接する圧接部材３４により記録材Ｐが一枚ずつ分離給送される。尚、手差しトレイ４５から記録材Ｐを給紙する場合には、手差しトレイ４５を図示のように引き出して記録材Ｐをセットしておく。手差しトレイ４５上の記録材Ｐは、ピックアップローラ４６により一枚ずつ給送される。カセット３２又は手差しトレイ４５から給送された記録材Ｐは、搬送ローラ３５、レジストローラ３６等からなる搬送手段により、搬送路上を搬送される。そして、プロセスカートリッジＢとしてカートリッジ化された感光ドラム３１に形成されたトナー像は、転写手段としての転写ローラ３７に電圧印加することによって記録材Ｐに転写される。プロセスカートリッジＢは、図１に示すように、画像形成装置Ａの上部を開放して着脱可能となっている。   In synchronism with the formation of the toner image, the recording material P is fed from the cassette 32 containing the recording material P, which is a recording medium conveyed by a conveyance motor (not shown), by the pickup roller 33 and the pressure contact member 34 that is in pressure contact therewith. Separately fed. When the recording material P is fed from the manual feed tray 45, the manual feed tray 45 is pulled out as shown and the recording material P is set. The recording material P on the manual feed tray 45 is fed one by one by the pickup roller 46. The recording material P fed from the cassette 32 or the manual feed tray 45 is transported on the transport path by transport means including a transport roller 35 and a registration roller 36. The toner image formed on the photosensitive drum 31 formed into a cartridge as the process cartridge B is transferred to the recording material P by applying a voltage to a transfer roller 37 as a transfer unit. As shown in FIG. 1, the process cartridge B is detachable by opening the upper part of the image forming apparatus A.

トナー像が転写された記録材Ｐは、記録材搬送ベルト３８によって定着器３９へと搬送される。定着器３９は、加圧ローラ４０と、定着ヒータ１１３２を内蔵すると共に支持体によって回転可能に支持された筒状シートで構成した定着ローラ４１と、を有している。定着器３９は、加圧ローラ４０と定着ローラ４１とにより形成されるニップ部を通過する記録材Ｐに、熱及び圧力を印加してトナー像を記録材Ｐ上に定着させる。トナー像が定着された記録材Ｐは、排出ローラ４２、４３により搬送され、反転搬送経路を介して排出部４４へ排出される。   The recording material P onto which the toner image has been transferred is conveyed to the fixing device 39 by the recording material conveyance belt 38. The fixing device 39 includes a pressure roller 40 and a fixing roller 41 that includes a fixing heater 1132 and is formed of a cylindrical sheet that is rotatably supported by a support. The fixing device 39 fixes the toner image on the recording material P by applying heat and pressure to the recording material P passing through the nip formed by the pressure roller 40 and the fixing roller 41. The recording material P on which the toner image is fixed is conveyed by the discharge rollers 42 and 43 and is discharged to the discharge unit 44 through the reverse conveyance path.

［電源装置］
図１（ｂ）は、本実施例のスイッチング方式の電源装置の構成を示す図である。電源装置５０には入力端子１０（破線枠部）が設けられている。電源装置５０の入力端子１０には、交流電源Ｃ（商用電源）のＬｉｖｅ側とＮｅｕｔｒａｌ側がそれぞれ接続され、入力端子１０を介して電源装置５０に交流電源Ｃ（商用電源）から交流電圧が供給される。電源装置５０に供給された交流電圧は、電流ヒューズ１２、入力フィルタ回路１３の順番で経由して整流回路１４まで到達すると、交流電圧の正弦波形が整流され、電圧波形はマイナス側の波形がプラス側に折り返された脈流波形となる。そして、その脈流波形は平滑回路１６で平滑され、脈流波形のピーク値と略等しい直流電圧に変換される。平滑回路１６で変換された直流電圧は、プラス端子より変圧器１７に入力され、更に電界効果トランジスタ（以下、単にトランジスタという）１８を介してマイナス端子へと帰還する。トランジスタ１８は電源制御回路２２によって、オンオフのタイミングが制御されており、また、電源制御回路２２の駆動用電源の電圧は変圧器１７により生成されている。 [Power supply unit]
FIG. 1B is a diagram illustrating a configuration of a switching-type power supply device according to the present embodiment. The power supply device 50 is provided with an input terminal 10 (broken line frame). The input terminal 10 of the power supply device 50 is connected to the Live side and the Neutral side of the AC power supply C (commercial power supply), and an AC voltage is supplied from the AC power supply C (commercial power supply) to the power supply device 50 via the input terminal 10. The When the AC voltage supplied to the power supply device 50 reaches the rectifier circuit 14 via the current fuse 12 and the input filter circuit 13 in this order, the AC voltage sine waveform is rectified, and the negative voltage waveform is positive. It becomes a pulsating flow waveform folded back to the side. The pulsating flow waveform is smoothed by the smoothing circuit 16 and converted into a DC voltage substantially equal to the peak value of the pulsating flow waveform. The DC voltage converted by the smoothing circuit 16 is input to the transformer 17 from the plus terminal, and further fed back to the minus terminal via a field effect transistor (hereinafter simply referred to as a transistor) 18. The on / off timing of the transistor 18 is controlled by the power supply control circuit 22, and the voltage of the driving power supply for the power supply control circuit 22 is generated by the transformer 17.

変圧器１７で変換された二次側出力には、二次側整流ダイオード１９と二次側平滑コンデンサ２０からなる二次側整流回路が接続されている。二次側整流回路からは、所定の電圧に安定化された第一電圧である電源電圧Ｖ１が出力端子２５（破線枠部）の１ｐｉｎ（１ｐと図示）から電源装置５０外に出力される。また、二次側整流回路の出力は出力検出回路２３に入力されており、出力検出回路２３の出力結果が一次−二次を絶縁する素子（例えばフォトカプラ）を介して一次側の電源制御回路２２に入力される。電源制御回路２２は、出力検出回路２３の出力結果に基づきトランジスタ１８のオンオフのタイミングを決定する。 A secondary side rectifier circuit including a secondary side rectifier diode 19 and a secondary side smoothing capacitor 20 is connected to the secondary side output converted by the transformer 17. From the secondary side rectifier circuit, the power supply voltage V 1, which is the first voltage stabilized to a predetermined voltage, is output to the outside of the power supply device 50 from 1 pin (shown as 1p) of the output terminal 25 (broken line frame). . The output of the secondary side rectifier circuit is input to the output detection circuit 23, and the output result of the output detection circuit 23 is connected to the primary side power supply control circuit via an element (for example, a photocoupler) that insulates the primary-secondary. 22 is input. The power supply control circuit 22 determines the on / off timing of the transistor 18 based on the output result of the output detection circuit 23.

また、画像形成装置Ａに搭載される電源装置５０には、定着器３９に電力を供給するタイミングを検出するため、交流電源Ｃから供給された交流電圧のゼロクロスポイントを検出するためのゼロクロス検出手段であるゼロクロス検出回路１５が搭載されている。ゼロクロス検出回路１５は、交流電源Ｃの電圧が正から負又は負から正となるゼロクロスポイントを検出し、ゼロクロス信号を出力する。尚、ゼロクロス検出回路１５の動作等の詳細については後述する。ゼロクロス検出回路１５が出力するゼロクロス信号は、出力端子２６（破線枠部）の４ｐｉｎ（４ｐと図示）から電源装置５０外に出力される。ＤＣ／ＤＣコンバータ２４は、電源電圧Ｖ１から第二電圧である電源電圧Ｖ２を生成し、生成された電源電圧Ｖ２は出力端子２６の２ｐｉｎ（２ｐと図示）から電源装置５０外に出力される。また、ＦＥＴ（電界効果トランジスタ）で構成されるスイッチ手段である負荷スイッチ２１は、電源電圧Ｖ１の電源装置５０外への出力をオンオフするものであり、出力端子２６の１ｐｉｎ（１ｐと図示）を介して電源装置５０外部から制御される。尚、出力端子２５の２ｐｉｎ（２ｐと図示）及び出力端子２６の３ｐｉｎ（３ｐと図示）は、グランド（以降、ＧＮＤとする）に接続されている。 Further, the power supply device 50 mounted on the image forming apparatus A has a zero cross detection means for detecting a zero cross point of the AC voltage supplied from the AC power source C in order to detect the timing of supplying power to the fixing device 39. The zero cross detection circuit 15 is mounted. The zero cross detection circuit 15 detects a zero cross point where the voltage of the AC power source C changes from positive to negative or from negative to positive, and outputs a zero cross signal. The details of the operation of the zero cross detection circuit 15 will be described later. The zero-cross signal output from the zero-cross detection circuit 15 is output outside the power supply device 50 from 4 pins (shown as 4p) of the output terminal 26 (broken line frame). The DC / DC converter 24 generates a power supply voltage V 2 that is a second voltage from the power supply voltage V 1 , and the generated power supply voltage V 2 is output to the outside of the power supply device 50 from 2 pin (shown as 2p) of the output terminal 26. Is done. Also, FET load switch 21 is a switch means constituted by (field effect transistor) is for turning on and off the output to the power supply 50 outside of the power supply voltage V 1, 1pin output terminal 26 (1p and shown) It is controlled from the outside of the power supply device 50 via Note that 2 pins (shown as 2p) of the output terminal 25 and 3 pins (shown as 3p) of the output terminal 26 are connected to the ground (hereinafter referred to as GND).

［電源装置から画像形成装置各部への電力供給］
図２は、電源装置５０及び画像形成装置Ａの各部のブロック図である。電源装置５０は、出力端子２５の１ｐｉｎ（図１（ｂ）参照）を介して電源電圧Ｖ１を、また、出力端子２６の２ｐｉｎを介して電源電圧Ｖ２を、それぞれコントローラ５１に供給する。また、電源装置５０のゼロクロス検出回路１５は、出力端子２６の４ｐｉｎを介してゼロクロス信号をコントローラ５１のＣＰＵ５２に出力する。コントローラ５１は、制御手段であるＣＰＵ５２と第一の記憶手段である不揮発メモリ５３とを有する。ＣＰＵ５２は、搬送モータ５４、ドラムモータ１１３０、スキャナユニット３０（単にスキャナと図示）及びスキャナモータ１１３１、並びにセンサ５５を制御する。また、ＣＰＵ５２は、出力端子２６の１ｐｉｎを介して、電源装置５０の負荷スイッチ２１のオンオフを制御する。更に、ＣＰＵ５２は、不図示のタイマを有し、タイマを参照することにより各種動作のタイミングの制御を行っている。 [Power supply from the power supply to each part of the image forming apparatus]
FIG. 2 is a block diagram of each part of the power supply device 50 and the image forming apparatus A. The power supply device 50 supplies the controller 51 with the power supply voltage V 1 via 1 pin of the output terminal 25 (see FIG. 1B) and the power supply voltage V 2 via 2 pin of the output terminal 26. In addition, the zero cross detection circuit 15 of the power supply device 50 outputs a zero cross signal to the CPU 52 of the controller 51 via 4 pins of the output terminal 26. The controller 51 includes a CPU 52 as control means and a nonvolatile memory 53 as first storage means. The CPU 52 controls the transport motor 54, the drum motor 1130, the scanner unit 30 (simply shown as a scanner), the scanner motor 1131, and the sensor 55. Further, the CPU 52 controls on / off of the load switch 21 of the power supply device 50 via 1 pin of the output terminal 26. Further, the CPU 52 has a timer (not shown), and controls the timing of various operations by referring to the timer.

［交流電源の供給遮断後の電源電圧の推移］
図３は、交流電源Ｃからの交流電圧の供給が遮断された後、電源装置５０からコントローラ５１へ電源電圧Ｖ１、電源電圧Ｖ２の供給を維持できる時間を表したグラフである。即ち、交流電源Ｃからの交流電圧の供給が遮断された後の電源電圧Ｖ１、電源電圧Ｖ２の電圧の推移を示すグラフである。図３は、特に、本実施例の画像形成装置Ａにおいて、スキャナモータ１１３１、搬送モータ５４、ドラムモータ１１３０が駆動しているプリント動作中（実線）と、スタンバイ動作中（破線）に、交流電源Ｃからの交流電圧の供給が遮断された後のグラフである。図３（ａ）は、電源電圧Ｖ１の電圧の変化を示すグラフであり、横軸は時間（ミリ秒（ｍｓ））、縦軸は電圧（ボルト（Ｖ））を示す。尚、電源電圧Ｖ１は、交流電源Ｃからの交流電圧の供給が遮断されるタイミングでは電源電圧Ｖ１を供給しているものとする。また、図３（ｂ）は、電源電圧Ｖ２の電圧の変化を示すグラフであり、横軸は時間（ミリ秒（ｍｓ））、縦軸は電圧（ボルト（Ｖ））を示す。尚、電源電圧Ｖ２は、交流電源Ｃからの交流電圧の供給が遮断されるタイミングでは電源電圧Ｖ２を供給しているものとする。ここで、電源電圧Ｖ１と電源電圧Ｖ２の関係は、Ｖ１＞Ｖ２であるものとする。更に、時刻０ｍｓのタイミングで、交流電源Ｃからの交流電圧の供給が遮断されたものとする。 [Changes in power supply voltage after AC power supply is cut off]
FIG. 3 is a graph showing the time during which the supply of the power supply voltage V 1 and the power supply voltage V 2 can be maintained from the power supply device 50 to the controller 51 after the supply of the AC voltage from the AC power supply C is cut off. That is, it is a graph showing the transition of the power supply voltage V 1 and the power supply voltage V 2 after the supply of the AC voltage from the AC power supply C is cut off. FIG. 3 particularly shows an AC power supply during the printing operation (solid line) and the standby operation (broken line) in which the scanner motor 1131, the conveyance motor 54, and the drum motor 1130 are driven in the image forming apparatus A of the present embodiment. It is a graph after supply of the alternating voltage from C was interrupted | blocked. 3 (a) is a graph showing changes in the voltage of the power supply voltage V 1, the horizontal axis represents time (in milliseconds (ms)), the vertical axis represents the voltage (volts (V)). The power voltages V 1 is assumed to supply power voltages V 1 at the timing of the supply of the AC voltage from the AC power supply C is cut off. 3 (b) is a graph showing changes in the voltage of the power supply voltage V 2, the horizontal axis represents time (in milliseconds (ms)), the vertical axis represents the voltage (volts (V)). Incidentally, the power source voltage V 2 is assumed to supply a power supply voltage V 2 at the timing of the supply of the AC voltage from the AC power supply C is cut off. The relationship between the power supply voltages V 1 and the power supply voltage V 2 is assumed to be V 1> V 2. Furthermore, it is assumed that the supply of the AC voltage from the AC power source C is interrupted at the timing of time 0 ms.

（プリント動作中に交流電源からの交流電圧の供給が遮断された場合）
画像形成装置Ａのプリント動作中に交流電源Ｃからの交流電圧の供給が遮断された場合には、電源電圧Ｖ１、電源電圧Ｖ２は、それぞれ図３（ａ）、図３（ｂ）の実線で示すように、所定時間はそれぞれ電源電圧Ｖ１、電源電圧Ｖ２を維持した後、カーブを描いて立ち下がる。尚、図３には図示していないが、電源電圧Ｖ１、電源電圧Ｖ２は、時間の経過とともにやがて０Ｖとなり、電源電圧Ｖ１、電源電圧Ｖ２の供給が停止する。即ち、図３（ａ）に示すように、所定時間である２５０ｍｓは電源電圧Ｖ１を維持するため、電源電圧Ｖ１が供給される第一負荷である駆動系の動作は、２５０ｍｓ間は保証できることがわかる。また、図３（ｂ）に示すように、所定時間である３１０ｍｓは電源電圧Ｖ３を維持するため、電源電圧Ｖ２が供給される第二負荷である不揮発メモリ５３による書き込みは、３１０ｍｓ間は保証できることがわかる。ここで、不揮発メモリ５３は、電源電圧Ｖ２よりも低い電圧Ｖ３（Ｖ３＜Ｖ２）以上であれば動作可能であり、電圧Ｖ３を不揮発メモリ動作保証電圧という。 (When supply of AC voltage from AC power supply is cut off during printing)
When the supply of the AC voltage from the AC power source C is interrupted during the printing operation of the image forming apparatus A, the power source voltage V 1 and the power source voltage V 2 are respectively shown in FIGS. 3 (a) and 3 (b). As indicated by the solid line, the power supply voltage V 1 and the power supply voltage V 2 are maintained for a predetermined time, respectively, and then fall with a curve. Although not shown in FIG. 3, the power supply voltage V 1 and the power supply voltage V 2 eventually become 0 V as time passes, and the supply of the power supply voltage V 1 and the power supply voltage V 2 is stopped. That is, as shown in FIG. 3 (a), since the 250ms is a predetermined time for maintaining the power supply voltages V 1, the operation of the drive system power supply voltages V 1 is the first load to be supplied, is between 250ms guaranteed I understand that I can do it. Further, as shown in FIG. 3 (b), since the 310ms is a predetermined time for maintaining the power supply voltage V 3, the writing by the nonvolatile memory 53 is the power supply voltage V 2 is a second load that is supplied, between 310ms is I can see that it can be guaranteed. Here, the non-volatile memory 53 can be operated if the voltage V 3 is lower than the power supply voltage V 2 (V 3 <V 2 ), and the voltage V 3 is referred to as a non-volatile memory operation guarantee voltage.

交流電源Ｃからの交流電圧の供給が遮断されるような状況、例えば停電時に、ＣＰＵ５２が不図示のＲＡＭのデータを不揮発メモリ５３に書き込む動作に、例えば１００ｍｓ必要であるとする。ここで、不揮発メモリ５３に書き込む動作とは、ＣＰＵ５２が不揮発メモリ５３にデータの書き込みを開始してから書き込みを終了するまでの一連の動作のことである。ＣＰＵ５２は、不揮発メモリ５３へのデータの書き込みを、遅くとも時刻３１０ｍｓまでには終了させておかなければならないため、遅くとも２１０ｍｓ（＝３１０ｍｓ−１００ｍｓ）にはデータの書き込みを開始する必要がある。これは、ＣＰＵ５２が不揮発メモリ５３へのデータの書き込みを行っている間に、電源電圧Ｖ２の電圧が不揮発メモリ動作保証電圧Ｖ３よりも低くなってしまうと、書き込みが完了しなかったり、誤ったデータが書き込まれてしまったりするおそれがあるからである。この２１０ｍｓという時刻は、ＣＰＵ５２が不揮発メモリ５３に書き込みを開始する最も遅い時刻である。このため、２１０ｍｓと、駆動系への電源電圧Ｖ１が停止する２５０ｍｓとを比較して、早い方の時刻である２１０ｍｓ（時間でいえば短い方の２１０ｍｓ）までが、プリント動作を保証できる限界となる。尚、不揮発メモリ５３に書き込む動作に必要な時間である１００ｍｓという数値は、同時に書き込み要求の発生する最大数のデータ量の書き込み時間からあらかじめ決定しておく数値であり、１００ｍｓという値に限定されるものではない。 It is assumed that, for example, 100 ms is required for the operation in which the CPU 52 writes the data of the RAM (not shown) in the nonvolatile memory 53 in a situation where the supply of the AC voltage from the AC power source C is interrupted, for example, in the event of a power failure. Here, the operation of writing to the nonvolatile memory 53 is a series of operations from when the CPU 52 starts writing data to the nonvolatile memory 53 to when the writing ends. Since the CPU 52 has to finish writing data to the nonvolatile memory 53 by 310 ms at the latest, it is necessary to start writing data at 210 ms (= 310 ms-100 ms) at the latest. This while the CPU52 is writing data into the nonvolatile memory 53, the voltage of the power supply voltage V 2 becomes lower than the non-volatile memory operation guarantee voltage V 3, or not writing has been completed, incorrect This is because the stored data may be written. This time of 210 ms is the latest time when the CPU 52 starts writing to the nonvolatile memory 53. Therefore, comparing 210 ms with 250 ms when the power supply voltage V 1 to the drive system stops, the limit that can guarantee the printing operation up to the earlier time of 210 ms (210 ms, which is shorter in terms of time). It becomes. The numerical value of 100 ms, which is the time required for the operation of writing in the nonvolatile memory 53, is a numerical value determined in advance from the writing time of the maximum amount of data that simultaneously causes a write request, and is limited to a value of 100 ms. It is not a thing.

以上のことから、スキャナモータ１１３１、搬送モータ５４、ドラムモータ１１３０が駆動しているプリント動作中では、ＣＰＵ５２は、ゼロクロス検出回路１５からゼロクロス信号が２１０ｍｓ間連続して入力されなかった場合に、停電と判断する。ＣＰＵ５２は、不図示のタイマを参照することにより、ゼロクロス検出回路１５からゼロクロス信号が出力されないまま２１０ｍｓが経過した場合に、不揮発メモリ５３への退避動作を開始する。逆に言えば、ＣＰＵ５２は、ゼロクロス検出回路１５からゼロクロス信号が出力されない場合であっても、２１０ｍｓが経過していないのであれば、２１０ｍｓが経過するまでは停電と判断する必要が無い。尚、退避動作とは、停電時に、ＣＰＵ５２が、ＲＡＭのデータを不揮発メモリ５３に書き込む動作をいう。   From the above, during the printing operation in which the scanner motor 1131, the conveyance motor 54, and the drum motor 1130 are driven, the CPU 52 performs a power failure when the zero cross signal is not continuously input from the zero cross detection circuit 15 for 210 ms. Judge. The CPU 52 starts an evacuation operation to the nonvolatile memory 53 when 210 ms elapses without outputting a zero cross signal from the zero cross detection circuit 15 by referring to a timer (not shown). In other words, even if the zero-cross signal is not output from the zero-cross detection circuit 15, the CPU 52 does not need to determine that there is a power failure until 210 ms has elapsed if 210 ms has not elapsed. The save operation refers to an operation in which the CPU 52 writes the RAM data to the nonvolatile memory 53 at the time of a power failure.

（スタンバイ動作中に交流電源からの交流電圧の供給が遮断された場合）
図３（ａ）、図３（ｂ）の破線で示すグラフは、スキャナモータ１１３１、搬送モータ５４、ドラムモータ１１３０のいずれも駆動していないスタンバイ動作中に、交流電源Ｃからの交流電圧の供給が遮断された場合のグラフである。電源電圧Ｖ１、電源電圧Ｖ２は、それぞれ図３（ａ）、図３（ｂ）の破線で示すように、所定時間はそれぞれ電源電圧Ｖ１、電源電圧Ｖ２を維持した後、カーブを描いて略０Ｖとなり、電源電圧Ｖ１、電源電圧Ｖ２の供給が停止する。即ち、図３（ａ）に示すように、所定時間である５００ｍｓは電源電圧Ｖ１を維持する。また、図３（ｂ）に示すように、所定時間である６３０ｍｓは電圧Ｖ３を維持するため、電源電圧Ｖ２が供給される不揮発メモリ５３の書き込みは、遅くとも時刻５３０ｍｓに開始すればよい。よって、画像形成装置Ａがスタンバイ動作中である場合には、ＣＰＵ５２は、不図示のタイマを参照することにより、ゼロクロス検出回路１５からゼロクロス信号が出力されないまま５３０ｍｓが経過した場合に、停電と判断する。そして、ＣＰＵ５２は、このような場合に不揮発メモリ５３の退避動作を開始する。一方、ＣＰＵ５２は、ゼロクロス検出回路１５からゼロクロス信号が出力されない場合であっても、５３０ｍｓが経過していない場合には、５３０ｍｓが経過するまでは停電と判断する必要が無い。 (When AC voltage supply from AC power supply is cut off during standby operation)
3 (a) and 3 (b) are graphs indicated by broken lines, in which an AC voltage is supplied from an AC power source C during a standby operation in which none of the scanner motor 1131, the conveyance motor 54, and the drum motor 1130 is driven. It is a graph when is interrupted. As shown by the broken lines in FIGS. 3A and 3B, the power supply voltage V 1 and the power supply voltage V 2 are respectively maintained at the power supply voltage V 1 and the power supply voltage V 2 for a predetermined time. As a result, the voltage is substantially 0 V, and supply of the power supply voltage V 1 and the power supply voltage V 2 is stopped. That is, as shown in FIG. 3 (a), 500 ms, which is a predetermined time to maintain the power supply voltage V 1. Further, as shown in FIG. 3 (b), since the 630ms is a predetermined time for maintaining the voltage V 3, the writing of the nonvolatile memory 53 the power supply voltage V 2 is supplied, it may be started at the latest time 530ms. Therefore, when the image forming apparatus A is in standby operation, the CPU 52 refers to a timer (not shown), and determines that a power failure occurs when 530 ms elapses without the zero cross signal being output from the zero cross detection circuit 15. To do. Then, the CPU 52 starts the save operation of the nonvolatile memory 53 in such a case. On the other hand, even if the zero-cross signal is not output from the zero-cross detection circuit 15, the CPU 52 does not need to determine that there is a power failure until 530 ms has elapsed if 530 ms has not elapsed.

［画像形成装置の状態と停電判断のタイミング］
ＣＰＵ５２が、停電と判断するまでのタイミングをＴｓとすると、上述したように、プリント動作中のタイミングＴｓは２１０ｍｓ（Ｔｓ＝２１０）であり、スタンバイ動作中のタイミングＴｓは５３０ｍｓ（Ｔｓ＝５３０）である。ここで、本実施例の画像形成装置Ａでは、搬送モータ５４、ドラムモータ１１３０、スキャナモータ１１３１（３種類のアクチュエータということもある）が、それぞれオン、オフの状態を有する。このため、３種類のアクチュエータについて、その全ての状態の組合せ毎にタイミングＴｓを求めると、次の表のようになる。

Figure 0006137819
ここで、３種のアクチュエータが全てオフ（ＯＦＦと記す）状態である場合が上述したスタンバイ動作中（Ｔｓ＝５３０ｍｓ）に相当し、３種のアクチュエータが全てオン（ＯＮと記す）状態である場合がプリント動作中（Ｔｓ＝２１０ｍｓ）に相当する。 [Image forming device status and power failure judgment timing]
Assuming that the timing until the CPU 52 determines that there is a power failure is Ts, as described above, the timing Ts during the printing operation is 210 ms (Ts = 210), and the timing Ts during the standby operation is 530 ms (Ts = 530). is there. Here, in the image forming apparatus A of the present embodiment, the conveyance motor 54, the drum motor 1130, and the scanner motor 1131 (sometimes referred to as three types of actuators) have an on state and an off state, respectively. Therefore, when the timing Ts is obtained for each combination of all three states of the three types of actuators, the following table is obtained.
Figure 0006137819
 Here, the case where all of the three types of actuators are in the OFF state (denoted as OFF) corresponds to the above-described standby operation (Ts = 530 ms), and the case where all of the three types of actuators are in the ON state (denoted as ON). Corresponds to a printing operation (Ts = 210 ms).

本実施例は、表１に示すように、画像形成装置Ａにおいて駆動している駆動系の数や種類、駆動系の駆動の状況に応じて、ＣＰＵ５２が停電と判断するタイミングＴｓを変更する。尚、表１は、製品の開発段階においてあらかじめ測定するパラメータであり、各モータが最大電力を使用している状態をオン状態として表１を作成する。また、作成された表の情報は、例えばコントローラ５１の不図示のＲＯＭに保存しておくものとする。   In this embodiment, as shown in Table 1, the timing Ts at which the CPU 52 determines that a power failure has occurred is changed in accordance with the number and type of drive systems driven in the image forming apparatus A and the drive system drive status. Table 1 is a parameter that is measured in advance in the product development stage. Table 1 is created by setting the state where each motor is using the maximum power as the ON state. Further, the information of the created table is stored in a ROM (not shown) of the controller 51, for example.

［停電判断処理］
次に、本実施例の具体的な動作について、図４のフローチャートを用いて詳細な説明を行う。図４の処理は図２に示すＣＰＵ５２により行われる。画像形成装置Ａの電源スイッチが投入されると、電源装置５０に交流電源Ｃからの交流電圧が供給され、電源装置５０で電源電圧Ｖ１と電源電圧Ｖ２とが生成される。ここで、電源電圧Ｖ１は上述した３種のアクチュエータを含む第一負荷である駆動系負荷に供給される交流電圧であり、電源電圧Ｖ２はＣＰＵ５２を含む第二負荷である制御系（又は信号系）負荷に供給される交流電圧である。コントローラ５１（図２参照）には、図１（ｂ）で説明した出力端子２５の１ｐｉｎから電源電圧Ｖ１が供給され、出力端子２６の２ｐｉｎから電源電圧Ｖ２が供給される。 [Power failure judgment processing]
Next, a specific operation of the present embodiment will be described in detail using the flowchart of FIG. The process of FIG. 4 is performed by the CPU 52 shown in FIG. When the power switch of the image forming apparatus A is turned on, the AC voltage from the AC power source C is supplied to the power source device 50, and the power source device 50 generates the power source voltage V 1 and the power source voltage V 2 . Here, the power supply voltage V 1 is an AC voltage supplied to a drive system load that is a first load including the three types of actuators described above, and the power supply voltage V 2 is a control system that is a second load including the CPU 52 (or Signal system) AC voltage supplied to the load. The controller 51 (see FIG. 2) is supplied with the power supply voltage V1 from 1 pin of the output terminal 25 described in FIG. 1B, and is supplied with the power supply voltage V2 from 2 pin of the output terminal 26.

電源電圧Ｖ２がコントローラ５１内のＣＰＵ５２に供給されると、ＣＰＵ５２は起動する。ＣＰＵ５２は、電源装置５０の出力端子２６の１ｐｉｎをローレベルにして、電源装置５０の負荷スイッチ２１をオフ状態からオン状態に移行させる。負荷スイッチ２１がオン状態になると、電源装置５０の出力端子２５の１ｐｉｎからコントローラ５１へ電源電圧Ｖ１が供給される。これにより、コントローラ５１から３種類のアクチュエータを含む駆動系に電源電圧Ｖ１を供給できるようになり、画像形成装置Ａはプリント動作が可能となる。 When the power supply voltage V 2 is supplied to the CPU 52 in the controller 51, CPU 52 is activated. The CPU 52 changes 1 pin of the output terminal 26 of the power supply device 50 to a low level, and shifts the load switch 21 of the power supply device 50 from the off state to the on state. When the load switch 21 is turned on, the power supply voltage V 1 is supplied from 1 pin of the output terminal 25 of the power supply device 50 to the controller 51. This makes it possible to supply power voltages V 1 from the controller 51 to the drive system including a three actuators, the image forming apparatus A is capable of printing operation.

ＣＰＵ５２は、電源電圧Ｖ２が供給されて起動すると、ステップ（以下、Ｓとする）１０１で、現在駆動しているアクチュエータの種類と表１から、停電か否かを判断する際に用いるタイミングＴｓを決定し、例えばコントローラ５１が有する不図示のＲＡＭに保持する。以降、タイミングＴｓを、停電閾値Ｔｓともいう。また、Ｓ１０１でＣＰＵ５２は、不図示のタイマをリセットしてスタートさせる。尚、ＣＰＵ５２は、完全に停止しているアクチュエータをオフと判断し、停止していないアクチュエータは、オンされていると判断する。 CPU52, the power supply when the voltage V 2 starts being supplied, step (hereinafter referred to as S) at 101, the type and Table 1 of actuators that are currently driven, the timing Ts is used in determining whether power failure Is stored in a RAM (not shown) of the controller 51, for example. Hereinafter, the timing Ts is also referred to as a power failure threshold Ts. In S101, the CPU 52 resets and starts a timer (not shown). The CPU 52 determines that the actuator that is completely stopped is OFF, and determines that the actuator that is not stopped is ON.

Ｓ１０２でＣＰＵ５２は、再度、この時点で駆動しているアクチュエータの種類と表１から停電閾値Ｔｓ２を決定し、Ｓ１０１でＲＡＭに保持した停電閾値Ｔｓと、この停電閾値Ｔｓ２とを比較する。そして、ＣＰＵ５２は、停電閾値Ｔｓと停電閾値Ｔｓ２のうち、小さい方の値を、新しい停電閾値Ｔｓとして更新し、ＲＡＭに保持する。Ｓ１０３でＣＰＵ５２は、電源装置５０の出力端子２６の４ｐｉｎを介してゼロクロス検出回路１５により出力されるゼロクロス信号が、Ｓ１０２で更新した停電閾値Ｔｓの間、未検出であるか否かを判断する。具体的には、ＣＰＵ５２は、Ｓ１０１でスタートさせたタイマの値を参照し、ゼロクロス信号が検出できない状態が、停電閾値Ｔｓの時間継続しているか否かを判断する。ここで、ＣＰＵ５２が、ゼロクロス検出回路１５により出力されたゼロクロス信号を、どのようにして検出するかを説明する。   In S102, the CPU 52 again determines the power failure threshold value Ts2 from the type of the actuator driven at this time and Table 1, and compares the power failure threshold value Ts stored in the RAM in S101 with this power failure threshold value Ts2. Then, the CPU 52 updates the smaller one of the power failure threshold value Ts and the power failure threshold value Ts2 as a new power failure threshold value Ts and stores it in the RAM. In S103, the CPU 52 determines whether or not the zero cross signal output by the zero cross detection circuit 15 via 4 pins of the output terminal 26 of the power supply device 50 is not detected during the power failure threshold Ts updated in S102. Specifically, the CPU 52 refers to the value of the timer started in S101, and determines whether or not the state where the zero cross signal cannot be detected continues for the time of the power failure threshold Ts. Here, how the CPU 52 detects the zero-cross signal output by the zero-cross detection circuit 15 will be described.

（ゼロクロス信号の検出）
図５及び図６を用いてゼロクロス検出回路１５が出力するゼロクロス信号について詳しく説明する。図５はゼロクロス検出回路１５を示す図である。交流電源Ｃからの交流電圧がゼロクロス検出回路１５の入力端子に供給され、ゼロクロス検出回路１５の出力がコントローラ５１のＣＰＵ５２へと接続されている。ゼロクロス検出回路１５の入力部に交流電源Ｃからの交流電圧が入力されている場合において、ａ点がｂ点より電位が高いときには、フォトカプラＰＣ１０１のフォトダイオードが導通して、二次側のフォトトランジスタがオン状態となる。また、逆にａ点がｂ点よりも電位が低いときには、フォトカプラＰＣ１０２のフォトダイオードが導通して、二次側のフォトトランジスタがオン状態となる。ａ点、ｂ点が略同電位のときには、フォトカプラＰＣ１０１及びＰＣ１０２のどちらのフォトダイオードも非導通状態となって、二次側のフォトトランジスタも各々オフ状態となる。ここで、フォトカプラＰＣ１０１及びＰＣ１０２のどちらかのフォトトランジスタがオン状態となると、トランジスタＴｒ１０１はオフ状態となり、ＣＰＵ５２にはハイレベルのゼロクロス信号が出力される。また、フォトカプラＰＣ１０１、ＰＣ１０２のフォトトランジスタが両方共にオフ状態となると、トランジスタＴｒ１０１はオン状態となり、ＣＰＵ５２にはローレベルのゼロクロス信号が出力される。 (Zero cross signal detection)
The zero cross signal output from the zero cross detection circuit 15 will be described in detail with reference to FIGS. FIG. 5 is a diagram showing the zero cross detection circuit 15. An AC voltage from the AC power source C is supplied to the input terminal of the zero cross detection circuit 15, and the output of the zero cross detection circuit 15 is connected to the CPU 52 of the controller 51. When an AC voltage from the AC power source C is input to the input section of the zero cross detection circuit 15, when the potential at the point a is higher than the point b, the photodiode of the photocoupler PC101 becomes conductive and the secondary side photo The transistor is turned on. Conversely, when the potential at point a is lower than that at point b, the photodiode of photocoupler PC102 conducts and the secondary side phototransistor is turned on. When the points a and b are at substantially the same potential, both the photodiodes of the photocouplers PC101 and PC102 are turned off, and the secondary side phototransistors are also turned off. Here, when one of the photocouplers of the photocouplers PC101 and PC102 is turned on, the transistor Tr101 is turned off, and a high-level zero-cross signal is output to the CPU 52. When both phototransistors of the photocouplers PC101 and PC102 are turned off, the transistor Tr101 is turned on, and a low-level zero cross signal is output to the CPU 52.

図６（ａ−１）に交流電源Ｃからの交流電圧の出力波形を、図６（ｂ−１）にゼロクロス検出回路１５が出力するゼロクロス信号の波形を示す。図６（ａ−１）、図６（ｂ−１）ともに横軸は時間（ｍｓ）であり、図６（ａ−１）の縦軸は電圧（Ｖ）である。交流電源Ｃからの交流電圧がゼロクロス検出回路１５に入力されると、Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４、・・・のタイミングで、ゼロクロス検出回路１５からローレベル（Ｌｏｗと図示）のゼロクロス信号がＣＰＵ５２に入力される。尚、Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４、・・・以外のタイミングでは、ゼロクロス検出回路１５は、ハイレベル（Ｈｉｇｈと図示）のゼロクロス信号を出力する。ゼロクロス信号のローレベルの期間Δｔ１は、約０．５ｍｓ程度の時間である。ゼロクロス信号は、時刻ｔ０でハイレベルからローレベルに立ち下がり、ローレベルの期間Δｔ１経過後の時刻ｔ１でローレベルからハイレベルに立ち上がる。時刻ｔ２、ｔ３以降についても同様である。即ち、画像形成装置Ａの動作中、交流電源Ｃが遮断されずに供給され続けていれば、図６（ｂ−１）に示されるゼロクロス信号が、ゼロクロス検出回路１５からＣＰＵ５２に入力されていることになる。 FIG. 6A-1 shows the output waveform of the AC voltage from the AC power source C, and FIG. 6B-1 shows the waveform of the zero-cross signal output by the zero-cross detection circuit 15. 6 (a-1) and 6 (b-1), the horizontal axis represents time (ms), and the vertical axis in FIG. 6 (a-1) represents voltage (V). When an AC voltage from the AC power source C is input to the zero-cross detection circuit 15, the zero-cross detection circuit 15 outputs a low level (low and low) at the timings T 0 , T 1 , T 2 , T 3 , T 4 ,. The zero cross signal (shown) is input to the CPU 52. Note that at timings other than T 0 , T 1 , T 2 , T 3 , T 4 ,..., The zero-cross detection circuit 15 outputs a high-level (shown as High) zero-cross signal. The low-level period Δt 1 of the zero cross signal is about 0.5 ms. The zero cross signal falls from the high level to the low level at time t 0 , and rises from the low level to the high level at time t 1 after the low level period Δt 1 has elapsed. The same applies to times t 2 and after t 3 . That is, if the AC power supply C continues to be supplied without being cut off during the operation of the image forming apparatus A, the zero cross signal shown in FIG. 6B-1 is input from the zero cross detection circuit 15 to the CPU 52. It will be.

ＣＰＵ５２は、その動作中、常に、所定のタイミングで、ゼロクロス検出回路１５から出力されるゼロクロス信号が検出されるか否か監視を行う。ここで、ＣＰＵ５２は、交流電源Ｃの発振周波数が５０Ｈｚの場合には１０ｍｓ毎に、６０Ｈｚの場合には約８．３３ｍｓ毎に、ゼロクロス信号の監視を行う。尚、以降、交流電源Ｃの発振周波数は５０Ｈｚであるものとして説明する。ＣＰＵ５２によるゼロクロス信号の検出手法としては、例えばゼロクロス信号波形の立ち下がりエッジを確認すればよい。このため、図４のＳ１０３やＳ１０４では、ＣＰＵ５２は、ゼロクロス検出回路１５からの出力を監視し、１０ｍｓ毎にハイレベルからローレベルに移行する立ち下がりエッジを確認できれば、ゼロクロス信号を正常に検出していると判断する。   During the operation, the CPU 52 always monitors whether a zero cross signal output from the zero cross detection circuit 15 is detected at a predetermined timing. Here, the CPU 52 monitors the zero cross signal every 10 ms when the oscillation frequency of the AC power source C is 50 Hz and every 8.33 ms when the oscillation frequency is 60 Hz. In the following description, it is assumed that the oscillation frequency of the AC power source C is 50 Hz. As a method of detecting the zero cross signal by the CPU 52, for example, the falling edge of the zero cross signal waveform may be confirmed. Therefore, in S103 and S104 of FIG. 4, the CPU 52 monitors the output from the zero-cross detection circuit 15, and if the falling edge transitioning from the high level to the low level can be confirmed every 10 ms, the zero-cross signal is normally detected. Judge that

図４のＳ１０３でＣＰＵ５２は、停電閾値Ｔｓの間、ゼロクロス検出回路１５から出力されたゼロクロス信号を未検出ではない、即ち検出できていると判断した場合、停電ではないと判断して、Ｓ１０４の処理に進む。Ｓ１０４でＣＰＵ５２は、ゼロクロス検出回路１５から出力されたゼロクロス信号の立ち下がりを検出したか否かによってゼロクロス信号を検出したか否かを判断する。Ｓ１０４でＣＰＵ５２は、ゼロクロス信号を検出したと判断した場合には、Ｓ１０１の処理に戻る。Ｓ１０４でＣＰＵ５２は、ゼロクロス信号を検出していないと判断した場合には、Ｓ１０２の処理に戻る。   When the CPU 52 determines in S103 of FIG. 4 that the zero-cross signal output from the zero-cross detection circuit 15 is not undetected, that is, has been detected during the power failure threshold Ts, the CPU 52 determines that it is not a power failure. Proceed to processing. In S <b> 104, the CPU 52 determines whether the zero cross signal is detected based on whether the trailing edge of the zero cross signal output from the zero cross detection circuit 15 is detected. If the CPU 52 determines in S104 that a zero-cross signal has been detected, the process returns to S101. If the CPU 52 determines in S104 that a zero cross signal has not been detected, the process returns to S102.

一方、Ｓ１０３でＣＰＵ５２は、タイマの値を参照し、タイマの値が停電閾値Ｔｓ以上であると判断した場合に、停電閾値Ｔｓの時間、ゼロクロス信号を未検出であると判断する。ＣＰＵ５２は、停電閾値Ｔｓの時間、ゼロクロス信号を未検出であると判断することにより、停電であると判断し、Ｓ１０５の処理に進む。   On the other hand, in S103, the CPU 52 refers to the value of the timer, and determines that the zero cross signal has not been detected for the time of the power failure threshold Ts when it is determined that the timer value is equal to or greater than the power failure threshold Ts. The CPU 52 determines that there is a power failure by determining that the zero cross signal has not been detected for the time of the power failure threshold Ts, and proceeds to the processing of S105.

（ゼロクロス信号が検出されない場合）
ここで、所定のタイミングでＣＰＵ５２にゼロクロス信号が入力されない状態について、図６を用いて説明する。尚、図６（ａ−２）、図６（ｂ−２）は、上述した図６（ａ−１）、図６（ｂ−１）に対応しており、グラフの説明は省略する。図６（ａ−２）には、交流電源Ｃから画像形成装置Ａの電源装置５０に、時刻Ｔ１から時刻Ｔ３までの期間中（２０ｍｓ間）、電力が供給されていない場合の波形を示す。電源装置５０に図６（ａ−２）に示すような交流電源Ｃからの交流電圧が供給された場合、ゼロクロス検出回路１５からＣＰＵ５２には、図６（ｂ−２）に示すようなゼロクロス信号が入力される。即ち、交流電源Ｃから電力が供給されなかった時刻Ｔ１から時刻Ｔ３の期間を含む期間中、ゼロクロス信号は時刻ｔ０で立ち下がりとなった後、期間Δｔ２の間ローレベルの信号を出力し続け、時刻ｔ５でローレベルからハイレベルへと立ち上がる。このため、ＣＰＵ５２は、図６（ｂ−１）の時刻Ｔ２及びＴ３では検出できたゼロクロス信号の立ち下がりを、図６（ｂ−２）の時刻Ｔ２及びＴ３のタイミングでは検出できない。通常、交流電源Ｃが所定時間以下の瞬時の停電であれば、電源装置５０は動作を停止することなく、電源電圧Ｖ１と電源電圧Ｖ２とを生成し続けられるように設計されており、更に、駆動系の動作状態によっては、より長時間、電源電圧Ｖ１と電源電圧Ｖ２とを生成し続けられる。 (When zero cross signal is not detected)
Here, a state in which the zero cross signal is not input to the CPU 52 at a predetermined timing will be described with reference to FIG. 6 (a-2) and 6 (b-2) correspond to FIGS. 6 (a-1) and 6 (b-1) described above, and the description of the graph is omitted. FIG 6 (a-2), the power supply 50 of the image forming apparatus A from the AC power source C, during a period from time T 1 to time T 3 (between 20 ms), the waveform when the power is not supplied Show. When an AC voltage from an AC power source C as shown in FIG. 6 (a-2) is supplied to the power supply device 50, a zero cross signal as shown in FIG. 6 (b-2) is sent from the zero cross detection circuit 15 to the CPU 52. Is entered. That is, during the period including the period of time T 3 from the time T 1 in which power is not supplied from the AC power source C, after the zero-crossing signal became falls at time t 0, a low-level signal during the period Delta] t 2 It continues to output, rises from the low level to high level at time t 5. Therefore, CPU 52 is the fall time T 2 and T 3 in the detection can zero crossing signal in FIG. 6 (b-1), can not be detected at time T 2 and T 3 in FIG. 6 (b-2) . Usually, if the AC power source C power failure instantaneous less than or equal to a predetermined time without power supply device 50 to stop the operation, are designed to continue to generate the power supply voltage V 1 and the power supply voltage V 2, Furthermore, depending on the operating state of the drive system, a longer time, it continues to generate a supply voltage V 1 and the power supply voltage V 2.

図４のＳ１０５でＣＰＵ５２は、電源装置５０の出力端子２６の１ｐｉｎをハイインピーダンス状態にし、負荷スイッチ２１をオン状態からオフ状態に移行させる。これにより、電源電圧Ｖ１の駆動系への電力供給が停止される。Ｓ１０５でＣＰＵ５２が負荷スイッチ２１をオフ状態にすると、コントローラ５１に供給されていた電源電圧Ｖ１が遮断され、搬送モータ５４やドラムモータ１１３０、スキャナモータ１１３１等の駆動系負荷への電力供給が停止される。駆動系負荷への電力供給が停止すると、電源装置５０から電力を供給していた負荷が大幅に削減され、平滑回路１６や二次側平滑コンデンサ２０に蓄えられた電荷の消費が大きく減少することになる。即ち、負荷スイッチ２１がオン状態よりもオフ状態の方が、コントローラ５１へ供給されている電源電圧Ｖ２を長時間維持することができるようになり、電力変動に対するマージンを確保することが可能となる。 In S105 of FIG. 4, the CPU 52 sets 1 pin of the output terminal 26 of the power supply device 50 to a high impedance state, and shifts the load switch 21 from the on state to the off state. Thus, the power supply to the drive system power supply voltages V 1 is stopped. When CPU52 is to turn off the load switch 21 in S105, the power supply voltages V 1 which has been supplied to the controller 51 is interrupted, the transport motor 54 and the drum motor 1130, the power supply is stopped to the drive system loads such as the scanner motor 1131 Is done. When the power supply to the drive system load is stopped, the load that has supplied power from the power supply device 50 is greatly reduced, and the consumption of charges stored in the smoothing circuit 16 and the secondary smoothing capacitor 20 is greatly reduced. become. That is, the load switch 21 is better in the off state than the ON state, becomes the power supply voltage V 2 is supplied to the controller 51 to be able to maintain a long time, it is possible to secure a margin for power fluctuations Become.

Ｓ１０６でＣＰＵ５２は、ＲＡＭ等に保持されている履歴データ等の情報を、不揮発メモリ５３に保存する。本実施例では、ＣＰＵ５２が停電と判断するタイミングＴｓ（停電閾値Ｔｓ）は、不揮発メモリ５３への書き込み動作に必要な１００ｍｓを考慮して決定されているため、書き込みが完了しなかったり、誤ったデータが書き込まれたりすることはない。   In S <b> 106, the CPU 52 stores information such as history data stored in the RAM or the like in the nonvolatile memory 53. In the present embodiment, the timing Ts (the power failure threshold Ts) at which the CPU 52 determines that a power failure has occurred is determined in consideration of 100 ms necessary for the write operation to the nonvolatile memory 53, so that the writing is not completed or incorrect. Data is never written.

このように、本実施例によれば、画像形成装置Ａ本体に供給している交流電源Ｃ（商用電源）が何らかの原因によって強制的にオフ状態となった場合においても、確実に不揮発メモリ５３へ必要なデータを記憶させることが可能となる。また、表１で説明したように、アクチュエータの動作状況に応じて停電と判断する閾値（タイミングＴｓ又は停電閾値Ｔｓ）を可変とすることで、可能な限り停電と判断するタイミングを遅く設定することが可能となる。このため、瞬断による停電等の一時的な電力の停止を、長時間の電力の停止である停電と誤検知することを回避することが可能となり、瞬断が発生した場合にも、スタンバイ、プリントといった動作を継続することが可能になる。尚、本実施例では、駆動系負荷への電力供給は、コントローラ５１を介して行われているが、これに限らず、コントローラ５１を介することなく直接駆動系負荷へ電力が供給される構成であってもよい。その場合は、各負荷への電力供給を、コントローラ５１で制御されるスイッチなどでオン、オフする構成となる。   As described above, according to the present embodiment, even when the AC power supply C (commercial power supply) supplied to the image forming apparatus A main body is forcibly turned off for some reason, the nonvolatile memory 53 is reliably connected. Necessary data can be stored. Further, as described in Table 1, by setting the threshold value (timing Ts or power failure threshold value Ts) to be determined as a power failure according to the operation status of the actuator to be variable, the timing to determine a power failure is set as late as possible. Is possible. For this reason, it is possible to avoid erroneously detecting a temporary power outage such as a power outage due to a momentary power interruption as a power outage that is a long-time power outage. An operation such as printing can be continued. In this embodiment, power is supplied to the drive system load via the controller 51. However, the present invention is not limited to this, and power is directly supplied to the drive system load without using the controller 51. There may be. In that case, the power supply to each load is turned on and off by a switch or the like controlled by the controller 51.

以上本実施例によれば、停電時における不揮発性の記憶手段への情報の書き込みの信頼性を保持しつつ、安価な構成で停電の誤検知を低減することができる。本実施例では、停電と判断した後に必要なデータの退避処理を行うことができるため、従来のようなゼロクロス検知タイミングで常にデータを書き込む必要性を回避でき、書き込み回数に制限がある不揮発性の記憶手段も利用することができる。また、無停電電源等の装置を用いずに、安価な構成で、停電をより確実に検知でき、ユーザビリティを向上できる。   As described above, according to the present embodiment, it is possible to reduce erroneous detection of a power failure with an inexpensive configuration while maintaining the reliability of writing information to the nonvolatile storage means at the time of a power failure. In this embodiment, since it is possible to perform necessary data save processing after determining a power failure, it is possible to avoid the necessity of always writing data at the zero-cross detection timing as in the conventional case, and a non-volatile nonvolatile memory with a limited number of writes. Storage means can also be used. Further, a power failure can be detected more reliably and the usability can be improved with an inexpensive configuration without using an uninterruptible power supply or the like.

実施例２の電子写真方式の画像形成装置（レーザビームプリンタ）について説明する。尚、画像形成装置Ａ（図２、図１（ａ））や電源装置５０（図１（ｂ））の構成は実施例１で説明したものと同様であり、説明を省略する。本実施例の電源装置５０では、平滑回路１６は、１６００μＦ（マイクロファラッド）の容量をもつコンデンサにより構成される。   An electrophotographic image forming apparatus (laser beam printer) of Example 2 will be described. Note that the configurations of the image forming apparatus A (FIGS. 2 and 1A) and the power supply apparatus 50 (FIG. 1B) are the same as those described in the first embodiment, and the description thereof is omitted. In the power supply device 50 of the present embodiment, the smoothing circuit 16 is constituted by a capacitor having a capacity of 1600 μF (microfarad).

図１（ｂ）の変圧器１７の変換効率を８０％、変圧器１７の一次側の電圧を１００Ｖとすると、電源電圧Ｖ１、電源電圧Ｖ２に対して、停電時に、以下の式で表せる電力量Ｗが供給可能となる。
Ｗ＝１／２×１６００／１００００００×１００×１００×０．８＝６．４（Ｊ（ジュール）） Assuming that the conversion efficiency of the transformer 17 in FIG. 1B is 80% and the voltage on the primary side of the transformer 17 is 100 V, the power supply voltage V 1 and the power supply voltage V 2 can be expressed by the following formula at the time of power failure. The amount of electric power W can be supplied.
W = 1/2 × 1600/1000000 × 100 × 100 × 0.8 = 6.4 (J (joule))

本実施例の画像形成装置Ａでは、各種のアクチュエータが動作中である場合に、次のように電力を使用しているものとする。即ち、図２の搬送モータ５４は、Ａ Ｗ（ワット）、ドラムモータ１１３０はＢ Ｗ、スキャナモータ１１３１はＣ Ｗの電力をそれぞれ使用し、かつ駆動系以外がＤ Ｗを使用しているものとする。ここで、駆動系以外が使用する電力（Ｄ Ｗ）には、ＣＰＵ５２の消費電力や、ＣＰＵ５２が不揮発メモリ５３に書き込みを開始してから書き込みを完了するまでに使用する電力等が含まれる。また、停電時に不揮発メモリ５３にデータを退避する時間に１００ｍｓ必要であるとすると、ＣＰＵ５２が停電と判断するまでに利用できる電力量Ｗｓが以下の式（１）で表せる。
Ｗｓ＝（６．４−Ｄ×０．１） （１）
即ち、式（１）で表せる電力量Ｗｓは、ＣＰＵ５２が必要な情報を不揮発メモリ５３に記憶させる退避動作を行うために必要とする電力量（Ｄ×０．１）を、停電時に供給可能な電源装置５０の電力量Ｗから差し引いた値である。 In the image forming apparatus A of this embodiment, it is assumed that power is used as follows when various actuators are operating. That is, the conveyance motor 54 in FIG. 2 uses AW (watt), the drum motor 1130 uses BW, the scanner motor 1131 uses CW, and the drive system other than DW uses DW. To do. Here, the power (DW) used by other than the drive system includes the power consumption of the CPU 52, the power used until the writing is completed after the CPU 52 starts writing to the nonvolatile memory 53, and the like. Also, assuming that 100 ms is required for the time to save data in the nonvolatile memory 53 at the time of a power failure, the amount of power Ws that can be used until the CPU 52 determines that a power failure occurs can be expressed by the following equation (1).
Ws = (6.4−D × 0.1) (1)
In other words, the power amount Ws that can be expressed by the equation (1) can supply the power amount (D × 0.1) that is necessary for the CPU 52 to store the necessary information in the nonvolatile memory 53 during a power failure. This is a value obtained by subtracting from the power amount W of the power supply device 50.

ここで、Ａ＝８．４Ｗ、Ｂ＝９．６Ｗ、Ｃ＝９．６Ｗ、Ｄ＝２．８Ｗとする。式（１）に、Ｄ＝２．８Ｗを代入すると、電力量Ｗｓは次のようになる。
Ｗｓ＝６．１２（Ｊ）
このように、ＣＰＵ５２が停電と判断し、不揮発メモリ５３に書き込みを開始するまでに、駆動系及び駆動系以外で利用できる電力量Ｗｓ（＝６．１２Ｊ）が求められる。この電力量Ｗｓを、駆動系及び駆動系以外で使用できる時間Ｔは、
Ｔ＝Ｗｓ／（Ａ＋Ｂ＋Ｃ＋Ｄ） ｓ（秒）
となるので、Ｗｓ＝６．１２（Ｊ）を代入し、時間の単位をｍｓ（ミリ秒）とすると、次の式（２）で表せる。
Ｔ＝（６．１２）／（Ａ＋Ｂ＋Ｃ＋Ｄ）×１０００ （２）
式（２）に、上述したＡ〜Ｄの値を代入すると、
Ｔ＝（６．１２）／（８．４＋９．６＋９．６＋２．８）×１０００≒２００（ｍｓ）
となる。 Here, it is assumed that A = 8.4W, B = 9.6W, C = 9.6W, and D = 2.8W. Substituting D = 2.8 W into equation (1), the electric energy Ws is as follows.
Ws = 6.12 (J)
As described above, the power amount Ws (= 6.12J) that can be used by the drive system and other than the drive system is determined before the CPU 52 determines that a power failure has occurred and starts writing to the nonvolatile memory 53. The time T during which this electric energy Ws can be used outside the drive system and drive system is
T = Ws / (A + B + C + D) s (seconds)
Therefore, if Ws = 6.12 (J) is substituted and the unit of time is ms (milliseconds), it can be expressed by the following equation (2).
T = (6.12) / (A + B + C + D) × 1000 (2)
Substituting the values of A to D described above into equation (2),
T = (6.12) / (8.4 + 9.6 + 9.6 + 2.8) × 1000≈200 (ms)
It becomes.

以上のことから、ＣＰＵ５２が停電と判断するまでの時間の限界の値が、２００ｍｓであることがわかる。時間Ｔは、全ての負荷が駆動しているプリント動作中に、交流電源Ｃからの交流電圧の供給が遮断された後、電源装置５０からコントローラ５１へ電源電圧Ｖ１及び電源電圧Ｖ２の供給を維持できる時間でなければならない。且つ、時間Ｔは、ＣＰＵ５２により停電が発生したと判断された後に、ＣＰＵ５２が不揮発メモリ５３に情報を退避するための時間１００ｍｓを確保できる時間でなければならない。上述した式により、このような条件を満たし、停電と判断するための時間の限界は電力量に基づいて２００ｍｓであると求められる。 From the above, it can be seen that the limit value of the time until the CPU 52 determines that there is a power failure is 200 ms. Time T, during printing operation all loads are driven, after the supply of the AC voltage from the AC power supply C is cut off, the supply from the power supply 50 to the controller 51 of the power supply voltage V 1 and the power supply voltage V 2 Must be able to maintain the time. The time T must be a time that allows the CPU 52 to secure 100 ms for saving information in the nonvolatile memory 53 after the CPU 52 determines that a power failure has occurred. From the above-described formula, the time limit for satisfying such a condition and determining a power outage is determined to be 200 ms based on the amount of power.

更に、交流電源Ｃからの電力の供給が停止した後、駆動系の負荷が停止／起動されることも考慮すると、次のようになる。即ち、Ｗｓ＝６．１２（Ｊ）の電力量から、１ｍｓ毎に、１ｍｓ間に消費される電力量を減算していき、電力量が０になったタイミングで停電と判断する。そして、ＣＰＵ５２が停電と判断した場合に、ＣＰＵ５２が不揮発メモリ５３にデータを退避することで、安全なデータの保護と、停電の誤検知防止が両立できることがわかる。   Further, considering that the load of the drive system is stopped / started after the supply of power from the AC power source C is stopped, the following is obtained. That is, the amount of power consumed for 1 ms is subtracted every 1 ms from the amount of power of Ws = 6.12 (J), and a power failure is determined at the timing when the amount of power becomes zero. When the CPU 52 determines that a power failure has occurred, it can be seen that the CPU 52 saves data in the nonvolatile memory 53 so that both safe data protection and prevention of erroneous detection of a power failure can be achieved.

まず、ＣＰＵ５２へのゼロクロス信号入力時に、平滑回路１６のコンデンサが充電されたタイミング（電力量が６．１２Ｊのタイミング）での、残りの電力量の予測値（以下、電力量予測という）をＷ０で表すと、次のようになる。尚、Ｗ０は、ゼロクロス信号入力時に、そのタイミングで駆動している負荷が１ｍｓ後までに消費する電力を考慮して、１ｍｓ後の残りの電力量を予測した値であり、上述した電力量Ｗｓから、１ｍｓ間に駆動系及び駆動系以外が消費する電力量を減算して求める。そうすると、電力量予測Ｗ０は、
Ｗ０＝６．１２−（（Ａ＋Ｂ＋Ｃ＋Ｄ）／１０００）
＝６．１２−（（８．４＋９．６＋９．６＋２．８）／１０００）
＝６．０９となる。
尚、（（Ａ＋Ｂ＋Ｃ＋Ｄ）／１０００）は、１ｍｓ間に駆動系及び駆動系以外によって消費されると考えられる電力量（消費電力量）である。次に、ゼロクロス信号入力時から１ｍｓ後に、そのタイミングで駆動している負荷が１ｍｓ間に消費する電力を考慮して、更に１ｍｓ後（ゼロクロス信号入力時からは２ｍｓ後）の電力量予測Ｗ１を求めると、
Ｗ１＝Ｗ０−（（Ａ＋Ｂ＋Ｃ＋Ｄ）／１０００）
となる。 First, when a zero-cross signal is input to the CPU 52, a predicted value (hereinafter referred to as power amount prediction) of the remaining power amount at a timing when the capacitor of the smoothing circuit 16 is charged (a timing when the power amount is 6.12J) is referred to as W0. Is represented as follows. Note that W0 is a value obtained by predicting the remaining power amount after 1 ms in consideration of the power consumed by the load driven at that timing until 1 ms after the zero-cross signal is input. From this, the power consumed by the drive system and other than the drive system is subtracted for 1 ms. Then, the electric energy prediction W0 is
W0 = 6.12 − ((A + B + C + D) / 1000)
= 6.12 − ((8.4 + 9.6 + 9.6 + 2.8) / 1000)
= 6.09.
Note that ((A + B + C + D) / 1000) is the amount of power (power consumption) that is considered to be consumed by the drive system and other than the drive system in 1 ms. Next, in consideration of the power consumed by the load driven at that timing after 1 ms from the time of zero cross signal input, the power amount prediction W1 after 1 ms (after 2 ms from the time of zero cross signal input) is calculated. Asking
W1 = W0 − ((A + B + C + D) / 1000)
It becomes.

このように、電力量予測Ｗｎを、ゼロクロス信号入力時からｎ ｍｓ後のタイミングに、そのタイミングで駆動している負荷が１ｍｓ間に消費する電力を考慮して算出した（ｎ＋１）ｍｓ後の電力量予測であるとする。そうすると、ｎ ｍｓ後の電力量予測Ｗｎは、次の式（３）で表せる。
Ｗｎ＝Ｗｎ−１−（（ｎのタイミングで動いている各モータの消費電力の積算値＋駆動系以外の消費電力）／１０００）
＝Ｗｎ−１−（（Ａ＋Ｂ＋Ｃ＋Ｄ）／１０００） （３）
ここで、本実施例では、各モータの消費電力の積算値が（Ａ＋Ｂ＋Ｃ）に相当し、駆動系以外の消費電力がＤに相当する。また、例えば、ｎのタイミングで搬送モータ５４がオフ状態であるとすると、Ａ＝０（Ｗ）として式（３）を算出することとなる。即ち、上述した式（３）は、ｎのタイミングでオン状態となっているアクチュエータに基づいて算出される電力量予測であるため、ＣＰＵ５２は、画像形成装置Ａの稼働の状態に応じて停電判断を行うことができる。 As described above, the power amount prediction Wn is calculated at the timing after n ms from the time when the zero cross signal is input in consideration of the power consumed by the load driven at that timing for 1 ms, after (n + 1) ms. Suppose that it is quantity prediction. Then, the electric energy prediction Wn after n ms can be expressed by the following equation (3).
Wn = Wn-1 − ((integrated value of power consumption of each motor moving at timing n + power consumption other than driving system) / 1000)
= Wn-1-((A + B + C + D) / 1000) (3)
Here, in this embodiment, the integrated value of the power consumption of each motor corresponds to (A + B + C), and the power consumption other than the drive system corresponds to D. Further, for example, when the conveyance motor 54 is in the OFF state at the timing of n, the equation (3) is calculated with A = 0 (W). That is, since the above formula (3) is an electric energy prediction calculated based on the actuator that is turned on at the timing of n, the CPU 52 determines the power failure according to the operating state of the image forming apparatus A. It can be performed.

［停電判断処理］
次に、本実施例の具体的な動作について、図７のフローチャートを用いて詳細な説明を以下で行う。図７の処理は図２に示すＣＰＵ５２により行われる。画像形成装置Ａの電源スイッチが投入されると、電源装置５０に交流電源Ｃからの交流電圧が供給され、電源装置５０で電源電圧Ｖ１と電源電圧Ｖ２とが生成される。 [Power failure judgment processing]
Next, detailed operation of the present embodiment will be described below with reference to the flowchart of FIG. The processing in FIG. 7 is performed by the CPU 52 shown in FIG. When the power switch of the image forming apparatus A is turned on, the AC voltage from the AC power source C is supplied to the power source device 50, and the power source device 50 generates the power source voltage V 1 and the power source voltage V 2 .

Ｓ８０１でＣＰＵ５２は、電源電圧Ｖ２が供給されて起動すると、まず、電力量予測Ｗｎを初期化し、不図示のＲＡＭに保存する。尚、ここでいう電力量予測Ｗｎの初期化とは、このタイミングにおける上述した電力量予測Ｗ０を算出することである。Ｓ８０２でＣＰＵ５２は、不図示のタイマを参照することにより１ｍｓ待機する。そして、Ｓ８０３でＣＰＵ５２は、現在駆動しているアクチュエータの種類と、ＲＡＭに保存した１つ前の電力量予測Ｗｎ−１とを用いて、上述の式（３）から、電力量予測Ｗｎを求めて更新し、ＲＡＭに保存する。尚、Ｓ８０３の処理でＣＰＵ５２が算出する電力量予測Ｗｎには、上述したように、ｎのタイミングにおける、３種類のアクチュエータを含む駆動系のオンオフの状況が考慮されている。 S801 in CPU52 is, when the power supply voltage V 2 starts being supplied, first, the amount of power prediction Wn initialized, is stored in RAM (not shown). The initialization of the electric energy prediction Wn here is to calculate the electric energy prediction W0 described above at this timing. In S802, the CPU 52 stands by for 1 ms by referring to a timer (not shown). In step S <b> 803, the CPU 52 obtains the predicted electric energy Wn from the above equation (3) using the type of actuator currently driven and the previous predicted electric energy Wn−1 stored in the RAM. Updated and stored in the RAM. As described above, the power amount prediction Wn calculated by the CPU 52 in the process of S803 takes into account the on / off state of the drive system including the three types of actuators at the timing n.

Ｓ８０４でＣＰＵ５２は、Ｓ８０３で更新した電力量予測Ｗｎを０と比較し、０以下かどうかを判断する。Ｓ８０４でＣＰＵ５２は、電力量予測Ｗｎが０より大きい場合にはＳ８０５の処理に進む。Ｓ８０５でＣＰＵ５２は、前回即ち１ｍｓ前から現在のタイミングである今回までの１ｍｓの間に、ゼロクロス信号を検出したか否か、即ち実施例１で説明したように、ゼロクロス信号の立ち下がりを検出したか否かを判断する。Ｓ８０５でＣＰＵ５２は、ゼロクロス信号を検出していたと判断した場合には、Ｓ８０１の処理に戻る。Ｓ８０５でＣＰＵ５２は、ゼロクロス信号を検出していないと判断した場合には、Ｓ８０２の処理に戻る。Ｓ８０４でＣＰＵ５２は、電力量予測Ｗｎが０以下であると判断した場合には、停電であると判断し、Ｓ８０６の処理に進む。尚、Ｓ８０６及びＳ８０７の処理は、実施例１の図４で説明したＳ１０５及びＳ１０６の処理と同じであるため、説明を省略する。   In S804, the CPU 52 compares the power amount prediction Wn updated in S803 with 0 and determines whether it is 0 or less. In S804, if the power amount prediction Wn is greater than 0, the CPU 52 proceeds to the process of S805. In S805, the CPU 52 detects whether or not the zero cross signal has been detected during the previous time, that is, 1 ms before this time, which is the current timing, that is, as described in the first embodiment, detects the falling edge of the zero cross signal. Determine whether or not. If the CPU 52 determines in S805 that a zero-cross signal has been detected, the process returns to S801. If the CPU 52 determines in step S805 that no zero cross signal has been detected, the process returns to step S802. If the CPU 52 determines in step S804 that the power amount prediction Wn is 0 or less, the CPU 52 determines that a power failure has occurred and proceeds to the processing in step S806. Note that the processing of S806 and S807 is the same as the processing of S105 and S106 described with reference to FIG.

尚、本実施例では、図１（ｂ）の二次側平滑コンデンサ２０を備える構成であるが、図１（ｂ）の平滑回路１６に比較して扱う電力量が小さいため、説明から省略した。ただし、二次側平滑コンデンサ２０を含めた形で本実施例を適応することも可能である。また、本実施例においては、平滑回路１６の電気容量、各モータの消費電力、電源の変換効率、ゼロクロス検知タイミング、不揮発メモリへのデータ退避時間、退避を開始する残り電力量に関して具体的な数値を例示した。しかし、本実施例で例示した各種の数値は、上述した数値に限定されるものではない。   In this embodiment, the secondary smoothing capacitor 20 shown in FIG. 1B is provided. However, the amount of power handled is smaller than that of the smoothing circuit 16 shown in FIG. . However, it is also possible to apply this embodiment in a form including the secondary side smoothing capacitor 20. Further, in this embodiment, specific numerical values relating to the electric capacity of the smoothing circuit 16, the power consumption of each motor, the conversion efficiency of the power source, the zero-crossing detection timing, the data saving time to the nonvolatile memory, and the remaining power amount to start saving. Was illustrated. However, the various numerical values exemplified in the present embodiment are not limited to the numerical values described above.

以上本実施例によれば、停電時における不揮発性の記憶手段への情報の書き込みの信頼性を保持しつつ、安価な構成で停電の誤検知を低減することができる。本実施例では、停電と判断した後に必要なデータの退避処理を行うことができるため、従来のようなゼロクロス検知タイミングで常にデータを書き込む必要性を回避でき、書き込み回数に制限がある不揮発性の記憶手段も利用することができる。また、無停電電源等の装置を用いずに、安価な構成で、停電をより確実に検知でき、ユーザビリティを向上できる。   As described above, according to the present embodiment, it is possible to reduce erroneous detection of a power failure with an inexpensive configuration while maintaining the reliability of writing information to the nonvolatile storage means at the time of a power failure. In this embodiment, since it is possible to perform necessary data save processing after determining a power failure, it is possible to avoid the necessity of always writing data at the zero-cross detection timing as in the conventional case, and a non-volatile nonvolatile memory with a limited number of writes. Storage means can also be used. Further, a power failure can be detected more reliably and the usability can be improved with an inexpensive configuration without using an uninterruptible power supply or the like.

実施例３の電子写真方式の画像形成装置（レーザビームプリンタ）について説明する。尚、実施例１及び実施例２で説明した構成については説明を省略し、同じ符号を用いるものとする。   An electrophotographic image forming apparatus (laser beam printer) of Example 3 will be described. In addition, description is abbreviate | omitted about the structure demonstrated in Example 1 and Example 2, and the same code | symbol shall be used.

［画像形成装置の構成］
図８に、本実施例の画像形成装置の構成を示す。画像形成装置には、内部電源を生成する低圧電源である実施例１及び２で説明した電源装置５０が設けられている。電源装置５０は、後述する本体の中央処理装置（ＣＰＵ５２）や画像コントローラ１２７等を動作させる電源電圧Ｖ２や、駆動系を動作させるための電源電圧Ｖ１（図８に不図示）を生成している。コントローラ５１内には、制御を行うための中央処理装置（ＣＰＵ５２）及び集積回路（ＡＳＩＣ１３６）が設けられている。尚、本実施例では、中央処理装置（ＣＰＵ５２）及び集積回路（ＡＳＩＣ１３６）を別のパッケージで説明するが、同一パッケージ中に搭載された構成でもよい。 [Configuration of Image Forming Apparatus]
FIG. 8 shows the configuration of the image forming apparatus of this embodiment. The image forming apparatus is provided with the power supply device 50 described in the first and second embodiments, which is a low-voltage power supply that generates an internal power supply. Power supply 50, and power supply voltage V 2 for operating the later-described central processing unit of the main body (CPU 52) and the image controller 127 and the like, and generates a power supply voltages V 1 for operating a drive system (not shown in FIG. 8) ing. In the controller 51, a central processing unit (CPU 52) and an integrated circuit (ASIC 136) for performing control are provided. In this embodiment, the central processing unit (CPU 52) and the integrated circuit (ASIC 136) will be described in separate packages, but a configuration in which they are mounted in the same package may be used.

画像処理装置である画像コントローラ１２７は、パーソナルコンピュータ等の外部装置１３１とＵＳＢ等の汎用のインタフェースで接続されている。画像コントローラ１２７は、汎用インタフェースを介して送られてくる画像情報をビットデータに展開し、展開したビットデータをＶＤＯ信号として、コントローラ５１へ出力している。即ち、画像コントローラ１２７は、入力された画像情報の処理を行う処理手段として機能する。また、画像コントローラ１２７は、第二の記憶手段である外部記憶装置１３２とも接続されており、画像コントローラ１２７は、画像形成動作に必要な情報を外部記憶装置１３２から読み書きする。即ち、本実施例の画像形成装置の構成では、交流電源Ｃの電力供給が遮断された場合、画像コントローラ１２７内の不図示のＲＡＭに保存された必要なデータを、画像コントローラ１２７によって外部記憶装置１３２に退避させる必要がある。画像コントローラ１２７は、コントロールパネル１２８とも接続されており、ユーザがコントロールパネル１２８を操作した際は所定の処理を行う。   An image controller 127 as an image processing apparatus is connected to an external device 131 such as a personal computer via a general-purpose interface such as a USB. The image controller 127 expands the image information transmitted via the general-purpose interface into bit data, and outputs the expanded bit data to the controller 51 as a VDO signal. In other words, the image controller 127 functions as a processing unit that processes the input image information. The image controller 127 is also connected to an external storage device 132 that is a second storage unit, and the image controller 127 reads and writes information necessary for the image forming operation from the external storage device 132. That is, in the configuration of the image forming apparatus of this embodiment, when the power supply of the AC power supply C is cut off, necessary data stored in a RAM (not shown) in the image controller 127 is transferred to the external storage device by the image controller 127. 132 needs to be evacuated. The image controller 127 is also connected to the control panel 128, and performs predetermined processing when the user operates the control panel 128.

図８を用いて、本実施例のコントローラ５１及び画像コントローラ１２７、電源装置５０について説明する。ＣＰＵ５２は電源入力端子Ｖｄｄを有し、電源入力端子Ｖｄｄには電源装置５０からの電源電圧Ｖ２が入力されている。また、画像コントローラ１２７にも電源電圧Ｖ２が入力されている。ＡＳＩＣ１３６は電源入力端子Ｖｄｄを有し、電源入力端子Ｖｄｄには、後述の省電力モード時に、電源電圧Ｖ２をＣＰＵ５２からオンオフできるようにＦＥＴ１３７を介した後の電源電圧Ｖ２２が接続されている。ＣＰＵ５２は、ＦＥＴ１３７をオンオフできるように、抵抗１３８を介してＦＥＴ１３７のゲートに接続され、ＦＥＴ１３７のゲートにＡＳＩＣＯＦＦ信号を出力する。また、ＣＰＵ５２とＦＥＴ１３７のゲートを接続するラインは、プルアップ抵抗１３９を介して電源電圧Ｖ２に接続されている。ＣＰＵ５２がＡＳＩＣＯＦＦ信号をハイレベルにすることで、ＡＳＩＣ１３６の電源電圧Ｖ２２をオフでき、また、ローレベルにすることでＡＳＩＣ１３６の電源電圧Ｖ２２をオンさせることが可能となっている。 The controller 51, the image controller 127, and the power supply device 50 of the present embodiment will be described with reference to FIG. CPU52 has the power input terminal Vdd, the power supply voltage V 2 from the power supply 50 is input to the power supply input terminal Vdd. The power supply voltage V 2 is also input to the image controller 127. ASIC136 has the power input terminal Vdd, to the power input terminal Vdd, the power saving mode described later, the power supply voltage V 22 after through FET137 to the power supply voltage V 2 can off from CPU52 is connected . The CPU 52 is connected to the gate of the FET 137 via the resistor 138 so that the FET 137 can be turned on and off, and outputs an ASICOFF signal to the gate of the FET 137. The line connecting the CPU 52 and the gate of the FET 137 is connected to the power supply voltage V 2 via the pull-up resistor 139. CPU52 is by the high level ASICOFF signal, it can turn off the power source voltage V 22 of the ASIC 136, also it is possible to turn on the power supply voltage V 22 of the ASIC 136 by the low level.

また、ＣＰＵ５２とＡＳＩＣ１３６の間には、ＡＳＩＣ１３６を動作させるためのクロック信号（ＡＳＩＣＣＬＫ）及びアドレスデータバス信号（ＡＤＢ）、リード信号（ＲＤ）、ライト信号（ＷＲ）、リセット信号（ＡＳＩＣＲＳＴ）等が接続されている。ＣＰＵ５２とＡＳＩＣ１３６は、これらの信号処理を行うことでＣＰＵ５２とＡＳＩＣ１３６間での通信を行っている。そしてＡＳＩＣ１３６と画像コントローラ１２７間には、双方向通信信号（ＳＣ）とクロック信号（ＣＬＫ）が接続されている。画像コントローラ１２７とＡＳＩＣ１３６は、画像コントローラ１２７からＡＳＩＣ１３６へのクロック信号に同期してＡＳＩＣ１３６と画像コントローラ１２７との通信を行うことができる。即ち、ＡＳＩＣ１３６は、画像コントローラ１２７とＣＰＵ５２との間の通信を制御する通信制御手段として機能する。   Further, between the CPU 52 and the ASIC 136, a clock signal (ASICCLK) and an address data bus signal (ADB), a read signal (RD), a write signal (WR), a reset signal (ASICRST), etc. for operating the ASIC 136 are connected. Has been. The CPU 52 and the ASIC 136 perform communication between the CPU 52 and the ASIC 136 by performing these signal processes. A bidirectional communication signal (SC) and a clock signal (CLK) are connected between the ASIC 136 and the image controller 127. The image controller 127 and the ASIC 136 can communicate with the ASIC 136 and the image controller 127 in synchronization with a clock signal from the image controller 127 to the ASIC 136. That is, the ASIC 136 functions as a communication control unit that controls communication between the image controller 127 and the CPU 52.

また、画像形成装置は、プリント動作やスタンバイ動作を行う第一モードである通常モードと、消費電力を抑えた第二モードである省電力モードの２つのモードで稼働することが可能となっている。ＣＰＵ５２と画像コントローラ１２７の間には、これらのモード変化をお互いに知らせるための信号であるＷＡＫＥＵＰ−Ａ信号、ＷＡＫＥＵＰ−Ｂ信号が接続されている。ここで、ＷＡＫＥＵＰ−Ａ信号は、ＣＰＵ５２から画像コントローラ１２７への出力信号であり、ＷＡＫＥＵＰ−Ｂ信号は、画像コントローラ１２７からＣＰＵ５２への出力信号である。ＣＰＵ５２又は画像コントローラ１２７は、これらの信号をハイレベル又はローレベルに切り替えることにより、相手に対して省電力モードから通常モード、又は通常モードから省電力モードへの移行を知らせることができる。そして、ＣＰＵ５２又は画像コントローラ１２７は、モードの移行を通知されることにより、その後の移行処理を行うことが可能となっている。尚、本実施例では、これらの信号は省電力モードではローレベル、通常モードではハイレベルとして以降説明するが、信号のレベルは逆でも適用可能である。   In addition, the image forming apparatus can operate in two modes: a normal mode that is a first mode for performing a printing operation and a standby operation, and a power saving mode that is a second mode that suppresses power consumption. . A WAKEUP-A signal and a WAKEUP-B signal, which are signals for informing each other of these mode changes, are connected between the CPU 52 and the image controller 127. Here, the WAKEUP-A signal is an output signal from the CPU 52 to the image controller 127, and the WAKEUP-B signal is an output signal from the image controller 127 to the CPU 52. The CPU 52 or the image controller 127 can notify the other party of the transition from the power saving mode to the normal mode or from the normal mode to the power saving mode by switching these signals to a high level or a low level. Then, the CPU 52 or the image controller 127 can perform subsequent transition processing when notified of the mode transition. In the present embodiment, these signals will be described as low level in the power saving mode and high level in the normal mode. However, the signal levels can be applied in reverse.

また、コントローラ５１にはパワースイッチ１４１が接続されており、このパワースイッチ１４１の一方はＧＮＤへ、そしてもう一方はプルアップ抵抗１４３を介して電源電圧Ｖ２へ、そしてまたオンオフ検知信号としてＣＰＵ５２に接続されている。ＣＰＵ５２は、省電力モードから通常モードへの移行のきっかけとなるトリガ信号として、パワースイッチ１４１からのオンオフ検知信号がハイレベルからローレベルに下がったことを検知し、省電力モードから通常モードへの移行処理を開始する。尚、本実施例ではパワースイッチ１４１からのオンオフ検知信号をトリガ信号としたが、これら以外の信号をトリガ信号とする構成としてもよい。 Further, the controller 51 is connected to the power switch 141, to one the GND of the power switch 141, and the other is through a pull-up resistor 143 to the supply voltage V 2, and also the CPU52 as off detection signal It is connected. The CPU 52 detects that the on / off detection signal from the power switch 141 has dropped from the high level to the low level as a trigger signal that triggers the transition from the power saving mode to the normal mode, and switches from the power saving mode to the normal mode. Start the migration process. In this embodiment, the on / off detection signal from the power switch 141 is used as a trigger signal. However, other signals may be used as the trigger signal.

一方、画像コントローラ１２７は、省電力モードから通常モードへの移行のきっかけとなる動作として、ユーザがコントロールパネル１２８を操作した場合がある。また、省電力モードから通常モードへの移行のきっかけとなる動作として、画像コントローラ１２７がパーソナルコンピュータ等の外部装置１３１からプリント開始信号を検知したときなどがある。画像コントローラ１２７は、コントロールパネル１２８の操作やプリント開始信号等を検知すると省電力モードから通常モードへの移行処理を開始する。   On the other hand, the image controller 127 may be operated by the user on the control panel 128 as an operation that triggers the transition from the power saving mode to the normal mode. An operation that triggers the transition from the power saving mode to the normal mode is when the image controller 127 detects a print start signal from the external device 131 such as a personal computer. When the image controller 127 detects an operation of the control panel 128, a print start signal, or the like, the image controller 127 starts a transition process from the power saving mode to the normal mode.

［省電力モードから通常モードへの移行処理］
次に、省電力モードから通常モードへの移行処理シーケンスについて、まずタイミングチャートを用いて説明する。 [Transition from power saving mode to normal mode]
Next, a transition processing sequence from the power saving mode to the normal mode will be described first using a timing chart.

（画像コントローラからＣＰＵへの指示による場合）
図９（ａ）は画像コントローラ１２７からＣＰＵ５２への指示により、省電力モードから通常モードへの移行を行う際のタイミングチャートを示している。図９（ａ）は、上から、ＷＡＫＥＵＰ−Ｂ信号、ＡＳＩＣＯＦＦ信号、電源電圧Ｖ２２の電圧波形、ＡＳＩＣＣＬＫ信号、ＡＳＩＣＲＳＴ信号、ＡＤＢ信号、ＡＳＩＣ１３６と画像コントローラ１２７間の通信状態、ＷＡＫＥＵＰ−Ａ信号を示している。画像コントローラ１２７は、ユーザがコントロールパネル１２８を操作した場合や、外部装置１３１からプリント開始信号を検知した場合などに、省電力モードから通常モードへの移行が必要であると判断する。このタイミングは、図９（ａ）にスリープ復帰トリガとして矢印で示されるタイミングである。画像コントローラ１２７は、省電力モードから通常モードへの移行が必要であると判断すると、次の動作を行う。即ち、画像コントローラ１２７は、ＣＰＵ５２に対してモード移行を指示するためにＷＡＫＥＵＰ−Ｂ信号をローレベルからハイレベルに切り替えるとともに、画像コントローラ１２７内部の通常モードへの移行処理を開始する。尚、図９（ａ）に示すその他の信号については、図９（ｂ）と同じであるため、図９（ｂ）の説明において行う。 (In the case of an instruction from the image controller to the CPU)
FIG. 9A shows a timing chart when shifting from the power saving mode to the normal mode in accordance with an instruction from the image controller 127 to the CPU 52. 9 (a) is from the top, WAKEUP-B signal, ASICOFF signal, the voltage waveform of the power supply voltage V 22, ASICCLK signal, ASICRST signal, ADB signal, the communication state between ASIC136 image controller 127, the WAKEUP-A signal Show. The image controller 127 determines that a transition from the power saving mode to the normal mode is necessary when the user operates the control panel 128 or when a print start signal is detected from the external device 131. This timing is a timing indicated by an arrow as a sleep return trigger in FIG. When the image controller 127 determines that the transition from the power saving mode to the normal mode is necessary, the image controller 127 performs the following operation. That is, the image controller 127 switches the WAKEUP-B signal from the low level to the high level in order to instruct the CPU 52 to shift the mode, and starts the shift process to the normal mode in the image controller 127. The other signals shown in FIG. 9A are the same as those in FIG. 9B, and are therefore described in the description of FIG. 9B.

（ＣＰＵから画像コントローラへの指示による場合）
図９（ｂ）はＣＰＵ５２から画像コントローラ１２７への指示により、省電力モードから通常モードへの移行を行う際のタイミングチャートを示しており、図９（ａ）と同様の信号を示している。ＣＰＵ５２は、ユーザがパワースイッチ１４１を押した場合、通常モードへの移行が必要であると判断する。このタイミングは、図９（ｂ）にスリープ復帰トリガとして矢印で示されるタイミングである。ＣＰＵ５２は、画像コントローラ１２７に対してモード移行を指示するために、ＷＡＫＥＵＰ−Ａ信号をローレベルからハイレベルに切り替える。 (When an instruction is sent from the CPU to the image controller)
FIG. 9B shows a timing chart when shifting from the power saving mode to the normal mode in accordance with an instruction from the CPU 52 to the image controller 127, and shows the same signals as those in FIG. 9A. When the user presses the power switch 141, the CPU 52 determines that the transition to the normal mode is necessary. This timing is a timing indicated by an arrow as a sleep return trigger in FIG. The CPU 52 switches the WAKEUP-A signal from the low level to the high level in order to instruct the image controller 127 to change the mode.

図９（ａ）及び図９（ｂ）において、ＣＰＵ５２はＷＡＫＥＵＰ−Ｂ信号がハイレベルになったことを検知すると、通常モードに移行するための処理を開始する。まず、ＣＰＵ５２は、ＡＳＩＣＯＦＦ信号をハイレベルからローレベルに切り替えてＦＥＴ１３７をオンすることにより、ＡＳＩＣ１３６の電源電圧Ｖ２２をオンする。これにより、ＡＳＩＣ１３６の電源入力端子Ｖｄｄに電源電圧Ｖ２２の入力が開始される。そして所定時間Ｔｒ１後に、ＣＰＵ５２は、ＡＳＩＣ１３６との通信を行うための処理としてＡＳＩＣＣＬＫ信号をＡＳＩＣ１３６に出力する。次に、ＣＰＵ５２は、ＡＳＩＣＣＬＫ信号の出力から所定時間Ｔｒ２後に、ＡＳＩＣＲＳＴ信号をローレベルからハイレベルにすることによりＡＳＩＣ１３６のリセット状態を解除する。更にＣＰＵ５２は、ＡＳＩＣＲＳＴ信号の出力から所定時間Ｔｒ３後に、ＡＤＢを介してＡＳＩＣ１３６との通信を開始する。また、ＣＰＵ５２がＡＤＢを介してＡＳＩＣ１３６と通信を開始してから更に所定時間Ｔｒ４後に、ＡＳＩＣ１３６は、画像コントローラ１２７とＳＣ信号、ＣＬＫ信号を介して通信を開始する。 9A and 9B, when the CPU 52 detects that the WAKEUP-B signal has become high level, the CPU 52 starts processing for shifting to the normal mode. First, CPU 52, by turning the FET137 switches the ASICOFF signal from the high level to the low level, to turn on the power supply voltage V 22 of the ASIC 136. Thus, the input of the power supply voltage V 22 begins to power supply input terminal Vdd of ASIC 136. Then, after a predetermined time Tr1, the CPU 52 outputs an ASICCLK signal to the ASIC 136 as a process for performing communication with the ASIC 136. Next, the CPU 52 cancels the reset state of the ASIC 136 by changing the ASICRST signal from a low level to a high level after a predetermined time Tr2 from the output of the ASICCLK signal. Further, the CPU 52 starts communication with the ASIC 136 via the ADB after a predetermined time Tr3 from the output of the ASICRST signal. Further, after a predetermined time Tr4 after the CPU 52 starts communication with the ASIC 136 via the ADB, the ASIC 136 starts communication with the image controller 127 via the SC signal and the CLK signal.

［停電と判断した場合の動作］
次に、上述した構成において、ＣＰＵ５２が、実施例１及び２で説明した停電判断処理により停電と判断した場合の動作について説明する。尚、実施例１及び２で説明した停電閾値Ｔｓや電力量予測Ｗｓは、画像コントローラ１２７による外部記憶装置１３２への書き込み処理に必要な時間に基づいて算出する。 [Operation when a power failure is determined]
Next, in the configuration described above, the operation when the CPU 52 determines that a power failure has occurred by the power failure determination process described in the first and second embodiments will be described. The power failure threshold value Ts and the power amount prediction Ws described in the first and second embodiments are calculated based on the time required for the writing process to the external storage device 132 by the image controller 127.

（通常モード時における停電の報知）
通常モード中に停電と判断した場合について説明する。実施例１又は２の停電判断処理により、通常モード中に停電であると判断した場合、ＣＰＵ５２は、次のような処理を行う。即ち、ＣＰＵ５２は、画像コントローラ１２７に対して、ＡＳＩＣ１３６と画像コントローラ１２７間の双方向通信信号（ＳＣ）と、クロック信号（ＣＬＫ）による通信を用いて、停電を報知する。画像コントローラ１２７は、ＡＳＩＣ１３６を介してＣＰＵ５２から停電であることを報知され、外部記憶装置１３２に対して整合性のあるデータを保存する時間を確保する。このように、通常モード時は、ＣＰＵ５２が、画像コントローラ１２７に対して、ＡＳＩＣ１３６と画像コントローラ１２７間の通信を用いて停電を報知する構成とする。これにより、画像コントローラ１２７とＣＰＵ５２の間に、データを伝達する通信回路（本実施例ではＡＳＩＣ１３６）を備える画像形成装置において、同様の制御を用いることが可能となる。 (Notice of power failure in normal mode)
A case where a power failure is determined during the normal mode will be described. When the power failure determination process of the first or second embodiment determines that a power failure occurs during the normal mode, the CPU 52 performs the following process. That is, the CPU 52 notifies the image controller 127 of a power failure by using a bidirectional communication signal (SC) between the ASIC 136 and the image controller 127 and communication using the clock signal (CLK). The image controller 127 is notified of the power failure by the CPU 52 via the ASIC 136, and secures time for storing consistent data in the external storage device 132. As described above, in the normal mode, the CPU 52 notifies the image controller 127 of a power failure using communication between the ASIC 136 and the image controller 127. As a result, the same control can be used in an image forming apparatus including a communication circuit (ASIC 136 in this embodiment) that transmits data between the image controller 127 and the CPU 52.

（省電力モード時における停電の報知）
省電力モード中及び省電力モードから復帰し、通信を開始するまでの間に、ＣＰＵ５２が停電であると判断した場合について説明する。実施例１又は２の停電判断処理により、省電力モード中、又は省電力モードから通常モードへの復帰中に停電であると判断した場合、ＣＰＵ５２は、次のような処理を行う。即ち、ＣＰＵ５２は、画像コントローラ１２７に接続されたＷＡＫＥＵＰ−Ａ信号をハイレベルからローレベルに切り替えることにより停電を報知する。ただし、既にＷＡＫＥＵＰ−Ａ信号がローレベルである場合には、例えば、１０ｍｓの間、ＷＡＫＥＵＰ−Ａ信号をハイレベルに切り替えて、その状態で保持し、その後再びローレベルに切り替えることにより停電であることを報知する。省電力モード中は、ＡＳＩＣ１３６への電源電圧Ｖ２２の供給が遮断されているために、ＡＳＩＣ１３６と画像コントローラ１２７間の通信を用いて、画像コントローラ１２７に対して停電を報知することができない。本実施例では、このようなタイミングでＣＰＵ５２が停電と判断した場合、省電力モードから復帰する目的で用意された信号線であるＷＡＫＥＵＰ−Ａ信号を利用することで、画像コントローラ１２７に対して停電を報知することが可能となる。 (Notice of power outage in power saving mode)
A case will be described in which the CPU 52 determines that a power failure has occurred during the power saving mode and before returning from the power saving mode and starting communication. When the power failure determination process of the first or second embodiment determines that a power failure occurs during the power saving mode or during the return from the power saving mode to the normal mode, the CPU 52 performs the following process. That is, the CPU 52 notifies the power failure by switching the WAKEUP-A signal connected to the image controller 127 from the high level to the low level. However, if the WAKEUP-A signal is already at a low level, for example, the WAKEUP-A signal is switched to a high level for 10 ms, held in that state, and then switched to a low level again to cause a power failure. Inform you. During the power saving mode, since the supply of the power supply voltage V 22 to the ASIC 136 is interrupted, the power failure cannot be notified to the image controller 127 using communication between the ASIC 136 and the image controller 127. In this embodiment, when the CPU 52 determines that a power failure has occurred at such timing, a power failure is caused to the image controller 127 by using a WAKEUP-A signal that is a signal line prepared for returning from the power saving mode. Can be notified.

［停電報知処理］
図１０は、ＣＰＵ５２が停電であると判断した後に、画像コントローラ１２７に停電であることを報知する処理を説明するフローチャートである。Ｓ１４０１でＣＰＵ５２は、停電が発生したか否かを、実施例１又は実施例２の停電判断処理を実行することにより判断する。Ｓ１４０１でＣＰＵ５２は、停電が発生してないと判断した場合には、Ｓ１４０１の判断を繰り返す。Ｓ１４０１でＣＰＵ５２は、停電が発生したと判断した場合には、Ｓ１４０２で通常モードか否かの判断を行う。Ｓ１４０２でＣＰＵ５２は、通常モードであると判断した場合、Ｓ１４０３でＡＳＩＣ１３６と画像コントローラ１２７間の双方向通信信号（ＳＣ）と、クロック信号（ＣＬＫ）による通信を用いて、画像コントローラ１２７に停電を報知する。 [Power failure notification processing]
FIG. 10 is a flowchart for explaining processing for notifying the image controller 127 of a power failure after the CPU 52 determines that a power failure has occurred. In S1401, the CPU 52 determines whether or not a power failure has occurred by executing the power failure determination process of the first or second embodiment. If the CPU 52 determines in S1401 that a power failure has not occurred, it repeats the determination in S1401. If the CPU 52 determines in S1401 that a power failure has occurred, it determines in S1402 whether the current mode is normal. If the CPU 52 determines in S1402 that the current mode is the normal mode, the power failure is notified to the image controller 127 using the bidirectional communication signal (SC) between the ASIC 136 and the image controller 127 and the clock signal (CLK) in S1403. To do.

一方、Ｓ１４０２でＣＰＵ５２は、通常モードではないと判断した場合、即ち、省電力モードであると判断した場合には、Ｓ１４０４でＷＡＫＥＵＰ−Ａ信号がハイレベルであるか否かを判断する。Ｓ１４０４でＣＰＵ５２は、ＷＡＫＥＵＰ−Ａ信号がハイレベルであると判断した場合、Ｓ１４０５でＷＡＫＥＵＰ−Ａ信号をローレベルに切り替える。Ｓ１４０４でＣＰＵ５２は、ＷＡＫＥＵＰ−Ａ信号がハイレベルではない、即ちローレベルであると判断した場合には、Ｓ１４０６でＷＡＫＥＵＰ−Ａ信号をハイレベルに切り替える。Ｓ１４０７でＣＰＵ５２は、所定時間（本実施例では、例えば１０ｍｓ）待機し、Ｓ１４０５でＷＡＫＥＵＰ−Ａ信号をローレベルに切り替える。   On the other hand, if it is determined in S1402 that the CPU 52 is not in the normal mode, that is, if it is determined that it is in the power saving mode, it is determined in S1404 whether or not the WAKEUP-A signal is at a high level. If the CPU 52 determines that the WAKEUP-A signal is at a high level in S1404, the CPU 52 switches the WAKEUP-A signal to a low level in S1405. If the CPU 52 determines in S1404 that the WAKEUP-A signal is not at a high level, that is, it is at a low level, the CPU 52 switches the WAKEUP-A signal to a high level in S1406. In S1407, the CPU 52 waits for a predetermined time (in this embodiment, for example, 10 ms), and in S1405, switches the WAKEUP-A signal to a low level.

上述したように、画像コントローラ１２７は、通信（ＳＣ及びＣＬＫ）により（通常モード時）、又はＷＡＫＥＵＰ−Ａ信号がローレベルに変化したことを検知したことにより（省電力モード時）、停電する可能性があると判断する。そして、画像コントローラ１２７は、画像コントローラ１２７内の不図示のＲＡＭに保存されている履歴データ等の必要なデータを、外部記憶装置１３２に保存する退避処理を実行し、データの整合性を持たせた状態にして、処理を終了する。尚、ＣＰＵ５２は、実施例１又は２で説明した停電判断処理により停電であることを判断している。このため、画像コントローラ１２７が、画像コントローラ１２７内の不図示のＲＡＭに保存された必要なデータを、外部記憶装置１３２へ書き込む退避処理を行う場合、データの書き込みが完了しなかったり、誤ったデータが書き込まれたりすることはない。   As described above, the image controller 127 can perform a power failure by communication (SC and CLK) (in normal mode) or by detecting that the WAKEUP-A signal has changed to a low level (in power saving mode). Judge that there is sex. Then, the image controller 127 executes a saving process for saving necessary data such as history data saved in a RAM (not shown) in the image controller 127 in the external storage device 132, thereby providing data consistency. The process is terminated. The CPU 52 determines that there is a power failure by the power failure determination process described in the first or second embodiment. For this reason, when the image controller 127 performs a evacuation process in which necessary data stored in a RAM (not shown) in the image controller 127 is written to the external storage device 132, data writing is not completed or incorrect data is stored. Is never written.

このような制御を行うことで、画像コントローラ１２７とコントローラ５１を備え、省電力モードから通常モードへの移行を行う画像形成装置においても、停電の報知を全てのタイミングで行うことが可能となる。そして、実施例１及び２で説明したように、可能な限り停電と判断するタイミングを遅く設定することと、外部記憶装置１３２のデータを保護することの両立が可能となる。尚、本実施例では、画像コントローラ１２７に外部記憶装置１３２が接続された構成を一例として説明したが、不揮発性のメモリを画像コントローラ内部又は外部に実装する等の構成にも適用可能である。また、ＣＰＵ５２は、停電判断処理において停電であることを判断した場合に、停電であることを画像コントローラ１２７に対して報知するとともに、不揮発メモリ５３に必要な情報を退避させる構成としてもよい。この場合、不揮発メモリ５３の書き込みに必要な時間（又は電力量）と、外部記憶装置１３２の書き込みに必要な時間（又は電力量）の、いずれか厳しい条件となる方の記憶手段を選択して、停電閾値Ｔｓや電力量予測Ｗｓを決定すればよい。   By performing such control, even in an image forming apparatus that includes the image controller 127 and the controller 51 and that shifts from the power saving mode to the normal mode, it is possible to notify the power failure at all timings. As described in the first and second embodiments, it is possible to simultaneously set the timing for determining a power failure as late as possible and protect the data in the external storage device 132. In this embodiment, the configuration in which the external storage device 132 is connected to the image controller 127 has been described as an example. However, the present invention can also be applied to a configuration in which a nonvolatile memory is mounted inside or outside the image controller. Further, the CPU 52 may notify the image controller 127 of the power outage and save the necessary information in the nonvolatile memory 53 when it is determined in the power outage determining process that the power is out. In this case, select the storage means that has the stricter condition of the time (or electric energy) required for writing to the nonvolatile memory 53 and the time (or electric energy) required for writing to the external storage device 132. The power failure threshold value Ts and the power amount prediction Ws may be determined.

以上本実施例によれば、停電時における不揮発性の記憶手段への情報の書き込みの信頼性を保持しつつ、安価な構成で停電の誤検知を低減することができる。本実施例では、停電と判断した後に必要なデータの退避処理を行うことができるため、従来のようなゼロクロス検知タイミングで常にデータを書き込む必要性を回避でき、書き込み回数に制限がある不揮発性の記憶手段も利用することができる。また、無停電電源等の装置を用いずに、安価な構成で、停電をより確実に検知でき、ユーザビリティを向上できる。更に、本実施例によれば、停電が発生することを検知した場合に、省電力モード時及び省電力モードからの復帰時と、通常モード時とを区別し、その停電情報を異なる手段を用いて伝達することが可能となる。   As described above, according to the present embodiment, it is possible to reduce erroneous detection of a power failure with an inexpensive configuration while maintaining the reliability of writing information to the nonvolatile storage means at the time of a power failure. In this embodiment, since it is possible to perform necessary data save processing after determining a power failure, it is possible to avoid the necessity of always writing data at the zero-cross detection timing as in the conventional case, and a non-volatile nonvolatile memory with a limited number of writes. Storage means can also be used. Further, a power failure can be detected more reliably and the usability can be improved with an inexpensive configuration without using an uninterruptible power supply or the like. Further, according to the present embodiment, when it is detected that a power failure occurs, the power failure mode and the return from the power saving mode are distinguished from the normal mode, and the power failure information is differently used. Can be transmitted.

尚、上述した実施例においては、図１（ａ）に示すモノクロ画像を形成する画像形成装置の構成を前提に説明したが、本発明はカラー画像形成装置にも適用可能である。カラー画像形成装置としては、イエロー、マゼンタ、シアン、ブラックの各色の画像を形成するための像担持体としての感光ドラムを並べて配置して、各感光ドラムから記録材、または、中間転写体に画像を転写する方式のカラー画像形成装置に適用できる。また、１つの像担持体（感光ドラム）に対して各色の画像を順次形成して、中間転写体にカラー画像を形成して記録材に転写する方式のカラー画像形成装置にも適用できる。   In the above-described embodiment, the description has been made on the premise of the configuration of the image forming apparatus for forming a monochrome image shown in FIG. 1A, but the present invention is also applicable to a color image forming apparatus. As a color image forming apparatus, a photosensitive drum as an image carrier for forming an image of each color of yellow, magenta, cyan, and black is arranged side by side, and an image is transferred from each photosensitive drum to a recording material or an intermediate transfer member. The present invention can be applied to a color image forming apparatus of a system for transferring the image. Further, the present invention can be applied to a color image forming apparatus in which images of respective colors are sequentially formed on one image carrier (photosensitive drum), a color image is formed on an intermediate transfer member, and transferred to a recording material.

１５ ゼロクロス検出回路
５２ ＣＰＵ
５３ 不揮発メモリ
５４ 搬送モータ
１１３０ ドラムモータ
１１３１ スキャナモータ
Ｃ 交流電源（商用電源） 15 Zero cross detection circuit 52 CPU
53 Non-volatile memory 54 Transport motor 1130 Drum motor 1131 Scanner motor C AC power supply (commercial power supply)

Claims (15)

交流電圧を入力し第一電圧及び前記第一電圧とは異なる第二電圧を生成する電源装置と、
前記第一電圧が供給される第一負荷と、
前記第二電圧が供給される第二負荷と、
不揮発性の第一の記憶手段と、
を備える画像形成装置であって、
前記交流電圧のゼロクロスポイントを検出しゼロクロス信号を出力するゼロクロス検出手段と、
前記ゼロクロス検出手段により出力されるゼロクロス信号を検出できなかった場合に、前記ゼロクロス信号が検出されなくなったタイミングから所定の時間が経過した後のタイミングで停電であると判断し、所定の情報を前記第一の記憶手段に記憶させる制御手段と、
を備え、
前記制御手段は、前記第一負荷及び前記第二負荷に応じて前記所定の時間を決定することを特徴とする画像形成装置。 A power supply device that receives an alternating voltage and generates a first voltage and a second voltage different from the first voltage;
A first load to which the first voltage is supplied;
A second load to which the second voltage is supplied;
A nonvolatile first storage means;
An image forming apparatus comprising:
Zero-cross detection means for detecting a zero-cross point of the AC voltage and outputting a zero-cross signal;
When the zero-cross signal output by the zero-cross detection means cannot be detected , it is determined that a power failure has occurred at a timing after a predetermined time has elapsed from the timing at which the zero-cross signal is no longer detected. Control means for storing in the first storage means;
With
The image forming apparatus, wherein the control unit determines the predetermined time according to the first load and the second load. 前記制御手段は、前記第一の記憶手段に前記所定の情報を記憶させるために要する時間に基づいて、前記所定の時間を決定することを特徴とする請求項１に記載の画像形成装置。   The image forming apparatus according to claim 1, wherein the control unit determines the predetermined time based on a time required to store the predetermined information in the first storage unit. 前記制御手段は、前記第一負荷の種類及び前記第一負荷の駆動の状況に応じて、前記所定の時間を決定することを特徴とする請求項２に記載の画像形成装置。   The image forming apparatus according to claim 2, wherein the control unit determines the predetermined time according to a type of the first load and a driving state of the first load. 交流電圧を入力し第一電圧及び前記第一電圧とは異なる第二電圧を生成する電源装置と、
前記第一電圧が供給される第一負荷と、
前記第二電圧が供給される第二負荷と、
不揮発性の第一の記憶手段と、
を備える画像形成装置であって、
前記交流電圧のゼロクロスポイントを検出しゼロクロス信号を出力するゼロクロス検出手段と、
前記ゼロクロス検出手段により出力されるゼロクロス信号を検出できなかった場合に、前記ゼロクロス信号が検出されなくなったタイミングに応じた所定のタイミングにおける残りの電力量に基づいて停電であると判断し、所定の情報を前記第一の記憶手段に記憶させる制御手段と、
を備え、
前記制御手段は、前記第一負荷及び前記第二負荷に応じて前記所定のタイミングにおける前記残りの電力量を決定することを特徴とする画像形成装置。 A power supply device that receives an alternating voltage and generates a first voltage and a second voltage different from the first voltage;
A first load to which the first voltage is supplied;
A second load to which the second voltage is supplied;
A nonvolatile first storage means;
An image forming apparatus comprising:
Zero-cross detection means for detecting a zero-cross point of the AC voltage and outputting a zero-cross signal;
When the zero-cross signal output by the zero-cross detection means cannot be detected, it is determined that there is a power failure based on the remaining electric energy at a predetermined timing corresponding to the timing at which the zero-cross signal is no longer detected . Control means for storing information in the first storage means;
With
The image forming apparatus, wherein the control unit determines the remaining electric energy at the predetermined timing according to the first load and the second load. 前記制御手段は、前記所定のタイミングにおける前記残りの電力量が０になると予測される場合に、停電であると判断することを特徴とする請求項４に記載の画像形成装置。 The image forming apparatus according to claim 4, wherein the control unit determines that a power failure has occurred when the remaining power amount at the predetermined timing is predicted to be zero. 前記制御手段は、前記第一の記憶手段に前記所定の情報を記憶させるために要する電力量に基づいて、前記所定のタイミングにおける電力量を決定することを特徴とする請求項４又は５に記載の画像形成装置。   The said control means determines the electric energy in the said predetermined | prescribed timing based on the electric energy required in order to memorize | store the said predetermined information in a said 1st memory | storage means. Image forming apparatus. 前記制御手段は、前記第一負荷の種類及び前記第一負荷の駆動の状況に応じて、前記所定のタイミングにおける電力量を決定することを特徴とする請求項６に記載の画像形成装置。   The image forming apparatus according to claim 6, wherein the control unit determines an amount of electric power at the predetermined timing according to a type of the first load and a driving state of the first load. 前記第一電圧から前記第一負荷への電力の供給と遮断を行うスイッチ手段を備え、
前記制御手段は、停電であると判断した場合に、前記スイッチ手段により前記第一電圧から前記第一負荷への電力の供給を遮断することを特徴とする請求項１乃至７のいずれか１項に記載の画像形成装置。 Switch means for supplying and cutting off power from the first voltage to the first load;
8. The control device according to claim 1, wherein when the control unit determines that a power failure has occurred, the switch unit cuts off the supply of power from the first voltage to the first load. 9. The image forming apparatus described in 1. 前記画像形成装置は、所定の電力を消費する第一モードと、前記第一モードよりも消費する電力が低い第二モードと、で動作することが可能であり、
入力された画像情報の処理を行う処理手段と、
前記処理手段と前記制御手段との間の通信を制御する通信制御手段と、
前記第二モードから前記第一モードに移行したことを、前記制御手段から前記処理手段に報知するための信号線と、
を備え、
前記制御手段は、前記第二モードで動作している間に又は前記第二モードから前記第一モードへ移行している際に停電であると判断した場合に、前記信号線を介して、停電であることを前記処理手段に報知することを特徴とする請求項１乃至８のいずれか１項に記載の画像形成装置。 The image forming apparatus can operate in a first mode that consumes predetermined power and a second mode that consumes less power than the first mode.
Processing means for processing the input image information;
Communication control means for controlling communication between the processing means and the control means;
A signal line for notifying the processing means from the control means that the second mode has shifted to the first mode;
With
When the control means determines that a power failure occurs while operating in the second mode or when shifting from the second mode to the first mode, a power failure occurs via the signal line. The image forming apparatus according to claim 1, wherein the processing unit is notified of that. 前記制御手段は、前記第一モードで動作している間に停電であると判断した場合に、前記通信制御手段を介して、停電であることを前記処理手段に報知することを特徴とする請求項９に記載の画像形成装置。   The said control means notifies the said process means that it is a power failure through the said communication control means, when it is judged that it is a power failure while operate | moving in the said 1st mode. Item 10. The image forming apparatus according to Item 9. 前記処理手段に接続された不揮発性の第二の記憶手段を備え、
前記処理手段は、前記制御手段により停電であることを報知された場合に、所定の情報を前記第二の記憶手段に記憶させることを特徴とする請求項９又は１０に記載の画像形成装置。 Non-volatile second storage means connected to the processing means,
The image forming apparatus according to claim 9, wherein the processing unit stores predetermined information in the second storage unit when the control unit is notified of a power failure. 前記第二負荷には、前記制御手段及び前記第一の記憶手段が含まれることを特徴とする請求項１乃至１１のいずれか１項に記載の画像形成装置。   The image forming apparatus according to claim 1, wherein the second load includes the control unit and the first storage unit. 前記第二負荷には、前記第二の記憶手段が含まれることを特徴とする請求項１１に記載の画像形成装置。   The image forming apparatus according to claim 11, wherein the second load includes the second storage unit. 像担持体と、
前記像担持体に潜像を形成する露光手段と、
記録材を搬送する搬送手段と、
を備え、
前記第一負荷には、前記像担持体を駆動するモータ、前記露光手段を駆動するモータ及び前記搬送手段を駆動するモータの少なくとも一つが含まれることを特徴とする請求項１乃至１３のいずれか１項に記載の画像形成装置。 An image carrier;
Exposure means for forming a latent image on the image carrier;
Conveying means for conveying the recording material;
With
14. The first load includes at least one of a motor that drives the image carrier, a motor that drives the exposure unit, and a motor that drives the transport unit. 2. The image forming apparatus according to item 1. 前記所定の情報とは、履歴データであり、The predetermined information is history data,
前記履歴データは、累積プリント枚数を含むことを特徴とする請求項１乃至１４のいずれか1項に記載の画像形成装置。15. The image forming apparatus according to claim 1, wherein the history data includes a cumulative number of printed sheets.
JP2012268336A 2012-12-07 2012-12-07 Image forming apparatus Expired - Fee Related JP6137819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012268336A JP6137819B2 (en) 2012-12-07 2012-12-07 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012268336A JP6137819B2 (en) 2012-12-07 2012-12-07 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2014115397A JP2014115397A (en) 2014-06-26
JP6137819B2 true JP6137819B2 (en) 2017-05-31

Family

ID=51171471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012268336A Expired - Fee Related JP6137819B2 (en) 2012-12-07 2012-12-07 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP6137819B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6169055B2 (en) * 2014-08-22 2017-07-26 京セラドキュメントソリューションズ株式会社 Power supply device, image processing device
JP6515712B2 (en) * 2015-07-13 2019-05-22 株式会社リコー Power supply device, image forming apparatus, and method of judging abnormality of switching relay
JP7040884B2 (en) * 2016-07-25 2022-03-23 コニカミノルタ株式会社 Power supply, image forming device and control method
JP6949561B2 (en) * 2017-05-31 2021-10-13 キヤノン株式会社 Power supply and image forming equipment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107967A (en) * 2001-09-28 2003-04-11 Ricoh Co Ltd Power controller and image forming apparatus
JP5207726B2 (en) * 2007-12-17 2013-06-12 キヤノン株式会社 Image forming apparatus
JP2010107824A (en) * 2008-10-31 2010-05-13 Kyocera Mita Corp Image forming apparatus
JP5489625B2 (en) * 2009-10-01 2014-05-14 キヤノン株式会社 Image forming apparatus

Also Published As

Publication number Publication date
JP2014115397A (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP4235919B2 (en) Information processing apparatus and program
US9207621B2 (en) Printer, data processing apparatus, and method of controlling data processing apparatus
JP2013152440A (en) Power supply unit and image forming device
JP6137819B2 (en) Image forming apparatus
JP2011197417A (en) Image forming apparatus
JP5489625B2 (en) Image forming apparatus
JP2007102008A (en) Image forming apparatus
JP2006293212A (en) Image forming apparatus
US9749489B2 (en) Power control device and image forming device
JP2009042376A (en) Image forming device
JP6106623B2 (en) Image forming apparatus
JP2006259591A (en) Image forming apparatus
JP2010026037A (en) Image forming apparatus
JP2016130697A (en) Power source device and image forming apparatus
JP5207726B2 (en) Image forming apparatus
JP2009080426A (en) Image forming apparatus
JP2008116590A (en) Image forming apparatus
JP6565845B2 (en) Image forming apparatus
JP4307351B2 (en) Power supply system and control method thereof
JP7371485B2 (en) Power supply device and image forming device
JP2006162920A (en) Image forming apparatus
JP6026452B2 (en) Image forming apparatus
JP2019041511A (en) Electric power unit, and image formation apparatus
JP6949561B2 (en) Power supply and image forming equipment
JP2003217417A (en) Power feeding device having interlock circuit and image forming device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170425

R151 Written notification of patent or utility model registration

Ref document number: 6137819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees