JP6137454B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6137454B2
JP6137454B2 JP2013034973A JP2013034973A JP6137454B2 JP 6137454 B2 JP6137454 B2 JP 6137454B2 JP 2013034973 A JP2013034973 A JP 2013034973A JP 2013034973 A JP2013034973 A JP 2013034973A JP 6137454 B2 JP6137454 B2 JP 6137454B2
Authority
JP
Japan
Prior art keywords
rewiring
resin film
film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013034973A
Other languages
Japanese (ja)
Other versions
JP2014165335A (en
Inventor
嘉久 高田
嘉久 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013034973A priority Critical patent/JP6137454B2/en
Publication of JP2014165335A publication Critical patent/JP2014165335A/en
Application granted granted Critical
Publication of JP6137454B2 publication Critical patent/JP6137454B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Description

この発明は、半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

特許文献１では、ウェーハレベルチップサイズパッケージが開示されている。このウェーハレベルチップサイズパッケージでは、半導体基板の上面に、チップパッドおよびパッシべーション層が形成されていて、パッシベーション層上には、第１ポリマー層が形成され、チップパッドおよび第１ポリマー層上には、ＵＢＭ層が形成されている。ＵＢＭ層上には、Ｃｕ（銅）を使用した再配線が形成され、再配線上には、第２ポリマー層が形成されている。   Patent Document 1 discloses a wafer level chip size package. In this wafer level chip size package, a chip pad and a passivation layer are formed on an upper surface of a semiconductor substrate, a first polymer layer is formed on the passivation layer, and the chip pad and the first polymer layer are formed. The UBM layer is formed. A rewiring using Cu (copper) is formed on the UBM layer, and a second polymer layer is formed on the rewiring.

特開２００１−１４４２２３号公報JP 2001-144223 A

本発明の目的は、Ｃｕからなる再配線と、その周囲の部分との密着性の向上を図ることができる半導体装置および半導体装置の製造方法を提供する。   An object of the present invention is to provide a semiconductor device and a semiconductor device manufacturing method capable of improving the adhesion between a rewiring made of Cu and a peripheral portion thereof.

請求項１記載の発明は、チップサイズパッケージの半導体装置であって、素子形成面を有する基板と、前記素子形成面に設けられたパッド端子と、前記パッド端子から延び出たＣｕ再配線と、前記Ｃｕ再配線の表面を被覆する樹脂膜と、前記Ｃｕ再配線の表面と前記樹脂膜との間に配置される有機被膜とを含み、前記Ｃｕ再配線の表面は、粗化処理された粗面を含み、前記有機被膜の表面は、前記粗面における凹凸に応じて表面粗さＲｚが０．９５μｍ以上のギザギザになっている、半導体装置である。
請求項１の構成によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜に食い込むように樹脂膜に密着する。これによって、樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の向上を図ることができる。 The invention according to claim 1 is a semiconductor device of a chip size package, a substrate having an element formation surface, a pad terminal provided on the element formation surface, a Cu rewiring extending from the pad terminal, A resin film covering the surface of the Cu rewiring, and an organic coating disposed between the surface of the Cu rewiring and the resin film, and the surface of the Cu rewiring has a roughened rough surface. The surface of the organic film including a surface is a semiconductor device having a rough surface roughness Rz of 0.95 μm or more according to the irregularities on the rough surface.
According to the configuration of the first aspect, the rough surface on the surface of the Cu rewiring is in close contact with the resin film such that the unevenness thereof bites into the resin film. This makes it difficult for the resin film to be peeled off from the surface of the Cu rewiring, so that the adhesion between the Cu rewiring and the surrounding resin film can be improved.

また、有機被膜が、Ｃｕ再配線の表面のコーティング膜となって、Ｃｕ再配線の表面と樹脂膜とをより強固に密着させるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の更なる向上を図ることができる。 In addition , the organic coating becomes a coating film on the surface of the Cu rewiring, and the surface of the Cu rewiring and the resin film are more firmly adhered to each other, so that the adhesiveness between the Cu rewiring and the surrounding resin film is improved. Further improvement can be achieved.

請求項２記載の発明のように、前記有機被膜は、Ｃ（炭素）、Ｎ（窒素）およびＣｕ（銅）を含む化合物からなる有機銅被膜であることが好ましい。
請求項３記載の発明のように、前記粗面における反射率は、２０％以上２５％以下であることが好ましい。
請求項４記載の発明のように、前記粗面の表面粗さＲｚは、０．９５μｍ以上であることが好ましい。 As in the invention described in claim 2, wherein the organic coating, C (carbon) is preferably an organic copper film composed of a compound containing an N (nitrogen) and Cu (copper).
According to a third aspect of the present invention, the reflectance on the rough surface is preferably 20% or more and 25% or less.
As in the invention according to claim 4, the surface roughness Rz of the rough surface is preferably 0.95 μm or more.

請求項５記載の発明は、前記樹脂膜は、前記基板と前記Ｃｕ再配線との間に配置された第１樹脂膜と、前記Ｃｕ再配線に対する前記第１樹脂膜の反対側に配置される第２樹脂膜とを含み、前記粗面は、前記Ｃｕ再配線における前記第２樹脂膜との界面に設けられている、請求項１〜４のいずれか一項に記載の半導体装置である。
請求項５の構成によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜の第２樹脂膜に食い込むように第２樹脂膜に密着する。これによって、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の向上を図ることができる。 According to a fifth aspect of the present invention, the resin film is disposed on a side opposite to the first resin film with respect to the Cu rewiring, and a first resin film disposed between the substrate and the Cu rewiring. and a second resin film, said rough surface, the Cu is provided at the interface between the second resin film in the rewiring is a semiconductor device according to any one of claims 1-4.
According to the fifth aspect of the present invention, the rough surface on the surface of the Cu rewiring is in close contact with the second resin film such that the unevenness bites into the second resin film of the resin film. As a result, the second resin film is unlikely to be peeled off from the surface of the Cu rewiring, so that the adhesion between the Cu rewiring and the surrounding second resin film can be improved.

請求項６記載の発明は、前記第１樹脂膜と前記第２樹脂膜とが接触している、請求項５記載の半導体装置である。
請求項６の構成によれば、第１樹脂膜および第２樹脂膜という樹脂膜同士が強固に密着していることから、第１樹脂膜と第２樹脂膜との接触部分の周囲においては、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の更なる向上を図ることができる。 The invention according to claim 6 is the semiconductor device according to claim 5 , wherein the first resin film and the second resin film are in contact with each other.
According to the configuration of the sixth aspect , since the resin films of the first resin film and the second resin film are firmly adhered to each other, in the vicinity of the contact portion between the first resin film and the second resin film, Since the second resin film is difficult to peel off from the surface of the Cu rewiring, it is possible to further improve the adhesion between the Cu rewiring and the surrounding second resin film.

請求項７記載の発明は、前記第２樹脂膜を貫通して前記Ｃｕ再配線に接続された外部接続端子を含み、前記外部接続端子は、前記Ｃｕ再配線との間で前記第２樹脂膜を挟む挟み部分を含む、請求項５または６記載の半導体装置である。
請求項７の構成によれば、外部接続端子の挟み部分が第２樹脂膜をＣｕ再配線へ押さえ付けていることから、挟み部分の周囲においては、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の更なる向上を図ることができる。 The invention according to claim 7 includes an external connection terminal connected to the Cu rewiring through the second resin film, and the external connection terminal is connected to the Cu rewiring with the second resin film. the containing scissors portions sandwiching a semiconductor device according to claim 5 or 6, wherein.
According to the configuration of the seventh aspect , since the pinched portion of the external connection terminal presses the second resin film against the Cu rewiring, the second resin film is separated from the surface of the Cu rewiring around the pinched portion. Since it becomes difficult to peel off, it is possible to further improve the adhesion between the Cu rewiring and the surrounding second resin film.

請求項８記載の発明は、チップサイズパッケージの半導体装置の製造方法であって、基板の素子形成面にパッド端子を形成する工程と、前記パッド端子から延び出るＣｕ再配線を形成する工程と、前記Ｃｕ再配線の表面を粗化処理し、当該表面に粗面を形成する工程と、前記Ｃｕ再配線の表面を、樹脂膜で被覆する工程と、前記Ｃｕ再配線の表面と前記樹脂膜との間に、ＣおよびＮからなり、表面が前記粗面における凹凸に応じて表面粗さＲｚが０．９５μｍ以上のギザギザになった有機被膜を形成する工程とを含む、半導体装置の製造方法である。
The invention according to claim 8 is a method of manufacturing a semiconductor device of a chip size package, the step of forming a pad terminal on the element formation surface of the substrate, the step of forming a Cu rewiring extending from the pad terminal, Roughening the surface of the Cu rewiring, forming a rough surface on the surface, covering the surface of the Cu rewiring with a resin film, the surface of the Cu rewiring, and the resin film A step of forming a jagged organic film having a surface roughness Rz of 0.95 μm or more in accordance with the irregularities on the rough surface. is there.

請求項８の方法によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜に食い込むように樹脂膜に密着する。これによって、樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の向上を図ることができる。また、有機被膜が、Ｃｕ再配線の表面のコーティング膜となって、Ｃｕ再配線の表面と樹脂膜とをより強固に密着させるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の更なる向上を図ることができる。
請求項９記載の発明のように、前記Ｃｕ再配線の表面の粗化処理は、エッチング液で当該表面をエッチングする処理を含むことが好ましい。 According to the method of claim 8 , the rough surface on the surface of the Cu rewiring is in close contact with the resin film such that the unevenness thereof bites into the resin film. This makes it difficult for the resin film to be peeled off from the surface of the Cu rewiring, so that the adhesion between the Cu rewiring and the surrounding resin film can be improved. In addition, the organic coating becomes a coating film on the surface of the Cu rewiring, and the surface of the Cu rewiring and the resin film are more firmly adhered to each other, so that the adhesiveness between the Cu rewiring and the surrounding resin film is improved. Further improvement can be achieved.
As in the ninth aspect of the invention, it is preferable that the surface roughening process of the Cu rewiring includes a process of etching the surface with an etchant.

請求項１０記載の発明のように、前記エッチング液は、Ｈ２Ｏ２およびＨ２ＳＯ４を含むことが好ましい。 As in the present invention 1 0, wherein the etching solution preferably contains H 2 O 2 and H 2 SO 4.

請求項１１記載の発明のように、前記樹脂膜を貫通して前記Ｃｕ再配線に接続される外部接続端子を形成する工程を含んでいてもよい。
請 Motomeko 1 1 as in the embodiment described may include a step of forming an external connection terminal connected to said Cu redistribution through said resin film.

図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。FIG. 1 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention. 図２は、図１の要部の平面図である。FIG. 2 is a plan view of the main part of FIG. 図３は、半導体装置の製造方法を示したフローチャートである。FIG. 3 is a flowchart showing a method for manufacturing a semiconductor device. 図４Ａは、図１に示す半導体装置の製造方法を示す図解的な断面図である。4A is a schematic cross-sectional view showing a method for manufacturing the semiconductor device shown in FIG. 図４Ｂは、図４Ａの次の工程を示す図解的な断面図である。FIG. 4B is an illustrative sectional view showing a step subsequent to FIG. 4A. 図４Ｃは、図４Ｂの次の工程を示す図解的な断面図である。FIG. 4C is an illustrative sectional view showing a step subsequent to FIG. 4B. 図４Ｄは、図４Ｃの次の工程を示す図解的な断面図である。FIG. 4D is an illustrative sectional view showing a step subsequent to FIG. 4C. 図４Ｅは、図４Ｄの次の工程を示す図解的な断面図である。FIG. 4E is an illustrative sectional view showing a step subsequent to FIG. 4D. 図４Ｆは、図４Ｅの次の工程を示す図解的な断面図である。FIG. 4F is an illustrative sectional view showing a step subsequent to FIG. 4E. 図４Ｇは、図４Ｆの次の工程を示す図解的な断面図である。FIG. 4G is a schematic sectional view showing a step subsequent to FIG. 4F. 図４Ｈは、図４Ｇの次の工程を示す図解的な断面図である。FIG. 4H is an illustrative sectional view showing a step subsequent to FIG. 4G. 図４Ｉは、図４Ｈの次の工程を示す図解的な断面図である。FIG. 4I is an illustrative sectional view showing a step subsequent to FIG. 4H. 図４Ｊは、図４Ｉの次の工程を示す図解的な断面図である。FIG. 4J is a schematic sectional view showing a step subsequent to FIG. 4I. 図４Ｋは、図４Ｊの次の工程を示す図解的な断面図である。FIG. 4K is an illustrative sectional view showing a step subsequent to FIG. 4J. 図５は、粗化処理時間と、飽和蒸気加圧試験（ＰＣＴ）でのＮＧ数との関係を示すグラフである。FIG. 5 is a graph showing the relationship between the roughening treatment time and the NG number in the saturated steam pressurization test (PCT).

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。図２は、図１の要部の平面図である。
図１を参照して、この半導体装置１は、ウェーハレベル−チップサイズパッケージ（ＷＬ−ＣＳＰ）であり、スマートフォン等のモバイル機器に搭載され、高機能、小型化、軽量化に対応した超小型パッケージである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a plan view of the main part of FIG.
Referring to FIG. 1, a semiconductor device 1 is a wafer level-chip size package (WL-CSP), which is mounted on a mobile device such as a smartphone, and is an ultra-small package corresponding to high functionality, miniaturization, and weight reduction. It is.

半導体装置１は、基板２と、回路素子３と、酸化膜４と、パッド端子５と、パッシベーション膜６と、第１樹脂膜７と、第１バリア膜８と、Ｃｕ再配線９と、有機被膜１０と、第２樹脂膜１１と、第２バリア膜１２と、外部接続端子１３とを主に含んでいる。
基板２は、Ｓｉ（シリコン）等の半導体からなり、所定の厚み（図１における上下方向の寸法）を有している。図１における基板２の上面が、素子形成面２Ａである。素子形成面２Ａには、トランジスタやダイオード等といった回路素子３が形成されている。なお、回路素子３は、複数設けられて、素子形成面２Ａにおける複数の領域に配置されていてもよく、各回路素子３の種類（機能）が異なっていてもよい。 The semiconductor device 1 includes a substrate 2, a circuit element 3, an oxide film 4, a pad terminal 5, a passivation film 6, a first resin film 7, a first barrier film 8, a Cu rewiring 9, and an organic The coating 10, the second resin film 11, the second barrier film 12, and the external connection terminal 13 are mainly included.
The substrate 2 is made of a semiconductor such as Si (silicon) and has a predetermined thickness (a vertical dimension in FIG. 1). The upper surface of the substrate 2 in FIG. 1 is an element formation surface 2A. A circuit element 3 such as a transistor or a diode is formed on the element formation surface 2A. A plurality of circuit elements 3 may be provided and arranged in a plurality of regions on the element formation surface 2A, and the type (function) of each circuit element 3 may be different.

酸化膜４は、ＳｉＯ２（酸化シリコン）からなり、素子形成面２Ａの全域を被覆している。
パッド端子５は、Ａｌ（アルミニウム）からなる膜状である。基板２の厚さ方向（以下では、単に「厚さ方向」という）から見た平面視（図１では上から見た場合であって、以下では、単に「平面視」という）において、パッド端子５は、たとえば矩形状をなしている（図２参照）。パッド端子５は、酸化膜４上（換言すれば、酸化膜４に被覆された素子形成面２Ａ）に設けられている。パッド端子５は、素子形成面２Ａに形成された回路素子３の数に応じて複数設けられていてもよい。パッド端子５は、対応する回路素子３に対して電気的に接続されている。パッド端子５において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面５Ａということにする。 The oxide film 4 is made of SiO 2 (silicon oxide) and covers the entire area of the element formation surface 2A.
The pad terminal 5 has a film shape made of Al (aluminum). In a plan view as viewed from the thickness direction of the substrate 2 (hereinafter simply referred to as “thickness direction”) (when viewed from above in FIG. 1 and hereinafter simply referred to as “planar view”), the pad terminal 5 has, for example, a rectangular shape (see FIG. 2). The pad terminal 5 is provided on the oxide film 4 (in other words, the element formation surface 2A covered with the oxide film 4). A plurality of pad terminals 5 may be provided according to the number of circuit elements 3 formed on the element formation surface 2A. The pad terminal 5 is electrically connected to the corresponding circuit element 3. In the pad terminal 5, the surface opposite to the element formation surface 2A side (the upper surface in FIG. 1) is referred to as a surface 5A.

パッシベーション膜６は、酸化膜４上に積層されている。パッシベーション膜６では、平面視においてパッド端子５と一致する部分に、貫通孔６Ａが形成されている。パッシベーション膜６において貫通孔６Ａを縁取る部分は、パッド端子５の表面５Ａの周縁部だけを覆っている。そのため、パッド端子５の表面５Ａにおいて周縁部より内側の領域は、パッシベーション膜６の貫通孔６Ａ内に位置し、貫通孔６Ａから露出されている。パッシベーション膜６は、ＳｉＯ２からなるＳｉＯ２膜１４と、ＳｉＮ（窒化シリコン）からなるＳｉＮ膜１５とを含む２層構造を有している。ＳｉＯ２膜１４は、酸化膜４に接触しており、ＳｉＮ膜１５が、ＳｉＯ２膜１４と同一パターンでＳｉＯ２膜１４上に積層されている。パッシベーション膜６において、素子形成面２Ａ側とは反対側の面（図１におけるＳｉＮ膜１５の上面）を、表面６Ｂということにする。 The passivation film 6 is stacked on the oxide film 4. In the passivation film 6, a through hole 6 </ b> A is formed in a portion that coincides with the pad terminal 5 in plan view. The portion of the passivation film 6 that borders the through hole 6 </ b> A covers only the peripheral edge of the surface 5 </ b> A of the pad terminal 5. Therefore, a region inside the peripheral edge portion on the surface 5A of the pad terminal 5 is located in the through hole 6A of the passivation film 6 and is exposed from the through hole 6A. The passivation film 6 has a SiO 2 film 14 made of SiO 2, a two-layer structure including a SiN film 15 made of SiN (silicon nitride). SiO 2 film 14 is in contact with the oxide film 4, SiN film 15 is laminated on the SiO 2 film 14 in the same pattern and the SiO 2 film 14. In the passivation film 6, the surface opposite to the element formation surface 2A side (the upper surface of the SiN film 15 in FIG. 1) is referred to as a surface 6B.

第１樹脂膜７は、樹脂（たとえば、ポリイミド）からなる有機膜であって、パッシベーション膜６上に積層され、パッシベーション膜６の表面６Ｂの全域を覆っている。第１樹脂膜７では、平面視においてパッド端子５と一致する部分に、貫通孔７Ａが形成されている。第１樹脂膜７において貫通孔７Ａを縁取る部分は、傾斜面７Ｂになっていて、貫通孔７Ａは、基板２から離れるのに従って、次第に大きくなっている。第１樹脂膜７において貫通孔７Ａを縁取る部分は、パッシベーション膜６の貫通孔６Ａに入り込み、パッド端子５の表面５Ａの周縁部を覆っている。パッド端子５の表面５Ａにおいて周縁部より内側の領域は、第１樹脂膜７の貫通孔７Ａ内に位置し、貫通孔７Ａから露出されている。第１樹脂膜７において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面７Ｃということにする。   The first resin film 7 is an organic film made of a resin (for example, polyimide), is laminated on the passivation film 6, and covers the entire surface 6 </ b> B of the passivation film 6. In the first resin film 7, a through hole 7 </ b> A is formed at a portion that coincides with the pad terminal 5 in plan view. The portion of the first resin film 7 that borders the through hole 7A is an inclined surface 7B, and the through hole 7A gradually increases as the distance from the substrate 2 increases. A portion of the first resin film 7 that borders the through hole 7 </ b> A enters the through hole 6 </ b> A of the passivation film 6 and covers the periphery of the surface 5 </ b> A of the pad terminal 5. A region inside the peripheral edge portion on the surface 5A of the pad terminal 5 is located in the through hole 7A of the first resin film 7 and is exposed from the through hole 7A. In the first resin film 7, the surface opposite to the element formation surface 2A side (the upper surface in FIG. 1) is referred to as a surface 7C.

第１バリア膜８は、Ｔｉ（チタン）からなる。第１バリア膜８は、第１樹脂膜７の表面７Ｃにおける一部の領域上に積層されている。第１バリア膜８は、第１樹脂膜７の貫通孔７Ａに入り込んで、傾斜面７Ｂの全域を覆い、パッド端子５の表面５Ａにおいてパッシベーション膜６の貫通孔６Ａおよび第１樹脂膜７の貫通孔７Ａから露出された部分の全域も覆っている。   The first barrier film 8 is made of Ti (titanium). The first barrier film 8 is laminated on a partial region on the surface 7 </ b> C of the first resin film 7. The first barrier film 8 enters the through hole 7A of the first resin film 7 to cover the entire area of the inclined surface 7B, and penetrates the through hole 6A of the passivation film 6 and the first resin film 7 on the surface 5A of the pad terminal 5. The entire region exposed from the hole 7A is also covered.

Ｃｕ再配線９は、Ｃｕ（銅）からなる。Ｃｕ再配線９は、第１バリア膜８上に積層されている。ここで、第１バリア膜８が第１樹脂膜７に積層され、第１樹脂膜７が基板２側のパッシベーション膜６に積層されているから、第１樹脂膜７は、基板２とＣｕ再配線９との間に配置されている。
Ｃｕ再配線９は、パッド端子５と、平面視においてパッド端子５から離れた位置にある外部接続端子１３とを中継する配線である。Ｃｕ再配線９は、第１バリア膜８と同様に、第１樹脂膜７の貫通孔７Ａに入り込んで、傾斜面７Ｂの全域を覆い、パッド端子５の表面５Ａにおいてパッシベーション膜６の貫通孔６Ａおよび第１樹脂膜７の貫通孔７Ａから露出された部分の全域も覆っている。Ｃｕ再配線９は、平面視において直線的に延びる帯状であり（図２参照）、パッド端子５の表面５Ａから、（図１では右側へ）延び出ている。Ｃｕ再配線９の長手方向（図１における左右方向）において、一端部（図１における左端部）９Ａが、第１樹脂膜７の貫通孔７Ａに入り込んで、第１バリア膜８を介して、パッド端子５の表面５Ａに対して電気的に接続されている。一方、Ｃｕ再配線９の長手方向の他端部（図１における右端部）９Ｂは、当該長手方向において一端部９Ａから最も離れている。ここで、Ｃｕ再配線９において一端部９Ａと他端部９Ｂとの間の部分を、中間部９Ｃということにする。Ｃｕ再配線９における電気抵抗を下げて高効率化および省電力化を図るために、Ｃｕ再配線９の幅Ｗ（当該長手方向に直交する短手方向における寸法）は、６９０μｍと比較的に広めになっている（図２参照）。 The Cu rewiring 9 is made of Cu (copper). The Cu rewiring 9 is stacked on the first barrier film 8. Here, since the first barrier film 8 is laminated on the first resin film 7 and the first resin film 7 is laminated on the passivation film 6 on the substrate 2 side, the first resin film 7 is formed on the substrate 2 and Cu re-coated. It is arranged between the wiring 9.
The Cu rewiring 9 is a wiring that relays between the pad terminal 5 and the external connection terminal 13 located away from the pad terminal 5 in plan view. Similar to the first barrier film 8, the Cu rewiring 9 enters the through hole 7A of the first resin film 7, covers the entire area of the inclined surface 7B, and the through hole 6A of the passivation film 6 on the surface 5A of the pad terminal 5 The entire region of the portion exposed from the through hole 7A of the first resin film 7 is also covered. The Cu rewiring 9 has a strip shape extending linearly in plan view (see FIG. 2), and extends from the surface 5A of the pad terminal 5 (to the right in FIG. 1). In the longitudinal direction of the Cu rewiring 9 (left and right direction in FIG. 1), one end portion (left end portion in FIG. 1) 9A enters the through hole 7A of the first resin film 7 and passes through the first barrier film 8. The pad terminal 5 is electrically connected to the surface 5A. On the other hand, the other end portion (the right end portion in FIG. 1) 9B in the longitudinal direction of the Cu rewiring 9 is farthest from the one end portion 9A in the longitudinal direction. Here, the portion between the one end portion 9A and the other end portion 9B in the Cu rewiring 9 is referred to as an intermediate portion 9C. In order to reduce the electrical resistance in the Cu rewiring 9 and increase the efficiency and power saving, the width W of the Cu rewiring 9 (the dimension in the short direction perpendicular to the longitudinal direction) is relatively wide as 690 μm. (See FIG. 2).

Ｃｕ再配線９において、第１バリア膜８に接触している面（図１では下面）以外を表面９Ｄということにする。表面９Ｄには、図９における上面だけでなく、Ｃｕ再配線９の厚さ方向（図１における上下方向）に沿う端面も含まれる。表面９Ｄの全域は、粗化処理された粗面Ｓとなっている。ここでの「粗面Ｓ」は、光を投光した場合における反射率が２０％以上２５％以下となるように凹凸加工された面のことをいう。ちなみに、粗化処理されていない表面での反射率は、２５％より大きい。また、このような粗面Ｓの表面粗さ（１０点平均表面粗さ）Ｒｚは、０．９０μｍ以上１．２０μｍ以下である。そして、図１では、表面９Ｄを、粗面Ｓの凹凸が目立つように、誇張して示している。また、Ｃｕ再配線９において第１樹脂膜７の貫通孔７Ａに入り込んでいる部分の表面９Ｄは、貫通孔７Ａに応じて少し窪んでいる。   The surface of the Cu rewiring 9 other than the surface in contact with the first barrier film 8 (the lower surface in FIG. 1) is referred to as a surface 9D. The surface 9D includes not only the upper surface in FIG. 9 but also an end surface along the thickness direction (vertical direction in FIG. 1) of the Cu rewiring 9. The entire surface 9D is a roughened surface S that has been roughened. Here, the “rough surface S” refers to a surface that has been processed to be uneven so that the reflectivity is 20% or more and 25% or less when light is projected. Incidentally, the reflectance at the surface not subjected to the roughening treatment is larger than 25%. Further, the surface roughness (10-point average surface roughness) Rz of the rough surface S is 0.90 μm or more and 1.20 μm or less. In FIG. 1, the surface 9D is exaggerated so that the unevenness of the rough surface S is conspicuous. Further, the surface 9D of the portion of the Cu rewiring 9 that has entered the through hole 7A of the first resin film 7 is slightly depressed according to the through hole 7A.

有機被膜１０は、Ｃｕ再配線９の酸化を防止するために設けられている。有機被膜１０は、Ｃｕ再配線９上に積層され、Ｃｕ再配線９の表面９Ｄの全域および第１バリア膜８の外周の端面（図１の場合は、左右の端面）を覆っている。有機被膜１０は、Ｎ（窒素）、Ｃ（炭素）およびＣｕ（銅）を成分とする化合物からなる有機銅被膜であり、耐熱性および耐酸化性を有する材料からなる。有機被膜１０の厚さは、５０Å程度である。有機被膜１０は、Ｃｕ再配線９の銅表面に、銅を含まない所定の薬液をつけることで銅配線（Ｃｕ再配線９）の表面に銅と有機物との化合物を成長させることによって形成される。有機被膜１０の表面１０Ａは、図１に示すように、Ｃｕ再配線９の表面９Ｄの粗面Ｓにおける凹凸に応じて、ギザギザになっていてもよい。   The organic coating 10 is provided to prevent oxidation of the Cu rewiring 9. The organic coating 10 is laminated on the Cu rewiring 9 and covers the entire surface 9D of the Cu rewiring 9 and the outer peripheral end faces of the first barrier film 8 (in the case of FIG. 1, the left and right end faces). The organic coating 10 is an organic copper coating made of a compound containing N (nitrogen), C (carbon) and Cu (copper) as components, and is made of a material having heat resistance and oxidation resistance. The thickness of the organic coating 10 is about 50 mm. The organic coating 10 is formed by growing a compound of copper and organic matter on the surface of the copper wiring (Cu rewiring 9) by applying a predetermined chemical solution not containing copper to the copper surface of the Cu rewiring 9. . As shown in FIG. 1, the surface 10 </ b> A of the organic coating 10 may be jagged according to the unevenness on the rough surface S of the surface 9 </ b> D of the Cu rewiring 9.

第２樹脂膜１１は、樹脂（たとえばエポキシ樹脂）からなる有機膜である。第２樹脂膜１１は、第１樹脂膜７および有機被膜１０上に積層されている。第２樹脂膜１１は、Ｃｕ再配線９の表面９Ｄを覆っている有機被膜１０において第１樹脂膜７から露出されている部分（図１における上面および側面）の全域を覆っている。そのため、第２樹脂膜１１は、有機被膜１０を介して、Ｃｕ再配線９の表面９Ｄを被覆している。Ｃｕ再配線９の表面９Ｄ（粗面Ｓ）は、Ｃｕ再配線９における第２樹脂膜１１との界面になっている。   The second resin film 11 is an organic film made of a resin (for example, an epoxy resin). The second resin film 11 is laminated on the first resin film 7 and the organic coating 10. The second resin film 11 covers the entire region (the upper surface and the side surface in FIG. 1) exposed from the first resin film 7 in the organic coating 10 that covers the surface 9 </ b> D of the Cu rewiring 9. Therefore, the second resin film 11 covers the surface 9 </ b> D of the Cu rewiring 9 via the organic coating 10. The surface 9D (rough surface S) of the Cu rewiring 9 is an interface with the second resin film 11 in the Cu rewiring 9.

この場合、Ｃｕ再配線９の表面９Ｄにおける粗面Ｓは、その凹凸が樹脂膜１６に食い込むように樹脂膜１６の第２樹脂膜１１に密着する。これによって、樹脂膜１６（第２樹脂膜１１）はＣｕ再配線９の表面９Ｄから剥がれにくくなるので、Ｃｕ再配線９と、その周囲の樹脂膜１６との密着性の向上を図ることができ、半導体装置１の高信頼性を実現できる。   In this case, the rough surface S on the surface 9 </ b> D of the Cu rewiring 9 is in close contact with the second resin film 11 of the resin film 16 so that the unevenness thereof bites into the resin film 16. This makes it difficult for the resin film 16 (second resin film 11) to be peeled off from the surface 9D of the Cu rewiring 9, so that the adhesion between the Cu rewiring 9 and the surrounding resin film 16 can be improved. Therefore, high reliability of the semiconductor device 1 can be realized.

ここで、Ｃｕ再配線９の表面９Ｄと第２樹脂膜１１との間における密着力低下の原因は、Ｃｕ再配線９の表面９ＤにＣｕの酸化物が形成されて当該表面９Ｄと第２樹脂膜１１との間で成長することによるものと考えられる。また、Ｃｕ再配線９の成分であるＣｕが、密着性に関して樹脂膜と相性が悪いことも原因と考えられる。
Ｃｕ再配線９の表面９Ｄに粗面Ｓを形成せずに、表面９Ｄを有機被膜１０で覆うだけでも、密着力低下をある程度抑えることができる。しかし、前述したように、Ｃｕ再配線９の幅Ｗ（図２参照）は、６９０μｍと比較的広いので、Ｃｕ再配線９と樹脂膜１６（第２樹脂膜１１）との対向面積が広くなっている。この場合、Ｃｕ再配線９と樹脂膜１６との密着性を前記対向面積全域に亘って維持することは、Ｃｕ再配線９の表面９Ｄを有機被膜１０で覆うだけでは困難である。特に、Ｃｕ再配線９において一端部９Ａと他端部９Ｂとの間の中間部９Ｃ（図２において１点鎖線で囲った領域）における（Ｃｕ再配線９と樹脂膜１６との）密着性の確保は難しい。 Here, the cause of the decrease in adhesion between the surface 9D of the Cu rewiring 9 and the second resin film 11 is that Cu oxide is formed on the surface 9D of the Cu rewiring 9 and the surface 9D and the second resin are formed. This is considered to be due to growth between the film 11 and the film 11. Another possible cause is that Cu, which is a component of the Cu rewiring 9, is incompatible with the resin film with respect to adhesion.
Even if the surface 9D is simply covered with the organic coating 10 without forming the rough surface S on the surface 9D of the Cu rewiring 9, it is possible to suppress a decrease in the adhesion strength to some extent. However, as described above, since the width W (see FIG. 2) of the Cu rewiring 9 is relatively wide at 690 μm, the facing area between the Cu rewiring 9 and the resin film 16 (second resin film 11) is widened. ing. In this case, it is difficult to maintain the adhesion between the Cu rewiring 9 and the resin film 16 over the entire area of the opposing area simply by covering the surface 9D of the Cu rewiring 9 with the organic coating 10. In particular, in the Cu rewiring 9, the adhesiveness (between the Cu rewiring 9 and the resin film 16) in the intermediate portion 9 </ b> C (the region surrounded by the one-dot chain line in FIG. 2) between the one end 9 </ b> A and the other end 9 </ b> B. It is difficult to secure.

そこで、Ｃｕ再配線９の表面９Ｄに粗面Ｓを設けることによって、前記対向面積全域に亘る密着性の向上が可能になっている。さらに、Ｃｕ再配線９の表面９Ｄと第２樹脂膜１１との間に配置された有機被膜１０が、Ｃｕ再配線９の表面９Ｄのコーティング膜となって、Ｃｕ再配線９の表面９Ｄと樹脂膜１６（第２樹脂膜１１）とをより強固に密着させるので、Ｃｕ再配線９と、その周囲の樹脂膜１６との密着性の更なる向上を図ることができる。   Therefore, by providing the rough surface S on the surface 9D of the Cu rewiring 9, it is possible to improve the adhesion over the entire area of the facing area. Furthermore, the organic coating 10 disposed between the surface 9D of the Cu rewiring 9 and the second resin film 11 serves as a coating film for the surface 9D of the Cu rewiring 9, and the surface 9D of the Cu rewiring 9 and the resin Since the film 16 (second resin film 11) is more firmly adhered, the adhesion between the Cu rewiring 9 and the surrounding resin film 16 can be further improved.

そして、第２樹脂膜１１は、有機被膜１０を覆っているだけでなく、第１樹脂膜７の表面７Ｃにおいて有機被膜１０が設けられていない部分の全域も覆っている。そのため、第１樹脂膜７と第２樹脂膜１１とは、平面視における有機被膜１０（Ｃｕ再配線９）以外の領域では、接触している。つまり、第１樹脂膜７および第２樹脂膜１１という樹脂膜同士が強固に密着していることから、第１樹脂膜７と第２樹脂膜１１との接触部分の周囲（特に、Ｃｕ再配線９の一端部９Ａの周囲）においては、第２樹脂膜１１はＣｕ再配線９の表面９Ｄから剥がれにくくなるので、Ｃｕ再配線９と、その周囲の第２樹脂膜１１との密着性の更なる向上を図ることができる。このように共に樹脂からなる第１樹脂膜７および第２樹脂膜１１は、樹脂膜１６を構成している。   The second resin film 11 not only covers the organic film 10 but also covers the entire area of the surface 7C of the first resin film 7 where the organic film 10 is not provided. Therefore, the first resin film 7 and the second resin film 11 are in contact in a region other than the organic coating 10 (Cu rewiring 9) in plan view. That is, since the resin films of the first resin film 7 and the second resin film 11 are firmly adhered to each other, the periphery of the contact portion between the first resin film 7 and the second resin film 11 (particularly, Cu rewiring) Since the second resin film 11 is unlikely to be peeled off from the surface 9D of the Cu rewiring 9 in the vicinity of one end portion 9A of 9, the adhesion between the Cu rewiring 9 and the surrounding second resin film 11 is further improved. Can be improved. As described above, the first resin film 7 and the second resin film 11 both made of resin constitute a resin film 16.

一方、平面視において有機被膜１０と一致する領域では、第１樹脂膜７と第２樹脂膜１１との間に、Ｃｕ再配線９および有機被膜１０が配置されていて、第２樹脂膜１１は、Ｃｕ再配線９に対する第１樹脂膜７の反対側に配置されている。
第２樹脂膜１１では、平面視においてＣｕ再配線９の他端部９Ｂと一致する部分に、貫通孔１１Ａが形成されている。第２樹脂膜１１において貫通孔１１Ａを縁取る部分は、傾斜面１１Ｂになっていて、貫通孔１１Ａは、基板２から離れるのに従って、次第に大きくなっている。第２樹脂膜１１において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面１１Ｃということにする。 On the other hand, the Cu rewiring 9 and the organic coating 10 are disposed between the first resin film 7 and the second resin film 11 in a region that coincides with the organic coating 10 in plan view. , Disposed on the opposite side of the first resin film 7 with respect to the Cu rewiring 9.
In the second resin film 11, a through hole 11 </ b> A is formed in a portion that coincides with the other end portion 9 </ b> B of the Cu rewiring 9 in a plan view. A portion of the second resin film 11 that borders the through hole 11 </ b> A is an inclined surface 11 </ b> B, and the through hole 11 </ b> A gradually increases as the distance from the substrate 2 increases. In the second resin film 11, the surface opposite to the element formation surface 2A side (the upper surface in FIG. 1) is referred to as a surface 11C.

第２バリア膜１２は、Ｔｉ（チタン）からなる。第２バリア膜１２は、第２樹脂膜１１の表面１１Ｃにおける一部の領域上に積層されている。第２バリア膜１２は、第２樹脂膜１１の貫通孔１１Ａに入り込んで、傾斜面１１Ｂの全域を覆い、有機被膜１０の表面１０Ａ（Ｃｕ再配線９の表面９Ｄ）において第２樹脂膜１１の貫通孔１１Ａから露出された部分の全域も覆っている。   The second barrier film 12 is made of Ti (titanium). The second barrier film 12 is laminated on a partial region on the surface 11C of the second resin film 11. The second barrier film 12 enters the through hole 11A of the second resin film 11 and covers the entire area of the inclined surface 11B, and the surface 10A of the organic coating 10 (the surface 9D of the Cu rewiring 9) of the second resin film 11 is covered. The entire region exposed from the through hole 11A is also covered.

外部接続端子１３は、Ｃｕからなる。外部接続端子１３は、第２バリア膜１２上に積層されつつ、第２樹脂膜１１の貫通孔１１Ａに埋め込まれている。外部接続端子１３は、貫通孔１１Ａにおいて第２樹脂膜１１を貫通し、第２バリア膜１２を介してＣｕ再配線９に対して電気的に接続されている。外部接続端子１３の一部は、第２樹脂膜１１の貫通孔１１Ａから、その周囲にはみ出している。当該一部を、挟み部分１３Ａということにする。平面視における貫通孔１１Ａの周囲の領域では、Ｃｕ再配線９、有機被膜１０、第２樹脂膜１１および挟み部分１３Ａがこの順番で積層されている。そのため、挟み部分１３Ａは、Ｃｕ再配線９および有機被膜１０との間で、第２樹脂膜１１を挟んでいる。つまり、外部接続端子１３の挟み部分１３Ａが第２樹脂膜１１をＣｕ再配線９へ押さえ付けていることから、挟み部分１３Ａの周囲（特に、Ｃｕ再配線９の他端部９Ｂの周囲）においては、第２樹脂膜１１はＣｕ再配線９の表面９Ｄから剥がれにくくなる。よって、Ｃｕ再配線９と、その周囲の第２樹脂膜１１との密着性の更なる向上を図ることができる。   The external connection terminal 13 is made of Cu. The external connection terminal 13 is embedded on the through hole 11 </ b> A of the second resin film 11 while being stacked on the second barrier film 12. The external connection terminal 13 penetrates the second resin film 11 through the through hole 11 </ b> A and is electrically connected to the Cu rewiring 9 through the second barrier film 12. A part of the external connection terminal 13 protrudes from the through hole 11A of the second resin film 11 to the periphery thereof. This part is referred to as a sandwiching part 13A. In a region around the through hole 11A in plan view, the Cu rewiring 9, the organic coating 10, the second resin film 11, and the sandwiched portion 13A are laminated in this order. Therefore, the sandwiched portion 13 </ b> A sandwiches the second resin film 11 between the Cu rewiring 9 and the organic coating 10. That is, since the sandwiching portion 13A of the external connection terminal 13 presses the second resin film 11 against the Cu rewiring 9, the periphery of the sandwiching portion 13A (particularly around the other end 9B of the Cu rewiring 9). The second resin film 11 is unlikely to peel off from the surface 9D of the Cu rewiring 9. Therefore, it is possible to further improve the adhesion between the Cu rewiring 9 and the surrounding second resin film 11.

そして、図１における外部接続端子１３の上面を、表面１３Ｂということにする。表面１３Ｂにおいて平面視で第２樹脂膜１１の貫通孔１１Ａと一致する部分は、貫通孔１１Ａに応じて少し窪んでいる。表面１３Ｂには、半田ボール１７が形成される。
この半導体装置１では、回路素子３と、パッド端子５と、第１バリア膜８と、Ｃｕ再配線９と、第２バリア膜１２と、外部接続端子１３とが電気的に接続されている。そのため、半田ボール１７からの外部電力が回路素子３に供給されることによって、回路素子３が動作することができる。 The upper surface of the external connection terminal 13 in FIG. 1 is referred to as a surface 13B. A portion of the surface 13B that coincides with the through hole 11A of the second resin film 11 in plan view is slightly depressed according to the through hole 11A. Solder balls 17 are formed on the surface 13B.
In the semiconductor device 1, the circuit element 3, the pad terminal 5, the first barrier film 8, the Cu rewiring 9, the second barrier film 12, and the external connection terminal 13 are electrically connected. Therefore, the external electric power from the solder ball 17 is supplied to the circuit element 3 so that the circuit element 3 can operate.

図３は、半導体装置１の製造方法を示したフローチャートである。図４Ａ〜図４Ｋは、図１に示す半導体装置１の製造方法を示す図解的な断面図である。
次に、図３および図４Ａ〜図４Ｋを参照しながら、図１に示す半導体装置１の製造方法を説明する。
まず、図４Ａに示すように、基板２（厳密には、基板２の元となるウエハ）を作製する。ＬＳＩ製造工程として、基板２の素子形成面２Ａに、前述した酸化膜４、パッド端子５、パッシベーション膜６を形成する。 FIG. 3 is a flowchart showing a method for manufacturing the semiconductor device 1. 4A to 4K are schematic sectional views showing a method for manufacturing the semiconductor device 1 shown in FIG.
Next, a method for manufacturing the semiconductor device 1 shown in FIG. 1 will be described with reference to FIGS. 3 and 4A to 4K.
First, as shown in FIG. 4A, a substrate 2 (strictly speaking, a wafer from which the substrate 2 is based) is manufactured. As the LSI manufacturing process, the above-described oxide film 4, pad terminal 5, and passivation film 6 are formed on the element formation surface 2A of the substrate 2.

次に、パッド端子５およびパッシベーション膜６上の全域に、ポリイミド膜を形成する。このポリイミド膜を、図示しないマスクを用いて露光し、当該ポリイミド膜に熱処理（キュア処理）を施す。すると、当該ポリイミド膜は、図４Ｂに示すように、貫通孔７Ａおよび傾斜面７Ｂが形成された第１樹脂膜７となる（図３のステップＳ１）。
次いで、スパッタ法により、Ｔｉからなる膜（Ｔｉ膜２０）と、Ｃｕからなる膜（Ｃｕ膜２１）とを、この順番で、第１樹脂膜７上に形成する。図４Ｃに示すように、Ｔｉ膜２０およびＣｕ膜２１は、互いに重なった状態で、第１樹脂膜７の表面７Ｃの全域を覆い、さらに、第１樹脂膜７の貫通孔７Ａに入り込んで、第１樹脂膜７の傾斜面７Ｂとパッド端子５の表面５Ａとを覆っている。 Next, a polyimide film is formed over the entire area on the pad terminal 5 and the passivation film 6. This polyimide film is exposed using a mask (not shown), and the polyimide film is subjected to heat treatment (curing treatment). Then, as shown in FIG. 4B, the polyimide film becomes the first resin film 7 in which the through holes 7A and the inclined surfaces 7B are formed (Step S1 in FIG. 3).
Next, a film made of Ti (Ti film 20) and a film made of Cu (Cu film 21) are formed on the first resin film 7 in this order by sputtering. As shown in FIG. 4C, the Ti film 20 and the Cu film 21 cover the entire surface 7C of the first resin film 7 in a state of overlapping each other, and further enter the through hole 7A of the first resin film 7, The inclined surface 7B of the first resin film 7 and the surface 5A of the pad terminal 5 are covered.

次いで、図４Ｄに示すように、Ｃｕ膜２１上に、レジストパターン２２を形成する。レジストパターン２２には、開口２３が形成されている。平面視において、１つの開口２３は、１つのＣｕ再配線９（図１および図２参照）と一致している。
次いで、Ｃｕ再配線９を形成する（図３のステップＳ２）。具体的には、図４Ｅに示すように、レジストパターン２２の開口２３から露出されているＣｕ膜２１の表面にＣｕのめっきを施す。このとき、開口２３に露出されているＣｕ膜２１がシード層となり、Ｃｕ膜２１上にＣｕが堆積する。Ｃｕ膜２１上のＣｕが所定厚さになると、開口２３内には、Ｃｕ膜２１およびＣｕ膜２１上のＣｕによって、Ｃｕ再配線９が形成される。 Next, as shown in FIG. 4D, a resist pattern 22 is formed on the Cu film 21. An opening 23 is formed in the resist pattern 22. In plan view, one opening 23 coincides with one Cu rewiring 9 (see FIGS. 1 and 2).
Next, a Cu rewiring 9 is formed (step S2 in FIG. 3). Specifically, as shown in FIG. 4E, Cu plating is performed on the surface of the Cu film 21 exposed from the opening 23 of the resist pattern 22. At this time, the Cu film 21 exposed in the opening 23 becomes a seed layer, and Cu is deposited on the Cu film 21. When the Cu on the Cu film 21 has a predetermined thickness, the Cu rewiring 9 is formed in the opening 23 by the Cu film 21 and the Cu on the Cu film 21.

次いで、レジストパターン２２を剥離する。そして、Ｔｉ膜２０およびＣｕ膜２１において今までレジストパターン２２に覆われていた部分（平面視でレジストパターン２２と一致していた部分）を、図４Ｆに示すように、エッチングにより除去する。残ったＴｉ膜２０は、前述した第１バリア膜８となり、残ったＣｕ膜２１は、Ｃｕ再配線９の一部となる。   Next, the resist pattern 22 is peeled off. Then, the portion of the Ti film 20 and Cu film 21 that has been covered by the resist pattern 22 so far (the portion that matches the resist pattern 22 in plan view) is removed by etching, as shown in FIG. 4F. The remaining Ti film 20 becomes the first barrier film 8 described above, and the remaining Cu film 21 becomes a part of the Cu rewiring 9.

次いで、Ｃｕ再配線９の表面９Ｄを粗化処理する（図３のステップＳ３）。具体的には、Ｈ２Ｏ２（過酸化水素）およびＨ２ＳＯ４（硫酸）を含むエッチング液で、Ｃｕ再配線９の表面９Ｄを、エッチング量が０．７μｍ以上となるように、所定時間（粗化処理時間ということにする）エッチングする。エッチング液では、Ｈ２Ｏ２が表面９Ｄを酸化し、Ｈ２ＳＯ４が表面９Ｄ（表面９Ｄの酸化銅）をエッチングする。このような粗化処理により、図４Ｇに示すように、Ｃｕ再配線９の表面９Ｄに粗面Ｓが形成される。なお、目標の粗面Ｓが形成されたか否かは、原子間力顕微鏡（ＡＦＭ）で観察することによって、確認できる。 Next, the surface 9D of the Cu rewiring 9 is roughened (step S3 in FIG. 3). Specifically, the surface 9D of the Cu rewiring 9 is predetermined with an etching solution containing H 2 O 2 (hydrogen peroxide) and H 2 SO 4 (sulfuric acid) so that the etching amount is 0.7 μm or more. Etching time (referred to as roughening treatment time). In the etching solution, H 2 O 2 oxidizes the surface 9D, and H 2 SO 4 etches the surface 9D (copper oxide on the surface 9D). By such a roughening treatment, a rough surface S is formed on the surface 9D of the Cu rewiring 9 as shown in FIG. 4G. Whether or not the target rough surface S is formed can be confirmed by observing with an atomic force microscope (AFM).

次いで、図４Ｈに示すように、Ｃｕ再配線９の表面９Ｄに、有機被膜１０を形成する。具体的には、Ｃｕ再配線９の表面９Ｄに、有機被膜１０の材料をスピンコートで塗布したり、当該材料の溶液にＣｕ再配線９を浸けたりし、その後、余った材料を水で洗い落す。
次に、第１樹脂膜７および有機被膜１０上の全域に、ポリイミド膜を形成する。このポリイミド膜を、リソグラフィ工程により、図示しないマスクを用いて露光し、当該ポリイミド膜に熱処理（キュア処理）を施す。すると、当該ポリイミド膜は、図４Ｉに示すように、貫通孔１１Ａおよび傾斜面１１Ｂが形成された第２樹脂膜１１（樹脂膜１６）となり（図３のステップＳ４）、有機被膜１０の表面１０Ａ（換言すれば、Ｃｕ再配線９の表面９Ｄ）を被覆している。 Next, as shown in FIG. 4H, an organic coating 10 is formed on the surface 9D of the Cu rewiring 9. Specifically, the material of the organic film 10 is applied to the surface 9D of the Cu rewiring 9 by spin coating, or the Cu rewiring 9 is immersed in a solution of the material, and then the remaining material is washed with water. Drop.
Next, a polyimide film is formed all over the first resin film 7 and the organic coating 10. The polyimide film is exposed by a lithography process using a mask (not shown), and the polyimide film is subjected to heat treatment (curing treatment). Then, as shown in FIG. 4I, the polyimide film becomes the second resin film 11 (resin film 16) in which the through holes 11A and the inclined surfaces 11B are formed (Step S4 in FIG. 3), and the surface 10A of the organic coating 10 is formed. (In other words, the surface 9D of the Cu rewiring 9) is covered.

次いで、スパッタ法により、Ｔｉからなる膜（Ｔｉ膜２４）と、Ｃｕからなる膜（Ｃｕ膜２５）とを、この順番で、第２樹脂膜１１上に形成する。図４Ｊに示すように、Ｔｉ膜２４およびＣｕ膜２５は、互いに重なった状態で、第２樹脂膜１１の表面１１Ｃの全域を覆い、さらに、第２樹脂膜１１の貫通孔１１Ａに入り込んで、第２樹脂膜１１の傾斜面１１Ｂと貫通孔１１Ａ内における有機被膜１０の表面１０Ａとを覆っている。   Next, a film made of Ti (Ti film 24) and a film made of Cu (Cu film 25) are formed on the second resin film 11 in this order by sputtering. As shown in FIG. 4J, the Ti film 24 and the Cu film 25 cover the entire surface 11C of the second resin film 11 in a state of overlapping each other, and further enter the through hole 11A of the second resin film 11, The inclined surface 11B of the second resin film 11 and the surface 10A of the organic coating 10 in the through hole 11A are covered.

次いで、図４Ｊに示すように、Ｃｕ膜２５上に、レジストパターン２６を形成する。レジストパターン２６には、開口２７が形成されている。平面視において、１つの開口２７は、１つの外部接続端子１３（図１参照）と一致している。
次いで、外部接続端子１３を形成する（図３のステップＳ５）。具体的には、図４Ｋに示すように、レジストパターン２６の開口２７から露出されているＣｕ膜２５の表面にＣｕのめっきを施す。このとき、開口２７に露出されているＣｕ膜２５がシード層となり、Ｃｕ膜２５の上にＣｕが堆積する。Ｃｕ膜２５上のＣｕが所定厚さになると、開口２７内には、Ｃｕ膜２５およびＣｕ膜２５上のＣｕによって、外部接続端子１３が形成される。 Next, as shown in FIG. 4J, a resist pattern 26 is formed on the Cu film 25. An opening 27 is formed in the resist pattern 26. In plan view, one opening 27 coincides with one external connection terminal 13 (see FIG. 1).
Next, the external connection terminal 13 is formed (step S5 in FIG. 3). Specifically, as shown in FIG. 4K, Cu plating is applied to the surface of the Cu film 25 exposed from the opening 27 of the resist pattern 26. At this time, the Cu film 25 exposed in the opening 27 becomes a seed layer, and Cu is deposited on the Cu film 25. When Cu on the Cu film 25 has a predetermined thickness, the external connection terminal 13 is formed in the opening 27 by the Cu film 25 and the Cu on the Cu film 25.

次いで、レジストパターン２６を剥離する。そして、Ｔｉ膜２４およびＣｕ膜２５において今までレジストパターン２６に覆われていた部分（平面視でレジストパターン２６と一致していた部分）を、エッチングにより除去する。残ったＴｉ膜２４は、前述した第２バリア膜１２となり、残ったＣｕ膜２５は、外部接続端子１３の一部となる。
そして、隣り合う半導体装置１を、境界線Ｌで分離すると、個々の半導体装置１が得られる。 Next, the resist pattern 26 is peeled off. Then, portions of the Ti film 24 and Cu film 25 that have been covered by the resist pattern 26 so far (portions that coincide with the resist pattern 26 in plan view) are removed by etching. The remaining Ti film 24 becomes the second barrier film 12 described above, and the remaining Cu film 25 becomes a part of the external connection terminal 13.
Then, when the adjacent semiconductor devices 1 are separated by the boundary line L, individual semiconductor devices 1 are obtained.

図５は、前述した粗化処理時間と、飽和蒸気加圧試験（ＰＣＴ）でのＮＧ数との関係を示すグラフである。
飽和蒸気加圧試験とは、半導体装置１に対して飽和蒸気を浴びせ続ける耐久試験であり、飽和蒸気加圧試験の最中に、Ｃｕ再配線９の表面９ＤにＣｕの酸化物が形成された半導体装置１は、ＮＧ（不合格）となる。飽和蒸気加圧試験の時間が長くなるほど、半導体装置１にとっては厳しくなる。 FIG. 5 is a graph showing the relationship between the roughening treatment time described above and the NG number in the saturated steam pressurization test (PCT).
The saturated vapor pressure test is an endurance test in which the semiconductor device 1 is continuously exposed to saturated vapor, and Cu oxide was formed on the surface 9D of the Cu rewiring 9 during the saturated vapor pressure test. The semiconductor device 1 becomes NG (failed). The longer the time of the saturated vapor pressure test, the more severe it is for the semiconductor device 1.

そして、前述した粗化処理において、粗化処理時間を長くすると、Ｃｕ再配線９の表面９Ｄのエッチング量が増えるので、表面９Ｄの粗面Ｓが粗くなる。このことを踏まえて 図５を参照すると、３００ｈ（時間）続ける飽和蒸気加圧試験の場合、粗化処理時間が１０ｓ（秒）以上であった半導体装置１であれば、ＮＧ数（ＮＧになった半導体装置１のカウント数）を１つも発生せずにクリアできる（三角のドットを参照）。４００ｈ続ける（厳しい）飽和蒸気加圧試験の場合、粗化処理時間が４０ｓ以上であった半導体装置１であれば、ＮＧ数を１つも発生せずにクリアできる（四角のドットを参照）。５００ｈ続ける（さらに厳しい）飽和蒸気加圧試験の場合、粗化処理時間が８０ｓ以上であった半導体装置１であれば、前述したエッチング量が０．７μｍ以上となり、ＮＧ数を１つも発生せずにクリアできる（菱形のドットを参照）。そのため、粗化処理時間は、１０ｓ以上であればよく、好ましくは、４０ｓ以上であり、さらに好ましくは、８０ｓ以上であるとよい。そうすれば、厳しい飽和蒸気加圧試験をクリアできるように、半導体装置１の信頼性を向上させることができる。   And in the roughening process mentioned above, if the roughening process time is lengthened, the etching amount of the surface 9D of the Cu rewiring 9 increases, so that the rough surface S of the surface 9D becomes rough. Based on this, referring to FIG. 5, in the case of the saturated steam pressurization test that continues for 300 hours (hours), if the semiconductor device 1 has a roughening treatment time of 10 s (seconds) or more, the number of NGs (NG). The count number of the semiconductor device 1 can be cleared without generating any one (see triangular dots). In the case of the saturated vapor pressure test that continues for 400 hours (severe), if the semiconductor device 1 has a roughening treatment time of 40 s or more, it can be cleared without generating any NG number (see square dots). In the case of the saturated vapor pressure test that continues for 500 hours (more severe), if the semiconductor device 1 has a roughening processing time of 80 s or more, the etching amount described above is 0.7 μm or more, and no NG number is generated. (See diamonds). Therefore, the roughening treatment time may be 10 s or more, preferably 40 s or more, and more preferably 80 s or more. Then, the reliability of the semiconductor device 1 can be improved so that a severe saturated vapor pressure test can be cleared.

また、粗化処理時間と、粗面Ｓにおける反射率（平均反射率）と、粗面Ｓにおける表面粗さＲｚとの関係については、以下（１）〜（４）の４つのデータが得られている。
（１）粗化処理なし（粗化処理時間は０ｓ）の場合、平均反射率は、２８．３％であり、表面粗さＲｚは、０．８９μｍ。
（２）粗化処理時間が３０ｓの場合、平均反射率は、２２．７％であり、表面粗さＲｚは、０．９６μｍ。
（３）粗化処理時間が６０ｓの場合、平均反射率は、２１．９％であり、表面粗さＲｚは、１．１１μｍ。
（４）粗化処理時間が９０ｓの場合、平均反射率は、２１．５％であり、表面粗さＲｚは、１．２０μｍ。 Regarding the relationship between the roughening time, the reflectance (average reflectance) on the rough surface S, and the surface roughness Rz on the rough surface S, the following four data (1) to (4) are obtained. ing.
(1) In the case of no roughening treatment (roughening treatment time is 0 s), the average reflectance is 28.3% and the surface roughness Rz is 0.89 μm.
(2) When the roughening treatment time is 30 s, the average reflectance is 22.7% and the surface roughness Rz is 0.96 μm.
(3) When the roughening treatment time is 60 s, the average reflectance is 21.9% and the surface roughness Rz is 1.11 μm.
(4) When the roughening treatment time is 90 s, the average reflectance is 21.5% and the surface roughness Rz is 1.20 μm.

これら（１）〜（４）にデータより、粗化処理時間の代わりに、平均反射率や表面粗さＲｚに基づいて粗面Ｓを特定する場合には、粗面Ｓにおける平均反射率は、２５％以下がよく、２３％以下が好ましく、２２％以下がさらに好ましい。また、粗面Ｓにおける表面粗さＲｚは、０．９５μｍ以上がよく、１．１０μｍ以上が好ましく、１．２０以上がさらに好ましい。   From these data (1) to (4), when specifying the rough surface S based on the average reflectance and the surface roughness Rz instead of the roughening processing time, the average reflectance on the rough surface S is: It is preferably 25% or less, preferably 23% or less, and more preferably 22% or less. Further, the surface roughness Rz on the rough surface S is preferably 0.95 μm or more, preferably 1.10 μm or more, and more preferably 1.20 or more.

以上の他にも、この発明は、様々な形態での実施が可能であり、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、前述した実施形態では、Ｃｕ再配線９の表面９Ｄの全域に粗面Ｓを設けているが、表面９Ｄにおいて、第２樹脂膜１１との密着性が弱い領域だけに粗面Ｓを設けても構わない。 In addition to the above, the present invention can be implemented in various forms, and various design changes can be made within the scope of matters described in the claims.
For example, in the above-described embodiment, the rough surface S is provided over the entire surface 9D of the Cu rewiring 9, but the rough surface S is provided only in a region where the adhesion with the second resin film 11 is weak on the surface 9D. It doesn't matter.

また、有機被膜１０を省略した構成もあり得る。   Further, there may be a configuration in which the organic coating 10 is omitted.

１ 半導体装置
２ 基板
２Ａ 素子形成面
５ パッド端子
７ 第１樹脂膜
９ Ｃｕ再配線
９Ｄ 表面
１０ 有機被膜
１１ 第２樹脂膜
１３ 外部接続端子
１３Ａ 挟み部分
１６ 樹脂膜
Ｓ 粗面 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Board | substrate 2A Element formation surface 5 Pad terminal 7 1st resin film 9 Cu rewiring 9D Surface 10 Organic film 11 2nd resin film 13 External connection terminal 13A Nipping part 16 Resin film S Rough surface

Claims (11)

チップサイズパッケージの半導体装置であって、
素子形成面を有する基板と、
前記素子形成面に設けられたパッド端子と、
前記パッド端子から延び出たＣｕ再配線と、
前記Ｃｕ再配線の表面を被覆する樹脂膜と、
前記Ｃｕ再配線の表面と前記樹脂膜との間に配置される有機被膜とを含み、
前記Ｃｕ再配線の表面は、粗化処理された粗面を含み、
前記有機被膜の表面は、前記粗面における凹凸に応じて表面粗さＲｚが０．９５μｍ以上のギザギザになっている、半導体装置。 A semiconductor device in a chip size package,
A substrate having an element formation surface;
Pad terminals provided on the element forming surface;
Cu rewiring extending from the pad terminal;
A resin film covering the surface of the Cu rewiring;
An organic coating disposed between the surface of the Cu rewiring and the resin film,
The surface of the Cu rewiring includes a roughened surface,
The surface of the organic coating is a semiconductor device having a jagged surface roughness Rz of 0.95 μm or more according to the irregularities on the rough surface. 前記有機被膜は、Ｃ、ＮおよびＣｕを含む化合物からなる有機銅被膜である、請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the organic coating is an organic copper coating made of a compound containing C, N, and Cu. 前記粗面における反射率は、２０％以上２５％以下である、請求項１または２記載の半導体装置。   The semiconductor device according to claim 1, wherein a reflectance of the rough surface is 20% or more and 25% or less. 前記粗面の表面粗さＲｚは、０．９５μｍ以上である、請求項１〜３のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the rough surface has a surface roughness Rz of 0.95 μm or more. 前記樹脂膜は、
前記基板と前記Ｃｕ再配線との間に配置された第１樹脂膜と、
前記Ｃｕ再配線に対する前記第１樹脂膜の反対側に配置される第２樹脂膜とを含み、
前記粗面は、前記Ｃｕ再配線における前記第２樹脂膜との界面に設けられている、請求項１〜４のいずれか一項に記載の半導体装置。 The resin film is
A first resin film disposed between the substrate and the Cu rewiring;
A second resin film disposed on the opposite side of the first resin film with respect to the Cu rewiring,
The semiconductor device according to claim 1, wherein the rough surface is provided at an interface with the second resin film in the Cu rewiring. 前記第１樹脂膜と前記第２樹脂膜とが接触している、請求項５記載の半導体装置。   The semiconductor device according to claim 5, wherein the first resin film and the second resin film are in contact with each other. 前記第２樹脂膜を貫通して前記Ｃｕ再配線に接続された外部接続端子を含み、
前記外部接続端子は、前記Ｃｕ再配線との間で前記第２樹脂膜を挟む挟み部分を含む、請求項５または６記載の半導体装置。 Including an external connection terminal penetrating the second resin film and connected to the Cu rewiring,
The semiconductor device according to claim 5, wherein the external connection terminal includes a sandwiching portion that sandwiches the second resin film with the Cu rewiring. チップサイズパッケージの半導体装置の製造方法であって、
基板の素子形成面にパッド端子を形成する工程と、
前記パッド端子から延び出るＣｕ再配線を形成する工程と、
前記Ｃｕ再配線の表面を粗化処理し、当該表面に粗面を形成する工程と、
前記Ｃｕ再配線の表面を、樹脂膜で被覆する工程と、
前記Ｃｕ再配線の表面と前記樹脂膜との間に、ＣおよびＮからなり、表面が前記粗面における凹凸に応じて表面粗さＲｚが０．９５μｍ以上のギザギザになった有機被膜を形成する工程とを含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device having a chip size package,
Forming pad terminals on the element forming surface of the substrate;
Forming a Cu rewiring extending from the pad terminal;
Roughening the surface of the Cu rewiring and forming a rough surface on the surface;
Coating the surface of the Cu rewiring with a resin film;
Between the surface of the Cu rewiring and the resin film, an organic film made of C and N and having a jagged surface roughness Rz of 0.95 μm or more is formed according to the irregularities on the rough surface. A method of manufacturing a semiconductor device. 前記Ｃｕ再配線の表面の粗化処理は、エッチング液で当該表面をエッチングする処理を含む、請求項８記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 8, wherein the roughening process of the surface of the Cu rewiring includes a process of etching the surface with an etchant. 前記エッチング液は、Ｈ２Ｏ２およびＨ２ＳＯ４を含む、請求項９記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 9, wherein the etching solution contains H 2 O 2 and H 2 SO 4 . 前記樹脂膜を貫通して前記Ｃｕ再配線に接続される外部接続端子を形成する工程を含む、請求項８〜１０のいずれか一項に記載の半導体装置の製造方法。   The manufacturing method of the semiconductor device as described in any one of Claims 8-10 including the process of forming the external connection terminal which penetrates the said resin film and is connected to the said Cu rewiring.
JP2013034973A 2013-02-25 2013-02-25 Semiconductor device and manufacturing method of semiconductor device Active JP6137454B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013034973A JP6137454B2 (en) 2013-02-25 2013-02-25 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013034973A JP6137454B2 (en) 2013-02-25 2013-02-25 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2014165335A JP2014165335A (en) 2014-09-08
JP6137454B2 true JP6137454B2 (en) 2017-05-31

Family

ID=51615683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013034973A Active JP6137454B2 (en) 2013-02-25 2013-02-25 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6137454B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761588B1 (en) * 2016-07-29 2017-08-04 주식회사 에스에프에이반도체 Wafer level package and method of manufaturing the same
KR102081088B1 (en) * 2018-08-29 2020-02-25 삼성전자주식회사 Semiconductor package
JP7472435B2 (en) 2019-05-13 2024-04-23 富士電機株式会社 Semiconductor module manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194756A (en) * 1984-10-17 1986-05-13 株式会社日立製作所 Composite body of metal and resin and manufacture thereof
JP2000282265A (en) * 1999-03-31 2000-10-10 Mec Kk Microetching agent for copper or copper alloy and surface treating method using the same
EP1209253A3 (en) * 2000-11-28 2004-02-25 Shipley Co. L.L.C. Process for treating adhesion promoted metal surfaces with epoxy resins
JP2006210406A (en) * 2005-01-25 2006-08-10 Fujikura Ltd Wiring and semiconductor device provided therewith
JP5091600B2 (en) * 2006-09-29 2012-12-05 三洋電機株式会社 Semiconductor module, semiconductor module manufacturing method, and portable device
JP2011129779A (en) * 2009-12-18 2011-06-30 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
JP5544872B2 (en) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014165335A (en) 2014-09-08

Similar Documents

Publication Publication Date Title
KR100714818B1 (en) Semiconductor device and semiconductor- device manufacturing method
JP5183708B2 (en) Semiconductor device and manufacturing method thereof
JP6050975B2 (en) Lead frame, semiconductor device, and lead frame manufacturing method
KR20070096016A (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
JP2010171386A (en) Semiconductor device and method of manufacturing the same
JP2009043857A (en) Semiconductor device and manufacturing method thereof
US9893036B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10049997B2 (en) Semiconductor device and method of fabricating the same
JP2006237594A (en) Semiconductor device and manufacturing method thereof
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US20160233179A1 (en) Reliable interconnect
KR20200068958A (en) Connection structure and method of forming the same
JP2009177072A (en) Semiconductor device, and manufacturing method thereof
US8697566B2 (en) Bump structure and manufacturing method thereof
JP6137454B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006210406A (en) Wiring and semiconductor device provided therewith
JP6210482B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2019083250A (en) Semiconductor device and manufacturing method of semiconductor device
JP4506767B2 (en) Manufacturing method of semiconductor device
US20160358873A1 (en) Substrate structure, fabrication method thereof and conductive structure
JP2017191840A (en) Semiconductor device and method of manufacturing semiconductor device
US10993332B2 (en) Circuit substrate
JP2004247522A (en) Semiconductor device and its fabricating process
JP2004071872A (en) Electronic device
JP2009016830A (en) Chip stacked structure and method of fabricating same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170418

R150 Certificate of patent or registration of utility model

Ref document number: 6137454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250