JP6121371B2 - Chip electronic component and its mounting board - Google Patents

Chip electronic component and its mounting board Download PDF

Info

Publication number
JP6121371B2
JP6121371B2 JP2014169125A JP2014169125A JP6121371B2 JP 6121371 B2 JP6121371 B2 JP 6121371B2 JP 2014169125 A JP2014169125 A JP 2014169125A JP 2014169125 A JP2014169125 A JP 2014169125A JP 6121371 B2 JP6121371 B2 JP 6121371B2
Authority
JP
Japan
Prior art keywords
plating layer
coil conductor
electronic component
chip electronic
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014169125A
Other languages
Japanese (ja)
Other versions
JP2015228479A (en
Inventor
ジョン・ジョン・ヒョク
バン・ヘ・ミン
キム・テ・ヨン
チャ・ヘ・ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015228479A publication Critical patent/JP2015228479A/en
Application granted granted Critical
Publication of JP6121371B2 publication Critical patent/JP6121371B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は、チップ電子部品及びその実装基板に関する。 The present invention relates to a chip electronic component and its mounting substrate.

チップ電子部品の一つであるインダクター(inductor)は、抵抗及びキャパシターとともに電子回路をなしてノイズ(Noise)を除去する代表的な受動素子であり、電磁気的特性を用いてキャパシターと組み合わされて特定周波数帯域の信号を増幅させる共振回路やフィルター(Filter)回路などの構成に用いられる。 An inductor, which is one of the chip electronic components, is a typical passive device that forms an electronic circuit together with a resistor and a capacitor to remove noise, and is specified in combination with a capacitor using electromagnetic characteristics. It is used for the configuration of a resonance circuit and a filter circuit that amplifies a signal in a frequency band.

近年、各種の通信デバイスまたはディスプレイデバイスなどのITデバイスの小型化及び薄膜化が加速化しており、このようなITデバイスに採用されるインダクター、キャパシター、トランジスターなどの各種の素子も小型化及び薄型化するための研究が行われつつある。これに伴い、インダクターに対しても、小型で且つ高密度の自動表面実装が可能なチップへの転換が急速に進んでおり、薄膜の絶縁基板の上下面にめっきにより形成されたコイルパターン上に、磁性粉末を樹脂と混合して形成した薄膜型チップインダクターが開発されている。 In recent years, downsizing and thinning of IT devices such as various communication devices and display devices have been accelerated, and various elements such as inductors, capacitors and transistors used in such IT devices have also been downsized and thinned. Research is underway to do this. Along with this, inductors are rapidly changing to small and high-density automatic surface mountable chips, and on the coil pattern formed by plating on the upper and lower surfaces of the thin insulating substrate. Thin film type chip inductors formed by mixing magnetic powder with resin have been developed.

この薄膜型チップインダクターは、絶縁基板上にコイルパターンを形成した後、外部に磁性体材料を充填して製作する。 This thin film type chip inductor is manufactured by forming a coil pattern on an insulating substrate and then filling the outside with a magnetic material.

特に、コイルにおいて、コイルの面積を増加させて直流抵抗(Rdc)特性を改善することは、薄膜型チップインダクターの効率に大きな影響を与える。 In particular, in a coil, increasing the area of the coil to improve the direct current resistance (Rdc) characteristics greatly affects the efficiency of the thin film chip inductor.

上記コイルの面積を増加させる方法として異方性めっきという方法を適用することで、薄膜型チップインダクターの直流抵抗(Rdc)特性を向上させるための研究が行われている。 Research is being conducted to improve the direct current resistance (Rdc) characteristics of thin film chip inductors by applying a method called anisotropic plating as a method for increasing the area of the coil.

上記異方性めっき方法は、高い電流密度により、めっきがコイルの上方にのみ成長するように考案された技術である。 The anisotropic plating method is a technique devised so that plating grows only above the coil due to high current density.

しかし、高い電流密度下でめっきを行うことから、速度による銅(Cu)イオン供給不足によってコイルパターンの端部でめっき焼け現象が発生し、コイルパターン間の厚さ偏差も大きい。したがって、この問題を改善する方法が要求されている。 However, since plating is performed under a high current density, a plating burn phenomenon occurs at the end of the coil pattern due to insufficient supply of copper (Cu) ions due to speed, and the thickness deviation between the coil patterns is large. Therefore, there is a need for a way to remedy this problem.

したがって、コイルパターンのめっき焼け現象、めっき厚さの偏差及びショート不良を改善するための研究が要求されており、インダクターの直流抵抗(Rdc)特性を改善するための研究も要求されている。 Therefore, research for improving the plating burn phenomenon, plating thickness deviation and short circuit defect of the coil pattern is required, and research for improving the direct current resistance (Rdc) characteristics of the inductor is also required.

特開平11‐204337号公報JP-A-11-204337

本発明は、チップ電子部品及びその実装基板を提供することをその目的とする。 It is an object of the present invention to provide a chip electronic component and its mounting substrate.

上述の課題を解決するために、本発明の一実施形態によると、絶縁基板、及び上記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、上記コイル導体パターンの端部と連結されるように上記磁性体本体の両端部に形成された外部電極と、を含み、上記コイル導体パターンは、パターンめっき層と、上記パターンめっき層上に形成された電解めっき層と、上記電解めっき層上に形成された異方性めっき層と、を含み、上記磁性体本体の長さ‐厚さ方向の断面において、上記電解めっき層は、上記絶縁基板に隣接した下辺の長さが上辺の長さより長い、チップ電子部品が提供される。 In order to solve the above-described problem, according to an embodiment of the present invention, an insulating substrate, a magnetic body having a coil conductor pattern formed on at least one surface of the insulating substrate, an end portion of the coil conductor pattern, and External electrodes formed on both ends of the magnetic body so as to be connected, the coil conductor pattern comprising a pattern plating layer, an electrolytic plating layer formed on the pattern plating layer, and the electrolysis An anisotropic plating layer formed on the plating layer, and in the cross-section in the length-thickness direction of the magnetic body, the electrolytic plating layer has a lower side length adjacent to the insulating substrate on the upper side. A chip electronic component longer than the length of is provided.

上記電解めっき層の断面形状は、台形状とすることができる。 The electrolytic plating layer may have a trapezoidal cross-sectional shape.

上記電解めっき層の上面は、平面とすることができる。 The upper surface of the electrolytic plating layer can be a flat surface.

上記異方性めっき層は、上記絶縁基板上から形成することができる。 The anisotropic plating layer can be formed on the insulating substrate.

上記コイル導体パターンのアスペクト比(Aspect Ratio;A/R)は、1.5〜5.5とすることができる。 An aspect ratio (A / R) of the coil conductor pattern can be set to 1.5 to 5.5.

上記コイル導体パターンは、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、及び白金(Pt)からなる群から選択される何れか一つ以上を含有することができる。 The coil conductor pattern includes a group consisting of silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), copper (Cu), and platinum (Pt). Any one or more selected can be contained.

また、本発明の他の実施形態によると、上部に第1及び第2電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられたチップ電子部品と、を含み、上記チップ電子部品は、絶縁基板、及び上記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、上記コイル導体パターンの端部と連結されるように上記磁性体本体の両端部に形成された外部電極と、を含み、上記コイル導体パターンは、パターンめっき層と、上記パターンめっき層上に形成された電解めっき層と、上記電解めっき層上に形成された異方性めっき層と、を含み、上記磁性体本体の長さ‐厚さ方向の断面において、上記電解めっき層は、上記絶縁基板に隣接した下辺の長さが上辺の長さより長い、チップ電子部品の実装基板が提供される。 According to another embodiment of the present invention, the printed circuit board includes a printed circuit board having first and second electrode pads on the upper part, and a chip electronic component provided on the printed circuit board. , An insulating substrate, and a magnetic body having a coil conductor pattern formed on at least one surface of the insulating substrate, and external portions formed at both ends of the magnetic body so as to be connected to ends of the coil conductor pattern The coil conductor pattern includes a pattern plating layer, an electrolytic plating layer formed on the pattern plating layer, and an anisotropic plating layer formed on the electrolytic plating layer, In the cross-section in the length-thickness direction of the magnetic body, the electrolytic plating layer is provided with a chip electronic component mounting substrate in which the length of the lower side adjacent to the insulating substrate is longer than the length of the upper side. .

上記電解めっき層の断面形状は台形状とすることができる。 The cross-sectional shape of the electrolytic plating layer can be a trapezoid.

上記電解めっき層の上面は平面とすることができる。 The upper surface of the electrolytic plating layer can be a flat surface.

上記異方性めっき層は上記絶縁基板上から形成することができる。 The anisotropic plating layer can be formed on the insulating substrate.

上記コイル導体パターンのアスペクト比(Aspect Ratio;A/R)は、1.5〜5.5とすることができる。 An aspect ratio (A / R) of the coil conductor pattern can be set to 1.5 to 5.5.

上記コイル導体パターンは、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、及び白金(Pt)からなる群から選択される何れか一つ以上を含有することができる。 The coil conductor pattern includes a group consisting of silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), copper (Cu), and platinum (Pt). Any one or more selected can be contained.

本発明の一実施形態によるチップ電子部品によると、上記コイル導体パターンにおける電解めっき層の断面形状が略台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、ショート不良の発生を最小化することができる。 According to the chip electronic component according to one embodiment of the present invention, since the cross-sectional shape of the electrolytic plating layer in the coil conductor pattern is substantially trapezoidal, the occurrence of short-circuit defects is generated as compared with the cross-sectional shape of the conventional round electrolytic plating layer. Can be minimized.

また、上記電解めっき層の断面形状が略台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、異方性めっき層が電解めっき層の最下部から成長するので、コイル導体パターンのアスペクト比(Aspect Ratio;A/R)が向上し、直流抵抗(Rdc)特性を改善することができる。 Further, since the cross-sectional shape of the electrolytic plating layer is substantially trapezoidal, the anisotropic plating layer grows from the bottom of the electrolytic plating layer as compared with the cross-sectional shape of the conventional round electrolytic plating layer. The aspect ratio (Aspect) (A / R) of the pattern is improved, and the direct current resistance (Rdc) characteristic can be improved.

また、本発明の一実施形態によるチップ電子部品によると、コイル導体パターンのサイズを減少させることができるため、小さいサイズのチップにも異方性めっきを安定して適用することができる。 Further, according to the chip electronic component according to the embodiment of the present invention, the size of the coil conductor pattern can be reduced, so that anisotropic plating can be stably applied even to a small-sized chip.

本発明の一実施形態によるチップ電子部品の内部コイルパターンが見えるように図示した概略斜視図である。1 is a schematic perspective view illustrating an internal coil pattern of a chip electronic component according to an embodiment of the present invention. 図1のI‐I´線に沿った断面図である。It is sectional drawing along the II 'line of FIG. 図2のA部分の一実施形態を拡大して図示した概略図である。It is the schematic which expanded and showed one Embodiment of the A section of FIG. 図1のチップ電子部品が印刷回路基板に実装された状態を図示した斜視図である。FIG. 2 is a perspective view illustrating a state in which the chip electronic component of FIG. 1 is mounted on a printed circuit board.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.

以下、本発明の一実施形態によるチップ電子部品を説明するにあたり、特に薄膜型チップインダクターを例に挙げて説明するが、これに制限されない。 Hereinafter, in describing a chip electronic component according to an embodiment of the present invention, a thin film chip inductor will be described as an example, but the present invention is not limited thereto.

図1は、本発明の一実施形態によるチップ電子部品の内部コイルパターンが見えるように図示した概略斜視図であり、図2は、図1のI‐I´線に沿った断面図であり、図3は、図2のA部分の一実施形態を拡大して図示した概略図である。 FIG. 1 is a schematic perspective view illustrating an internal coil pattern of a chip electronic component according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II ′ of FIG. FIG. 3 is an enlarged schematic view illustrating an embodiment of the A part of FIG.

図1〜図3を参照すると、チップ電子部品の一例として、電源供給回路の電源ラインに用いられる薄膜型チップインダクター100が開示されている。上記チップ電子部品は、チップビーズ(chip beads)、チップフィルター(chip filter)などに適切に応用されることができる。 1 to 3, a thin film chip inductor 100 used for a power supply line of a power supply circuit is disclosed as an example of a chip electronic component. The chip electronic component may be appropriately applied to chip beads, chip filters, and the like.

上記薄膜型チップインダクター100は、磁性体本体50と、絶縁基板23と、コイル導体パターン42、44と、を含む。 The thin film chip inductor 100 includes a magnetic body 50, an insulating substrate 23, and coil conductor patterns 42 and 44.

磁性体本体50は、薄膜型チップインダクター100の外観をなすものであって、磁気特性を有する材料であれば特に制限されず、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されることができる。上記フェライトとしては、Mn‐Zn系フェライト、Ni‐Zn系フェライト、Ni‐Zn‐Cu系フェライト、Mn‐Mg系フェライト、Ba系フェライト、またはLi系フェライトなどを用い、上記金属系軟磁性材料としては、Fe‐Si‐B‐Cr系非晶質金属粉末材料を用いることができるが、これに制限されるものではない。 The magnetic body 50 is an appearance of the thin film chip inductor 100 and is not particularly limited as long as it is a material having magnetic characteristics. For example, the magnetic body 50 is formed by being filled with ferrite or a metal-based soft magnetic material. be able to. As the ferrite, Mn—Zn ferrite, Ni—Zn ferrite, Ni—Zn—Cu ferrite, Mn—Mg ferrite, Ba ferrite, Li ferrite, etc. are used. In this case, an Fe-Si-B-Cr-based amorphous metal powder material can be used, but is not limited thereto.

磁性体本体50は六面体形状であることができる。本発明の実施形態を明確に説明するために六面体の方向を定義すると、図1に表示されたL、W、及びTは、それぞれ長さ方向、幅方向、厚さ方向を意味する。上記磁性体本体50は、長さ方向の長さが幅方向の長さより大きい直六面体形状を有することができる。 The magnetic body 50 may have a hexahedral shape. If the directions of hexahedrons are defined in order to clearly describe the embodiment of the present invention, L, W, and T displayed in FIG. 1 mean a length direction, a width direction, and a thickness direction, respectively. The magnetic body 50 may have a rectangular parallelepiped shape in which the length in the length direction is larger than the length in the width direction.

上記磁性体本体50の内部に形成される絶縁基板23は、薄膜に形成され、めっきによりコイル導体パターン42、44を形成することができるものであればその材質に特に制限はなく、例えば、PCB基板、フェライト基板、金属系軟磁性基板などとすることができる。 The insulating substrate 23 formed inside the magnetic body 50 is not particularly limited as long as it is formed in a thin film and can form the coil conductor patterns 42 and 44 by plating. For example, PCB A substrate, a ferrite substrate, a metal-based soft magnetic substrate, or the like can be used.

上記絶縁基板23の中央部を貫通して孔が形成され、上記孔に、フェライトまたは金属系軟磁性材料などの磁性体を充填してコア部を形成することができる。磁性体で充填されたコア部が形成されることにより、インダクタンス(Inductance;L)を向上させることができる。 A hole is formed through the central portion of the insulating substrate 23, and the core can be formed by filling the hole with a magnetic material such as ferrite or a metal-based soft magnetic material. By forming the core portion filled with the magnetic material, inductance (Inductance; L) can be improved.

上記絶縁基板23の一面にコイル形状のパターンを有するコイル導体パターン42が形成され、上記絶縁基板23の反対面にもコイル形状のパターンを有するコイル導体パターン44を形成することができる。 A coil conductor pattern 42 having a coil-shaped pattern is formed on one surface of the insulating substrate 23, and a coil conductor pattern 44 having a coil-shaped pattern can be formed on the opposite surface of the insulating substrate 23.

上記コイル導体パターン42、44は、スパイラル(spiral)形状のコイルパターンを含むことができ、上記絶縁基板23の一面及び反対面に形成されたコイル導体パターン42、44は、上記絶縁基板23に形成されたビア電極46を介して、互いに電気的に接続することができる。 The coil conductor patterns 42 and 44 may include a spiral coil pattern, and the coil conductor patterns 42 and 44 formed on one surface and the opposite surface of the insulating substrate 23 are formed on the insulating substrate 23. The via electrodes 46 can be electrically connected to each other.

上記コイル導体パターン42、44及びビア電極46は、電気伝導性に優れた金属を含んで形成され、例えば、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、白金(Pt)、またはこれらの合金などで形成することができる。 The coil conductor patterns 42 and 44 and the via electrode 46 are formed to include a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium ( Ti, gold (Au), copper (Cu), platinum (Pt), or an alloy thereof can be used.

上記コイル導体パターン42、44の表面には絶縁膜を形成することができる。 An insulating film can be formed on the surfaces of the coil conductor patterns 42 and 44.

上記絶縁膜は、スクリーン印刷法、フォトレジスト(photo resist;PR)を用いた露光及び現像工程、スプレー(spray)塗布、ディッピング(dipping)工程などの公知の方法で形成することができる。 The insulating film can be formed by a known method such as a screen printing method, an exposure and development process using a photoresist (PR), a spray coating, or a dipping process.

上記絶縁膜は、薄膜で形成することができるものであれば特に制限されず、例えば、フォトレジスト(PR)、エポキシ(epoxy)系樹脂などで形成することができる。 The insulating film is not particularly limited as long as it can be formed as a thin film. For example, the insulating film can be formed of a photoresist (PR), an epoxy resin, or the like.

上記絶縁基板23の一面に形成されたコイル導体パターン42の一端部は、上記磁性体本体50の長さ方向の一端面に露出され、上記絶縁基板23の反対面に形成されたコイル導体パターン44の一端部は、上記磁性体本体50の長さ方向の他の端面に露出させることができる。 One end portion of the coil conductor pattern 42 formed on one surface of the insulating substrate 23 is exposed at one end surface of the magnetic body 50 in the length direction, and the coil conductor pattern 44 formed on the opposite surface of the insulating substrate 23. Can be exposed to the other end surface of the magnetic body 50 in the length direction.

上記磁性体本体50の長さ方向の両端面に露出された上記コイル導体パターン42、44と接続するように、上記磁性体本体50の長さ方向の両端面には外部電極31、32を形成することができる。 External electrodes 31 and 32 are formed on both end surfaces in the length direction of the magnetic body 50 so as to be connected to the coil conductor patterns 42 and 44 exposed on both end surfaces in the length direction of the magnetic body 50. can do.

上記外部電極31、32は、上記磁性体本体50の厚さ方向の両端面及び/または幅方向の両端面に延びるように形成することができる。 The external electrodes 31 and 32 can be formed to extend to both end faces in the thickness direction and / or both end faces in the width direction of the magnetic body 50.

上記外部電極31、32は、電気伝導性に優れた金属を含んで形成され、例えば、ニッケル(Ni)、銅(Cu)、スズ(Sn)、または銀(Ag)などの単独またはこれらの合金などで形成することができる。 The external electrodes 31 and 32 are formed to include a metal having excellent electrical conductivity. For example, nickel (Ni), copper (Cu), tin (Sn), or silver (Ag) alone or an alloy thereof. Etc. can be formed.

本発明の一実施形態によると、上記コイル導体パターン42、44は、パターンめっき層42a、44aと、上記パターンめっき層42a、44a上に形成された電解めっき層42b、44bと、上記電解めっき層42b、44b上に形成された異方性めっき層42c、44cと、を含み、上記磁性体本体50の長さ‐厚さ方向の断面において、上記電解めっき層42b、44bは、上記絶縁基板23に隣接した下辺の長さが上辺の長さより長いことを特徴とする。 According to one embodiment of the present invention, the coil conductor patterns 42 and 44 include pattern plating layers 42a and 44a, electrolytic plating layers 42b and 44b formed on the pattern plating layers 42a and 44a, and the electrolytic plating layer. 42b, 44b and anisotropic plating layers 42c, 44c formed on the magnetic body 50. In the cross section in the length-thickness direction of the magnetic body 50, the electrolytic plating layers 42b, 44b The length of the lower side adjacent to is longer than the length of the upper side.

上記コイルの面積を増加させる方法として異方性めっきという方法を適用することで、薄膜型チップインダクターの直流抵抗(Rdc)特性を向上させるための研究が行われている。 Research is being conducted to improve the direct current resistance (Rdc) characteristics of thin film chip inductors by applying a method called anisotropic plating as a method for increasing the area of the coil.

上記異方性めっき方法は、高い電流密度により、めっきがコイルの上方にのみ成長するように考案された技術である。 The anisotropic plating method is a technique devised so that plating grows only above the coil due to high current density.

しかし、高い電流密度下でめっきを行うことから、速度による銅(Cu)イオン供給不足によって、コイル導体パターンの端部でめっき焼け現象が発生し、コイル導体パターン間の厚さ偏差も大きくなるため、ショート不良が発生するという問題があった。 However, since plating is performed under a high current density, the plating burn phenomenon occurs at the end of the coil conductor pattern due to insufficient supply of copper (Cu) ions due to speed, and the thickness deviation between the coil conductor patterns also increases. There was a problem that a short circuit defect occurred.

しかし、本発明の一実施形態によると、上記電解めっき層42b、44bは、上記絶縁基板23に隣接した下辺の長さが上辺の長さより長いことを特徴とするため、上記コイル導体パターン間の大きな厚さ偏差によって発生するショート不良問題を解決することができる。 However, according to an embodiment of the present invention, the electrolytic plating layers 42b and 44b are characterized in that the length of the lower side adjacent to the insulating substrate 23 is longer than the length of the upper side. It is possible to solve a short circuit defect problem caused by a large thickness deviation.

すなわち、上記電解めっき層42b、44bが、上記絶縁基板23に隣接した下辺の長さが上辺の長さより長い形状を有するため、異方性めっき層42c、44cが電解めっき層42b、44bの最下部から成長する。これにより、コイル導体パターン42、44間の厚さ偏差を減少させることができるため、隣接したコイル導体パターン間のショートの発生を防止することができる。 That is, since the electrolytic plating layers 42b and 44b have a shape in which the length of the lower side adjacent to the insulating substrate 23 is longer than the length of the upper side, the anisotropic plating layers 42c and 44c are the outermost of the electrolytic plating layers 42b and 44b. Grows from the bottom. Thereby, since the thickness deviation between the coil conductor patterns 42 and 44 can be reduced, the occurrence of a short circuit between adjacent coil conductor patterns can be prevented.

また、コイル導体パターン42、44間の厚さ偏差を減少させることで、隣接したコイル導体パターンの間でショートが発生することを防止できるため、異方性めっき層42c、44cをより高く成長させることができる。これにより、コイル導体パターンのアスペクト比(Aspect Ratio;A/R)が向上し、直流抵抗(Rdc)特性を改善することができる。 Further, by reducing the thickness deviation between the coil conductor patterns 42 and 44, it is possible to prevent a short circuit from occurring between adjacent coil conductor patterns, so that the anisotropic plating layers 42c and 44c are grown higher. be able to. Thereby, the aspect ratio (Aspect Ratio; A / R) of the coil conductor pattern is improved, and the direct current resistance (Rdc) characteristics can be improved.

また、本発明の一実施形態によるチップ電子部品によると、コイル導体パターン42、44のサイズを減少させることで、小さいサイズのチップにも異方性めっきを安定して適用することができる。 In addition, according to the chip electronic component according to the embodiment of the present invention, by reducing the size of the coil conductor patterns 42 and 44, it is possible to stably apply anisotropic plating to a small size chip.

上記電解めっき層42b、44bの断面形状は、特に制限されず、例えば、台形状とすることができる。 The cross-sectional shape of the electrolytic plating layers 42b and 44b is not particularly limited, and may be a trapezoidal shape, for example.

上記コイル導体パターン42、44のうち電解めっき層42b、44bの断面形状が台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、ショート不良の発生を最小化させることができる。 Since the cross-sectional shape of the electrolytic plating layers 42b and 44b of the coil conductor patterns 42 and 44 is trapezoidal, the occurrence of short-circuit defects can be minimized as compared with the cross-sectional shape of a conventional round electrolytic plating layer. .

すなわち、上記電解めっき層42b、44bの断面形状が台形状であるため、従来の丸い形状の電解めっき層の断面形状に比べ、異方性めっき層42c、44cが電解めっき層の最下部から成長し、これを垂直方向に安定して成長させることができる。 That is, since the cross-sectional shape of the electrolytic plating layers 42b and 44b is trapezoidal, the anisotropic plating layers 42c and 44c grow from the bottom of the electrolytic plating layer as compared with the cross-sectional shape of the conventional round electrolytic plating layer. This can be grown stably in the vertical direction.

これにより、上記コイル導体パターン42、44の厚さ偏差が減少して、隣接したコイル導体パターン間のショートの発生を防止することができる。 Thereby, the thickness deviation of the said coil conductor patterns 42 and 44 reduces, and generation | occurrence | production of the short between adjacent coil conductor patterns can be prevented.

また、異方性めっき層42c、44cが垂直方向に安定して成長するため、コイル導体パターンのアスペクト比(Aspect Ratio;A/R)が向上し、直流抵抗(Rdc)特性を改善することができる。 Further, since the anisotropic plating layers 42c and 44c are stably grown in the vertical direction, the aspect ratio (Aspect Ratio; A / R) of the coil conductor pattern is improved, and the direct current resistance (Rdc) characteristic is improved. it can.

上記電解めっき層42b、44bの上面は平面とすることができるが、必ずしもこれに制限されない。 The upper surfaces of the electrolytic plating layers 42b and 44b can be flat, but are not necessarily limited thereto.

上記電解めっき層42b、44bの上面が平面であるため、従来の丸い形状の電解めっき層の断面形状に比べ、異方性めっき層42c、44cを電解めっき層の最下部から垂直方向に安定して成長させることができる。 Since the upper surfaces of the electrolytic plating layers 42b and 44b are flat, the anisotropic plating layers 42c and 44c are stabilized in the vertical direction from the lowermost portion of the electrolytic plating layer as compared with the cross-sectional shape of the conventional round electrolytic plating layer. Can grow.

これにより、コイル導体パターン42、44のアスペクト比(Aspect Ratio;A/R)が向上し、直流抵抗(Rdc)特性を改善することができる。 As a result, the aspect ratio (A / R) of the coil conductor patterns 42 and 44 is improved, and the direct current resistance (Rdc) characteristics can be improved.

上記異方性めっき層42c、44cは、上記絶縁基板23上から形成することができる。 The anisotropic plated layers 42c and 44c can be formed on the insulating substrate 23.

上述のように、上記異方性めっき層42c、44cが、上記絶縁基板23上から形成されるため、すなわち、電解めっき層の最下部から成長するため、異方性めっき層42c、44cを垂直方向に安定して成長させることができる。 As described above, since the anisotropic plating layers 42c and 44c are formed on the insulating substrate 23, that is, grown from the lowermost part of the electrolytic plating layer, the anisotropic plating layers 42c and 44c are formed vertically. Can grow stably in the direction.

上記コイル導体パターンの形状を形成する工程は一つの実施例に過ぎないため、これに限定されず、様々な方法が適用されることができる。 Since the process of forming the shape of the coil conductor pattern is only one example, the present invention is not limited to this, and various methods can be applied.

本発明の一実施形態によると、上記コイル導体パターン42、44のアスペクト比(Aspect Ratio;A/R)は1.5〜5.5とすることができる。 According to an embodiment of the present invention, the coil conductor patterns 42 and 44 may have an aspect ratio (A / R) of 1.5 to 5.5.

本発明の一実施形態によるチップ電子部品において上記コイル導体パターン42、44によって直流抵抗(Rdc)を最小化するためには、コイルの断面積を大きくすることが有利である。そのために、厚さ方向にコイルを成長させる異方性めっき方法を適用することができる。 In order to minimize the DC resistance (Rdc) by the coil conductor patterns 42 and 44 in the chip electronic component according to the embodiment of the present invention, it is advantageous to increase the cross-sectional area of the coil. Therefore, an anisotropic plating method for growing a coil in the thickness direction can be applied.

上記異方性めっき方法を適用してコイル導体パターンを厚さ方向に多く成長させる場合、コイルの断面積が増加して直流抵抗(Rdc)特性が改善する効果がある。 When a large number of coil conductor patterns are grown in the thickness direction by applying the anisotropic plating method, there is an effect that the cross-sectional area of the coil is increased and the direct current resistance (Rdc) characteristics are improved.

すなわち、本発明の一実施形態によると、上記コイル導体パターン42、44のアスペクト比(Aspect Ratio;A/R)が1.5〜5.5を満たすように調節することで、コイルの断面積が増加して直流抵抗(Rdc)特性が改善する効果がある。 That is, according to an embodiment of the present invention, the coil cross-sectional area is adjusted by adjusting the aspect ratio (A / R) of the coil conductor patterns 42 and 44 to satisfy 1.5 to 5.5. Increases the DC resistance (Rdc) characteristics.

上記コイル導体パターン42、44のアスペクト比(Aspect Ratio;A/R)が1.5未満である場合には、アスペクト比(Aspect Ratio;A/R)が1に近いことから、制限された空間内で断面積が増加する効果が少ないため、直流抵抗(Rdc)特性の改善効果が少ない。 When the aspect ratio (Aspect Ratio; A / R) of the coil conductor patterns 42 and 44 is less than 1.5, the aspect ratio (Aspect Ratio; A / R) is close to 1. The effect of improving the DC resistance (Rdc) characteristic is small because the effect of increasing the cross-sectional area is small.

その反面、上記コイル導体パターン42、44のアスペクト比(Aspect Ratio;A/R)が5.5を超過する場合には、コイルの断面積が増加して直流抵抗(Rdc)特性が改善される効果はあるが、めっきの不均一な成長によってショート不良が発生する恐れがあり、銅(Cu)イオンの低い供給速度により発生し得るめっき焼けによって直流抵抗(Rdc)特性が低下する問題があり得る。 On the other hand, when the aspect ratio (A / R) of the coil conductor patterns 42 and 44 exceeds 5.5, the cross-sectional area of the coil increases and the DC resistance (Rdc) characteristics are improved. Although effective, short circuit failure may occur due to uneven growth of plating, and there may be a problem that direct current resistance (Rdc) characteristics deteriorate due to plating burn that may occur due to a low supply rate of copper (Cu) ions. .

本発明の一実施形態によると、上記コイル導体パターンは、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、及び白金(Pt)からなる群から選択される何れか一つ以上を含有することができるが、これに制限されるものではない。 According to an embodiment of the present invention, the coil conductor pattern includes silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), copper (Cu), And any one or more selected from the group consisting of platinum (Pt) can be contained, but is not limited thereto.

以下、本発明の一実施形態によるチップ電子部品の製造工程について説明する。 Hereinafter, a manufacturing process of a chip electronic component according to an embodiment of the present invention will be described.

先ず、絶縁基板23にコイル導体パターン42、44を形成することができる。 First, the coil conductor patterns 42 and 44 can be formed on the insulating substrate 23.

薄膜の絶縁基板23上に、電気めっき法などでコイル導体パターン42、44を形成することができる。この際、上記絶縁基板23としては、特に制限されず、例えば、PCB基板、フェライト基板、金属系軟磁性基板などを用いることができる。また、上記絶縁基板23は、40〜100μmの厚さを有することができる。 The coil conductor patterns 42 and 44 can be formed on the thin insulating substrate 23 by electroplating or the like. At this time, the insulating substrate 23 is not particularly limited, and for example, a PCB substrate, a ferrite substrate, a metal-based soft magnetic substrate, or the like can be used. The insulating substrate 23 may have a thickness of 40 to 100 μm.

上記コイル導体パターン42、44の形成方法の例として電気めっき法が挙げられるが、これに制限されない。また、コイル導体パターン42、44は、電気伝導性に優れた金属を含んで形成され、例えば、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、白金(Pt)、またはこれらの合金などで形成することができる。 An example of a method for forming the coil conductor patterns 42 and 44 includes an electroplating method, but is not limited thereto. The coil conductor patterns 42 and 44 are formed to include a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), It can be formed of gold (Au), copper (Cu), platinum (Pt), or an alloy thereof.

上記絶縁基板23の一部に孔を形成し、この孔に伝導性物質を充填することでビア電極46を形成することができる。上記ビア電極46を介して、絶縁基板23の一面及び反対面に形成されたコイル導体パターン42、44を互いに電気的に接続することができる。 The via electrode 46 can be formed by forming a hole in a part of the insulating substrate 23 and filling the hole with a conductive material. The coil conductor patterns 42 and 44 formed on one surface and the opposite surface of the insulating substrate 23 can be electrically connected to each other through the via electrode 46.

上記絶縁基板23の中央部に、ドリル、レーザー、サンドブラスト、打ち抜き加工などを行うことで絶縁基板23を貫通する孔を形成することができる。 A hole penetrating the insulating substrate 23 can be formed in the central portion of the insulating substrate 23 by performing drilling, laser, sandblasting, punching, or the like.

印刷法により形成されたパターンめっき層42a、44a上に等方性めっきにより電解めっき層42b、44bを形成し、高密度の電流を印加して異方性めっきを行うことでコイルの厚さ方向に異方性めっき層42c、44cを成長させ、これにより、上記コイル導体パターン42、44を形成することができる。 The electrolytic plating layers 42b and 44b are formed by isotropic plating on the pattern plating layers 42a and 44a formed by the printing method, and anisotropic plating is performed by applying a high-density current to the thickness direction of the coil. Then, the anisotropic plating layers 42c and 44c are grown, whereby the coil conductor patterns 42 and 44 can be formed.

通常の電解めっき層は、等方性めっきを用いて形成されるため、上面が丸いドーム状または球状である。 Since a normal electrolytic plating layer is formed by using isotropic plating, the upper surface has a round dome shape or a spherical shape.

しかし、本発明の一実施形態によると、上記電解めっき層42b、44bを等方性めっきにより形成し、且つ印加する電流を調節することで、上記絶縁基板23に隣接した下辺の長さが上辺の長さより長い台形状に製作することができる。 However, according to an embodiment of the present invention, the electrolytic plating layers 42b and 44b are formed by isotropic plating, and the length of the lower side adjacent to the insulating substrate 23 is adjusted by adjusting the applied current. It can be manufactured in a trapezoidal shape longer than the length of.

具体的には、印加電流の密度を高めることで、絶縁基板23に隣接した下辺の長さが長く、上部に向かうほど印加電流の密度を低めることで、上辺の長さが短い形状、すなわち、台形状の電解めっき層42b、44bを具現することができる。 Specifically, by increasing the density of the applied current, the length of the lower side adjacent to the insulating substrate 23 is long, and by reducing the density of the applied current toward the top, the shape of the upper side is short, that is, Trapezoidal electrolytic plating layers 42b and 44b can be implemented.

次に、上記電解めっき層42b、44b上に異方性めっきを適用して、異方性めっき層42c、44cを形成することができる。この場合、上述のように、上記異方性めっき層42c、44cが、上記絶縁基板23上から形成されるため、すなわち、電解めっき層42b、44bの最下部から成長するため、異方性めっき層42c、44cが垂直方向に安定して成長することができる。 Next, anisotropic plating layers 42c and 44c can be formed by applying anisotropic plating on the electrolytic plating layers 42b and 44b. In this case, as described above, since the anisotropic plating layers 42c and 44c are formed on the insulating substrate 23, that is, grown from the bottom of the electrolytic plating layers 42b and 44b, the anisotropic plating is performed. The layers 42c and 44c can be stably grown in the vertical direction.

次に、上記コイル導体パターン42、44の表面に絶縁膜を形成することができる。上記絶縁膜の形成方法としては、スクリーン印刷法、フォトレジスト(photo resist;PR)を用いた露光及び現像工程、スプレー(spray)塗布、ディッピング(dipping)工程などの公知の方法を用いることができる。 Next, an insulating film can be formed on the surfaces of the coil conductor patterns 42 and 44. As the method for forming the insulating film, a known method such as a screen printing method, an exposure and development process using a photoresist (PR), a spray coating, a dipping process, or the like can be used. .

上記絶縁膜は、薄膜の絶縁膜を形成することができるものであれば特に制限されず、例えば、フォトレジスト(PR)、エポキシ(epoxy)系樹脂などを含んで形成されることができる。 The insulating film is not particularly limited as long as a thin insulating film can be formed. For example, the insulating film may include a photoresist (PR), an epoxy resin, or the like.

上記絶縁膜は、1μm〜3μmの厚さに形成することができる。上記絶縁膜の厚さが1μm未満である場合には、絶縁膜の損傷によるリーク電流が発生し、高周波でインダクタンスが低くなる波形不良またはコイル間のショート不良が発生する恐れがあり、3μmを超過する場合には、容量特性が低下し得る。 The insulating film can be formed to a thickness of 1 μm to 3 μm. When the thickness of the insulating film is less than 1 μm, a leakage current due to the damage of the insulating film may occur, which may cause a waveform failure in which the inductance decreases at high frequencies or a short-circuit failure between the coils. In this case, the capacity characteristics can be deteriorated.

次に、上記コイル導体パターン42、44が形成された絶縁基板23の上部及び下部に磁性体層を積層して磁性体本体50を形成することができる。 Next, the magnetic body 50 can be formed by laminating magnetic layers on the upper and lower portions of the insulating substrate 23 on which the coil conductor patterns 42 and 44 are formed.

磁性体層を絶縁基板23の両面に積層した後、ラミネート法や静水圧プレス法で圧着することで、磁性体本体50を形成することができる。この際、上記孔を磁性体で充填することで、コア部を形成することができる。 After laminating the magnetic layer on both surfaces of the insulating substrate 23, the magnetic body 50 can be formed by pressure bonding by a laminating method or an isostatic pressing method. At this time, the core portion can be formed by filling the hole with a magnetic material.

また、上記磁性体本体50の端面に露出されたコイル導体パターン42、44と接続する外部電極31、32を形成することができる。 The external electrodes 31 and 32 connected to the coil conductor patterns 42 and 44 exposed on the end face of the magnetic body 50 can be formed.

上記外部電極31、32は、電気伝導性に優れた金属を含有するペーストで形成されることができる。例えば、上記ペーストは、ニッケル(Ni)、銅(Cu)、スズ(Sn)、または銀(Ag)などの単独またはこれらの合金などを含有する伝導性ペーストであることができる。外部電極31、32は、外部電極31、32の形状によって印刷法やディッピング(dipping)法などを行って形成することができる。 The external electrodes 31 and 32 can be formed of a paste containing a metal having excellent electrical conductivity. For example, the paste may be a conductive paste containing nickel (Ni), copper (Cu), tin (Sn), silver (Ag) or the like alone or an alloy thereof. The external electrodes 31 and 32 can be formed by performing a printing method, a dipping method, or the like depending on the shape of the external electrodes 31 and 32.

その他、上述の本発明の一実施形態によるチップ電子部品の特徴と同一の部分についての説明は省略する。 In addition, description of the same parts as those of the chip electronic component according to the embodiment of the present invention is omitted.

チップ電子部品の実装基板
図4は、図1のチップ電子部品が印刷回路基板に実装された状態を図示した斜視図である。
Mounting board <br/> view of the chip electronic component 4 is a perspective view illustrating a state in which the chip electronic component of FIG 1 is mounted on the printed circuit board.

図4を参照すると、本実施形態によるチップ電子部品100の実装基板200は、チップ電子部品100が水平に実装される印刷回路基板210と、印刷回路基板210の上面に互いに離隔して形成された第1及び第2電極パッド221、222と、を含む。 Referring to FIG. 4, the mounting substrate 200 of the chip electronic component 100 according to the present embodiment is formed on the upper surface of the printed circuit board 210 and the printed circuit board 210 on which the chip electronic component 100 is horizontally mounted. First and second electrode pads 221 and 222.

この際、上記チップ電子部品100は、第1及び第2外部電極31、32がそれぞれ第1及び第2電極パッド221、222上に接触するように配置された状態で、半田230により印刷回路基板210と電気的に連結することができる。 At this time, the chip electronic component 100 is printed on the printed circuit board by the solder 230 in a state where the first and second external electrodes 31 and 32 are disposed on the first and second electrode pads 221 and 222, respectively. 210 can be electrically connected.

上記の説明を除き、上述の本発明の第1実施形態によるチップ電子部品の特徴と重複される説明は省略する。 Except for the above description, descriptions overlapping with the features of the chip electronic component according to the first embodiment of the present invention described above are omitted.

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 The embodiment of the present invention has been described in detail above, but the scope of the present invention is not limited to this, and various modifications and variations can be made without departing from the technical idea of the present invention described in the claims. It will be apparent to those having ordinary knowledge in the art.

100 薄膜型チップインダクター
23 絶縁基板
31、32 外部電極
42、44 コイル導体パターン
42a、44a パターンめっき層
42b、44b 電解めっき層
42c、44c 異方性めっき層
46 ビア電極
50 磁性体本体
200 実装基板
210 印刷回路基板
221、222 第1及び第2電極パッド
230 半田
DESCRIPTION OF SYMBOLS 100 Thin film type chip inductor 23 Insulating substrate 31, 32 External electrode 42, 44 Coil conductor pattern 42a, 44a Pattern plating layer 42b, 44b Electrolytic plating layer 42c, 44c Anisotropic plating layer 46 Via electrode 50 Magnetic body 200 Mounting substrate 210 Printed Circuit Boards 221, 222 First and Second Electrode Pads 230 Solder

Claims (8)

絶縁基板、及び前記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記コイル導体パターンは、パターンめっき層と、前記パターンめっき層を覆うように形成された電解めっき層と、前記電解めっき層上に形成された異方性めっき層と、を含み、前記磁性体本体の長さ‐厚さ方向の断面において、前記電解めっき層は、前記絶縁基板に隣接した下辺の長さが上辺の長さより長く、前記異方性めっき層は前記絶縁基板上から形成されることを特徴とする、チップ電子部品。
An insulating substrate and a magnetic body having a coil conductor pattern formed on at least one surface of the insulating substrate;
An external electrode formed on both ends of the magnetic body so as to be connected to an end of the coil conductor pattern,
The coil conductor pattern includes a pattern plating layer, an electrolytic plating layer formed so as to cover the pattern plating layer , and an anisotropic plating layer formed on the electrolytic plating layer, and the magnetic body main body In the cross section in the length-thickness direction, the electrolytic plating layer has a lower side length adjacent to the insulating substrate longer than the upper side length, and the anisotropic plating layer is formed from the insulating substrate. A chip electronic component.
前記電解めっき層の断面形状は台形状であることを特徴とする、請求項1に記載のチップ電子部品。 The chip electronic component according to claim 1, wherein the electrolytic plating layer has a trapezoidal cross-sectional shape. 前記電解めっき層の上面は平面であることを特徴とする、請求項1に記載のチップ電子部品。 The chip electronic component according to claim 1, wherein an upper surface of the electrolytic plating layer is a flat surface. 前記コイル導体パターンは、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、及び白金(Pt)からなる群から選択される何れか一つ以上を含有することを特徴とする、請求項1に記載のチップ電子部品。 The coil conductor pattern includes a group consisting of silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), copper (Cu), and platinum (Pt). The chip electronic component according to claim 1, comprising any one or more selected. 上部に第1及び第2電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設けられたチップ電子部品と、を含み、
前記チップ電子部品は、絶縁基板、及び前記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、前記コイル導体パターンは、パターンめっき層と、前記パターンめっき層を覆うように形成された電解めっき層と、前記電解めっき層上に形成された異方性めっき層と、を含み、前記磁性体本体の長さ‐厚さ方向の断面において、前記電解めっき層は、前記絶縁基板に隣接した下辺の長さが上辺の長さより長く、前記異方性めっき層は前記絶縁基板上から形成されることを特徴とする、チップ電子部品の実装基板。
A printed circuit board having first and second electrode pads on top;
Chip electronic components provided on the printed circuit board,
The chip electronic component includes an insulating substrate, a magnetic body having a coil conductor pattern formed on at least one surface of the insulating substrate, and both ends of the magnetic body so as to be connected to ends of the coil conductor pattern. The coil conductor pattern includes a pattern plating layer, an electrolytic plating layer formed to cover the pattern plating layer , and an anisotropy formed on the electrolytic plating layer. In the cross section in the length-thickness direction of the magnetic body, the electrolytic plating layer has a length of a lower side adjacent to the insulating substrate that is longer than a length of the upper side, and the anisotropic plating. A chip electronic component mounting substrate, wherein the layer is formed on the insulating substrate.
前記電解めっき層の断面形状は台形状であることを特徴とする、請求項に記載のチップ電子部品の実装基板。 6. The chip electronic component mounting substrate according to claim 5 , wherein a cross-sectional shape of the electrolytic plating layer is a trapezoidal shape. 前記電解めっき層の上面は平面であることを特徴とする、請求項に記載のチップ電子部品の実装基板。 6. The chip electronic component mounting substrate according to claim 5 , wherein an upper surface of the electrolytic plating layer is a flat surface. 前記コイル導体パターンは、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、及び白金(Pt)からなる群から選択される何れか一つ以上を含有することを特徴とする、請求項に記載のチップ電子部品の実装基板。 The coil conductor pattern includes a group consisting of silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), copper (Cu), and platinum (Pt). The chip electronic component mounting substrate according to claim 5 , comprising any one or more selected.
JP2014169125A 2014-06-02 2014-08-22 Chip electronic component and its mounting board Active JP6121371B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0066924 2014-06-02
KR1020140066924A KR101532172B1 (en) 2014-06-02 2014-06-02 Chip electronic component and board having the same mounted thereon

Publications (2)

Publication Number Publication Date
JP2015228479A JP2015228479A (en) 2015-12-17
JP6121371B2 true JP6121371B2 (en) 2017-04-26

Family

ID=53519973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014169125A Active JP6121371B2 (en) 2014-06-02 2014-08-22 Chip electronic component and its mounting board

Country Status (3)

Country Link
JP (1) JP6121371B2 (en)
KR (1) KR101532172B1 (en)
CN (1) CN105185507B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719908B1 (en) * 2015-07-01 2017-03-24 삼성전기주식회사 Coil electronic component and manufacturing method thereof
KR101751117B1 (en) * 2015-07-31 2017-06-26 삼성전기주식회사 Coil electronic part and manufacturing method thereof
KR102632366B1 (en) * 2016-09-01 2024-02-02 삼성전기주식회사 Coil component
KR101981466B1 (en) * 2016-09-08 2019-05-24 주식회사 모다이노칩 Power Inductor
KR101862503B1 (en) * 2017-01-06 2018-05-29 삼성전기주식회사 Inductor and method for manufacturing the same
KR20190038972A (en) * 2017-10-02 2019-04-10 엘지이노텍 주식회사 Wireless charging coil, manufacturing method thereof and wireless charging apparatus having the same
KR102475201B1 (en) * 2017-10-24 2022-12-07 삼성전기주식회사 Coil component and manufacturing method for the same
KR102232600B1 (en) * 2017-12-15 2021-03-26 삼성전기주식회사 Coil electronic part and manufacturing method thereof
KR102381269B1 (en) * 2020-04-27 2022-03-30 삼성전기주식회사 Coil component
TWI760275B (en) 2021-08-26 2022-04-01 奇力新電子股份有限公司 Inductive device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719950B2 (en) * 1992-03-06 1995-03-06 株式会社エス・エム・シー Wiring board and manufacturing method thereof
JP2001028110A (en) * 1999-07-13 2001-01-30 Hitachi Ltd Manufacture of magneto-resistive head, magneto- resistive head and magnetic disk device utilizing the same
JP2004342645A (en) * 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd Method for manufacturing planar coil
JP2005005298A (en) * 2003-06-09 2005-01-06 Tdk Corp Laminated chip inductor and its manufacturing method
JP2006278909A (en) * 2005-03-30 2006-10-12 Tdk Corp Coil substrate, coil component and its manufacturing process
KR101434351B1 (en) * 2010-10-21 2014-08-26 티디케이가부시기가이샤 Coil component and method for producing same
KR20130031082A (en) * 2011-09-20 2013-03-28 삼성전기주식회사 Mehtod of manufacturing multilayer inductor
US9287034B2 (en) * 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP6060508B2 (en) * 2012-03-26 2017-01-18 Tdk株式会社 Planar coil element and manufacturing method thereof
KR20140020505A (en) * 2012-08-09 2014-02-19 삼성전기주식회사 Inductor element and manufacturing method thereof
KR101506910B1 (en) * 2012-09-27 2015-03-30 티디케이가부시기가이샤 Method for anisotropic plating and thin- film coil
JP6102578B2 (en) * 2012-09-27 2017-03-29 Tdk株式会社 Anisotropic plating method

Also Published As

Publication number Publication date
CN105185507A (en) 2015-12-23
JP2015228479A (en) 2015-12-17
CN105185507B (en) 2017-11-14
KR101532172B1 (en) 2015-06-26

Similar Documents

Publication Publication Date Title
JP6121371B2 (en) Chip electronic component and its mounting board
JP5932914B2 (en) Chip electronic component and its mounting board
US10801121B2 (en) Chip electronic component and manufacturing method thereof
US10109409B2 (en) Chip electronic component and board for mounting thereof
US9976224B2 (en) Chip electronic component and manufacturing method thereof
JP6598156B2 (en) Chip electronic component, manufacturing method thereof, and mounting substrate thereof
JP6213996B2 (en) Chip electronic component and manufacturing method thereof
KR102025708B1 (en) Chip electronic component and board having the same mounted thereon
US10319515B2 (en) Chip electronic component
KR101598256B1 (en) Chip electronic component and manufacturing method thereof
JP6230972B2 (en) Chip electronic component and manufacturing method thereof
US20150187484A1 (en) Chip electronic component
KR102145317B1 (en) Chip electronic component and manufacturing method thereof
KR101912275B1 (en) Coil electronic component and manufacturing method thereof
US10804021B2 (en) Chip electronic component and method of manufacturing the same
KR102047561B1 (en) Chip electronic component and board having the same mounted thereon
KR102186153B1 (en) Chip electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170329

R150 Certificate of patent or registration of utility model

Ref document number: 6121371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250