JP6098820B2 - Semiconductor laser device - Google Patents

Semiconductor laser device Download PDF

Info

Publication number
JP6098820B2
JP6098820B2 JP2013170283A JP2013170283A JP6098820B2 JP 6098820 B2 JP6098820 B2 JP 6098820B2 JP 2013170283 A JP2013170283 A JP 2013170283A JP 2013170283 A JP2013170283 A JP 2013170283A JP 6098820 B2 JP6098820 B2 JP 6098820B2
Authority
JP
Japan
Prior art keywords
layer
contact layer
semiconductor substrate
contact
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013170283A
Other languages
Japanese (ja)
Other versions
JP2015041627A (en
Inventor
和典 別所
和典 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2013170283A priority Critical patent/JP6098820B2/en
Publication of JP2015041627A publication Critical patent/JP2015041627A/en
Application granted granted Critical
Publication of JP6098820B2 publication Critical patent/JP6098820B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は半導体レーザ装置に関する。   The present invention relates to a semiconductor laser device.

半導体レーザ装置として、近年、基板面に垂直な方向に光を取り出す構成の垂直外部共振器面発光レーザ(Vertical External Cavity Surface Emitting Lasers:以下、「VECSEL」と略記する。)の開発が進められている(例えば、下記特許文献1、非特許文献1参照)。   In recent years, vertical external cavity surface emitting lasers (hereinafter, abbreviated as “VECSEL”) having a configuration for extracting light in a direction perpendicular to the substrate surface have been developed as semiconductor laser devices. (For example, see Patent Document 1 and Non-Patent Document 1 below).

図10は、特許文献1や非特許文献1に開示された従来のVECSEL構造のレーザ装置の模式的断面図である。従来のレーザ装置90は、半導体基板40の上面に、n側多層膜反射鏡11、発光部13、及びp側多層膜反射鏡15を備え、発光部13を一対の反射鏡11及び15が半導体基板40の面に垂直な方向に挟み込む構成である。   FIG. 10 is a schematic cross-sectional view of a conventional laser device having a VECSEL structure disclosed in Patent Document 1 and Non-Patent Document 1. The conventional laser device 90 includes an n-side multilayer reflector 11, a light emitting unit 13, and a p-side multilayer reflector 15 on the upper surface of the semiconductor substrate 40, and the pair of reflecting mirrors 11 and 15 is a semiconductor. The structure is sandwiched in a direction perpendicular to the surface of the substrate 40.

また、p側多層膜反射鏡15の上層には、高濃度のp型コンタクト層17を介してp側電極21が形成されている。一方、発光部13や一対の反射鏡11及び15が形成されていない側において、半導体基板40の面上にはn側電極19が形成されている。   A p-side electrode 21 is formed on the p-side multilayer mirror 15 via a high-concentration p-type contact layer 17. On the other hand, an n-side electrode 19 is formed on the surface of the semiconductor substrate 40 on the side where the light emitting unit 13 and the pair of reflecting mirrors 11 and 15 are not formed.

n側多層膜反射鏡11、発光部13、p側多層膜反射鏡15及びp型コンタクト層17の多層構造体の外側には絶縁層25が形成されている。この絶縁層25は、p側電極21とn側電極19の間にバイアス電圧が印加された際、発光効率を高めるべく発光部13を含む上記多層構造体の領域に電流を集中させ、その外側の領域に電流を流さないようにするための高抵抗層(電流狭窄層)を構成する。そして、この絶縁層25の周囲をパッシベーション層27が覆っている。   An insulating layer 25 is formed outside the multilayer structure of the n-side multilayer mirror 11, the light emitting unit 13, the p-side multilayer mirror 15 and the p-type contact layer 17. When a bias voltage is applied between the p-side electrode 21 and the n-side electrode 19, the insulating layer 25 concentrates a current in the region of the multilayer structure including the light-emitting portion 13 in order to increase the light emission efficiency, and A high resistance layer (current confinement layer) for preventing current from flowing in the region is configured. A passivation layer 27 covers the periphery of the insulating layer 25.

半導体基板40に対して、光取り出し方向d1の向きに離間した位置には、外部出力ミラー3が備えられている。   An external output mirror 3 is provided at a position separated from the semiconductor substrate 40 in the light extraction direction d1.

p側電極21とn側電極19の間にバイアス電圧を印加することにより、発光部13に電流が流れて当該領域が発光する。この光は、外部出力ミラー3、n側多層膜反射鏡11、及びp側多層膜反射鏡15によって形成される共振器で共振され、励起された光がレーザ光5として外部出力ミラー3から放出される。   By applying a bias voltage between the p-side electrode 21 and the n-side electrode 19, a current flows through the light emitting unit 13 and the region emits light. This light is resonated by a resonator formed by the external output mirror 3, the n-side multilayer reflector 11, and the p-side multilayer reflector 15, and the excited light is emitted from the external output mirror 3 as laser light 5. Is done.

なお、図10に示すレーザ装置90は、n側電極19の形成側がレーザ光5の取り出し面となっているため(取り出し方向d1)、n側電極19は、光の通路を遮らないような形状となっている。図10のレーザ装置90は、n側電極19がドーナツ形状を構成しており、その内側の位置において、半導体基板40のn側電極19が形成されている側の面上に誘電体層29が形成されている。誘電体層29は、共振中の光の損失を抑制するために設けられている。   In the laser device 90 shown in FIG. 10, since the n-side electrode 19 is formed on the laser beam 5 extraction surface (extraction direction d1), the n-side electrode 19 does not block the light path. It has become. In the laser device 90 of FIG. 10, the n-side electrode 19 has a donut shape, and the dielectric layer 29 is formed on the surface of the semiconductor substrate 40 on the side where the n-side electrode 19 is formed. Is formed. The dielectric layer 29 is provided to suppress light loss during resonance.

p型コンタクト層17は、高濃度(例えば、1×1018/cm以上)の不純物(キャリア)がドープされており、p側電極21との間のコンタクト抵抗値を下げる役割を果たしている。 The p-type contact layer 17 is doped with a high concentration (for example, 1 × 10 18 / cm 3 or more) of impurities (carriers), and serves to lower the contact resistance value with the p-side electrode 21.

ここで、同様に、n側電極19と半導体基板40の間の抵抗値を下げるべく、例えば半導体基板40を高濃度にドープする方法が考えられる。   Here, similarly, in order to lower the resistance value between the n-side electrode 19 and the semiconductor substrate 40, for example, a method of doping the semiconductor substrate 40 at a high concentration is conceivable.

しかし、一般的に高濃度にドープされた半導体層は、光を多く吸収することが知られている。図10の構成によれば、発光部13で生成された光は、外部出力ミラー3との間で半導体基板40内を通過しながら反射を繰り返した後、外部へと取り出される構成である。従って、半導体基板40を高濃度でドープした場合、発光部13で生成された光が半導体基板40内で吸収されてしまい、取り出し効率が低下するという問題がある。   However, it is generally known that highly doped semiconductor layers absorb a lot of light. According to the configuration of FIG. 10, the light generated by the light emitting unit 13 is extracted after being repeatedly reflected while passing through the semiconductor substrate 40 with the external output mirror 3. Therefore, when the semiconductor substrate 40 is doped at a high concentration, the light generated by the light emitting unit 13 is absorbed in the semiconductor substrate 40, and there is a problem that the extraction efficiency is lowered.

このような点に鑑み、特許文献1や非特許文献1の構成では、半導体基板40として、不純物濃度の低いGaAs基板(例えば、5×1016/cm以上、5×1017/cm以下程度)を採用している。 In view of such points, in the configurations of Patent Document 1 and Non-Patent Document 1, the semiconductor substrate 40 is a GaAs substrate having a low impurity concentration (for example, 5 × 10 16 / cm 3 or more and 5 × 10 17 / cm 3 or less. Degree).

特表2006−511966号公報JP-T 2006-511966

Gregory T. Niven, et.al. "Laser lighting revolution - Coming soon to a theater near you- ", December 2010, Optik & Photonik No.4, p34〜p37Gregory T. Niven, et.al. "Laser lighting revolution-Coming soon to a theater near you-", December 2010, Optik & Photonik No.4, p34-p37

しかし、半導体基板40として、このような低濃度のGaAs基板を用いると、半導体基板40とn側電極19の間のコンタクト抵抗や、半導体基板40内の抵抗が大きくなる。このため、駆動時にp側電極21とn側電極19の間にバイアス電圧を印加すると高いジュール熱が発生し、これに起因してレーザ装置90が大きく昇温する。温度が上昇するとレーザ光5の波長が長波長側にシフトするため、所望の発光波長の光の取り出し効率は低下してしまう。   However, when such a low concentration GaAs substrate is used as the semiconductor substrate 40, the contact resistance between the semiconductor substrate 40 and the n-side electrode 19 and the resistance in the semiconductor substrate 40 increase. For this reason, when a bias voltage is applied between the p-side electrode 21 and the n-side electrode 19 during driving, high Joule heat is generated, and the laser apparatus 90 is greatly heated due to this. When the temperature rises, the wavelength of the laser beam 5 shifts to the longer wavelength side, so that the light extraction efficiency of a desired emission wavelength is lowered.

なお、n側電極19と半導体基板40の間の抵抗値を下げるべく、n側電極19と半導体基板40の間に高濃度のn型コンタクト層を形成する方法も考えられる。しかし、この方法を採用した場合、n側電極19と半導体基板40の間のコンタクト抵抗値は低下させられるものの、低濃度の半導体基板40内を電流が通過することには変わりがないため、素子全体の抵抗を低下させることはできない。よって、高いジュール熱が発生してレーザ光5の波長が長波長側にシフトする点において、上記従来構成と同様の課題を有している。   A method of forming a high-concentration n-type contact layer between the n-side electrode 19 and the semiconductor substrate 40 is also conceivable in order to reduce the resistance value between the n-side electrode 19 and the semiconductor substrate 40. However, when this method is employed, the contact resistance value between the n-side electrode 19 and the semiconductor substrate 40 can be reduced, but there is no change in the current passing through the low-concentration semiconductor substrate 40. The overall resistance cannot be reduced. Therefore, it has the same problem as the conventional configuration in that high Joule heat is generated and the wavelength of the laser light 5 is shifted to the long wavelength side.

本発明は、上記の点に鑑み、従来よりも光取り出し効率の高い半導体レーザ装置を提供することを目的とする。   In view of the above points, an object of the present invention is to provide a semiconductor laser device having higher light extraction efficiency than conventional ones.

本発明は、半導体基板上に、第1反射鏡、発光部及び第2反射鏡が順に積層されてなる半導体レーザ装置であって、
前記第1反射鏡の、前記発光部の形成側と反対側の面の外縁に位置する第1領域に接触するように形成された第1コンタクト層と、
前記第1反射鏡の、前記発光部の形成側と反対側の面において、前記第1領域よりも内側に位置する第2領域に接触するように形成された、前記第1コンタクト層よりも不純物濃度が低濃度の第1不純物拡散領域と、
前記第1コンタクト層と前記第1不純物拡散領域の境界部分に形成された、絶縁層又は半導体層からなる不純物拡散防止層と
前記第1反射鏡の外側位置において、底面を前記第1コンタクト層の上面と接触して形成された第1電極と、
前記第2反射鏡の上層に形成された第2コンタクト層と、
前記第2コンタクト層の上層に形成された第2電極を備えることを特徴とする。
The present invention is a semiconductor laser device in which a first reflecting mirror, a light emitting unit, and a second reflecting mirror are sequentially laminated on a semiconductor substrate,
A first contact layer formed so as to be in contact with a first region located on an outer edge of a surface of the first reflecting mirror opposite to a side on which the light emitting unit is formed;
Impurities than the first contact layer formed on the surface of the first reflecting mirror opposite to the light emitting portion forming side so as to be in contact with a second region located inside the first region. A first impurity diffusion region having a low concentration;
An impurity diffusion prevention layer formed of an insulating layer or a semiconductor layer formed at a boundary portion between the first contact layer and the first impurity diffusion region; and a bottom surface of the first contact layer at a position outside the first reflector. A first electrode formed in contact with the upper surface;
A second contact layer formed on an upper layer of the second reflecting mirror;
A second electrode formed on an upper layer of the second contact layer is provided.

上記構成によれば、第1反射鏡は、発光部の形成側と反対側の面において、外縁に位置する第1領域が第1コンタクト層に接触し、第1領域よりも内側に位置する第2領域は、第1コンタクト層よりも不純物濃度が低濃度である第1不純物拡散領域に接触している。つまり、発光部から放射された光は、第1反射鏡を介して外部に放射される際、第1コンタクト層よりも不純物濃度が低濃度である第1不純物拡散領域を通過することができる。   According to the above configuration, in the first reflecting mirror, the first region located on the outer edge is in contact with the first contact layer on the surface opposite to the light-emitting portion forming side, and the first reflecting mirror is located on the inner side of the first region. The two regions are in contact with the first impurity diffusion region having an impurity concentration lower than that of the first contact layer. That is, when the light emitted from the light emitting part is emitted to the outside through the first reflecting mirror, it can pass through the first impurity diffusion region having an impurity concentration lower than that of the first contact layer.

つまり、第1反射鏡は、外縁部分のみが高濃度の第1コンタクト層と接触し、その内側の領域は低濃度の第1不純物拡散領域と接触する構成となる。よって、例えば外縁部分の厚みを内側に比べてなるべく薄くしておくことで、第1反射鏡から放射される光は、そのほとんどが低濃度の第1不純物拡散領域を通過して外部へと放射される構成にできる。従って、高濃度領域内を通過する光量は、従来構成と比べて大幅に削減されるため、光が吸収される量も大きく抑制される。   That is, the first reflecting mirror is configured such that only the outer edge portion is in contact with the high concentration first contact layer, and the inner region is in contact with the low concentration first impurity diffusion region. Therefore, for example, by making the thickness of the outer edge portion as thin as possible compared to the inner side, most of the light emitted from the first reflecting mirror radiates to the outside through the first impurity diffusion region having a low concentration. Can be configured. Therefore, the amount of light passing through the high density region is greatly reduced as compared with the conventional configuration, and the amount of light absorbed is greatly suppressed.

そして、第1反射鏡の外縁部分は高濃度の第1コンタクト層と接触しているため、底面が前記第1コンタクト層の上面と接触するように第1電極を形成することで、第1電極と第1コンタクト層の間のコンタクト抵抗は低い値が実現される。また、第1電極と第2電極の間にバイアス電圧を印加した際、第2電極、第2コンタクト層、第2反射鏡、発光部、第1反射鏡、第1コンタクト層、及び第1電極からなる電流経路が形成されるが、この間に低濃度領域を介さない構成とすることができるので、素子全体の抵抗が大きくなることもない。この結果、高いジュール熱が発生して発光波長がシフトすることにより所望の発光波長の光の取り出し効率が低下するという問題も解消する。   Since the outer edge portion of the first reflecting mirror is in contact with the high-concentration first contact layer, the first electrode is formed by forming the first electrode so that the bottom surface is in contact with the upper surface of the first contact layer. A low value of the contact resistance between the first contact layer and the first contact layer is realized. Further, when a bias voltage is applied between the first electrode and the second electrode, the second electrode, the second contact layer, the second reflecting mirror, the light emitting unit, the first reflecting mirror, the first contact layer, and the first electrode However, since the low-concentration region can be omitted during this period, the resistance of the entire element does not increase. As a result, the problem that the extraction efficiency of light having a desired emission wavelength is reduced due to the generation of high Joule heat and the emission wavelength shifting is also solved.

つまり、上記の構成によれば、素子の低抵抗化と光の取り出し効率の向上という両者を同時に実現することができる。   That is, according to the above configuration, it is possible to simultaneously realize both the reduction of the resistance of the element and the improvement of the light extraction efficiency.

なお、上記構成においては、第1コンタクト層及び第1反射鏡をn型半導体層とし、第2コンタクト層及び第2反射鏡をp型半導体層としても構わないし、逆に、第1コンタクト層及び第1反射鏡をp型半導体層とし、第2コンタクト層及び第2反射鏡をn型半導体層としても構わない。   In the above configuration, the first contact layer and the first reflecting mirror may be n-type semiconductor layers, and the second contact layer and the second reflecting mirror may be p-type semiconductor layers. The first reflecting mirror may be a p-type semiconductor layer, and the second contact layer and the second reflecting mirror may be an n-type semiconductor layer.

具体的な構成例として、前記第1不純物拡散領域を、前記第1コンタクト層よりも不純物濃度が低濃度の前記半導体基板の一部で構成し、
前記不純物拡散防止層を、前記第1コンタクト層と前記半導体基板の境界部分に形成することができる。
As a specific configuration example, the first impurity diffusion region is configured by a part of the semiconductor substrate having an impurity concentration lower than that of the first contact layer,
The impurity diffusion preventing layer may be formed at a boundary portion between the first contact layer and the semiconductor substrate.

別の具体的な構成例として、前記半導体基板を前記第1コンタクト層よりも不純物濃度が低濃度で形成し、
前記不純物拡散防止層を、前記第1コンタクト層と前記第1不純物拡散領域の境界部分及び前記第1コンタクト層と前記半導体基板の境界部分に形成することができる。
As another specific configuration example, the semiconductor substrate is formed with an impurity concentration lower than that of the first contact layer,
The impurity diffusion preventing layer may be formed at a boundary portion between the first contact layer and the first impurity diffusion region and at a boundary portion between the first contact layer and the semiconductor substrate.

なお、上記構成に加えて、前記発光部及び前記第2反射鏡の外側面に側面を接触して形成された高抵抗層を有し、前記高抵抗層の底面が前記第1反射鏡の上面に接触する構成としても構わない。   In addition to the above-described configuration, the light emitting unit and the second reflecting mirror include a high resistance layer formed in contact with the side surface, and the bottom surface of the high resistance layer is the upper surface of the first reflecting mirror. It does not matter even if it is the composition which touches.

この高抵抗層を設けることで、発光に寄与する箇所にのみ電流を供給することができるため、発光効率を高めることができる。更に、上記のように高抵抗層を形成することで、前記第1反射鏡が発光部の径よりも大きく形成されるため、電流経路断面積が増加して電気抵抗が低減する。これにより、更に素子の低抵抗化が実現される。   By providing this high resistance layer, the current can be supplied only to the portion that contributes to light emission, so that the light emission efficiency can be increased. Further, by forming the high resistance layer as described above, the first reflecting mirror is formed to be larger than the diameter of the light emitting portion, so that the current path cross-sectional area increases and the electrical resistance decreases. This further reduces the resistance of the element.

本発明の半導体レーザ装置によれば、コンタクト抵抗及び素子抵抗を低抵抗にしながらも、光の通過経路上に高濃度領域をほとんど又は完全に有さない構成とすることができるので、従来よりも高い光取り出し効率が実現できる。   According to the semiconductor laser device of the present invention, since the contact resistance and the element resistance can be made low, it is possible to have a configuration having little or no high-concentration region on the light passage path. High light extraction efficiency can be realized.

第1実施形態の半導体レーザ装置の模式的断面図である。1 is a schematic cross-sectional view of a semiconductor laser device according to a first embodiment. 第1実施形態の半導体レーザ装置が搭載された半導体基板と接触するn側多層膜反射鏡の面を模式的に図示したものである。1 schematically illustrates a surface of an n-side multilayer mirror that contacts a semiconductor substrate on which the semiconductor laser device of the first embodiment is mounted. 第1実施形態の半導体レーザ装置の別の模式的断面図である。It is another typical sectional view of the semiconductor laser device of a 1st embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第1実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 1st Embodiment. 第2実施形態のレーザ装置の模式的断面図である。It is typical sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の別の模式的断面図である。It is another schematic sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 2nd Embodiment. 第2実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 2nd Embodiment. 第3実施形態のレーザ装置の別の模式的断面図である。It is another typical sectional drawing of the laser apparatus of 3rd Embodiment. 第3実施形態のレーザ装置の工程断面図の一部である。It is a part of process sectional drawing of the laser apparatus of 3rd Embodiment. 従来の半導体レーザ装置の模式的断面図である。It is a typical sectional view of the conventional semiconductor laser device.

本発明の半導体レーザ装置(以下、適宜「レーザ装置」と略記する。)につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。   A semiconductor laser device of the present invention (hereinafter abbreviated as “laser device” as appropriate) will be described with reference to the drawings. In each figure, the dimensional ratio in the drawing does not necessarily match the actual dimensional ratio.

[第1実施形態]
図1は、第1実施形態のレーザ装置の模式的断面図である。なお、図10と同一の要素に対しては、同一の符号を付している。
[First Embodiment]
FIG. 1 is a schematic cross-sectional view of the laser apparatus of the first embodiment. In addition, the same code | symbol is attached | subjected to the element same as FIG.

〈構造〉
第1実施形態のレーザ装置1は、半導体基板10、n側多層膜反射鏡11(「第1反射鏡」に対応)、発光部13、p側多層膜反射鏡15(「第2反射鏡」に対応)、n型コンタクト層9(「第1コンタクト層」に対応)、p型コンタクト層17(「第2コンタクト層」に対応)、n側電極19(「第1電極」に対応)、p側電極21(「第2電極」に対応)を有する。
<Construction>
The laser apparatus 1 according to the first embodiment includes a semiconductor substrate 10, an n-side multilayer reflector 11 (corresponding to a “first reflector”), a light emitting unit 13, and a p-side multilayer reflector 15 (“second reflector”). N-type contact layer 9 (corresponding to “first contact layer”), p-type contact layer 17 (corresponding to “second contact layer”), n-side electrode 19 (corresponding to “first electrode”), A p-side electrode 21 (corresponding to “second electrode”) is included.

半導体基板10の面のうち、発光部13が形成されている側の面(以下「第1面」という。)の上層の一部箇所にはn側多層膜反射鏡11が形成されており、n側多層膜反射鏡11の上層に発光部13が形成され、発光部13の上層にp側多層膜反射鏡15が形成される。p側多層膜反射鏡15の上層にp型コンタクト層17が形成され、p型コンタクト層17の上層にp側電極21が形成される。   An n-side multilayer mirror 11 is formed in a part of the upper layer of the surface of the semiconductor substrate 10 on which the light emitting unit 13 is formed (hereinafter referred to as “first surface”), A light-emitting portion 13 is formed on the upper layer of the n-side multilayer mirror 11, and a p-side multilayer reflector 15 is formed on the upper layer of the light-emitting portion 13. A p-type contact layer 17 is formed in the upper layer of the p-side multilayer reflector 15, and a p-side electrode 21 is formed in the upper layer of the p-type contact layer 17.

半導体基板10の第1面の上層の別の一部箇所には、絶縁層又は半導体層からなる不純物拡散防止層7が形成され、この不純物拡散防止層7の上層にn型コンタクト層9が形成されている。   An impurity diffusion prevention layer 7 made of an insulating layer or a semiconductor layer is formed on another part of the upper layer of the first surface of the semiconductor substrate 10, and an n-type contact layer 9 is formed on the impurity diffusion prevention layer 7. Has been.

n型コンタクト層9は、例えばGaAsで構成され、コンタクト抵抗を小さくするために、Siなどのn型不純物が1×1018/cm以上の高濃度でドープされる。 The n-type contact layer 9 is made of GaAs, for example, and is doped with an n-type impurity such as Si at a high concentration of 1 × 10 18 / cm 3 or more in order to reduce the contact resistance.

不純物拡散防止層7は、半導体層で形成される場合にはアンドープ層又は極めて低濃度の不純物拡散層で形成される。具体的には、アンドープのAlGaAs又はInGaPなどによって形成することができる。不純物拡散防止層7は、高濃度で構成されるn型コンタクト層9内の不純物(キャリア)が、n型コンタクト層9よりも低濃度で構成される半導体基板10側に拡散するのを防止する目的で設けられている。   When the impurity diffusion preventing layer 7 is formed of a semiconductor layer, it is formed of an undoped layer or an extremely low concentration impurity diffusion layer. Specifically, it can be formed of undoped AlGaAs or InGaP. The impurity diffusion preventing layer 7 prevents impurities (carriers) in the n-type contact layer 9 configured at a high concentration from diffusing to the semiconductor substrate 10 configured at a lower concentration than the n-type contact layer 9. It is provided for the purpose.

更に、図1に示すレーザ装置1においては、半導体基板10の面のうち、発光部13が形成されている側の面と反対側の面(以下「第2面」という。)には、光束が拡散するのを抑制するための光束拡散防止部材16が形成されている。この光束拡散防止部材16としては、絶縁層又は金属層で形成される。光束拡散防止部材16を金属層で形成する場合には、この金属層にハンダ付けを行うことで、レーザ装置1を別の装置面上に固着する用途としても利用可能である。   Further, in the laser device 1 shown in FIG. 1, a light flux is applied to the surface of the semiconductor substrate 10 opposite to the surface on which the light emitting unit 13 is formed (hereinafter referred to as “second surface”). A light beam diffusion preventing member 16 for suppressing the diffusion of light is formed. The light beam diffusion preventing member 16 is formed of an insulating layer or a metal layer. When the light beam diffusion preventing member 16 is formed of a metal layer, the laser device 1 can be used for fixing the laser device 1 on another device surface by soldering the metal layer.

図1では、光取り出し方向d1は半導体基板10の発光部13及び一対の反射鏡11,15が形成されている側と反対側(すなわち、第2面側)であり、半導体基板10とこの方向d1に離間した位置には外部出力ミラー3が形成される。なお、図10に示すレーザ装置90と同様に、図1に示すレーザ装置1も電流狭窄用の絶縁層25、パッシベーション層27、及び誘電体層29を備えている。   In FIG. 1, the light extraction direction d1 is opposite to the side where the light emitting portion 13 and the pair of reflecting mirrors 11 and 15 of the semiconductor substrate 10 are formed (that is, the second surface side). An external output mirror 3 is formed at a position separated from d1. Similar to the laser device 90 shown in FIG. 10, the laser device 1 shown in FIG. 1 includes an insulating layer 25 for current confinement, a passivation layer 27, and a dielectric layer 29.

半導体基板10は、例えばGaAs基板で構成される。ここで、本実施形態においては、半導体基板10は、不純物濃度が1×1018/cm未満、より好ましくは5×1017/cm以下の低濃度でドープされている。 The semiconductor substrate 10 is composed of, for example, a GaAs substrate. Here, in this embodiment, the semiconductor substrate 10 is doped at a low concentration of an impurity concentration of less than 1 × 10 18 / cm 3 , more preferably 5 × 10 17 / cm 3 or less.

発光部13は、取り出すレーザ光5の波長に応じた材料で構成される。例えば、発光波長が0.8μm〜1μmの場合はGaInAs又はAlGaAsなどが用いられる。   The light emitting unit 13 is made of a material corresponding to the wavelength of the laser beam 5 to be extracted. For example, when the emission wavelength is 0.8 μm to 1 μm, GaInAs or AlGaAs is used.

n側多層膜反射鏡11及びp側多層膜反射鏡15は、所望の波長に対して吸収が少なく、且つ屈折率の異なる2種類の材料が積層されたもの、例えば、GaAs/AlGaAs又はGaAs/AlAsなどが用いられる。また、各反射鏡11,15を構成する各層の厚さは、材料及び波長に応じた厚さとされる。なお、p側多層膜反射鏡15の反射率を99%以上、n側多層膜反射鏡11の反射率を20%以上90%以下の範囲とするのが好ましい。n側多層膜反射鏡11の反射率をp側多層膜反射鏡15よりも低くしているのは、発光部13からの光が、n側多層膜反射鏡11とp側多層膜反射鏡15の間で反射を繰り返すことで励起された後、n側多層膜反射鏡11を通過して外部へと取り出す必要があるためである。   The n-side multilayer mirror 11 and the p-side multilayer mirror 15 are formed by laminating two kinds of materials having little absorption with respect to a desired wavelength and different refractive indexes, for example, GaAs / AlGaAs or GaAs / AlAs or the like is used. Further, the thickness of each layer constituting each reflecting mirror 11 and 15 is set to a thickness according to the material and the wavelength. The reflectance of the p-side multilayer mirror 15 is preferably 99% or more, and the reflectance of the n-side multilayer mirror 11 is preferably 20% or more and 90% or less. The reason why the reflectance of the n-side multilayer reflector 11 is lower than that of the p-side multilayer reflector 15 is that the light from the light emitting unit 13 is reflected by the n-side multilayer reflector 11 and the p-side multilayer reflector 15. This is because it is necessary to pass through the n-side multilayer mirror 11 and take out to the outside after being excited by repeating reflection between the two.

また、図1に示すように、n側多層膜反射鏡11は、その底面のうち外縁部分がn型コンタクト層9と接触し、内側部分が半導体基板10と接触するように形成されている。この点については詳細に後述される。   As shown in FIG. 1, the n-side multilayer mirror 11 is formed so that the outer edge portion of the bottom surface is in contact with the n-type contact layer 9 and the inner portion is in contact with the semiconductor substrate 10. This point will be described in detail later.

p型コンタクト層17は、p側多層膜反射鏡15の上層に形成される。コンタクト層17は、例えばGaAsで構成され、コンタクト抵抗を小さくするためにCなどのp型不純物が1×1018/cm以上の高濃度でドープされている。 The p-type contact layer 17 is formed in the upper layer of the p-side multilayer mirror 15. The contact layer 17 is made of, for example, GaAs, and is doped with a p-type impurity such as C at a high concentration of 1 × 10 18 / cm 3 or more in order to reduce the contact resistance.

図1に示すように、本実施形態のレーザ装置1においては、n側電極19が、p側電極21と同様に、半導体基板10の第1面側に形成されている。n側電極19の材料としては、例えばNi/Ge/Au/Ni/AuやAu/Ge/Ni/Auなどが利用可能である。   As shown in FIG. 1, in the laser device 1 of the present embodiment, the n-side electrode 19 is formed on the first surface side of the semiconductor substrate 10, similarly to the p-side electrode 21. As a material of the n-side electrode 19, for example, Ni / Ge / Au / Ni / Au, Au / Ge / Ni / Au, or the like can be used.

p側電極21は、p型コンタクト層17の上層に形成される。p側電極21は例えば、Au/Zn/AuやTi/Pt/Auなどで構成することができる。また、n側電極19と同一の材料で形成しても構わない。   The p-side electrode 21 is formed on the p-type contact layer 17. The p-side electrode 21 can be composed of, for example, Au / Zn / Au or Ti / Pt / Au. Further, the same material as that of the n-side electrode 19 may be used.

図2は、半導体基板10と接触するn側多層膜反射鏡11の面(底面)を模式的に図示したものである。外縁部分(「第1領域」に対応)11aが、半導体基板10よりも高濃度のn型コンタクト層9に接触し、内側部分(「第2領域」に対応)11bがn型コンタクト層9よりも低濃度である半導体基板10に接触している。   FIG. 2 schematically shows the surface (bottom surface) of the n-side multilayer mirror 11 in contact with the semiconductor substrate 10. The outer edge portion (corresponding to the “first region”) 11 a contacts the n-type contact layer 9 having a higher concentration than the semiconductor substrate 10, and the inner portion (corresponding to the “second region”) 11 b from the n-type contact layer 9. Is also in contact with the semiconductor substrate 10 having a low concentration.

図2では、n側多層膜反射鏡11の底面のハッチングを、当該箇所が接触している層のハッチング(図1参照)と同一のハッチングとしている。すなわち、第1領域11aをn型コンタクト層9と同一のハッチングとし、第2領域11bを半導体基板10と同一のハッチングとしている。なお、n側多層膜反射鏡11の底面のうち、第1領域11aと第2領域11bの境界箇所においては、不純物拡散防止層7と接触しているため、かかる箇所は不純物拡散防止層7と同様に、ハッチングを施していない。   In FIG. 2, the hatching of the bottom surface of the n-side multilayer mirror 11 is the same as the hatching of the layer in contact with the portion (see FIG. 1). That is, the first region 11 a is hatched in the same manner as the n-type contact layer 9, and the second region 11 b is hatched in the same manner as the semiconductor substrate 10. Of the bottom surface of the n-side multilayer reflector 11, the boundary between the first region 11a and the second region 11b is in contact with the impurity diffusion preventing layer 7, so that the portion is in contact with the impurity diffusion preventing layer 7. Similarly, no hatching is applied.

なお、本実施形態では、n型多層膜反射鏡11の底面と接触する位置における半導体基板10の領域が「第1不純物拡散領域」に対応する。   In the present embodiment, the region of the semiconductor substrate 10 at the position in contact with the bottom surface of the n-type multilayer mirror 11 corresponds to the “first impurity diffusion region”.

このような構成の下、p側電極21とn側電極19の間にバイアス電圧を印加すると、p側電極21、p型コンタクト層17、p側多層膜反射鏡15、発光部13、n側多層膜反射鏡11、n型コンタクト層9、及びn側電極19からなる電流経路が形成される。これにより、発光部13に電流が流れ、当該領域が光を発する。この光は、p側多層膜反射鏡15、n側多層膜反射鏡11、及び外部出力ミラー3にて構成される共振器内を共振しながら励起し、レーザ光5として外部に取り出される。   Under such a configuration, when a bias voltage is applied between the p-side electrode 21 and the n-side electrode 19, the p-side electrode 21, the p-type contact layer 17, the p-side multilayer reflector 15, the light emitting unit 13, and the n-side A current path including the multilayer reflector 11, the n-type contact layer 9, and the n-side electrode 19 is formed. Thereby, an electric current flows into the light emission part 13, and the said area | region emits light. This light is excited while resonating inside the resonator composed of the p-side multilayer mirror 15, the n-side multilayer mirror 11, and the external output mirror 3, and is extracted outside as laser light 5.

n側電極19は高い不純物濃度のn型コンタクト層9に接触しているためコンタクト抵抗率は小さくなるので、コンタクト抵抗を小さくできる。また、不純物濃度の高いn側コンタクト層9を電流が通過するので電圧降下も小さくできる。さらに、p側電極21は高濃度のp型コンタクト層17と接触しているので、コンタクト抵抗は低く抑えられる。これらにより素子全体の抵抗は低く抑えられる。これにより、高いジュール熱が発生して、発光波長がシフトし、所望の発光波長の光の取り出し効率が低下するという問題は解消する。   Since the n-side electrode 19 is in contact with the n-type contact layer 9 having a high impurity concentration, the contact resistivity is reduced, so that the contact resistance can be reduced. Further, since the current passes through the n-side contact layer 9 having a high impurity concentration, the voltage drop can be reduced. Furthermore, since the p-side electrode 21 is in contact with the high-concentration p-type contact layer 17, the contact resistance can be kept low. As a result, the resistance of the entire element can be kept low. This eliminates the problem that high Joule heat is generated, the emission wavelength is shifted, and the light extraction efficiency of the desired emission wavelength is reduced.

また、発光部13からの光は、n側多層膜反射鏡11を介して外部に取り出されるが、n側多層膜反射鏡11の中央部分は不純物濃度の低い半導体基板10(第1不純物拡散領域)と接触している。このため、光の大部分がこの低濃度の半導体基板10内を通過する。これにより、従来構成と比べて半導体基板10内にて光が吸収される量が大きく抑制される。   The light from the light emitting unit 13 is extracted to the outside through the n-side multilayer reflector 11, but the central portion of the n-side multilayer reflector 11 has a low impurity concentration in the semiconductor substrate 10 (first impurity diffusion region). ). For this reason, most of the light passes through the low-concentration semiconductor substrate 10. Thereby, the amount of light absorbed in the semiconductor substrate 10 is greatly suppressed as compared with the conventional configuration.

なお、n側多層膜反射鏡11が高濃度のn型コンタクト層19と接触する外縁部分の領域(第1領域)11aの面積を、半導体基板10と接触する内側部分の領域(第2領域)11bの面積よりも十分小さくしておくことで、ほぼ全ての光が低濃度領域、すなわち半導体基板10内を通過できる。これにより、半導体基板10内で光が吸収される量を最大限抑制することができる。   Note that the area of the outer edge portion (first region) 11 a where the n-side multilayer mirror 11 is in contact with the high-concentration n-type contact layer 19 is the area of the inner portion (second region) where it is in contact with the semiconductor substrate 10. By making it sufficiently smaller than the area 11b, almost all light can pass through the low concentration region, that is, the semiconductor substrate 10. Thereby, the amount of light absorbed in the semiconductor substrate 10 can be suppressed to the maximum.

また、本実施形態の構成では、低濃度の半導体基板10と高濃度のn型コンタクト層9の境界に不純物拡散防止層7が埋め込まれている。これによりn型コンタクト層9から低濃度の半導体基板10に向かう不純物の拡散が防止できるので、半導体基板10、より詳細にはn側多層膜反射鏡11の底面の直下に位置する第1不純物拡散領域は低濃度状態が維持され、安定して高い光の取り出し効率が実現される。   Further, in the configuration of the present embodiment, the impurity diffusion preventing layer 7 is buried at the boundary between the low concentration semiconductor substrate 10 and the high concentration n-type contact layer 9. As a result, diffusion of impurities from the n-type contact layer 9 toward the low-concentration semiconductor substrate 10 can be prevented, so that the first impurity diffusion located directly below the bottom surface of the semiconductor substrate 10, more specifically the n-side multilayer reflector 11. The region is maintained in a low concentration state, and high light extraction efficiency is realized stably.

なお、図1の構成において、誘電体層29を備えない構成としても構わない(図3参照)。   In the configuration shown in FIG. 1, the dielectric layer 29 may not be provided (see FIG. 3).

また、上記実施形態では、半導体基板10の光取り出し方向d1側をn側、反対側をp側として説明したが、p側とn側の位置を反転させても構わない。以下の実施形態でも同様である。   In the above embodiment, the light extraction direction d1 side of the semiconductor substrate 10 is described as the n side, and the opposite side is the p side. However, the positions of the p side and the n side may be reversed. The same applies to the following embodiments.

〈製造方法〉
以下、図1に示すレーザ装置1の製造方法の一例につき、図4A〜図4Jの各工程断面図を参照して説明する。
<Production method>
Hereinafter, an example of the manufacturing method of the laser apparatus 1 shown in FIG. 1 will be described with reference to the process cross-sectional views of FIGS.

(ステップS1)
図4Aに示すように、半導体基板10を準備する。半導体基板10としては、上述したように、不純物濃度が1×1018/cm未満、より好ましくは5×1017/cm以下のGaAs基板を採用することができる。
(Step S1)
As shown in FIG. 4A, a semiconductor substrate 10 is prepared. As described above, a GaAs substrate having an impurity concentration of less than 1 × 10 18 / cm 3 , more preferably 5 × 10 17 / cm 3 or less can be employed as the semiconductor substrate 10.

(ステップS2)
図4Bに示すように、半導体基板10の第1面側のうち、レーザ光が通過する経路となる箇所の外周部分に位置する箇所を、ウェットエッチング法又はドライエッチング法によりエッチングして、溝部31を形成する。
(Step S2)
As shown in FIG. 4B, a portion of the first surface side of the semiconductor substrate 10 that is located on the outer peripheral portion of the portion that becomes a path through which the laser beam passes is etched by a wet etching method or a dry etching method to form the groove portion 31. Form.

(ステップS3)
図4Cに示すように、溝部31が形成された箇所に、AlGaAs又はInGaPなどで形成される不純物拡散防止層7を、例えば1000nm〜10000nm程度の膜厚で結晶成長させる。
(Step S3)
As shown in FIG. 4C, the impurity diffusion prevention layer 7 formed of AlGaAs or InGaP or the like is crystal-grown at a thickness of, for example, about 1000 nm to 10000 nm at the location where the groove 31 is formed.

(ステップS4)
図4Dに示すように、ステップS3で形成した不純物拡散防止層7の一部を、ウェットエッチング法又はドライエッチング法によりエッチングして、溝部32を形成する。
(Step S4)
As shown in FIG. 4D, a part of the impurity diffusion prevention layer 7 formed in step S3 is etched by a wet etching method or a dry etching method to form a groove 32.

(ステップS5)
図4Eに示すように、溝部32が形成された箇所に、GaAsなどで形成されるn型コンタクト層9を例えば10nm〜1000nm程度の膜厚で結晶成長させる。n型コンタクト層9は、例えば、Siなどのn型不純物が1×1018/cm以上の高濃度でドープされる。
(Step S5)
As shown in FIG. 4E, an n-type contact layer 9 made of GaAs or the like is crystal-grown at a thickness of, for example, about 10 nm to 1000 nm at a location where the groove 32 is formed. The n-type contact layer 9 is doped with an n-type impurity such as Si at a high concentration of 1 × 10 18 / cm 3 or more.

(ステップS6)
一部の上面に不純物拡散防止層7及びn型コンタクト層9が形成された半導体基板10の上層に、n側多層膜反射鏡11、発光部13、p側多層膜反射鏡15及びp型コンタクト層17を下からこの順に結晶成長させる。
(Step S6)
On the upper layer of the semiconductor substrate 10 on which the impurity diffusion preventing layer 7 and the n-type contact layer 9 are formed on a part of the upper surface, the n-side multilayer mirror 11, the light emitting part 13, the p-side multilayer reflector 15 and the p-type contact are formed. The layer 17 is crystal-grown in this order from the bottom.

n側多層膜反射鏡11としては、GaAs/AlGaAs又はGaAs/AlAsなどが用いられ、反射率が20%以上90%以下となるように積層数が設定される。発光部13としては、GaInAs又はAlGaAsなどが用いられ、発光波長に応じて採用される材料や組成比が設定される。p側多層膜反射鏡15としては、GaAs/AlGaAs又はGaAs/AlAsなどが用いられ、反射率が99%以上となるように積層数が設定される。なお、積層される膜厚の例としては、n側多層膜反射鏡11が100nm〜2000nm程度、発光部13が50nm〜2000nm程度、p側多層膜反射鏡15が1000nm〜5000nm程度である。   As the n-side multilayer reflector 11, GaAs / AlGaAs or GaAs / AlAs is used, and the number of layers is set so that the reflectance is 20% or more and 90% or less. As the light emitting unit 13, GaInAs, AlGaAs, or the like is used, and materials and composition ratios to be employed are set according to the emission wavelength. As the p-side multilayer mirror 15, GaAs / AlGaAs or GaAs / AlAs is used, and the number of layers is set so that the reflectance is 99% or more. As an example of the film thickness to be laminated, the n-side multilayer reflector 11 is about 100 nm to 2000 nm, the light emitting portion 13 is about 50 nm to 2000 nm, and the p-side multilayer reflector 15 is about 1000 nm to 5000 nm.

また、p型コンタクト層17としては、例えばCなどのp型不純物が1×1018/cm以上の高濃度でドープされたGaAsが膜厚10nm〜1000nm程度成膜される。 As the p-type contact layer 17, for example, GaAs doped with a p-type impurity such as C at a high concentration of 1 × 10 18 / cm 3 or more is formed with a film thickness of about 10 nm to 1000 nm.

(ステップS7)
ステップS6によって形成された、n側多層膜反射鏡11、発光部13、p側多層膜反射鏡15及びp型コンタクト層17からなる多層構造体のうち、例えば中央付近の領域をマスクしてイオン注入を行うことにより、電流狭窄層としての絶縁層25(高抵抗層)を形成する(図4G参照)。なお、当該箇所を酸化することで絶縁層25を形成してもよい。
(Step S7)
Of the multilayer structure formed in step S6 and including the n-side multilayer mirror 11, the light emitting portion 13, the p-side multilayer mirror 15 and the p-type contact layer 17, for example, a region near the center is masked to form ions. By performing the implantation, an insulating layer 25 (high resistance layer) as a current confinement layer is formed (see FIG. 4G). Note that the insulating layer 25 may be formed by oxidizing the portion.

(ステップS8)
ステップS7で形成された電流狭窄層としての絶縁層25を、ウェットエッチング法又はドライエッチング法によりメサ形状に加工する(図4H参照)。本ステップS8によって、n型コンタクト層9の一部上面が露出される。
(Step S8)
The insulating layer 25 as a current confinement layer formed in step S7 is processed into a mesa shape by wet etching or dry etching (see FIG. 4H). By this step S8, a part of the n-type contact layer 9 is exposed.

(ステップS9)
図4Iに示すように、スパッタ法又はPVD(Physical Vapor Deposition:物理気相成長)法にて、例えばSiNやSiOなどの絶縁材料を膜厚10nm〜2000nm程度成膜し、パッシベーション層27を形成する。
(Step S9)
As shown in FIG. 4I, an insulating material such as SiN or SiO 2 is formed to a thickness of about 10 nm to 2000 nm by sputtering or PVD (Physical Vapor Deposition), and a passivation layer 27 is formed. To do.

(ステップS10)
次に、例えばp型コンタクト層17の上方に係る位置以外をマスクして、ウェットエッチング法又はドライエッチング法により非マスク領域に形成されたパッシベーション層27を除去する。その後、当該領域にスパッタ法又は真空蒸着法によって例えばAu/Zn/AuやTi/Pt/Auなどの電極材料を膜厚100nm〜3000nm程度成膜して、p側電極21を形成する。更に、n側コンタクト層9の露出面に、発光部13が形成されている側と同じ方向から、スパッタ法又は真空蒸着法によって例えばNi/Ge/Au/Ni/AuやAu/Ge/Ni/Auなどの電極材料を膜厚100nm〜3000nm程度成膜して、n側電極19を形成する(図4J参照)。
(Step S10)
Next, the passivation layer 27 formed in the non-mask region is removed by a wet etching method or a dry etching method, for example, by masking other than the position above the p-type contact layer 17. Thereafter, an electrode material such as Au / Zn / Au or Ti / Pt / Au is formed in a thickness of about 100 nm to 3000 nm in the region by sputtering or vacuum vapor deposition to form the p-side electrode 21. Further, for example, Ni / Ge / Au / Ni / Au or Au / Ge / Ni / is formed on the exposed surface of the n-side contact layer 9 by the sputtering method or the vacuum evaporation method from the same direction as the side where the light emitting portion 13 is formed. An electrode material such as Au is formed to a thickness of about 100 nm to 3000 nm to form the n-side electrode 19 (see FIG. 4J).

(ステップS11)
半導体基板10の第2面(発光部2が形成されていない側の面)上に、SiO、Ta、又はSiNOなどで構成される光学薄膜を、第2面側から、スパッタ法又は真空蒸着法によって膜厚10nm〜1000nm程度成膜し、誘電体層29を形成する。その後、レーザ光路に係る位置以外をマスクして、ウェットエッチング法又はドライエッチング法により非マスク領域に形成された誘電体層29を除去する。
(Step S11)
An optical thin film made of SiO 2 , Ta 2 O 5 , SiNO or the like is sputtered from the second surface side on the second surface (surface on which the light emitting unit 2 is not formed) of the semiconductor substrate 10. Alternatively, the dielectric layer 29 is formed by forming a film thickness of about 10 nm to 1000 nm by a vacuum deposition method. Thereafter, the dielectric layer 29 formed in the non-mask region is removed by a wet etching method or a dry etching method while masking other than the position related to the laser optical path.

(ステップS12)
スパッタ法又はPVD法にて、例えばSiNやSiOなどの絶縁材料を膜厚10nm〜2000nm程度成膜し、光束拡散防止部材16を形成する(図1参照)。なお、本ステップS12では、絶縁材料に代えて、Auなどの接合用金属を蒸着法にて膜厚100nm〜5000nm程度成膜することで光束拡散防止部材16を形成しても構わない。
(Step S12)
By sputtering or PVD, for example, an insulating material such as SiN or SiO 2 is formed to a thickness of about 10 nm to 2000 nm to form a light beam diffusion preventing member 16 (see FIG. 1). In step S12, the light beam diffusion preventing member 16 may be formed by depositing a bonding metal such as Au with a film thickness of about 100 nm to 5000 nm by an evaporation method instead of the insulating material.

上記ステップS1〜S12を経てレーザ装置1を製造する方法は、あくまで一例であり、この方法に限定されるものではない。また、成膜する膜厚の条件や用いられる材料も一例であり、上述した内容に限定されるものではない。以下の実施形態においても同様である。   The method of manufacturing the laser device 1 through the above steps S1 to S12 is merely an example, and is not limited to this method. Moreover, the conditions of the film thickness to form and the material used are examples, and are not limited to the above-mentioned content. The same applies to the following embodiments.

[第2実施形態]
レーザ装置の第2実施形態につき、第1実施形態と異なる箇所のみを説明する。
[Second Embodiment]
With respect to the second embodiment of the laser apparatus, only portions different from the first embodiment will be described.

〈構造〉
図5は、第2実施形態のレーザ装置の模式的断面図である。第2実施形態のレーザ装置1においては、レーザ光路上における半導体基板10の第1面側の上面に、n型コンタクト層9より不純物濃度の低い不純物拡散領域8が形成されている点が異なる。本実施形態では、この不純物拡散領域8が「第1不純物拡散領域」に対応する。
<Construction>
FIG. 5 is a schematic cross-sectional view of the laser apparatus of the second embodiment. The laser device 1 according to the second embodiment is different in that an impurity diffusion region 8 having an impurity concentration lower than that of the n-type contact layer 9 is formed on the upper surface of the semiconductor substrate 10 on the first surface side on the laser optical path. In the present embodiment, the impurity diffusion region 8 corresponds to a “first impurity diffusion region”.

この構成においても、第1実施形態のレーザ装置1と同様、p側電極21とn側電極19の間にバイアス電圧を印加すると、p側電極21、p型コンタクト層17、p側多層膜反射鏡15、発光部13、n側多層膜反射鏡11、n型コンタクト層9、及びn側電極19からなる電流経路が形成される。これにより、発光部13に電流が流れ、当該領域が光を発する。この光は、p側多層膜反射鏡15、n側多層膜反射鏡11、及び外部出力ミラー3にて構成される共振器内を共振しながら励起し、レーザ光5として外部に取り出される。   Also in this configuration, as with the laser device 1 of the first embodiment, when a bias voltage is applied between the p-side electrode 21 and the n-side electrode 19, the p-side electrode 21, the p-type contact layer 17, and the p-side multilayer film are reflected. A current path including the mirror 15, the light emitting unit 13, the n-side multilayer reflector 11, the n-type contact layer 9, and the n-side electrode 19 is formed. Thereby, an electric current flows into the light emission part 13, and the said area | region emits light. This light is excited while resonating inside the resonator composed of the p-side multilayer mirror 15, the n-side multilayer mirror 11, and the external output mirror 3, and is extracted outside as laser light 5.

n側電極19は高い不純物濃度のn型コンタクト層9に接触し、p側電極21は高濃度のp型コンタクト層21と接触しているので、n側電極19及びp側電極21共に、コンタクト抵抗は低く抑えられる。これらにより素子全体の抵抗は低く抑えられる。これにより、高いジュール熱が発生して、発光波長がシフトし、所望の発光波長の光の取り出し効率が低下するという問題は解消する。   Since the n-side electrode 19 is in contact with the high impurity concentration n-type contact layer 9 and the p-side electrode 21 is in contact with the high-concentration p-type contact layer 21, both the n-side electrode 19 and the p-side electrode 21 are in contact with each other. Resistance is kept low. As a result, the resistance of the entire element can be kept low. This eliminates the problem that high Joule heat is generated, the emission wavelength is shifted, and the light extraction efficiency of the desired emission wavelength is reduced.

また、発光部13からの光は、n側多層膜反射鏡11を介して外部に取り出されるが、n側多層膜反射鏡11の中央部分は不純物濃度の低い不純物拡散領域8(第1不純物拡散領域)と接触している。このため、光の大部分がこの低濃度の不純物拡散領域8及び半導体基板10内を通過する。これにより、従来構成と比べて半導体基板10内にて光が吸収される量が大きく抑制される。   In addition, light from the light emitting unit 13 is extracted to the outside through the n-side multilayer reflector 11, but the central portion of the n-side multilayer reflector 11 has a low impurity concentration in the impurity diffusion region 8 (first impurity diffusion). Area). For this reason, most of the light passes through the low-concentration impurity diffusion region 8 and the semiconductor substrate 10. Thereby, the amount of light absorbed in the semiconductor substrate 10 is greatly suppressed as compared with the conventional configuration.

なお、図6に示すように、不純物拡散領域8の一部が、更に不純物拡散防止層7の底面に接触する位置にも形成されていても構わない。   As shown in FIG. 6, a part of the impurity diffusion region 8 may be further formed at a position in contact with the bottom surface of the impurity diffusion prevention layer 7.

〈製造方法〉
以下、図5に示すレーザ装置1の製造方法につき、第1実施形態と異なる箇所のみを説明する。
<Production method>
Hereinafter, only the differences from the first embodiment will be described for the method of manufacturing the laser apparatus 1 shown in FIG.

第1実施形態と同様に、半導体基板10を準備する(ステップS1)。   Similar to the first embodiment, the semiconductor substrate 10 is prepared (step S1).

(ステップS2A)
半導体基板10上のうち、レーザ光路となる位置には、不純物濃度の低い不純物拡散領域8を、その外周位置には不純物拡散防止層7を、それぞれ例えば1000nm〜10000nm程度の膜厚で結晶成長させる。なお、不純物拡散領域8は、不純物濃度が1×1018/cm未満、より好ましくは5×1017/cm以下のAlGaAs又はInGaPで形成し、不純物拡散防止層7は、アンドープのAlGaAs又はInGaPで形成することができる(図7A参照)。
(Step S2A)
Crystal growth of an impurity diffusion region 8 with a low impurity concentration is performed on the semiconductor substrate 10 at a position serving as a laser optical path, and an impurity diffusion prevention layer 7 is formed at a peripheral position of the semiconductor substrate 10 with a film thickness of, for example, about 1000 nm to 10000 nm. . The impurity diffusion region 8 is made of AlGaAs or InGaP having an impurity concentration of less than 1 × 10 18 / cm 3 , more preferably 5 × 10 17 / cm 3 or less, and the impurity diffusion prevention layer 7 is made of undoped AlGaAs or It can be formed of InGaP (see FIG. 7A).

以下は、第1実施形態のステップS4と同様に、不純物拡散防止層7の一部を、ウェットエッチング法又はドライエッチング法によりエッチングして、溝部32を形成する(図7B参照)。そして、第1実施形態のステップS5と同様に、溝部32が形成された箇所に、GaAsなどで形成されるn型コンタクト層9を例えば10nm〜1000nm程度の膜厚で結晶成長させる(図7C参照)。   Thereafter, as in step S4 of the first embodiment, a part of the impurity diffusion preventing layer 7 is etched by wet etching or dry etching to form the groove 32 (see FIG. 7B). Then, similarly to step S5 of the first embodiment, the n-type contact layer 9 formed of GaAs or the like is crystal-grown at a thickness of, for example, about 10 nm to 1000 nm at the location where the groove 32 is formed (see FIG. 7C). ).

これ以後は、第1実施形態のステップS6〜S12と同様の工程を経て、図5に示すレーザ装置1が形成される。   Thereafter, the laser device 1 shown in FIG. 5 is formed through the same processes as steps S6 to S12 of the first embodiment.

次に、図6に示すレーザ装置1の製造方法につき、第1実施形態と異なる箇所のみを説明する。   Next, regarding the method for manufacturing the laser apparatus 1 shown in FIG. 6, only the points different from the first embodiment will be described.

第1実施形態と同様に、半導体基板10を準備する(ステップS1)。   Similar to the first embodiment, the semiconductor substrate 10 is prepared (step S1).

(ステップS2B)
半導体基板10上に不純物濃度の低い不純物拡散領域8を結晶成長させる。このとき、レーザ光路となる位置の成長膜厚をその外周の位置よりも厚膜とする(図7D参照)。
(Step S2B)
An impurity diffusion region 8 having a low impurity concentration is grown on the semiconductor substrate 10. At this time, the growth film thickness at the position that becomes the laser optical path is set to be thicker than the outer peripheral position (see FIG. 7D).

(ステップS3B)
ステップS2Bにおいて薄膜で形成された不純物拡散領域8の上面に、不純物拡散防止層7を例えば1000nm〜10000nm程度の膜厚で結晶成長させる。
(Step S3B)
In step S2B, on the upper surface of the impurity diffusion region 8 formed of a thin film, the impurity diffusion prevention layer 7 is grown with a film thickness of, for example, about 1000 nm to 10000 nm.

以下は、第1実施形態のステップS4と同様に、不純物拡散防止層7の一部を、ウェットエッチング法又はドライエッチング法によりエッチングして、溝部32を形成する(図7E参照)。そして、第1実施形態のステップS5と同様に、溝部32が形成された箇所に、GaAsなどで形成されるn型コンタクト層9を例えば10nm〜1000nm程度の膜厚で結晶成長させる(図7F参照)。   Thereafter, as in step S4 of the first embodiment, a part of the impurity diffusion prevention layer 7 is etched by a wet etching method or a dry etching method to form the groove 32 (see FIG. 7E). Then, similarly to step S5 of the first embodiment, the n-type contact layer 9 made of GaAs or the like is crystal-grown at a thickness of, for example, about 10 nm to 1000 nm at the location where the groove 32 is formed (see FIG. 7F). ).

これ以後は、第1実施形態のステップS6〜S12と同様の工程を経て、図6に示すレーザ装置1が形成される。   Thereafter, the laser device 1 shown in FIG. 6 is formed through the same processes as steps S6 to S12 of the first embodiment.

[第3実施形態]
レーザ装置の第3実施形態につき、第1実施形態と異なる箇所のみを説明する。
[Third Embodiment]
With respect to the third embodiment of the laser apparatus, only portions different from the first embodiment will be described.

〈構造〉
図8は、第3実施形態のレーザ装置の模式的断面図である。第3実施形態のレーザ装置1においては、n側多層膜反射鏡11を、発光部13、p側多層膜反射鏡15及びp型コンタクト層17よりも形成面積を拡げている。そして、n側多層膜反射鏡11の上面は電流狭窄層としての絶縁層25(「高抵抗層」に対応)と接触し、底面の一部がn型コンタクト層9と接触している。すなわち、電流狭窄層としての絶縁層25は、発光部13及びp型多層膜反射鏡15の外側位置に形成されている。そして、絶縁層25の側面が発光部13及びp型多層膜反射鏡15の外側面と接触し、絶縁層25の底面がn側多層膜反射鏡11の上面と接触している。
<Construction>
FIG. 8 is a schematic cross-sectional view of the laser device of the third embodiment. In the laser device 1 of the third embodiment, the n-side multilayer mirror 11 is formed with a larger area than the light emitting unit 13, the p-side multilayer reflector 15 and the p-type contact layer 17. The upper surface of the n-side multilayer mirror 11 is in contact with an insulating layer 25 (corresponding to a “high resistance layer”) as a current confinement layer, and a part of the bottom surface is in contact with the n-type contact layer 9. That is, the insulating layer 25 as a current confinement layer is formed at a position outside the light emitting unit 13 and the p-type multilayer mirror 15. The side surface of the insulating layer 25 is in contact with the light emitting portion 13 and the outer surface of the p-type multilayer reflector 15, and the bottom surface of the insulating layer 25 is in contact with the top surface of the n-side multilayer reflector 11.

かかる構成とした場合であっても、第1実施形態のレーザ装置1と同様の理由により、素子抵抗の低減化と光取り出し効率の向上の両立を図ることができる。なお、図8に示すような構成としたことで、n側多層膜反射鏡11が発光部13の径よりも大きく形成されるため、第1実施形態のレーザ装置1と比べて電流経路の断面積が増加し、電気抵抗が低減する。これにより、更に素子の低抵抗化が実現される。   Even in such a configuration, it is possible to achieve both reduction in element resistance and improvement in light extraction efficiency for the same reason as in the laser device 1 of the first embodiment. Since the n-side multilayer mirror 11 is formed larger than the diameter of the light emitting portion 13 by adopting the configuration as shown in FIG. 8, the current path is cut off as compared with the laser device 1 of the first embodiment. The area increases and the electrical resistance decreases. This further reduces the resistance of the element.

なお、第2実施形態で上述した図5又は図6に示すレーザ装置1に対して、n側多層膜反射鏡11を、発光部13、p側多層膜反射鏡15及びp型コンタクト層17よりも形成面積を拡げた構成としても構わない。   5 or 6 described above in the second embodiment, the n-side multilayer mirror 11 is replaced by a light emitting unit 13, a p-side multilayer reflector 15 and a p-type contact layer 17. Alternatively, the formation area may be increased.

〈製造方法〉
以下、図8に示すレーザ装置1の製造方法につき、第1実施形態と異なる箇所のみを説明する。
<Production method>
Hereinafter, only the differences from the first embodiment will be described for the method of manufacturing the laser device 1 shown in FIG.

第1実施形態と同様に、ステップS1〜S6を順次実行する。   As in the first embodiment, steps S1 to S6 are sequentially executed.

(ステップS7A)
ステップS7と同様に、ステップS6によって形成された、n側多層膜反射鏡11、発光部13、p側多層膜反射鏡15及びp型コンタクト層17からなる多層構造体のうち、例えば中央付近の領域をマスクしてイオン注入を行うことにより、電流狭窄層としての絶縁層25(高抵抗層)を形成する。このとき、イオン注入エネルギーを調整することで、n側多層膜反射鏡11の形成箇所にはイオン注入を行わず、発光部13、p側多層膜反射鏡15及びp型コンタクト層17の形成箇所にのみイオン注入を行う(図9参照)。なお、当該箇所を酸化することで絶縁層25を形成してもよい。
(Step S7A)
As in step S7, among the multilayer structure formed by step S6 and including the n-side multilayer mirror 11, the light emitting unit 13, the p-side multilayer reflector 15 and the p-type contact layer 17, for example, near the center. By performing ion implantation while masking the region, an insulating layer 25 (high resistance layer) as a current confinement layer is formed. At this time, by adjusting the ion implantation energy, the ion-implantation is not performed on the formation site of the n-side multilayer mirror 11, and the formation site of the light emitting unit 13, the p-side multilayer mirror 15 and the p-type contact layer 17 is formed. (See FIG. 9). Note that the insulating layer 25 may be formed by oxidizing the portion.

これ以後は、第1実施形態のステップS8〜S12と同様の工程を経て、図8に示すレーザ装置1が形成される。   Thereafter, the laser device 1 shown in FIG. 8 is formed through the same processes as steps S8 to S12 of the first embodiment.

1 : 半導体レーザ装置
3 : 外部出力ミラー
5 : レーザ光
7 : 不純物拡散防止層
9 : n型コンタクト層(第1コンタクト層)
10 : 半導体基板
11 : n側多層膜反射鏡(第1反射鏡)
11a : n側多層膜反射鏡の外縁部分(第1領域)
11b : n側多層膜反射鏡の内側部分(第2領域)
13 : 発光部
15 : p側多層膜反射鏡(第2反射鏡)
16 : 光束拡散防止部材
17 : p型コンタクト層(第2コンタクト層)
19 : n側電極(第1電極)
21 : p側電極(第2電極)
25 : 電流狭窄層としての絶縁層
27 : パッシベーション層
29 : 誘電体層
31 : 溝部
32 : 溝部
40 : 半導体基板
90 : 従来のVECSEL構造のレーザ装置
d1 : レーザ光の取り出し方向
1: Semiconductor laser device 3: External output mirror 5: Laser beam 7: Impurity diffusion prevention layer 9: n-type contact layer (first contact layer)
10: Semiconductor substrate 11: n-side multilayer film reflecting mirror (first reflecting mirror)
11a: outer edge portion (first region) of n-side multilayer mirror
11b: Inner part of the n-side multilayer reflector (second region)
13: Light-emitting part 15: P-side multilayer reflector (second reflector)
16: Light beam diffusion preventing member 17: p-type contact layer (second contact layer)
19: n-side electrode (first electrode)
21: p-side electrode (second electrode)
25: Insulating layer as a current confinement layer 27: Passivation layer 29: Dielectric layer 31: Groove portion 32: Groove portion 40: Semiconductor substrate 90: Conventional laser device with VECSEL structure d1: Laser light extraction direction

Claims (4)

半導体基板上に、第1反射鏡、発光部及び第2反射鏡が順に積層されてなる半導体レーザ装置であって、
前記第1反射鏡の、前記発光部の形成側と反対側の面の外縁に位置する第1領域に接触するように形成された第1コンタクト層と、
前記第1反射鏡の、前記発光部の形成側と反対側の面において、前記第1領域よりも内側に位置する第2領域に接触するように形成された、前記第1コンタクト層よりも不純物濃度が低濃度の第1不純物拡散領域と、
前記第1コンタクト層と前記第1不純物拡散領域の境界部分に形成された、絶縁層又は半導体層からなる不純物拡散防止層と
前記第1反射鏡の外側位置において、底面を前記第1コンタクト層の上面と接触して形成された第1電極と、
前記第2反射鏡の上層に形成された第2コンタクト層と、
前記第2コンタクト層の上層に形成された第2電極を備えることを特徴とする半導体レーザ装置。
A semiconductor laser device in which a first reflecting mirror, a light emitting unit, and a second reflecting mirror are sequentially laminated on a semiconductor substrate,
A first contact layer formed so as to be in contact with a first region located on an outer edge of a surface of the first reflecting mirror opposite to a side on which the light emitting unit is formed;
Impurities than the first contact layer formed on the surface of the first reflecting mirror opposite to the light emitting portion forming side so as to be in contact with a second region located inside the first region. A first impurity diffusion region having a low concentration;
An impurity diffusion prevention layer formed of an insulating layer or a semiconductor layer formed at a boundary portion between the first contact layer and the first impurity diffusion region; and a bottom surface of the first contact layer at a position outside the first reflector. A first electrode formed in contact with the upper surface;
A second contact layer formed on an upper layer of the second reflecting mirror;
A semiconductor laser device comprising a second electrode formed on an upper layer of the second contact layer.
前記第1不純物拡散領域は、前記第1コンタクト層よりも不純物濃度が低濃度の前記半導体基板の一部で構成され、
前記不純物拡散防止層は、前記第1コンタクト層と前記半導体基板の境界部分に形成されていることを特徴とする請求項1に記載の半導体レーザ装置。
The first impurity diffusion region is configured by a part of the semiconductor substrate having an impurity concentration lower than that of the first contact layer,
2. The semiconductor laser device according to claim 1, wherein the impurity diffusion preventing layer is formed at a boundary portion between the first contact layer and the semiconductor substrate.
前記半導体基板は、前記第1コンタクト層よりも不純物濃度が低濃度であり、
前記不純物拡散防止層は、前記第1コンタクト層と前記第1不純物拡散領域の境界部分及び前記第1コンタクト層と前記半導体基板の境界部分に形成されていることを特徴とする請求項1に記載の半導体レーザ装置。
The semiconductor substrate has a lower impurity concentration than the first contact layer,
2. The impurity diffusion preventing layer is formed at a boundary portion between the first contact layer and the first impurity diffusion region and at a boundary portion between the first contact layer and the semiconductor substrate. Semiconductor laser device.
前記発光部及び前記第2反射鏡の外側面に側面を接触して形成された高抵抗層を有し、前記高抵抗層の底面が前記第1反射鏡の上面に接触する構成であることを特徴とする請求項1に記載の半導体レーザ装置。   A high resistance layer formed by contacting a side surface with the outer surface of the light emitting unit and the second reflecting mirror, and a bottom surface of the high resistance layer being in contact with an upper surface of the first reflecting mirror; The semiconductor laser device according to claim 1.
JP2013170283A 2013-08-20 2013-08-20 Semiconductor laser device Expired - Fee Related JP6098820B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013170283A JP6098820B2 (en) 2013-08-20 2013-08-20 Semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013170283A JP6098820B2 (en) 2013-08-20 2013-08-20 Semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2015041627A JP2015041627A (en) 2015-03-02
JP6098820B2 true JP6098820B2 (en) 2017-03-22

Family

ID=52695646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013170283A Expired - Fee Related JP6098820B2 (en) 2013-08-20 2013-08-20 Semiconductor laser device

Country Status (1)

Country Link
JP (1) JP6098820B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4084242A4 (en) * 2020-02-07 2023-01-25 Sony Semiconductor Solutions Corporation Light-emitting device
TW202135340A (en) * 2020-02-18 2021-09-16 日商索尼半導體解決方案公司 Light-emitting device and method for manufacturing light-emitting device
JPWO2021193375A1 (en) * 2020-03-26 2021-09-30
WO2023233850A1 (en) * 2022-05-30 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 Surface light emitting element
WO2023243298A1 (en) * 2022-06-13 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 Vertical cavity surface-emitting laser element, and array of vertical cavity surface-emitting laser elements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3546630B2 (en) * 1997-02-12 2004-07-28 富士ゼロックス株式会社 Surface emitting semiconductor laser device and method of manufacturing the same
KR20050084435A (en) * 2002-12-20 2005-08-26 노바룩스 인코포레이티드 Method of fabrication of a support structure for a semiconductor device
US7408967B2 (en) * 2005-12-19 2008-08-05 Emcore Corporation Method of fabricating single mode VCSEL for optical mouse

Also Published As

Publication number Publication date
JP2015041627A (en) 2015-03-02

Similar Documents

Publication Publication Date Title
KR101409656B1 (en) Red light laser
JP6098820B2 (en) Semiconductor laser device
JP6926205B2 (en) Semiconductor laser diode
JP4548345B2 (en) Surface emitting semiconductor laser
JP2015041688A (en) Semiconductor laser device
JP6166954B2 (en) Semiconductor light emitting element array and method for manufacturing semiconductor light emitting element array
JP7060508B2 (en) Group III nitride semiconductor light emitting device and wafer including the device configuration
JP4605024B2 (en) Surface emitting semiconductor laser
US20220393433A1 (en) Surface emission laser, surface emission laser array, electronic equipment, and surface emission laser manufacturing method
US7620089B2 (en) Surface-emitting type semiconductor laser
JP2009259857A (en) Surface emitting laser element and surface emitting laser element array
JP4592873B2 (en) Surface emitting semiconductor laser device
US20090098675A1 (en) Method for manufacturing semiconductor light-emitting device
EP4089860A1 (en) Vertical-resonator-type light-emitting element
JP4224981B2 (en) Surface emitting semiconductor laser device and method for manufacturing the same
JP5158878B2 (en) Surface emitting laser and manufacturing method thereof
JP2006332623A (en) Semiconductor laser apparatus
JP4548329B2 (en) Surface emitting semiconductor laser
JP2014170813A (en) Semiconductor laser device
JP2006269807A (en) Semiconductor light-emitting diode
JP5261201B2 (en) Surface emitting laser, surface emitting laser array and manufacturing method thereof
WO2019107273A1 (en) Surface emission semiconductor laser
JP4771142B2 (en) Vertical cavity light emitting diode
JP2014183251A (en) Semiconductor laser device
JP2007242945A (en) Surface-emitting semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R150 Certificate of patent or registration of utility model

Ref document number: 6098820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees