JP6093036B2 - 周期的アクティビティアライメント - Google Patents

周期的アクティビティアライメント Download PDF

Info

Publication number
JP6093036B2
JP6093036B2 JP2015550376A JP2015550376A JP6093036B2 JP 6093036 B2 JP6093036 B2 JP 6093036B2 JP 2015550376 A JP2015550376 A JP 2015550376A JP 2015550376 A JP2015550376 A JP 2015550376A JP 6093036 B2 JP6093036 B2 JP 6093036B2
Authority
JP
Japan
Prior art keywords
platform
window
latency
idle
idle window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550376A
Other languages
English (en)
Other versions
JP2016511856A (ja
Inventor
ゴルバトフ,ユージーン
エス. ディーフェンバウ,ポール
エス. ディーフェンバウ,ポール
エイチ. クロフォード,ジョン
エイチ. クロフォード,ジョン
ケイ. クマール,アニル
ケイ. クマール,アニル
ジェイ. グレコ,リチャード
ジェイ. グレコ,リチャード
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2016511856A publication Critical patent/JP2016511856A/ja
Application granted granted Critical
Publication of JP6093036B2 publication Critical patent/JP6093036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

実施形態は概して計算プラットフォームにおけるパワーマネジメントに関する。より具体的には、実施形態は計算プラットフォームにおけるパワー効率を改善する周期的アクティビティアライメントに関する。
計算プラットフォームはパワー消費を低減するためにアイドル時間中にさまざまなスリープ状態に入ることがある。しかし、セミアクティブワークロードにおいては、プロセッサ/グラフィックスのコア、メインメモリ、システムインターコネクトなどプラットフォームの主要要素が少しでもアクティブになるので、スリープ状態に入ることは、実際にはディスエーブルされることがある。したがって、従来のプラットフォームでは、一般的なセミアクティブワークロードを処理する時、エネルギー効率が急激に低下することがある。
添付した図面を参照して、以下の明細書と特許請求の範囲とを読めば、当業者には、本発明の実施形態のいろいろな有利性が明らかとなるであろう。
一実施形態によるパワーマネジメントユニットの一例を示すブロック図である。 一実施形態による計算プラットフォームにおけるパワーマネジメント方法の一例を示すフローチャートである。 実施形態によるアイドルウィンドウの例を示すタイムラインである。 実施形態によるアイドルウィンドウの例を示すタイムラインである。 一実施形態によるプラットフォームの一例を示すブロック図である。
図1は、パワーマネジメントユニット(PMU)10(10a−10d)を示す。これは計算プラットフォームにおけるエネルギー効率をより高くするのに用い得る。計算プラットフォームは、例えば、計算機能を有するモバイルデバイス(例えば、パーソナルデジタルアシスタント(PDA)、ラップトップ、スマートタブレット)、通信機能を有するモバイルデバイス(例えば、無線スマートフォン)、画像化機能を有するモバイルデバイス、メディア再生機能を有するモバイルデバイス(例えば、スマートテレビジョン(TV))、またはこれら機能の組み合わせて有するモバイルデバイス(例えば、モバイルインターネットデバイス(MID))などである。図示したPMU10は、サーバ、デスクトップコンピュータ、ワークステーションなどの固定プラットフォームで用いることもできる。
図示した例では、サービス品質(QoS)モジュール10a(例えば、レイテンシーモジュール)は、プラットフォームに関連するレイテンシー制約を決定する。レイテンシー制約は、サービス要求(例えば、QoS要求、サービスレベルアグリーメント(SLA)要求)、性能レベル要求(Advanced Configuration and Power Interface(ACPI)性能状態要求(例えば、ACPI Specification,Rev.5.0a,December6,2011))などに基づいて決定できる。レイテンシー関連要求は、例えば、プラットフォームにおいて実行されている一以上のアプリケーション及び/またはオペレーティングシステム(OS)に関連するプラットフォームエージェント12によりされる。後でもっと詳しく説明するが、レイテンシー制約により、プラットフォームのワークロードにより許容される最大レイテンシーが決まる。例えば、ワークロードがxミリ秒以内に終わることをサーバワークロードのSLAが規定していたり、ACPI性能状態(P状態)が(例えば、ルックアップテーブルを介して)最大レイテンシーを伴っていたりすることなどがある。要求は、PMU10に直接発行しても、例えば、一以上のレジスタ値、コンフィギュレーション設定などを変更することにより、PMU10に間接的に発行してもよい。
PMU10は、レイテンシー制約に基づいてアイドルネスウィンドウを決定するアイドルモジュール10bも含む。一例では、アイドルウィンドウはレイテンシー許容度と予測アイドルネスの関数である(例えば、アイドルウィンドウ=予測アイドルネス+レイテンシー許容度)。PMU10は、複数のデバイス14に、アイドルウィンドウ中に一以上のアクティビティ(例えば、外部通信)をやめるように指示するアライメントモジュール10cも含む。デバイス14は、例えば、入出力(IO)デバイス、プロセッサ、システムコントローラなどを含み、そのデバイス14のうちの一または複数が割り込み、DMA(ダイレクトメモリアクセス)要求、ファブリックアクセス要求などを発行した時に、プラットフォームがスリープ状態に入るのを防ぐ。それゆえ、PMU10は、プラットフォームのすべてのデバイスのアライメントを強制し、プラットフォーム全体にわたるアイドルウィンドウを生成する。一例では、PMU10がタイマー16を用いていつアイドルウィンドウが閉じたか/終了したか決定し、アライメントモジュール10cがタイマー16の満了に応じてアクティブウィンドウを開始する。図示したPMU10は、アイドルウィンドウ中にプラットフォームをスリープ状態にするパワーマネジメント(PM)ロジック10dも含む。特に注目すべきなのは、デバイス14に通信/アクティビティを強制的にやめさせることにより、アライメントモジュール10cは、単にアイドルウィンドウを延長するのではなく、自然に生じる(又は生じない)プラットフォーム全体にわたるアイドルウィンドウを生成できる。さらに、PMロジック10dにより選択されるスリープ状態は、図示したアプローチを用いて、より深く、より頻繁で、より長く続き、エネルギー効率が非常によくなり、バッテリーが長持ちし、性能が向上する。
図2は計算プラットフォームにおけるパワーマネジメント方法20を示す図である。方法20は、例えば、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、プログラマブルROM(PROM)、ファームウェア、フラッシュメモリなど機械又はコンピュータ読み取り可能記憶媒体に記憶された一組の論理命令として、例えば、プログラマブルロジックアレイ(PLA)、フィールドプログラマブルゲートアレイ(FPGA)、コンプレックスプログラマブルロジックデバイス(CPLD)などの構成可能ロジックで、例えば、特定目的集積回路(ASIC)、相補的金属酸化物半導体(CMOS)又はトランジスタトランジスタロジック(TTL)技術などの回路技術を用いた固定機能ロジックハードウェアで、又はこれらの任意の組み合わせで実装可能である。例えば、方法20に示した動作を実行するコンピュータプログラムコードは、Java(登録商標)、Smalltalk、C++などのオブジェクト指向プログラミング言語やCプログラミング言語や同様のプログラミング言語などの従来の手続型プログラミング言語や同様のプログラミング言語を含む1つ以上のプログラミング言語の任意の組み合わせで記述できる。
図示した処理ブロック22は、プラットフォームに関連するレイテンシー制約を決定する。前述の通り、レイテンシー制約はサービス要求、性能レベル要求などに基づいて決定でき、プラットフォームの最大レイテンシー及び/または上で実行されるワークロードを確定し得る。ブロック24が、レイテンシー制約に基づいてアイドルウィンドウを決定し、ブロック26が、プラットフォームの複数のデバイスにアイドルウィンドウ中は一以上のアクティビティを停止するように命令する。アクティビティの停止には、DMA要求や割り込みなどのデータのバッファリングをして、IOアクティビティが生じないようにすること、デバイススリープ状態に入ることなどが含まれる。したがって、例示のアプローチにより、プラットフォーム中のすべてのデバイス/コントローラ/ブロックを強制的にアライメントし、システム全体としてのアイドルウィンドウを生成する。かかるアプローチにより、アイドルウィンドウが自然に生じるのを待つだけの従来のソリューションに対する大きな優位性が得られる。
アイドルウィンドウ中に遅延する要求に関して、パワーマネジメントユニットの観点から、IO要求により(例えば、デバイスからの)アップストリーム又は(例えば、OS/ソフトウェアからの)ダウンストリームが始まる。両者はアイドルウィンドウ中に遅延し得るが、それぞれのレイテンシー許容度は別々の最適化として分けて処理できる。例えば、IOデバイスがメインメモリにアクセスするレイテンシー制約は、ソフトウェアが割り込みを受けるレイテンシー制約よりも非常に厳しい。
ブロック26はタイマー16(図1参照)などのタイマーの設定も含むが、これについてはすでに説明した。例示のブロック28において、プラットフォームデバイスからの任意の未処理要求を処理し、プラットフォーム及び/又はプロセッサをACPI低パワー状態などのスリープ状態にする。アイドルウィンドウが閉じられたか/過ぎたかの判断はブロック30において行い得る。アイドルウィンドウが閉じられたか/過ぎたと判断されたとき、例示のブロック32において、アクティブウィンドウが始まり、プラットフォーム/プロセッサはスリープ状態から出る。アクティブウィンドウの開始には、アクティビティを再開するようにデバイスに指示することが含まれる。データ及び/または処理する命令、トランザクション、メッセージ、DMA要求、割り込みを有する任意のデバイスは、プラットフォームに適当な信号を発行して、問題となっているアクティビティを行い得る。
また、方法20の一部は条件が変化するまで、比較的長い時間にわたり反復し得る。さらに、方法20は、プラットフォームの利用がある閾値(例えば、20%、低コアC6利用率など)より高くなったと判断したとき、ディスエーブルされる。例えば、プラットフォーム利用率があるパーセンテージより高いとき、プラットフォーム全体にわたるアイドルウィンドウの強制的な生成は生産的ではないと考えられる。同様に、比較的多くのコアが深いスリープ状態には入っていないと判断したとき、例示のアプローチはバイパスしてもよい。
図3Aはタイムライン34を示し、プラットフォームデバイスに一以上のアクティビティを停止するように命令することにより、アイドルウィンドウ36(ΔtI)が生成される。例示の例では、レイテンシー制約ウィンドウ(ΔtL)が決定され、レイテンシー制約ウィンドウの初めをマークするタイマーアーミング(timer arming)40が行われる。アイドルウィンドウ36においてプラットフォーム及び/又はプロセッサをスリープ状態にする前に、プラットフォームデバイスからの一以上のペンディング要求42が処理される。タイマー満了44となり、アイドルウィンドウ36の終わりをマークする。プラットフォーム/プロセッサはスリープ状態から出て、レイテンシー制約ウィンドウ間に生じるアクティブウィンドウにおいて情報を処理する。
図3Bは他のタイムライン35を示し、プラットフォームデバイスに一以上のアクティビティを停止するように命令することにより、アイドルウィンドウ(ΔtI)が生成される。例示では、最終的IO要求の後、アイドルウィンドウ中のある時点tにおいて、IO要求がアクノレッジされるが、対応するIO転送は遅延される。IO要求はアイドルウィンドウ中に生じるからである。また、時刻tにおいて、タイマーアーミング37を行い、レイテンシー制約ウィンドウ(ΔtL)の初めをマークする。その後、タイマー満了39が生じ、アイドルウィンドウの終わりをマークする。それゆえ、例示のアプローチにより、アイドルウィンドウはレイテンシー許容度をすべて使える。簡単に言えば、アイドルウィンドウはレイテンシー制約ウィンドウより長くても短くてもよい。アイドルウィンドウがレイテンシー制約ウィンドウより長ければ、まだレイテンシー許容度がある。かかるシナリオでは、システムは、最初のアクセスが試みられるまで、カウントを開始しない。
ここで図4を参照して、モバイルプラットフォーム46を示す。プラットフォーム46は、(例えば、サーバ、ワークステーション、デスクトップコンピュータ、PDA、ノートブックコンピュータ、スマートタブレットなどの)計算機能を有するデバイス、(例えば、無線スマートフォンなどの)通信機能を有するデバイス、画像取得機能を有するデバイス、メディア再生機能を有するデバイス(例えば、スマートTV)、又は(例えば、MIDなどの)上記機能の任意の組合せを有するデバイスの一部であってもよい。例示では、プラットフォーム46は、プロセッサ48、システムメモリ50、ネットワークコントローラ52、オーディオIOデバイス54、固体ディスク(SSD)56、及びIOモジュール58を含む。プロセッサ48は、集積メモリコントローラ(IMC)60、パワーマネジメントユニット(PMU)62、及び一以上のプロセッサコア64を有するコア領域を含む。あるいは、プロセッサ48とIOモジュール58は、場合によっては、システムオンチップ(SoC)として、半導体ダイに実装してもよい。また、プラットフォーム46は、その他の、専用グラフィックスコンポーネント(図示せず)などのコンポーネントを含んでいてもよい。
図示したIOモジュール58は、チップセットのうちサウスブリッジやサウスコンプレックスと呼ばれることもあるが、ホストコントローラとして機能し、ネットワークコントローラ52と通信する。ネットワークコントローラ52は、幅広い目的のため、オフプラットフォームの通信機能を提供する。この目的には、携帯電話(例えば、ワイドバンドコード分割多重アクセスW−CDMA(ユニバーサルモバイルテレコミュニケーションシステムUMTS)、CDMA−2000(IS−856/IS−2000)など)、WiFi(ワイヤレスフィデリティ、例えば、IEEE802.11−2007、ワイヤレスローカルエリアネットワークLANメディアアクセスコントロール(MAC)及び物理レイヤ(PHY)仕様)4G LTE(第4世代ロングタームエボリューション)、ブルートゥース(例えば、IEEE802.15.1−2005、ワイヤレスパーソナルエリアネットワーク)、WiMax(例えば、IEEE802.16−2004、LAN/MANブロードバンドワイヤレスLAN)、グローバルポジショニングシステム(GPS)、スプレッドスペクトラム(例えば、900MHz)、及びその他のラジオ周波数(RF)テレフォニー目的を含む。また、IOモジュール58は、かかる機能をサポートする一以上のワイヤレスハードウェア回路ブロックも含む。
システムメモリ50は、例えばダブルデータレート(DDR)シンクロナスダイナミックランダムアクセスメモリ(SDRAM、例えばDDR3 SDRAM JEDEC標準JESD79−3C、2008年4月)モジュールを含む。システムメモリ50のモジュールは、例えば、シングルインラインメモリモジュール(SIMM)、デュアルインラインメモリモジュール(DIMM)、スモールアウトラインDIMM(SODIMM)などに組み込まれている。SSD56は、一又は複数のNAND(否定AND)チップを含み、大容量データ記憶及び/又は大量の並列処理を提供する。シリアルATA(SATA、例えば、SATA Rev.3.0 Specification,May27,2009,SATA International Organization/SATA−IO)バス、又はPCIエクスプレスグラフィックス(PEG、例えば、Peripheral Components Interconnect(PCI)Express×16Graphics 150W−ATX Specification1.0,PCI Special Interest Group)バスなどの標準的バスでIOモジュール58に接続された、別のASICコントローラとして実装されたNANDコントローラを含むソリューションもある。また、USB(ユニバーサルシリアルバス、例えば、USB Specification 3.0,USB Implementers Forum)フラッシュ記憶デバイスとしてSSD56を用いることもできる。
それゆえ、プロセッサ48のコア64、システムメモリ50、ネットワークコントローラ52、IOモジュール58、オーディオIOデバイス54及びSSD56は、プラットフォーム46のデバイスと考えられ、PMU62の機能は概して、既に述べたPMU10(図1)の機能と同様である。したがって、PMU62は、プラットフォーム46に関連するレイテンシー制約を決定し、そのレイテンシー制約に基づいてアイドルウィンドウを決定し、アイドルウィンドウ中では一以上のアクティビティを停止するよう、コア64、システムメモリ50、ネットワークコントローラ52、オーディオIOデバイス54、SSD56及び/またはIOモジュール58に命令する。さらに、PMU62はアイドルウィンドウ中にプラットフォーム46及び/またはプロセッサ48をスリープ状態にする。このスリープ状態は従来のソリューションのものよりも深く、頻繁であり、長く続く。プラットフォームデバイス自体は、場合によってはより深いスリープ状態に入ってもよい。
このように、ここに説明の技術によりクライアントシステムとサーバシステムの両方に大きな利益が提供できる。例えば、より大きなエネルギー効率とバッテリー寿命でウェブブラウジングやテレビ会議などのセミアクティブワークロードを、モバイルプラットフォームで実行できる。サーバでは、コア数が増えても、プラットフォームアイドル状態に入る機会は保たれる。例えば、12コア(すなわち、1ソケットあたり24スレッド)を有するデュアルプロセッササーバシステムでは、アクティビティの長い「ドリブル(dribbles)」をアクティビティの短いバーストとそれに続く準決定性アイドルウィンドウ/時間に変換することにより、パッケージC状態とプラットフォームアイドル状態(例えば、ACPI)を用い得る。さらに、QoS制約とPLAコミットメントが、OSとアプリケーションにトランスパレントに、満たされ得る。実際、エネルギー効率の節約は、ここに説明した技術によるセミアクティブワークロードの場合、2、3倍大きい。
それゆえ、実施形態には、プラットフォームに関連するレイテンシー制約を決定するステップと、そのレイテンシー制約に基づいてアイドルウィンドウを決定するステップとを有する方法が含まれる。また、プラットフォームの複数のデバイスは、アイドルウィンドウ中に一以上のアクティビティを停止するように命令される。また、実施形態には、プロセッサにより実行されると、プラットフォームに、それに関連するレイテンシー制約を決定させる一組の命令を有する非一時的コンピュータ読み取り可能記憶媒体が含まれる。この命令は、実行されると、そのプラットフォームに、レイテンシー制約に基づいてアイドルウィンドウを決定させ、プラットフォームの複数のデバイスに一以上のアクティビティを停止するよう命令させる。
実施形態には、プラットフォームに関連するレイテンシー制約を決定するレイテンシーモジュールと、レイテンシー制約に基づきアイドルウィンドウを決定するアイドルネスモジュールとを有する装置が含まれる。また該装置は、プラットフォームの複数のデバイスに、アイドルウィンドウ中に一以上のアクティビティを停止するよう命令するアライメントモジュールを有する。
また、実施形態には、複数のデバイスを有するプラットフォームが含まれる。その複数のデバイスには、一以上の入出力(IO)デバイスとシステムコントローラが含まれる。また、プラットフォームは、プラットフォームに関連するレイテンシー制約を決定するレイテンシーモジュールと、レイテンシー制約に基づいてアイドルウィンドウを決定するアイドルネスモジュールと、複数のデバイスに、アイドルウィンドウ中に一以上のアクティビティを停止するように命令するアライメントモジュールとを有するパワーマネジメントユニットを含み得る。
本発明の実施形態は、すべてのタイプの半導体集積回路(IC)チップで利用できる。これらのICチップの例としては、プロセッサ、コントローラ、チップセットコンポーネント、PLA、メモリチップ、ネットワークチップ、SoC、SSD/NANDコントローラASICなどがあるが、これらに限定されない。また、いくつかの図面では、線で信号導線を表した。いくつかの線は異なり、より多くの構成信号経路を示し、複数のラベルを有し、複数の構成信号経路を示し、及び/又は1つ以上の端に矢印を有し、主な情報フロー方向を示す。しかし、これは、限定と解釈してはならない。むしろ、かかる付加的詳細は、1つ以上の実施形態と共に、回路の理解を促進するために用いられている。表示したどの信号線も、追加的情報を有していようがいまいが、複数の方向に進む1つ以上の信号を有していてもよく、例えば、差動ペアと実装されたデジタル又はアナログライン、光ファイバライン、及び/又は単一終端ラインなどの所望のタイプの信号方式で実装してもよい。
例示したサイズ/モデル/値/範囲は所与のものであってもよいが、本発明の実施形態はこれに限定されない。(フォトリソグラフィなどの)生産技術が時間とともに成熟してくるので、小さいサイズのデバイスを生産できると期待される。また、ICチップその他のコンポーネントへの周知のパワー/グラウンド接続は、図示と説明とを簡単にするため、及び本発明の実施形態の態様を分かりにくくしないように、図示したものもあれば図示していないものもある。さらに、構成をブロック図の形式で示したが、それは本発明の実施形態を分かりにくくしないようにするため、またかかるブロック図構成の実装に関する具体的事項は実施形態を実装するプラットフォームに大きく依存すること、すなわちかかる具体的事項は当業者の管轄事項であることを考慮したものである。本発明の実施形態を説明するために、(例えば、回路などの)具体的な詳細事項を記載した場合、当業者には言うまでもなく、こうした具体的な詳細事項が無くても、又はそれを変更しても、本発明の実施形態を実施できる。よって、上記の説明は、限定ではなく例示と考えるべきである。
「結合した」との用語は、ここでは問題となるコンポーネント間の、直接的又は間接的な任意のタイプの関係を言い、電気的結合、機械的結合、流体的結合、光学的結合、光磁気的結合、電気機械的結合その他の結合に当てはまる。また、「第1の」、「第2の」等の用語は、ここでは、説明を容易にするためにだけに使われており、特に断らなければ時間的な意味は無い。
当業者には言うまでもなく、本発明の実施形態の幅広い手法は、いろいろな形式で実施できる。それゆえ、本発明の実施形態をその具体的な例に関連して説明したが、当業者には図面、明細書、及び特許請求の範囲を研究すればその他の修正が明らかであるから、本発明の実施形態の範囲は具体例に限定されない。

Claims (25)

  1. プラットフォームであって、
    一以上の入出力デバイス及びシステムコントローラを含む複数のデバイスと、
    パワーマネジメントユニットであって、
    前記プラットフォームに関連するレイテンシー制約を決定するレイテンシーモジュールと、
    レイテンシー制約に基づいてアイドルウィンドウを決定するアイドルネスモジュールと、
    前記複数のデバイスに、アイドルウィンドウにおいてアクティビティを停止するように命令するアライメントモジュールとを有するパワーマネジメントユニットと
    有し、
    タイマーをさらに含み、前記アライメントモジュールは前記タイマーをレイテンシー制約に基づき設定する、
    プラットフォーム。
  2. 前記パワーマネジメントユニットは、アイドル状態において前記プラットフォームの一以上のコンポーネントをスリープ状態にするパワーマネジメントロジックをさらに含む、請求項1に記載のプラットフォーム。
  3. アクティビティは外部通信を含み、アイドルウィンドウはプラットフォーム全体のアイドルウィンドウである、請求項1に記載のプラットフォーム。
  4. 前記アライメントモジュールは前記タイマーの満了に応じてアクティブウィンドウを開始する、請求項に記載のプラットフォーム。
  5. 前記アライメントモジュールは前記複数のデバイスに、アクティビティを再開するように命令して、アクティブウィンドウを開始する、請求項に記載のプラットフォーム。
  6. レイテンシー制約はサービス要求と性能レベル要求のうちの一以上に基づき決定される、請求項1ないしいずれか一項に記載のプラットフォーム。
  7. プラットフォームに関連するレイテンシー制約を決定するレイテンシーモジュールと、
    レイテンシー制約に基づいてアイドルウィンドウを決定するアイドルネスモジュールと、
    前記プラットフォームの複数のデバイスに、アイドルウィンドウにおいてアクティビティを停止するように命令するアライメントモジュールと
    有し、
    タイマーをさらに含み、前記アライメントモジュールは前記タイマーをレイテンシー制約に基づき設定する、
    装置。
  8. 前記プラットフォームをアイドルウィンドウにおいてスリープ状態にするパワーマネジメントロジックをさらに含む、請求項に記載の装置。
  9. アクティビティは外部通信を含み、アイドルウィンドウはプラットフォーム全体のアイドルウィンドウである、請求項に記載の装置。
  10. 前記アライメントモジュールは前記タイマーの満了に応じてアクティブウィンドウを開始する、請求項に記載の装置。
  11. 前記アライメントモジュールは前記複数のデバイスに、アクティビティを再開するように命令して、アクティブウィンドウを開始する、請求項10に記載の装置。
  12. レイテンシー制約はサービス要求と性能レベル要求のうちの一以上に基づき決定される、請求項ないし11いずれか一項に記載の装置。
  13. プラットフォームに関連するレイテンシー制約を決定するステップと、
    レイテンシー制約に基づいてアイドルウィンドウを決定するステップと、
    前記プラットフォームの複数のデバイスに、アイドルウィンドウにおいてアクティビティを停止するように命令するステップと
    有し、
    レイテンシー制約に基づいてタイマーを設定するステップをさらに含む、
    方法。
  14. 前記プラットフォームの一以上のコンポーネントをアイドルウィンドウにおいてスリープ状態にするステップをさらに含む、請求項13に記載の方法。
  15. アクティビティは外部通信を含み、アイドルウィンドウはプラットフォーム全体のアイドルウィンドウである、請求項14に記載の方法。
  16. 前記タイマーの満了に応じてアクティブウィンドウを開始するステップをさらに含む、請求項13に記載の方法。
  17. アクティブウィンドウを開始するステップは、前記複数のデバイスにアクティビティを再開するように命令するステップを含む、請求項16に記載の方法。
  18. レイテンシー制約はサービス要求と性能レベル要求のうちの一以上に基づき決定される、請求項13ないし17いずれか一項に記載の方法。
  19. プラットフォームに、
    前記プラットフォームに関連するレイテンシー制約を決定するステップと、
    レイテンシー制約に基づいてアイドルウィンドウを決定するステップと、
    前記プラットフォームの複数のデバイスに、アイドルウィンドウにおいてアクティビティを停止するように命令するステップと、
    を実行させ
    さらに、前記プラットフォームに、レイテンシー制約に基づきタイマーを設定させる、コンピュータプログラム
  20. 記プラットフォームに、前記プラットフォームの一以上のコンポーネントをアイドルウィンドウにおいてスリープ状態にさせる、請求項19に記載のコンピュータプログラム
  21. アクティビティは外部通信を含み、アイドルウィンドウはプラットフォーム全体のアイドルウィンドウである、請求項20に記載のコンピュータプログラム
  22. 記プラットフォームに、前記タイマーの満了に応じてアクティブウィンドウを開始させる、請求項19に記載のコンピュータプログラム
  23. 記プラットフォームに、前記複数のデバイスにアクティビティを再開し、アクティブウィンドウを開始するように命令させる、請求項22に記載のコンピュータプログラム
  24. レイテンシー制約はサービス要求と性能レベル要求のうちの一以上に基づき決定される、請求項19ないし23いずれか一項に記載のコンピュータプログラム
  25. 請求項19ないし24いずれか一項に記載のコンピュータプログラムを格納した非一時的コンピュータ読み取り可能記憶媒体。
JP2015550376A 2012-12-28 2013-06-26 周期的アクティビティアライメント Active JP6093036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/730,074 2012-12-28
US13/730,074 US9213390B2 (en) 2012-12-28 2012-12-28 Periodic activity alignment
PCT/US2013/047778 WO2014105177A1 (en) 2012-12-28 2013-06-26 Periodic activity alignment

Publications (2)

Publication Number Publication Date
JP2016511856A JP2016511856A (ja) 2016-04-21
JP6093036B2 true JP6093036B2 (ja) 2017-03-08

Family

ID=51018748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550376A Active JP6093036B2 (ja) 2012-12-28 2013-06-26 周期的アクティビティアライメント

Country Status (5)

Country Link
US (1) US9213390B2 (ja)
EP (1) EP2939081B1 (ja)
JP (1) JP6093036B2 (ja)
TW (1) TWI603187B (ja)
WO (1) WO2014105177A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170177068A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Systems, methods and devices for standby power savings
US10642337B2 (en) * 2017-08-03 2020-05-05 Qualcomm Incorporated Active power management in a computing device subsystem based on micro-idle duration
CN110020383B (zh) * 2018-06-01 2023-04-11 创新先进技术有限公司 一种页面数据请求处理方法及装置
US20230273890A1 (en) * 2022-02-28 2023-08-31 Advanced Micro Devices, Inc. Host controller and bus-attached peripheral device power consumption reduction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093141B2 (en) * 2002-12-18 2006-08-15 International Business Machines Corporation Power aware adaptive polling
US7086583B2 (en) * 2004-01-20 2006-08-08 Standard Microsystems Corporation Systems and methods for power reduction in systems having removable media devices
US7383457B1 (en) * 2005-03-23 2008-06-03 Apple Inc. Adaptive power-reduction mode
US7519839B2 (en) 2005-09-30 2009-04-14 Intel Corporation Method for optimizing platform power delivery
US7920504B2 (en) 2006-02-06 2011-04-05 Olympus Corporation Power save system and method
AU2007336713B2 (en) * 2006-12-27 2011-08-18 Electronic Data Control Pty Ltd Personal computer power control method and device
US8145920B2 (en) * 2007-09-17 2012-03-27 Intel Corporation Techniques for collaborative power management for heterogeneous networks
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US20090172434A1 (en) * 2007-12-31 2009-07-02 Kwa Seh W Latency based platform coordination
US8176341B2 (en) * 2008-03-31 2012-05-08 Intel Corporation Platform power management based on latency guidance
WO2009131592A1 (en) * 2008-04-21 2009-10-29 Cluster Resources, Inc. System and method for managing energy consumption in a compute environment
US8112651B2 (en) 2008-09-25 2012-02-07 Intel Corporation Conserving power in a computer system
US8495400B2 (en) 2008-09-30 2013-07-23 Seagate Technology Llc Energy-efficient transitioning among device operating modes
US8612998B2 (en) * 2010-09-23 2013-12-17 Intel Corporation Coordinating device and application break events for platform power saving
US8495403B2 (en) * 2008-12-31 2013-07-23 Intel Corporation Platform and processor power management
US8332676B2 (en) * 2009-09-24 2012-12-11 Intel Mobile Communications GmbH Methods of preparing a power saving state, universal serial bus device and universal serial bus host
US20110131427A1 (en) 2009-12-02 2011-06-02 Jorgenson Joel A Power management states
US8635469B2 (en) * 2009-12-22 2014-01-21 Intel Corporation Method and apparatus for I/O devices assisted platform power management
US8452995B1 (en) * 2009-12-29 2013-05-28 Amazon Technologies, Inc. Universal serial bus low power idle mode
US9235251B2 (en) * 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
JP4970560B2 (ja) * 2010-01-23 2012-07-11 レノボ・シンガポール・プライベート・リミテッド 特定の機能を維持しながら消費電力を低減するコンピュータ
US8504753B2 (en) * 2011-02-14 2013-08-06 Qnx Software Systems Limited Suspendable interrupts for processor idle management
TWI440277B (zh) 2011-05-20 2014-06-01 Powertech Ind Co Ltd 電源控制器、電源控制裝置及電源控制裝置的節能方法
US8775838B2 (en) * 2012-02-01 2014-07-08 Texas Instruments Incorporated Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data
US9195285B2 (en) * 2012-12-27 2015-11-24 Intel Corporation Techniques for platform duty cycling

Also Published As

Publication number Publication date
EP2939081A4 (en) 2016-08-31
US9213390B2 (en) 2015-12-15
EP2939081A1 (en) 2015-11-04
US20140189403A1 (en) 2014-07-03
WO2014105177A1 (en) 2014-07-03
JP2016511856A (ja) 2016-04-21
EP2939081B1 (en) 2019-06-26
TW201435570A (zh) 2014-09-16
TWI603187B (zh) 2017-10-21

Similar Documents

Publication Publication Date Title
US8560749B2 (en) Techniques for managing power consumption state of a processor involving use of latency tolerance report value
US9740645B2 (en) Reducing latency in a peripheral component interconnect express link
TWI443504B (zh) 多核心處理器系統及其動態電源管理方法與控制裝置
US10133336B2 (en) Dynamically entering low power states during active workloads
CN106575145B (zh) 芯片上系统中存储器访问的功率管理
JP5628431B2 (ja) プラットフォーム省電力化のための装置・アプリケーションブレークイベント協調
US20150378841A1 (en) Techniques to Communicate with a Controller for a Non-Volatile Dual In-Line Memory Module
KR101707096B1 (ko) 일반 호스트 기반 제어기 레이턴시 방법 및 장치
US9513662B2 (en) System and method for power management
US10948968B2 (en) Controlling processor performance scaling based on context
US9996398B2 (en) Application processor and system on chip
JP6093036B2 (ja) 周期的アクティビティアライメント
CN105446916B (zh) Usb总线状态切换方法及装置
US9541983B2 (en) Controlling reduced power states using platform latency tolerance
US9223379B2 (en) Intelligent receive buffer management to optimize idle state residency
US10025370B2 (en) Overriding latency tolerance reporting values in components of computer systems
TWI512628B (zh) 基於工作量可調性管理效能策略之技術
US20200213413A1 (en) Transferring network input/output (i/o) device control ownership between heterogeneous computing entities

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6093036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250