JP6091393B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6091393B2
JP6091393B2 JP2013206129A JP2013206129A JP6091393B2 JP 6091393 B2 JP6091393 B2 JP 6091393B2 JP 2013206129 A JP2013206129 A JP 2013206129A JP 2013206129 A JP2013206129 A JP 2013206129A JP 6091393 B2 JP6091393 B2 JP 6091393B2
Authority
JP
Japan
Prior art keywords
discrimination
power supply
resistor
value
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013206129A
Other languages
Japanese (ja)
Other versions
JP2015068810A (en
Inventor
義孝 木村
義孝 木村
浩之 岡部
浩之 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013206129A priority Critical patent/JP6091393B2/en
Publication of JP2015068810A publication Critical patent/JP2015068810A/en
Application granted granted Critical
Publication of JP6091393B2 publication Critical patent/JP6091393B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

この発明は、IPM(Intelligent Power Module)等の半導体装置に関し、特に装置種別が判別可能な半導体装置に関する。   The present invention relates to a semiconductor device such as an IPM (Intelligent Power Module), and more particularly to a semiconductor device whose device type can be identified.

電力半導体装置であるパワーモジュール等の半導体装置は、少量多品種で量産されており、パッケージが同一であっても内部回路構成が異なる品種が数多く存在する。そのため、ひとつの電子部品の搭載間違いにより最終仕様と異なるものが完成されてしまうため、組立前に部品間違いがないか否かの確認を実施している。   Semiconductor devices such as power modules, which are power semiconductor devices, are mass-produced in small quantities and various types, and there are many types with different internal circuit configurations even if the package is the same. For this reason, an electronic component that is different from the final specification is completed due to a mounting mistake in one electronic component. Therefore, it is checked whether there is a component error before assembly.

このような少量多品種生産の半導体装置において、製品識別(判別)技術は必要不可欠であり、誤搭載が発生した際には工程内にて不具合を検出する必要がある。そこで、従来技術として、厚膜基板上に予め設定された抵抗値を有した回路に無関係なダミー抵抗を搭載し、このダミー抵抗の抵抗値を測定することにより製品種別を判別する半導体装置が用いられてきた。このような半導体装置として、例えば、特許文献1に開示された半導体装置がある。   In such a small quantity, high-mix production semiconductor device, a product identification (discrimination) technique is indispensable, and it is necessary to detect a defect in the process when erroneous mounting occurs. Therefore, as a prior art, a semiconductor device is used which has a dummy resistor irrelevant to a circuit having a preset resistance value mounted on a thick film substrate and determines the product type by measuring the resistance value of the dummy resistor. Has been. An example of such a semiconductor device is a semiconductor device disclosed in Patent Document 1.

特開1−143979号公報Japanese Patent Laid-Open No. 1-143979

しかし、上記特許文献1に記載の従来技術に関わる半導体装置においては、回路に無関係なダミー抵抗の抵抗値を外部から測定可能にすべく、少なくとも1つの外部接続端子を余分に設ける必要があるため、製品動作に関与しない外部端子を設けることになる。その結果、完成段階の半導体装置の小型化が阻害されるという問題点があった。   However, in the semiconductor device related to the conventional technique described in Patent Document 1, it is necessary to provide at least one external connection terminal in order to enable measurement of the resistance value of the dummy resistor irrelevant to the circuit from the outside. Therefore, an external terminal that is not involved in product operation is provided. As a result, there has been a problem that miniaturization of the semiconductor device at the completion stage is hindered.

この発明は上記問題点を解決するためになされたもので、余分な外部端子を設けることなく外部より製品種別を判別可能な半導体装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to obtain a semiconductor device capable of discriminating a product type from the outside without providing an extra external terminal.

この発明に係る請求項1記載の半導体装置は、スイッチング動作を行う半導体素子を有するスイッチング部と、前記半導体素子の動作を制御する制御部とを備え、前記制御部は、電源電圧が付与される第1の外部電源端子と、基準電位が設定される第2の外部電源端子と、外部検出用端子と、前記第1の外部電源端子から付与される前記電源電圧を動作電圧として受け、装置の異常状態を指示する異常出力信号を前記外部検出用端子から出力し、異常状態でない場合に前記外部検出用端子を電気的に開放する異常出力回路を内部に有する異常検出回路とを備え、前記異常出力回路は、前記第1及び第2の外部電源端子のうち一方の判別用電源端子と前記外部検出用端子との間に介挿され、電気的特性値を有する判別用素子を含み、前記判別用素子は、前記判別用電源端子及び前記外部検出用端子を用いた測定方法によって、前記電気的特性値あるいは前記電気的特性値により決定する値である判別用特性値が認識される接続形態で設けられることを特徴する。

According to a first aspect of the present invention, there is provided a semiconductor device comprising: a switching unit having a semiconductor element that performs a switching operation; and a control unit that controls the operation of the semiconductor element, the power supply voltage being applied to the control unit. A first external power supply terminal; a second external power supply terminal to which a reference potential is set; an external detection terminal; and the power supply voltage applied from the first external power supply terminal as an operating voltage; An abnormality detection circuit having an abnormality output circuit that outputs an abnormality output signal that indicates an abnormal state from the external detection terminal and that electrically opens the external detection terminal when not in an abnormal state; The output circuit includes a determination element that is interposed between one of the first and second external power supply terminals and the external detection terminal and has an electrical characteristic value. for The child is provided in a connection form in which the electrical characteristic value or the characteristic value for determination which is a value determined by the electrical characteristic value is recognized by the measurement method using the power supply terminal for determination and the external detection terminal. It is characterized by being able to.

請求項1記載の本願発明の半導体装置における異常出力回路は、上記特徴を有する判別用素子を内部に含むことにより、装置完成段階において判別用電源端子及び外部検出用端子を用いた測定方法によって、上記判別用特性値を認識することができる。   The abnormality output circuit in the semiconductor device of the present invention according to claim 1 includes a determination element having the above-mentioned characteristics inside, thereby enabling a measurement method using a determination power supply terminal and an external detection terminal at the completion stage of the device, The characteristic value for discrimination can be recognized.

したがって、半導体装置の種別に対応づけて上記判別用特性値が得られるように上記判別用素子の電気的特性値を設定することにより、上記測定方法によって当該半導体装置の種別を正確に判別することができる。この際、判別用電源端子及び外部検出用端子は上記異常検出回路に不可欠な端子であるため、判別用素子用に新たに外部端子を追加する必要はない。   Therefore, by setting the electrical characteristic value of the discrimination element so as to obtain the discrimination characteristic value in association with the type of semiconductor device, the type of the semiconductor device can be accurately discriminated by the measurement method. Can do. At this time, since the discrimination power supply terminal and the external detection terminal are indispensable terminals for the abnormality detection circuit, it is not necessary to add a new external terminal for the discrimination element.

その結果、外部端子数の増加に伴う装置構成の複雑化を確実に回避することにより、製品の小型化を図った半導体装置を得ることができる。   As a result, a semiconductor device with a reduced product size can be obtained by reliably avoiding the complication of the device configuration accompanying the increase in the number of external terminals.

この発明の実施の形態1であるIPMにおけるFO出力回路及びその周辺を示す回路図である。It is a circuit diagram which shows the FO output circuit in IPM which is Embodiment 1 of this invention, and its periphery. IPMの全体構成を模式的に示すブロック図である。It is a block diagram which shows typically the whole structure of IPM. この発明の実施の形態2であるIPMにおけるFO出力回路及びその周辺を示す回路図である。It is a circuit diagram which shows the FO output circuit in IPM which is Embodiment 2 of this invention, and its periphery. この発明の実施の形態3であるIPMにおけるFO出力回路及びその周辺を示す回路図である。It is a circuit diagram which shows the FO output circuit in IPM which is Embodiment 3 of this invention, and its periphery. この発明の実施の形態4であるIPMにおけるFO出力回路及びその周辺を示す回路図である。It is a circuit diagram which shows the FO output circuit in IPM which is Embodiment 4 of this invention, and its periphery. 一般的なIPMの保護回路内に設けられる従来のFO出力回路の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the conventional FO output circuit provided in the protection circuit of a general IPM.

<実施の形態1>
図1はこの発明の実施の形態1であるIPMにおけるFO(False Out)出力回路及びその周辺を示す回路図である。図2はIPMの全体構成を模式的に示すブロック図である。
<Embodiment 1>
FIG. 1 is a circuit diagram showing an FO (False Out) output circuit and its periphery in an IPM according to Embodiment 1 of the present invention. FIG. 2 is a block diagram schematically showing the overall configuration of the IPM.

図2に示すように、IPM1は制御部2及びパワースイッチング部10より構成される。パワースイッチング部10は内部にスイッチング動作を行う半導体素子(パワースイッチング素子)であるIGBT6とフリーホイールダイオードD1とを有している。   As shown in FIG. 2, the IPM 1 includes a control unit 2 and a power switching unit 10. The power switching unit 10 includes an IGBT 6 that is a semiconductor element (power switching element) that performs a switching operation and a free wheel diode D1.

IGBT6の主端子間に逆並列にフリーホイールダイオードD1が接続される。すなわち、IGBT6のエミッタにフリーホイールダイオードD1のアノードが接続され、IGBT6のコレクタにフリーホイールダイオードD1のカソードが接続される。そして、IGBT6のコレクタが外部のパワー部コレクタ端子P21に接続され、エミッタがパワー部エミッタ端子P22に接続される。   A freewheel diode D1 is connected in antiparallel between the main terminals of the IGBT6. That is, the anode of the free wheel diode D1 is connected to the emitter of the IGBT 6, and the cathode of the free wheel diode D1 is connected to the collector of the IGBT 6. The collector of the IGBT 6 is connected to the external power section collector terminal P21, and the emitter is connected to the power section emitter terminal P22.

一方、制御部2は制御回路3、保護回路4、駆動回路5及びゲート抵抗R1を主要構成要素として内部に有しており、異常検出回路である保護回路4は本願発明の特徴部となるFO出力回路40(FO出力回路41〜44の総称)を内部に有している。すなわち、図2の保護回路4内に設けられるFO出力回路40として図1で示すFO出力回路41を設けたのが実施の形態1である。   On the other hand, the control unit 2 includes a control circuit 3, a protection circuit 4, a drive circuit 5, and a gate resistor R1 as main components, and the protection circuit 4 that is an abnormality detection circuit is an FO that is a feature of the present invention. An output circuit 40 (generic name for the FO output circuits 41 to 44) is provided inside. That is, in the first embodiment, the FO output circuit 41 shown in FIG. 1 is provided as the FO output circuit 40 provided in the protection circuit 4 of FIG.

制御回路3、保護回路4及び駆動回路5には、外部端子P11及びP14(第1及び第2の外部電源端子)を介して、電源電圧VD及び接地電位GND(基準電位)が付与されており、各回路3〜5はそれぞれ電源電圧VDを動作電圧して受けることにより動作する。なお、外部端子P14,パワー部エミッタ端子P22間が電気的に接続されている。   A power supply voltage VD and a ground potential GND (reference potential) are applied to the control circuit 3, the protection circuit 4, and the drive circuit 5 through external terminals P11 and P14 (first and second external power supply terminals). Each of the circuits 3 to 5 operates by receiving the power supply voltage VD as an operating voltage. The external terminal P14 and the power unit emitter terminal P22 are electrically connected.

制御回路3は外部端子P12を介して受ける入力電圧IN及び保護回路4から受ける保護回路出力信号ENに基づき、制御信号S3を駆動回路5に出力する。   The control circuit 3 outputs a control signal S3 to the drive circuit 5 based on the input voltage IN received via the external terminal P12 and the protection circuit output signal EN received from the protection circuit 4.

駆動回路5は制御信号S3に基づきゲート抵抗R1を介して、IGBT6を駆動(導通または遮断)するための駆動信号S5をパワースイッチング部10内のIGBT6のゲート電極に付与する。駆動信号S5は、パワースイッチング部10(のIGBT6)を動作させるのに十分な電力増幅が行われた信号である。ゲート抵抗R1はパワースイッチング素子であるIGBT6の定格や仕様に応じて、IGBT6のスイッチング速度を調整するために抵抗値が適宜調整、選択される。   The drive circuit 5 applies a drive signal S5 for driving (conducting or blocking) the IGBT 6 to the gate electrode of the IGBT 6 in the power switching unit 10 via the gate resistor R1 based on the control signal S3. The drive signal S5 is a signal that has been subjected to power amplification sufficient to operate the power switching unit 10 (IGBT 6). The resistance value of the gate resistor R1 is appropriately adjusted and selected in order to adjust the switching speed of the IGBT 6 in accordance with the rating and specifications of the IGBT 6 that is a power switching element.

異常検出回路である保護回路4はIPM1(主としてIGBT6)の異常検知の有無を指示する検知信号S41〜S43を受け、検知信号S41〜S43に基づきIPM1の異常状態(エラー状態)の有無を検知し、異常状態の検知時に異常状態を指示する“H”(電源電圧VDレベル)の保護回路出力信号EN及び“L”(接地レベル)の異常出力信号FOを出力する。   The protection circuit 4 which is an abnormality detection circuit receives detection signals S41 to S43 instructing the presence or absence of abnormality detection of the IPM1 (mainly IGBT 6), and detects the presence or absence of an abnormal state (error state) of the IPM1 based on the detection signals S41 to S43. When the abnormal state is detected, the protection circuit output signal EN of “H” (power supply voltage VD level) indicating the abnormal state and the abnormal output signal FO of “L” (ground level) are output.

保護回路出力信号ENは内部の制御回路3に出力され、異常出力信号FOは外部端子P13を介して外部に出力される。なお、保護回路4は異常状態を検知していない場合、“L”の保護回路出力信号ENを出力するとともに、外部端子P13を開放状態(フローティング状態)にしている。   The protection circuit output signal EN is output to the internal control circuit 3, and the abnormal output signal FO is output to the outside via the external terminal P13. When the protection circuit 4 does not detect an abnormal state, the protection circuit 4 outputs a protection circuit output signal EN of “L” and makes the external terminal P13 open (floating).

以下、検知信号S41〜S43について詳述する。検知信号S41〜S43は異常状態を検出していない通常時は全て“L”に設定されている。   Hereinafter, the detection signals S41 to S43 will be described in detail. The detection signals S41 to S43 are all set to “L” at the normal time when no abnormal state is detected.

温度検知信号S41は加熱保護(OT:Over Temperature protection)用の検知信号であり、IPM1のIGBT6近傍に搭載された温度検出回路(図示せず)によって検知される温度が設定値を超えた場合に“H”状態となる。   The temperature detection signal S41 is a detection signal for heating protection (OT: Over Temperature protection), and when the temperature detected by a temperature detection circuit (not shown) mounted in the vicinity of the IGBT 6 of the IPM 1 exceeds a set value. “H” state.

電流検知信号S42は短絡保護(SC:Short Circuit protection)用の検知信号であり、負荷短絡などによりIGBT6に設定値以上の電流が流れた場合に“H”状態となる。   The current detection signal S42 is a detection signal for short circuit protection (SC), and is in an “H” state when a current exceeding a set value flows through the IGBT 6 due to a load short circuit or the like.

電源検知信号S43は制御電源電圧低下保護(UV:Under Voltage)用の検知信号であり、制御部2に印加される電源電圧VD(正確には電源電圧VD,接地電位GND間の電位差)が設定値以下になった場合に“H”状態となる。   The power supply detection signal S43 is a detection signal for the control power supply voltage drop protection (UV: Under Voltage), and the power supply voltage VD applied to the control unit 2 (more precisely, the potential difference between the power supply voltage VD and the ground potential GND) is set. When the value falls below the value, the state becomes “H”.

保護回路4は検知信号S41〜S43のうち少なくとも一つが“H”状態になると、“H”の保護回路出力信号ENを出力する。“H”の保護回路出力信号ENを受けた制御回路3はIGBT6をOFF状態にする制御信号S3を駆動回路5に付与することにより、駆動回路5からIGBT6を強制的にOFF状態(遮断状態)にする駆動信号S5を出力させ、IGBT6をOFF状態にすることができる。   The protection circuit 4 outputs a protection circuit output signal EN of “H” when at least one of the detection signals S41 to S43 is in the “H” state. Upon receiving the “H” protection circuit output signal EN, the control circuit 3 applies the control signal S3 for turning off the IGBT 6 to the drive circuit 5, thereby forcibly turning off the IGBT 6 from the drive circuit 5 (cut-off state). The drive signal S5 to be output can be output, and the IGBT 6 can be turned off.

このように、保護回路4は、IPM1における動作環境の情報を検知信号S41〜S43として入力し、検知信号S41〜S43によって異常が検出された場合に、強制的にIGBT6をOFF状態とすべく、“H”の保護回路出力信号ENを制御回路3に出力するとともに、IPM1の異常状態を報知するための“L”の異常出力信号FOを外部端子P13を介して外部に出力する。保護回路4による主な保護機能としては、上述したように、加熱保護(OT)、短絡保護(SC)、制御電源電圧低下保護(UV)を目的した異常検出機能が挙げられる。   In this way, the protection circuit 4 inputs information on the operating environment in the IPM 1 as the detection signals S41 to S43, and when abnormality is detected by the detection signals S41 to S43, the IGBT 6 is forcibly turned off. The “H” protection circuit output signal EN is output to the control circuit 3 and the “L” abnormal output signal FO for notifying the abnormal state of the IPM 1 is output to the outside via the external terminal P13. As described above, the main protection function by the protection circuit 4 includes an abnormality detection function for the purpose of heating protection (OT), short circuit protection (SC), and control power supply voltage drop protection (UV).

図1に戻って、実施の形態1のFO出力回路41(図2のIPM1におけるFO出力回路40として形成される)について説明する。   Returning to FIG. 1, the FO output circuit 41 of the first embodiment (formed as the FO output circuit 40 in the IPM 1 of FIG. 2) will be described.

保護回路4内に設けられるFO出力回路41はFO検知(バイポーラ)トランジスタQ2、FO用抵抗R2及び(機種)判別用抵抗R11から構成されている。   The FO output circuit 41 provided in the protection circuit 4 includes an FO detection (bipolar) transistor Q2, an FO resistor R2, and a (model) discrimination resistor R11.

外部端子P13,P14間にFO用抵抗R2及びFO検知トランジスタQ2が直列に介挿される。すなわち、FO用抵抗R2の一端が外部端子P13に接続され、他端がFO検知トランジスタQ2のコレクタに接続され、FO検知トランジスタQ2のエミッタが外部端子P14に接続される。なお、FO用抵抗R2の抵抗値は数kΩ程度に設定される。   An FO resistor R2 and an FO detection transistor Q2 are inserted in series between the external terminals P13 and P14. That is, one end of the FO resistor R2 is connected to the external terminal P13, the other end is connected to the collector of the FO detection transistor Q2, and the emitter of the FO detection transistor Q2 is connected to the external terminal P14. The resistance value of the FO resistor R2 is set to about several kΩ.

さらに、外部端子P13,P14間に、FO用抵抗R2及びFO検知トランジスタQ2に対して並列に判別用抵抗R11が介挿される。また、電源電圧VDが付与される外部端子P11がFO出力回路49を構成する種々のICの動作電源として供給される。   Further, a determination resistor R11 is interposed between the external terminals P13 and P14 in parallel with the FO resistor R2 and the FO detection transistor Q2. In addition, the external terminal P11 to which the power supply voltage VD is applied is supplied as an operation power supply for various ICs constituting the FO output circuit 49.

FO検知トランジスタQ2はベースにスイッチング制御信号S40を受ける。スイッチング制御信号S40は、上述した検知信号S41〜S43のうち、少なくとも一つの検出信号が“H”状態のとき、FO検知トランジスタQ2をオン状態にし、検知信号S41〜S43が全て“L”状態である通常時はFO検知トランジスタQ2をオフ状態にする制御信号であり、例えば、スイッチング制御信号S40として保護回路出力信号ENを用いる等の態様が考えられる。   The FO detection transistor Q2 receives the switching control signal S40 at its base. The switching control signal S40 turns on the FO detection transistor Q2 when at least one of the detection signals S41 to S43 described above is in the “H” state, and the detection signals S41 to S43 are all in the “L” state. A control signal for turning off the FO detection transistor Q2 at a normal time, for example, a mode in which the protection circuit output signal EN is used as the switching control signal S40 is conceivable.

一方、フォトカプラ30は発光ダイオードD30とフォトトランジスタQ30とにより構成され、発光ダイオードD30が基準値以上の強度で発光するとフォトトランジスタQ30がオン状態となる。そして、端子P31,P32からフォトトランジスタQ30のオン,オフ状態を認識することができる。   On the other hand, the photocoupler 30 includes a light emitting diode D30 and a phototransistor Q30. When the light emitting diode D30 emits light with an intensity equal to or higher than a reference value, the phototransistor Q30 is turned on. The on / off state of the phototransistor Q30 can be recognized from the terminals P31 and P32.

FO出力回路41の外部端子P13はオープンコレクタ(FO検知トランジスタQ2がオン状態時に接地電位GNDに接続され、オフ状態時に開放状態(フローティング状態)となる構成)となっており、図示しない外部インターフェースを介して、図1に示すようにフォトカプラ30と電気的に接続されている。   The external terminal P13 of the FO output circuit 41 is an open collector (a configuration in which the FO detection transistor Q2 is connected to the ground potential GND when the FO detection transistor Q2 is on and is open (floating) when the FO detection transistor Q2 is off). As shown in FIG. 1, the photocoupler 30 is electrically connected.

上述した構成のFO出力回路41は、検知信号S41〜S43のうち、少なくとも一つの検出信号が“H”状態のとき、スイッチング制御信号S40によってFO検知トランジスタQ2がオン状態となることにより、外部端子P13と外部端子P14とがFO用抵抗R2及びFO検知トランジスタQ2を介して電気的に接続される。その結果、外部端子P13(の異常出力信号FO)が“L”に設定され、アノード,カソード間に発光可能な電位差が生じるため発光ダイオードD30が基準値以上の強度で発光する。このように、異常出力信号FOはIPM1(主としてIGBT6)の異常状態を指示する信号として機能する。   The FO output circuit 41 configured as described above is configured so that the FO detection transistor Q2 is turned on by the switching control signal S40 when at least one of the detection signals S41 to S43 is in the “H” state. P13 and the external terminal P14 are electrically connected through the FO resistor R2 and the FO detection transistor Q2. As a result, the external terminal P13 (abnormal output signal FO thereof) is set to “L”, and a potential difference capable of light emission is generated between the anode and the cathode, so that the light emitting diode D30 emits light with an intensity higher than the reference value. As described above, the abnormal output signal FO functions as a signal for instructing an abnormal state of the IPM 1 (mainly IGBT 6).

異常出力信号FOを出力する外部検出用端子である外部端子P13は、IPM1の異常検出時にIGBT6の駆動を停止した情報(“L”の異常出力信号FO)を、上位のマイコン等の外部回路に伝える目的で設けられており、保護回路4を設ける場合に必要不可欠な外部端子である。   The external terminal P13, which is an external detection terminal that outputs an abnormal output signal FO, sends information ("L" abnormal output signal FO) that stopped driving the IGBT 6 when an IPM1 abnormality is detected to an external circuit such as a host microcomputer. It is provided for the purpose of communication, and is an indispensable external terminal when the protection circuit 4 is provided.

前述したように、IPM1の仕様毎にゲート抵抗R1の抵抗値が設定されるが、もし仕様と異なる抵抗値のゲート抵抗R1を誤って搭載して不良のIPM1を製造した場合、最終検査段階において不良のIPM1をリジェクト(除去)することは困難である。   As described above, the resistance value of the gate resistor R1 is set for each specification of the IPM1, but if a defective IPM1 is manufactured by erroneously mounting the gate resistor R1 having a resistance value different from the specification, in the final inspection stage It is difficult to reject (remove) a defective IPM 1.

なぜならば、装置完成後において外部からゲート抵抗R1の抵抗値の測定はできないからである。仮に、IPM1の種別によりゲート抵抗R1の抵抗値が著しく異なる場合は、IGBT6のスイッチング時間が大きく変化するため、上記スイッチング時間を測定することにより装置完成後の最終検査工程にてリジェクトすることは可能である。しかしながら、ゲート抵抗R1の抵抗値が数Ω程度の違いの場合はその違いを外部から検出することができないため、上述したように、不良のIPM1のリジェクトができないことになる。   This is because the resistance value of the gate resistor R1 cannot be measured from the outside after the device is completed. If the resistance value of the gate resistor R1 is significantly different depending on the type of IPM1, the switching time of the IGBT 6 changes greatly. Therefore, it is possible to reject the final inspection process after completion of the device by measuring the switching time. It is. However, when the resistance value of the gate resistance R1 is about several Ω, the difference cannot be detected from the outside, so that the defective IPM1 cannot be rejected as described above.

図1に示すように、実施の形態1のFO出力回路41は、異常出力信号FO用端子である外部端子P13と接地電位GND設定用の外部電源端子である外部端子P14との間に、判別用抵抗R11を介挿している。   As shown in FIG. 1, the FO output circuit 41 according to the first embodiment discriminates between an external terminal P13 that is an abnormal output signal FO terminal and an external terminal P14 that is an external power supply terminal for setting a ground potential GND. A resistor R11 is inserted.

この判別用抵抗R11の抵抗値(電気的特性値かつ判別用特性値)とゲート抵抗R1の抵抗値とを予め定めた関係で対応づけることにより、判別用抵抗R11の抵抗値からIPM1の種別(ゲート抵抗R1の抵抗値)を判別することができる。   By associating the resistance value of the discrimination resistor R11 (electrical characteristic value and discrimination characteristic value) with the resistance value of the gate resistor R1 in a predetermined relationship, the resistance value of the discrimination resistor R11 is used to determine the type of IPM1 ( The resistance value of the gate resistor R1 can be determined.

したがって、上述した最終検査時に外部端子P13及びP14を用いた測定方法により、判別用抵抗R11の抵抗値を測定してゲート抵抗R1の抵抗値を判別することにより、ゲート抵抗R1の誤搭載によるIPM1の不良の有無を簡単に検出することができる。   Therefore, by measuring the resistance value of the discrimination resistor R11 by the measurement method using the external terminals P13 and P14 at the time of the final inspection described above to determine the resistance value of the gate resistor R1, the IPM1 due to erroneous mounting of the gate resistor R1. It is possible to easily detect the presence or absence of defects.

(判別用抵抗R11の抵抗値の設定例)
判別用抵抗R11の抵抗値は、外部端子P13に流れる路電流(IFO(異常出力信号FOの未出力時))が製品規格値以下となるように設定する。
(Setting example of resistance value of discrimination resistor R11)
The resistance value of the discrimination resistor R11 is set so that the path current (IFO (when the abnormal output signal FO is not output)) flowing through the external terminal P13 is less than the product standard value.

例えば、製品規格値となるIFO(FO未出力時)max値が0.1mAであった場合を考える。なお、IFOmax値とは、条件(1)「フォトカプラ30の発光ダイオードD30が発光しない」、あるいは条件(2)「発光ダイオードD30が発光してもフォトトランジスタQ30がオン状態とならない」を満足する、発光ダイオードD30を流れる順電流の最大値を意味する。   For example, consider a case where the IFO (when FO is not output) max value which is a product standard value is 0.1 mA. The IFOmax value satisfies the condition (1) “the light emitting diode D30 of the photocoupler 30 does not emit light” or the condition (2) “the phototransistor Q30 does not turn on even when the light emitting diode D30 emits light”. Means the maximum value of the forward current flowing through the light emitting diode D30.

IFOmax値が0.1mAの場合に、電源電圧VDを15V、フォトカプラ30側の発光ダイオードD30による電圧降下量VFが1.5Vであるとすると、以下の式(1)により、判別用抵抗R11の最小抵抗値Rmin=135[kΩ]となる。   When the IFOmax value is 0.1 mA, assuming that the power supply voltage VD is 15 V and the voltage drop VF due to the light emitting diode D30 on the photocoupler 30 side is 1.5 V, the discrimination resistor R11 is expressed by the following equation (1). The minimum resistance value Rmin = 135 [kΩ].

0.1[mA] = (15-1.5)[V]/Rmin[kΩ] …(1)
したがって、例えば、ゲート抵抗R1の抵抗値100[Ω]の製品(IPM1)に対し、判別用特性値である判別用抵抗R11の抵抗値150[kΩ]を対応づけ、さらに、ゲート抵抗R1の抵抗値150[Ω」の製品に対し、判別用抵抗R11の抵抗値180[kΩ]を対応づけるようにして、複数種のゲート抵抗R1の抵抗値と複数種の判別用抵抗R11の抵抗値との対応づけ(以下、「ゲート抵抗R1,判別用抵抗R11間対応づけ」と略記する場合あり)を行うことができる。その結果、判別用抵抗R11の抵抗値から、ゲート抵抗R1の抵抗値、すなわち、IPM1の複数種の製品種別を判別することができる。
0.1 [mA] = (15-1.5) [V] / Rmin [kΩ]… (1)
Therefore, for example, a product (IPM1) having a resistance value 100 [Ω] of the gate resistor R1 is associated with a resistance value 150 [kΩ] of the discrimination resistor R11 which is a discrimination characteristic value, and further, the resistance of the gate resistor R1 A product having a value of 150 [Ω] is associated with a resistance value 180 [kΩ] of the discrimination resistor R11, and a resistance value of the plurality of types of gate resistors R1 and a resistance value of the plurality of types of discrimination resistors R11. Correspondence (hereinafter may be abbreviated as “correspondence between the gate resistance R1 and the discrimination resistor R11”) may be performed. As a result, the resistance value of the gate resistor R1, that is, the plurality of types of products of the IPM 1, can be determined from the resistance value of the determination resistor R11.

なお、上記ゲート抵抗R1,判別用抵抗R11間対応づけの際、判別用抵抗R11の許容差(製造時の誤差)を考慮して複数種の判別用抵抗R11の抵抗値を設定することが必要である。具体的には、複数種の判別用抵抗R11の抵抗値間の差分値の最小値が上記許容差を十分上回るように設定する必要がある。加えて、判別用抵抗R11の最小抵抗値Rminについては、上述したように、IFOmax値によって異なる点も留意する必要がある。   When the gate resistor R1 and the discrimination resistor R11 are associated with each other, it is necessary to set the resistance values of a plurality of types of discrimination resistors R11 in consideration of the tolerance of the discrimination resistor R11 (manufacturing error). It is. Specifically, it is necessary to set so that the minimum value of the difference values between the resistance values of the plurality of types of discrimination resistors R11 sufficiently exceeds the tolerance. In addition, it is necessary to note that the minimum resistance value Rmin of the discrimination resistor R11 varies depending on the IFOmax value as described above.

(効果等)
実施の形態1のIPM1における制御部2の保護回路4内に設けられるFO出力回路41は、インピーダンス成分となる抵抗値を有する判別用抵抗R11を判別用素子として内部に設けている。
(Effects etc.)
The FO output circuit 41 provided in the protection circuit 4 of the control unit 2 in the IPM 1 according to the first embodiment includes a discrimination resistor R11 having a resistance value as an impedance component as a discrimination element.

このため、IPM1の完成段階において、接地電位GNDに設定される外部電源端子である外部端子P14を判別用電源端子として用い、該判別用電源端子と外部検出用端子である外部端子P13との間に定電流を供給し、外部端子P13,P14間の電圧を測定する等の比較的簡単な測定方法により、判別用特性値となる判別用抵抗R11の抵抗値を認識することができる。すなわち、判別用抵抗R11は、外部端子P13,P14を用いた測定方法によって、判別用特性値として抵抗値が認識される接続形態でFO出力回路41内に設けられている。   For this reason, when the IPM 1 is completed, the external terminal P14, which is an external power supply terminal set to the ground potential GND, is used as a discrimination power supply terminal, and between the discrimination power supply terminal and the external terminal P13, which is an external detection terminal. The resistance value of the discrimination resistor R11 that is the discrimination characteristic value can be recognized by a relatively simple measurement method such as supplying a constant current to the external terminal P14 and measuring the voltage between the external terminals P13 and P14. That is, the discrimination resistor R11 is provided in the FO output circuit 41 in a connection form in which the resistance value is recognized as the discrimination characteristic value by the measurement method using the external terminals P13 and P14.

したがって、上述したゲート抵抗R1,判別用抵抗R11間対応づけを行うことにより、上記測定方法等を用いた比較的簡単な操作によってIPM1の種別を外部から正確に判別することができる。   Therefore, by performing the above-described correspondence between the gate resistance R1 and the discrimination resistor R11, the type of the IPM 1 can be accurately discriminated from the outside by a relatively simple operation using the measurement method or the like.

図6は一般的なIPMの保護回路内に設けられる従来のFO出力回路49の回路構成を示す回路図である。   FIG. 6 is a circuit diagram showing a circuit configuration of a conventional FO output circuit 49 provided in a general IPM protection circuit.

同図に示すように、FO出力回路49はFO検知トランジスタQ2及びFO用抵抗R2から構成されているが、実施の形態1のFO出力回路41のように判別用抵抗R11を有していない。   As shown in the figure, the FO output circuit 49 includes the FO detection transistor Q2 and the FO resistor R2. However, unlike the FO output circuit 41 of the first embodiment, the FO output circuit 49 does not have the discrimination resistor R11.

FO出力回路49は、FO出力回路41と同様、外部端子P13,P14間にFO用抵抗R2及びFO検知トランジスタQ2が直列に介挿される。また、電源電圧VDが付与される外部端子P11がFO出力回路49を構成する種々のICの動作電源として供給される。なお、他の構成は、図1で示したFO出力回路41と同様であるため、適宜同一符号を付して説明を省略する。   Similar to the FO output circuit 41, the FO output circuit 49 includes an FO resistor R2 and an FO detection transistor Q2 interposed in series between the external terminals P13 and P14. In addition, the external terminal P11 to which the power supply voltage VD is applied is supplied as an operation power supply for various ICs constituting the FO output circuit 49. Other configurations are the same as those of the FO output circuit 41 shown in FIG.

このように、少なくとも外部端子P11,P13及びP14は一般的なIPMの保護回路内に設けられる従来のFO出力回路49においても、必要な外部端子となる。   Thus, at least the external terminals P11, P13, and P14 are necessary external terminals even in the conventional FO output circuit 49 provided in a general IPM protection circuit.

上述したように、外部端子P13及び外部端子P14は保護回路4(に相当する回路)を有するIPMには不可欠な外部端子であるため、判別用抵抗R11用に新たに外部端子を追加する必要はない。   As described above, since the external terminal P13 and the external terminal P14 are indispensable external terminals for the IPM having the protection circuit 4 (corresponding circuit), it is necessary to add a new external terminal for the discrimination resistor R11. Absent.

その結果、外部端子数増加に伴う装置構成の複雑化を確実に回避することにより、製品の小型化を図った、FO出力回路41を有するIPM1を得ることができる。   As a result, it is possible to obtain the IPM 1 having the FO output circuit 41 in which the size of the product is reduced by reliably avoiding the complication of the device configuration accompanying the increase in the number of external terminals.

すなわち、IPM1内に図6で示したFO出力回路49を採用した従来構成において既に設けられている外部端子P13及びP14を利用して判別用抵抗R11の抵抗値を測定することにより、外形変更(小型化阻害)を行うことなく、多品種のIPM1を外部から判別することが可能となり、最終検査工程にて、誤搭載品と認識された不良のIPM1をリジェクトすることができる。その結果、IPM1における最終製品の歩留まり向上を図ることができる。   That is, by measuring the resistance value of the discrimination resistor R11 using the external terminals P13 and P14 already provided in the conventional configuration employing the FO output circuit 49 shown in FIG. It is possible to discriminate various types of IPM1 from the outside without performing downsizing inhibition, and it is possible to reject a defective IPM1 recognized as an erroneously mounted product in the final inspection process. As a result, the yield of the final product in the IPM 1 can be improved.

さらに、接地電位GNDが付与される外部電源端子である外部端子P14(判別用電源端子)と通常時は開放状態とされる外部端子P13(外部検出用端子)との間に、判別用抵抗R11を介挿しているため、IPM1の通常動作時における電力の主トータル損失に影響を与えることはない。   Further, a discrimination resistor R11 is provided between an external terminal P14 (discrimination power supply terminal) that is an external power supply terminal to which the ground potential GND is applied and an external terminal P13 (external detection terminal) that is normally open. Therefore, the main total loss of power during the normal operation of the IPM 1 is not affected.

<実施の形態2>
図3はこの発明の実施の形態2であるIPMにおけるFO出力回路42及びその周辺を示す回路図である。なお、IPM1の全体構成は図2で示す構成と同様である、図2の保護回路4内に設けられるFO出力回路40として図3で示すFO出力回路42を設けたのが実施の形態2である。
<Embodiment 2>
FIG. 3 is a circuit diagram showing the FO output circuit 42 and its periphery in the IPM according to the second embodiment of the present invention. The overall configuration of the IPM 1 is the same as that shown in FIG. 2. In the second embodiment, the FO output circuit 42 shown in FIG. 3 is provided as the FO output circuit 40 provided in the protection circuit 4 of FIG. is there.

図3に示すように、外部端子P13,P14間に判別用素子として(機種)判別用コンデンサC11を設けたことを特徴とする。なお、実施の形態2のFO出力回路42は判別用抵抗R11に代えて上述した判別用コンデンサC11を設けた点を除き、図1で示したFO出力回路41と同様な構成であるため、適宜同一符号を付して説明を省略する。   As shown in FIG. 3, a (model) discrimination capacitor C11 is provided as a discrimination element between the external terminals P13 and P14. The FO output circuit 42 according to the second embodiment has the same configuration as that of the FO output circuit 41 shown in FIG. 1 except that the discrimination capacitor C11 described above is provided instead of the discrimination resistor R11. The same reference numerals are given and the description is omitted.

図3に示すように、実施の形態2のFO出力回路42は、異常出力信号FO用端子である外部端子P13(検出用外部端子)と接地電位GND設定用の電源端子である外部端子P14(判別用電源端子)との間に、判別用コンデンサC11を介挿している。   As shown in FIG. 3, the FO output circuit 42 of the second embodiment includes an external terminal P13 (external terminal for detection) that is an abnormal output signal FO terminal and an external terminal P14 (external terminal P14 that is a power supply terminal for setting the ground potential GND). A discrimination capacitor C11 is interposed between the discriminating power supply terminal).

判別用コンデンサC11の静電容量値(電気的特性値、かつ判別用特性値)はゲート抵抗R1の抵抗値と予め定めた関係で対応づけることができる。すなわち、複数種のゲート抵抗R1の抵抗値と複数種の判別用コンデンサC11の静電容量値との対応づけ(以下、「ゲート抵抗R1,判別用コンデンサC11間対応づけ」と略記する場合あり)を行うことができる。   The capacitance value (electrical characteristic value and determination characteristic value) of the determination capacitor C11 can be associated with the resistance value of the gate resistor R1 in a predetermined relationship. That is, the correspondence between the resistance values of the plurality of types of gate resistors R1 and the capacitance values of the plurality of types of discrimination capacitors C11 (hereinafter, may be abbreviated as “correspondence between the gate resistance R1 and the discrimination capacitor C11”). It can be performed.

上記ゲート抵抗R1,判別用コンデンサC11間対応づけにより、判別用コンデンサC11の静電容量値からIPM1の種別(ゲート抵抗R1の抵抗値)を判別することができる。   By associating the gate resistor R1 with the determination capacitor C11, the type of IPM1 (resistance value of the gate resistor R1) can be determined from the capacitance value of the determination capacitor C11.

したがって、最終検査時に外部端子P13及びP14を用いた測定方法により、判別用コンデンサC11の静電容量値を測定してゲート抵抗R1の抵抗値を判別することにより、ゲート抵抗R1の誤搭載によるIPM1の不良の有無を簡単に検出することができる。   Therefore, by measuring the capacitance value of the discrimination capacitor C11 by the measurement method using the external terminals P13 and P14 at the final inspection and discriminating the resistance value of the gate resistor R1, the IPM1 due to erroneous mounting of the gate resistor R1. It is possible to easily detect the presence or absence of defects.

(効果等)
実施の形態2のIPM1における制御部2の保護回路4内に設けられるFO出力回路42は、インピーダンス成分となる静電容量値を有する判別用コンデンサC11を判別用素子として内部に設けている。
(Effects etc.)
The FO output circuit 42 provided in the protection circuit 4 of the control unit 2 in the IPM 1 according to the second embodiment includes a discrimination capacitor C11 having a capacitance value as an impedance component as a discrimination element.

このため、IPM1の完成段階において、接地電位GNDが設定される外部電源端子である外部端子P14を判別用電源端子として用い、該判別用電源端子と外部検出用端子である外部端子P13との間に定電流を供給し、外部端子P13,P14間の電圧が一定電圧に達する時間を測定する等の比較的簡単な測定方法により、判別用コンデンサC11の静電容量値を認識することができる。   Therefore, when the IPM 1 is completed, the external terminal P14, which is an external power supply terminal to which the ground potential GND is set, is used as a discrimination power supply terminal, and between the discrimination power supply terminal and the external terminal P13, which is an external detection terminal. The capacitance value of the discrimination capacitor C11 can be recognized by a relatively simple measurement method such as supplying a constant current to the capacitor and measuring the time for the voltage between the external terminals P13 and P14 to reach a constant voltage.

以下、外部端子P13及びP14を利用した、判別用コンデンサC11の静電容量値の測定方法(第1及び第2の測定方法)について説明する。   Hereinafter, a measurement method (first and second measurement methods) of the capacitance value of the discrimination capacitor C11 using the external terminals P13 and P14 will be described.

第1の測定方法は、「抵抗値R固定のRC発振回路を外部端子P13及びP14に接続して発振周波数Fを測定し、F、R(固定した抵抗値)、C(静電容量値)との関係式に基づき、判別用コンデンサC11の静電容量値Cを算出する」方法である。   The first measurement method is “Connect an RC oscillation circuit with a fixed resistance value R to the external terminals P13 and P14 to measure the oscillation frequency F, and F, R (fixed resistance value), C (capacitance value). The electrostatic capacitance value C of the discrimination capacitor C11 is calculated based on the relational expression ”.

第2の測定方法は、「外部端子P13,P14間に定電流Iを流した際に一定電圧V1が印加できるまでの時間(充電時間t)を測定して判別用コンデンサC11の静電容量値Cを算出する」方法である。具体的には、以下の式(2)を利用して、判別用コンデンサC11の静電容量値Cを算出することができる。   The second measuring method is “the capacitance value of the discrimination capacitor C11 by measuring the time (charge time t) until the constant voltage V1 can be applied when the constant current I is passed between the external terminals P13 and P14. C is calculated ". Specifically, the capacitance value C of the discrimination capacitor C11 can be calculated using the following formula (2).

定電流I(A)×充電時間t(s)=一定電圧V1(V)×静電容量値C(F)…(2)
したがって、上述したゲート抵抗R1,判別用コンデンサC11間対応づけを予め行った後、上記測定方法(第1及び第2の測定方法)を実行することによってIPM1の種別を外部から正確に判別することができる。
Constant current I (A) x charging time t (s) = constant voltage V1 (V) x capacitance value C (F) (2)
Therefore, after the above-described association between the gate resistor R1 and the discrimination capacitor C11 is performed in advance, the type of the IPM 1 is accurately discriminated from the outside by executing the measurement method (first and second measurement methods). Can do.

また、外部端子P13及び外部端子P14は保護回路4を有するIPMには不可欠な外部端子であるため、実施の形態1と同様、判別用コンデンサC11用に新たに外部端子を追加することなく、製品の小型化を図った、FO出力回路42を有するIPM1を得ることができる。   Further, since the external terminal P13 and the external terminal P14 are indispensable external terminals for the IPM having the protection circuit 4, the product can be obtained without adding a new external terminal for the discrimination capacitor C11 as in the first embodiment. As a result, the IPM 1 having the FO output circuit 42 can be obtained.

加えて、実施の形態2のFO出力回路42では、外部端子P13,P14間に判別用コンデンサC11のみが介挿されているため、IPM1の動作時に外部端子P13,P14間に流れるリーク電流が増加することはない。   In addition, in the FO output circuit 42 of the second embodiment, since only the discrimination capacitor C11 is inserted between the external terminals P13 and P14, the leakage current flowing between the external terminals P13 and P14 during the operation of the IPM1 increases. Never do.

<実施の形態3>
図4はこの発明の実施の形態3であるIPMにおけるFO出力回路43及びその周辺を示す回路図である。なお、IPM1の全体構成は図2で示す構成と同様である、図2の保護回路4内に設けられるFO出力回路40として図4で示すFO出力回路43を設けたのが実施の形態3である。
<Embodiment 3>
FIG. 4 is a circuit diagram showing the FO output circuit 43 and its periphery in the IPM according to the third embodiment of the present invention. The overall configuration of the IPM 1 is the same as that shown in FIG. 2. In the third embodiment, the FO output circuit 43 shown in FIG. 4 is provided as the FO output circuit 40 provided in the protection circuit 4 of FIG. is there.

図4に示すように、外部端子P13,P14間に、判別用素子として(機種)判別用抵抗R12及び(機種)判別用コンデンサC12を並列に設けたことを特徴とする。なお、実施の形態3のFO出力回路43は判別用抵抗R11に代えて上述した判別用抵抗R12及び判別用コンデンサC12を並列に設けた点を除き、図1で示したFO出力回路41と同様な構成であるため、適宜同一符号を付して説明を省略する。   As shown in FIG. 4, between the external terminals P13 and P14, a (model) discrimination resistor R12 and a (model) discrimination capacitor C12 are provided in parallel as discrimination elements. The FO output circuit 43 of the third embodiment is the same as the FO output circuit 41 shown in FIG. 1 except that the discrimination resistor R12 and the discrimination capacitor C12 are provided in parallel instead of the discrimination resistor R11. Therefore, the same reference numerals are given as appropriate, and description thereof is omitted.

図4に示すように、実施の形態3のFO出力回路43は、異常出力信号FO用端子である外部端子P13(検出用外部端子)と接地電位GND設定用の電源端子である外部端子P14(判別用電源端子)との間に、判別用抵抗R12及び判別用コンデンサC12を並列に介挿している。   As shown in FIG. 4, the FO output circuit 43 of the third embodiment includes an external terminal P13 (detection external terminal) that is an abnormal output signal FO terminal and an external terminal P14 (a power supply terminal for setting the ground potential GND). A discrimination resistor R12 and a discrimination capacitor C12 are interposed in parallel with the discrimination power supply terminal.

判別用抵抗R12及び判別用コンデンサC12は電気的特性値として抵抗値及び静電容量値を有している。したがって、上記抵抗値及び上記静電容量値の組合せ(判別用特性値)とゲート抵抗R1の抵抗値とを予め定めた関係で対応づけることができる。すなわち、複数種のゲート抵抗R1の抵抗値と、複数種の判別用抵抗R12の抵抗値及び判別用コンデンサC12の静電容量値との組合せとの対応づけ(以下、「ゲート抵抗R1,特性値組合せ間対応づけ」と略記する)を行うことができる。   The discrimination resistor R12 and the discrimination capacitor C12 have a resistance value and a capacitance value as electrical characteristic values. Therefore, the combination of the resistance value and the capacitance value (characteristic value for discrimination) and the resistance value of the gate resistor R1 can be associated with each other in a predetermined relationship. That is, the correspondence between the resistance values of the plurality of types of gate resistors R1 and the combinations of the resistance values of the plurality of types of discrimination resistors R12 and the capacitance values of the discrimination capacitors C12 (hereinafter referred to as “gate resistance R1, characteristic value”). Abbreviated as “association between combinations”).

上記ゲート抵抗R1,特性値組合せ間対応づけにより、判別用抵抗R12の抵抗値及び判別用コンデンサC12の静電容量値の組合せからIPM1の種別(ゲート抵抗R1の抵抗値)を判別することができる。   By associating the gate resistance R1 and the characteristic value combination, the type of IPM1 (resistance value of the gate resistor R1) can be determined from the combination of the resistance value of the determination resistor R12 and the capacitance value of the determination capacitor C12. .

したがって、最終検査時に外部端子P13及びP14を用いた測定方法により、判別用抵抗R12の抵抗値及び判別用コンデンサC12の静電容量値を測定し、測定した抵抗値及び静電容量値の組合せから、ゲート抵抗R1の抵抗値を判別することにより、ゲート抵抗R1の誤搭載によるIPM1の不良の有無を簡単に検出することができる。   Therefore, the resistance value of the discrimination resistor R12 and the capacitance value of the discrimination capacitor C12 are measured by the measurement method using the external terminals P13 and P14 at the final inspection, and the combination of the measured resistance value and capacitance value is determined. By determining the resistance value of the gate resistor R1, it is possible to easily detect whether or not the IPM 1 is defective due to erroneous mounting of the gate resistor R1.

(効果等)
実施の形態3のIPM1における制御部2の保護回路4内に設けられるFO出力回路43は、電気的特性値として抵抗値及び静電容量値を有する判別用抵抗R12及び判別用コンデンサC12を判別用素子として内部に設けている。
(Effects etc.)
The FO output circuit 43 provided in the protection circuit 4 of the control unit 2 in the IPM 1 according to the third embodiment uses a discrimination resistor R12 and a discrimination capacitor C12 having a resistance value and a capacitance value as electrical characteristic values for discrimination. It is provided inside as an element.

このため、IPM1の完成段階において、後に詳述する外部端子P13及びP14を用いた測定方法により、判別用抵抗R12の抵抗値及び判別用コンデンサC12の静電容量値との組合せを判別用特性値として認識することができる。   Therefore, in the completion stage of the IPM 1, the combination of the resistance value of the discrimination resistor R12 and the capacitance value of the discrimination capacitor C12 is determined by the measurement method using the external terminals P13 and P14 described in detail later. Can be recognized as.

以下、外部端子P13及びP14を用いた、判別用抵抗R12の抵抗値及び判別用コンデンサC12の静電容量値の測定方法について説明する。実施の形態3の測定方法として以下のステップ(a) 〜(c) を実行する。   Hereinafter, a method for measuring the resistance value of the discrimination resistor R12 and the capacitance value of the discrimination capacitor C12 using the external terminals P13 and P14 will be described. The following steps (a) to (c) are executed as the measurement method of the third embodiment.

ステップ(a) :外部端子P13,P14間への直流電圧の印加により判別用コンデンサC12をフル充電して判別用コンデンサC12に電流が流れない状態に設定した後、外部端子P13,P14間に定電流を供給して外部端子P13及びP14間の電圧を測定することにより判別用抵抗R12の抵抗値r12を測定する。   Step (a): After the discrimination capacitor C12 is fully charged by applying a DC voltage between the external terminals P13 and P14 so that no current flows through the discrimination capacitor C12, the voltage is determined between the external terminals P13 and P14. The resistance value r12 of the discrimination resistor R12 is measured by supplying a current and measuring the voltage between the external terminals P13 and P14.

ステップ(b): フル充電後の判別用コンデンサC12を放電させ、外部端子P13及びP14間の電圧変化を観測することにより、判別用抵抗R12の抵抗値r12と、判別用コンデンサC12の静電容量値c12で決定するRC時定数τ12を測定する。   Step (b): Discharging the discrimination capacitor C12 after full charge and observing the voltage change between the external terminals P13 and P14, thereby determining the resistance value r12 of the discrimination resistor R12 and the capacitance of the discrimination capacitor C12. The RC time constant τ12 determined by the value c12 is measured.

ステップ(c): 上記ステップ(a) で求めた抵抗値r12と、上記ステップ(b) で求めたRC時定数t12とから、判別用コンデンサC12の静電容量値c12を算出する。   Step (c): The capacitance value c12 of the discrimination capacitor C12 is calculated from the resistance value r12 obtained in step (a) and the RC time constant t12 obtained in step (b).

したがって、上述したゲート抵抗R1,特性値組合せ間対応づけを行った後、外部端子P13及びP14を用いた上記した測定方法によってIPM1の種別を外部から正確に判別することができる。   Therefore, after the above-described association between the gate resistance R1 and the characteristic value combination, the type of the IPM 1 can be accurately determined from the outside by the above-described measurement method using the external terminals P13 and P14.

さらに、実施の形態3のFO出力回路43では、ゲート抵抗R1の抵抗値との対応づける判別用特性値として、判別用抵抗R12の抵抗値と判別用コンデンサC12の静電容量値の組合せ(特性値組合せ)を用いることにより、IPM1の種別に対応づけ可能な総数を実施の形態1及び実施の形態2のFO出力回路41及びFO出力回路42より多くできる分、対応バリエーションを増やすことできる効果を奏する。   Further, in the FO output circuit 43 according to the third embodiment, as a determination characteristic value associated with the resistance value of the gate resistor R1, a combination of the resistance value of the determination resistor R12 and the capacitance value of the determination capacitor C12 (characteristic) By using the value combination), the total number that can be associated with the type of IPM 1 can be increased more than that of the FO output circuit 41 and the FO output circuit 42 of the first and second embodiments, and the corresponding variation can be increased. Play.

また、外部端子P13及び外部端子P14は保護回路4を有するIPMには不可欠な外部端子であるため、実施の形態1及び実施の形態2と同様、判別用抵抗R12及び判別用コンデンサC12用に新たに外部端子を追加することなく、製品の小型化を図った、FO出力回路43を有するIPM1を得ることができる。   Since the external terminal P13 and the external terminal P14 are indispensable external terminals for the IPM having the protection circuit 4, as in the first and second embodiments, a new one is used for the discrimination resistor R12 and the discrimination capacitor C12. Thus, it is possible to obtain the IPM 1 having the FO output circuit 43 in which the size of the product is reduced without adding an external terminal.

さらに、接地電位GNDが付与される外部電源端子である外部端子P14と外部端子P13との間に、判別用抵抗R12を介挿することにより、IPM1の通常動作時における電力の主トータル損失に影響を与えることはない。   Furthermore, by inserting a discrimination resistor R12 between the external terminal P14, which is an external power supply terminal to which the ground potential GND is applied, and the external terminal P13, the main total loss of power during the normal operation of the IPM 1 is affected. Never give.

<実施の形態4>
図5はこの発明の実施の形態4であるIPMにおけるFO出力回路44及びその周辺回路を示す回路図である。なお、IPM1の全体構成は図2で示す構成と同様である、図2の保護回路4内に設けられるFO出力回路40として図5で示すFO出力回路44を設けたのが実施の形態4である。
<Embodiment 4>
FIG. 5 is a circuit diagram showing the FO output circuit 44 and its peripheral circuits in the IPM according to the fourth embodiment of the present invention. The overall configuration of the IPM 1 is the same as that shown in FIG. 2. In the fourth embodiment, the FO output circuit 44 shown in FIG. 5 is provided as the FO output circuit 40 provided in the protection circuit 4 of FIG. is there.

図5に示すように、外部端子P13,P14間に、判別用素子として判別用抵抗R13及び判別用コンデンサC13を直列に設けたことを特徴とする。なお、実施の形態4のFO出力回路44は判別用抵抗R11に代えて上述した判別用抵抗R13及び判別用コンデンサC13を直列に設けた点を除き、図1で示したFO出力回路41と同様な構成であるため、適宜同一符号を付して説明を省略する。   As shown in FIG. 5, a distinguishing resistor R13 and a distinguishing capacitor C13 are provided in series between the external terminals P13 and P14 as distinguishing elements. The FO output circuit 44 of the fourth embodiment is the same as the FO output circuit 41 shown in FIG. 1 except that the discrimination resistor R13 and the discrimination capacitor C13 described above are provided in series instead of the discrimination resistor R11. Therefore, the same reference numerals are given as appropriate, and description thereof is omitted.

図5に示すように、実施の形態4のFO出力回路44は、異常出力信号FO用端子である外部端子P13(検出用外部端子)と接地電位GND設定用の電源端子である外部端子P14(判別用電源端子)との間に、(機種)判別用抵抗R13及び(機種)判別用コンデンサC13を直列に介挿している。   As shown in FIG. 5, the FO output circuit 44 of the fourth embodiment includes an external terminal P13 (detection external terminal) that is an abnormal output signal FO terminal and an external terminal P14 (a power supply terminal for setting the ground potential GND). A (model) discrimination resistor R13 and a (model) discrimination capacitor C13 are inserted in series with the discrimination power supply terminal.

判別用抵抗R13及び判別用コンデンサC13は電気的特性値として抵抗値及び静電容量値を有している。したがって、上記抵抗値及び上記静電容量値により決定する時定数τ13を判別用特性値として予め定めた関係でゲート抵抗R1の抵抗値に対応づけることができる。すなわち、複数種のゲート抵抗R1の抵抗値と複数種の時定数τ13との対応づけ(以下、「ゲート抵抗R1,時定数τ13間対応づけ」と略記する場合あり)を行うことができる。   The discrimination resistor R13 and the discrimination capacitor C13 have a resistance value and a capacitance value as electrical characteristic values. Therefore, the time constant τ13 determined by the resistance value and the capacitance value can be associated with the resistance value of the gate resistor R1 in a predetermined relationship as the characteristic value for discrimination. That is, it is possible to associate the resistance values of the plurality of types of gate resistors R1 with the plurality of types of time constants τ13 (hereinafter, sometimes abbreviated as “correspondence between the gate resistance R1 and the time constant τ13”).

上記ゲート抵抗R1,時定数τ13間対応づけにより、時定数τ13からからIPM1の種別(ゲート抵抗R1の抵抗値)を判別することができる。   By associating the gate resistance R1 with the time constant τ13, the type of IPM1 (resistance value of the gate resistance R1) can be determined from the time constant τ13.

したがって、最終検査時に判別用抵抗R13の抵抗値及び判別用コンデンサC13の静電容量値により決定する時定数τ13を測定し、測定した時定数τ13からゲート抵抗R1の抵抗値を判別することにより、ゲート抵抗R1の誤搭載による不良のIPM1の有無を簡単に検出することができる。   Therefore, by measuring the time constant τ13 determined by the resistance value of the discrimination resistor R13 and the capacitance value of the discrimination capacitor C13 during the final inspection, and determining the resistance value of the gate resistor R1 from the measured time constant τ13, The presence / absence of defective IPM 1 due to erroneous mounting of the gate resistor R1 can be easily detected.

(効果等)
実施の形態4のIPM1における制御部2の保護回路4内に設けられるFO出力回路44は、電気的特性値として抵抗値及び静電容量値を有する判別用抵抗R13及び判別用コンデンサC13を判別用素子として内部に設けている。
(Effects etc.)
The FO output circuit 44 provided in the protection circuit 4 of the control unit 2 in the IPM 1 according to the fourth embodiment uses a discrimination resistor R13 and a discrimination capacitor C13 having a resistance value and a capacitance value as electrical characteristic values. It is provided inside as an element.

このため、IPM1の完成段階において、後述する外部端子P13及びP14を用いた測定方法により、判別用抵抗R13の抵抗値及び判別用コンデンサC13の静電容量値より決定する時定数τ13を認識することができる。   For this reason, when the IPM 1 is completed, the time constant τ13 determined from the resistance value of the discrimination resistor R13 and the capacitance value of the discrimination capacitor C13 is recognized by a measurement method using the external terminals P13 and P14 described later. Can do.

以下、外部端子P13及びP14を用いた時定数τ13の測定方法について説明する。時定数τ13の測定は、外部端子P13,P14間に直流電圧を付与し、完全放電状態の判別用コンデンサC13を充電し、外部端子P13及びP14間の電圧を観測することにより行うことができる。   Hereinafter, a method for measuring the time constant τ13 using the external terminals P13 and P14 will be described. The time constant τ13 can be measured by applying a DC voltage between the external terminals P13 and P14, charging the fully-discharging state determination capacitor C13, and observing the voltage between the external terminals P13 and P14.

したがって、上述したゲート抵抗R1,時定数τ13間対応づけを行った後、上記測定方法による比較的簡単な操作によってIPM1の種別を外部から正確に判別することができる。   Therefore, after the above-described association between the gate resistance R1 and the time constant τ13, the type of the IPM 1 can be accurately determined from the outside by a relatively simple operation by the measurement method.

さらに、実施の形態4のFO出力回路44では、ゲート抵抗R1の抵抗値との対応づけに時定数τ13を用いることにより、IPM1の種別に対応づけ可能な総数を実施の形態1及び実施の形態2のFO出力回路41及びFO出力回路42より多くできる分、対応バリエーションを増やすことできる効果を奏する。   Further, in the FO output circuit 44 according to the fourth embodiment, the time constant τ13 is used for the correspondence with the resistance value of the gate resistor R1, so that the total number that can be associated with the type of IPM1 is the first embodiment and the first embodiment. The number of corresponding variations can be increased as much as the number of the FO output circuits 41 and FO output circuits 42 can be increased.

また、外部端子P13及び外部端子P14は保護回路4を有するIPMには不可欠な外部端子であるため、実施の形態1〜実施の形態3と同様、判別用抵抗R13及び判別用コンデンサC13用に新たに外部端子を追加することなく、製品の小型化を図った、FO出力回路44を有するIPM1を得ることができる。   Further, since the external terminal P13 and the external terminal P14 are indispensable external terminals for the IPM having the protection circuit 4, as in the first to third embodiments, a new one is provided for the discrimination resistor R13 and the discrimination capacitor C13. Thus, it is possible to obtain the IPM 1 having the FO output circuit 44, which is reduced in size without adding an external terminal.

<その他>
上述した実施の形態1〜実施の形態4のFO出力回路41〜44では、IPM1の製品種別を決定するパラメータとしてゲート抵抗R1の抵抗値を挙げたが、他のパラメータによってIPM1の製品種別を決定する場合であっても良い。例えば、保護回路4における各種保護機能の異常検出しきい値が製品毎に異なる場合、実施の形態1では、複数種の判別用抵抗R11の抵抗値等と複数種の上記異常検出しきい値とを対応づけることによって、判別用抵抗R11の抵抗値から、上記異常検出しきい値により分類されるIPM1の製品種別を判別することが可能となる。
<Others>
In the FO output circuits 41 to 44 of the first to fourth embodiments described above, the resistance value of the gate resistor R1 is given as a parameter for determining the product type of the IPM1, but the product type of the IPM1 is determined by other parameters. It may be the case. For example, when the abnormality detection threshold values of various protection functions in the protection circuit 4 are different for each product, in the first embodiment, the resistance values of a plurality of types of discrimination resistors R11 and the plurality of types of abnormality detection threshold values , It is possible to determine the product type of the IPM 1 classified by the abnormality detection threshold value from the resistance value of the determination resistor R11.

なお、上記した「複数種の判別用抵抗R11の抵抗値」に関し、実施の形態2の場合は「判別用コンデンサC11の静電容量値」、実施の形態3の場合は「判別用抵抗R12の抵抗値と判別用コンデンサC12の静電容量値との組合せ」、実施の形態4の場合は「時定数τ13」にそれぞれ置き換わる。   Regarding the above-mentioned “resistance values of the plurality of types of discrimination resistors R11”, “capacitance value of discrimination capacitor C11” in the case of the second embodiment and “resistance values of the discrimination resistor R12” in the case of the third embodiment. The combination of the resistance value and the capacitance value of the discrimination capacitor C12 ”is replaced with“ time constant τ13 ”in the case of the fourth embodiment.

また、例えば、実施の形態1のFO出力回路41において、図1の破線で示すように、外部端子P13,P14間に判別用抵抗R11を設ける構成(第1の態様)に代えて、電源電圧VDが付与される動作電源供給用の外部電源端子である外部端子P11を判別用電源端子とし、該判別用電源端子と外部端子P13との間に判別用抵抗R21を設ける構成(第2の態様)を採用しても良い。   Further, for example, in the FO output circuit 41 of the first embodiment, as shown by a broken line in FIG. 1, instead of the configuration (first mode) in which the determination resistor R11 is provided between the external terminals P13 and P14, the power supply voltage A configuration in which an external terminal P11, which is an external power supply terminal for supplying operating power to which VD is applied, is used as a discrimination power supply terminal, and a discrimination resistor R21 is provided between the discrimination power supply terminal and the external terminal P13 (second mode) ) May be adopted.

同様にして、外部端子P11,P13間において、判別用コンデンサC11相当(実施の形態2)、判別用抵抗R12及び判別用コンデンサC12相当の並列介挿(実施の形態3)、判別用抵抗R13及び判別用コンデンサC13相当の直列介挿(実施の形態4)をそれぞれ第2の態様として採用しても良い。この場合、図3〜図5で示す構成が実施の形態2〜実施の形態4における第1の態様となる。   Similarly, between the external terminals P11 and P13, the discrimination capacitor C11 equivalent (Embodiment 2), the discrimination resistor R12 and the discrimination capacitor C12 equivalent parallel insertion (Embodiment 3), the discrimination resistor R13 and A series insertion (Embodiment 4) corresponding to the determination capacitor C13 may be employed as the second mode. In this case, the configuration shown in FIGS. 3 to 5 is the first mode in the second to fourth embodiments.

第2の態様の場合、IPM1の完成段階において、例えば、実施の形態1のFO出力回路41の場合、電源電圧VDが付与される外部電源端子である外部端子P11と外部検出用端子である外部端子P13との間に定電流を供給し、外部端子P11,P13間の電圧を測定する等の外部端子P11及びP13を用いた比較的簡単な測定方法により、判別用抵抗R21の抵抗値を判別することができる。   In the case of the second mode, at the completion of the IPM 1, for example, in the case of the FO output circuit 41 of the first embodiment, the external terminal P11 that is the external power supply terminal to which the power supply voltage VD is applied and the external that is the external detection terminal. The resistance value of the discrimination resistor R21 is determined by a relatively simple measurement method using the external terminals P11 and P13, such as supplying a constant current to the terminal P13 and measuring the voltage between the external terminals P11 and P13. can do.

なお、実施の形態2〜実施の形態4のFO出力回路42〜44においても、外部端子P13及びP14を用いた測定方法と同様にして、外部端子P11及びP13を用いた測定方法を用いることがきる。   In the FO output circuits 42 to 44 according to the second to fourth embodiments, the measurement method using the external terminals P11 and P13 is used in the same manner as the measurement method using the external terminals P13 and P14. Yes.

このように、実施の形態1〜実施の形態4それぞれにおいて、第2の態様を採用することにより、判別用素子(判別用抵抗R11(R21)〜R13,判別用コンデンサC11〜C13)の設置バリエーションを高めることができる。例えば、実施の形態1のFO出力回路41において、第1及び第2の態様を併せて採用することにより、第1の判別用素子である判別用抵抗R11を外部端子P13,P14間に設け、さらに、第2の判別用素子である判別用抵抗R21を外部端子P11,P13間に設けることができる。   As described above, in each of the first to fourth embodiments, by adopting the second mode, the variation of installation of the discrimination elements (discrimination resistors R11 (R21) to R13, discrimination capacitors C11 to C13). Can be increased. For example, in the FO output circuit 41 of the first embodiment, by adopting the first and second modes in combination, a discrimination resistor R11 that is a first discrimination element is provided between the external terminals P13 and P14, Furthermore, a discrimination resistor R21, which is a second discrimination element, can be provided between the external terminals P11 and P13.

上述した第1及び第2の態様の組合せを採用することにより、IPM1の種別に対応づけて判別用抵抗R11及びR21の抵抗値の組合せを設定することにより、上記測定方法によって判別可能な半導体装置の種別の総数を増加させることができる。   A semiconductor device that can be discriminated by the above measuring method by adopting the combination of the first and second modes described above and setting the combination of the resistance values of the discrimination resistors R11 and R21 in association with the type of IPM1. The total number of types can be increased.

ただし、実施の形態1及び実施の形態3の場合は、電源電圧VDが供給される外部端子P11と外部端子P13との間に判別用抵抗R21(R13相当の抵抗)を設けることになるため、IPM1の動作時に判別用抵抗R21に電流が流れることによる電力損失が懸念される。   However, in the case of the first embodiment and the third embodiment, the determination resistor R21 (resistance corresponding to R13) is provided between the external terminal P11 to which the power supply voltage VD is supplied and the external terminal P13. There is a concern about power loss due to current flowing through the discrimination resistor R21 during the operation of the IPM1.

また、実施の形態2〜実施の形態4の場合は、電源電圧VDが供給される外部端子P11と外部端子P13との間に判別用コンデンサC11(〜C13)を設けることになるため、判別用コンデンサC11の放電時にフォトカプラ30が誤動作する懸念があるが、判別用コンデンサC11の静電容量値を数pF程度の十分小さい値に設定することにより、上記懸念を確実に回避することができる。   In the case of the second to fourth embodiments, the determination capacitor C11 (to C13) is provided between the external terminal P11 to which the power supply voltage VD is supplied and the external terminal P13. Although there is a concern that the photocoupler 30 malfunctions when the capacitor C11 is discharged, the above-described concern can be surely avoided by setting the capacitance value of the determination capacitor C11 to a sufficiently small value of about several pF.

また、実施の形態1〜実施の形態4では、判別用素子として抵抗及びコンデンサの少なくとも一つを用いて、図1,図3〜図5で示した接続形態で外部端子P13,P14(P11)間に設ける構成を示した。しかしながら、実施の形態1〜実施の形態4で示した接続形態以外でも、外部端子P13及びP14を用いた測定方法によって、電気的特性値である抵抗値、静電容量値(及びその組合せ)等、並びに抵抗値及び静電容量値により決定する時定数等を含む判別用特性値が認識される接続形態で設けられる構成であれば、この発明を適用することができる。   In the first to fourth embodiments, at least one of a resistor and a capacitor is used as a discriminating element, and the external terminals P13 and P14 (P11) are connected in the connection mode shown in FIGS. The configuration provided between them is shown. However, in addition to the connection forms shown in the first to fourth embodiments, the resistance value, the capacitance value (and combinations thereof), etc., which are electrical characteristic values, are determined by the measurement method using the external terminals P13 and P14. In addition, the present invention can be applied to any configuration provided with a connection form in which a discrimination characteristic value including a time constant determined by a resistance value and a capacitance value is recognized.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。   It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.

1 IPM、2 制御部、3 制御回路、4 保護回路、5 駆動回路、6 IGBT、10 パワースイッチング部、30 フォトカプラ、40〜44 FO出力回路、C11〜C13 判別用コンデンサ、Q2 FO検知トランジスタ、R1 ゲート抵抗、R2 FO用抵抗、R11〜R13,R21 判別用抵抗。   DESCRIPTION OF SYMBOLS 1 IPM, 2 control part, 3 control circuit, 4 protection circuit, 5 drive circuit, 6 IGBT, 10 power switching part, 30 photocoupler, 40-44 FO output circuit, C11-C13 discrimination capacitor, Q2 FO detection transistor, R1 gate resistance, R2 FO resistance, R11 to R13, R21 discrimination resistance.

Claims (7)

スイッチング動作を行う半導体素子を有するスイッチング部と、
前記半導体素子の動作を制御する制御部とを備え、
前記制御部は、
電源電圧が付与される第1の外部電源端子と、
基準電位が設定される第2の外部電源端子と、
外部検出用端子と、
前記第1の外部電源端子から付与される前記電源電圧を動作電圧として受け、装置の異常状態を指示する異常出力信号を前記外部検出用端子から出力し、異常状態でない場合に前記外部検出用端子を電気的に開放する異常出力回路を内部に有する異常検出回路とを備え、
前記異常出力回路は、
前記第1及び第2の外部電源端子のうち一方の判別用電源端子と前記外部検出用端子との間に介挿され、電気的特性値を有する判別用素子を含み、
前記判別用素子は、前記判別用電源端子及び前記外部検出用端子を用いた測定方法によって、前記電気的特性値あるいは前記電気的特性値により決定する値である判別用特性値が認識される接続形態で設けられることを特徴する、
半導体装置。
A switching unit having a semiconductor element for performing a switching operation;
A control unit for controlling the operation of the semiconductor element,
The controller is
A first external power supply terminal to which a power supply voltage is applied;
A second external power supply terminal to which a reference potential is set;
An external detection terminal;
The power supply voltage applied from the first external power supply terminal is received as an operating voltage, and an abnormal output signal that indicates an abnormal state of the apparatus is output from the external detection terminal. An abnormality detection circuit having an abnormality output circuit that electrically opens
The abnormal output circuit is:
A discriminating element having an electrical characteristic value, interposed between one discriminating power source terminal of the first and second external power terminals and the external detection terminal;
The discriminating element is a connection in which a discriminating characteristic value which is a value determined by the electric characteristic value or the electric characteristic value is recognized by a measuring method using the discriminating power supply terminal and the external detecting terminal. It is provided in the form,
Semiconductor device.
請求項1記載の半導体装置であって、
前記判別用電源端子は前記第2の外部電源端子である、
半導体装置。
The semiconductor device according to claim 1,
The determination power supply terminal is the second external power supply terminal.
Semiconductor device.
請求項1記載の半導体装置であって、
前記判別用電源端子は前記第1の外部電源端子である、
半導体装置。
A semiconductor device according to claim 1 Symbol placement,
The determination power supply terminal is the first external power supply terminal.
Semiconductor device.
請求項1〜請求項3のうち、いずれか1項に記載の半導体装置であって、
前記判別用素子は判別用抵抗であり、前記電気的特性値及び前記判別用特性値は共に前記判別用抵抗の抵抗値である、
半導体装置。
It is a semiconductor device given in any 1 paragraph among Claims 1-3,
The discrimination element is a discrimination resistor, and both the electrical characteristic value and the discrimination characteristic value are resistance values of the discrimination resistor.
Semiconductor device.
請求項1〜請求項3のうち、いずれか1項に記載の半導体装置であって、
前記判別用素子は判別用コンデンサであり、前記電気的特性値及び前記判別用特性値は共に前記判別用コンデンサの静電容量値である、
半導体装置。
It is a semiconductor device given in any 1 paragraph among Claims 1-3,
The determination element is a determination capacitor, and both the electrical characteristic value and the determination characteristic value are capacitance values of the determination capacitor.
Semiconductor device.
請求項1〜請求項3のうち、いずれか1項に記載の半導体装置であって、
前記判別用素子は、前記判別用電源端子と前記外部検出用端子との間に並列に介挿される、判別用抵抗及び判別用コンデンサであり、
前記電気的特性値は前記判別用抵抗の抵抗値及び前記判別用コンデンサの静電容量値であり、前記判別用特性値は前記抵抗値と前記静電容量値の組合せである、
半導体装置。
It is a semiconductor device given in any 1 paragraph among Claims 1-3,
The discrimination element is a discrimination resistor and a discrimination capacitor inserted in parallel between the discrimination power supply terminal and the external detection terminal,
The electrical characteristic value is a resistance value of the discrimination resistor and a capacitance value of the discrimination capacitor, and the discrimination characteristic value is a combination of the resistance value and the capacitance value.
Semiconductor device.
請求項1〜請求項3のうち、いずれか1項に記載の半導体装置であって、
前記判別用素子は、前記判別用電源端子と前記外部検出用端子との間に直列に介挿される、判別用抵抗及び判別用コンデンサであり、
前記電気的特性値は前記判別用抵抗の抵抗値及び前記判別用コンデンサの静電容量値であり、前記判別用特性値は前記抵抗値及び前記静電容量値により決定する時定数である、
半導体装置。
It is a semiconductor device given in any 1 paragraph among Claims 1-3,
The discrimination element is a discrimination resistor and a discrimination capacitor inserted in series between the discrimination power supply terminal and the external detection terminal,
The electrical characteristic value is a resistance value of the discrimination resistor and a capacitance value of the discrimination capacitor, and the discrimination characteristic value is a time constant determined by the resistance value and the capacitance value.
Semiconductor device.
JP2013206129A 2013-10-01 2013-10-01 Semiconductor device Active JP6091393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013206129A JP6091393B2 (en) 2013-10-01 2013-10-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013206129A JP6091393B2 (en) 2013-10-01 2013-10-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2015068810A JP2015068810A (en) 2015-04-13
JP6091393B2 true JP6091393B2 (en) 2017-03-08

Family

ID=52835586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013206129A Active JP6091393B2 (en) 2013-10-01 2013-10-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6091393B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486805B2 (en) 2015-09-25 2019-03-20 ルネサスエレクトロニクス株式会社 Semiconductor power module and electric motor drive system
US11735599B2 (en) 2018-03-12 2023-08-22 Rohm Co., Ltd. Semiconductor device and semiconductor device identification method
WO2024014084A1 (en) * 2022-07-13 2024-01-18 ローム株式会社 Semiconductor device and product identification method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007535B1 (en) * 1990-05-23 1992-09-05 삼성전자 주식회사 Semconductor integrated circuit having a test circuit
JP5353490B2 (en) * 2009-07-01 2013-11-27 ミツミ電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2015068810A (en) 2015-04-13

Similar Documents

Publication Publication Date Title
CN109425816B (en) Testing MOS power switches
JP5687484B2 (en) Insulation state detection unit flying capacitor fault detection device
JP5397571B2 (en) Control device
TWI518696B (en) Efuse macro
CN106353692B (en) Monitoring system for detecting the presence of electrical leakage and/or short circuit condition of relay in electrical system
US20210050718A1 (en) Smart electronic switch
WO2019235027A1 (en) Battery pack monitoring system
JP4241437B2 (en) Battery connection detection circuit
JP6091393B2 (en) Semiconductor device
US9419523B2 (en) Method for identifying a short-line fault or a line interruption for a switched inductive load
KR20150053273A (en) Method and device for checking the plausibility of a current sensor measurement result
JP4978970B2 (en) Non-grounded circuit insulation detector
KR101973871B1 (en) Method for operating an optoelectronic assembly and optoelectronic assembly
JP4092654B2 (en) Ground fault detection device
US20190317868A1 (en) Systems and methods for real-time fault detection
JP6444772B2 (en) Voltage detection device, voltage detection method, and battery pack system
WO2014087854A1 (en) Electronic control apparatus
US9991074B2 (en) Safety-oriented load switching device and method for operating a safety-oriented load switching device
US10514307B2 (en) Fault detection apparatus
US8552753B2 (en) Circuits and methods for sensing resistance
CN111315083A (en) Method for detecting defects in LED strings and electronic circuit having at least one LED string
CN109659925B (en) Power supply device with wiring protection
JP4845953B2 (en) Dynamic characteristic inspection device
JP6038529B2 (en) measuring device
JP2015021954A (en) Current controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R150 Certificate of patent or registration of utility model

Ref document number: 6091393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250