JP6082639B2 - Plasma etching method - Google Patents
Plasma etching method Download PDFInfo
- Publication number
- JP6082639B2 JP6082639B2 JP2013071331A JP2013071331A JP6082639B2 JP 6082639 B2 JP6082639 B2 JP 6082639B2 JP 2013071331 A JP2013071331 A JP 2013071331A JP 2013071331 A JP2013071331 A JP 2013071331A JP 6082639 B2 JP6082639 B2 JP 6082639B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- processing
- gas
- plasma
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 277
- 238000001020 plasma etching Methods 0.000 title claims description 38
- 238000005530 etching Methods 0.000 claims description 319
- 238000012545 processing Methods 0.000 claims description 275
- 239000000758 substrate Substances 0.000 claims description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 92
- 229910052710 silicon Inorganic materials 0.000 claims description 90
- 239000010703 silicon Substances 0.000 claims description 90
- 230000001681 protective effect Effects 0.000 claims description 88
- 238000005513 bias potential Methods 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 230000007423 decrease Effects 0.000 claims description 23
- 230000001965 increasing effect Effects 0.000 claims description 19
- 230000003247 decreasing effect Effects 0.000 claims description 15
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 238000004904 shortening Methods 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical group FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 87
- 150000002500 ions Chemical class 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- -1 fluorine ions Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
本発明は、シリコン基板をプラズマエッチングする方法に関し、特に、シリコン基板に所定のテーパ角度を有したテーパ形状のエッチング構造を形成するプラズマエッチング方法に関する。 The present invention relates to a plasma etching method for a silicon substrate, and more particularly to a plasma etching method for forming a tapered etching structure having a predetermined taper angle on a silicon substrate.
近年、高耐圧性と低オン抵抗性とを兼ね備えた電力制御用の半導体装置として、所謂スーパージャンクション構造を有する半導体装置が注目を浴びている。上記スーパージャンクション構造とは、n導電型の部分とp導電型の部分とを交互に配列させた構造であり、この構造は、例えば以下のようにして形成される。即ち、まず、基板上にn導電型の層をエピタキシャル成長によって形成し、ついで、プラズマエッチング方法を用いて、このn導電型のエピタキシャル層にトレンチを形成する。しかる後、このトレンチ内にp導電型の層をエピタキシャル成長によって形成することで、n導電型の部分とp導電型の部分とが交互に配列した構造となる。 In recent years, a semiconductor device having a so-called super junction structure has attracted attention as a power control semiconductor device having both high withstand voltage and low on-resistance. The super junction structure is a structure in which n-conducting portions and p-conducting portions are alternately arranged. This structure is formed as follows, for example. That is, first, an n conductivity type layer is formed on a substrate by epitaxial growth, and then a trench is formed in the n conductivity type epitaxial layer using a plasma etching method. Thereafter, a p-conductivity type layer is formed in the trench by epitaxial growth, so that the n-conductivity part and the p-conductivity part are arranged alternately.
上記スーパージャンクション構造を有する半導体装置は、n導電型部分及びp導電型部分の幅をそれぞれ狭くするほど、オン抵抗を低減することができ、また、各部分の膜厚を厚くするほど、耐圧性を高くすることができる。しかしながら、例えば、p導電型部分の幅を狭くするために、n導電型のエピタキシャル層に形成するトレンチの幅を狭くすると、当該トレンチ内にp導電型の層をエピタキシャル成長によって形成する際に、トレンチ開口部に先にp導電型のエピタキシャル層が形成してしまう。そのため、トレンチ開口部が塞がってしまい、トレンチ全体にp導電型のエピタキシャル層が形成されず、トレンチ中央部などにボイドが発生するという問題がある。 In the semiconductor device having the super junction structure, the on-resistance can be reduced as the widths of the n-conducting part and the p-conducting part are reduced, and the withstand voltage is increased as the thickness of each part is increased. Can be high. However, for example, if the width of the trench formed in the n-conductivity type epitaxial layer is narrowed to narrow the width of the p-conductivity type portion, the trench is formed when the p-conduction type layer is formed in the trench by epitaxial growth. A p-conductivity type epitaxial layer is formed first in the opening. Therefore, there is a problem that the trench opening is blocked, the p-conductive type epitaxial layer is not formed in the entire trench, and a void is generated at the center of the trench.
そこで、上記問題を解決するために、例えば、特開2008−305927号公報に開示された半導体装置及びその製造方法が提案されている。 In order to solve the above problem, for example, a semiconductor device and a method for manufacturing the semiconductor device disclosed in Japanese Patent Laid-Open No. 2008-305927 have been proposed.
この半導体装置は、n導電型の部分とp導電型の部分とが交互に配置されてなり、n導電型部分は基板側に向けて拡径したテーパ形状であり、p導電型部分は、基板側に向けて縮径したテーパ形状である。そして、この半導体装置は、プラズマエッチング方法を用いて、開口部から底部に向けて縮径し且つ側壁面が直線的であるテーパ形状のトレンチをn導電型のエピタキシャル層に形成した後、当該トレンチ内にp導電型のエピタキシャル層を形成して製造される。このように、トレンチの形状を底部よりも開口部が広いテーパ形状にすることで、p導電型のエピタキシャル層を形成する際に、トレンチ開口部が塞がるよりも速くトレンチ全体にp導電型のエピタキシャル層を形成することができ、トレンチ中央部などにボイドが発生するのを防止することができる。 In this semiconductor device, n conductivity type portions and p conductivity type portions are alternately arranged, the n conductivity type portion has a tapered shape whose diameter is increased toward the substrate side, and the p conductivity type portion is a substrate. The taper shape is reduced in diameter toward the side. Then, this semiconductor device uses a plasma etching method to form a tapered trench having a reduced diameter from the opening toward the bottom and having a straight side wall surface in the n-conductivity type epitaxial layer. A p-conductivity type epitaxial layer is formed therein. Thus, by forming the shape of the trench into a tapered shape having a wider opening than the bottom, when forming the p conductivity type epitaxial layer, the p conductivity type epitaxial layer is formed in the entire trench faster than the trench opening is blocked. A layer can be formed, and voids can be prevented from occurring in the center of the trench.
ところで、近年、半導体装置の更なる高耐圧化及び低オン抵抗化を図るために、n導電型部分とp導電型部分とのピッチ間隔をより狭くすることが求められている。しかしながら、上述したように、上記従来の方法によって形成されるトレンチは、底部に向けて縮径し、且つ側壁面が直線的なテーパ形状であり、ピッチ間隔を小さくするためにテーパ角度を大きくすると開口部が小さくなってボイドの発生を抑えることができなくなる。即ち、従来のようなトレンチの形状では、ボイドの発生を抑えた上で、ピッチ間隔をより狭くすることはできない。 Incidentally, in recent years, in order to further increase the breakdown voltage and the on-resistance of a semiconductor device, it is required to further narrow the pitch interval between the n conductivity type portion and the p conductivity type portion. However, as described above, the trench formed by the above-described conventional method is reduced in diameter toward the bottom and the side wall surface has a linear taper shape, and the taper angle is increased in order to reduce the pitch interval. The opening becomes small and the generation of voids cannot be suppressed. That is, with the conventional trench shape, the pitch interval cannot be narrowed while suppressing the generation of voids.
そのため、ボイドの発生を抑え、且つピッチ間隔をより狭くすることができるトレンチの形状として、底部に向けてテーパ角度が徐々に大きくなる形状が提案されている。このような形状であれば、底部におけるテーパ角度を大きくしてピッチ間隔を従来より狭くしても、開口部に向けて徐々にテーパ角度が小さくなるため、従来と同様に開口部を広くすることができる。しかしながら、このような形状のトレンチを精度良く形成するための方法は提案されていない。 Therefore, as a shape of the trench that can suppress the generation of voids and can further reduce the pitch interval, a shape in which the taper angle gradually increases toward the bottom has been proposed. With such a shape, even if the taper angle at the bottom is increased and the pitch interval is narrower than before, the taper angle gradually decreases toward the opening, so the opening should be widened as before. Can do. However, a method for forming such a trench with high accuracy has not been proposed.
そこで、本願発明者らは、シリコン基板をエッチングする第1エッチング処理、エッチング構造面に保護膜を形成する保護膜形成処理及びエッチング構造底面の保護膜を除去する第2エッチング処理とを繰り返すプラズマエッチング方法を用いて、上記形状のトレンチを形成するための方法について鋭意研究を重ねたところ、第1エッチング処理及び第2エッチング処理における処理時間、処理チャンバ内圧力及び基台印加電力と形成されるトレンチの形状との間に相関性を見出し、更に、研究を重ねた結果、前記処理時間、処理チャンバ内圧力及び基台印加電力を徐々に変化させることで、所定のテーパ形状を有するトレンチが形成されるという知見を得た。 Therefore, the inventors of the present application repeatedly perform a first etching process for etching a silicon substrate, a protective film forming process for forming a protective film on the etching structure surface, and a second etching process for removing the protective film on the bottom surface of the etching structure. As a result of extensive research on a method for forming a trench having the above-described shape, a trench formed with the processing time in the first etching process and the second etching process, the pressure in the processing chamber, and the power applied to the base. As a result of finding a correlation with the shape of the substrate and further researching it, a trench having a predetermined taper shape is formed by gradually changing the processing time, the pressure in the processing chamber, and the power applied to the base. I got the knowledge that.
本発明は、以上の実情に鑑みなされたものであり、開口部から底部に向けて縮径した所定のテーパ形状を有するエッチング構造(トレンチ)を形成する方法の提供を、その目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of forming an etching structure (trench) having a predetermined taper shape whose diameter is reduced from the opening toward the bottom.
上記目的を達成するための本発明は、
処理チャンバ内の基台上に載置されたシリコン基板をエッチングして、該シリコン基板にエッチング構造を形成する方法であって、
エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板をエッチングするエッチング処理A1と、保護膜形成ガスを処理チャンバ内に供給しプラズマ化して、シリコン基板に保護膜を形成する保護膜形成処理A2と、エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板に形成された保護膜を除去するエッチング処理A3とを含む処理を1サイクルとして、少なくとも2サイクル以上繰り返す第1処理工程Aを備えたプラズマエッチング方法において、
前記第1処理工程Aでは、
前記エッチング処理A3において印加するバイアス電位を、前記エッチング処理A1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理A1及びエッチング処理A3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に短縮するか、処理チャンバ内の圧力を徐々に減少するか、又は、基台印加電力を徐々に減少するように構成されたプラズマエッチング方法に係る。
To achieve the above object, the present invention provides:
A method of etching a silicon substrate placed on a base in a processing chamber to form an etching structure on the silicon substrate,
An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process A2 for forming a protective film on the silicon substrate, plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. In the plasma etching method provided with the first processing step A that repeats at least two cycles or more, with the processing including the etching processing A3 to be performed as one cycle,
In the first processing step A,
The bias potential applied in the etching process A3 is made larger than the bias potential applied in the etching process A1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process A1 and the etching process A3 may at least gradually reduce the processing time or the processing chamber according to the repetition of the cycle. The present invention relates to a plasma etching method configured to gradually decrease the internal pressure or gradually decrease the base applied power.
このエッチング方法によれば、まず、表面に開口部を有するマスクが形成されたシリコン基板を基台上に載置し、当該シリコン基板に対してエッチング処理A1、保護膜形成処理A2及びエッチング処理A3を繰り返すサイクルを少なくとも2サイクル以上含んだ第1処理工程Aを実施する。 According to this etching method, first, a silicon substrate having a mask having an opening on the surface is placed on a base, and etching processing A1, protective film formation processing A2, and etching processing A3 are performed on the silicon substrate. The first processing step A including at least two cycles in which the above is repeated is performed.
この第1処理工程Aでは、まず、内部を所定の圧力に維持した処理チャンバ内にエッチングガスを供給してプラズマ化するとともに、基台に所定のバイアス電位を印加して、エッチングガスをプラズマ化することによって生成したイオンによるスパッタリングやラジカルなどのエッチング種(以下「エッチング種」という)との化学反応によってシリコン基板をエッチングするエッチング処理A1を実施する。これにより、シリコン基板には、所定の幅及び深さを備えたエッチング構造が形成される。 In the first processing step A, first, an etching gas is supplied into a processing chamber whose inside is maintained at a predetermined pressure to be converted into plasma, and a predetermined bias potential is applied to the base to convert the etching gas into plasma. An etching process A1 is performed in which the silicon substrate is etched by a chemical reaction with an etching species such as sputtering or radicals (hereinafter referred to as “etching species”) by ions generated by the above. Thereby, an etching structure having a predetermined width and depth is formed in the silicon substrate.
そして、シリコン基板に対してこのエッチング処理A1を所定時間施した後、保護膜形成ガスを処理チャンバ内に供給しプラズマ化して、保護膜形成ガスをプラズマ化することによって生成したラジカルなどの保護膜形成種(以下、「保護膜形成種」という)によりシリコン基板に保護膜を形成する保護膜形成処理A2を実施する。これにより、エッチング処理A1によってシリコン基板に形成されたエッチング構造の内壁面が保護される。 Then, after this etching process A1 is performed on the silicon substrate for a predetermined time, a protective film forming gas is supplied into the processing chamber and converted into plasma, and the protective film such as radicals generated by converting the protective film forming gas into plasma is formed. A protective film forming process A2 is performed in which a protective film is formed on the silicon substrate by a formation type (hereinafter referred to as “protective film formation type”). Thereby, the inner wall surface of the etching structure formed on the silicon substrate by the etching process A1 is protected.
そして、シリコン基板にこの保護膜形成処理A2を所定時間施した後、内部を所定の圧力に維持した処理チャンバ内にエッチングガスを供給してプラズマ化するとともに、基台に所定のバイアス電位を印加して、エッチング構造底部に形成された保護膜をイオンによるスパッタリングによって除去するエッチング処理A3を実施する。尚、このエッチング処理A3における主な目的は、イオンによるスパッタリングによって保護膜を除去することであるため、当該エッチング処理A3においては、エッチング処理A1よりも強いバイアス電位を基台に印加するようにしている。また、当該エッチング処理A3は、保護膜が除去され剥き出しになったシリコン基板が過剰にエッチングされず、且つ保護膜が残渣として残らないように行う。 Then, after the protective film formation process A2 is performed on the silicon substrate for a predetermined time, an etching gas is supplied into the processing chamber whose interior is maintained at a predetermined pressure to be turned into plasma, and a predetermined bias potential is applied to the base. Then, the etching process A3 for removing the protective film formed on the bottom of the etching structure by sputtering with ions is performed. Since the main purpose of the etching process A3 is to remove the protective film by sputtering with ions, a bias potential stronger than that of the etching process A1 is applied to the base in the etching process A3. Yes. Further, the etching process A3 is performed so that the silicon substrate exposed by removing the protective film is not excessively etched and the protective film is not left as a residue.
そして、前記エッチング処理A1、保護膜形成処理A2及びエッチング処理A3を所定サイクル繰り返して実施する。その際、前記エッチング処理A1及びエッチング処理A3のうち、少なくとも一方の処理においては、前記サイクルの繰り返しに従って、少なくとも、処理時間を短縮するか、処理チャンバ内の圧力を減少するか、又は基台印加電力を減少する。 Then, the etching process A1, the protective film forming process A2, and the etching process A3 are repeated for a predetermined cycle. At that time, in at least one of the etching processing A1 and the etching processing A3, at least the processing time is reduced, the pressure in the processing chamber is reduced, or the base is applied according to the repetition of the cycle. Reduce power.
このように、エッチング処理A1、保護膜形成処理A2及びエッチング処理A3を繰り返すことで、エッチング処理A1においては、所定の幅及び深さを備えたエッチング構造がシリコン基板に形成され、保護膜形成処理A2においては、エッチング処理A1で形成されたエッチング構造の側壁及び底面に保護膜が形成され、エッチング処理A3においては、イオン照射の多いエッチング構造底面の保護膜がイオンによるスパッタリングよって除去され、続くエッチング処理A1においては、エッチング処理A3によって保護膜が除去されたエッチング構造底面がエッチングされる。このようにして、エッチング構造の深さ方向にエッチングが進行する。 In this way, by repeating the etching process A1, the protective film forming process A2, and the etching process A3, in the etching process A1, an etching structure having a predetermined width and depth is formed on the silicon substrate, and the protective film forming process is performed. In A2, a protective film is formed on the side wall and bottom surface of the etching structure formed in the etching process A1, and in the etching process A3, the protective film on the bottom surface of the etching structure with a large amount of ion irradiation is removed by sputtering with ions. In the process A1, the bottom surface of the etching structure from which the protective film has been removed by the etching process A3 is etched. In this way, etching proceeds in the depth direction of the etching structure.
また、エッチング処理A1においては、処理時間が短いほどイオンやエッチング種とシリコン基板との接触時間が短くなるため、幅方向及び深さ方向へのエッチング量は減少し、処理チャンバ内の圧力が小さいほどエッチング種が処理チャンバ内に滞留する時間が短くなる。したがって、幅方向及び深さ方向へのエッチング量が減少し、基台印加電力が小さいほどイオンによるスパッタリングが弱くなるため、幅方向及び深さ方向へのエッチング量が減少する。 In the etching process A1, the shorter the processing time, the shorter the contact time between ions and etching species and the silicon substrate, so the etching amount in the width direction and the depth direction decreases, and the pressure in the processing chamber is small. The time for the etching species to stay in the processing chamber becomes shorter. Accordingly, the amount of etching in the width direction and the depth direction decreases, and the smaller the base applied power, the weaker the sputtering by ions, so the amount of etching in the width direction and the depth direction decreases.
更に、エッチング処理A3においては、イオンによって保護膜がスパッタリングされる時間を短くするために処理時間を短くする、又はイオンによるスパッタリングを弱くするために基台印加電力を小さくすることで、除去される保護膜の量が減少する。また、イオンによってシリコン基板が深さ方向にエッチングされる量も減少する。 Furthermore, in the etching process A3, it is removed by reducing the processing time in order to shorten the time during which the protective film is sputtered by ions, or by reducing the power applied to the base in order to weaken the sputtering by ions. The amount of protective film is reduced. Further, the amount of etching of the silicon substrate in the depth direction by ions is also reduced.
したがって、エッチング処理A1及びエッチング処理A3のうち、少なくとも一方の処理において、少なくとも、処理時間をサイクル毎に徐々に短縮させるか、又は処理チャンバ内の圧力若しくは基台印加電力をサイクル毎に徐々に減少させることで、幅方向へのエッチング、深さ方向へのエッチング及び除去する保護膜の量とのバランスがとられ、サイクル数の増加に合わせて、形成されるエッチング構造の幅が徐々に狭くなる。尚、処理時間を徐々に短縮する処理、処理チャンバ内の圧力を徐々に減少する処理及び基台印加電力を徐々に減少する処理は、これら3つの処理の内の1つを行うようにしても良いし、3つの処理の内の2つを行うようにしても良いし、3つの処理全てを行うようにしても良い。 Accordingly, in at least one of the etching process A1 and the etching process A3, at least the processing time is gradually shortened for each cycle, or the pressure in the processing chamber or the power applied to the base is gradually decreased for each cycle. By doing so, a balance is achieved between the etching in the width direction, the etching in the depth direction and the amount of the protective film to be removed, and the width of the formed etching structure is gradually narrowed as the number of cycles increases. . The process for gradually shortening the process time, the process for gradually reducing the pressure in the process chamber, and the process for gradually decreasing the power applied to the base may be performed by one of these three processes. It is possible to perform two of the three processes, or to perform all three processes.
そして、前記サイクルの繰り返しに従って、前記処理時間を徐々に短縮する処理、処理チャンバ内の圧力を徐々に減少する処理及び基台印加電力を徐々に減少する処理において、そのサイクル間の変化量が一定となるようにすることで、側壁が略直線的なテーパ形状であるエッチング構造を形成することができる。尚、テーパ形状のテーパ角度はサイクル間の変化量に依存しており、例えば、小さい変化量にすれば、テーパ角度の値がより大きいエッチング構造が形成され、逆に大きな変化量にすると、テーパ角度の値がより小さいエッチング構造が形成される。或いは、サイクル間の変化量が徐々に小さくなるようにすると、開口部から底部に向けて徐々に縮径率が小さくなったテーパ形状のエッチング構造が形成される。 In the process of gradually shortening the processing time, the process of gradually decreasing the pressure in the processing chamber, and the process of gradually decreasing the power applied to the base as the cycle is repeated, the amount of change between the cycles is constant. By doing so, it is possible to form an etching structure in which the side wall has a substantially linear taper shape. Note that the taper angle of the taper shape depends on the amount of change between cycles. For example, if the amount of change is small, an etching structure having a larger taper angle value is formed. An etching structure with a smaller angle value is formed. Alternatively, when the amount of change between cycles is gradually reduced, a tapered etching structure in which the diameter reduction rate gradually decreases from the opening toward the bottom is formed.
斯くして、本発明のプラズマエッチング方法によれば、開口部から底部に向けて縮径した所定のテーパ形状を有するエッチング構造を形成することができる。 Thus, according to the plasma etching method of the present invention, it is possible to form an etching structure having a predetermined taper shape whose diameter is reduced from the opening toward the bottom.
尚、本願でいう「テーパ形状」とは、エッチング構造における、底部幅よりも開口幅の方が広く、側壁全体が略直線又は内側に向けて膨らんだ曲線であるものをいうものとする。また、本願では、エッチング構造の底面と側壁とがなす角度(補角)を「テーパ角度」と定義する。更に、「テーパ角度の値がより大きい」とは、「テーパ角度の値がより90°に近い」ことを言う。 The “tapered shape” as used in the present application means that the opening width is wider than the bottom width in the etching structure, and the entire side wall is a straight line or a curve that bulges inward. In the present application, an angle (complementary angle) formed by the bottom surface and the side wall of the etching structure is defined as a “taper angle”. Further, “the value of the taper angle is larger” means that “the value of the taper angle is closer to 90 °”.
本発明のプラズマエッチング方法は、前記第1処理工程Aを実施した後に、第2処理工程Bを実施するようにしても良い。第2処理工程Bは、第1処理工程Aと同様に、エッチング処理B1、保護膜形成処理B2及びエッチング処理B3を繰り返すサイクルを少なくとも2サイクル以上含んでおり、エッチング処理B1及びエッチング処理B3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に短縮するか、処理チャンバ内の圧力を徐々に減少するか、又は基台印加電力を徐々に減少するように構成されるとともに、これらの処理におけるサイクル間の変化量は一定であり、且つ第1処理工程Aにおけるサイクル間の変化量よりも小さく設定される。尚、第2処理工程Bにおいても、エッチング処理B3おいて印加するバイアス電位をエッチング処理B1において印加するバイアス電位よりも大きくしている。 In the plasma etching method of the present invention, the second processing step B may be performed after the first processing step A is performed. Similar to the first processing step A, the second processing step B includes at least two cycles that repeat the etching processing B1, the protective film formation processing B2, and the etching processing B3. Of the etching processing B1 and the etching processing B3, The at least one process is configured to at least gradually reduce the process time, gradually decrease the pressure in the process chamber, or gradually decrease the power applied to the base according to the repetition of the cycle. In addition, the amount of change between cycles in these processes is constant and is set to be smaller than the amount of change between cycles in the first processing step A. Also in the second processing step B, the bias potential applied in the etching process B3 is set larger than the bias potential applied in the etching process B1.
このようにすれば、側壁面が略直線であるテーパ形状のエッチング構造又は開口部から底部に向けて徐々に縮径率が小さくなったテーパ形状のエッチング構造の下方に、側壁面が略直線であり、且つ第1処理工程Aで形成したエッチング構造よりもテーパ角度が大きいエッチング構造を更に形成することができる。 In this way, the side wall surface is substantially straight below the tapered etching structure having a substantially straight side wall surface or the tapered etching structure in which the diameter reduction rate gradually decreases from the opening toward the bottom. It is possible to further form an etching structure having a taper angle larger than that of the etching structure formed in the first processing step A.
尚、この第2処理工程Bにおけるエッチング処理B1及びエッチング処理B3の内、少なくとも一方の処理では、少なくとも、1サイクル目の処理時間を前記第1処理工程Aの最後のサイクルにおける処理時間以下にするか、1サイクル目の処理チャンバ内の圧力を前記第1処理工程Aの最後のサイクルにおける処理チャンバ内の圧力以下にすることが好ましい。尚、1サイクル目の処理時間を前記第1処理工程Aの最後のサイクルにおける処理時間以下にするとともに、1サイクル目の処理チャンバ内の圧力を前記第1処理工程Aの最後のサイクルにおける処理チャンバ内の圧力以下にしても良い。 In at least one of the etching process B1 and the etching process B3 in the second processing step B, at least the processing time in the first cycle is set to be shorter than the processing time in the last cycle of the first processing step A. Alternatively, the pressure in the processing chamber in the first cycle is preferably set to be equal to or lower than the pressure in the processing chamber in the last cycle of the first processing step A. The processing time in the first cycle is set to be equal to or shorter than the processing time in the last cycle of the first processing step A, and the pressure in the processing chamber in the first cycle is set to the processing chamber in the last cycle of the first processing step A. You may make it below the inside pressure.
ここで、エッチング処理B1、保護膜形成処理B2及びエッチング処理B3とを繰り返し実施し、シリコン基板にエッチング構造を形成する場合、エッチング構造の深さが深くなる(例えば、エッチング構造のアスペクト比が10よりも大きくなるような深さ)と、イオンやエッチング種がエッチング構造の底部まで入り難くなってエッチングが弱まり、自然と形成されるエッチング構造が、第2処理工程Bで形成されるテーパ形状におけるテーパ角度以下のテーパ角度を有したテーパ形状になる。したがって、より垂直度を保つ方向でエッチング形状を出すためには、第1処理工程A及び第2処理工程Bで用いた手法とは逆の方向で垂直度を出す必要がある。 Here, when the etching process B1, the protective film formation process B2, and the etching process B3 are repeatedly performed to form an etching structure on the silicon substrate, the depth of the etching structure becomes deep (for example, the aspect ratio of the etching structure is 10). And a depth that is larger than that), ions and etching species are difficult to enter the bottom of the etching structure and the etching is weakened, and the naturally formed etching structure is in the tapered shape formed in the second processing step B. The taper shape has a taper angle equal to or smaller than the taper angle. Therefore, in order to obtain an etching shape in a direction in which the degree of perpendicularity is maintained, it is necessary to obtain the degree of perpendicularity in a direction opposite to the method used in the first processing step A and the second processing step B.
そこで、第1処理工程A又は第2処理工程Bにおいて形成したエッチング構造が所定の深さ以上となった場合には、第1処理工程A又は第2処理工程Bを実施した後に、第3処理工程Cを実施することが好ましい。この第3処理工程Cは、エッチング処理C1、保護膜形成処理C2及びエッチング処理C3を繰り返すサイクルを少なくとも2サイクル以上含んでおり、エッチング処理C1及びエッチング処理C3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従い、少なくとも、処理時間を徐々に延長するか、処理チャンバ内の圧力を徐々に増加するか、又は基台印加電力を徐々に増加するように構成される。尚、当該第3処理工程Cにおいても、エッチング処理C3おいて印加するバイアス電位をエッチング処理C1において印加するバイアス電位よりも大きくしている。 Therefore, when the etching structure formed in the first processing step A or the second processing step B has a predetermined depth or more, the third processing is performed after the first processing step A or the second processing step B is performed. It is preferable to carry out step C. The third processing step C includes at least two cycles in which the etching process C1, the protective film forming process C2, and the etching process C3 are repeated. At least one of the etching process C1 and the etching process C3 is performed as described above. As the cycle repeats, at least the processing time is gradually extended, the pressure in the processing chamber is gradually increased, or the base applied power is gradually increased. Also in the third processing step C, the bias potential applied in the etching process C3 is made larger than the bias potential applied in the etching process C1.
この場合、当該第3処理工程Cにおけるサイクル数の増加に合わせて、エッチング構造の幅が徐々に広くなる方向にエッチングを進行させることで、結果的に、形成されるエッチング構造をその幅が徐々に狭くなったものにすることができる。 In this case, as the number of cycles in the third processing step C increases, etching proceeds in a direction in which the width of the etching structure gradually increases, and as a result, the width of the formed etching structure gradually increases. Can be made narrower.
尚、前記第1処理工程Aの前に、エッチングガスを処理チャンバ内に供給しプラズマ化して、シリコン基板を等方的にエッチングする処理を含んだ初期工程Pを更に実施するようにしても良い。このようにすれば、シリコン基板が等方的にエッチングされることで、マスク直下部がアンダーカットされたエッチング構造が形成される。したがって、当該初期工程Pを実施した後に前記各処理工程を実施することで、開口部幅の異なるマスクを形成することなく、開口部の幅がマスク開口部の幅よりも大きく、且つ開口部から底部に向けて縮径したテーパ形状のエッチング構造を形成することができる。尚、初期工程Pを実施した後に行う第1処理工程Aにおいては、シリコン基板をエッチングする処理を連続して行わないようにするために、保護膜形成処理A2、エッチング処理A3、エッチング処理A1の順でシリコン基板に各処理を繰り返し実施することが好ましい。 Before the first processing step A, an initial step P including a process of isotropically etching the silicon substrate by supplying an etching gas into the processing chamber and converting it into plasma may be further performed. . In this way, the silicon substrate is isotropically etched to form an etching structure in which the portion directly under the mask is undercut. Therefore, by performing each processing step after performing the initial step P, the width of the opening is larger than the width of the mask opening without forming a mask having a different opening width, and from the opening. A tapered etching structure having a diameter reduced toward the bottom can be formed. In the first processing step A performed after the initial step P is performed, the protective film formation processing A2, the etching processing A3, and the etching processing A1 are performed so as not to continuously perform the processing for etching the silicon substrate. It is preferable to repeatedly perform each treatment on the silicon substrate in order.
尚、初期工程Pにおけるエッチング処理は、SF6ガスをプラズマ化し、前記シリコン基板を等方的にエッチングする処理、SF6ガス及びO2ガスをプラズマ化し、前記シリコン基板を等方的にエッチングする処理、並びに、SF6ガス、C4F8ガス及びO2ガスをプラズマ化し、前記シリコン基板を等方的にエッチングする処理のうち、少なくともいずれか1つの処理を含むことが好ましい。 Note that the etching process in the initial process P is a process of making SF 6 gas into plasma and isotropically etching the silicon substrate, and making SF 6 gas and O 2 gas into plasma and etching the silicon substrate isotropically. It is preferable to include at least any one of the processes and the process of making SF 6 gas, C 4 F 8 gas and O 2 gas into plasma and isotropically etching the silicon substrate.
尚、前記エッチングガスは、フッ素系ガスであることが好ましく、フッ素系ガスとしては、六フッ化硫黄(SF6)ガスを例示することができる。また、前記保護膜形成ガスとしては、パーフルオロカーボンガス又はハイドロフルオロカーボンガスであることが好ましく、パーフルオロカーボンガスとしては、C4F8ガスを例示することができ、ハイドロフルオロカーボンガスとしては、CHF3を例示することができる。 The etching gas is preferably a fluorine-based gas. Examples of the fluorine-based gas include sulfur hexafluoride (SF 6 ) gas. Further, the protective film forming gas is preferably a perfluorocarbon gas or a hydrofluorocarbon gas, and the perfluorocarbon gas can be exemplified by C 4 F 8 gas, and the hydrofluorocarbon gas can be CHF 3 . It can be illustrated.
以上のように、本発明のプラズマエッチング方法によれば、開口部から底部に向けて縮径した所定のテーパ形状を有するエッチング構造を形成することができ、また、マスク1つで複雑な形状のエッチング構造を形成することができる。 As described above, according to the plasma etching method of the present invention, an etching structure having a predetermined taper shape whose diameter is reduced from the opening to the bottom can be formed, and a complicated shape can be formed with one mask. An etched structure can be formed.
以下、本発明の具体的な実施形態について、添付図面に基づき説明する。 Hereinafter, specific embodiments of the present invention will be described with reference to the accompanying drawings.
まず、本発明の一実施形態に係るプラズマエッチング方法の実施に用いるエッチング装置1について説明する。図1に示すように、このエッチング装置1は、閉塞空間を有する処理チャンバ11と、この処理チャンバ11内に昇降自在に配設され、シリコン基板Kが載置される基台15と、当該基台15を昇降させる昇降シリンダ18と、処理チャンバ11内にエッチングガス、保護膜形成ガスを供給するガス供給装置20と、処理チャンバ11内に供給されたエッチングガス、保護膜形成ガスをプラズマ化するプラズマ生成装置25と、基台15に高周波電力を供給する高周波電源30と、処理チャンバ11内の圧力を減圧する排気装置35とから構成される。
First, an
前記処理チャンバ11は、相互に連通した内部空間を有する上チャンバ12及び下チャンバ13から構成され、上チャンバ12は、下チャンバ13よりも小さく形成される。また、前記基台15は、シリコン基板Kが載置される上部材16と、昇降シリンダ18が接続される下部材17とから構成され、下チャンバ13内に配置されている。
The
前記ガス供給装置20は、エッチングガスとして、SF6ガスを供給するSF6ガス供給部21と、保護膜形成ガスとして、C4F8ガスを供給するC4F8ガス供給部22と、O2ガスを供給するO2ガス供給部23と、一端が上チャンバ12の上面に接続し、他端が分岐して前記SF6ガス供給部21、C4F8ガス供給部22及びO2ガス供給部23にそれぞれ接続した供給管24とを備え、SF6ガス供給部21、C4F8ガス供給部22及びO2ガス供給部23から供給管24を介して処理チャンバ11内にそれぞれSF6ガス、C4F8ガス及びO2ガスを供給する。尚、エッチングガスとしては、SF6ガスに限られるものではなく、他のフッ素系ガス、例えば、CF4やNF3、IF5などを用いることができる。また、保護膜形成ガスとしては、C4F8ガスに限られるものではなく、C5F8などの他のパーフルオロカーボンガス、又はCHF3やCH2F2などのハイドロフルオロカーボンガスを用いることができる。
The
前記プラズマ生成装置25は、所謂誘導結合プラズマ(ICP)を生成する装置であって、上チャンバ12の外周部に上下に並設される、複数の環状をしたコイル26と、当該コイル26に高周波電力を供給する高周波電源27とから構成され、高周波電源27によってコイル26に高周波電力を供給することで、上チャンバ12内に供給されたSF6ガス、C4F8ガス及びO2ガスをプラズマ化する。
The
また、前記高周波電源30は、前記基台15に高周波電力を供給することで、基台15とプラズマとの間にバイアス電位を与え、SF6ガス、C4F8ガス及びO2ガスのプラズマ化により生成されたイオンを、基台15上に載置されたシリコン基板Kに入射させる。
The high
前記排気装置35は、気体を排気する真空ポンプ36と、一端が前記真空ポンプ36に接続し、他端が下チャンバ13の側面に接続した排気管37とからなり、当該排気管37を介して真空ポンプ36が前記処理チャンバ11内の気体を排気し、処理チャンバ11内部を所定の圧力に維持する。
The
次に、以上のように構成されたエッチング装置1を用いてシリコン基板Kをプラズマエッチングし、図7に示したエッチング構造を形成する方法について図2〜図6を参照して説明する。尚、図7に示したエッチング構造は、開口部から底部に向けて縮径した形状であり、テーパ角度θが異なる3つの部分を備えている(θ1<θ2<θ3)。また、図7中のP,A,B及びCは、エッチング構造の、初期工程P、第1処理工程A,第2処理工程B及び第3処理工程Cでそれぞれ形成される部分を示しており、また、図2、図3、図5及び図6は、それぞれ初期工程P、第1処理工程A、第2処理工程B及び第3処理工程Cにおけるエッチング構造が形成する過程を説明するための説明図である。
Next, a method of plasma etching the silicon substrate K using the
まず、シリコン基板Kをプラズマエッチングするに当たり、シリコン基板Kにマスク形成処理を施す。 First, when plasma etching the silicon substrate K, the silicon substrate K is subjected to mask formation processing.
このマスク形成処理によって、シリコン基板Kの表面に、例えば、蒸着法(化学気相蒸着法(CVD)や物理気相蒸着法(PVD))、フォトレジストの塗布などによってマスクMを形成させた後、当該マスクMに開口部を備えた所定のマスクパターンを形成する(図2(a)参照)。尚、マスクMとしては、レジストマスクや酸化膜、メタルマスク、積層膜などを例示することができる。 After the mask formation process, the mask M is formed on the surface of the silicon substrate K by, for example, vapor deposition (chemical vapor deposition (CVD) or physical vapor deposition (PVD)), photoresist coating, or the like. Then, a predetermined mask pattern having an opening in the mask M is formed (see FIG. 2A). Examples of the mask M include a resist mask, an oxide film, a metal mask, and a laminated film.
次に、マスクMを形成させたシリコン基板Kに対してプラズマエッチング処理を行う。 Next, a plasma etching process is performed on the silicon substrate K on which the mask M is formed.
このプラズマエッチング処理においては、まず、シリコン基板Kをエッチング装置1内に搬入して、基台15の上部材16上に載置する。ついで、当該シリコン基板Kを等方的にエッチングする(初期工程P)。具体的に、初期工程Pにおいては、前記SF6ガス供給部21、C4F8ガス供給部22及びO2ガス供給部23から処理チャンバ11内にSF6ガス、C4F8ガス及びO2ガスを所定の流量で供給し、高周波電源27によってコイル26に高周波電力を印加する。尚、処理チャンバ11内の圧力は、前記排気装置35によって所定の圧力まで減圧されている。
In this plasma etching process, first, the silicon substrate K is carried into the
これにより、処理チャンバ11内に供給したSF6ガス、C4F8ガス及びO2ガスがプラズマ化され、保護膜の形成と除去とが並行して行われつつ、SF6ガスのプラズマ化により生成したエッチング種(例えばフッ素ラジカル)がシリコン原子と化学反応することによってシリコン基板Kが等方的にエッチングされる(図2(b)参照)。当該初期工程Pを所定時間実施することで、図2(c)に示すように、マスクM直下部もエッチングされたテーパ形状のエッチング構造が形成される。
As a result, SF 6 gas, C 4 F 8 gas, and O 2 gas supplied into the
ついで、当該シリコン基板Kに保護膜形成処理A2,B2,C2、エッチング処理A3,B3,C3及びエッチング処理A1,B1,C1を繰り返すサイクルを複数回行う第1処理工程A、第2処理工程B及び第3処理工程Cを順次実施する。 Next, a first processing step A and a second processing step B in which a cycle of repeating the protective film formation processing A2, B2, C2, etching processing A3, B3, C3 and etching processing A1, B1, C1 is performed a plurality of times on the silicon substrate K. And the 3rd processing process C is carried out one by one.
具体的に、第1処理工程Aにおいては、まず、保護膜形成処理A2を行う。保護膜形成処理A2では、前記C4F8ガス供給部22から処理チャンバ11内にC4F8ガスを所定の流量で供給し、高周波電源27によってコイル26に高周波電力を印加し、また、処理チャンバ11内の圧力が所定の圧力となるように、排気装置35によって処理チャンバ11内の気体を排気する。これにより、前記初期工程Pで形成されたエッチング構造の内壁に保護膜を形成する。
Specifically, in the first processing step A, first, a protective film forming process A2 is performed. In the protective film formation process A2, the C 4 F 8 gas into the
ついで、エッチング処理A3を行う。このエッチング処理A3では、前記SF6ガス供給部21から処理チャンバ11内にSF6ガスを所定の流量で供給し、高周波電源27,30によってコイル26及び基台15に高周波電力を印加し、また、処理チャンバ11内の圧力が所定の圧力となるように、排気装置35によって処理チャンバ11内の気体を排気する。
Next, an etching process A3 is performed. In this etching process A3, said SF 6 gas is supplied at a predetermined flow rate from the SF 6
これにより、処理チャンバ11内に供給したSF6ガスがプラズマ化され、当該SF6ガスのプラズマ化により生成したフッ素イオンがシリコン基板Kに入射することで、エッチング構造底部の保護膜が除去される。
Thus, SF 6 gas supplied into the
ついで、前記エッチング処理A3を所定時間実施した後、エッチング処理A1を所定時間行う。エッチング処理A1では、基台15に印加する高周波電力を下げるとともに、処理チャンバ11内を所定の圧力に調整し、SF6ガスのプラズマ化により生成したフッ素イオンがシリコン基板Kに入射する、又は同様にSF6ガスのプラズマ化により生成したエッチング種がシリコン原子と化学反応することによって、シリコン基板Kがエッチングされる(図3(a)参照)。
Next, after performing the etching process A3 for a predetermined time, the etching process A1 is performed for a predetermined time. In the etching process A1, the high-frequency power applied to the
続いて、前記保護膜形成処理A2及びエッチング処理A3を上記と同様の条件で実施した後、処理時間を短縮するとともに、処理チャンバ11内の圧力を減少したエッチング処理A1を実施する。即ち、前サイクルのエッチングA1よりも処理時間を短縮するとともに、処理チャンバ11内の圧力を減少させたエッチング処理A1を実施する。このように、処理時間を短縮するとともに、処理チャンバ11内の圧力を減少させることによって、とりわけ、エッチング構造幅方向及び深さ方向へのエッチング量が減少し、図3(b)に示すように、前サイクルよりも幅の狭い形状にエッチングされる。
Subsequently, after the protective film formation process A2 and the etching process A3 are performed under the same conditions as described above, the etching process A1 is performed in which the processing time is shortened and the pressure in the
以降、同様に、保護膜形成処理A2及びエッチング処理A3は上記と同じ条件、エッチング処理A1においては、サイクル間の変化量が一定となるように、処理時間を徐々に短縮するとともに、処理チャンバ11内の圧力を徐々に減少した条件で、これら一連の処理を一定回数繰り返し実施する。
Thereafter, similarly, the protective film forming process A2 and the etching process A3 are performed under the same conditions as described above, and in the etching process A1, the processing time is gradually shortened so that the amount of change between cycles is constant, and the
尚、本例においては、処理チャンバ11内の圧力を徐々に減少させる際に、エッチング処理A1の各サイクルの開始時における当該サイクル間における変化量(ΔP)が一定となるように設定するともに、一つのサイクルの中では、時間の経過に伴って徐々に圧力を減少させるようにしている(図4(a)参照)が、例えば、各サイクル間における変化量(ΔP)が一定となるようにした上で、一つのサイクルの中では、同じ圧力に保つようにしても良い(図4(b)参照)。
In this example, when the pressure in the
これにより、図3(c)に示すように、テーパ角度がθ1であるテーパ形状のエッチング構造が形成する。 As a result, as shown in FIG. 3C, a tapered etching structure with a taper angle of θ1 is formed.
次に、第2処理工程Bを実施する。当該第2処理工程Bにおいては、まず、第1処理工程Aと同様に保護膜形成処理B2を行って第1処理工程Aで形成されたエッチング構造の内壁に保護膜を形成し、ついで、エッチング処理B3を行ってエッチング構造底部の保護膜を除去し、しかる後、エッチング処理B1を行ってシリコン基板Kをエッチングする。尚、この際、エッチング処理B1における処理時間、処理チャンバ11内圧力及び基台印加電力を、前記第1処理工程Aの最終サイクルにおける処理時間、処理チャンバ11内圧力及び基台印加電力以下にして行うことが好ましい。このようにすることで、第1処理工程Aで形成されたエッチング構造底部の幅よりも第2処理工程Bで形成されるエッチング構造開口部の幅が狭くなり、エッチング構造が縮径した形状になる。
Next, the second processing step B is performed. In the second processing step B, first, the protective film formation processing B2 is performed similarly to the first processing step A to form a protective film on the inner wall of the etching structure formed in the first processing step A, and then etching is performed. Processing B3 is performed to remove the protective film at the bottom of the etching structure, and then etching processing B1 is performed to etch the silicon substrate K. At this time, the processing time in the etching process B1, the pressure in the
続いて、前記保護膜形成処理B2を上記と同様の条件で実施した後、基台印加電力を減少した処理を行った上で、即ち、前サイクルのエッチング処理B3よりも基台印加電力を減少させてエッチング処理B3を実施する。 Subsequently, after the protective film forming process B2 is performed under the same conditions as described above, the base applied power is reduced after performing the process of reducing the base applied power, that is, the etching process B3 in the previous cycle. Then, the etching process B3 is performed.
前記エッチング処理B3を所定時間実施した後、処理時間を短縮した処理を行った上で、即ち、前サイクルのエッチング処理B1よりも処理時間を短縮したエッチング処理B1を行う。 After performing the etching process B3 for a predetermined time, after performing a process with a shortened process time, that is, an etch process B1 with a shorter process time than the etch process B1 of the previous cycle is performed.
このように、エッチング処理B3において基台印加電力を減少させることで、除去される保護膜の量が減少するとともに、深さ方向へのエッチング量が減少する。一方、エッチング処理B1において処理チャンバ11内の圧力を減少させることで、エッチング構造幅方向及び深さ方向へのエッチング量が減少し、結果的に前サイクルよりも幅の狭い形状にエッチングされる(図5(a)参照)。
Thus, by reducing the base application power in the etching process B3, the amount of the protective film to be removed is reduced and the etching amount in the depth direction is reduced. On the other hand, by reducing the pressure in the
以降、同様に、保護膜形成処理B2は上記と同じ条件、エッチング処理B3は、サイクル間の変化量が一定となるように、基台印加電力を徐々に減少した条件で行い、エッチング処理B1は、サイクル間の変化量が一定となるように、処理時間を徐々に短縮した条件で行い、これら一連の処理を一定回数繰り返し実施する。尚、当該第2処理工程Bで形成するエッチング構造のテーパ角度θ2が、第1処理工程で形成するエッチング構造のテーパ角度θ1よりも大きくなるように、第2処理工程Bにおけるサイクル間の変化量は、第1処理工程Aにおけるサイクル間の変化量よりも小さくしている。 Thereafter, similarly, the protective film forming process B2 is performed under the same conditions as described above, and the etching process B3 is performed under the condition that the base application power is gradually decreased so that the change amount between cycles is constant, and the etching process B1 is performed. The processing time is gradually shortened so that the amount of change between cycles is constant, and the series of processing is repeated a certain number of times. The amount of change between cycles in the second processing step B so that the taper angle θ2 of the etching structure formed in the second processing step B is larger than the taper angle θ1 of the etching structure formed in the first processing step. Is smaller than the amount of change between cycles in the first processing step A.
これにより、図5(b)に示すように、第1処理工程で形成されたエッチング構造の下に、テーパ角度がθ2(>θ1)であるテーパ形状のエッチング構造が形成する。 As a result, as shown in FIG. 5B, a tapered etching structure having a taper angle of θ2 (> θ1) is formed below the etching structure formed in the first processing step.
ここで、エッチング構造が所定の深さ(例えば、エッチング構造のアスペクト比が10よりも大きくなる深さ)に達すると、フッ素イオンやエッチング種がエッチング構造底部まで入り難くなってエッチングが徐々に弱まるため、自然と形成されるエッチング構造が、テーパ角度θ2以下のテーパ角度θ3’を有したテーパ形状になる(図5(b)参照)。したがって、形成すべきエッチング構造のテーパ角度が、自然と形成されるエッチング構造のテーパ角度よりも大きい場合には、処理時間を短縮した処理、処理チャンバ11内の圧力を減少した処理及び基台印加電力を減少した処理のうちいずれの処理を行っても、目的とするエッチング構造を形成することができなくなる。
Here, when the etching structure reaches a predetermined depth (for example, a depth at which the aspect ratio of the etching structure is larger than 10), it becomes difficult for fluorine ions and etching species to enter the bottom of the etching structure, and the etching gradually weakens. Therefore, the naturally formed etching structure becomes a tapered shape having a taper angle θ3 ′ equal to or smaller than the taper angle θ2 (see FIG. 5B). Therefore, when the taper angle of the etching structure to be formed is larger than the taper angle of the etching structure that is naturally formed, the processing that shortens the processing time, the processing that reduces the pressure in the
そこで、本例のプラズマエッチング方法においては、第2処理工程Bを実施した後、第3処理工程Cを実施するようにしている。当該第3処理工程Cにおいては、まず、シリコン基板Kに対して保護膜形成処理C2を施し、第2処理工程Bで形成されたエッチング構造の内壁に保護膜を形成する。ついで、エッチング処理C3を行ってエッチング構造底部の保護膜を除去し、しかる後、エッチング処理C1を行ってシリコン基板Kをエッチングする。 Therefore, in the plasma etching method of this example, after the second processing step B is performed, the third processing step C is performed. In the third processing step C, first, a protective film formation processing C2 is performed on the silicon substrate K, and a protective film is formed on the inner wall of the etching structure formed in the second processing step B. Next, the etching process C3 is performed to remove the protective film at the bottom of the etching structure, and then the etching process C1 is performed to etch the silicon substrate K.
続いて、前記保護膜形成処理C2を上記と同様の条件で実施した後、基台印加電力を増加した処理を行った上で、即ち、前サイクルのエッチング処理C3よりも基台印加電力を増加させたエッチング処理C3を実施する。そして、前記エッチング処理C3を所定時間実施した後、前記エッチング処理C1を上記と同様の条件で実施する。 Subsequently, after the protective film forming process C2 is performed under the same conditions as described above, after the process of increasing the base applied power is performed, that is, the base applied power is increased compared to the etching process C3 of the previous cycle. The etched etching process C3 is performed. Then, after performing the etching process C3 for a predetermined time, the etching process C1 is performed under the same conditions as described above.
以降、同様に、保護膜形成処理C2及びエッチング処理C1は上記と同条件、エッチング処理C3は、サイクル間の変化量が一定となるように、基台印加電力を徐々に増加した処理を行った上で、これら一連の処理を一定回数繰り返し実施する。 Thereafter, similarly, the protective film forming process C2 and the etching process C1 are performed under the same conditions as described above, and the etching process C3 is performed by gradually increasing the base applied power so that the amount of change between cycles is constant. Above, a series of these processes is repeated a certain number of times.
このように、エッチング処理C3において、基台印加電力を徐々に増加させて、除去される保護膜の量を増加させるとともに、深さ方向へのエッチング量を増加させることで、自然と形成されるエッチング構造のテーパ角度θ3’よりも大きなテーパ角度θ3(>θ2)を有するエッチング構造が形成される(図6参照)。 As described above, in the etching process C3, the base applied power is gradually increased to increase the amount of the protective film to be removed, and the amount of etching in the depth direction is increased, so that it is naturally formed. An etching structure having a taper angle θ3 (> θ2) larger than the taper angle θ3 ′ of the etching structure is formed (see FIG. 6).
斯くして、図7に示すように、開口部が広く、側壁が異なる3つのテーパ角度を有し、開口部から底部に向けて縮径したエッチング構造が形成される。 Thus, as shown in FIG. 7, an etching structure is formed in which the opening is wide, the side walls are three different taper angles, and the diameter is reduced from the opening toward the bottom.
因みに、本願発明者らは、本実施形態のプラズマエッチング方法を適用して、レジストマスクが形成されたシリコン基板にエッチング加工を施す実験を行った。図8は、各処理工程におけるエッチング条件をまとめた表である。 Incidentally, the inventors of the present application performed an experiment in which the plasma etching method of the present embodiment was applied to perform etching on a silicon substrate on which a resist mask was formed. FIG. 8 is a table summarizing the etching conditions in each processing step.
この実験においては、第1処理工程Aにおいて、エッチング処理A1の処理時間を8.0秒から4.0秒まで徐々に短縮するとともに、処理チャンバ内圧力を10.0Paから4.0Paまで徐々に減少するようにした。尚、第1処理工程Aでは、保護膜形成処理A2、エッチング処理A3及びエッチング処理A1を順次繰り返すサイクルを5回行った。 In this experiment, in the first processing step A, the processing time of the etching process A1 is gradually shortened from 8.0 seconds to 4.0 seconds, and the pressure in the processing chamber is gradually decreased from 10.0 Pa to 4.0 Pa. It was made to decrease. In the first processing step A, a cycle in which the protective film formation processing A2, the etching processing A3, and the etching processing A1 are sequentially repeated was performed five times.
また、第2処理工程Bにおいて、エッチング処理B1の処理時間を4.0秒から0.5秒まで徐々に短縮するとともに、エッチング処理B3における基台印加電力を50Wから30Wまで徐々に減少するようにした。尚、第2処理工程Bでは、前記サイクルを40回行った。 In the second process step B, while gradually reduced the processing time of the etching grayed process B1 from 4.0 seconds to 0.5 seconds, gradually decreases the base power applied in the etching process B3 from 50W to 30W I did it. In the second treatment step B, the cycle was performed 40 times.
更に、第3処理工程Cにおいて、エッチング処理C3における基台印加電力を50Wから65Wまで徐々に増加するようにした。尚、第3処理工程Cでは、前記サイクルを150回行った。 Further, in the third processing step C, the base application power in the etching process C3 is gradually increased from 50 W to 65 W. In the third treatment step C, the cycle was performed 150 times.
この結果、シリコン基板Kには、広い開口部を有し、且つ側壁に3つの異なるテーパ角度を具備したエッチング構造が形成された。尚、第1、第2及び第3処理工程で形成されたエッチング構造のテーパ角度は、それぞれ86°、87°及び88°であった。 As a result, the silicon substrate K was formed with an etching structure having a wide opening and having three different taper angles on the side wall. The taper angles of the etching structures formed in the first, second, and third processing steps were 86 °, 87 °, and 88 °, respectively.
以上のように、本実施形態に係るプラズマエッチング方法によれば、第1処理工程Aにおけるエッチング処理A1において、処理時間を徐々に短縮するとともに、処理チャンバ内の圧力を徐々に減少した条件で処理を行い、また、第2処理工程Bにおけるエッチング処理B3において、基台印加電力を徐々に減少し、エッチング処理B1において、処理時間を徐々に短縮した条件で処理を行うことで、各処理工程毎に所定のテーパ角度を有するエッチング構造を形成することができる。 As described above, according to the plasma etching method according to the present embodiment, in the etching process A1 in the first process step A, the processing time is gradually reduced and the process is performed under the condition in which the pressure in the processing chamber is gradually decreased. In addition, in the etching process B3 in the second process step B, the base applied power is gradually decreased, and in the etching process B1, the process is performed under the condition that the process time is gradually shortened. An etching structure having a predetermined taper angle can be formed.
更に、本例のプラズマエッチング方法によれば、複数のマスクMを形成することなく、単一のマスクMで、初期工程PにおいてマスクM開口部の幅よりも開口部の幅の大きなエッチング構造を形成させた後、各処理工程A,B,C毎に所定のテーパ角度を有するエッチング構造を形成することができ、複雑な形状のエッチング構造を形成する際に、マスク形成処理を複数回行う必要がなく、工数を削減することができる。また、複数のマスク形成処理を行ってエッチング構造を形成するようにした場合には、マスクずれなどによってエッチング構造が所望の形状と異なった形状になるといった問題が生じ易いが、単一のマスクMによってエッチング構造を形成するようにすることで、このような問題の発生を抑えることができる。 Furthermore, according to the plasma etching method of the present example, an etching structure having a larger opening width than the opening width of the mask M in the initial process P can be formed with a single mask M without forming a plurality of masks M. After the formation, an etching structure having a predetermined taper angle can be formed for each of the processing steps A, B, and C, and a mask forming process needs to be performed a plurality of times when forming an etching structure with a complicated shape. No man-hours can be reduced. In addition, when an etching structure is formed by performing a plurality of mask forming processes, there is a problem that the etching structure becomes a shape different from a desired shape due to mask displacement or the like. By forming the etching structure by the above, occurrence of such a problem can be suppressed.
また、前記処理時間を短縮する処理、処理チャンバ内の圧力を減少させる処理及び基台印加電力を減少させる処理(以下、「3つの処理」という)において、各処理工程毎に、その変化量を変えることによって、複数の異なるテーパ角度を具備したエッチング構造を容易に形成することができる。 Further, in the processing for shortening the processing time, the processing for reducing the pressure in the processing chamber, and the processing for reducing the power applied to the base (hereinafter referred to as “three processings”), the amount of change is set for each processing step. By changing, an etching structure having a plurality of different taper angles can be easily formed.
更に、本実施形態に係るプラズマエッチング方法においては、エッチング処理C3において、基台印加電力を徐々に増加した処理を行う第3処理工程Cを実施するようにしているため、エッチング構造が所定の深さに達した後も、所定のテーパ角度を有するエッチング構造を形成することができる。 Furthermore, in the plasma etching method according to the present embodiment, since the third processing step C in which the base applied power is gradually increased is performed in the etching processing C3, the etching structure has a predetermined depth. Even after reaching this depth, an etching structure having a predetermined taper angle can be formed.
以上、本発明の一実施形態について説明したが、本発明の採り得る態様は何らこれに限定されるものではない。 As mentioned above, although one Embodiment of this invention was described, the aspect which can take this invention is not limited to this at all.
上例は、各処理工程A,B,Cにおけるエッチング処理A1,B1,C1及びエッチング処理A3,B3,C3において行う前記3つの処理の一例を示したものであり、必ずしもこのような態様に限られるものではない。即ち、形成すべきエッチング構造に応じて、例えば、第1処理工程Aのエッチング処理A3において、前記3つの処理のいずれか1つ以上を行うようにしても良いし、第2処理工程Bにおけるエッチング処理B1において、前記3つの処理のうちいずれの処理も行わないようにしても良い。 The above example shows an example of the three processes performed in the etching processes A1, B1, C1 and the etching processes A3, B3, C3 in the processing steps A, B, C. It is not something that can be done. That is, according to the etching structure to be formed, for example, in the etching process A3 of the first processing step A, one or more of the three processes may be performed, or the etching in the second processing step B is performed. In the process B1, none of the three processes may be performed.
また、本例においては、初期工程Pを実施するようにしているが、当該初期工程Pは必ずしも実施する必要はなく、形成すべきエッチング構造に応じて、適宜処理工程A,B,Cから実施するようにしても良い。また、必ずしも第1、第2及び第3処理工程A,B,Cの全てを実施する必要はなく、例えば、エッチング構造が所定の深さに達しない場合には、第3処理工程Cに代えて、第1及び第2処理工程A,Bと異なる処理を行う第2’処理工程を行うようにしても、同様に異なる3つのテーパ角度を有するエッチング構造を形成することができる。 In this example, the initial process P is performed. However, the initial process P is not necessarily performed, and is appropriately performed from the processing processes A, B, and C according to the etching structure to be formed. You may make it do. Further, it is not always necessary to perform all of the first, second, and third processing steps A, B, and C. For example, when the etching structure does not reach a predetermined depth, the third processing step C is replaced. Thus, even if the second ′ processing step for performing processing different from the first and second processing steps A and B is performed, an etching structure having three different taper angles can be formed.
更に、本例では、前記3つの処理を行う際に、各処理工程A,Bにおいて、図9(a)に示すように、サイクル間の変化量dxが一定となるようにしているが、図9(b)に示すように、サイクル間の変化量dx1,dx2,dx3が徐々に減少する(dx3<dx2<dx1)ように、前記3つの処理を行うようにしても良く、このようにすれば、初期工程Pを実施した後、前記2つの処理工程A,Bの内一方を実施することで、図10に示すように、縮径率が連続的に小さくなり、且つ側壁が滑らかな曲線であるテーパ形状のエッチング構造を形成することができる。 Further, in this example, when the three processes are performed, as shown in FIG. 9A, the change amount dx between cycles is made constant in each of the process steps A and B. As shown in FIG. 9B, the above three processes may be performed so that the change amounts dx1, dx2, dx3 between cycles gradually decrease (dx3 <dx2 <dx1). For example, by performing one of the two processing steps A and B after performing the initial step P, as shown in FIG. 10, the diameter reduction rate is continuously reduced and the side wall is smooth. A tapered etching structure can be formed.
1 エッチング装置
11 処理チャンバ
15 基台
20 ガス供給装置
21 SF6ガス供給部
22 C4F8ガス供給部
25 プラズマ生成装置
26 コイル
27 高周波電源
30 高周波電源
35 排気装置
K シリコン基板
M マスク
DESCRIPTION OF
Claims (12)
エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板をエッチングするエッチング処理A1と、保護膜形成ガスを処理チャンバ内に供給しプラズマ化して、シリコン基板に保護膜を形成する保護膜形成処理A2と、エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板に形成された保護膜を除去するエッチング処理A3とを含む処理を1サイクルとして、少なくとも3サイクル以上繰り返す第1処理工程Aを備えたプラズマエッチング方法において、
前記第1処理工程Aでは、
前記エッチング処理A3において印加するバイアス電位を、前記エッチング処理A1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理A1及びエッチング処理A3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に短縮するか、処理チャンバ内の圧力を徐々に減少するか、又は基台印加電力を徐々に減少するように構成されており、
前記サイクルの繰り返しに従って、前記処理時間を徐々に短縮する処理、前記処理チャンバ内の圧力を徐々に減少する処理及び前記基台印加電力を徐々に減少する処理において、そのサイクル間の変化量が徐々に小さくなるようにしたことを特徴とするプラズマエッチング方法。 A method of etching a silicon substrate placed on a base in a processing chamber to form an etching structure on the silicon substrate,
An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process A2 for forming a protective film on the silicon substrate, plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. In the plasma etching method including the first processing step A that repeats at least three cycles or more, with the processing including the etching processing A3 to be performed as one cycle,
In the first processing step A,
The bias potential applied in the etching process A3 is made larger than the bias potential applied in the etching process A1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process A1 and the etching process A3 may at least gradually reduce the processing time or the processing chamber according to the repetition of the cycle. It is configured to gradually decrease the internal pressure or gradually decrease the base applied power,
In the process of gradually shortening the processing time, the process of gradually decreasing the pressure in the processing chamber, and the process of gradually decreasing the power applied to the base as the cycle is repeated, the amount of change between the cycles gradually increases. A plasma etching method characterized by being made small.
前記第3処理工程Cでは、
前記エッチング処理C3において印加するバイアス電位を、前記エッチング処理C1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理C1及びエッチング処理C3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に延長するか、処理チャンバ内の圧力を徐々に増加するか、又は基台印加電力を徐々に増加するように構成されていることを特徴とする請求項1記載のプラズマエッチング方法。 An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process C2 for forming a protective film on the silicon substrate, and plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. If the etching structure formed in the first processing step A has a predetermined depth or more, the third processing step C that repeats at least two cycles or more including the processing including the etching processing C3 to be performed is one cycle. 1 After the implementation of process A,
In the third processing step C,
The bias potential applied in the etching process C3 is made larger than the bias potential applied in the etching process C1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process C1 and the etching process C3 is performed by gradually extending at least the processing time or processing chamber according to the repetition of the cycle. 2. The plasma etching method according to claim 1, wherein the internal pressure is gradually increased or the base applied power is gradually increased.
エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板をエッチングするエッチング処理A1と、保護膜形成ガスを処理チャンバ内に供給しプラズマ化して、シリコン基板に保護膜を形成する保護膜形成処理A2と、エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板に形成された保護膜を除去するエッチング処理A3とを含む処理を1サイクルとして、少なくとも2サイクル以上繰り返す第1処理工程Aを備えたプラズマエッチング方法において、
前記第1処理工程Aでは、
前記エッチング処理A3において印加するバイアス電位を、前記エッチング処理A1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理A1及びエッチング処理A3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に短縮するか、処理チャンバ内の圧力を徐々に減少するか、又は基台印加電力を徐々に減少するように構成されており、
前記サイクルの繰り返しに従って、前記処理時間を徐々に短縮する処理、前記処理チャンバ内の圧力を徐々に減少する処理及び前記基台印加電力を徐々に減少する処理において、そのサイクル間の変化量が一定となるようにし、
更に、エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板をエッチングするエッチング処理B1と、保護膜形成ガスを処理チャンバ内に供給しプラズマ化して、シリコン基板に保護膜を形成する保護膜形成処理B2と、エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板に形成された保護膜を除去するエッチング処理B3とを含む処理を1サイクルとして、少なくとも2サイクル以上繰り返す第2処理工程Bを、前記第1処理工程Aの実施後に実施し、
前記第2処理工程Bでは、
前記エッチング処理B3において印加するバイアス電位を、前記エッチング処理B1において印加するバイアス電位よりも大きくし、
前記エッチング処理B1及びエッチング処理B3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に短縮するか、処理チャンバ内の圧力を徐々に減少するか、又は基台印加電力を徐々に減少するように構成されるとともに、これらの処理におけるサイクル間の変化量は一定であり、且つ前記第1処理工程Aにおけるサイクル間の変化量よりも小さく、
前記第2処理工程Bにおけるエッチング処理B1及びエッチング処理B3の内、少なくとも一方の処理では、少なくとも、1サイクル目の処理時間を前記第1処理工程Aの最後のサイクルにおける処理時間以下にするか、1サイクル目の処理チャンバ内の圧力を前記第1処理工程Aの最後のサイクルにおける処理チャンバ内の圧力以下にすることを特徴とするプラズマエッチング方法。 A method of etching a silicon substrate placed on a base in a processing chamber to form an etching structure on the silicon substrate,
An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process A2 for forming a protective film on the silicon substrate, plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. In the plasma etching method provided with the first processing step A that repeats at least two cycles or more, with the processing including the etching processing A3 to be performed as one cycle,
In the first processing step A,
The bias potential applied in the etching process A3 is made larger than the bias potential applied in the etching process A1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process A1 and the etching process A3 may at least gradually reduce the processing time or the processing chamber according to the repetition of the cycle. It is configured to gradually decrease the internal pressure or gradually decrease the base applied power,
In the process of gradually shortening the processing time, the process of gradually decreasing the pressure in the processing chamber, and the process of gradually decreasing the power applied to the base as the cycle is repeated, the amount of change between the cycles is constant. So that
Further, an etching gas is supplied into the processing chamber to turn it into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber to turn it into plasma. Then, a protective film forming process B2 for forming a protective film on the silicon substrate, plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to form a protective film formed on the silicon substrate. The second treatment step B that repeats at least two cycles or more is performed after the first treatment step A is performed, with the treatment including the etching treatment B3 for removing as one cycle.
In the second processing step B,
The bias potential applied in the etching process B3 is larger than the bias potential applied in the etching process B1,
At least one of the etching process B1 and the etching process B3 is to at least gradually reduce the processing time, gradually decrease the pressure in the processing chamber, or apply a base according to the repetition of the cycle. while being configured to gradually decrease the power, the amount of change between cycles in these processes is constant and rather smaller than the amount of change between cycles in the first processing step a,
In at least one of the etching process B1 and the etching process B3 in the second processing step B, at least the processing time of the first cycle is set to be equal to or shorter than the processing time in the last cycle of the first processing step A, A plasma etching method , wherein the pressure in the processing chamber of the first cycle is set to be equal to or lower than the pressure in the processing chamber in the last cycle of the first processing step A.
前記第3処理工程Cでは、
前記エッチング処理C3において印加するバイアス電位を、前記エッチング処理C1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理C1及びエッチング処理C3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に延長するか、処理チャンバ内の圧力を徐々に増加するか、又は基台印加電力を徐々に増加するように構成されていることを特徴とする請求項3記載のプラズマエッチング方法。 An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process C2 for forming a protective film on the silicon substrate, and plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. When the etching structure formed in the second processing step B has a predetermined depth or more, the third processing step C that repeats at least two cycles or more with the processing including the etching processing C3 to be performed as one cycle is performed. 2 After the implementation of processing step B,
In the third processing step C,
The bias potential applied in the etching process C3 is made larger than the bias potential applied in the etching process C1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process C1 and the etching process C3 is performed by gradually extending at least the processing time or processing chamber according to the repetition of the cycle. gradually increasing or, or claim 3 Symbol placement of the plasma etching method, characterized in that it is configured so as to gradually increase the base applied power pressure within.
前記エッチングガスを処理チャンバ内に供給してプラズマ化し、前記シリコン基板を等方的にエッチングする処理を含んだ初期工程Pを更に含むことを特徴とする請求項1乃至4記載のいずれかのプラズマエッチング方法。 Before the first processing step A,
Wherein by supplying an etching gas into the processing chamber into plasma, either plasma of claims 1 to 4, wherein further comprising isotropically initial step P including the process of etching the silicon substrate Etching method.
エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板をエッチングするエッチング処理A1と、保護膜形成ガスを処理チャンバ内に供給しプラズマ化して、シリコン基板に保護膜を形成する保護膜形成処理A2と、エッチングガスを処理チャンバ内に供給してプラズマ化するとともに、基台にバイアス電位を印加して、シリコン基板に形成された保護膜を除去するエッチング処理A3とを含む処理を1サイクルとして、少なくとも2サイクル以上繰り返す第1処理工程Aを備えたプラズマエッチング方法において、
前記第1処理工程Aでは、
前記エッチング処理A3において印加するバイアス電位を、前記エッチング処理A1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理A1及びエッチング処理A3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に短縮するか、処理チャンバ内の圧力を徐々に減少するか、又は基台印加電力を徐々に減少するように構成されており、
前記第1処理工程Aの前に、
前記エッチングガスを処理チャンバ内に供給してプラズマ化し、前記シリコン基板を等方的にエッチングする処理を含んだ工程であって、前記第1処理工程Aには含まれない工程である初期工程Pを所定時間実施し、
前記初期工程Pは、SF6ガスを含み、O 2 ガスを含まない処理ガスをプラズマ化し、前記シリコン基板を等方的にエッチングする処理、並びに、SF6ガス、C4F8ガス及びO2ガスをプラズマ化し、前記シリコン基板を等方的にエッチングする処理のうち、少なくともいずれか一方の処理を含むことを特徴とするプラズマエッチング方法。 A method of etching a silicon substrate placed on a base in a processing chamber to form an etching structure on the silicon substrate,
An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process A2 for forming a protective film on the silicon substrate, plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. In the plasma etching method provided with the first processing step A that repeats at least two cycles or more, with the processing including the etching processing A3 to be performed as one cycle,
In the first processing step A,
The bias potential applied in the etching process A3 is made larger than the bias potential applied in the etching process A1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process A1 and the etching process A3 may at least gradually reduce the processing time or the processing chamber according to the repetition of the cycle. It is configured to gradually decrease the internal pressure or gradually decrease the base applied power,
Before the first processing step A,
An initial process P including a process of supplying the etching gas into a processing chamber to form a plasma and isotropically etching the silicon substrate, which is not included in the first processing process A. For a predetermined time ,
In the initial step P, a process gas containing SF 6 gas and not containing O 2 gas is turned into plasma to etch the silicon substrate isotropically, and SF 6 gas, C 4 F 8 gas and O 2 are processed. A plasma etching method characterized by including at least one of a process for converting gas into plasma and isotropically etching the silicon substrate.
前記第3処理工程Cでは、
前記エッチング処理C3において印加するバイアス電位を、前記エッチング処理C1において印加するバイアス電位よりも大きくし、
シリコン基板にテーパ形状のエッチング構造を形成するように、前記エッチング処理C1及びエッチング処理C3のうち、少なくとも一方の処理は、前記サイクルの繰り返しに従って、少なくとも、処理時間を徐々に延長するか、処理チャンバ内の圧力を徐々に増加するか、又は基台印加電力を徐々に増加するように構成されていることを特徴とする請求項6記載のプラズマエッチング方法。 An etching gas is supplied into the processing chamber and turned into plasma, and a bias potential is applied to the base to etch the silicon substrate, and a protective film forming gas is supplied into the processing chamber and turned into plasma. Protective film formation process C2 for forming a protective film on the silicon substrate, and plasma is generated by supplying an etching gas into the processing chamber, and a bias potential is applied to the base to remove the protective film formed on the silicon substrate. If the etching structure formed in the first processing step A has a predetermined depth or more, the third processing step C that repeats at least two cycles or more including the processing including the etching processing C3 to be performed is one cycle. 1 After the implementation of process A,
In the third processing step C,
The bias potential applied in the etching process C3 is made larger than the bias potential applied in the etching process C1,
In order to form a tapered etching structure on the silicon substrate, at least one of the etching process C1 and the etching process C3 is performed by gradually extending at least the processing time or processing chamber according to the repetition of the cycle. 7. The plasma etching method according to claim 6 , wherein the internal pressure is gradually increased or the base applied power is gradually increased.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013071331A JP6082639B2 (en) | 2013-03-29 | 2013-03-29 | Plasma etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013071331A JP6082639B2 (en) | 2013-03-29 | 2013-03-29 | Plasma etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014195027A JP2014195027A (en) | 2014-10-09 |
JP6082639B2 true JP6082639B2 (en) | 2017-02-15 |
Family
ID=51840075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013071331A Active JP6082639B2 (en) | 2013-03-29 | 2013-03-29 | Plasma etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6082639B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182059A (en) * | 2008-01-29 | 2009-08-13 | Toshiba Corp | Dry etching method |
JP2013046006A (en) * | 2011-08-26 | 2013-03-04 | Elpida Memory Inc | Semiconductor device and method of manufacturing the same |
-
2013
- 2013-03-29 JP JP2013071331A patent/JP6082639B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014195027A (en) | 2014-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580657B2 (en) | Device fabrication via pulsed plasma | |
JP5713043B2 (en) | Manufacturing method of semiconductor substrate | |
TW201705428A (en) | Apparatus and methods for spacer deposition and selective removal in an advanced patterning process | |
TW201530648A (en) | Dry etching method | |
TWI400752B (en) | Method of forming a deep trench in a substrate | |
CN111213224B (en) | Etching method and semiconductor manufacturing method | |
JP2017112293A (en) | Method for manufacturing grooved silicon carbide substrate | |
CN110546743B (en) | Etching method | |
JP2009182059A (en) | Dry etching method | |
WO2007081624A2 (en) | Notch stop pulsing process for plasma processing system | |
JP6082639B2 (en) | Plasma etching method | |
JP2011114216A (en) | Method of manufacturing semiconductor device | |
JP2020096184A (en) | Method of reshaping spacer profile in self-aligned multi-patterning | |
JP6584339B2 (en) | Manufacturing method of semiconductor device | |
JP2008147615A (en) | Method of manufacturing semiconductor device having bulb type recess gate | |
JP4769737B2 (en) | Etching method and etching apparatus | |
JPWO2020008703A1 (en) | Plasma processing method | |
JP2005123550A (en) | Anisotropic etching method | |
Ahn et al. | Etch challenges for 1xnm NAND flash | |
JP2007012819A (en) | Dry etching method | |
US8628676B2 (en) | Plasma etching method | |
JP2008047810A (en) | Manufacturing method of semiconductor device | |
KR20130063089A (en) | Method for forming trench of semiconductor device | |
JP5135271B2 (en) | Etching method | |
CN115841946B (en) | Deep silicon etching optimization method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6082639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |