JP6081698B2 - 表示パネルの駆動方法及びそれを実行する表示装置 - Google Patents

Description

本発明は表示パネルの駆動方法及びそれを実行する表示装置に関し、より詳細には３次元画像の表示品質を向上させるための表示パネルの駆動方法及びそれを実行する表示装置に関する。

一般に、液晶表示装置は２次元平面画像（以下、２次元画像と記す）を表示する。近年、ゲーム、映画などの分野で３次元立体画像（以下、３次元画像と記す）に対する需要が増加することによって、液晶表示装置を用いて３次元画像を表示する技術が開発されている。

通常、立体画像（３次元画像）表示装置は、人の両眼を通じて両眼視差（binocular parallax）の原理を利用して立体画像（３次元画像）を表示する。例えば、人の両眼は所定の間隔で離れているので、それぞれの目で異なる角度で観察した画像が、脳内に入力される。３次元画像表示装置は、こうした両眼視差を利用している。

両眼視差を利用する３次元画像表示装置の方式としては、メガネ方式（stereoscopic）と非メガネ方式（autostereoscopic）がある。
メガネ方式には、それぞれ異なる偏光軸を有する偏光フィルタによる受動的（passive）偏光メガネ（Polarized Glasses）方式と、時間分割された左眼画像と右眼画像とを周期的に表示し、この周期に同期された左眼シャッタと右眼シャッタとを開閉する眼鏡をかける能動的（active）シャッタメガネ（Shutter Glasses）方式などがある。

偏光メガネ方式は、左眼画像と右眼画像を分離するために使われる偏光フィルタによって３次元画像の輝度が低下する短所を有している。また、シャッタメガネ方式は、液晶の応答速度が速いほど左眼画像と右眼画像のクロストークが改善されるので、液晶の応答速度が最も重要である言える。液晶の応答速度の特性には物理的限界があり、これを克服するためにバックライトをスキャニング駆動して左眼画像と右眼画像のクロストークを改善する方案が適用されている。しかし、バックライトスキャニング駆動は、３次元画像の輝度を低下させる短所を有している。

韓国特許出願公開２００６―００８９８２９号明細書 米国登録特許７，２２４，３４０号明細書 韓国登録特許０，９７３，８０７号明細書 韓国登録特許０，９６１，９５８号明細書

そこで、本発明は上記従来の３次元画像表示装置における問題点に鑑みてなされたものであって、本発明の目的は、３次元画像の輝度及び応答速度を向上させることにより、表示品質を改善することのできる表示パネルの駆動方法を提供することにある。

本発明の他の目的は、表示パネルの駆動方法を実行するための表示装置を提供することにある。

上記目的を達成するためになされた本発明による一実施形態に係る表示パネルの駆動方法は、２次元画像モードの場合に 、画素部の複数のサブ領域間に輝度差を有するように前記画素部を駆動する。３次元画像モードの場合に、前記画素部のサブ領域間の輝度差が前記２次元画像モードの前記画素部のサブ領域間の輝度差より小さくなるように前記画素部を駆動する。

本実施形態において、前記３次元画像モードの場合に、前記サブ領域間の輝度を同一にして駆動してもよい。

本実施形態において、受信された画像信号の画像モードを判断し、前記画像モードに従って第１垂直開始信号及び第２垂直開始信号を生成してもよい。

本実施形態において、前記２次元画像モードの場合に、第１サブ領域及び第２サブ領域を含む前記画素部を駆動することは、ハイレベル及びローレベルを有する前記第１垂直開始信号に基づいてハイレベル及びローレベルを有する第１サブゲート信号を生成し、前記ハイレベルの前記第１サブゲート信号に応じて前記第１サブ領域に配置された第１液晶キャパシタ及び前記第２サブ領域に配置された第２液晶キャパシタにデータ電圧を充電（ｃｈａｒｇｅ）し、ハイレベル及びローレベルを有する前記第２垂直開始信号に基づいてハイレベル及びローレベルを有する第２サブゲート信号を生成し、前記ハイレベルの前記第２サブゲート信号に応じて前記第２液晶キャパシタに充電された前記データ電圧の一部を放電（ｄｉｓｃｈａｒｇｅ）する。

本実施形態において、前記３次元画像モードの場合に、前記画素部を駆動することは、ハイレベル及びローレベルを有する前記第１垂直開始信号を基づいてハイレベル及びローレベルを有する第１サブゲート信号を生成し、前記ハイレベルの第１サブゲート信号に応じて前記第１サブ領域に配置された第１液晶キャパシタ及び前記第２サブ領域に配置された第２液晶キャパシタにデータ電圧を充電し、ローレベルの前記第２垂直開始信号に基づいてローレベルの第２サブゲート信号を生成し、前記ローレベルの第２サブゲート信号に応じて前記第２液晶キャパシタに充電された前記データ電圧を維持（ｈｏｌｄ）してもよい。

本実施形態において、前記３次元画像モードの場合に、前記画素部を駆動することは、左眼用画像信号のフレーム区間と右眼用画像信号のフレーム区間との間のブラック画像信号のフレーム区間において、前記画素部に前記データ電圧が充電されることを遮断（ｂｌｏｃｋ）してもよい。

上記目的を達成するためになされた本発明による他の実施形態に係る表示パネルの駆動方法は、フレームの第１区間の間、画素部の第１液晶キャパシタと前記画素部の第２液晶キャパシタにそれぞれデータ電圧を充電する。２次元画像モードの場合または３次元画像モードの場合に応じて、前記フレームの第２区間の間、前記第２液晶キャパシタに充電されたデータ電圧を一部放電したりまたは維持したりする。

上記目的を達成するためになされた本発明による一実施形態に係る表示装置は、表示パネル及びパネル駆動部を含む。前記表示パネルは、複数の画素部を含む。前記パネル駆動部は、２次元画像モードの場合に、第１輝度を有する第１サブ領域と前記第１輝度より低い第２輝度を有する第２サブ領域とに各画素部を分割して駆動し、３次元画像モードの場合に、前記第１サブ領域及び前記第２サブ領域が同じ輝度を有するように前記画素部を駆動する。

本実施形態において、前記画素部は前記第１サブ領域に配置されて、第１スイッチング素子を介してデータ配線と第ｎ番目ゲート配線（ｎは自然数）に接続された第１液晶キャパシタ、前記第２サブ領域に配置され、第２スイッチング素子を介して前記データ配線と前記第ｎ番目ゲート配線に接続された第２液晶キャパシタ、並びに前記第２液晶キャパシタ及び第（ｎ＋１）番目ゲート配線に接続されて第３スイッチング素子を介して前記第２液晶キャパシタに印加される電圧を分割するダウンキャパシタを含んでもよい。

本実施形態において、前記パネル駆動部は、受信された画像信号の画像モードに従って第１垂直開始信号及び第２垂直開始信号を生成するタイミング制御部と、前記第１垂直開始信号に基づいて第１サブゲート信号を生成する第１サブゲート回路及び前記第２垂直開始信号に基づいて第２サブゲート信号を生成する第２サブゲート回路を含むゲート駆動部と、前記画像信号をデータ電圧に変換するデータ駆動部とを含んでもよく、前記第１サブゲート信号は前記第ｎ番目ゲート配線に供給され、前記第２サブゲート信号は前記第（ｎ＋１）番目ゲート配線に供給され、前記データ電圧は前記データ配線に供給されてもよい。

本実施形態において、前記タイミング制御部は、前記２次元画像モードの場合にハイレベル及びローレベルを有する交流信号である前記第１垂直開始信号及び前記第２垂直開始信号を生成し、前記３次元画像モードの場合にハイレベル及びローレベルを有する交流信号である第１垂直開始信号及びローレベルの直流信号である第２垂直開始信号を生成してもよい。

本実施形態において、前記第１サブゲート回路は、前記２次元画像モード及び前記３次元画像モードの場合に、前記交流信号である前記第１垂直開始信号に基づいてハイレベル及びローレベルを有する第１サブゲート信号を生成してもよい。

本実施形態において、前記第２サブゲート回路は、前記２次元画像モードの場合に、前記交流信号である前記第２垂直開始信号に基づいてハイレベル及びローレベルを有する第２サブゲート信号を生成し、前記３次元画像モードの場合に、前記直流信号である前記第２垂直開始信号に基づいてローレベルの第２サブゲート信号を生成してもよい。

本発明の実施形態によれば、３次元画像モードの場合に、２次元画像モードで低輝度で駆動される画素部の第２サブ領域を、２次元画像モードで高輝度で駆動される画素部の第１サブ領域と同一輝度で駆動させることによって、３次元画像の輝度を向上させることができる。また、ブラック画像信号のフレーム区間に画素部にデータ電圧を印加しないことによって３次元画像の応答速度を向上させることができる。

本発明の一実施形態に係る表示装置のブロック図である。 図１に図示した画素部の等価回路図である。 図１のタイミング制御部の入出力信号のタイミング図である。 図１に図示したゲート駆動部に対するブロック図である。 図１に図示した表示パネルの駆動方法を説明するためのタイミング図である。 図１に図示した表示パネルの駆動方法を説明するためのタイミング図である。 本発明の他の実施形態に係るゲート駆動部に対するブロック図である。 図７に図示したゲート駆動部に係る表示パネルの駆動方法を説明するためのタイミング図である。 図７に図示したゲート駆動部に係る表示パネルの駆動方法を説明するためのタイミング図である。 本発明のまた他の実施形態に係るタイミング制御部の入出力信号のタイミング図である。

次に、本発明を実施するための形態の具体例を図面を参照しながら説明する。

図１は本発明の一実施形態に係る表示装置のブロック図であり、図２は図１に図示した画素部の等価回路図である。

図１及び図２を参照すれば、表示装置は表示パネル１００及びパネル駆動部５００を含む。パネル駆動部５００は、タイミング制御部２００、データ駆動部３００、及びゲート駆動部４００を含む。

表示パネル１００は、表示領域ＤＡと、表示領域ＤＡを取り囲む周辺領域ＰＡとを含んで定義され得る。表示領域ＤＡには複数の画素部が形成され、各画素部は複数のサブ領域を含む。周辺領域ＰＡには、データ駆動部３００及びゲート駆動部４００がチップ形態またはテープキャリアパッケージ形態で実装され得る。

パネル駆動部５００は、２次元画像モードと３次元画像モードで表示パネル１００を駆動する。２次元画像モードの場合に、パネル駆動部５００は、画素部の複数のサブ領域間に第１輝度差を有するように表示パネル１００を駆動し、３次元画像モードの場合に、パネル駆動部５００は、２次元画像モードのサブ領域間の第１輝度差より小さい第２輝度差を有するように画素部を駆動する。

例えば、図２を参照すれば、各画素部Ｐは、第１スイッチング素子ＴＲ１、第１液晶キャパシタＣＬＣ１及び第１ストレージキャパシタＣＳＴ１、第２スイッチング素子ＴＲ２、第２液晶キャパシタＣＬＣ２、第２ストレージキャパシタＣＳＴ２、第３スイッチング素子ＴＲ３、及びダウンキャパシタ（ｄｏｗｎ ｃａｐａｃｉｔｏｒ）Ｃｄを含む。画素部Ｐの画素領域は第１液晶キャパシタが形成された領域に対応して第１サブ領域ＳＰ１と第２液晶キャパシタが形成された領域に対応して第２サブ領域ＳＰ２からなる。

第１スイッチング素子ＴＲ１は第ｎ番目ゲート配線ＧＬｎ、データ配線ＤＬ、及び第１液晶キャパシタＣＬＣ１の第１サブ電極に接続される。第２スイッチング素子ＴＲ２は、第ｎ番目ゲート配線ＧＬｎ（ｎは、自然数）、データ配線ＤＬ及び第２液晶キャパシタＣＬＣ２の第２サブ電極に接続される。第３スイッチング素子ＴＲ３は、第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）、第２液晶キャパシタＣＬＣ２の第２サブ電極及びダウンキャパシタＣｄの第１電極に接続される。

１フレームで第ｎ番目ゲート配線ＧＬｎにハイレベルの第１サブゲート信号が受信される区間において、第１及び第２スイッチング素子ＴＲ１、ＴＲ２は、ターン−オンされてデータ配線ＤＬに印加されたデータ電圧を第１液晶キャパシタＣＬＣ１の第１サブ電極及び第２液晶キャパシタＣＬＣ２の第２サブ電極に印加する。以後、１フレームで第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）にハイレベルの第２サブゲート信号が受信される区間において、第３スイッチング素子ＴＲ３は、ターン−オンされて第２液晶キャパシタＣＬＣ２の第２サブ電極に印加されたデータ電圧はダウンキャパシタＣｄにより一部がシェア（ｓｈａｒｅ）される。これによって、第１液晶キャパシタＣＬＣ１にはデータ電圧が印加され、第２液晶キャパシタＣＬＣ２にはデータ電圧より低いロー電圧が印加される。従って、画素部Ｐの第１サブ領域ＳＰ１は、第１輝度で駆動され、第２サブ領域ＳＰ２は第１輝度より低い第２輝度で駆動される。即ち、画素部Ｐは、第１サブ領域ＳＰ１は高輝度で駆動され、第２サブ領域ＳＰ２は低輝度で分割して駆動される。

タイミング制御部２００は、外部装置から受信された制御信号 ＣＳに基づいてデータ駆動部３００及びゲート駆動部４００の駆動を制御するタイミング制御信号を生成する。タイミング制御部２００は画像信号ＩＮ＿ＤＡＴＡを受信し、制御信号ＣＳに基づいて画像信号ＯＵＴ＿ＤＡＴＡをデータ駆動部３００に供給する。

制御信号は、垂直同期信号、水平同期信号、ドットクロック（ｄｏｔ ｃｌｏｃｋ）信号、３次元イネーブル信号を含み得る。３次元イネーブル信号は、画像信号ＩＮ＿ＤＡＴＡが２次元画像信号の場合、ハイレベルを有し、画像信号ＩＮ＿ＤＡＴＡが３次元画像信号の場合、ローレベルを有し得る。

タイミング制御信号は、第１垂直開始信号ＳＴＶ１、第２垂直開始信号ＳＴＶ２、第１クロック信号ＣＰＶ１、第２クロック信号ＣＰＶ２、第３クロック信号ＣＰＶ３、第４クロック信号ＣＰＶ４等を含み得る。タイミング制御部２００は、３次元イネーブル信号に基づいて第２垂直開始信号ＳＴＶ２を生成 する。例えば、２次元画像モードの場合、第２垂直開始信号ＳＴＶ２は、フレーム周期のローレベルとハイレベルを有するパルス信号として生成され、３次元画像モードの場合は、ローレベルで維持される直流信号として生成される。

データ駆動部３００は、タイミング制御信号に基づいて画像信号ＯＵＴ＿ＤＡＴＡをアナログ形態のデータ電圧ＤＡＴＡ＿Ｖに変換して表示パネル１００に出力する。データ電圧ＤＡＴＡ＿Ｖは、基準電圧に対して陽極性または陰極性を有することができる。

ゲート駆動部４００は、タイミング制御信号に基づいて複数の第１サブゲート信号及び複数の第２サブゲート信号を生成する。ゲート駆動部４００は、第１垂直開始信号、第１クロック信号、第２クロック信号を用いて第１サブゲート信号を生成し、第２垂直開始信号、第３クロック信号及び第４クロック信号を用いて第２サブゲート信号を生成する。ゲート駆動部は２次元画像モードではハイレベル及びローレベルを有する第１及び第２垂直開始信号にそれぞれ応じてハイレベル及びローレベルを有する第１及び第２サブゲート信号を生成する。３次元画像モードではハイレベル及びローレベルを有する第１垂直開始信号に応じてハイレベル及びローレベルを有する第１サブゲート信号とローレベルの第２垂直開始信号に応じてローレベルの第２サブゲート信号を生成する。

図３は図１のタイミング制御部の入出力信号のタイミング図である。
図１及び図３を参照すれば、タイミング制御部２００は３次元イネーブル信号３Ｄ＿Ｅｎ及び画像信号ＩＮ＿ＤＡＴＡを受信する。

３次元イネーブル信号３Ｄ＿Ｅｎは、タイミング制御部２００に受信される画像信号ＩＮ＿ＤＡＴＡが、２次元画像または３次元画像の信号かを識別するための、つまり、画像モードを識別するための信号である。画像信号ＩＮ＿ＤＡＴＡは、３次元画像の場合、例えば、２４０Ｈｚの周波数で受信された左眼用画像信号（Ｌ１）、左眼用画像信号（Ｌ２）、右眼用画像信号（Ｒ１）及び右眼用画像信号（Ｒ２）を含む。ここでは３次元画像モードとして２４０Ｈｚの周波数で駆動されることを例としたが、周波数は１２０Ｈｚ以上としてもよく、多様に設定することができる。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎに基づいて現在受信される現在画像信号（ｐｒｅｓｅｎｔ ｉｍａｇｅ ｓｉｇｎａｌ）ＩＮ＿ＤＡＴＡに対応するタイミング制御信号を生成する。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎがローレベルの場合、画像信号ＩＮ＿ＤＡＴＡを２次元画像信号と判断し、２次元画像モードに対応するタイミング制御信号を生成する。２次元画像モードのタイミング制御信号は第１垂直開始信号ＳＴＶ１及び第２垂直開始信号ＳＴＶ２を含み得る。第１垂直開始信号ＳＴＶ１は、フレーム周期を有する交流信号であり、第２垂直開始信号ＳＴＶ２は第１垂直開始信号ＳＴＶ１に対して遅延差を有するフレーム周期を有する交流信号である。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎがハイレベルの場合、画像信号ＩＮ＿ＤＡＴＡを３次元画像信号と判断し、３次元画像モードに対応するタイミング制御信号を生成する。３次元画像モードのタイミング制御信号は、第１垂直開始信号ＳＴＶ１及び第２垂直開始信号ＳＴＶ２を含み得る。第１垂直開始信号ＳＴＶ１は、２次元画像モードと実質的に同じフレーム周期を有する交流信号であり、第２垂直開始信号ＳＴＶ２はローレベルを維持する直流信号である。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎに基づいて、例えば３次元イネーブル信号３Ｄ＿Ｅｎがローレベルからハイレベルになる所定区間以後から、２４０Ｈｚの周波数で画像信号ＯＵＴ＿ＤＡＴＡとして左眼用画像信号（Ｌ１）、左眼用画像信号（Ｌ２）、右眼用画像信号（Ｒ１）、及び右眼用画像信号（Ｒ２）をデータ駆動部３００に出力する。

図４は図１に図示したゲート駆動部に対するブロック図である。
図１及び図４を参照すれば、ゲート駆動部４００は第１サブゲート回路４１０及び第２サブゲート回路４２０を含む。

第１サブゲート回路４１０は、複数のステージ（ＳＲＣ１１,ＳＲＣ１２,ＳＲＣ１３,…）を含み、第１垂直開始信号ＳＴＶ１、第１クロック信号ＣＰＶ１、及び第２クロック信号ＣＰＶ２を受信する。

複数のステージ（ＳＲＣ１１,ＳＲＣ１２,ＳＲＣ１３,…）の各々は、入力端子Ｄ、クロック端子ＣＴ、及び出力端子Ｑを含み、Ｄフリップフロップ（D-FF:Data Flip Flop）であってもよい。入力端子Ｄは、第１垂直開始信号ＳＴＶ１、または、以前ステージ（ｐｒｅｖｉｏｕｓ ｓｔａｇｅ）の出力信号を受信する。クロック端子ＣＴは、第１クロック信号ＣＰＶ１、または、第２クロック信号ＣＰＶ２を受信する。例えば、奇数番目ステージＳＲＣ１１は第１クロック信号ＣＰＶ１を受信し、偶数番目ステージＳＲＣ１２は第２クロック信号ＣＰＶ２を受信する。第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２は、遅延差を有する互いに異なる信号であってもよい。出力端子Ｑは、第１クロック信号ＣＰＶ１または第２クロック信号ＣＰＶ２に同期されたゲート信号（Ｇ１１，Ｇ１２，Ｇ１３，…）を出力する。

第２サブゲート回路４２０は、複数のステージ（ＳＲＣ２１，ＳＲＣ２２，ＳＲＣ２３，…）を含み、第２垂直開始信号ＳＴＶ２、第３クロック信号ＣＰＶ３、及び第４クロック信号ＣＰＶ４を受信する。

ステージ（ＳＲＣ２１，ＳＲＣ２２，ＳＲＣ２３，…）の各々は、入力端子Ｄ、クロック端子ＣＴ、及び出力端子Ｑを含み、Ｄフリップフロップであってもよい。

入力端子Ｄは、第２垂直開始信号ＳＴＶ２、または、以前ステージの出力信号を受信する。クロック端子ＣＴは、第３クロック信号ＣＰＶ３、または、第４クロック信号ＣＰＶ４を受信する。例えば、奇数番目ステージＳＲＣ２１は、第３クロック信号ＣＰＶ３を受信し、偶数番目ステージＳＲＣ２２は、第４クロック信号ＣＰＶ４を受信する。第３クロック信号ＣＰＶ３は、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２と遅延差を有する、互いに異なる信号であることもあって、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４は、遅延差を有する互いに異なる信号であってもよい。出力端子Ｑは、第３クロック信号ＣＰＶ３または第４クロック信号ＣＰＶ４に同期されたゲート信号を出力する。

図５及び図６は、図１に図示した表示パネルの駆動方法を説明するためのタイミング図である。図５は２次元画像モードの場合に、表示パネルの駆動方法を説明するためのタイミング図であり、図６は３次元画像モードの場合に、表示パネルの駆動方法を説明するためのタイミング図である。

図２、図４及び図５を参照すれば、２次元画像モードの場合に、タイミング制御部２００は受信された制御信号に基づいて２次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第１垂直開始信号ＳＴＶ１、第２垂直開始信号ＳＴＶ２、第１クロック信号ＣＰＶ１、第２クロック信号ＣＰＶ２、第３クロック信号ＣＰＶ３、第４クロック信号ＣＰＶ４、データイネーブル信号ＤＥ等を含む。

タイミング制御部２００は、データイネーブル信号ＤＥに同期させて画像信号ＯＵＴ＿ＤＡＴＡを１水平周期１Ｈでデータ駆動部３００に供給する。データ駆動部３００は画像信号ＯＵＴ＿ＤＡＴＡをアナログ形態のデータ電圧ＤＡＴＡ＿Ｖに変換してデータ配線ＤＬに１水平周期１Ｈで供給する。データ電圧ＤＡＴＡ＿Ｖは、基準電圧に対して陽極性または陰極性を有し得る。

第１垂直開始信号ＳＴＶ１、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２は第１サブゲート回路４１０に供給され、第２垂直開始信号ＳＴＶ２、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４は第２サブゲート回路４２０に供給される。

例えば、第１垂直開始信号ＳＴＶ１は、第１ステージＳＲＣ１１の入力端子Ｄに受信され、第１クロック信号ＣＰＶ１は第１ステージＳＲＣ１１のクロック端子ＣＴに受信される。第１ステージＳＲＣ１１は、第１垂直開始信号ＳＴＶ１のハイレベルに応じて第１クロック信号ＣＰＶ１に同期されたゲート信号Ｇ１１を出力する。第１ステージＳＲＣ１１のゲート信号Ｇ１１は第２ステージＳＲＣ１２の入力端子Ｄに受信され、第２クロック信号ＣＰＶ２は第２ステージＳＲＣ１２のクロック端子ＣＲに受信される。第２ステージＳＲＣ１２はゲート信号Ｇ１１に応じて第２クロック信号ＣＰＶ２に同期されたゲート信号（Ｇ１２）を出力する。このような方式で第１サブゲート回路４１０はゲート信号（Ｇ１１，Ｇ１２，…）を順次出力する。ゲート信号（Ｇ１１，Ｇ１２，…）の各々は第１サブゲート信号として、画素部Ｐの第ｎ番目ゲート配線ＧＬｎに供給される。

画素部Ｐの第ｎ番目ゲート配線ＧＬｎに供給される第１サブゲート信号に応じて、第ｎ番目ゲート配線ＧＬｎと接続された第１サブ領域ＳＰ１の第１スイッチング素子ＴＲ１及び第２サブ領域ＳＰ２の第２スイッチング素子ＴＲ２がターン−オンされる。これに従って、第１サブ電極ＳＥ１及び第２サブ電極ＳＥ２にデータ配線ＤＬに印加されたデータ電圧が供給され、第１及び第２液晶キャパシタＣＬＣ１、ＣＬＣ２にデータ電圧が充電される。即ち、フレームの第１区間Ｉ１の間、第１及び第２液晶キャパシタＣＬＣ１、ＣＬＣ２にデータ電圧が充電されることによって画素部Ｐの第１サブ領域ＳＰ１及び第２サブ領域ＳＰ２はデータ電圧に対応する第１輝度Ｈ＿Ｌを有する。

引き続き、第２垂直開始信号ＳＴＶ２は第１ステージＳＲＣ２１の入力端子Ｄに受信され、第３クロック信号ＣＰＶ３は第１ステージＳＲＣ２１のクロック端子ＣＴに受信される。第１ステージＳＲＣ２１は第２垂直開始信号ＳＴＶ２のハイレベルに応じて第３クロック信号ＣＰＶ３に同期されたゲート信号Ｇ２１を出力する。第１ステージＳＲＣ２１のゲート信号Ｇ２１は、第２ステージＳＲＣ２２の入力端子Ｄに受信され、第４クロック信号ＣＰＶ４は第２ステージＳＲＣ２２のクロック端子ＣＲに受信される。第２ステージＳＲＣ２２はゲート信号Ｇ２１に応じて第４クロック信号ＣＰＶ４に同期されたゲート信号Ｇ２２を出力する。このような方式で第２サブゲート回路４２０は、ゲート信号（Ｇ２１，Ｇ２２，…）を順次出力する。ゲート信号（Ｇ２１，Ｇ２２，…）の各々は第２サブゲート信号として、画素部Ｐの第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）に供給される。

画素部Ｐの第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）に供給される第２サブゲート信号に応じて、第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）と接続された第３スイッチング素子ＴＲ３はターン−オンされる。第３スイッチング素子ＴＲ３は、ターン−オンされて第２液晶キャパシタＣＬＣ２の第２サブ電極ＳＥ２に印加されたデータ電圧はダウンキャパシタＣｄにより一部がシェア（ｓｈａｒｅ）される。これに従って、第２液晶キャパシタＣＬＣ２にはデータ電圧より低いロー電圧が印加される。フレームの第２区間Ｉ２の間、第２液晶キャパシタＣＬＣ２に一部放電されたデータ電圧が充電されるのに伴って画素部Ｐの第２サブ領域ＳＰ２は第１サブ領域ＳＰ１の第１輝度Ｈ＿Ｌより低い第２輝度Ｌ＿Ｌを有する。

図２、図４及び図６を参照すれば、３次元画像モードの場合に、タイミング制御部２００は受信された制御信号に基づいて３次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第１垂直開始信号ＳＴＶ１、第２垂直開始信号ＳＴＶ２、第１クロック信号ＣＰＶ１、第２クロック信号ＣＰＶ２、第３クロック信号ＣＰＶ３、第４クロック信号ＣＰＶ４、データイネーブル信号ＤＥ等を生成する。３次元画像モードの場合に、第２垂直開始信号ＳＴＶ２は、ローレベルを維持する直流信号である。

タイミング制御部２００は、データイネーブル信号ＤＥに同期させて画像信号ＯＵＴ＿ＤＡＴＡを１水平周期１Ｈでデータ駆動部３００に供給する。データ駆動部３００は画像信号ＯＵＴ＿ＤＡＴＡをアナログ形態のデータ電圧ＤＡＴＡ＿Ｖに変換してデータ配線ＤＬに１水平周期１Ｈで供給する。

第１垂直開始信号ＳＴＶ１、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２は、第１サブゲート回路４１０に供給され、第２垂直開始信号ＳＴＶ２、第３クロック信号ＣＰＶ３、及び第４クロック信号ＣＰＶ４は、第２サブゲート回路４２０に供給される。

第１サブゲート回路４１０に係る画素部Ｐの駆動方法は、図５に基づき説明した駆動方法と実質的に同一となるので繰り返しとなる説明は省略する。結果的に、３次元画像モードの場合のフレームの第１区間Ｉ１の間、画素部Ｐの第１サブ領域ＳＰ１及び第２サブ領域ＳＰ２は、データ電圧に対応する第１輝度Ｈ＿Ｌを有する。

一方、３次元画像モードの場合のフレームの第２区間Ｉ２の間、ローレベルの直流信号である第２垂直開始信号ＳＴＶ２に係る画素部Ｐの駆動方法は次のようである。

第２垂直開始信号ＳＴＶ２は、第１ステージＳＲＣ２１の入力端子Ｄに受信され、第３クロック信号ＣＰＶ３は第１ステージＳＲＣ２１のクロック端子ＣＴに受信される。第１ステージＳＲＣ２１は、ローレベルの第２垂直開始信号ＳＴＶ２が印加されるのに伴って、実質的に駆動されずにローレベルのゲート信号Ｇ２１を出力する。第１ステージＳＲＣ２１で出力されたローレベルのゲート信号Ｇ２１は、第２ステージＳＲＣ２２の入力端子Ｄに受信され、第４クロック信号ＣＰＶ４は第２ステージＳＲＣ２２のクロック端子ＣＲに受信される。第２ステージＳＲＣ２２は、ローレベルのゲート信号Ｇ２１が印加されることによって実質的に駆動されずにローレベルのゲート信号Ｇ２２を出力する。このような方式で第２サブゲート回路４２０は、ローレベルのゲート信号（Ｇ２１，Ｇ２２，…）を順次出力する。ローレベルのゲート信号（Ｇ２１，Ｇ２２，…）の各々は第２サブゲート信号として、画素部Ｐの第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）に供給される。

第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）と接続された第３スイッチング素子ＴＲ３はローレベルの第２サブゲート信号に応じてターン−オフされる。第３スイッチング素子ＴＲ３がターン−オフされることによって、第２液晶キャパシタＣＬＣ２に充電されたデータ電圧ＤＡＴＡ＿ＶがダウンキャパシタＣｄによりシェアされない。これにより、フレームの第２区間Ｉ２の間、第２液晶キャパシタＣＬＣ２に充電されたデータ電圧ＤＡＴＡ＿Ｖがそのまま維持される。従って、画素部Ｐの第２サブ領域ＳＰ２は、第１サブ領域ＳＰ１の第１輝度Ｈ＿Ｌと実質的に同一輝度を有することができる。

以上の実施形態によれば、３次元画像モードの場合に、画素部Ｐの第２液晶キャパシタＣＬＣ２が放電されないので、サブ領域ＳＰ２は、第１サブ領域ＳＰ１の輝度を維持することができる。従って、３次元画像の輝度を向上させることができる。

下記の表１は、３次元画像がＦＨＤ ２４０Ｈｚで駆動される表示パネルにおいて表示される場合の、フルホワイト（ＦＵＬＬ ＷＨＩＴＥ）に対する輝度を測定したデータを示す表である。

表１を参照すると、（Ａ）第２垂直開始信号ＳＴＶ２が交流信号である場合、つまり、２次元画像モードで一般的に使われるものと同じ第２垂直開始信号ＳＴＶ２である場合、フルホワイトに対する画像の輝度は約５２０ｎｉｔであった。一方、本実施形態のように、（Ｂ）第２垂直開始信号ＳＴＶ２がローレベルの直流信号である場合、フルホワイトに対する画像の輝度は約５６０ｎｉｔであった。第２垂直開始信号ＳＴＶ２がローレベルの直流信号である場合、画素部Ｐの第２液晶キャパシタＣＬＣ２に充電されたデータ電圧がダウンキャパシタＣｄによってシェアされないので、第２サブ領域ＳＰ２は第１サブ領域ＳＰ１の輝度を維持することになる。従って、３次元画像に対する輝度を上昇させることができる。

下記の表２は、３次元画像がＦＨＤ２４０Ｈｚで駆動される表示パネルにおいて、液晶のライジングタイム（Ｒｉｓｉｎｇ Ｔｉｍｅ）及びフォーリングタイム（Ｆａｌｌｉｎｇ Ｔｉｍｅ）を測定したデータを示す表である。

表２に示す測定データは、液晶応答速度を向上させるためのオーバードライビング駆動技術が適用されていない場合である。

表２を参照すると、（Ａ）第２垂直開始信号ＳＴＶ２が交流信号である場合、０階調から１６階調に変化するライジングタイムは２５．５ｍｓであり、１６階調から０階調に変化するフォーリングタイムは２．８７ｍｓであった。０階調から２４階調に変化するライジングタイムは１７．３ｍｓであり、２４階調から０階調に変化するフォーリングタイムは２．７ｍｓであった。０階調から３２階調に変化するライジングタイムは１７．０ｍｓであり、３２階調から０階調に変化するフォーリングタイムは２．９ｍｓであった。０階調から４０階調に変化するライジングタイムは１７．７ｍｓであり、４０階調から０階調に変化するフォーリングタイムは３．０ｍｓであった。０階調から４８階調に変化するライジングタイムは１５．０ｍｓであり、４８階調から０階調に変化するフォーリングタイムは３．２ｍｓであった。

一方、本実施形態のように、（Ｂ）第２垂直開始信号ＳＴＶ２がローレベルの直流信号である場合、０階調から１６階調に変化するライジングタイムは２５．２ｍｓであり、１６階調から０階調に変化するフォーリングタイムは２．７ｍｓであった。０階調から２４階調に変化するライジングタイムは１６．７ｍｓであり、２４階調から０階調に変化するフォーリングタイムは２．８ｍｓであった。０階調から３２階調に変化するライジングタイムは１３．９ｍｓであり、３２階調から０階調に変化するフォーリングタイムは３．０ｍｓであった。０階調から４０階調に変化するライジングタイムは１１．５ｍｓであり、４０階調から０階調に変化するフォーリングタイムは３．１ｍｓであった。０階調から４８階調に変化するライジングタイムは９．２ｍｓであり、４８階調から０階調に変化するフォーリングタイムは３．４ｍｓであった。

このように、本実施形態によれば、液晶の応答速度についても効果が向上することを確認できる。実際に、ライジング応答速度で約１７％の上昇効果が現れることが確認できた。

図７は本発明の他の実施形態に係るゲート駆動部に対するブロック図である。
図１及び図７を参照すれば、ゲート駆動部６００は第１サブゲート回路６１０及び第２サブゲート回路６２０を含む。第１及び第２サブゲート回路６１０、６２０は、表示パネル１００の周辺領域ＰＡに形成される。また、第１及び第２サブゲート回路６１０、６２０は、表示パネル１００の表示領域ＤＡに形成される第１、第２、及び第３スイッチング素子ＴＲ１、ＴＲ２、ＴＲ３と同一製造工程によって周辺領域ＰＡに直接形成された複数のトランジスタを含む。

第１サブゲート回路６１０は、複数のステージ（ＳＲＣ１１，ＳＲＣ１２，ＳＲＣ１３，…）を含み、第１垂直開始信号ＳＴＶ１、オフ電圧ＶＯＦＦ、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２を受信する。

ステージ（ＳＲＣ１１，ＳＲＣ１２，ＳＲＣ１３，…）の各々は、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、電圧端子ＶＳＳ、出力端子ＯＴ、及びキャリー端子ＣＲを含み得る。第１入力端子ＩＮ１は、第１垂直開始信号ＳＴＶ１または以前ステージのキャリー信号を受信する。第２入力端子ＩＮ２は、第１クロック信号ＣＫ１または第２クロック信号ＣＫ２を受信する。例えば、奇数番目ステージＳＲＣ１１は、第１クロック信号ＣＫ１を受信して、偶数番目ステージＳＲＣ１２は第２クロック信号ＣＫ２を受信する。第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、遅延差を有する互いに異なる信号であってもよい。第３入力端子ＩＮ３は、次のステージのゲート信号を受信する。電圧端子ＶＳＳは、ゲート信号のローレベルを定義するオフ電圧ＶＯＦＦを受信する。出力端子ＯＴは第１クロック信号ＣＫ１または第２クロック信号ＣＫ２に同期されたゲート信号を出力する。キャリー端子ＣＲはゲート信号に同期されたキャリー信号を出力する。

第２サブゲート回路６２０は複数のステージ（ＳＲＣ２１，ＳＲＣ２２，ＳＲＣ２３，…）を含み、第２垂直開始信号ＳＴＶ２、オフ電圧ＶＯＦＦ、第３クロック信号ＣＫ３及び第４クロック信号ＣＫ４を受信する。

ステージ（ＳＲＣ２１，ＳＲＣ２２，ＳＲＣ２３，…）の各々は第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、電圧端子ＶＳＳ、出力端子ＯＴ及びキャリー端子ＣＲを含み得る。第１入力端子ＩＮ１は第２垂直開始信号ＳＴＶ２または、以前ステージのキャリー信号を受信する。第２入力端子ＩＮ２は第３クロック信号ＣＫ３または第４クロック信号ＣＫ４を受信する。例えば、奇数番目ステージＳＲＣ２１は、第３クロック信号ＣＫ３を受信し、偶数番目ステージＳＲＣ２２は第４クロック信号ＣＫ４を受信する。第３クロック信号ＣＫ３及び第４クロック信号ＣＫ４は、遅延差を有する互いに異なる信号であってもよい。第３入力端子ＩＮ３は次のステージのゲート信号を受信する。電圧端子ＶＳＳはゲート信号のローレベルを定義するオフ電圧ＶＯＦＦを受信する。出力端子ＯＴは、第３クロック信号ＣＫ３または第４クロック信号ＣＫ４に同期されたゲート信号を出力する。キャリー端子ＣＲはゲート信号に同期されたキャリー信号を出力する。

図８及び図９は、図７に図示したゲート駆動部に係る表示パネルの駆動方法を説明するためのタイミング図である。図８は２次元画像モードの場合に表示パネルの駆動方法を説明するためのタイミング図であり、図９は３次元画像モードの場合に表示パネルの駆動方法を説明するためのタイミング図である。

図２、図７及び図８を参照すれば、２次元画像モードの場合に、タイミング制御部２００は、受信された制御信号に基づいて２次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第１垂直開始信号ＳＴＶ１、第２垂直開始信号ＳＴＶ２、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３、第４クロック信号ＣＫ４、データイネーブル信号ＤＥ等を生成する。

タイミング制御部２００は、データイネーブル信号ＤＥに同期させて画像信号を１水平周期１Ｈでデータ駆動部３００に供給する。データ駆動部３００は１水平周期１Ｈで受信した画像信号をアナログ形態のデータ電圧ＤＡＴＡ＿Ｖに変換してデータ配線ＤＬに供給する。データ電圧ＤＡＴＡ＿Ｖは基準電圧Ｖｃｏｍに対して反転した陽極性（＋）または陰極性（−）の電圧を有し得る。

第１垂直開始信号ＳＴＶ１、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、第１サブゲート回路６１０に供給され、第２垂直開始信号ＳＴＶ２、第３クロック信号ＣＫ３、及び第４クロック信号ＣＫ４は、第２サブゲート回路６２０に供給される。

例えば、第１垂直開始信号ＳＴＶ１は、第１ステージＳＲＣ１１の第１入力端子ＩＮ１に受信され、第１クロック信号ＣＫ１は第１ステージＳＲＣ１１の第２入力端子ＩＮ２に受信される。第１ステージＳＲＣ１１は第１垂直開始信号ＳＴＶ１のハイレベルに応じて第１クロック信号ＣＫ１に同期されたハイ電圧ＶＯＮのゲート信号Ｇ１１を出力する。キャリー端子ＣＲは、電圧ＶＯＮのゲート信号Ｇ１１に同期されたキャリー信号を出力する。第３入力端子ＩＮ３は、第２ステージＳＲＣ１２のキャリー信号を受信し、電圧端子ＶＳＳはオフ電圧ＶＯＦＦを受信する。第１ステージＳＲＣ１１は、第３入力端子ＩＮ３に受信されたキャリー信号に応じて電圧ＶＯＮのゲート信号Ｇ１１をオフ電圧ＶＯＦＦで放電する。このような方式で第１サブゲート回路６１０は、ゲート信号（Ｇ１１，Ｇ１２，…）を順次出力する。ゲート信号（Ｇ１１，Ｇ１２，…）の各々は第１サブゲート信号として、画素部Ｐの第ｎ番目ゲート配線ＧＬｎに供給される。

画素部Ｐの第ｎ番目ゲート配線ＧＬｎに供給される第１サブゲート信号に応じて、第ｎ番目ゲート配線ＧＬｎと接続された第１サブ領域ＳＰ１の第１スイッチング素子ＴＲ１及び第２サブ領域ＳＰ２の第１スイッチング素子ＴＲ２はターン−オンされる。これによって、第１サブ電極ＳＥ１及び第２サブ電極ＳＥ２に、データ配線ＤＬに印加されたデータ電圧が供給されて第１液晶キャパシタＣＬＣ１及び第２液晶キャパシタ ＣＬＣ２にはデータ電圧が充電される。即ち、フレームの第１区間Ｉ１の間、第１液晶キャパシタＣＬＣ１及び第２液晶キャパシタＣＬＣ２にデータ電圧が充電されることによって画素部Ｐの第１サブ領域ＳＰ１及び第２サブ領域ＳＰ２は、データ電圧に対応する第１輝度Ｈ＿Ｌを有する。

次いで、第２垂直開始信号ＳＴＶ２は、第１ステージＳＲＣ２１の第１入力端子ＩＮ１に受信され、第３クロック信号ＣＫ３は第１ステージＳＲＣ２１の第２入力端子ＩＮ２に受信される。第１ステージＳＲＣ２１は、第２垂直開始信号ＳＴＶ２のハイレベルに応じて第３クロック信号ＣＫ３に同期されたハイ電圧ＶＯＮのゲート信号Ｇ２１を出力する。キャリー端子ＣＲは電圧ＶＯＮのゲート信号Ｇ２１に同期されたキャリー信号を出力する。第３入力端子ＩＮ３は、第２ステージＳＲＣ２２のキャリー信号を受信し、電圧端子ＶＳＳはオフ電圧ＶＯＦＦを受信する。第１ステージＳＲＣ２１は、第３入力端子ＩＮ３に受信されたキャリー信号に応じて電圧ＶＯＮのゲート信号Ｇ２１をオフ電圧ＶＯＦＦで放電する。このような方式で第２サブゲート回路６２０はゲート信号（Ｇ２１，Ｇ２２，…）を順次出力する。ゲート信号（Ｇ２１，Ｇ２２，…）の各々は第２サブゲート信号として、画素部Ｐの第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）に供給される。

画素部Ｐの第ｎ＋１番目ゲート配線ＧＬ（ｎ＋１）に供給される第２サブゲート信号に応じて、第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）と接続された第３スイッチング素子ＴＲ３は、ターン−オンされる。第３スイッチング素子ＴＲ３はターン−オンされて第２液晶キャパシタＣＬＣ２の第２サブ電極ＳＥ２に印加されたデータ電圧は、ダウンキャパシタＣｄにより一部シェアされる。これに伴い、第２液晶キャパシタＣＬＣ２には、データ電圧より低いオフ電圧が印加される。すなわち、フレームの第２区間Ｉ２の間に第２液晶キャパシタＣＬＣ２からデータ電圧が一部放電されることによって画素部Ｐの第２サブ領域ＳＰ２は第１サブ領域ＳＰ１の第１輝度Ｈ＿Ｌより低い第２輝度Ｌ＿Ｌを有することとなる。

図２、図７及び図９を参照すれば、３次元画像モードの場合に、タイミング制御部２００は受信された制御信号に基づいて３次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第１垂直開始信号ＳＴＶ１、第２垂直開始信号ＳＴＶ２、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３、第４クロック信号ＣＫ４、データイネーブル信号ＤＥ等を生成する。３次元画像モードの場合に、第２垂直開始信号ＳＴＶ２はローレベルを維持する直流信号である。

タイミング制御部２００は、データイネーブル信号ＤＥに同期させて、画像信号ＯＵＴ＿ＤＡＴＡを１水平周期１Ｈでデータ駆動部３００に供給する。データ駆動部３００は画像信号ＯＵＴ＿ＤＡＴＡをアナログ形態のデータ電圧ＤＡＴＡ＿Ｖに変換してデータ配線ＤＬに１水平周期１Ｈで供給する。

第１垂直開始信号ＳＴＶ１、第１クロック信号ＣＫ１、及び第２クロック信号ＣＫ２は、第１サブゲート回路６１０に供給され、第２垂直開始信号ＳＴＶ２、第３クロック信号ＣＫ３、及び第４クロック信号ＣＫ４は第２サブゲート回路６２０に供給される。

第１サブゲート回路６１０に係る画素部Ｐの駆動方法は、図８で説明したことと実質的に同一であるので、繰り返しとなる説明は省略する。結果的に、画素部Ｐの第１サブ領域ＳＰ１及び第２サブ領域ＳＰ２は、データ電圧ＤＡＴＡ＿Ｖに対応する第１輝度Ｈ＿Ｌを有することとなる。

一方、ローレベルの直流信号である、第２垂直開始信号ＳＴＶ２に係る画素部Ｐの駆動方法は次のようである。

第２垂直開始信号ＳＴＶ２は、第１ステージＳＲＣ２１の第１入力端子ＩＮ１に受信され、第３クロック信号ＣＫ３は第１ステージＳＲＣ２１の第２入力端子ＩＮ２に受信される。第１ステージＳＲＣ２１は、ローレベルの第２垂直開始信号ＳＴＶ２が印加されることによって、実質的に駆動されずにローレベルのゲート信号Ｇ２１及びキャリー信号を出力する。第１ステージＳＲＣ２１から出力されたローレベルのキャリー信号は第２ステージＳＲＣ２２の第１入力端子ＩＮ１に受信され、第４クロック信号ＣＫ４は、第２ステージＳＲＣ２２の第２入力端子ＩＮ２に受信される。第２ステージＳＲＣ２２はローレベルのキャリー信号に応じて実質的に駆動されずにローレベルのゲート信号Ｇ２２及びキャリー信号を出力する。このような方式で順次出力される第２サブゲート回路６２０は、ローレベルのゲート信号（Ｇ２１，Ｇ２２，…）を出力する。ローレベルのゲート信号（Ｇ２１，Ｇ２２，…）各々は第２サブゲート信号として、画素部Ｐの第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）に供給される。

第（ｎ＋１）番目ゲート配線ＧＬ（ｎ＋１）と接続された第３スイッチング素子ＴＲ３は、ローレベルの第２サブゲート信号に応じてターン−オフされる。第３スイッチング素子ＴＲ３はターン−オフされることによって第２液晶キャパシタＣＬＣ２に充電されたデータ電圧が、ダウンキャパシタＣｄによりシェアされない。従って、フレームの第２区間Ｉ２の間に、第２液晶キャパシタＣＬＣ２に充電されたデータ電圧がそのまま維持される。画素部Ｐの第２サブ領域ＳＰ２は第１サブ領域ＳＰ１の第１輝度Ｈ＿Ｌと実質的に同じ輝度を有する。

以上の実施形態によれば、３次元画像モードの場合に、画素部Ｐの第２液晶キャパシタＣＬＣ２が放電されないので、サブ領域ＳＰ２は第１サブ領域ＳＰ１の輝度を維持することができる。従って、３次元画像の輝度を向上させることができる。

図１０は本発明のまた他の実施形態に係るタイミング制御部の入出力信号のタイミング図である。
図１及び図１０を参照すれば、タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎ及び画像信号ＩＮ＿ＤＡＴＡを受信する。

画像信号ＩＮ＿ＤＡＴＡは、３次元画像の場合、２４０Ｈｚの周波数で受信された左眼用画像信号Ｌ、第１ブラック画像信号Ｂ１、右眼用画像信号Ｒ、及び第２ブラック画像信号Ｂ２を含む。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎに基づいて現在受信される現在画像信号ＩＮ＿ＤＡＴＡに対応するタイミング制御信号を生成する。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎがローレベルの場合、画像信号ＩＮ＿ＤＡＴＡを２次元画像信号として判断し、２次元画像モードに対応するタイミング制御信号を生成する。２次元画像モードのタイミング制御信号は第１垂直開始信号ＳＴＶ１及び第２垂直開始信号ＳＴＶ２を含み得る。第１垂直開始信号ＳＴＶ１は、フレーム周期を有する交流信号であり、第２垂直開始信号ＳＴＶ２は、第１垂直開始信号ＳＴＶ１に対して遅延されたフレーム周期を有する交流信号である。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎがハイレベルの場合、画像信号ＩＮ＿ＤＡＴＡを３次元画像信号として判断し、３次元画像モードに対応するタイミング制御信号を生成する。３次元画像モードのタイミング制御信号は、第１垂直開始信号ＳＴＶ１及び第２垂直開始信号ＳＴＶ２を含み得る。第１垂直開始信号ＳＴＶ１は、２次元画像モードと実質的に同じフレーム周期を有する交流信号であり、第２垂直開始信号ＳＴＶ２はローレベルで維持される直流信号である。

タイミング制御部２００は、３次元イネーブル信号３Ｄ＿Ｅｎに基づいて、例えば３次元イネーブル信号３Ｄ＿Ｅｎがローレベルからハイレベルになる所定区間以後から２４０Ｈｚの周波数で、左眼用画像信号Ｌ及び右眼用画像信号Ｒを画像信号ＯＵＴ＿ＤＡＴＡとして出力する。より具体的には、第Ｎフレーム（Ｆ＿Ｎ）には左眼用画像信号Ｌを出力し、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）には、第１ブラック画像信号Ｂ１を出力せず、第（Ｎ＋２）フレーム（Ｆ＿Ｎ＋２）には右眼用画像信号Ｒを出力し、第（Ｎ＋３）フレーム（Ｆ＿Ｎ＋３）には第２ブラック画像信号Ｂ２を出力しない。なお、ここでは周波数が２４０Ｈｚである場合を例で示したが、周波数は２４０Ｈｚ以上に多様に設定されてもよい。

データ駆動部３００は、タイミング制御部２００から出力された画像信号ＯＵＴ＿ＤＡＴＡをデータ電圧に変換して表示パネル１００に出力する。３次元画像モードの場合、データ駆動部３００は、第Ｎフレーム（Ｆ＿Ｎ）には左眼用画像信号Ｌをデータ電圧に変換して表示パネル１００に出力し、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）には表示パネル１００にデータ電圧を出力しない。そして、データ駆動部３００は、第（Ｎ＋２）フレーム（Ｆ＿Ｎ＋２）には右眼用画像信号Ｒをデータ電圧に変換して表示パネル１００に出力し、第（Ｎ＋３）フレーム（Ｆ＿Ｎ＋３）には表示パネル１００に第２ブラックデータ電圧を出力しない。即ち、データ駆動部３００は、第（Ｎ＋１）フレームと第（Ｎ＋３）フレームとの間、表示パネル１００にデータ電圧が供給されることを遮断する。

ゲート駆動部４００は、上述したように、２次元画像モードでは、１水平周期１Ｈの間、交流信号の第１垂直開始信号ＳＴＶ１及び第２垂直開始信ＳＴＶ２を用いてハイレベルを有する第１サブゲート信号及び第２サブゲート信号を生成し、表示パネル１００の画素部Ｐに供給する。３次元画像モードでは、ゲート駆動部４００は、１水平周期１Ｈの間、交流信号である第１垂直開始信号ＳＴＶ１に基づいてハイレベルを有する第１サブゲート信号を生成し、表示パネル１００の画素部Ｐに供給する一方、直流信号の第２垂直開始信号ＳＴＶ２に基づいてローレベルの第２サブゲート信号を生成し、表示パネル１００の画素部Ｐに供給する。

従って、画素部Ｐは、第Ｎフレーム（Ｆ＿Ｎ）及び第（Ｎ＋２）フレーム（Ｆ＿Ｎ＋２）においては、第２サブ領域ＳＰ２が、２次元画像モードに比べて高輝度で駆動されることによって３次元画像の輝度を向上させることができる。

表示パネル１００には、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）及び第（Ｎ＋３）フレーム（Ｆ＿Ｎ＋３）ではデータ電圧が供給されないので、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）及び第（Ｎ＋３）フレーム（Ｆ＿Ｎ＋３）でブラック画像信号に対応するブラックデータ電圧が印加される場合に比べて、第Ｎフレーム（Ｆ＿Ｎ）及び第（Ｎ＋２）フレーム（Ｆ＿Ｎ＋２）における表示パネル１００の液晶の応答速度を向上させることができる。例えば、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）でブラックデータ電圧が画素部Ｐに印加される場合、第Ｎフレーム（Ｆ＿Ｎ）で印加された左眼用データ電圧によって配列されている液晶分子は、ブラックデータ電圧によって再配列される。その後、第（Ｎ＋２）フレーム（Ｆ＿Ｎ＋２）で右眼用データ電圧が印加されれば、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）で印加されたブラックデータ電圧によって配列されている液晶分子が、右眼用データ電圧によって再配列される。このとき、液晶の応答速度（ライジングタイム）が遅くなることがある。従って、第（Ｎ＋１）フレーム（Ｆ＿Ｎ＋１）及び第（Ｎ＋３）フレーム（Ｆ＿Ｎ＋３）で画素部Ｐにブラックデータ電圧を供給しないことによって液晶応答速度を向上させることができる。

以上、添付の図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

以上の本発明の実施形態によれば、画素部の第１サブ領域は相対的に高輝度で駆動され、画素部の第２サブ領域は相対的に低輝度で駆動される表示パネルにおいて３次元画像を表示する場合、３次元画像モードの場合に、低輝度で駆動される第２サブ領域を第１サブ領域と同じ輝度で駆動させることによって３次元画像の輝度及び応答速度を向上させることができる。

また、受信される３次元画像信号が、左眼用画像信号、右眼用画像信号及びブラック画像信号を含む場合、左眼用または右眼用画像信号のフレーム区間では第２サブ領域を第１サブ領域と同一輝度になるべく駆動させ、ブラック画像信号のフレーム区間では画素部にブラックデータ電圧を遮断させることによって３次元画像の輝度及び応答速度を向上させることができる。

１００ 表示パネル
２００ タイミング制御部
３００ データ駆動部
４００、６００ ゲート駆動部
Ｐ 画素部
ＳＰ１、ＳＰ２ 第１及び第２サブ領域
４１０、６１０ 第１サブゲート回路
４２０、６２０ 第２サブゲート回路
ＴＲ１、ＴＲ２、ＴＲ３ 第１、第２及び第３スイッチング素子
ＣＬＣ１、ＣＬＣ２ 第１及び第２液晶キャパシタ
Ｃｄ ダウンキャパシタ

Claims (15)

1. ２次元画像モードの場合に、画素部の第１サブ領域と第２サブ領域との間に第１輝度差を有するように前記画素部の前記第１サブ領域と前記第２サブ領域とを駆動することと、
   ３次元画像モードの場合に、左眼用画像信号が処理されるフレーム区間と右眼用画像信号が処理されるフレーム区間との間にブラック画像信号のフレーム区間を含み、前記画素部の前記第１サブ領域と前記第２サブ領域との間の第２輝度差が、前記２次元画像モードの場合の前記第１輝度差より小さくなるように前記画素部の前記第１サブ領域と前記第２サブ領域とを駆動することと、を含み、
   前記画素部は、
   前記第１サブ領域に配置され、第ｎ番目ゲート配線（ｎは自然数）に供給される信号に制御される第１スイッチング素子を介してデータ配線に接続された第１液晶キャパシタと、前記第２サブ領域に配置され、前記第ｎ番目ゲート配線に供給される信号に制御される第２スイッチング素子を介して前記データ配線に接続された第２液晶キャパシタと、第（ｎ＋１）番目ゲート配線に供給される信号に制御される第３スイッチング素子を介して前記第２液晶キャパシタに接続され、前記第１輝度差を生じさせるために前記第２液晶キャパシタに充電された電荷をシェアするダウンキャパシタと、を含むことを特徴とする表示パネルの駆動方法。
2. 前記３次元画像モードの場合に、
   前記画素部の前記第１サブ領域の輝度と、前記第２サブ領域の輝度とがほぼ同一になるように前記画素部の前記第１サブ領域と前記第２サブ領域とを駆動することを特徴とする請求項１に記載の表示パネルの駆動方法。
3. 受信された画像信号の画像モードが、前記２次元画像モードまたは前記３次元画像モードであるかを判断することと、
   前記判断された画像モードに従って、第１垂直開始信号及び第２垂直開始信号を生成することと、をさらに含むことを特徴とする請求項１に記載の表示パネルの駆動方法。
4. 前記２次元画像モードの場合に、前記画素部の前記第１サブ領域と前記第２サブ領域とを駆動することは、
   ハイレベル及びローレベルを有する前記第１垂直開始信号に基づいてハイレベル及びローレベルを有する第１サブゲート信号を生成することと、
   前記第ｎ番目ゲート配線に供給された前記ハイレベルの前記第１サブゲート信号に応じて、前記第１スイッチング素子及び前記第２スイッチング素子をターン−オンさせ、前記第１サブ領域に配置された第１液晶キャパシタ及び前記第２サブ領域に配置された前記第２液晶キャパシタに前記データ配線に印加されたデータ電圧を充電することと、
   ハイレベル及びローレベルを有する前記第２垂直開始信号に基づいてハイレベル及びローレベルを有する第２サブゲート信号を生成することと、
   前記第（ｎ＋１）番目ゲート配線に供給された前記ハイレベルの前記第２サブゲート信号に応じて、前記第３スイッチング素子をターン−オンさせ、前記第２液晶キャパシタに充電された前記データ電圧の一部を放電することと、を含むことを特徴とする請求項３に記載の表示パネルの駆動方法。
5. 前記３次元画像モードの場合に、前記画素部の前記第１サブ領域と前記第２サブ領域とを駆動することは、
   ハイレベル及びローレベルを有する前記第１垂直開始信号を基づいてハイレベル及びローレベルを有する第１サブゲート信号を生成することと、
   前記第ｎ番目ゲート配線に供給された前記ハイレベルの前記第１サブゲート信号に応じて、前記第１スイッチング素子及び前記第２スイッチング素子をターン−オンさせ、前記第１サブ領域に配置された第１液晶キャパシタ及び前記第２サブ領域に配置された前記第２液晶キャパシタに前記データ配線に印加されたデータ電圧を充電することと、
   ローレベルの前記第２垂直開始信号に基づいてローレベルの第２サブゲート信号を生成することと、
   前記第（ｎ＋１）番目ゲート配線に供給された前記ローレベルの前記第２サブゲート信号に応じて、前記第３スイッチング素子をターン−オフさせ、前記第２液晶キャパシタに充電された前記データ電圧を維持することと、を含むことを特徴とする請求項３に記載の表示パネルの駆動方法。
6. 前記３次元画像モードの場合に、前記画素部の前記第１サブ領域と前記第２サブ領域とを駆動することは、前記ブラック画像信号のフレーム区間において、前記画素部の前記第１液晶キャパシタ及び前記第２液晶キャパシタに前記データ電圧が充電されることを遮断することをさらに含むことを特徴とする請求項５に記載の表示パネルの駆動方法。
7. 第１サブ領域及び第２サブ領域をそれぞれ含む複数の画素部を含む表示パネルと、
   ２次元画像モードの場合に、第１輝度を有する前記第１サブ領域と前記第１輝度より低い第２輝度を有する前記第２サブ領域を駆動し、３次元画像モードの場合に、前記第１サブ領域と前記第２サブ領域とが同じ輝度を有するように前記第１サブ領域及び前記第２サブ領域を駆動するパネル駆動部と、を含み、
   前記パネル駆動部は、
   画像信号の画像モードに従って第１垂直開始信号及び第２垂直開始信号を生成するタイミング制御部を含み、
   前記タイミング制御部は、
   前記３次元画像モードの場合に、左眼用画像信号、右眼用画像信号、及びブラック画像信号をそれぞれフレーム単位で受信することを特徴とする表示装置。
8. 前記画素部は、
   前記第１サブ領域に配置され、第ｎ番目ゲート配線（ｎは自然数）に供給される信号に制御される第１スイッチング素子を介してデータ配線に接続された第１液晶キャパシタと、前記第２サブ領域に配置され、前記第ｎ番目ゲート配線に供給される信号に制御される第２スイッチング素子を介して前記データ配線に接続された第２液晶キャパシタと、第（ｎ＋１）番目ゲート配線に供給される信号に制御される第３スイッチング素子を介して前記第２液晶キャパシタに接続され、前記第２液晶キャパシタに充電される電荷をシェアするダウンキャパシタと、を含むことを特徴とする請求項７に記載の表示装置。
9. 前記パネル駆動部は、
   前記第１垂直開始信号に基づいて第１サブゲート信号を生成する第１サブゲート回路及び前記第２垂直開始信号に基づいて第２サブゲート信号を生成する第２サブゲート回路を含むゲート駆動部と、
   前記画像信号をデータ電圧に変換するデータ駆動部と、を更に含み、
   前記第１サブゲート信号は、前記第ｎ番目ゲート配線に供給され、前記第２サブゲート信号は前記第（ｎ＋１）番目ゲート配線に供給され、前記データ電圧は前記データ配線に供給されることを特徴とする請求項８に記載の表示装置。
10. 前記タイミング制御部は、
    前記２次元画像モードの場合に、ハイレベル及びローレベルを有する交流信号である前記第１垂直開始信号及び前記第２垂直開始信号を生成し、前記２次元画像モードの場合に、前記第１垂直開始信号と前記第２垂直開始信号とは遅延差を有し、
    前記３次元画像モードの場合に、ハイレベル及びローレベルを有する交流信号である第１垂直開始信号と、ローレベルの直流信号である第２垂直開始信号を生成し、
    第１クロック信号及び前記第１クロック信号と異なる第２クロック信号を生成して前記第１サブゲート回路に供給し、
    第３クロック信号及び前記第３クロック信号と異なる第４クロック信号を生成して前記第２サブゲート回路に供給することを特徴とする請求項９に記載の表示装置。
11. 前記第１サブゲート回路は、
    前記２次元画像モード及び前記３次元画像モードの場合に、前記交流信号である前記第１垂直開始信号に基づいてハイレベル及びローレベルを有する第１サブゲート信号を生成することを特徴とする請求項１０に記載の表示装置。
12. 前記第２サブゲート回路は、
    前記２次元画像モードの場合に、前記交流信号である前記第２垂直開始信号に基づいてハイレベル及びローレベルを有する第２サブゲート信号を生成し、
    前記３次元画像モードの場合に、前記直流信号である前記第２垂直開始信号に基づいてローレベルの第２サブゲート信号を生成することを特徴とする請求項１０に記載の表示装置。
13. 前記第１及び第２サブゲート回路の各々にはオフ電圧が印加され、
    前記第１サブゲート信号または前記第２サブゲート信号のハイレベルは、前記第１、第２、第３、または、第４クロック信号のハイレベルと同一であり、
    前記第１サブゲート信号または前記第２サブゲート信号のローレベルは前記オフ電圧のレベルと同一であることを特徴とする請求項１２に記載の表示装置。
14. 前記タイミング制御部は、
    前記３次元画像モードの場合に、第Ｎ（Ｎは自然数）フレームに左眼用画像信号を受信し、第（Ｎ＋１）フレームにブラック画像信号を受信し、第（Ｎ＋２）フレームに右眼用画像信号を受信することを特徴とする請求項７に記載の表示装置。
15. 前記データ駆動部は、前記ブラック画像信号に対応する前記データ電圧を前記データ配線に供給しないことを特徴とする請求項９に記載の表示装置。

Images