JP6070924B2 - Semiconductor elements and electronic equipment - Google Patents

Semiconductor elements and electronic equipment Download PDF

Info

Publication number
JP6070924B2
JP6070924B2 JP2012151739A JP2012151739A JP6070924B2 JP 6070924 B2 JP6070924 B2 JP 6070924B2 JP 2012151739 A JP2012151739 A JP 2012151739A JP 2012151739 A JP2012151739 A JP 2012151739A JP 6070924 B2 JP6070924 B2 JP 6070924B2
Authority
JP
Japan
Prior art keywords
semiconductor element
silicon body
groove
wiring
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012151739A
Other languages
Japanese (ja)
Other versions
JP2014016165A (en
Inventor
秀逸 河野
秀逸 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012151739A priority Critical patent/JP6070924B2/en
Publication of JP2014016165A publication Critical patent/JP2014016165A/en
Application granted granted Critical
Publication of JP6070924B2 publication Critical patent/JP6070924B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体素子および電子機器に関する。   The present invention relates to a semiconductor element and an electronic device.

近年、例えばシリコンMEMS(Micro Electro Mechanical
System)技術を用いて、小型な半導体素子を実現する技術が注目されている。
In recent years, for example, silicon MEMS (Micro Electro Mechanical)
A technique for realizing a small-sized semiconductor element by using a (System) technique has attracted attention.

半導体素子は、例えば、固定電極と可動電極との間の静電容量に基づいて、加速度や角速度等の物理量を検出する物理量センサー素子として用いられる。このような半導体素子は、例えば、配線と固定電極との電気的な接続を可能とするコンタクト部を含んで構成されている。   The semiconductor element is used, for example, as a physical quantity sensor element that detects a physical quantity such as acceleration or angular velocity based on the capacitance between the fixed electrode and the movable electrode. Such a semiconductor element includes, for example, a contact portion that enables electrical connection between a wiring and a fixed electrode.

例えば特許文献1では、電気的な接続を可能とする部材として、半田によって形成されたメタルバンプを用いることが開示されている。   For example, Patent Document 1 discloses using metal bumps formed of solder as a member that enables electrical connection.

特開2009−74979号公報JP 2009-74979 A

しかしながら、特許文献1に記載された技術では、半田によって形成されたメタルバンプを用いているため、例えばメタルバンプが酸化すること等により、抵抗が高くなることがある。これにより、半導体素子の信頼性が低下することがある。半導体素子において電気的な接続は、低抵抗であることが望まれている。   However, since the technique described in Patent Document 1 uses metal bumps formed of solder, the resistance may increase due to, for example, oxidation of the metal bumps. This may reduce the reliability of the semiconductor element. In a semiconductor element, electrical connection is desired to have a low resistance.

本発明のいくつかの態様に係る目的の1つは、高い信頼性を有することができる半導体素子を提供することにある。また、本発明のいくつかの態様に係る目的の1つは、上記半導体素子を含む電子機器を提供することにある。   An object of some aspects of the present invention is to provide a semiconductor device that can have high reliability. Another object of some embodiments of the present invention is to provide an electronic device including the semiconductor element.

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することができる。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following aspects or application examples.

[適用例1]
本適用例に係る半導体素子は、
溝部が設けられている絶縁基板と、
前記溝部内に設けられ、シリコン体と電気的に接続されているコンタクト部と、
前記シリコン体と前記コンタクト部との間に設けられ、前記シリコン体と前記コンタクト部とを接続しているシリサイド層と、
を含む。
[Application Example 1]
The semiconductor element according to this application example is
An insulating substrate provided with a groove,
A contact portion provided in the groove and electrically connected to the silicon body;
A silicide layer provided between the silicon body and the contact portion and connecting the silicon body and the contact portion;
including.

このような半導体素子によれば、シリサイド層によって、シリコン体とコンタクト部とは、低抵抗で電気的に接続されている。その結果、このような半導体素子は、高い信頼性を有することができる。   According to such a semiconductor element, the silicon body and the contact portion are electrically connected with low resistance by the silicide layer. As a result, such a semiconductor element can have high reliability.

[適用例2]
本適用例に係る半導体素子において、
前記シリサイド層は、前記シリコン体を構成するシリコンと前記コンタクト部を構成する物質とが反応することによって形成されてもよい。
[Application Example 2]
In the semiconductor element according to this application example,
The silicide layer may be formed by a reaction between silicon constituting the silicon body and a substance constituting the contact portion.

このような半導体素子によれば、シリコン体のシリコンとコンタクト部の物質とが化学的に結合してシリサイド層を形成するため、物理的に接触しているだけの場合に比べて、シリコン体とコンタクト部とを高い強度で電気的に接続することができる。   According to such a semiconductor element, since the silicon in the silicon body and the substance in the contact portion are chemically bonded to form a silicide layer, the silicon body and the silicon body The contact portion can be electrically connected with high strength.

[適用例3]
本適用例に係る半導体素子において、
前記コンタクト部の材質は、白金であってもよい。
[Application Example 3]
In the semiconductor element according to this application example,
The contact portion may be made of platinum.

このような半導体素子によれば、コンタクト部は、酸化され難く、シリコン体とコンタクト部とは、より確実に、低抵抗で電気的に接続されている。また、例えば、コンタクト部に形成された酸化膜を除去する工程が不要となるので、工程の簡略化を図ることができる。   According to such a semiconductor element, the contact portion is not easily oxidized, and the silicon body and the contact portion are more reliably electrically connected with low resistance. In addition, for example, the process of removing the oxide film formed on the contact portion is not necessary, so that the process can be simplified.

[適用例4]
本適用例に係る半導体素子において、
前記溝部内に設けられている配線を含み、
前記配線は、前記コンタクト部および前記シリサイド層を介して、前記シリコン体と電気的に接続されていてもよい。
[Application Example 4]
In the semiconductor element according to this application example,
Including wiring provided in the groove,
The wiring may be electrically connected to the silicon body via the contact portion and the silicide layer.

このような半導体素子は、高い信頼性を有することができる。   Such a semiconductor element can have high reliability.

[適用例5]
本適用例に係る半導体素子において、
前記溝部内に設けられ、前記コンタクト部と前記配線との間に配置され、金またはアルミニウムを用いた接続金属を含み、
前記配線は、前記接続金属を介して、前記シリコン体と電気的に接続されていてもよい。
[Application Example 5]
In the semiconductor element according to this application example,
Provided in the groove portion, disposed between the contact portion and the wiring, including a connection metal using gold or aluminum,
The wiring may be electrically connected to the silicon body via the connection metal.

このような半導体素子によれば、接続部を押し潰しつつ、絶縁基板とシリコン体となるシリコン基板とを接合(例えば陽極接合)することができる。したがって、コンタクト部とシリコン体との電気的接続を確保しつつ、より確実に、絶縁基板とシリコン体とを接合することができる。   According to such a semiconductor element, the insulating substrate and the silicon substrate to be a silicon body can be bonded (for example, anodic bonding) while crushing the connection portion. Therefore, it is possible to more reliably join the insulating substrate and the silicon body while securing the electrical connection between the contact portion and the silicon body.

[適用例6]
本適用例に係る半導体素子において、
前記溝部内には、前記絶縁基板と一体に凸部が設けられ、
前記凸部の高さは、前記溝部の深さよりも小さく、
前記コンタクト部は、前記シリコン体と前記凸部との間に設けられていてもよい。
[Application Example 6]
In the semiconductor element according to this application example,
A convex portion is provided integrally with the insulating substrate in the groove portion,
The height of the convex part is smaller than the depth of the groove part,
The contact portion may be provided between the silicon body and the convex portion.

このような半導体素子によれば、コンタクト部とシリコン体との電気的接続を確保しつつ、より確実に、絶縁基板とシリコン基板とを接合(例えば陽極接合)することができる。   According to such a semiconductor element, the insulating substrate and the silicon substrate can be more reliably bonded (for example, anodic bonding) while ensuring electrical connection between the contact portion and the silicon body.

[適用例7]
本適用例に係る半導体素子は、
溝部内に配線が設けられている絶縁基板と、
前記溝部を跨いで設けられているシリコン体と、
前記溝部内に前記絶縁基板と一体に設けられ、且つ前記溝部の深さよりも高さが小さい凸部と、を備え、
前記配線は、前記凸部の頂面上にまで延在して、前記シリコン体と前記凸部との間に設けられ、
前記シリコン体と前記配線との界面にはシリサイド層が設けられている。
[Application Example 7]
The semiconductor element according to this application example is
An insulating substrate in which wiring is provided in the groove,
A silicon body provided across the groove,
A convex portion provided integrally with the insulating substrate in the groove portion and having a height smaller than the depth of the groove portion,
The wiring extends to the top surface of the convex portion and is provided between the silicon body and the convex portion,
A silicide layer is provided at the interface between the silicon body and the wiring.

このような半導体素子によれば、シリサイド層によって、シリコン体と配線とは、低抵抗で電気的に接続されている。その結果、このような半導体素子は、高い信頼性を有することができる。   According to such a semiconductor element, the silicon body and the wiring are electrically connected with low resistance by the silicide layer. As a result, such a semiconductor element can have high reliability.

[適用例8]
本適用例に係る半導体素子において、
前記配線の材質は、白金であってもよい。
[Application Example 8]
In the semiconductor element according to this application example,
The material of the wiring may be platinum.

このような半導体素子によれば、配線は、酸化され難く、シリコン体と配線とは、より確実に、低抵抗で電気的に接続されている。また、例えば、配線に形成された酸化膜を除去する工程が不要となるので、工程の簡略化を図ることができる。   According to such a semiconductor element, the wiring is not easily oxidized, and the silicon body and the wiring are more reliably electrically connected with low resistance. Further, for example, the process of removing the oxide film formed on the wiring becomes unnecessary, so that the process can be simplified.

[適用例9]
本適用例に係る半導体素子において、
前記絶縁基板と前記シリコン体との間に設けられている絶縁層を含んでいてもよい。
[Application Example 9]
In the semiconductor element according to this application example,
An insulating layer provided between the insulating substrate and the silicon body may be included.

このような半導体素子によれば、コンタクト部とシリコン体との電気的接続を確保しつつ、より確実に、絶縁基板とシリコン基板とを接合(例えば陽極接合)することができる。   According to such a semiconductor element, the insulating substrate and the silicon substrate can be more reliably bonded (for example, anodic bonding) while ensuring electrical connection between the contact portion and the silicon body.

[適用例10]
本適用例に係る半導体素子において、
前記シリコン体は、
可動部と、
前記可動部に設けられた可動電極部と、
前記絶縁基板上に設けられ、且つ、前記可動電極部に対向して配置された固定電極部と、を含んでいてもよい。
[Application Example 10]
In the semiconductor element according to this application example,
The silicon body is
Moving parts;
A movable electrode portion provided on the movable portion;
And a fixed electrode portion provided on the insulating substrate and disposed to face the movable electrode portion.

このような半導体素子によれば、高い信頼性を有することができる。   Such a semiconductor element can have high reliability.

[適用例11]
本適用例に係る電子機器は、
本適用例に係る半導体素子を含む。
[Application Example 11]
The electronic device according to this application example is
The semiconductor device according to this application example is included.

このような電子機器によれば、本適用例に係る半導体素子を含むため、高い信頼性を有することができる。   According to such an electronic device, since the semiconductor element according to the application example is included, high reliability can be obtained.

第1の実施形態に係る半導体素子を模式的に示す平面図。The top view which shows typically the semiconductor element which concerns on 1st Embodiment. 第1の実施形態に係る半導体素子を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the semiconductor element according to the first embodiment. 第1の実施形態に係る半導体素子を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the semiconductor element according to the first embodiment. 第1の実施形態に係る半導体素子を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the semiconductor element according to the first embodiment. 第1の実施形態に係る半導体素子の製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the semiconductor element which concerns on 1st Embodiment. 第1の実施形態に係る半導体素子の製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the semiconductor element which concerns on 1st Embodiment. 第1の実施形態に係る半導体素子の製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the semiconductor element which concerns on 1st Embodiment. 第1の実施形態に係る半導体素子の製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the semiconductor element which concerns on 1st Embodiment. 第1の実施形態の第1変形例に係る半導体素子を模式的に示す断面図。Sectional drawing which shows typically the semiconductor element which concerns on the 1st modification of 1st Embodiment. 第1の実施形態の第2変形例に係る半導体素子を模式的に示す断面図。Sectional drawing which shows typically the semiconductor element which concerns on the 2nd modification of 1st Embodiment. 第2の実施形態に係る半導体素子を模式的に示す断面図。Sectional drawing which shows typically the semiconductor element which concerns on 2nd Embodiment. 第2の実施形態の変形例に係る半導体素子を模式的に示す断面図。Sectional drawing which shows typically the semiconductor element which concerns on the modification of 2nd Embodiment. 第2の実施形態の変形例に係る半導体素子の製造工程を模式的に示す断面図。Sectional drawing which shows typically the manufacturing process of the semiconductor element which concerns on the modification of 2nd Embodiment. 第3の実施形態に係る電子機器を模式的に示す斜視図。The perspective view which shows typically the electronic device which concerns on 3rd Embodiment. 第3の実施形態に係る電子機器を模式的に示す斜視図。The perspective view which shows typically the electronic device which concerns on 3rd Embodiment. 第3の実施形態に係る電子機器を模式的に示す斜視図。The perspective view which shows typically the electronic device which concerns on 3rd Embodiment.

以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. In addition, not all of the configurations described below are essential constituent requirements of the present invention.

1. 第1の実施形態
1.1. 半導体素子
まず、第1の実施形態に係る半導体素子について、図面を参照しながら説明する。図1は、第1の実施形態に係る半導体素子100を模式的に示す平面図である。図2は、第1の実施形態に係る半導体素子100を模式的に示す図1のII−II線断面図である。図3は、第1の実施形態に係る半導体素子100を模式的に示す図1のII−II線断面図であって、図2の破線で囲まれた領域Aの拡大図である。図4は、第1の実施形態に係る半導体素子100を模式的に示す図1のIV−IV線断面図である。
1. 1. First embodiment 1.1. Semiconductor Device First, the semiconductor device according to the first embodiment will be described with reference to the drawings. FIG. 1 is a plan view schematically showing the semiconductor element 100 according to the first embodiment. 2 is a cross-sectional view taken along line II-II in FIG. 1 schematically showing the semiconductor element 100 according to the first embodiment. 3 is a cross-sectional view taken along the line II-II in FIG. 1 schematically showing the semiconductor element 100 according to the first embodiment, and is an enlarged view of a region A surrounded by a broken line in FIG. 4 is a cross-sectional view taken along the line IV-IV in FIG. 1 schematically showing the semiconductor element 100 according to the first embodiment.

なお、便宜上、図1では、蓋体60を透視し、絶縁層40を省略して図示している。また、図2では、密着層32、シリサイド層34、および絶縁層40を省略して図示している。また、図1〜図4および以下に示す図5〜図13では、互いに直交する3つの軸として、X軸、Y軸、Z軸を図示している。   For convenience, in FIG. 1, the lid body 60 is seen through and the insulating layer 40 is omitted. In FIG. 2, the adhesion layer 32, the silicide layer 34, and the insulating layer 40 are omitted. 1 to 4 and FIGS. 5 to 13 shown below, the X axis, the Y axis, and the Z axis are illustrated as three axes orthogonal to each other.

以下では、半導体素子100が、水平方向(X軸方向)の加速度を検出する加速度センサー素子(静電容量型MEMS加速度センサー素子)である場合について説明する。   Hereinafter, a case where the semiconductor element 100 is an acceleration sensor element (capacitive MEMS acceleration sensor element) that detects acceleration in the horizontal direction (X-axis direction) will be described.

半導体素子100は、図1〜図4に示すように、絶縁基板10と、コンタクト部30と、シリサイド層34と、シリコン体80と、を含む。シリコン体80は、固定部81,82と、連結部84,85と、可動部86と、可動電極部87と、固定電極部88,89と、を有することができる。さらに、半導体素子100は、配線20,22,24と、密着層32と、絶縁層40と、接続端子50,52,54と、蓋体60と、を有することができる。   As shown in FIGS. 1 to 4, the semiconductor element 100 includes an insulating substrate 10, a contact portion 30, a silicide layer 34, and a silicon body 80. The silicon body 80 can have fixed portions 81 and 82, connecting portions 84 and 85, a movable portion 86, a movable electrode portion 87, and fixed electrode portions 88 and 89. Further, the semiconductor element 100 can include wirings 20, 22, 24, an adhesion layer 32, an insulating layer 40, connection terminals 50, 52, 54, and a lid body 60.

絶縁基板10の材質は、例えば、ガラスである。絶縁基板10は、図2に示すように、第1面(具体的には上面)11と、第1面11と反対側の第2面(具体的には下面)12と、を有している。図示の例では、第1面11は、+Z軸方向を向いており、第2面12は、−Z軸方向を向いている。第1面11には、凹部13が設けられている。第1面11には、さらに、溝部14,15,16が設けられている。   The material of the insulating substrate 10 is, for example, glass. As shown in FIG. 2, the insulating substrate 10 has a first surface (specifically, an upper surface) 11 and a second surface (specifically, a lower surface) 12 opposite to the first surface 11. Yes. In the illustrated example, the first surface 11 faces the + Z axis direction, and the second surface 12 faces the −Z axis direction. A recess 13 is provided in the first surface 11. The first surface 11 is further provided with groove portions 14, 15 and 16.

凹部13の上方(+Z軸方向側)には、シリコン体80の可動部86および可動電極部87が配置されている。凹部13によって、可動部86および可動電極部87は、絶縁基板10に妨害されることなく、所望の方向に可動することができる。凹部13の平面形状
(Z軸方向から見たときの形状)は、特に限定されないが、図1に示す例では、矩形である。
A movable portion 86 and a movable electrode portion 87 of the silicon body 80 are arranged above the recess 13 (+ Z axis direction side). The concave portion 13 allows the movable portion 86 and the movable electrode portion 87 to move in a desired direction without being obstructed by the insulating substrate 10. The planar shape of the recess 13 (the shape when viewed from the Z-axis direction) is not particularly limited, but is rectangular in the example shown in FIG.

溝部14は、図1に示すように平面視において(Z軸方向から見て)、凹部13の外周に沿うように設けられている。溝部14は、絶縁基板10および蓋体60によって囲まれるキャビティー62の内側から外側まで延出している。溝部14は、例えば、配線20および接続端子50の平面形状に対応した平面形状を有している。   As shown in FIG. 1, the groove 14 is provided along the outer periphery of the recess 13 in a plan view (as viewed from the Z-axis direction). The groove 14 extends from the inside to the outside of the cavity 62 surrounded by the insulating substrate 10 and the lid body 60. The groove part 14 has a planar shape corresponding to the planar shape of the wiring 20 and the connection terminal 50, for example.

溝部15は、平面視において、凹部13の外周に沿うように設けられている。図1に示す例では、溝部15は、溝部14の外側に設けられ、溝部14を囲むように設けられている。溝部15は、キャビティー62の内側から外側まで延出している。溝部15は、例えば、配線22および接続端子52の平面形状に対応した平面形状を有している。   The groove 15 is provided along the outer periphery of the recess 13 in plan view. In the example shown in FIG. 1, the groove portion 15 is provided outside the groove portion 14 and is provided so as to surround the groove portion 14. The groove portion 15 extends from the inside to the outside of the cavity 62. For example, the groove 15 has a planar shape corresponding to the planar shapes of the wiring 22 and the connection terminal 52.

溝部16は、キャビティー62の内側から外側まで延出している。溝部16は、例えば、配線24および接続端子54の平面形状に対応した平面形状を有している。   The groove portion 16 extends from the inside to the outside of the cavity 62. The groove portion 16 has, for example, a planar shape corresponding to the planar shapes of the wiring 24 and the connection terminal 54.

配線20は、溝部14内に設けられている。より具体的には、配線20は、溝部14の底面(溝部14を規定する絶縁基板10の面)14aに設けられている。配線20は、図3に示すように、密着層32、コンタクト部30、およびシリサイド層34を介して、シリコン体80の第1固定電極部88と電気的に接続されている。   The wiring 20 is provided in the groove 14. More specifically, the wiring 20 is provided on the bottom surface (the surface of the insulating substrate 10 that defines the groove portion 14) 14 a of the groove portion 14. As shown in FIG. 3, the wiring 20 is electrically connected to the first fixed electrode portion 88 of the silicon body 80 via the adhesion layer 32, the contact portion 30, and the silicide layer 34.

配線22は、溝部15内に設けられている。より具体的には、配線22は、溝部15の底面15aに設けられている。配線22は、密着層32、コンタクト部30、およびシリサイド層34を介して、シリコン体80の第2固定電極部89と電気的に接続されている。   The wiring 22 is provided in the groove 15. More specifically, the wiring 22 is provided on the bottom surface 15 a of the groove portion 15. The wiring 22 is electrically connected to the second fixed electrode portion 89 of the silicon body 80 through the adhesion layer 32, the contact portion 30, and the silicide layer 34.

配線24は、溝部16内に設けられている。より具体的には、配線24は、溝部16の底面16aに設けられている。配線24は、図4に示すように、密着層32、コンタクト部30、およびシリサイド層34を介して、シリコン体80の第1固定部81と電気的に接続されている。   The wiring 24 is provided in the groove 16. More specifically, the wiring 24 is provided on the bottom surface 16 a of the groove 16. As shown in FIG. 4, the wiring 24 is electrically connected to the first fixing portion 81 of the silicon body 80 via the adhesion layer 32, the contact portion 30, and the silicide layer 34.

配線20,22,24の厚さ(Z軸方向の大きさ)は、例えば、10nm以上1μm以下である。配線20,22,24の材質は、例えば、ITO(Indium Tin Oxide)、FTO(Fluorine−doped Tin Oxide)、ガリウムがドープされた酸化亜鉛、アルミニウム、金、白金、チタン、タングステン、クロム等である。配線20,22,24として、ITO等の透明電極材料を用いた場合、絶縁基板10が透明である場合に、例えば、配線20,22,24上に発生する可能性のある異物の検査を、絶縁基板10の第2面12側から観察することで、簡便に行うことができる。配線20,22,24としてITO等の透明電極材料を用いない場合は、溝部14,15,16内を観察することができず、品質確保が困難となる場合がある。   The thickness (size in the Z-axis direction) of the wirings 20, 22, and 24 is, for example, 10 nm or more and 1 μm or less. The materials of the wirings 20, 22, and 24 are, for example, ITO (Indium Tin Oxide), FTO (Fluorine-doped Tin Oxide), zinc oxide doped with gallium, aluminum, gold, platinum, titanium, tungsten, chromium, and the like. . When a transparent electrode material such as ITO is used as the wirings 20, 22, and 24, when the insulating substrate 10 is transparent, for example, inspection of foreign matters that may occur on the wirings 20, 22, and 24 is performed. By observing from the 2nd surface 12 side of the insulated substrate 10, it can carry out simply. When a transparent electrode material such as ITO is not used as the wirings 20, 22, and 24, the inside of the groove portions 14, 15, and 16 cannot be observed, and it may be difficult to ensure quality.

コンタクト部30は、平面視において溝部14,15,16内に設けられている。図示の例では、コンタクト部30は、溝部14,15,16内に設けられ、シリコン体80と電気的に接続されている。コンタクト部30は、密着層32を介して、配線20,22,24上に設けられている。より具体的には、コンタクト部30は、配線20と第1固定電極部88と間、配線22と第2固定電極部89との間、および配線24と第1固定部81との間に設けられている。コンタクト部30の材質は、例えば、白金である。コンタクト部30は、例えば、白金バンプである。コンタクト部30の厚さは、例えば、10nm以上1μm以下である。   The contact part 30 is provided in the groove parts 14, 15 and 16 in a plan view. In the illustrated example, the contact portion 30 is provided in the groove portions 14, 15, and 16 and is electrically connected to the silicon body 80. The contact part 30 is provided on the wirings 20, 22, 24 via the adhesion layer 32. More specifically, the contact part 30 is provided between the wiring 20 and the first fixed electrode part 88, between the wiring 22 and the second fixed electrode part 89, and between the wiring 24 and the first fixed part 81. It has been. The material of the contact part 30 is, for example, platinum. The contact part 30 is, for example, a platinum bump. The thickness of the contact part 30 is, for example, 10 nm or more and 1 μm or less.

密着層32は、配線20,22,24と、コンタクト部30と、の間に設けられている。密着層32の材質は、例えば、チタン、窒化チタン、チタンタングステン等である。密着層32の厚さは、例えば、10nm程度である。密着層32は、配線20,22,24と、コンタクト部30と、の密着性を高くすることができる。   The adhesion layer 32 is provided between the wirings 20, 22, 24 and the contact part 30. The material of the adhesion layer 32 is, for example, titanium, titanium nitride, titanium tungsten, or the like. The thickness of the adhesion layer 32 is, for example, about 10 nm. The adhesion layer 32 can increase the adhesion between the wiring 20, 22, 24 and the contact portion 30.

シリサイド層34は、シリコン体80とコンタクト部30との間に設けられ、シリコン体80とコンタクト部30とを接続している。より具体的には、シリサイド層34は、第1固定電極部88とコンタクト部30との間、第2固定電極部89とコンタクト部30との間、および第1固定部81とコンタクト部30との間に設けられている。   The silicide layer 34 is provided between the silicon body 80 and the contact portion 30, and connects the silicon body 80 and the contact portion 30. More specifically, the silicide layer 34 is formed between the first fixed electrode portion 88 and the contact portion 30, between the second fixed electrode portion 89 and the contact portion 30, and between the first fixed portion 81 and the contact portion 30. It is provided between.

シリサイド層34は、シリコン体80のシリコン(シリコン体80となるシリコン基板80aのシリコン)とコンタクト部30の物質とが反応することによって形成される。より具体的には、シリコン体80となるシリコン基板80a(図8参照)と絶縁基板10とを陽極接合する際に、シリコン基板80aのシリコンとコンタクト部30の白金とが反応することにより、シリサイド層34が形成される。シリサイド層34としては、白金シリサイド層を用いることができる。シリサイド層34の厚さは、特に限定されず、コンタクト層30の厚さや陽極接合の条件(温度、時間)等によって適宜決定されるが、例えば、1nm以上1μm以下である。   The silicide layer 34 is formed by the reaction of silicon of the silicon body 80 (silicon of the silicon substrate 80a to be the silicon body 80) and the substance of the contact portion 30. More specifically, when the silicon substrate 80a (see FIG. 8) to be the silicon body 80 and the insulating substrate 10 are anodic bonded, the silicon of the silicon substrate 80a reacts with the platinum of the contact portion 30 to thereby form silicide. Layer 34 is formed. As the silicide layer 34, a platinum silicide layer can be used. The thickness of the silicide layer 34 is not particularly limited, and is appropriately determined depending on the thickness of the contact layer 30 and the conditions (temperature, time) of anodic bonding, and is, for example, 1 nm or more and 1 μm or less.

絶縁層40は、配線20,22,24の一部を覆って設けられている。より具体的には、絶縁層40は、配線20,22,24の、コンタクト部30が形成されている領域を避けて、設けられている。図4に示すように、配線20,22,24上に接続端子50,52,54が形成される場合は、絶縁層40は、接続端子50,52,54が形成される領域も避けて設けられている。絶縁層40の材質は、例えば、酸化シリコンである。絶縁層40の厚さは、例えば、10nm以上200nm以下である。   The insulating layer 40 is provided so as to cover a part of the wiring 20, 22, 24. More specifically, the insulating layer 40 is provided so as to avoid the regions of the wirings 20, 22, and 24 where the contact portions 30 are formed. As shown in FIG. 4, when the connection terminals 50, 52, 54 are formed on the wirings 20, 22, 24, the insulating layer 40 is provided to avoid the region where the connection terminals 50, 52, 54 are formed. It has been. The material of the insulating layer 40 is, for example, silicon oxide. The thickness of the insulating layer 40 is, for example, not less than 10 nm and not more than 200 nm.

接続端子50,52,54は、それぞれ溝部14,15,16内に設けられている。接続端子50,52,54は、それぞれ配線20,22,24と接続されている。したがって、接続端子50は、第1固定電極部88と電気的に接続されている。接続端子52は、第2固定電極部89と電気的に接続されている。接続端子54は、第1固定部81と電気的に接続されている。   The connection terminals 50, 52, and 54 are provided in the groove portions 14, 15, and 16, respectively. The connection terminals 50, 52, and 54 are connected to the wirings 20, 22, and 24, respectively. Therefore, the connection terminal 50 is electrically connected to the first fixed electrode portion 88. The connection terminal 52 is electrically connected to the second fixed electrode portion 89. The connection terminal 54 is electrically connected to the first fixing portion 81.

接続端子50,52,54は、平面視において蓋体60と重ならない位置に(キャビティー62の外側に)設けられている。接続端子50,52,54の材質は、例えば、配線20,22,24と同じである。   The connection terminals 50, 52, and 54 are provided at positions that do not overlap the lid body 60 in plan view (outside the cavity 62). The material of the connection terminals 50, 52, and 54 is the same as that of the wirings 20, 22, and 24, for example.

蓋体60は、絶縁基板10上に(第1面11に)載置(接合)されている。蓋体60は、容器状の形状を有しており、絶縁基板10と接合されることにより、キャビティー62を形成することができる。例えば、図4に示す絶縁層40と蓋体60との間の空隙(溝部16内の空隙)2は、接着部材(図示せず)等によって埋められていてもよく、この場合、キャビティー62は、不活性ガス(例えば窒素ガス)雰囲気で密閉されていてもよい。   The lid 60 is placed (joined) on the insulating substrate 10 (on the first surface 11). The lid 60 has a container shape, and can be formed with a cavity 62 by being joined to the insulating substrate 10. For example, the gap (the gap in the groove 16) 2 between the insulating layer 40 and the lid 60 shown in FIG. 4 may be filled with an adhesive member (not shown) or the like. May be sealed in an inert gas (for example, nitrogen gas) atmosphere.

蓋体60の材質は、例えば、シリコン、ガラスなどである。蓋体60と絶縁基板10との接合方法は、特に限定されないが、例えば、絶縁基板10の材質がガラスであり、蓋体60の材質がシリコンである場合は、絶縁基板10と蓋体60とを陽極接合することができる。   The material of the lid 60 is, for example, silicon or glass. A method for joining the lid 60 and the insulating substrate 10 is not particularly limited. For example, when the material of the insulating substrate 10 is glass and the material of the lid 60 is silicon, the insulating substrate 10 and the lid 60 are Can be anodically bonded.

シリコン体80は、絶縁基板10上に(第1面11に)支持されている。シリコン体80は、キャビティー62に収容されている。シリコン体80の材質は、リン、ボロン等の不純物がドープされることにより導電性が付与されたシリコンである。   The silicon body 80 is supported on the insulating substrate 10 (on the first surface 11). The silicon body 80 is accommodated in the cavity 62. The material of the silicon body 80 is silicon imparted with conductivity by being doped with impurities such as phosphorus and boron.

シリコン体80の可動部86は、X軸方向の加速度の変化に応じて、連結部84,85を弾性変形させながら、X軸方向(+X軸方向または−X軸方向)に変位する。このような変位に伴って、可動電極部87と第1固定電極部88との間の隙間、および可動電極部87と第2固定電極部89との間の隙間の大きさが変化する。すなわち、このような変位に伴って、可動電極部87と第1固定電極部88との間の静電容量、および可動電極部87と第2固定電極部89との間の静電容量の大きさが変化する。これらの静電容量の変化に基づいて、半導体素子100は、X軸方向の加速度を検出することができる。   The movable portion 86 of the silicon body 80 is displaced in the X-axis direction (+ X-axis direction or −X-axis direction) while elastically deforming the connecting portions 84 and 85 according to the change in acceleration in the X-axis direction. With such a displacement, the size of the gap between the movable electrode portion 87 and the first fixed electrode portion 88 and the size of the gap between the movable electrode portion 87 and the second fixed electrode portion 89 change. That is, with such a displacement, the capacitance between the movable electrode portion 87 and the first fixed electrode portion 88 and the capacitance between the movable electrode portion 87 and the second fixed electrode portion 89 are increased. Changes. Based on these changes in capacitance, the semiconductor element 100 can detect acceleration in the X-axis direction.

第1固定部81および第2固定部82は、絶縁基板10の第1面11に接合されている。図1に示す例では、固定部81,82は、平面視において、凹部13の外周縁を跨ぐように設けられている。固定部81,82の平面形状は、例えば、矩形である。   The first fixing portion 81 and the second fixing portion 82 are joined to the first surface 11 of the insulating substrate 10. In the example shown in FIG. 1, the fixing portions 81 and 82 are provided so as to straddle the outer peripheral edge of the recess 13 in plan view. The planar shape of the fixing portions 81 and 82 is, for example, a rectangle.

第1固定部81は、溝部16を跨いで設けられている。図1に示す例では、第1固定部81の一部は、溝部16と重なっている。第1固定部81は、図4に示すように、シリサイド層34、コンタクト部30、密着層32、および配線24を介して、接続端子54と電気的に接続されている。   The first fixing portion 81 is provided across the groove portion 16. In the example shown in FIG. 1, a part of the first fixing portion 81 overlaps the groove portion 16. As shown in FIG. 4, the first fixing portion 81 is electrically connected to the connection terminal 54 via the silicide layer 34, the contact portion 30, the adhesion layer 32, and the wiring 24.

可動部86は、図1に示すように、第1固定部81と第2固定部82との間に設けられている。図1に示す例では、可動部86の平面形状は、X軸に沿った長辺を有する矩形である。   As shown in FIG. 1, the movable portion 86 is provided between the first fixed portion 81 and the second fixed portion 82. In the example illustrated in FIG. 1, the planar shape of the movable portion 86 is a rectangle having a long side along the X axis.

連結部84,85は、可動部86と固定部81,82とを連結している。より具体的には、第1連結部84は、可動部86と第1固定部81とを連結し、第2連結部85は、可動部86と第2固定部82とを連結している。連結部84,85は、所望のばね定数を持ち、X軸方向に可動部86を変位し得るように構成されている。図1に示す例では、第1連結部84は、Y軸方向に往復しながらX軸方向に延びる形状をなす2つの梁84a,84bによって構成されている。同様に、第2連結部85は、Y軸方向に往復しながらX軸方向に延びる形状をなす2つの梁85a,85bによって構成されている。   The connecting portions 84 and 85 connect the movable portion 86 and the fixed portions 81 and 82. More specifically, the first connecting portion 84 connects the movable portion 86 and the first fixed portion 81, and the second connecting portion 85 connects the movable portion 86 and the second fixed portion 82. The connecting portions 84 and 85 have a desired spring constant and are configured to be able to displace the movable portion 86 in the X-axis direction. In the example shown in FIG. 1, the first connecting portion 84 is configured by two beams 84 a and 84 b having a shape extending in the X-axis direction while reciprocating in the Y-axis direction. Similarly, the 2nd connection part 85 is comprised by two beams 85a and 85b which make the shape extended in a X-axis direction, reciprocating in a Y-axis direction.

可動電極部87は、可動部86に接続されている。可動電極部87は、可動部86に設けられている。可動電極部87は、複数設けられている。可動電極部87は、可動部86から+Y軸方向および−Y軸方向に突出し、櫛歯状をなすようにX軸方向に並んでいる。   The movable electrode portion 87 is connected to the movable portion 86. The movable electrode portion 87 is provided on the movable portion 86. A plurality of movable electrode portions 87 are provided. The movable electrode portion 87 protrudes from the movable portion 86 in the + Y axis direction and the −Y axis direction, and is arranged in the X axis direction so as to form a comb shape.

固定電極部88,89は、絶縁基板10上に設けられ、可動電極部87に対向して配置されている。固定電極部88,89は、一方の端部が固定端として絶縁基板10の第1面11に接合され、他方の端部が自由端として可動部86側へ延出している。固定電極部88,89の各々は、複数設けられている。固定電極部88,89は、櫛歯状をなすようにX軸方向に交互に並んでいる。固定電極部88,89は、可動電極部87に対して間隔を隔てて対向して設けられている。図1に示す例では、第1固定電極部88は、可動電極部87の一方側(−X軸方向側)に配置され、第2固定電極部89は、他方側(+X軸方向側)に配置されている。例えば、第1固定電極部88の可動電極部87と対向する面積と、第2固定電極部89の可動電極部87と対向する面積とは、同じである。   The fixed electrode portions 88 and 89 are provided on the insulating substrate 10 and are disposed to face the movable electrode portion 87. The fixed electrode portions 88 and 89 have one end joined to the first surface 11 of the insulating substrate 10 as a fixed end, and the other end extended to the movable portion 86 side as a free end. A plurality of fixed electrode portions 88 and 89 are provided. The fixed electrode portions 88 and 89 are alternately arranged in the X-axis direction so as to form a comb shape. The fixed electrode portions 88 and 89 are provided to face the movable electrode portion 87 with a space therebetween. In the example shown in FIG. 1, the first fixed electrode portion 88 is disposed on one side (−X axis direction side) of the movable electrode portion 87, and the second fixed electrode portion 89 is disposed on the other side (+ X axis direction side). Has been placed. For example, the area of the first fixed electrode portion 88 facing the movable electrode portion 87 is the same as the area of the second fixed electrode portion 89 facing the movable electrode portion 87.

第1固定電極部88は、溝部14,15を跨いで設けられている。図1に示す例では、第1固定電極部88は、溝部14,15と交差している。第1固定電極部88は、シリサイド層34、コンタクト部30、密着層32、および配線20を介して、接続端子50と電気的に接続されている。   The first fixed electrode portion 88 is provided across the groove portions 14 and 15. In the example shown in FIG. 1, the first fixed electrode portion 88 intersects the groove portions 14 and 15. The first fixed electrode portion 88 is electrically connected to the connection terminal 50 via the silicide layer 34, the contact portion 30, the adhesion layer 32, and the wiring 20.

第2固定電極部89は、溝部14,15を跨いで設けられている。図1に示す例では、
第2固定電極部89は、溝部14,15と交差している。第2固定電極部89は、シリサイド層34、コンタクト部30、密着層32、および配線22を介して、接続端子52と電気的に接続されている。第2固定電極部89は、第1固定電極部88と電気的に分離されている。
The second fixed electrode portion 89 is provided across the groove portions 14 and 15. In the example shown in FIG.
The second fixed electrode portion 89 intersects the groove portions 14 and 15. The second fixed electrode portion 89 is electrically connected to the connection terminal 52 via the silicide layer 34, the contact portion 30, the adhesion layer 32, and the wiring 22. The second fixed electrode portion 89 is electrically separated from the first fixed electrode portion 88.

固定部81,82、連結部84,85、可動部86、および可動電極部87は、一体に設けられている。固定部81,82および固定電極部88,89と、絶縁基板10と、の接合方法は、特に限定されないが、例えば絶縁基板10の材質がガラスである場合、固定部81,82および固定電極部88,89と、絶縁基板10とは、陽極接合によって接合されている。   The fixed portions 81 and 82, the connecting portions 84 and 85, the movable portion 86, and the movable electrode portion 87 are integrally provided. A method for joining the fixed portions 81 and 82 and the fixed electrode portions 88 and 89 to the insulating substrate 10 is not particularly limited. For example, when the material of the insulating substrate 10 is glass, the fixed portions 81 and 82 and the fixed electrode portion are used. 88 and 89 and the insulating substrate 10 are joined by anodic bonding.

半導体素子100では、接続端子50,54を用いることにより、可動電極部87と第1固定電極部88との間の静電容量を測定することができる。さらに、半導体素子100では、接続端子52,54を用いることにより、可動電極部87と第2固定電極部89との間の静電容量を測定することができる。このように半導体素子100では、可動電極部87と第1固定電極部88との間の静電容量、および可動電極部87と第2固定電極部89との間の静電容量を別々に測定し、それらの測定結果に基づいて、高精度に物理量(加速度)を検出することができる。   In the semiconductor element 100, the capacitance between the movable electrode portion 87 and the first fixed electrode portion 88 can be measured by using the connection terminals 50 and 54. Furthermore, in the semiconductor element 100, the capacitance between the movable electrode portion 87 and the second fixed electrode portion 89 can be measured by using the connection terminals 52 and 54. As described above, in the semiconductor element 100, the capacitance between the movable electrode portion 87 and the first fixed electrode portion 88 and the capacitance between the movable electrode portion 87 and the second fixed electrode portion 89 are separately measured. In addition, the physical quantity (acceleration) can be detected with high accuracy based on the measurement results.

より具体的には、可動電極部87と第1固定電極部88との間の静電容量と、可動電極部87と第2固定電極部89との間の静電容量と、をモニターして差動検出することで、高精度に加速度を検出することができる。   More specifically, the electrostatic capacitance between the movable electrode portion 87 and the first fixed electrode portion 88 and the electrostatic capacitance between the movable electrode portion 87 and the second fixed electrode portion 89 are monitored. By detecting the differential, acceleration can be detected with high accuracy.

なお、上記では、半導体素子100を、X軸方向の加速度を検出する加速度センサー素子として説明したが、本発明に係る半導体素子は、Y軸方向の加速度を検出する加速度センサー素子であってもよいし、鉛直方向(Z軸方向)の加速度を検出する加速度センサー素子でもあってもよい。また、本発明に係る半導体素子は、加速度センサー素子に限定されず、例えば、角速度を検出するジャイロセンサー素子であってもよい。   Although the semiconductor element 100 has been described above as an acceleration sensor element that detects acceleration in the X-axis direction, the semiconductor element according to the present invention may be an acceleration sensor element that detects acceleration in the Y-axis direction. Alternatively, an acceleration sensor element that detects acceleration in the vertical direction (Z-axis direction) may be used. Further, the semiconductor element according to the present invention is not limited to an acceleration sensor element, and may be a gyro sensor element that detects angular velocity, for example.

第1の実施形態に係る半導体素子100によれば、例えば、以下の特徴を有する。   The semiconductor device 100 according to the first embodiment has, for example, the following characteristics.

半導体素子100によれば、シリコン体80とコンタクト部30との間に設けられ、シリコン体80とコンタクト部30とを接続しているシリサイド層34を含む。そのため、シリコン体80とコンタクト部30とは、低抵抗で電気的に接続されている。これにより、半導体素子100は、高い信頼性を有することができる。   According to the semiconductor element 100, the silicide element 34 is provided between the silicon body 80 and the contact portion 30 and connects the silicon body 80 and the contact portion 30. Therefore, the silicon body 80 and the contact part 30 are electrically connected with low resistance. Thereby, the semiconductor element 100 can have high reliability.

半導体素子100によれば、シリサイド層34は、シリコン体80のシリコンとコンタクト部30の物質とが反応することによって形成される。すなわち、半導体素子100では、シリコン体80のシリコンとコンタクト部30の物質とが化学的に結合してシリサイド層34を形成するため、物理的に接触しているだけの場合に比べて、シリコン体80とコンタクト部30とを高い強度で電気的に接続することができる。その結果、半導体素子100は、よりいっそう高い信頼性を有することができる。   According to the semiconductor device 100, the silicide layer 34 is formed by the reaction between the silicon of the silicon body 80 and the material of the contact portion 30. That is, in the semiconductor element 100, since the silicon of the silicon body 80 and the substance of the contact portion 30 are chemically bonded to form the silicide layer 34, the silicon body is compared with the case where the silicon body 80 is merely in physical contact. 80 and the contact part 30 can be electrically connected with high strength. As a result, the semiconductor element 100 can have higher reliability.

半導体素子100によれば、コンタクト部30の材質は、白金である。そのため、コンタクト部30は、酸化され難く、シリコン体80とコンタクト部30とは、より確実に、低抵抗で電気的に接続されている。また、例えば、シリコン基板80a(図8参照)とコンタクト部30とを電気的に接続する前に、コンタクト部に形成された酸化膜を除去する工程が不要となる。その結果、工程の簡略化を図ることができる。例えばコンタクト部の材質が半田である場合には、コンタクト部が酸化されて抵抗が高くなる場合がある。また、コンタクト部に形成された酸化膜を除去する工程が必要となる場合がある。   According to the semiconductor element 100, the material of the contact part 30 is platinum. Therefore, the contact part 30 is not easily oxidized, and the silicon body 80 and the contact part 30 are more reliably electrically connected with low resistance. Further, for example, before the silicon substrate 80a (see FIG. 8) and the contact portion 30 are electrically connected, a step of removing the oxide film formed on the contact portion is not necessary. As a result, the process can be simplified. For example, when the material of the contact portion is solder, the contact portion may be oxidized to increase the resistance. In addition, a process for removing the oxide film formed on the contact portion may be required.

半導体素子100によれば、絶縁基板10の材質は、ガラスである。そのため、絶縁基板10とシリコン体80(シリコン体80となるシリコン基板)とを、陽極接合することができる。さらに、当該陽極接合の際に、シリコン体80のシリコンとコンタクト部30の物質とを反応させて、シリサイド層34を形成することができる。   According to the semiconductor element 100, the material of the insulating substrate 10 is glass. Therefore, the insulating substrate 10 and the silicon body 80 (a silicon substrate that becomes the silicon body 80) can be anodically bonded. Furthermore, at the time of the anodic bonding, the silicide layer 34 can be formed by reacting the silicon of the silicon body 80 with the substance of the contact portion 30.

半導体素子100によれば、絶縁層40は、配線20,22,24の、コンタクト部30が形成されている領域を避けて、設けられている。そのため、例えば、配線20上に異物が付着して配線20と第2固定電極部89とが短絡することや、配線22上に異物が付着して配線22と第1固定電極部88とが短絡することを防止できる。その結果、半導体素子100は、より高い信頼性を有することができる。   According to the semiconductor element 100, the insulating layer 40 is provided so as to avoid a region of the wiring 20, 22, 24 where the contact part 30 is formed. Therefore, for example, foreign matter adheres on the wiring 20 and the wiring 20 and the second fixed electrode portion 89 are short-circuited, or foreign matter adheres on the wiring 22 and the wiring 22 and the first fixed electrode portion 88 are short-circuited. Can be prevented. As a result, the semiconductor element 100 can have higher reliability.

1.2. 半導体素子の製造方法
次に、第1の実施形態に係る半導体素子の製造方法について、図面を参照しながら説明する。図5〜図8は、第1の実施形態に係る半導体素子100の製造工程を模式的に示す断面図であって、図3に対応している。
1.2. Semiconductor Device Manufacturing Method Next, a semiconductor device manufacturing method according to the first embodiment will be described with reference to the drawings. 5 to 8 are cross-sectional views schematically showing the manufacturing process of the semiconductor element 100 according to the first embodiment, and correspond to FIG.

図5に示すように、溝部14,15,16および凹部13(図2,4参照)が設けられている絶縁基板10を準備する。凹部13および溝部14,15,16は、例えば、フォトリソグラフィー技術およびエッチング技術により形成される。   As shown in FIG. 5, an insulating substrate 10 provided with grooves 14, 15, 16 and recesses 13 (see FIGS. 2 and 4) is prepared. The concave portion 13 and the groove portions 14, 15, and 16 are formed by, for example, a photolithography technique and an etching technique.

図6に示すように、溝部14,15,16内に、それぞれ配線20,22,24を形成する。配線20,22,24は、例えば、スパッタ法やCVD(Chemical Vapor Deposition)法などによる成膜、およびフォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。   As shown in FIG. 6, wirings 20, 22, and 24 are formed in the groove portions 14, 15, and 16, respectively. The wirings 20, 22, and 24 are formed by, for example, film formation by a sputtering method, a CVD (Chemical Vapor Deposition) method, or the like, and patterning by a photolithography technique and an etching technique.

次に、コンタクト部30が形成される領域(密着層32が形成される領域)、および接続端子50,52,54が形成される領域を避けて、配線20,22,24を覆うように、絶縁層40を形成する。絶縁層40は、CVD法による成膜、およびフォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。   Next, avoiding the region where the contact part 30 is formed (the region where the adhesion layer 32 is formed) and the region where the connection terminals 50, 52, 54 are formed, so as to cover the wirings 20, 22, 24, An insulating layer 40 is formed. The insulating layer 40 is formed by film formation by a CVD method and patterning by a photolithography technique and an etching technique.

次に、配線20,22,24上に、それぞれ接続端子50,52,54(図1参照)を形成する。50,52,54は、例えば、配線20,22,24と同じ方法で形成される。   Next, connection terminals 50, 52, and 54 (see FIG. 1) are formed on the wirings 20, 22, and 24, respectively. 50, 52, and 54 are formed by the same method as the wirings 20, 22, and 24, for example.

図7に示すように、配線20,22,24上に密着層32を形成する。密着層32は、例えば、配線20,22,24と同じ方法で形成される。   As shown in FIG. 7, an adhesion layer 32 is formed on the wirings 20, 22, and 24. The adhesion layer 32 is formed by, for example, the same method as the wirings 20, 22, and 24.

次に、密着層32上にコンタクト部30を形成する。コンタクト部30は、例えば、スパッタ法による成膜、およびフォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。コンタクト部30は、絶縁基板10の第1面11よりも上方(+Z軸方向側)に突出する突出部31を有するように形成される。すなわち、配線20の厚さ、密着層32の厚さ、およびコンタクト部30の厚さの合計Tが、溝部14の深さDよりも大きくなるように、コンタクト部30を形成する。同様に、配線22の厚さ、密着層32の厚さ、およびコンタクト部30の厚さの合計が、溝部15の深さよりも大きくなるように、コンタクト部30を形成する。また、配線24の厚さ、密着層32の厚さ、およびコンタクト部30の厚さの合計が、溝部16の深さよりも大きくなるように、コンタクト部30を形成する。なお、図示はしないが、コンタクト部30は、シリコン基板80a(図8参照)に形成されていてもよい。   Next, the contact part 30 is formed on the adhesion layer 32. The contact portion 30 is formed by, for example, film formation by sputtering, and patterning by photolithography technology and etching technology. The contact portion 30 is formed so as to have a protruding portion 31 that protrudes upward (+ Z-axis direction side) from the first surface 11 of the insulating substrate 10. That is, the contact portion 30 is formed so that the total T of the thickness of the wiring 20, the thickness of the adhesion layer 32, and the thickness of the contact portion 30 is larger than the depth D of the groove portion 14. Similarly, the contact portion 30 is formed so that the sum of the thickness of the wiring 22, the thickness of the adhesion layer 32, and the thickness of the contact portion 30 is larger than the depth of the groove portion 15. Further, the contact portion 30 is formed so that the total of the thickness of the wiring 24, the thickness of the adhesion layer 32, and the thickness of the contact portion 30 is larger than the depth of the groove portion 16. Although not shown, the contact portion 30 may be formed on the silicon substrate 80a (see FIG. 8).

図8に示すように、シリコン基板80aを準備し、コンタクト部30とシリコン基板80aとが接触するように、絶縁基板10の上にシリコン基板80aを載置する。次に、絶縁基板10とシリコン基板80aとを接合する。より具体的には、絶縁基板10の第1面11とシリコン基板80aの第3面(図示の例では−Z軸方向を向く面)80bとを陽極接合する。当該陽極接合の際に、シリコン基板80aのシリコンは、コンタクト部30内に拡散し、かつコンタクト部30の物質(具体的には白金)は、シリコン基板80aに拡散する。そして、シリコン基板80aのシリコンとコンタクト部30の白金とが反応し、シリサイド層(白金シリサイド層)34を形成することができる。   As shown in FIG. 8, a silicon substrate 80a is prepared, and the silicon substrate 80a is placed on the insulating substrate 10 so that the contact portion 30 and the silicon substrate 80a are in contact with each other. Next, the insulating substrate 10 and the silicon substrate 80a are bonded. More specifically, the first surface 11 of the insulating substrate 10 and the third surface 80b (surface facing the −Z axis direction in the illustrated example) 80b of the silicon substrate 80a are anodically bonded. During the anodic bonding, the silicon of the silicon substrate 80a diffuses into the contact portion 30, and the substance of the contact portion 30 (specifically, platinum) diffuses into the silicon substrate 80a. Then, the silicon of the silicon substrate 80a and the platinum of the contact portion 30 react to form a silicide layer (platinum silicide layer) 34.

図2および図3に示すように、シリコン基板80aを、例えば研削機によって研削して薄膜化した後、所望の形状にパターニングして、シリコン体80を形成する。パターニングは、フォトリソグラフィー技術およびエッチング技術(ドライエッチング)によって行われ、より具体的なエッチング技術として、ボッシュ(Bosch)法を用いることができる。本工程では、シリコン基板80aをパターニング(エッチング)することにより、固定部81,82、連結部84,85、可動部86、および可動電極部87を一体的に形成することができる。   As shown in FIGS. 2 and 3, the silicon substrate 80a is ground by, for example, a grinding machine to form a thin film, and then patterned into a desired shape to form a silicon body 80. The patterning is performed by a photolithography technique and an etching technique (dry etching), and a Bosch method can be used as a more specific etching technique. In this step, the fixed portions 81 and 82, the connecting portions 84 and 85, the movable portion 86, and the movable electrode portion 87 can be integrally formed by patterning (etching) the silicon substrate 80a.

図2に示すように、絶縁基板10に蓋体60を接合して、絶縁基板10および蓋体60によって形成されるキャビティー62にシリコン体80を収容する。絶縁基板10と蓋体60との接合は、例えば、陽極接合や接着剤等を用いて行われる。本工程を、不活性ガス雰囲気で行うことにより、キャビティー62に不活性ガスを充填することができる。   As shown in FIG. 2, the lid body 60 is bonded to the insulating substrate 10, and the silicon body 80 is accommodated in the cavity 62 formed by the insulating substrate 10 and the lid body 60. Joining of the insulating substrate 10 and the lid 60 is performed using, for example, anodic bonding or an adhesive. By performing this step in an inert gas atmosphere, the cavity 62 can be filled with an inert gas.

以上の工程により、第1の実施形態に係る半導体素子100を製造することができる。   Through the above steps, the semiconductor element 100 according to the first embodiment can be manufactured.

半導体素子100の製造方法によれば、絶縁基板10とシリコン基板80aとの陽極接合の際に、シリコン基板80aのシリコンとコンタクト部30の物質とを反応させて、シリサイド層34を形成することができる。そのため、絶縁基板とシリコン基板とを接合する工程と、シリサイド層を形成する工程と、を別々に行う場合に比べて、工程の簡略化を図ることができる。   According to the method for manufacturing the semiconductor element 100, when the insulating substrate 10 and the silicon substrate 80a are anodic bonded, the silicon of the silicon substrate 80a reacts with the substance of the contact portion 30 to form the silicide layer 34. it can. Therefore, the process can be simplified as compared with the case where the step of bonding the insulating substrate and the silicon substrate and the step of forming the silicide layer are performed separately.

半導体素子100の製造方法によれば、コンタクト部30は、絶縁基板10の第1面11よりも上方に突出する突出部31を有するように形成される。そのため、確実に、シリコン基板80aとコンタクト部30を接触させることができ、シリコン基板80aのシリコンとコンタクト部30の物質とを反応させることができる。   According to the method for manufacturing the semiconductor element 100, the contact portion 30 is formed so as to have the protruding portion 31 protruding upward from the first surface 11 of the insulating substrate 10. Therefore, the silicon substrate 80a and the contact part 30 can be reliably brought into contact with each other, and the silicon of the silicon substrate 80a and the substance of the contact part 30 can be reacted.

1.3. 半導体素子の第1変形例
次に、第1の実施形態の第1変形例に係る半導体素子について、図面を参照しながら説明する。図9は、第1の実施形態の第1変形例に係る半導体素子200を模式的に示す断面図であって、図3に対応している。以下、第1の実施形態の第1変形例に係る半導体素子200において、第1の実施形態に係る半導体素子100の例と異なる点について説明し、同様の点については説明を省略する。
1.3. First Modification Example of Semiconductor Element Next, a semiconductor element according to a first modification example of the first embodiment will be described with reference to the drawings. FIG. 9 is a cross-sectional view schematically showing a semiconductor element 200 according to a first modification of the first embodiment, and corresponds to FIG. Hereinafter, in the semiconductor element 200 according to the first modification of the first embodiment, differences from the example of the semiconductor element 100 according to the first embodiment will be described, and description of similar points will be omitted.

半導体素子100では、図3に示すように、密着層32上に、例えば白金からなるコンタクト部30が形成されていた。   In the semiconductor element 100, as shown in FIG. 3, the contact portion 30 made of, for example, platinum is formed on the adhesion layer 32.

これに対し、半導体素子200では、図9に示すように、密着層32上には、接続金属36が設けられ、コンタクト部30は、接続金属36上に設けられている。接続金属36の材質は、例えば、金、アルミニウムなどである。接続金属36のヤング率は、コンタクト部30のヤング率も小さい。接続金属36は、バンプであってもよい。接続金属36は、例えば、めっき法、スパッタ法などによって成膜される。配線20,22,24は、密
着層32、接続金属36、コンタクト部30、およびシリサイド層34を介して、シリコン体80と電気的に接続されている。
On the other hand, in the semiconductor element 200, as shown in FIG. 9, the connection metal 36 is provided on the adhesion layer 32, and the contact portion 30 is provided on the connection metal 36. The material of the connection metal 36 is, for example, gold or aluminum. As for the Young's modulus of the connection metal 36, the Young's modulus of the contact part 30 is also small. The connection metal 36 may be a bump. The connection metal 36 is formed by, for example, a plating method or a sputtering method. The wirings 20, 22, and 24 are electrically connected to the silicon body 80 through the adhesion layer 32, the connection metal 36, the contact portion 30, and the silicide layer 34.

半導体素子200によれば、接続金属36のヤング率は、コンタクト部30のヤング率よりも小さく、接続金属36は変形しやすいため、接続金属36を押し潰しつつ、絶縁基板10とシリコン基板80aとを陽極接合することができる(図8参照)。すなわち、コンタクト部30の突出部31の厚さが大きい場合でも(図7参照)、接続金属36が潰れることにより、絶縁基板10の第11とシリコン体80の第3面(シリコン基板80aの第3面)80bとの間に空隙が形成されることなく、絶縁基板10とシリコン体80(シリコン基板80a)とを、陽極接合することができる。したがって、コンタクト部30とシリコン体80との電気的接続を確保しつつ、より確実に、絶縁基板10とシリコン体80とを陽極接合することができる。   According to the semiconductor element 200, the Young's modulus of the connection metal 36 is smaller than the Young's modulus of the contact portion 30, and the connection metal 36 is easily deformed. Therefore, while the connection metal 36 is crushed, the insulating substrate 10 and the silicon substrate 80a Can be anodically bonded (see FIG. 8). That is, even when the thickness of the protruding portion 31 of the contact portion 30 is large (see FIG. 7), the connection metal 36 is crushed, so that the eleventh surface of the insulating substrate 10 and the third surface of the silicon body 80 (the first surface of the silicon substrate 80a (3 side) The insulating substrate 10 and the silicon body 80 (silicon substrate 80a) can be anodically bonded without forming a gap between them. Therefore, it is possible to anodic-bond the insulating substrate 10 and the silicon body 80 more reliably while ensuring the electrical connection between the contact portion 30 and the silicon body 80.

1.4. 半導体素子の第2変形例
次に、第1の実施形態の第2変形例に係る半導体素子について、図面を参照しながら説明する。図10は、第1の実施形態の第2変形例に係る半導体素子300を模式的に示す断面図であって、図3に対応している。以下、第1の実施形態の第2変形例に係る半導体素子300において、第1の実施形態に係る半導体素子100の例と異なる点について説明し、同様の点については説明を省略する。
1.4. Second Modification Example of Semiconductor Element Next, a semiconductor element according to a second modification example of the first embodiment will be described with reference to the drawings. FIG. 10 is a cross-sectional view schematically showing a semiconductor element 300 according to the second modification of the first embodiment, and corresponds to FIG. Hereinafter, in the semiconductor element 300 according to the second modified example of the first embodiment, differences from the example of the semiconductor element 100 according to the first embodiment will be described, and description of similar points will be omitted.

半導体素子100では、図3に示すように、絶縁層40は、溝部14,15,16内に設けられていた。   In the semiconductor element 100, as shown in FIG. 3, the insulating layer 40 is provided in the groove portions 14, 15, and 16.

これに対し、半導体素子300では、図10に示すように、絶縁層40は、溝部14,15,16内および絶縁基板10の第1面11に設けられている。すなわち、絶縁層40は、絶縁基板10とシリコン体80との間に設けられている。絶縁層40の第4面(+Z軸方向を向く面)41は、シリコン体80の第3面80bと接している。   On the other hand, in the semiconductor element 300, as shown in FIG. 10, the insulating layer 40 is provided in the groove portions 14, 15, 16 and on the first surface 11 of the insulating substrate 10. That is, the insulating layer 40 is provided between the insulating substrate 10 and the silicon body 80. The fourth surface (surface facing the + Z axis direction) 41 of the insulating layer 40 is in contact with the third surface 80 b of the silicon body 80.

半導体素子300によれば、コンタクト部30の突出部31の厚さが大きい場合でも、絶縁層40によって、絶縁基板10の第1面11とシリコン体80の第3面(シリコン基板80aの第3面)80bとの間に空隙が形成されることなく、絶縁基板10とシリコン体80(シリコン基板80a)とを、陽極接合することができる。したがって、コンタクト部30とシリコン体80との電気的接続を確保しつつ、より確実に、絶縁基板10とシリコン体80とを陽極接合することができる。絶縁層40の厚さが200nm以下であれば、絶縁基板10とシリコン体80との間に絶縁層40が設けられていても、絶縁基板10とシリコン体80とを、陽極接合することができる。また、絶縁基板10とシリコン基板80aとを接合する前の状態において、例えば、絶縁層40の厚さによって、絶縁層40の第4面41から上方(+Z軸方向)に突出するコンタクト部30の厚さを調整することができる。   According to the semiconductor element 300, even when the protrusion 31 of the contact portion 30 is thick, the insulating layer 40 causes the first surface 11 of the insulating substrate 10 and the third surface of the silicon body 80 (the third surface of the silicon substrate 80a). The insulating substrate 10 and the silicon body 80 (silicon substrate 80a) can be anodically bonded without forming a gap between the surface 80b. Therefore, it is possible to anodic-bond the insulating substrate 10 and the silicon body 80 more reliably while ensuring the electrical connection between the contact portion 30 and the silicon body 80. If the thickness of the insulating layer 40 is 200 nm or less, the insulating substrate 10 and the silicon body 80 can be anodically bonded even if the insulating layer 40 is provided between the insulating substrate 10 and the silicon body 80. . Further, in a state before bonding the insulating substrate 10 and the silicon substrate 80a, for example, the contact portion 30 protruding upward (+ Z-axis direction) from the fourth surface 41 of the insulating layer 40 depending on the thickness of the insulating layer 40. The thickness can be adjusted.

2. 第2の実施形態
2.1. 半導体素子
次に、第2の実施形態に係る半導体素子について、図面を参照しながら説明する。図11は、第2の実施形態に係る半導体素子400を模式的に示す断面図であって、図3に対応している。以下、第2の実施形態に係る半導体素子400において、第1の実施形態に係る半導体素子100の例と異なる点について説明し、同様の点については説明を省略する。
2. Second Embodiment 2.1. Semiconductor Device Next, a semiconductor device according to a second embodiment will be described with reference to the drawings. FIG. 11 is a cross-sectional view schematically showing the semiconductor element 400 according to the second embodiment, and corresponds to FIG. Hereinafter, in the semiconductor element 400 according to the second embodiment, points different from the example of the semiconductor element 100 according to the first embodiment will be described, and description of similar points will be omitted.

半導体素子100では、図3および図4に示すように、底面14a,15a,16aの、シリコン体80と重なる部分は、平坦な面であった。   In the semiconductor element 100, as shown in FIGS. 3 and 4, the portions of the bottom surfaces 14a, 15a, and 16a that overlap the silicon body 80 are flat surfaces.

これに対し、半導体素子400では、図11に示すように、底面14a,15a,16aには、それぞれ凸部17が設けられている。   On the other hand, in the semiconductor element 400, as shown in FIG. 11, the convex portions 17 are provided on the bottom surfaces 14a, 15a, and 16a, respectively.

凸部17は、図11に示すように、溝部14内であって、第1固定電極部88と重なる位置に設けられている。さらに、凸部17は、溝部15内であって、第2固定電極部89と重なる位置に設けられている。さらに、凸部17は、溝部16内であって、第1固定部81と重なる位置に設けられている。   As shown in FIG. 11, the convex part 17 is provided in the groove part 14 at a position overlapping the first fixed electrode part 88. Further, the convex portion 17 is provided in the groove portion 15 at a position overlapping the second fixed electrode portion 89. Further, the convex portion 17 is provided in the groove portion 16 at a position overlapping the first fixing portion 81.

凸部17の高さHは、図11に示すように、溝部14の深さDよりも小さい。同様に、凸部17の高さは、溝部15,16の深さよりも小さい。凸部17は、絶縁基板10と一体に設けられている。   The height H of the convex part 17 is smaller than the depth D of the groove part 14, as shown in FIG. Similarly, the height of the convex portion 17 is smaller than the depth of the groove portions 15 and 16. The convex portion 17 is provided integrally with the insulating substrate 10.

半導体素子400では、密着層32は、底面14a,15a,16aに設けられている。密着層32は、配線20,22,24と絶縁基板10との密着性を高くすることができる。   In the semiconductor element 400, the adhesion layer 32 is provided on the bottom surfaces 14a, 15a, and 16a. The adhesion layer 32 can increase the adhesion between the wiring 20, 22, 24 and the insulating substrate 10.

配線20は、図11に示すように、密着層32上に設けられている。配線20は、凸部17の頂面(上面)17a上にまで延在して、シリコン体80と凸部17との間に設けられている。シリコン体80と配線20との界面には、シリサイド層34が設けられている。配線20は、コンタクト部30と一体に設けられている。配線20のうち、凸部17の上方に設けられた部分がコンタクト部30である。すなわち、コンタクト部30は、シリコン体80(より具体的には第1固定電極部88)と凸部17との間に設けられている。コンタクト部30が凸部17の上方に設けられていることにより、配線20は、シリサイド層34を介して、第1固定電極部88と電気的に接続されることができる。配線20の材質は、例えば、白金である。   The wiring 20 is provided on the adhesion layer 32 as shown in FIG. The wiring 20 extends to the top surface (upper surface) 17 a of the convex portion 17 and is provided between the silicon body 80 and the convex portion 17. A silicide layer 34 is provided at the interface between the silicon body 80 and the wiring 20. The wiring 20 is provided integrally with the contact portion 30. A portion of the wiring 20 provided above the convex portion 17 is a contact portion 30. That is, the contact portion 30 is provided between the silicon body 80 (more specifically, the first fixed electrode portion 88) and the convex portion 17. By providing the contact portion 30 above the convex portion 17, the wiring 20 can be electrically connected to the first fixed electrode portion 88 through the silicide layer 34. The material of the wiring 20 is, for example, platinum.

同様に、配線22,24は、密着層32上に設けられている。配線22,24は、凸部17の頂面(上面)17a上にまで延在して、シリコン体80と凸部17との間に設けられている。シリコン体80と配線22,24との界面には、シリサイド層34が設けられている。配線22,24は、コンタクト部30と一体に設けられている。配線22,24のうち、それぞれ凸部17の上方に設けられた部分がコンタクト部30である。すなわち、コンタクト部30は、第1固定電極部88と凸部17との間、および第1固定部81と凸部17との間に設けられている。コンタクト部30が凸部17の上方に設けられていることにより、配線22,24は、シリサイド層34を介して、シリコン体80と電気的に接続されることができる。配線22,24の材質は、例えば、白金である。   Similarly, the wirings 22 and 24 are provided on the adhesion layer 32. The wirings 22 and 24 extend to the top surface (upper surface) 17 a of the convex portion 17 and are provided between the silicon body 80 and the convex portion 17. A silicide layer 34 is provided at the interface between the silicon body 80 and the wirings 22 and 24. The wirings 22 and 24 are provided integrally with the contact part 30. Of the wirings 22 and 24, the portions provided above the convex portions 17 are contact portions 30. That is, the contact part 30 is provided between the first fixed electrode part 88 and the convex part 17 and between the first fixed part 81 and the convex part 17. Since the contact portion 30 is provided above the convex portion 17, the wirings 22 and 24 can be electrically connected to the silicon body 80 via the silicide layer 34. The material of the wirings 22 and 24 is, for example, platinum.

半導体素子400によれば、シリサイド層34によって、シリコン体80と配線20,22,24とは、低抵抗で電気的に接続されている。その結果、半導体素子400は、高い信頼性を有することができる。   According to the semiconductor element 400, the silicon body 80 and the wirings 20, 22, and 24 are electrically connected with low resistance by the silicide layer 34. As a result, the semiconductor element 400 can have high reliability.

半導体素子400によれば、配線20,22,24の材質は、白金である。そのため、配線20,22,24は、酸化され難く、シリコン体80と配線20,22,24とは、より確実に、低抵抗で電気的に接続されている。また、例えば、配線に形成された酸化膜を除去する工程が不要となるので、工程の簡略化を図ることができる。   According to the semiconductor element 400, the material of the wirings 20, 22, and 24 is platinum. Therefore, the wirings 20, 22, and 24 are not easily oxidized, and the silicon body 80 and the wirings 20, 22, and 24 are more reliably electrically connected with low resistance. Further, for example, the process of removing the oxide film formed on the wiring becomes unnecessary, so that the process can be simplified.

半導体素子400によれば、凸部17の位置で、コンタクト部30の位置を決定することができる。凸部17は、後述するようにフォトリソグラフィー技術およびエッチング技術によって、高い位置精度で簡便に形成されることができる。そのため、例えば凸部を形成せず配線とシリコン体との間に別途コンタクト部を形成する場合に比べて、半導体素子
400のコンタクト部30は、高い位置精度を有することができる。
According to the semiconductor element 400, the position of the contact part 30 can be determined by the position of the convex part 17. The convex portion 17 can be easily formed with high positional accuracy by a photolithography technique and an etching technique as will be described later. Therefore, for example, the contact portion 30 of the semiconductor element 400 can have higher positional accuracy than a case where a contact portion is separately formed between the wiring and the silicon body without forming the convex portion.

半導体素子400によれば、凸部17の高さは、溝部14,15,16の深さよりも小さい。そのため、コンタクト部30とシリコン体80との電気的接続を確保しつつ、絶縁基板10の第1面11とシリコン体80の第3面(シリコン基板80aの第3面)80bとの間に空隙が形成されることを抑制できる。これにより、より確実に、絶縁基板10とシリコン体80(シリコン基板80a)とを陽極接合することができる。例えば、凸部の高さが溝部の深さ以上である場合は、コンタクト部の厚みによって、絶縁基板の第1面とシリコン体の第3面との間に空隙が形成され、絶縁基板とシリコン体とを陽極接合できない場合がある。   According to the semiconductor element 400, the height of the convex portion 17 is smaller than the depth of the groove portions 14, 15, and 16. Therefore, a gap is provided between the first surface 11 of the insulating substrate 10 and the third surface of the silicon body 80 (the third surface of the silicon substrate 80a) 80b while ensuring electrical connection between the contact portion 30 and the silicon body 80. Can be prevented from being formed. Thereby, the insulating substrate 10 and the silicon body 80 (silicon substrate 80a) can be anodically bonded more reliably. For example, when the height of the convex portion is equal to or greater than the depth of the groove portion, a gap is formed between the first surface of the insulating substrate and the third surface of the silicon body depending on the thickness of the contact portion, and the insulating substrate and silicon The body may not be anodically bonded.

半導体素子400によれば、凸部17は、絶縁基板10と一体に設けられている。そのため、後述するように、溝部14,15,16を形成する工程において、同時に凸部17することができる。その結果、工程の簡略化を図ることができる。   According to the semiconductor element 400, the convex portion 17 is provided integrally with the insulating substrate 10. Therefore, as will be described later, in the step of forming the groove portions 14, 15, 16, the convex portions 17 can be simultaneously formed. As a result, the process can be simplified.

2.2. 半導体素子の製造方法
次に、第2の実施形態に係る半導体素子の製造方法について、図面を参照しながら説明する。以下、第2の実施形態に係る半導体素子400の製造方法において、第1の実施形態に係る半導体素子100の製造方法の例と異なる点について説明し、同様の点については説明を省略する。
2.2. Semiconductor Device Manufacturing Method Next, a semiconductor device manufacturing method according to the second embodiment will be described with reference to the drawings. Hereinafter, in the method for manufacturing the semiconductor element 400 according to the second embodiment, points different from the example of the method for manufacturing the semiconductor element 100 according to the first embodiment will be described, and description of similar points will be omitted.

図11に示すように、凹部13、溝部14,15,16、および凸部17を形成する。凹部13、溝部14,15,16、および凸部17は、例えば、フォトリソグラフィー技術およびエッチング技術により形成される。より具体的には、図示はしないが、まず、溝部14,15,16となる窪み部を形成し、該窪み部の底面にマスク層を形成する。次に、該マスク層をマスクとしてエッチングすることにより、凸部17が設けられた溝部14,15,16を形成することができる。   As shown in FIG. 11, the recessed part 13, the groove parts 14, 15, and 16 and the convex part 17 are formed. The concave portion 13, the groove portions 14, 15, 16, and the convex portion 17 are formed by, for example, a photolithography technique and an etching technique. More specifically, although not shown in the figure, first, depressions that become the grooves 14, 15, and 16 are formed, and a mask layer is formed on the bottom surface of the depressions. Next, by etching using the mask layer as a mask, the groove portions 14, 15, and 16 provided with the convex portions 17 can be formed.

次に、底面14a,15a,16aに密着層32を形成し、密着層32上に、コンタクト部30を有する配線20,22,24を形成する。   Next, the adhesion layer 32 is formed on the bottom surfaces 14 a, 15 a, and 16 a, and the wirings 20, 22, and 24 having the contact portions 30 are formed on the adhesion layer 32.

以降の工程は、第1の実施形態に係る半導体素子100の製造方法の例と基本的に同じである。   The subsequent steps are basically the same as the example of the method for manufacturing the semiconductor element 100 according to the first embodiment.

2.3. 半導体素子の変形例
次に、第2の実施形態の変形例に係る半導体素子について、図面を参照しながら説明する。図12は、第2の実施形態の変形例に係る半導体素子500を模式的に示す断面図であって、図3に対応している。以下、第2の実施形態の変形例に係る半導体素子500において、第2の実施形態に係る半導体素子400の例と異なる点について説明し、同様の点については説明を省略する。
2.3. Modified Example of Semiconductor Element Next, a semiconductor element according to a modified example of the second embodiment will be described with reference to the drawings. FIG. 12 is a cross-sectional view schematically showing a semiconductor element 500 according to a modification of the second embodiment, and corresponds to FIG. Hereinafter, in the semiconductor element 500 according to the modified example of the second embodiment, differences from the example of the semiconductor element 400 according to the second embodiment will be described, and description of similar points will be omitted.

半導体素子400では、図11に示すように、凸部17の高さは、溝部14,15,16の深さよりも小さかった。   In the semiconductor element 400, as shown in FIG. 11, the height of the convex portion 17 was smaller than the depth of the groove portions 14, 15, and 16.

これに対し、半導体素子500では、図12に示すように、凸部17の高さHは、溝部14の深さDと同じである。同様に、凸部17の高さは、溝部15,16の深さと同じである。   On the other hand, in the semiconductor element 500, the height H of the convex portion 17 is the same as the depth D of the groove portion 14, as shown in FIG. Similarly, the height of the convex portion 17 is the same as the depth of the groove portions 15 and 16.

半導体素子500では、図12に示すように、絶縁層40は、溝部14,15,16内および絶縁基板10の第1面11に設けられている。すなわち、絶縁層40は、絶縁基板
10とシリコン体80との間に設けられている。絶縁層40の第4面(+Z軸方向を向く面)41は、シリコン体80の第3面80bと接している。
In the semiconductor element 500, as shown in FIG. 12, the insulating layer 40 is provided in the groove portions 14, 15, 16 and on the first surface 11 of the insulating substrate 10. That is, the insulating layer 40 is provided between the insulating substrate 10 and the silicon body 80. The fourth surface (surface facing the + Z axis direction) 41 of the insulating layer 40 is in contact with the third surface 80 b of the silicon body 80.

ここで、図13は、半導体素子500の製造工程を模式的に示す断面図であって、絶縁基板10にシリコン基板80a(図8参照)を接合する前の状態を示す断面図である。   Here, FIG. 13 is a cross-sectional view schematically showing the manufacturing process of the semiconductor element 500, and is a cross-sectional view showing a state before the silicon substrate 80 a (see FIG. 8) is bonded to the insulating substrate 10.

半導体素子500によれば、上述のように、凸部17の高さは、溝部14,15,16の深さと同じである。そのため、図13に示すように絶縁基板10にシリコン基板80aを接合する前の状態では、コンタクト部30の全体が、絶縁基板10の第1面11よりも上方(+Z軸方向)に突出している突出部31となる。これにより、より確実に、シリコン基板80aとコンタクト部30と接触させて、シリコン基板80aのシリコンとコンタクト部30と物質とを反応させることができる。   According to the semiconductor element 500, as described above, the height of the convex portion 17 is the same as the depth of the groove portions 14, 15, and 16. Therefore, as shown in FIG. 13, in the state before the silicon substrate 80 a is bonded to the insulating substrate 10, the entire contact portion 30 protrudes upward (+ Z axis direction) from the first surface 11 of the insulating substrate 10. It becomes the protrusion part 31. Thereby, the silicon substrate 80a and the contact part 30 can be brought into contact with each other more reliably, and the silicon of the silicon substrate 80a, the contact part 30 and the substance can be reacted.

さらに、半導体素子500では、絶縁層40の厚さを制御することにより、絶縁基板10の第1面11とシリコン体80の第3面(シリコン基板80aの第3面)80bとの間に空隙が形成されることを抑制できる。これにより、より確実に、絶縁基板10とシリコン体80(シリコン基板80a)とを、陽極接合することができる。   Further, in the semiconductor element 500, the gap between the first surface 11 of the insulating substrate 10 and the third surface of the silicon body 80 (the third surface of the silicon substrate 80a) 80b is controlled by controlling the thickness of the insulating layer 40. Can be prevented from being formed. Thereby, the insulating substrate 10 and the silicon body 80 (silicon substrate 80a) can be anodically bonded more reliably.

なお、図12に示すように、絶縁基板10と絶縁層40とによって絶縁基板510が構成され、絶縁基板510に設けられた溝514内にコンタクト部30が設けられていてもよい。   As shown in FIG. 12, the insulating substrate 510 may be configured by the insulating substrate 10 and the insulating layer 40, and the contact portion 30 may be provided in a groove 514 provided in the insulating substrate 510.

3. 第3の実施形態
次に、第3の実施形態に係る電子機器について、図面を参照しながら説明する。第3の実施形態に係る電子機器は、本発明に係る半導体素子を含む。以下では、本発明に係る半導体素子として、半導体素子100を含む電子機器について、説明する。
3. Third Embodiment Next, an electronic apparatus according to a third embodiment will be described with reference to the drawings. An electronic apparatus according to the third embodiment includes a semiconductor element according to the present invention. Below, the electronic device containing the semiconductor element 100 is demonstrated as a semiconductor element which concerns on this invention.

図14は、第3の実施形態に係る電子機器として、モバイル型(またはノート型)のパーソナルコンピューター1100を模式的に示す斜視図である。   FIG. 14 is a perspective view schematically showing a mobile (or notebook) personal computer 1100 as an electronic apparatus according to the third embodiment.

図14に示すように、パーソナルコンピューター1100は、キーボード1102を備えた本体部1104と、表示部1108を有する表示ユニット1106と、により構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。   As shown in FIG. 14, a personal computer 1100 includes a main body portion 1104 having a keyboard 1102 and a display unit 1106 having a display portion 1108. The display unit 1106 has a hinge structure portion with respect to the main body portion 1104. It is supported so that rotation is possible.

このようなパーソナルコンピューター1100には、半導体素子100が内蔵されている。   Such a personal computer 1100 incorporates a semiconductor element 100.

図15は、第3の実施形態に係る電子機器として、携帯電話機(PHSも含む)1200を模式的に示す斜視図である。   FIG. 15 is a perspective view schematically showing a mobile phone (including PHS) 1200 as an electronic apparatus according to the third embodiment.

図15に示すように、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206を備え、操作ボタン1202と受話口1204との間には、表示部1208が配置されている。   As shown in FIG. 15, the cellular phone 1200 includes a plurality of operation buttons 1202, an earpiece 1204, and a mouthpiece 1206, and a display unit 1208 is disposed between the operation buttons 1202 and the earpiece 1204. .

このような携帯電話機1200には、半導体素子100が内蔵されている。   Such a cellular phone 1200 incorporates the semiconductor element 100.

図16は、第3の実施形態に係る電子機器として、デジタルスチルカメラ1300を模式的に示す斜視図である。なお、図16には、外部機器との接続についても簡易的に示している。   FIG. 16 is a perspective view schematically showing a digital still camera 1300 as an electronic apparatus according to the third embodiment. In addition, in FIG. 16, the connection with an external apparatus is also shown simply.

ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号(画像信号)を生成する。   Here, a normal camera sensitizes a silver halide photographic film with a light image of a subject, whereas a digital still camera 1300 photoelectrically converts a light image of a subject with an image sensor such as a CCD (Charge Coupled Device). An imaging signal (image signal) is generated.

デジタルスチルカメラ1300におけるケース(ボディー)1302の背面には、表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示部1310は、被写体を電子画像として表示するファインダーとして機能する。   A display unit 1310 is provided on the back of a case (body) 1302 in the digital still camera 1300, and is configured to display based on an imaging signal from the CCD. The display unit 1310 displays an object as an electronic image. Functions as a viewfinder.

また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。   A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in the drawing) of the case 1302.

撮影者が表示部1310に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。   When the photographer confirms the subject image displayed on the display unit 1310 and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308.

また、このデジタルスチルカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、ビデオ信号出力端子1312には、テレビモニター1430が、データ通信用の入出力端子1314には、パーソナルコンピューター1440が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1430や、パーソナルコンピューター1440に出力される構成になっている。   In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. A television monitor 1430 is connected to the video signal output terminal 1312 and a personal computer 1440 is connected to the input / output terminal 1314 for data communication, if necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation.

このようなデジタルスチルカメラ1300には、半導体素子100が内蔵されている。   Such a digital still camera 1300 incorporates a semiconductor element 100.

以上のような電子機器1100,1200,1300は、半導体素子100を含むため、高い信頼性を有することができる。   Since the electronic devices 1100, 1200, and 1300 as described above include the semiconductor element 100, they can have high reliability.

なお、上記半導体素子100を備えた電子機器は、図14に示すパーソナルコンピューター(モバイル型パーソナルコンピューター)、図15に示す携帯電話機、図16に示すデジタルスチルカメラの他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンター)、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、各種ナビゲーション装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ヘッドマウントディスプレイ、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、ロケット、船舶の計器類)、ロボットや人体などの姿勢制御、フライトシミュレーターなどに適用することができる。   Note that the electronic device including the semiconductor element 100 includes, for example, an ink jet type discharge in addition to the personal computer (mobile personal computer) shown in FIG. 14, the mobile phone shown in FIG. 15, and the digital still camera shown in FIG. Devices (for example, inkjet printers), laptop personal computers, televisions, video cameras, video tape recorders, various navigation devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, electronic game machines, head-mounted displays , Word processor, workstation, video phone, security TV monitor, electronic binoculars, POS terminal, medical equipment (eg, electronic thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish school Machine Various measuring instruments, gauges (e.g., vehicles, aircraft, rockets, instruments and a ship), attitude control such as a robot or a human body, can be applied to a flight simulator.

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。   The above-described embodiments and modifications are merely examples, and the present invention is not limited to these. For example, it is possible to appropriately combine each embodiment and each modification.

本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加
した構成を含む。
The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

2…空隙、10…絶縁基板、11…第1面、12…第2面、13…凹部、14…溝部、14a…底面、15…溝部、15a…底面、16…溝部、16a…底面、17…凸部、17a…頂面、20,22,24…配線、30…コンタクト部、31…突出部、32…密着層、34…シリサイド層、36…接続金属、40…絶縁層、41…第4面、50,52,54…接続端子、60…蓋体、62…キャビティー、80…シリコン体、80a…シリコン基板、80b…第3面、81…第1固定部、82…第2固定部、84…連結部、84a,84b…梁、85…連結部、85a,85b…梁、86…可動部、87…可動電極部、88…第1固定電極部、89…第2固定電極部、100,200,300,400,500…半導体素子、510…絶縁基板、514…溝部、1100…パーソナルコンピューター、1102…キーボード、1104…本体部、1106…表示ユニット、1108…表示部、1200…携帯電話機、1202…操作ボタン、1204…受話口、1206…送話口、1208…表示部、1300…デジタルスチルカメラ、1302…ケース、1304…受光ユニット、1306…シャッターボタン、1308…メモリー、1310…表示部、1312…ビデオ信号出力端子、1314…入出力端子、1430…テレビモニター、1440…パーソナルコンピューター DESCRIPTION OF SYMBOLS 2 ... Air gap, 10 ... Insulating substrate, 11 ... 1st surface, 12 ... 2nd surface, 13 ... Recessed part, 14 ... Groove part, 14a ... Bottom surface, 15 ... Groove part, 15a ... Bottom surface, 16 ... Groove part, 16a ... Bottom surface, 17 ... convex part, 17a ... top surface, 20, 22, 24 ... wiring, 30 ... contact part, 31 ... projecting part, 32 ... adhesion layer, 34 ... silicide layer, 36 ... connecting metal, 40 ... insulating layer, 41st Four surfaces, 50, 52, 54 ... connection terminal, 60 ... lid, 62 ... cavity, 80 ... silicon body, 80a ... silicon substrate, 80b ... third surface, 81 ... first fixing portion, 82 ... second fixing , 84 ... connecting part, 84 a and 84 b ... beam, 85 ... connecting part, 85 a and 85 b ... beam, 86 ... movable part, 87 ... movable electrode part, 88 ... first fixed electrode part, 89 ... second fixed electrode part , 100, 200, 300, 400, 500 ... semiconductor element, 510 ... insulation Plate, 514 ... Groove, 1100 ... Personal computer, 1102 ... Keyboard, 1104 ... Main body, 1106 ... Display unit, 1108 ... Display unit, 1200 ... Mobile phone, 1202 ... Operation buttons, 1204 ... Earpiece, 1206 ... Mouthpiece DESCRIPTION OF SYMBOLS 1208 ... Display part, 1300 ... Digital still camera, 1302 ... Case, 1304 ... Light receiving unit, 1306 ... Shutter button, 1308 ... Memory, 1310 ... Display part, 1312 ... Video signal output terminal, 1314 ... Input / output terminal, 1430 ... TV monitor, 1440 ... Personal computer

Claims (10)

溝部が設けられている絶縁基板と、
前記溝部内に設けられ、シリコン体と電気的に接続されているコンタクト部と、
前記シリコン体と前記コンタクト部との間に設けられ、前記シリコン体と前記コンタクト部とを接続しているシリサイド層と、
を含み、
前記溝部内には、前記絶縁基板と一体に凸部が設けられ、
前記凸部の高さは、前記溝部の深さよりも小さく、
前記コンタクト部は、前記シリコン体と前記凸部との間に設けられている、半導体素子。
An insulating substrate provided with a groove,
A contact portion provided in the groove and electrically connected to the silicon body;
A silicide layer provided between the silicon body and the contact portion and connecting the silicon body and the contact portion;
Only including,
A convex portion is provided integrally with the insulating substrate in the groove portion,
The height of the convex part is smaller than the depth of the groove part,
The contact portion is a semiconductor element provided between the silicon body and the convex portion .
請求項1において、
前記シリサイド層は、前記シリコン体を構成するシリコンと前記コンタクト部を構成する物質とが反応することによって形成される、半導体素子。
In claim 1,
The silicide layer is formed by a reaction between silicon constituting the silicon body and a substance constituting the contact portion.
請求項1または2において、
前記コンタクト部の材質は、白金である、半導体素子。
In claim 1 or 2,
A semiconductor element, wherein the contact portion is made of platinum.
請求項1ないし3のいずれか1項において、
前記溝部内に設けられている配線を含み、
前記配線は、前記コンタクト部および前記シリサイド層を介して、前記シリコン体と電気的に接続されている、半導体素子。
In any one of Claims 1 thru | or 3,
Including wiring provided in the groove,
The semiconductor element, wherein the wiring is electrically connected to the silicon body via the contact portion and the silicide layer.
請求項4において、
前記溝部内に設けられ、前記コンタクト部と前記配線との間に配置され、金またはアルミニウムを用いた接続金属を含み、
前記配線は、前記接続金属を介して、前記シリコン体と電気的に接続されている、半導体素子。
In claim 4,
Provided in the groove portion, disposed between the contact portion and the wiring, including a connection metal using gold or aluminum,
The semiconductor device, wherein the wiring is electrically connected to the silicon body via the connection metal.
溝部内に配線が設けられている絶縁基板と、
前記溝部を跨いで設けられているシリコン体と、
前記溝部内に前記絶縁基板と一体に設けられ、且つ前記溝部の深さよりも高さが小さい凸部と、を備え、
前記配線は、前記凸部の頂面上にまで延在して、前記シリコン体と前記凸部との間に設けられ、
前記シリコン体と前記配線との界面にはシリサイド層が設けられている、半導体素子。
An insulating substrate in which wiring is provided in the groove,
A silicon body provided across the groove,
A convex portion provided integrally with the insulating substrate in the groove portion and having a height smaller than the depth of the groove portion,
The wiring extends to the top surface of the convex portion and is provided between the silicon body and the convex portion,
A semiconductor element, wherein a silicide layer is provided at an interface between the silicon body and the wiring.
請求項において、
前記配線の材質は、白金である、半導体素子。
In claim 6 ,
A semiconductor element, wherein the wiring material is platinum.
請求項1ないしのいずれか1項において、
前記絶縁基板と前記シリコン体との間に設けられている絶縁層を含む、半導体素子。
In any one of Claims 1 thru | or 7 ,
A semiconductor element comprising an insulating layer provided between the insulating substrate and the silicon body.
請求項1ないしのいずれか1項において、
前記シリコン体は、
可動部と、
前記可動部に設けられた可動電極部と、
前記絶縁基板上に設けられ、且つ、前記可動電極部に対向して配置された固定電極部と、を含む、半導体素子。
In any one of Claims 1 thru | or 8 ,
The silicon body is
Moving parts;
A movable electrode portion provided on the movable portion;
And a fixed electrode portion provided on the insulating substrate and disposed to face the movable electrode portion.
請求項1ないしのいずれか1項に記載の半導体素子を含む、電子機器。 It claims 1 to comprising a semiconductor device according to any one of 9, electronic apparatus.
JP2012151739A 2012-07-05 2012-07-05 Semiconductor elements and electronic equipment Active JP6070924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012151739A JP6070924B2 (en) 2012-07-05 2012-07-05 Semiconductor elements and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012151739A JP6070924B2 (en) 2012-07-05 2012-07-05 Semiconductor elements and electronic equipment

Publications (2)

Publication Number Publication Date
JP2014016165A JP2014016165A (en) 2014-01-30
JP6070924B2 true JP6070924B2 (en) 2017-02-01

Family

ID=50110991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012151739A Active JP6070924B2 (en) 2012-07-05 2012-07-05 Semiconductor elements and electronic equipment

Country Status (1)

Country Link
JP (1) JP6070924B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045287A (en) * 2017-09-01 2019-03-22 セイコーエプソン株式会社 Physical quantity sensor, electronic apparatus and mobile body

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136316A1 (en) * 2007-04-26 2008-11-13 Alps Electric Co., Ltd. Laminated substrate structure and method for manufacturing the same
JP2009074979A (en) * 2007-09-21 2009-04-09 Toshiba Corp Semiconductor device
JP5750867B2 (en) * 2010-11-04 2015-07-22 セイコーエプソン株式会社 Functional element, method for manufacturing functional element, physical quantity sensor, and electronic device

Also Published As

Publication number Publication date
JP2014016165A (en) 2014-01-30

Similar Documents

Publication Publication Date Title
US9144159B2 (en) Electronic device, method for manufacturing thereof, and electronic apparatus
US9383383B2 (en) Physical quantity sensor, manufacturing method thereof, and electronic apparatus
CN105372451B (en) Physical quantity sensor, physical quantity sensor device, electronic apparatus, and moving object
JP5962900B2 (en) Physical quantity sensor and electronic equipment
US9377484B2 (en) Physical quantity sensor and electronic apparatus
US20130256814A1 (en) Physical quantity sensor and electronic apparatus
JP6206650B2 (en) Functional element, electronic device, and moving object
JP6655281B2 (en) Physical quantity sensors, electronic devices and moving objects
JP5999302B2 (en) Electronic device, manufacturing method thereof, and electronic apparatus
JP2013181855A (en) Physical quantity sensor and electronic apparatus
JP7347582B2 (en) Angular velocity sensors, electronic devices and moving objects
JP2013104868A (en) Physical quantity sensor element and electronic apparatus
JP2015001459A (en) Function element, electronic apparatus, and movable body
JP6344552B2 (en) Functional element, electronic device, and moving object
US9243908B2 (en) Gyro sensor and electronic apparatus
JP6464608B2 (en) Physical quantity sensor, electronic device and mobile object
JP2016206207A (en) Gyro sensor and electronic apparatus
JP2013181957A (en) Gyro sensor and electronic apparatus
JP6070924B2 (en) Semiconductor elements and electronic equipment
JP2016042041A (en) Physical quantity sensor, physical quantity sensor device, electronic apparatus, and moving body
JP6413463B2 (en) Physical quantity sensor, physical quantity sensor device, electronic device and mobile object
JP2014016259A (en) Semiconductor element, method of manufacturing the same, and electronic apparatus
JP6665950B2 (en) Physical quantity sensors, electronic devices and moving objects
JP2014016182A (en) Physical quantity sensor and electronic equipment
JP2017126626A (en) Electronic device, method for manufacturing the same, electronic equipment, and mobile body

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6070924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150