JP6068748B2

JP6068748B2 - 半導体装置

Info

Publication number: JP6068748B2
Application number: JP2013049833A
Authority: JP
Inventors: 航上杉
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-03-13
Filing date: 2013-03-13
Publication date: 2017-01-25
Anticipated expiration: 2033-03-13
Also published as: JP2014176041A

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。

または、本発明は、ハードウェアの構成を変更することができるプログラマブルロジックデバイスに関する。

プログラマブルロジックデバイス（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ（ＰＬＤ））は、製造後にユーザーが内部回路構成を変更可能なデバイスである。

特開２００３−１９８３６１号公報

ＰＬＤ等において、ノードＡとノードＢとの間を、ダイオードを介した電気的接続とする場合と、抵抗を介した電気的接続とする場合とを選択可能な回路構成として、図１１（Ａ）の回路構成を用いることができる。

図１１（Ａ）に示す回路８１００は、記憶手段８１０８と、トランジスタ８１０１と、トランジスタ８１０２ｎを有する。トランジスタ８１０２ｎはｎチャネル型トランジスタとする。トランジスタ８１０１のソース又はドレインの一方はノードＡに電気的に接続され、ソース又はドレインの他方はノードＢに電気的に接続されている。トランジスタ８１０２ｎのソース又はドレインの一方はノードＡに電気的に接続され、ソース又はドレインの他方はノードＢに電気的に接続されている。トランジスタ８１０２ｎのゲートは、トランジスタ８１０２ｎのソース又はドレインの一方と電気的に接続されている。トランジスタ８１０１のゲートには記憶手段８１０８からの信号が入力される。

記憶手段８１０８からの信号によって、トランジスタ８１０１のオフ状態が選択されるとき、回路８１００は、図１１（Ｂ）に示すようなダイオード８１１０のように動作させることができる。記憶手段８１０８からの信号によって、トランジスタ８１０１のオン状態が選択されるとき、回路８１００は、図１１（Ｃ）に示すような抵抗８１１１のように動作させることができる。なお、抵抗の値が小さい場合には、図１１（Ｄ）のように導線８１１２として動作させることができる。

このように、図１１（Ａ）の回路構成によって、ノードＡとノードＢとの間を、ダイオードを介した電気的接続とする場合と、抵抗を介した電気的接続とする場合とを選択することができる。

しかしながら、図１１（Ａ）に示すような回路では、少なくとも２つのトランジスタと、記憶手段とが必要となるため、回路規模が大きくなる。

本発明の一態様は、回路規模が小さい半導体装置を提供することを課題とする。または本発明の一態様は、高速動作を図ることのできる半導体装置を提供することを課題とする。または本発明の一態様は、消費電力が低い半導体装置を提供することを課題とする。または、本発明の一態様は、品質の良い半導体装置などを提供することを課題とする。または本発明の一態様は、オフ電流の低い半導体装置などを提供することを課題とする。または、本発明の一態様は、透明な半導体層を用いた半導体装置などを提供することを課題とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様の半導体装置は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、第２のトランジスタのゲートは第１のトランジスタのソース又はドレインの一方と電気的に接続され、容量素子の一対の電極のうちの一方は第２のトランジスタのゲートと電気的に接続され、容量素子の一対の電極のうちの他方は第２のトランジスタのソース又はドレインの一方と電気的に接続され、第１のトランジスタがオフ状態となることによって、第２のトランジスタのゲートが浮遊状態となる半導体装置である。なお、第１のトランジスタのチャネルは酸化物半導体に形成される構成とすることができる。

本発明の一態様の半導体装置は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、第２のトランジスタのゲートには第１のトランジスタを介して第１の信号又は第２の信号が入力され、容量素子の一対の電極のうちの一方は第２のトランジスタのゲートと電気的に接続され、容量素子の一対の電極のうちの他方は第２のトランジスタのソース又はドレインの一方と電気的に接続され、第１のトランジスタがオフ状態となることによって、第２のトランジスタのゲートが浮遊状態となり、第１の信号が入力されるとダイオードとして機能し、第２の信号が入力されると抵抗として機能する半導体装置である。なお、第１のトランジスタのチャネルは酸化物半導体に形成される構成とすることができる。

第１のトランジスタの移動度よりも第２のトランジスタの移動度を高くしてもよい。

第１のトランジスタのオン電流（トランジスタがオン状態を選択された際にソースとドレイン間を流れる電流）よりも第２のトランジスタのオン電流を大きくしてもよい。

第２のトランジスタのオフ電流（トランジスタがオフ状態を選択された際にソースとドレイン間を流れる電流）は、第１のトランジスタのオフ電流よりも大きくしてもよい。

酸化物半導体は、インジウムと、ガリウムと、亜鉛と、酸素とを有していてもよい。酸化物半導体は、亜鉛と、酸素とを有していてもよい。

第２のトランジスタのチャネルは、シリコンに形成されていてもよい。第２のトランジスタのチャネルが、酸化物半導体に形成されていてもよい。

本発明の一態様の半導体装置は、プログラマブルロジックデバイスに用いることができる。

本発明の一態様の半導体装置は、ＣＰＵ等の信号処理回路に用いることができる。

本発明の一態様は、回路規模が小さい半導体装置を提供することができる。または本発明の一態様は、高速動作を図ることのできる半導体装置を提供することができる。または本発明の一態様は、消費電力が低い半導体装置を提供することができる。または、本発明の一態様は、品質の良い半導体装置などを提供することができる。

半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。半導体装置の回路図。従来の半導体装置の回路図。半導体装置の断面図。半導体装置の断面図。電子機器を示す図。

本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。

本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して電気的に接続している状態も、その範疇に含む。

本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

（実施の形態１）
＜半導体装置の構成＞
図１（Ａ）に半導体装置が有する回路１００を示す。回路１００は、トランジスタ１０１と、トランジスタ１０２ｎと、容量素子１０３と、を有する。本実施の形態では、トランジスタ１０２ｎをｎチャネル型のトランジスタとした例について説明する。なお、トランジスタ１０１はｎチャネル型のトランジスタでも、ｐチャネル型のトランジスタでもよい。

トランジスタ１０２ｎのゲートはトランジスタ１０１のソース又はドレインの一方と電気的に接続される。容量素子１０３の一対の電極のうちの一方はトランジスタ１０２ｎのゲートと電気的に接続される。容量素子１０３の一対の電極のうちの他方はトランジスタ１０２ｎのソース又はドレインの一方と電気的に接続される。トランジスタ１０２ｎのソース又はドレインの一方は、ノードＡに電気的に接続され、トランジスタ１０２ｎのソース又はドレインの他方は、ノードＢに電気的に接続される。トランジスタ１０１のソース又はドレインの他方は、ノードＣに電気的に接続される。トランジスタ１０１のゲートは、ノードＤに電気的に接続される。

トランジスタ１０１のチャネルは酸化物半導体に形成される構成とすることができる。トランジスタ１０１がオフ状態となることによって、トランジスタ１０２ｎのゲートが浮遊状態となる。言い換えると、トランジスタ１０１がオフ状態となることによって、図１（Ａ）中のノードＦが浮遊状態となる。

＜半導体装置の動作＞
次に半導体装置が有する回路１００の動作を説明する。

図１（Ａ）の回路１００は、ノードＤに入力される信号によってオン状態を選択されたトランジスタ１０１を介して、ノードＣからノードＦに信号が入力される。回路１００は、ノードＦに入力された信号により、図１（Ｂ）に示すようにノードＡとノードＢの間がダイオード１１０を介して電気的に接続される場合と、図１（Ｃ）に示すようにノードＡとノードＢの間が抵抗１１１を介して電気的に接続される場合と、を選択することができる。なお、抵抗１１１の値が小さい場合には、図１（Ｄ）のように、ノードＡとノードＢの間が導線１１２によって電気的に接続されるとみなすこともできる。

ノードＦに入力された信号は、その後トランジスタ１０１がオフ状態となることによって、ノードＦに保持される。

次いで、ノードＦに入力される信号に応じて、回路１００の機能を選択する動作について詳細に説明する。

（ダイオード機能）
図１（Ｂ）のように、ノードＡとノードＢの間がダイオード１１０を介して電気的に接続される場合を選択する動作について説明する。

このとき、ノードＦにはトランジスタ１０１を介して第１の信号を入力する。第１の信号を入力した後、トランジスタ１０１をオフ状態とすることによって、ノードＦに第１の信号を保持することができる。図２（Ａ）に第１の信号を入力した後、トランジスタ１０１がオフ状態となった回路構成を模式的に示す。容量素子１０３の電極間の電位差（Ｖ_１０３）がトランジスタ１０２ｎの閾値電圧（Ｖ_{ｔｈ１０２ｎ}）よりも小さくなるように、第１の信号に対応する電位と、当該第１の信号をノードＦに入力する際のノードＡの電位とを調整する。なお、Ｖ_１０３はノードＡに対するノードＦの電位差とする。

図２（Ａ）にように、第１の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）以下のときには、トランジスタ１０２ｎのソースに対するゲートの電圧がＶ_１０３となり、図２（Ｃ）に示すようにトランジスタ１０２ｎはオフ状態となり、ノードＡとノードＢ間に電流は流れない。

図２（Ａ）にように、第１の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）より大きく、且つ（Ｖ_Ａ＋Ｖ_１０３−Ｖ_Ｂ）が（Ｖ_{ｔｈ１０２ｎ}）以上のときには、図２（Ｂ）に示すようにノードＡからノードＢに電流（Ｉ_ｎ１）が流れる。

なお、（Ｖ_Ａ＋Ｖ_１０３−Ｖ_Ｂ）が（Ｖ_{ｔｈ１０２ｎ}）よりも小さい場合は、ノードＡとノードＢの間に電流は流れない。

よって、ノードＦに第１の信号を入力することによって、図２（Ｄ）に示すように、回路１００は、ノードＡからノードＢにのみ電流を流す、ダイオード１１０として機能させることができる。なお、ダイオード１１０の閾値電圧（電流が流れはじめる電圧）は、（Ｖ_{ｔｈ１０２ｎ}−Ｖ_１０３）と表現することもできる。

（抵抗又は導線機能）
図１（Ｃ）や図１（Ｄ）のように、ノードＡとノードＢの間が抵抗１１１や導線１１２を介して電気的に接続される場合を選択する動作について説明する。

このとき、ノードＦにはトランジスタ１０１を介して第２の信号を入力する。第２の信号を入力した後、トランジスタ１０１をオフ状態とすることによって、ノードＦに第２の信号を保持することができる。図３（Ａ）に第２の信号を入力した後、トランジスタ１０１がオフ状態となった回路構成を模式的に示す。容量素子１０３の電極間の電位差（Ｖ_１０３）がトランジスタ１０２ｎの閾値電圧（Ｖ_{ｔｈ１０２ｎ}）以上となるように、第２の信号に対応する電位と、当該第２の信号をノードＦに入力する際のノードＡの電位とを調整する。なお、Ｖ_１０３はノードＡに対するノードＦの電位差とする。

図３（Ａ）にように、第２の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）より大きいときには、図３（Ｂ）に示すようにトランジスタ１０２ｎはオン状態となり、ノードＡからノードＢに電流（Ｉ_ｎ２）が流れる。

図３（Ａ）にように、第２の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）より小さいときにも、図３（Ｃ）に示すようにトランジスタ１０２ｎはオン状態となり、ノードＢからノードＡに電流（Ｉ_ｎ３）が流れる。

ノードＡの電位（Ｖ_Ａ）とノードＢの電位（Ｖ_Ｂ）が等しい場合には、電流は流れない。

よって、ノードＦに第２の信号を入力することによって、図３（Ｄ）や図３（Ｅ）に示すように、回路１００は、抵抗１１１や導線１１２として機能させることができる。

以上のように、図１（Ａ）に示す回路１００は、ノードＡとノードＢとの間を、ダイオードを介した電気的接続とする場合と、抵抗を介した電気的接続とする場合とを選択することができる。

図１（Ａ）に示す回路１００はトランジスタ２つと容量素子１つによって構成することができるため、回路１００を用いた半導体装置では回路規模を縮小することができる。

また、ノードＦに入力された信号は、その後トランジスタ１０１がオフ状態となることによって、ノードＦに保持される。ここで、トランジスタ１０１のチャネルが酸化物半導体に形成される構成とすると、トランジスタ１０１はリーク電流（オフ電流ともいう。）が極めて小さいという特性を有する。そのため、ノードＦに入力された信号を長期間にわたって保持し続けることができる。つまり、一度、トランジスタ１０１をオン状態としてノードＦに所定の信号を入力した後は、頻繁に信号を入力しなくても、回路１００は所定の機能（図１（Ｂ）または、図１（Ｃ）や図１（Ｄ）に示す機能）を維持し続けることが可能となる。こうして、回路１００を用いた半導体装置では、消費電力を低減することができる。

なお、トランジスタ１０１の移動度よりもトランジスタ１０２ｎの移動度を高くすることによって、ノードＡとノードＢ間の信号伝達の速度を向上させることができる。また、トランジスタ１０１のオン電流よりもトランジスタ１０２ｎのオン電流を大きくすることによって、ノードＡとノードＢ間の信号伝達の速度を向上させることができる。こうして、回路１００を用いた半導体装置では、高速に動作させることができる。

なお、トランジスタ１０２ｎのチャネルは、シリコンに形成されていてもよい。トランジスタ１０１として、チャネルが酸化物半導体に形成されるトランジスタを用い、且つトランジスタ１０２ｎとしてチャネルがシリコンに形成されるトランジスタを用いることによって、トランジスタ１０１が設けられた層と、トランジスタ１０２ｎが設けられた層とを重ねて設けることができる。そのため、回路１００の面積を縮小し、回路１００を用いた半導体装置では、小型化することができる。

本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、実施の形態１で示した構成とは異なる回路１００の例を示す。
＜半導体装置の構成＞
図４（Ａ）に半導体装置が有する回路１００を示す。回路１００は、トランジスタ１０１と、トランジスタ１０２ｐと、容量素子１０３と、を有する。本実施の形態では、トランジスタ１０２ｐをｐチャネル型のトランジスタとした例について説明する。なお、トランジスタ１０１はｎチャネル型のトランジスタでも、ｐチャネル型のトランジスタでもよい。

トランジスタ１０２ｐのゲートはトランジスタ１０１のソース又はドレインの一方と電気的に接続される。容量素子１０３の一対の電極のうちの一方はトランジスタ１０２ｐのゲートと電気的に接続される。容量素子１０３の一対の電極のうちの他方はトランジスタ１０２ｐのソース又はドレインの一方と電気的に接続される。トランジスタ１０２ｐのソース又はドレインの一方は、ノードＡに電気的に接続され、トランジスタ１０２ｐのソース又はドレインの他方は、ノードＢに電気的に接続される。トランジスタ１０１のソース又はドレインの他方は、ノードＣに電気的に接続される。トランジスタ１０１のゲートは、ノードＤに電気的に接続される。

トランジスタ１０１のチャネルは酸化物半導体に形成される構成とすることができる。トランジスタ１０１がオフ状態となることによって、トランジスタ１０２ｐのゲートが浮遊状態となる。言い換えると、トランジスタ１０１がオフ状態となることによって、図４（Ａ）中のノードＦが浮遊状態となる。

図４（Ａ）の回路１００は、ノードＤに入力される信号によってオン状態を選択されたトランジスタ１０１を介して、ノードＣからノードＦに信号が入力される。回路１００は、ノードＦに入力された信号により、図４（Ｂ）に示すようにノードＡとノードＢの間がダイオード１２０を介して電気的に接続される場合と、図４（Ｃ）に示すようにノードＡとノードＢの間が抵抗１２１を介して電気的に接続される場合と、を選択することができる。なお、抵抗１２１の値が小さい場合には、図４（Ｄ）のように、ノードＡとノードＢの間が導線１２２によって電気的に接続されるとみなすこともできる。

（ダイオード機能）
図４（Ｂ）のように、ノードＡとノードＢの間がダイオード１２０を介して電気的に接続される場合を選択する動作について説明する。

このとき、ノードＦにはトランジスタ１０１を介して第１の信号を入力する。第１の信号を入力した後、トランジスタ１０１をオフ状態とすることによって、ノードＦに第１の信号を保持することができる。図５（Ａ）に第１の信号を入力した後、トランジスタ１０１がオフ状態となった回路構成を模式的に示す。容量素子１０３の電極間の電位差（Ｖ_１０３）がトランジスタ１０２ｐの閾値電圧（Ｖ_{ｔｈ１０２ｐ}）よりも大きくなるように、第１の信号に対応する電位と、当該第１の信号をノードＦに入力する際のノードＡの電位とを調整する。なお、Ｖ_１０３はノードＡに対するノードＦの電位差とする。

図５（Ａ）にように、第１の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）以上のときには、トランジスタ１０２ｐのソースに対するゲートの電圧がＶ_１０３となり、図５（Ｂ）に示すようにトランジスタ１０２ｐはオフ状態となり、ノードＡとノードＢ間に電流は流れない。

図５（Ａ）にように、第１の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）より小さく、且つ（Ｖ_Ａ＋Ｖ_１０３−Ｖ_Ｂ）が（Ｖ_{ｔｈ１０２ｐ}）以下のときには、図５（Ｃ）に示すようにノードＢからノードＡに電流（Ｉ_ｐ１）が流れる。

なお、（Ｖ_Ａ＋Ｖ_１０３−Ｖ_Ｂ）が（Ｖ_{ｔｈ１０２ｐ}）よりも大きい場合は、ノードＡとノードＢの間に電流は流れない。

よって、ノードＦに第１の信号を入力することによって、図５（Ｄ）に示すように、回路１００は、ノードＢからノードＡにのみ電流を流す、ダイオード１２０として機能させることができる。なお、ダイオード１２０の閾値電圧（電流が流れはじめる電圧）は、（Ｖ_{ｔｈ１０２ｐ}−Ｖ_１０３）と表現することもできる。

（抵抗又は導線機能）
図４（Ｃ）や図４（Ｄ）のように、ノードＡとノードＢの間が抵抗１２１や導線１２２を介して電気的に接続される場合を選択する動作について説明する。

このとき、ノードＦにはトランジスタ１０１を介して第２の信号を入力する。第２の信号を入力した後、トランジスタ１０１をオフ状態とすることによって、ノードＦに第２の信号を保持することができる。図６（Ａ）に第２の信号を入力した後、トランジスタ１０１がオフ状態となった回路構成を模式的に示す。容量素子１０３の電極間の電位差（Ｖ_１０３）がトランジスタ１０２ｐの閾値電圧（Ｖ_{ｔｈ１０２ｐ}）以下となるように、第２の信号に対応する電位と、当該第２の信号をノードＦに入力する際のノードＡの電位とを調整する。なお、Ｖ_１０３はノードＡに対するノードＦの電位差とする。

図６（Ａ）にように、第２の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）より大きいときには、図６（Ｂ）に示すようにトランジスタ１０２ｐはオン状態となり、ノードＡからノードＢに電流（Ｉ_ｐ２）が流れる。

図６（Ａ）にように、第２の信号がノードＦに保持された場合、ノードＡの電位（Ｖ_Ａ）がノードＢの電位（Ｖ_Ｂ）より小さいときにも、図６（Ｃ）に示すようにトランジスタ１０２ｐはオン状態となり、ノードＢからノードＡに電流（Ｉ_ｐ３）が流れる。

よって、ノードＦに第２の信号を入力することによって、図６（Ｄ）や図６（Ｅ）に示すように、回路１００は、抵抗１２１や導線１２２として機能させることができる。

以上のように、図４（Ａ）に示す回路１００は、ノードＡとノードＢとの間を、ダイオードを介した電気的接続とする場合と、抵抗を介した電気的接続とする場合とを選択することができる。

図４（Ａ）に示す回路１００はトランジスタ２つと容量素子１つによって構成することができるため、回路１００を用いた半導体装置では回路規模を縮小することができる。

また、ノードＦに入力された信号は、その後トランジスタ１０１がオフ状態となることによって、ノードＦに保持される。ここで、トランジスタ１０１のチャネルが酸化物半導体に形成される構成とすると、トランジスタ１０１はリーク電流（オフ電流ともいう。）が極めて小さいという特性を有する。そのため、ノードＦに入力された信号を長期間にわたって保持し続けることができる。つまり、一度、トランジスタ１０１をオン状態としてノードＦに所定の信号を入力した後は、頻繁に信号を入力しなくても、回路１００は所定の機能（図４（Ｂ）または、図４（Ｃ）や図４（Ｄ）に示す機能）を維持し続けることが可能となる。こうして、回路１００を用いた半導体装置では、消費電力を低減することができる。

なお、トランジスタ１０１の移動度よりもトランジスタ１０２ｐの移動度を高くすることによって、ノードＡとノードＢ間の信号伝達の速度を向上させることができる。また、トランジスタ１０１のオン電流よりもトランジスタ１０２ｐのオン電流を大きくすることによって、ノードＡとノードＢ間の信号伝達の速度を向上させることができる。こうして、回路１００を用いた半導体装置では、高速に動作させることができる。

なお、トランジスタ１０２ｐのチャネルは、シリコンに形成されていてもよい。トランジスタ１０１として、チャネルが酸化物半導体に形成されるトランジスタを用い、且つトランジスタ１０２ｐとしてチャネルがシリコンに形成されるトランジスタを用いることによって、トランジスタ１０１が設けられた層と、トランジスタ１０２ｐが設けられた層とを重ねて設けることができる。そのため、回路１００の面積を縮小し、回路１００を用いた半導体装置では、小型化することができる。

（実施の形態３）
実施の形態１や実施の形態２で示した回路１００を複数組み合わせて用いることもできる。

例えば、複数の回路１００を互いに直列に接続して用いることもできる。ここで、複数の回路１００を互いに直列に接続するとは、一方の回路１００のノードＡ又はノードＢの一方と、別の回路１００のノードＡ又はノードＢの一方とが電気的に接続されている状態とする。複数の回路１００を互いに並列に接続するとは、一方の回路１００のノードＡ又はノードＢの一方と、別の回路１００のノードＡ又はノードＢの一方とが電気的に接続され、一方の回路１００のノードＡ又はノードＢの他方と、別の回路１００のノードＡ又はノードＢの他方とが電気的に接続されている状態とする。

実施の形態１又は実施の形態２で示した回路１００を２つ用い、それらを直列に接続した構成の例を図７乃至図１０に示す。なお、図７（Ａ）乃至（Ｃ）、図８（Ａ）乃至（Ｃ）、図９（Ａ）及び（Ｂ）において、２つの回路１００のうち一方を回路１１００とし、他方を回路２１００とする。

回路１１００や回路２１００の構成及び動作方法は、実施の形態１や実施の形態２で示した回路１００の構成及び動作方法と同様であるため、説明は省略する。

また、回路１１００を構成するトランジスタ１１０１は、トランジスタ１０１と同様の構成とすることができる。回路２１００を構成するトランジスタ２１０１は、トランジスタ１０１と同様の構成とすることができる。回路１１００を構成する容量素子１１０３は、容量素子１０３と同様の構成とすることができる。回路２１００を構成する容量素子２１０３は、容量素子１０３と同様の構成とすることができる。回路１１００を構成するトランジスタ１１０２ｎやトランジスタ１１０２ｐは、トランジスタ１０２ｎやトランジスタ１０２ｐと同様の構成とすることができる。回路２１００を構成するトランジスタ２１０２ｎやトランジスタ２１０２ｐは、トランジスタ１０２ｎやトランジスタ１０２ｐと同様の構成とすることができる。

実施の形態１又は実施の形態２で示した回路１００を２つ用い、それらを直列に接続した構成によって、図１０（Ａ）乃至（Ｉ）に示す機能のいずれかを選択することが可能となる。

（実施の形態４）
実施の形態１乃至実施の形態３におけるトランジスタ１０１、トランジスタ１１０１、トランジスタ２１０１のチャネルが形成される領域として用いることができる、酸化物半導体について説明する。

電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、高純度化された酸化物半導体にチャネルが形成されるトランジスタは、オフ電流が著しく小さく、信頼性が高い。

具体的に、高純度化された酸化物半導体にチャネルが形成されるトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０以下であるときに、ソースとドレインの間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレインをソースとゲートよりも低い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０以上であるときに、ソースとドレインの間に流れる電流のことを意味する。

酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。

酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体膜は、例えば、単結晶を有してもよい。

酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

ＣＡＡＣ−ＯＳ膜は、例えば、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、２θが３１°近傍のピークが現れる場合がある。２θが３１°近傍のピークは、ＩｎＧａＺｎＯ_４の結晶であれば、（００９）面に配向していることを示す。また、ＣＡＡＣ−ＯＳ膜は、例えば、２θが３６°近傍のピークが現れる場合がある。２θが３６°近傍のピークは、ＺｎＧａ_２Ｏ_４の結晶であれば、（２２２）面に配向していることを示す。ＣＡＡＣ−ＯＳ膜は、好ましくは、２θが３１°近傍にピークが現れ、２θが３６°近傍にピークが現れない。

また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜であれば、ＸＲＤ装置を用い、ｃ軸に垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による分析を行うと、２θが５６°近傍のピークが現れる場合がある。２θが５６°近傍のピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面を示す。ここで、２θを５６°近傍で固定し、表面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、ａ軸およびｂ軸の向きが揃っている単結晶酸化物半導体の場合は６つの対称性のピークが現れるが、ＣＡＡＣ−ＯＳ膜の場合は明瞭なピークが現れない。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。

なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ^＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０^１６／ｃｍ^３以下、好ましくは１×１０^１６／ｃｍ^３以下、更に好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。

また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体層に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体層中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値は、１×１０^１８／ｃｍ^３以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。

また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体層のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりｎ型化される。

ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が形成されることで、トランジスタの移動度及びオン電流を高めることができ、それにより、トランジスタを用いたスイッチ回路の高速動作を実現することができる。

なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。

また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。

また、酸化物半導体層は、単数の金属酸化物膜で構成されているとは限らず、積層された複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜との間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第２の金属酸化物膜に、チャネル領域を形成することができる。

また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタの電界効果移動度が高くなる。

また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してしまう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の電気的特性のばらつきを、低減することができる。

また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（１×１０^−４Ｐａ〜５×１０^−７Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。

高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

例えば、第１の金属酸化物膜または第３の金属酸化物膜は、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを、第２の金属酸化物膜よりも高い原子数比で含む酸化物膜であればよい。具体的に、第１の金属酸化物膜または第３の金属酸化物膜として、第２の金属酸化物膜よりも上述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物膜を用いると良い。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。よって、上記構成により、第１の金属酸化物膜または第３の金属酸化物膜を、第２の金属酸化物膜よりも酸素欠損が生じにくい酸化物膜にすることができる。

具体的に、第２の金属酸化物膜と、第１の金属酸化物膜または第３の金属酸化物膜とが、共にＩｎ−Ｍ−Ｚｎ系酸化物である場合、第１の金属酸化物膜または第３の金属酸化物膜の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１、第２の金属酸化物膜の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きくなるように、その原子数比を設定すれば良い。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ等が挙げられる。好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上大きくなるように、その原子数比を設定すれば良い。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きくなるように、その原子数比を設定すれば良い。より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きくなるように、その原子数比を設定すれば良い。さらに、第２の金属酸化物膜において、ｙ_２がｘ_２以上であると、トランジスタに安定した電気的特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ_２は、ｘ_２と同じか、ｘ_２の３倍未満であると好ましい。

なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。

３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、第２の金属酸化物膜は結晶質であることが好ましい。

なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。

例えば、第１の金属酸化物膜及び第３の金属酸化物膜として、スパッタリング法により形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜及び第３の金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。

また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることができる。

なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導体膜の端部が丸みを帯びる構造を有していても良い。

また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合においても、ソース電極及びドレイン電極に接する領域が、ｎ型化されていても良い。上記構成により、トランジスタの移動度及びオン電流を高め、半導体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル領域となる第２の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半導体装置のさらなる高速動作を実現する上で、より好ましい。

（実施の形態５）
実施の形態１乃至実施の形態４に示した半導体装置の一例について説明する。図１２に、図１に示した半導体装置の回路１００が有する、トランジスタ１０１、トランジスタ１０２ｎ、容量素子１０３の断面構造を、一例として示す。

トランジスタ１０１として、チャネルが酸化物半導体に形成される場合を例示している。そして、トランジスタ１０１、及び、容量素子１０３が、単結晶のシリコンにチャネルが形成されるトランジスタ１０２ｎの上に形成される場合を例示している。

なお、トランジスタ１０２ｎは、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜を活性層に用いることもできる。或いは、トランジスタ１０２ｎは、酸化物半導体を活性層に用いていても良い。全てのトランジスタが酸化物半導体を活性層に用いている場合、トランジスタ１０１はトランジスタ１０２ｎ上に積層されていなくとも良く、トランジスタ１０１とトランジスタ１０２ｎとは、同一の層に形成されていても良い。

薄膜のシリコンを用いてトランジスタ１０２ｎを形成する場合、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンにレーザー光を照射して結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。

トランジスタ１０２ｎが形成される半導体基板１４００は、例えば、ｎ型またはｐ型の導電型を有するシリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いることができる。図１２では、ｎ型の導電性を有する単結晶シリコン基板を用いた場合を例示している。

また、トランジスタ１０２ｎは、素子分離用絶縁膜１４０１により、他のトランジスタと、電気的に分離されている。素子分離用絶縁膜１４０１の形成には、選択酸化法（ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。

具体的に、トランジスタ１０２ｎは、半導体基板１４００に形成された、ソース領域またはドレイン領域として機能する不純物領域１４０２及び不純物領域１４０３と、ゲート電極１４０４と、半導体基板１４００とゲート電極１４０４の間に設けられたゲート絶縁膜１４０５とを有する。ゲート電極１４０４は、ゲート絶縁膜１４０５を間に挟んで、不純物領域１４０２と不純物領域１４０３の間に形成されるチャネル形成領域と重なる。

トランジスタ１０２ｎ上には、絶縁膜１４０９が設けられている。絶縁膜１４０９には開口部が形成されている。そして、上記開口部には、不純物領域１４０２、不純物領域１４０３にそれぞれ接する配線１４１０、配線１４１１と、ゲート電極１４０４に電気的に接続されている配線１４１２とが、形成されている。

そして、配線１４１０は、絶縁膜１４０９上に形成された配線１４１５に電気的に接続されており、配線１４１１は、絶縁膜１４０９上に形成された配線１４１６に電気的に接続されており、配線１４１２は、絶縁膜１４０９上に形成された配線１４１７に電気的に接続されている。

配線１４１５乃至配線１４１７上には、絶縁膜１４２０及び絶縁膜１４４０が順に積層するように形成されている。絶縁膜１４２０及び絶縁膜１４４０には開口部が形成されており、上記開口部に、配線１４１７に電気的に接続された配線１４２１が形成されている。

そして、図１２では、絶縁膜１４４０上にトランジスタ１０１及び容量素子１０３が形成されている。

トランジスタ１０１は、絶縁膜１４４０上に、酸化物半導体を含む半導体膜１４３０と、半導体膜１４３０上の、ソース電極またはドレイン電極として機能する導電膜１４３２及び導電膜１４３３と、半導体膜１４３０、導電膜１４３２及び導電膜１４３３上のゲート絶縁膜１４３１と、ゲート絶縁膜１４３１上に位置し、導電膜１４３２と導電膜１４３３の間において半導体膜１４３０と重なっているゲート電極１４３４と、を有する。なお、導電膜１４３３は、配線１４２１に電気的に接続されている。

また、ゲート絶縁膜１４３１上において導電膜１４３３と重なる位置に、導電膜１４３５が設けられている。ゲート絶縁膜１４３１を間に挟んで導電膜１４３３及び導電膜１４３５が重なっている部分が、容量素子１０３として機能する。

なお、図１２では、容量素子１０３がトランジスタ１０１と共に絶縁膜１４４０の上に設けられている場合を例示しているが、容量素子１０３は、トランジスタ１０２ｎと共に、絶縁膜１４４０の下に設けられていても良い。

そして、トランジスタ１０１、容量素子１０３上に、絶縁膜１４４１及び絶縁膜１４４２が順に積層するように設けられている。絶縁膜１４４１及び絶縁膜１４４２には開口部が設けられており、上記開口部においてゲート電極１４３４に接する導電膜１４４３が、絶縁膜１４４２上に設けられている。

なお、図１２において、トランジスタ１０１は、ゲート電極１４３４を半導体膜１４３０の片側において少なくとも有していれば良いが、半導体膜１４３０を間に挟んで存在する一対のゲート電極を有していても良い。

トランジスタ１０１が、半導体膜１４３０を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。

また、図１２では、トランジスタ１０１が、一のゲート電極１４３４に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ１０１は、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。

また、半導体膜１４３０は、単膜の酸化物半導体で構成されているとは限らず、積層された複数の酸化物半導体で構成されていても良い。例えば半導体膜１４３０が、３層に積層されて構成されている場合のトランジスタ１１１０Ａの構成例を、図１３（Ａ）に示す。

図１３（Ａ）に示すトランジスタ１１１０Ａは、絶縁膜１４４０の上に設けられた半導体膜１４３０と、半導体膜１４３０と電気的に接続されている導電膜１４３２、及び導電膜１４３３と、ゲート絶縁膜１４３１と、ゲート絶縁膜１４３１上に半導体膜１４３０と重畳するように設けられたゲート電極１４３４と、を有する。

そして、トランジスタ１１１０Ａでは、半導体膜１４３０として、酸化物半導体層８３０ａ乃至酸化物半導体層８３０ｃが、絶縁膜１４４０側から順に積層されている。

そして、酸化物半導体層８３０ａ及び酸化物半導体層８３０ｃは、酸化物半導体層８３０ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体層８３０ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体層８３０ｂは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

なお酸化物半導体層８３０ｃは、図１３（Ｂ）に示すように、導電膜１４３２及び導電膜１４３３の上層でゲート絶縁膜１４３１と重畳させて設ける構成としてもよい。

（実施の形態６）
本発明の一態様に係る半導体装置またはプログラマブルロジックデバイスは、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）、２次電池などのバッテリーを制御または保護するための回路などに用いることができる。その他に、本発明の一態様に係る半導体装置またはプログラマブルロジックデバイスを用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１４に示す。

図１４（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロフォン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。なお、図１４（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図１４（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。

図１４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。

図１４（Ｄ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。

図１４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としても良い。

図１４（Ｆ）は普通自動車であり、車体５１０１、車輪５１０２、ダッシュボード５１０３、ライト５１０４等を有する。

１００回路
１０１トランジスタ
１０２ｎトランジスタ
１０２ｐトランジスタ
１０３容量素子
１１０ダイオード
１１１抵抗
１１２導線
１２０ダイオード
１２１抵抗
１２２導線
８３０ａ酸化物半導体層
８３０ｂ酸化物半導体層
８３０ｃ酸化物半導体層
１１００回路
１１０１トランジスタ
１１０２ｎトランジスタ
１１０２ｐトランジスタ
１１０３容量素子
１１１０Ａトランジスタ
１４００半導体基板
１４０１素子分離用絶縁膜
１４０２不純物領域
１４０３不純物領域
１４０４ゲート電極
１４０５ゲート絶縁膜
１４０９絶縁膜
１４１０配線
１４１１配線
１４１２配線
１４１５配線
１４１６配線
１４１７配線
１４２０絶縁膜
１４２１配線
１４３０半導体膜
１４３１ゲート絶縁膜
１４３２導電膜
１４３３導電膜
１４３４ゲート電極
１４３５導電膜
１４４０絶縁膜
１４４１絶縁膜
１４４２絶縁膜
１４４３導電膜
２１００回路
２１０１トランジスタ
２１０２ｎトランジスタ
２１０２ｐトランジスタ
２１０３容量素子
５００１筐体
５００２筐体
５００３表示部
５００４表示部
５００５マイクロフォン
５００６スピーカー
５００７操作キー
５００８スタイラス
５１０１車体
５１０２車輪
５１０３ダッシュボード
５１０４ライト
５３０１筐体
５３０２冷蔵室用扉
５３０３冷凍室用扉
５４０１筐体
５４０２表示部
５４０３キーボード
５４０４ポインティングデバイス
５６０１筐体
５６０２筐体
５６０３表示部
５６０４表示部
５６０５接続部
５６０６操作キー
５８０１筐体
５８０２筐体
５８０３表示部
５８０４操作キー
５８０５レンズ
５８０６接続部
８１００回路
８１０１トランジスタ
８１０２ｎトランジスタ
８１０８記憶手段
８１１０ダイオード
８１１１抵抗
８１１２導線

Claims

第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
前記第３のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
前記第２のトランジスタのゲートは前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのゲートは前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１の容量素子の一対の電極のうちの一方は前記第２のトランジスタのゲートと電気的に接続され、
前記第２の容量素子の一対の電極のうちの一方は前記第４のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の一対の電極のうちの他方は前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子の一対の電極のうちの他方は前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１のトランジスタがオフ状態となることによって、前記第２のトランジスタのゲートが浮遊状態となり、
前記第３のトランジスタがオフ状態となることによって、前記第４のトランジスタのゲートが浮遊状態となることを特徴とする半導体装置。
第１のトランジスタ、第２のトランジスタ、及び第１の容量素子を有する第１の回路と、第３のトランジスタ、第４のトランジスタ、及び第２の容量素子を有する第２の回路と、を有し、
前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
前記第３のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
前記第２のトランジスタのゲートには前記第１のトランジスタを介して第１の信号又は第２の信号が入力され、
前記第４のトランジスタのゲートには前記第３のトランジスタを介して第３の信号又は第４の信号が入力され、
前記第１の容量素子の一対の電極のうちの一方は前記第２のトランジスタのゲートと電気的に接続され、
前記第２の容量素子の一対の電極のうちの一方は前記第４のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の一対の電極のうちの他方は前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子の一対の電極のうちの他方は前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１のトランジスタがオフ状態となることによって、前記第２のトランジスタのゲートが浮遊状態となり、
前記第３のトランジスタがオフ状態となることによって、前記第４のトランジスタのゲートが浮遊状態となり、
前記第１の信号が入力されると、前記第１の回路はダイオードとして機能し、
前記第２の信号が入力されると、前記第１の回路は抵抗又は導線として機能し、
前記第３の信号が入力されると、前記第２の回路はダイオードとして機能し、
前記第４の信号が入力されると、前記第２の回路は抵抗又は導線として機能することを特徴とする半導体装置。
請求項１又は請求項２において、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の少なくとも一は、第１の金属酸化物膜と、前記第１の金属酸化物膜上の第２の金属酸化物膜と、前記第２の金属酸化物膜上の第３の金属酸化物膜と、を有し、
前記第１の金属酸化物膜は、前記第２の金属酸化物膜を構成する金属元素の少なくとも一を構成要素として含み、
前記第３の金属酸化物膜は、前記第２の金属酸化物膜を構成する金属元素の少なくとも一を構成要素として含み、
前記第２の金属酸化物膜はインジウムを含むことを特徴とする半導体装置。
請求項３において、
前記第１の金属酸化物膜の伝導帯下端のエネルギーは、前記第２の金属酸化物膜の伝導帯下端のエネルギーよりも、０．０５ｅＶ以上、２ｅＶ以下の範囲で真空準位に近く、
前記第３の金属酸化物膜の伝導帯下端のエネルギーは、前記第２の金属酸化物膜の伝導帯下端のエネルギーよりも、０．０５ｅＶ以上、２ｅＶ以下の範囲で真空準位に近いことを特徴とする半導体装置。