JP6068168B2

JP6068168B2 - Differential pressure detector

Info

Publication number: JP6068168B2
Application number: JP2013016665A
Authority: JP
Inventors: 康人千葉; 勇気須藤
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2013-01-31
Filing date: 2013-01-31
Publication date: 2017-01-25
Anticipated expiration: 2033-01-31
Also published as: JP2014149166A

Description

本発明は、流路内の上流と下流の圧力差を検出する差圧検出素子に関するものである。 The present invention relates to a differential pressure detecting element that detects a pressure difference between upstream and downstream in a flow path.

差圧検出素子として、ピエゾ抵抗層を有するカンチレバー部と、当該カンチレバー部をヒンジ部で弾性変形可能に支持する基板と、を備え、基板に形成された通路内にカンチレバーが突出しているものが知られている（例えば特許文献１参照）。 As a differential pressure detecting element, a cantilever portion having a piezoresistive layer and a substrate that supports the cantilever portion so as to be elastically deformable by a hinge portion, the cantilever projecting into a passage formed in the substrate is known. (See, for example, Patent Document 1).

特開２０１２−１４５３５６号公報JP 2012-145356 A

上記の差圧検出素子では、カンチレバーの下方に狭い通路が存在するのに対し、カンチレバーの上方は広い流路に向かって開放されている。そのため、通路を介してカンチレバーに対して下方から圧力が印加された場合に生じる圧力損失と、当該カンチレバーに対して上方から同じ大きさの圧力が印加された場合に生じる圧力損失が異なるので、圧力印加方向に対する感度の対称性を確保することが難しい、という問題がある。 In the above-described differential pressure detecting element, a narrow passage exists below the cantilever, whereas the upper portion of the cantilever is opened toward a wide flow path. Therefore, the pressure loss that occurs when pressure is applied to the cantilever from below through the passage differs from the pressure loss that occurs when the same pressure is applied to the cantilever from above. There is a problem that it is difficult to ensure the symmetry of sensitivity with respect to the application direction.

本発明が解決しようとする課題は、圧力印加方向に対する感度の対称性が良好な差圧検出素子を提供することである。 The problem to be solved by the present invention is to provide a differential pressure detecting element with good sensitivity symmetry with respect to the pressure application direction.

［１］本発明に係る差圧検出素子は、ピエゾ抵抗層を有するカンチレバー部と、前記ピエゾ抵抗層に電気的に接続された電極と、第１の貫通孔を有すると共に、前記カンチレバー部及び前記電極を支持する下部基板（第１の基板）と、を備え、前記カンチレバー部は、前記第１の貫通孔に突出するように前記下部基板に片持支持されている差圧検出素子であって、前記差圧検出素子は、前記下部基板において前記カンチレバー部が設けられた主面に積層された上部基板（第２の基板）をさらに備えており、前記上部基板は、前記第１の貫通孔の開口形状と実質的に同一の開口形状を有し、且つ、前記第１の貫通孔に対向するように配置されている第２の貫通孔を有し、前記第２の貫通孔の開口から前記カンチレバー部までの距離は、前記第１の貫通孔の開口から前記カンチレバー部までの距離と実質的に同一であることを特徴とする。 [1] A differential pressure detecting element according to the present invention includes a cantilever portion having a piezoresistive layer, an electrode electrically connected to the piezoresistive layer, a first through hole, the cantilever portion and the A lower substrate (first substrate) that supports an electrode, and the cantilever part is a differential pressure detection element that is cantilevered by the lower substrate so as to protrude into the first through hole. The differential pressure detecting element further includes an upper substrate (second substrate) laminated on a main surface of the lower substrate on which the cantilever portion is provided, and the upper substrate has the first through hole. It has an opening shape substantially the same opening shape, and, have a second through-holes are arranged so as to face the first through hole, from the opening of the second through hole The distance to the cantilever part is the first distance Wherein the the opening of the through hole is substantially the same as the distance to the cantilever unit.

［２］上記発明において、前記上部基板は、ガラス、樹脂、又はシリコンから構成されていてもよい。 [2] In the above invention, the upper substrate may be made of glass, resin, or silicon.

本発明によれば、下部基板においてカンチレバー部が設けられた主面に上部基板が積層されており、この上部基板が、下部基板の第１の貫通孔の開口形状と実質的に同一の開口形状を有し、且つ、第１の貫通孔に対向するように配置されている第２の貫通孔を有している。 According to the present invention, the upper substrate is laminated on the main surface of the lower substrate where the cantilever portion is provided, and the upper substrate has an opening shape substantially the same as the opening shape of the first through hole of the lower substrate. And has a second through hole arranged so as to face the first through hole.

このため、第１の貫通孔を介してカンチレバー部に対して圧力が印加される場合に生じる圧力損失と、第２の貫通孔を介してカンチレバー部に対して同じ大きさの圧力が印加される場合に生じる圧力損失とを同程度にすることができるので、圧力印加方向に対する差圧検出素子の感度の対称性が良好となる。 For this reason, the pressure loss that occurs when pressure is applied to the cantilever part via the first through hole and the same pressure is applied to the cantilever part via the second through hole. Since the pressure loss generated in the case can be made comparable, the symmetry of the sensitivity of the differential pressure detecting element with respect to the pressure application direction becomes good.

図１は、本発明の実施形態における差圧検出素子を用いた流量計測装置の構成を示す図である。FIG. 1 is a diagram showing a configuration of a flow rate measuring device using a differential pressure detecting element in an embodiment of the present invention. 図２は、本発明の実施形態における差圧検出素子の平面図である。FIG. 2 is a plan view of the differential pressure detecting element in the embodiment of the present invention. 図３は、図２のIII-III線に沿った断面図である。FIG. 3 is a cross-sectional view taken along line III-III in FIG. 図４（ａ）及び図４（ｂ）は、本発明の実施形態における差圧検出素子の変形例をそれぞれ示す平面図である。FIG. 4A and FIG. 4B are plan views respectively showing modifications of the differential pressure detecting element in the embodiment of the present invention. 図５は、本発明の実施形態における差圧検出素子の製造方法を示す工程図である。FIG. 5 is a process diagram showing a method of manufacturing a differential pressure detecting element in the embodiment of the present invention. 図６（ａ）〜図６（ｆ）は、図５の各ステップを示す断面図である。FIG. 6A to FIG. 6F are cross-sectional views showing the steps in FIG. 図７（ａ）〜図７（ｇ）は、図５の各ステップを示す断面図である。FIG. 7A to FIG. 7G are cross-sectional views showing the steps in FIG. 図８（ａ）及び図８（ｂ）は、差圧検出素子の製造方法の樹脂層形成工程を示す断面図である。FIG. 8A and FIG. 8B are cross-sectional views showing the resin layer forming step of the method for manufacturing the differential pressure detecting element.

以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は本実施形態における差圧検出素子を用いた流量計測装置の構成を示す図、図２及び図３は本実施形態における差圧検出素子の平面図及び断面図、図４（ａ）及び図４（ｂ）は差圧検出素子の変形例をそれぞれ示す平面図である。 FIG. 1 is a diagram showing a configuration of a flow rate measuring device using a differential pressure detecting element in the present embodiment, FIGS. 2 and 3 are a plan view and a cross-sectional view of the differential pressure detecting element in the present embodiment, FIG. FIG. 4B is a plan view showing modifications of the differential pressure detecting element.

本実施形態における流量計測装置１は、図１に示すように、主流路２を流れる流体の流量を計測する装置である。この流量計測装置１は、主流路２から分岐するバイパス路３に設けられた差圧検出素子１０と、当該差圧検出素子１０に電気的に接続された流量算出部２０と、を備えている。主流路２内を流れる流体の具体例としては、例えば、空気等の気体を例示することができる。 As shown in FIG. 1, the flow rate measuring device 1 in the present embodiment is a device that measures the flow rate of the fluid flowing through the main flow path 2. The flow rate measuring device 1 includes a differential pressure detection element 10 provided in a bypass path 3 branched from the main flow path 2 and a flow rate calculation unit 20 electrically connected to the differential pressure detection element 10. . As a specific example of the fluid flowing in the main flow path 2, for example, a gas such as air can be exemplified.

なお、図１では、流体が主流路２内を左側から右側に向かって流れている状況を図示しているが、流体の流通方向は特にこれに限定されず、流体が主流路２内を右側から左側に向かって流れる場合もある。 Note that FIG. 1 illustrates a situation in which the fluid flows in the main channel 2 from the left side to the right side, but the flow direction of the fluid is not particularly limited to this, and the fluid flows in the main channel 2 on the right side. May flow from left to right.

この流量計測装置１は、差圧検出素子１０のカンチレバー部１２の弾性変形によって、バイパス路３の上流開口４と下流開口５との間の圧力差を検出し、当該圧力差に基づいて流量算出部２０によって主流路２を流れる流体の流量を演算する。 The flow rate measuring device 1 detects a pressure difference between the upstream opening 4 and the downstream opening 5 of the bypass passage 3 by elastic deformation of the cantilever portion 12 of the differential pressure detecting element 10, and calculates a flow rate based on the pressure difference. The flow rate of the fluid flowing through the main flow path 2 is calculated by the unit 20.

差圧検出素子１０は、図２及び図３に示すように、下部基板１１と、カンチレバー部１２と、電極１３，１４と、ガラス部材１５と、を備えたＭＥＭＳ（Micro Electro Mechanical Systems）素子である。本実施形態におけるガラス部材１５が、本発明における上部基板の一例に相当する。 As shown in FIGS. 2 and 3, the differential pressure detecting element 10 is a MEMS (Micro Electro Mechanical Systems) element including a lower substrate 11, a cantilever portion 12, electrodes 13 and 14, and a glass member 15. is there. The glass member 15 in the present embodiment corresponds to an example of the upper substrate in the present invention.

後述するように、下部基板１１とカンチレバー部１２は、ＳＯＩ（Silicon on Insulator）ウェハ３０を加工することで一体的に形成されており、下部基板１１は、第１のシリコン層３１、酸化シリコン層３２、及び第２のシリコン層３３からなる積層体で構成されている。この下部基板１１には、当該下部基板１１を貫通する第１の貫通孔１１２が形成されている。この第１の貫通孔１１２は、矩形の開口形状（長さ：Ｌ_１×幅：Ｗ_１）を有しており、第１の貫通孔１１２の下側の開口１１３からカンチレバー部１２までの距離がＤ_１となっている。 As will be described later, the lower substrate 11 and the cantilever portion 12 are integrally formed by processing an SOI (Silicon on Insulator) wafer 30. The lower substrate 11 includes a first silicon layer 31, a silicon oxide layer. 32 and a laminated body made of the second silicon layer 33. The lower substrate 11 is formed with a first through hole 112 that penetrates the lower substrate 11. The first through hole 112 has a rectangular opening shape (length: L ₁ × width: W ₁ ), and the distance from the opening 113 below the first through hole 112 to the cantilever portion 12. There has been a _{D 1.}

一方、カンチレバー部１２は、第２のシリコン層３３と、一対のピエゾ抵抗層１２１，１２２と、から構成されており、第１の貫通孔１１２に突出するように下部基板１１に片持支持されている。このカンチレバー部１２において、第２のシリコン層３３は自由端側に位置しているのに対し、ピエゾ抵抗層１２１，１２２は固定端側に位置しており、カンチレバー部１２の外縁と第１の貫通孔１１２の内壁面との間には隙間（ギャップ）１２４が確保されている。この隙間１２４は、バイパス路３内を流体がほとんど流れない程度の狭い幅を有しており、特に限定されないが、例えば、０．１［μｍ］〜１０［μｍ］程度の幅を有することが好ましい。 On the other hand, the cantilever portion 12 includes a second silicon layer 33 and a pair of piezoresistive layers 121 and 122, and is cantilevered by the lower substrate 11 so as to protrude into the first through hole 112. ing. In the cantilever portion 12, the second silicon layer 33 is located on the free end side, whereas the piezoresistive layers 121 and 122 are located on the fixed end side, and the outer edge of the cantilever portion 12 and the first edge A gap (gap) 124 is secured between the inner wall surface of the through hole 112. The gap 124 has a narrow width such that almost no fluid flows in the bypass passage 3 and is not particularly limited. For example, the gap 124 may have a width of about 0.1 [μm] to 10 [μm]. preferable.

ピエゾ抵抗層１２１，１２２は、ｎ型若しくはｐ型の不純物を第２のシリコン層３３にドーピングすることで形成されており、カンチレバー部１２の弾性変形に伴って当該ピエゾ抵抗層１２１，１２２の抵抗値が変化する。このため、本実施形態では、ピエゾ抵抗層１２１，１２２は、カンチレバー部１２において最も歪みが大きくなる根元部分に設けられており、カンチレバー部１２は、このピエゾ抵抗層１２１，１２２を介して第１の貫通孔１１２の周縁に連結されている。 The piezoresistive layers 121 and 122 are formed by doping the second silicon layer 33 with n-type or p-type impurities, and the resistance of the piezoresistive layers 121 and 122 with the elastic deformation of the cantilever portion 12. The value changes. For this reason, in the present embodiment, the piezoresistive layers 121 and 122 are provided at the root portion where the distortion is greatest in the cantilever portion 12, and the cantilever portion 12 is connected to the first via the piezoresistive layers 121 and 122. Are connected to the periphery of the through-hole 112.

このピエゾ抵抗層１２１，１２２同士は、カンチレバー部１２上に設けられた接続リード１２３を介して電気的に直列接続されている。なお、カンチレバー部１２全体をピエゾ抵抗層で形成してもよく、この場合には接続リード１２３は不要となる。 The piezoresistive layers 121 and 122 are electrically connected in series via connection leads 123 provided on the cantilever portion 12. Note that the entire cantilever portion 12 may be formed of a piezoresistive layer, and in this case, the connection lead 123 becomes unnecessary.

電極１３，１４は、下部基板１１の上面１１１に設けられている。第１の電極１３は、第１のリード１３１を介して第１のピエゾ抵抗層１２１に電気的に接続されている。第２の電極１４も、第２のリード１４１を介して第２のピエゾ抵抗層１２２に電気的に接続されている。この電極１３，１４は、特に図示しない配線等を介して、上述の流量算出部２０に電気的に接続されている。 The electrodes 13 and 14 are provided on the upper surface 111 of the lower substrate 11. The first electrode 13 is electrically connected to the first piezoresistive layer 121 via the first lead 131. The second electrode 14 is also electrically connected to the second piezoresistive layer 122 via the second lead 141. The electrodes 13 and 14 are electrically connected to the above-described flow rate calculation unit 20 through wiring or the like not shown.

なお、電極１３，１４の配置は特に限定されない。例えば、図４（ａ）に示すように、電極１３，１４を下部基板１１の端部近傍に配置してもよい。或いは、図４（ｂ）に示すように、電極１３，１４を下部基板１１の角部近傍に配置してもよい。 The arrangement of the electrodes 13 and 14 is not particularly limited. For example, as shown in FIG. 4A, the electrodes 13 and 14 may be arranged near the end of the lower substrate 11. Alternatively, as shown in FIG. 4B, the electrodes 13 and 14 may be arranged near the corners of the lower substrate 11.

ガラス部材１５は、下部基板１１の上面１１１に接着剤等を介して積層されている。このガラス部材１５は、シリコン（Ｓｉ）に近い熱膨張係数を有する低膨張ガラスから構成されている。こうした低膨張ガラスの具体例としては、コーニング社製のパイレックス（登録商標）等の硼珪酸ガラスを例示することができる。なお、ガラス部材１５に代えて、上部基板として、シリコン（Ｓｉ）から構成されるシリコン基板を用いてもよいし、或いは、樹脂材料から構成される樹脂層を用いてもよい。 The glass member 15 is laminated on the upper surface 111 of the lower substrate 11 via an adhesive or the like. The glass member 15 is made of low expansion glass having a thermal expansion coefficient close to that of silicon (Si). Specific examples of such low expansion glass include borosilicate glass such as Pyrex (registered trademark) manufactured by Corning. Instead of the glass member 15, a silicon substrate made of silicon (Si) may be used as the upper substrate, or a resin layer made of a resin material may be used.

このガラス部材１５は、第２の貫通孔１５１と、第３の貫通孔１５２と、を有している。いずれの貫通孔１５１，１５２もガラス基板１５を貫通している。 The glass member 15 has a second through hole 151 and a third through hole 152. Any of the through holes 151 and 152 penetrates the glass substrate 15.

第２の貫通孔１５１は、矩形の開口形状（長さ：Ｌ_２×幅：Ｗ_２）を有している。本実施形態では、この第２の貫通孔１５１の開口形状（Ｌ_２×Ｗ_２）が、下部基板１１の第１の貫通孔１１２の開口形状（Ｌ_１×Ｗ_１）と実質的に同一となっている（Ｌ_１＝Ｌ_２、Ｗ_１＝Ｗ_２）。また、第２の貫通孔１５１の上側の開口１５３からカンチレバー部１２までの距離Ｄ_２（つまり第２の貫通孔１５１の深さ）は、第１の貫通孔１１２の下側の開口１１３からカンチレバー部１２までの距離Ｄ_１と実質的に同一となっている（Ｄ_２＝Ｄ_１）。 The second through-hole 151 has a rectangular opening shape (length: L ₂ × width: W ₂ ). In the present embodiment, the opening shape (L ₂ × W ₂ ) of the second through hole 151 is substantially the same as the opening shape (L ₁ × W ₁ ) of the first through hole 112 of the lower substrate 11. (L ₁ = L ₂ , W ₁ = W ₂ ). Further, the distance D ₂ from the upper opening 153 of the second through hole 151 to the cantilever portion 12 (that is, the depth of the second through hole 151) is from the lower opening 113 of the first through hole 112 to the cantilever. has a distance _{D 1} substantially identical to part _{_{12 (D 2 = D 1)}} .

この第２の貫通孔１５１は、下部基板１１の第１の貫通孔１１２に対向するように配置されている。従って、第１の貫通孔１１２と第２の貫通孔１５１は連通しており、カンチレバー部１２は第１及び第２の貫通孔１１２，１５１内に突出している。 The second through hole 151 is disposed so as to face the first through hole 112 of the lower substrate 11. Therefore, the first through hole 112 and the second through hole 151 are in communication, and the cantilever portion 12 protrudes into the first and second through holes 112 and 151.

一方、第３の貫通孔１５２は、下部基板１１上の電極１３，１４に対応するように形成されている。電極１３，１４は、この第３の貫通孔１５２を介してガラス部材１５から露出している。 On the other hand, the third through hole 152 is formed so as to correspond to the electrodes 13 and 14 on the lower substrate 11. The electrodes 13 and 14 are exposed from the glass member 15 through the third through hole 152.

以上に説明した差圧検出素子１０は、図１に示すように、カンチレバー部１２が流体の流通方向に対して直交し、且つ、第１及び第２の貫通孔１１２，１５１が流体の流通方向に沿うように、バイパス路３内に設置されている。 As shown in FIG. 1, in the differential pressure detecting element 10 described above, the cantilever portion 12 is orthogonal to the fluid flow direction, and the first and second through holes 112 and 151 are in the fluid flow direction. Is installed in the bypass path 3.

主流路２を流体が流れている場合、壁面との摩擦等に起因して圧力損失が生じ、下流側ほど圧力が低くなるので、バイパス路３の上流開口４の圧力と比較して下流開口５の圧力が低くなる。一方、上述のように差圧検出素子１０の隙間１２４は流体がほとんど流れない程度に狭くなっている。そのため、カンチレバー部１２の上流側には上流開口４の圧力が加わるのに対し、カンチレバー部１２の下流側には下流開口５の圧力が加わる。そして、この開口４，５間の圧力差によって差圧検出素子１０のカンチレバー部１２が弾性変形し、ピエゾ抵抗層１２１，１２２に歪みが生じる。 When fluid flows through the main flow path 2, pressure loss occurs due to friction with the wall surface and the like, and the pressure becomes lower on the downstream side. Therefore, the downstream opening 5 is compared with the pressure of the upstream opening 4 of the bypass path 3. The pressure of becomes low. On the other hand, as described above, the gap 124 of the differential pressure detecting element 10 is narrow to such an extent that fluid hardly flows. Therefore, the pressure of the upstream opening 4 is applied to the upstream side of the cantilever part 12, while the pressure of the downstream opening 5 is applied to the downstream side of the cantilever part 12. The cantilever portion 12 of the differential pressure detecting element 10 is elastically deformed by the pressure difference between the openings 4 and 5, and distortion occurs in the piezoresistive layers 121 and 122.

流量算出部２０は、上記の差圧に対応したピエゾ抵抗層１２１，１２２の抵抗値の変化を、電極１３，１４を介して検出する。そして、当該流量算出部２０は、流体の圧力損失と流量との間に相関関係があることを利用して、主流路２内の差圧に基づいて流体の流量を演算する。この流量演算部２０は、例えば、コンピュータやアナログ回路等で構成することができる。 The flow rate calculation unit 20 detects changes in the resistance values of the piezoresistive layers 121 and 122 corresponding to the differential pressure via the electrodes 13 and 14. Then, the flow rate calculation unit 20 calculates the flow rate of the fluid based on the differential pressure in the main flow path 2 by utilizing the correlation between the fluid pressure loss and the flow rate. The flow rate calculation unit 20 can be configured by, for example, a computer or an analog circuit.

以上のように、本実施形態では、下部基板１１の第１の貫通孔１１２の開口形状と実質的に同一の開口形状を有する第２の貫通孔１５１がガラス部材１５に形成されており、第２の貫通孔１５１が第１の貫通孔１１２に対向するようにガラス部材１５が下部基板１１の上面１１１に積層されている。 As described above, in the present embodiment, the second through hole 151 having an opening shape substantially the same as the opening shape of the first through hole 112 of the lower substrate 11 is formed in the glass member 15. The glass member 15 is laminated on the upper surface 111 of the lower substrate 11 so that the two through holes 151 face the first through holes 112.

このため、第１の貫通孔１１２を介してカンチレバー部１２に対して圧力が印加される場合に生じる圧力損失と、第２の貫通孔１５１を介してカンチレバー部１２に対して同じ大きさの圧力が印加される場合に生じる圧力損失とが同程度となるので、圧力印加方向に対する差圧検出素子１０の感度の対称性が良好となる。例えば、図１に示した流量計測装置において、主流路２内を左側から右側へ流体が流れた場合と、主流路２内を右側から左側へ流体が流れた場合とで、どちらの場合においても差圧検出素子１０の感度が同程度となる。 For this reason, the pressure loss that occurs when pressure is applied to the cantilever portion 12 through the first through-hole 112 and the same pressure to the cantilever portion 12 through the second through-hole 151. Since the pressure loss generated when the pressure is applied is approximately the same, the sensitivity symmetry of the differential pressure detecting element 10 with respect to the pressure application direction is improved. For example, in the flow rate measuring apparatus shown in FIG. 1, in either case, the fluid flows in the main channel 2 from the left side to the right side, or the fluid flows in the main channel 2 from the right side to the left side. The sensitivity of the differential pressure detecting element 10 is approximately the same.

また、本実施形態では、カンチレバー部１２が２つの貫通孔１１２，１５１の中に配置されるので、従来構造（カンチレバーの上方が開放されている構造）と比較して、気流の乱れの影響も受けにくく、差圧検出素子１０の検出精度も向上する。 In this embodiment, since the cantilever portion 12 is disposed in the two through holes 112 and 151, the influence of the turbulence of the airflow is also reduced as compared with the conventional structure (a structure in which the upper part of the cantilever is opened). The detection accuracy of the differential pressure detecting element 10 is improved.

以下に、本実施形態における差圧検出素子１０の製造方法について、図５〜図８を参照しながら説明する。 Below, the manufacturing method of the differential pressure | voltage detection element 10 in this embodiment is demonstrated, referring FIGS.

図５は本実施形態における差圧検出素子１０の製造方法を示す工程図、図６（ａ）〜図７（ｇ）は図５の各ステップを示す断面図、図８（ａ）及び図８（ｂ）は差圧検出素子の製造方法の樹脂層形成工程を示す断面図である。 FIG. 5 is a process diagram showing a manufacturing method of the differential pressure detecting element 10 in the present embodiment, FIGS. 6A to 7G are cross-sectional views showing the steps of FIG. 5, and FIGS. (B) is sectional drawing which shows the resin layer formation process of the manufacturing method of a differential pressure | voltage detection element.

先ず、図５のステップＳ１１において、図６（ａ）に示すように、ＳＯＩウェハ３０を準備する。このＳＯＩウェハ３０は、第１のシリコン層３１（ハンドル層）と、酸化シリコン層３２（ＢＯＸ（Buried Oxide）層）と、第２のシリコン層３３（活性層）と、有しており、２つのシリコン層３１，３３の間に酸化シリコン層３２が挟むように３つの層３１〜３３が積層されている。 First, in step S11 of FIG. 5, an SOI wafer 30 is prepared as shown in FIG. This SOI wafer 30 includes a first silicon layer 31 (handle layer), a silicon oxide layer 32 (BOX (Buried Oxide) layer), and a second silicon layer 33 (active layer). Three layers 31 to 33 are stacked so that the silicon oxide layer 32 is sandwiched between the two silicon layers 31 and 33.

特に限定されないが、第１のシリコン層３１の厚みｔ_１が３００［μｍ］程度であり、酸化シリコン層３２の厚みｔ_２が０．４［μｍ］程度であり、第２のシリコン層３３の厚みｔ_３が０．３［μｍ］程度であることが好ましい。 Although not particularly limited, the thickness t _{1 of} the first silicon layer 31 is about 300 [μm], the thickness t ₂ of the silicon oxide layer 32 is about 0.4 [μm], and the second silicon layer 33 has a thickness t ₁ . it is preferable that the thickness _{t 3} is approximately 0.3 [μm].

こうしたＳＯＩウェハ３０を形成する手法としては、例えば、酸化膜が形成されたシリコン基板に別のシリコン基板を貼り合わせ方法や、ＳＩＭＯＸ（Separation by Implanted Oxygen）法、スマートカット法等を例示することができる。 Examples of a method for forming such an SOI wafer 30 include a method of bonding another silicon substrate to a silicon substrate on which an oxide film is formed, a SIMOX (Separation by Implanted Oxygen) method, a smart cut method, and the like. it can.

次いで、図５のステップＳ１２において、ＳＯＩウェハ３０の第２のシリコン層３３にピエゾ抵抗層１２１，１２２を形成する。 Next, in step S <b> 12 of FIG. 5, the piezoresistive layers 121 and 122 are formed on the second silicon layer 33 of the SOI wafer 30.

具体的には、先ず、図６（ｂ）に示すように、ＳＯＩウェハ３０の第２のシリコン層３３上に第１のレジスト層４１を形成する。この第１のレジスト層４１は、ピエゾ抵抗層１２１，１２２の形状に対応した開口を有している。 Specifically, first, as shown in FIG. 6B, a first resist layer 41 is formed on the second silicon layer 33 of the SOI wafer 30. The first resist layer 41 has an opening corresponding to the shape of the piezoresistive layers 121 and 122.

次いで、図６（ｃ）に示すように、第１のレジスト層４１の開口を介して、ｎ型若しくはｐ型の不純物を第２のシリコン層３３にドーピングすることで、ピエゾ抵抗層１２１，１２２を形成し、その後、第１のレジスト層４１を除去する。第２のシリコン層３３に不純物をドーピングする手法としては、熱拡散法（Thermal Diffusion）やイオン注入法（Ion Implantation）等を例示することができる。 Next, as shown in FIG. 6C, the piezoresistive layers 121 and 122 are doped by doping the second silicon layer 33 with n-type or p-type impurities through the opening of the first resist layer 41. After that, the first resist layer 41 is removed. Examples of a technique for doping the second silicon layer 33 with impurities include a thermal diffusion method (Irmal Diffusion) and an ion implantation method (Ion Implantation).

なお、特に図示しないが、第１のレジスト層４１を形成せずに、第２のシリコン層３３全体に不純物をドーピングしてもよい。この場合には、上述のように、接続リード１２３を省略することができる。 Although not particularly shown, the entire second silicon layer 33 may be doped without forming the first resist layer 41. In this case, the connection lead 123 can be omitted as described above.

次いで、図５のステップＳ１３において、図６（ｄ）に示すように、ピエゾ抵抗層１２１，１２２を形成したＳＯＩウェハ３０の上面全体に導電層３４を形成する。この導電層３４を構成する材料としては、例えば、銅、アルミニウム、金等の金属材料を例示することができる。また、この導電層３４を形成する手法としては、例えば、スパッタリング、真空蒸着、めっき等を例示することができる。 Next, in step S13 of FIG. 5, as shown in FIG. 6D, the conductive layer 34 is formed on the entire upper surface of the SOI wafer 30 on which the piezoresistive layers 121 and 122 are formed. Examples of the material constituting the conductive layer 34 include metal materials such as copper, aluminum, and gold. Examples of the method for forming the conductive layer 34 include sputtering, vacuum deposition, and plating.

なお、導電層３４を形成する前に、ＳＯＩウェハ３０の上面全体に下地層を形成してもよい。これにより、第２のシリコン層３３に対する導電層３４の密着性を向上させたり、導電層３４を構成する金属材料が第２のシリコン層３３に拡散するのを防止することができる。こうした下地層を構成する材料としては、例えば、クロム、ニッケル、チタン、或いは、チタン−タングステン等を例示することができる。 Note that a base layer may be formed on the entire upper surface of the SOI wafer 30 before the conductive layer 34 is formed. Thereby, the adhesion of the conductive layer 34 to the second silicon layer 33 can be improved, and the metal material constituting the conductive layer 34 can be prevented from diffusing into the second silicon layer 33. Examples of the material constituting such an underlayer include chromium, nickel, titanium, titanium-tungsten, and the like.

次いで、図５のステップＳ１４において、第２のシリコン層３３に対してパターニングを行う。 Next, in step S14 of FIG. 5, the second silicon layer 33 is patterned.

具体的には、先ず、図６（ｅ）に示すように、導電層３４上に第２のレジスト層４２を形成する。この第２のレジスト層４２は、差圧検出素子１０の隙間１２４の形状に対応した開口を有している。 Specifically, first, as shown in FIG. 6E, a second resist layer 42 is formed on the conductive layer 34. The second resist layer 42 has an opening corresponding to the shape of the gap 124 of the differential pressure detecting element 10.

次いで、図６（ｆ）に示すように、第２のレジスト層４２の開口を介して、ウェットエッチング或いはドライエッチングによって導電層３４を部分的に除去し、その後、第２のレジスト層４２を除去する。 Next, as shown in FIG. 6F, the conductive layer 34 is partially removed by wet etching or dry etching through the opening of the second resist layer 42, and then the second resist layer 42 is removed. To do.

次いで、図７（ａ）に示すように、上記のようにパターニングされた導電層３４をマスクとして利用して、第２のシリコン層３３をエッチングすることで、カンチレバー部１２の外縁を規定する隙間１２４を形成する。この際、酸化シリコン層３２がエッチングストッパとして機能する。この第２のシリコン層３３に対する具体的なエッチング手法としては、例えば、ＤＲＩＥ（Deep Reactive Ion Etching）等のドライエッチングを例示することができる。 Next, as shown in FIG. 7A, the second silicon layer 33 is etched using the conductive layer 34 patterned as described above as a mask, thereby defining a gap that defines the outer edge of the cantilever portion 12. 124 is formed. At this time, the silicon oxide layer 32 functions as an etching stopper. As a specific etching method for the second silicon layer 33, for example, dry etching such as DRIE (Deep Reactive Ion Etching) can be exemplified.

次いで、図５のステップＳ１５において、導電層３４に対してパターニングを行うことで、電極１３，１４やリード１２３，１３１，１４１を形成する。 Next, in step S15 of FIG. 5, the conductive layer 34 is patterned to form the electrodes 13 and 14 and the leads 123, 131, and 141.

具体的には、先ず、図７（ｂ）に示すように、導電層３４の上に第３のレジスト層４３を形成する。この第３のレジスト層４３は、電極１３，１４やリード１２３，１３１，１４１に対応した形状を有している。次いで、図７（ｃ）に示すように、第３のレジスト層４３が形成された導電層３４をエッチングし、その後、第３のレジスト層４３を除去する。 Specifically, first, as shown in FIG. 7B, a third resist layer 43 is formed on the conductive layer 34. The third resist layer 43 has a shape corresponding to the electrodes 13, 14 and the leads 123, 131, 141. Next, as shown in FIG. 7C, the conductive layer 34 on which the third resist layer 43 is formed is etched, and then the third resist layer 43 is removed.

次いで、図５のステップＳ１６において、図７（ｄ）に示すように、ガラス部材１５をＳＯＩウェハ３０に積層する。 Next, in step S <b> 16 of FIG. 5, the glass member 15 is laminated on the SOI wafer 30 as shown in FIG.

具体的には、先ず、第２の貫通孔１５１及び第３の貫通孔１５２が形成されたガラス部材１５を準備する。こうした貫通孔１５１，１５２をガラス部材１５に形成する手法としては、例えば、サンドブラストやエッチング等を例示することができる。 Specifically, first, the glass member 15 in which the second through hole 151 and the third through hole 152 are formed is prepared. Examples of a method for forming such through holes 151 and 152 in the glass member 15 include sand blasting and etching.

次いで、ＳＯＩウェハ３０の上面に接着剤を塗布した後に、当該ＳＯＩウェハ３０にガラス部材１５を貼り合わせる。接着剤としては、例えば、感光性と熱硬化性を有する樹脂材料等を例示することができる。 Next, after applying an adhesive on the upper surface of the SOI wafer 30, the glass member 15 is bonded to the SOI wafer 30. As an adhesive agent, the resin material etc. which have photosensitivity and thermosetting can be illustrated, for example.

なお、接着剤をガラス部材１５に塗布してもよい。また、接着剤に代えて、例えば、感光性と熱硬化性を有する樹脂フィルムを用いて、ガラス部材１５をＳＯＩウェハ３０に接合してもよい。或いは、陽極接合によってガラス部材１５をＳＯＩウェハ３０に接合してもよい。 Note that an adhesive may be applied to the glass member 15. Further, instead of the adhesive, for example, the glass member 15 may be bonded to the SOI wafer 30 using a resin film having photosensitivity and thermosetting. Alternatively, the glass member 15 may be bonded to the SOI wafer 30 by anodic bonding.

上部基板としてシリコン基板を用いる場合にも、ガラス部材１５の場合と同様の要領で、第２及び第３の貫通孔を有するシリコン基板を準備し、接着剤を介して当該シリコン基板をＳＯＩウェハ３０の上面に貼り付ける。 When a silicon substrate is used as the upper substrate, a silicon substrate having second and third through holes is prepared in the same manner as in the case of the glass member 15, and the silicon substrate is attached to the SOI wafer 30 via an adhesive. Affix to the top surface of.

これに対し、上部基板として樹脂層を用いる場合には、以下の要領で下部基板１１上に樹脂層１６を形成する。 On the other hand, when a resin layer is used as the upper substrate, the resin layer 16 is formed on the lower substrate 11 in the following manner.

すなわち、先ず、図８（ａ）に示すように、樹脂材料１６ａをスピンコートによりＳＯＩウェハ３０の表面に塗布する。こうした樹脂材料の具体例としては、例えば、ポリイミドやノボラック系樹脂等の感光性を有する樹脂材料を例示することができる。 That is, first, as shown in FIG. 8A, the resin material 16a is applied to the surface of the SOI wafer 30 by spin coating. Specific examples of such a resin material include photosensitive resin materials such as polyimide and novolac resin.

次いで、図８（ｂ）に示すように、樹脂材料に対して露光及び現像を行うことで第２及び第３の貫通孔１６１，１６２を形成した後に、当該樹脂材料を焼成やＵＶ照射により硬化させることで樹脂層１６を形成する。なお、樹脂材料として、ドライフィルムレジスト等のフィルム状の樹脂材料を用いてもよい。 Next, as shown in FIG. 8B, after the second and third through holes 161 and 162 are formed by exposing and developing the resin material, the resin material is cured by baking or UV irradiation. By doing so, the resin layer 16 is formed. Note that a film-like resin material such as a dry film resist may be used as the resin material.

図５に戻り、ＳＯＩウェハ３０にガラス部材１５を貼り付けたら、ステップＳ１７において、図７（ｅ）に示すように、ＳＯＩウェハ３０の下面に第４のレジスト層４４を形成する。この第４のレジスト層４４は、第１の貫通孔１１２の形状に対応した開口を有している。 Returning to FIG. 5, when the glass member 15 is attached to the SOI wafer 30, a fourth resist layer 44 is formed on the lower surface of the SOI wafer 30 as shown in FIG. The fourth resist layer 44 has an opening corresponding to the shape of the first through hole 112.

次いで、図７（ｆ）に示すように、第１のシリコン層３１を下方からエッチングする。この際、酸化シリコン層３２がエッチングストッパとして機能する。この第１のシリコン層３１に対する具体的なエッチング手法としては、例えば、ＤＲＩＥ等のドライエッチングを例示することができる。 Next, as shown in FIG. 7F, the first silicon layer 31 is etched from below. At this time, the silicon oxide layer 32 functions as an etching stopper. As a specific etching method for the first silicon layer 31, for example, dry etching such as DRIE can be exemplified.

次いで、図５のステップＳ１８において、図７（ｇ）に示すように、酸化シリコン層３２を下方からエッチングすることで、第１の貫通孔１１２を有する下部基板１１が形成される。この酸化シリコン層３２に対する具体的なエッチング手法としては、例えば、フッ酸（ＨＦ）を用いたウェットエッチング等を例示することができる。 Next, in step S18 of FIG. 5, as shown in FIG. 7G, the lower substrate 11 having the first through-hole 112 is formed by etching the silicon oxide layer 32 from below. As a specific etching method for the silicon oxide layer 32, for example, wet etching using hydrofluoric acid (HF) can be exemplified.

なお、上部基板としてガラス部材１５やシリコン基板を用いる場合には、下部基板１１に第１の貫通孔１１２を形成した後に、当該下部基板１１に上部基板を貼り付けてもよい。つまり、図５のステップＳ１７及びＳ１８を実行した後に、同図のステップＳ１６を実行してもよい。 When a glass member 15 or a silicon substrate is used as the upper substrate, the upper substrate may be attached to the lower substrate 11 after forming the first through holes 112 in the lower substrate 11. That is, step S16 in FIG. 5 may be executed after executing steps S17 and S18 in FIG.

本実施形態では、以上に説明したステップＳ１１〜Ｓ１８を実行することで、一枚のＳＯＩウェハ３０に多数の差圧検出素子１０が同時に形成される。このため、図５のステップＳ１９において、当該多数の差圧検出素子１０をダイシングによって個片化する。 In the present embodiment, a number of differential pressure detecting elements 10 are simultaneously formed on one SOI wafer 30 by executing the above-described steps S11 to S18. Therefore, in step S19 in FIG. 5, the multiple differential pressure detection elements 10 are separated into pieces by dicing.

特に図示しないが、具体的には、差圧検出素子１０のガラス部材１５側に保護テープに貼り付ける。この保護テープの具体例としては、例えば、紫外線を照射すると粘着力が低下するＵＶテープ等を例示することができる。 Although not particularly shown, specifically, it is attached to a protective tape on the glass member 15 side of the differential pressure detecting element 10. As a specific example of this protective tape, for example, a UV tape whose adhesive strength decreases when irradiated with ultraviolet rays can be exemplified.

次いで、ダイシング装置によって、差圧検出素子１０をスクライブラインに沿って切り分けた後に、個々の差圧検出素子１０を保護テープから剥離する。 Next, after the differential pressure detecting element 10 is cut along a scribe line by a dicing device, each differential pressure detecting element 10 is peeled off from the protective tape.

この際、本実施形態では、下部基板１１の上にガラス部材１５が貼り付けられており、カンチレバー部１２がガラス部材１５によって保護されているので、保護テープの剥離に伴うカンチレバー部１２の破損を防止することができる。 At this time, in this embodiment, the glass member 15 is attached on the lower substrate 11, and the cantilever portion 12 is protected by the glass member 15, so that the cantilever portion 12 is not damaged when the protective tape is peeled off. Can be prevented.

また、本実施形態では、個片化された差圧検出素子１０を工場内でハンドリングしたり組み付ける際にも、カンチレバー部１２がガラス部材１５によって保護されているので、カンチレバー部１２の破損を防止することができる。 Further, in the present embodiment, the cantilever part 12 is protected by the glass member 15 when the separated differential pressure detecting element 10 is handled or assembled in the factory, so that the cantilever part 12 is prevented from being damaged. can do.

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiment described above is described for facilitating the understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

１…流量計測装置
２…主流路
３…バイパス路
１０…差圧検出素子
１１…下部基板
１１１…上面
１１２…第１の貫通孔
１１３…下側の開口
１２…カンチレバー部
１２１，１２２…ピエゾ抵抗層
１２４…隙間
１３…第１の電極
１４…第２の電極
１５…ガラス部材
１５１…第２の貫通孔
１６…樹脂層
２０…流量算出部
３０…ＳＯＩウェハ
３１…第１のシリコン層
３２…酸化シリコン層
３３…第２のシリコン層 DESCRIPTION OF SYMBOLS 1 ... Flow measuring device 2 ... Main flow path 3 ... Bypass path 10 ... Differential pressure detection element 11 ... Lower board | substrate 111 ... Upper surface 112 ... 1st through-hole 113 ... Lower side opening 12 ... Cantilever part 121,122 ... Piezoresistive layer DESCRIPTION OF SYMBOLS 124 ... Gap 13 ... 1st electrode 14 ... 2nd electrode 15 ... Glass member 151 ... 2nd through-hole 16 ... Resin layer 20 ... Flow volume calculation part 30 ... SOI wafer 31 ... 1st silicon layer 32 ... Silicon oxide Layer 33 ... second silicon layer

Claims

A cantilever portion having a piezoresistive layer;
An electrode electrically connected to the piezoresistive layer;
A first substrate having a first through hole and a lower substrate supporting the cantilever part and the electrode;
The cantilever part is a differential pressure detection element that is cantilevered by the lower substrate so as to protrude into the first through hole,
The differential pressure detecting element further includes an upper substrate laminated on a main surface of the lower substrate where the cantilever portion is provided,
The upper substrate has an opening shape substantially the same as the opening shape of the first through hole, and has a second through hole arranged so as to face the first through hole. And
The differential pressure detecting element , wherein a distance from the opening of the second through hole to the cantilever part is substantially the same as a distance from the opening of the first through hole to the cantilever part .

The differential pressure detecting element according to claim 1,
The differential pressure detecting element, wherein the upper substrate is made of glass, resin, or silicon.